KR880014666A - 다층 상호접속 시스템 층 제조방법 - Google Patents

다층 상호접속 시스템 층 제조방법 Download PDF

Info

Publication number
KR880014666A
KR880014666A KR1019880005174A KR880005174A KR880014666A KR 880014666 A KR880014666 A KR 880014666A KR 1019880005174 A KR1019880005174 A KR 1019880005174A KR 880005174 A KR880005174 A KR 880005174A KR 880014666 A KR880014666 A KR 880014666A
Authority
KR
South Korea
Prior art keywords
sublayer
sacrificial
conductive
tacky
base layer
Prior art date
Application number
KR1019880005174A
Other languages
English (en)
Other versions
KR920007210B1 (ko
Inventor
엘.유 앤드류
Original Assignee
디지탈 이큅먼트 코오포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디지탈 이큅먼트 코오포레이숀 filed Critical 디지탈 이큅먼트 코오포레이숀
Publication of KR880014666A publication Critical patent/KR880014666A/ko
Application granted granted Critical
Publication of KR920007210B1 publication Critical patent/KR920007210B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/143—Masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Excavating Of Shafts Or Tunnels (AREA)
  • Luminescent Compositions (AREA)
  • Branch Pipes, Bends, And The Like (AREA)
  • Communication Control (AREA)
  • Pipeline Systems (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

내용 없음

Description

다층 상호접속 시스템 층 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 3도는 다층 상호접속 시스템의 한층에 대한 한 실시예를 여러 완성 단계로 나타낸 횡단면도.

Claims (14)

  1. 평면형 다층 상호접속 시스템의 층을 제조하는 방법에 있어서, a) 베이스 층위에 놓이며, 경화된 후 용해될 수 없는 유전체 부층을 형성하는 단계 ; b) 상기 유전체 부층 위에 놓이며, 경화된 후 용해될 수 없는 회생 부층을 형성하는 단계 ; c) 상기 유전체 부층의 일부를 노출시키도록 상기 회생 부층의 일부를 제거하는 단계 ; d) 상기 유전체 부층의 노출부와 상기 베이스층을 노출시키도록 상기 유전체 부층의 노출부를 둘러싼 선택된 부분을 제거하여, 이 선택된 부분의 제거로써 상기 베이스 층의 노출부 위에 돌출된 상기 희생 부층의 노출부를 남기는 단계 ; e) 상기 희생 부층의 베이스층과 마주보는 상기 노출된 돌출부 위에 놓이지 않고 상기 유전체 및 희생 부층 위에 놓인 제1전도 점착성 부층과 상기 베이스 층의 노출 영역을 부착한 단계 ; f) 상기 제1전도 점착성 부층 위에 놓인 전도 시이딩 부층을 부착하는 단계 ; g) 상기 희생 부층 및 상기 제1전도 점착성 부층 및 상기 희생 부층과 접촉해 있는 상기 전도 시이딩 부층을 제거하는 단계 ; h) 도체 부층을 상기 시이딩 부층상에 비전기적으로 도금함으로써 도체 부층을 형성하는 단계 ; i) 제2점착성 부층을 도체 부층상에 비전기적으로 도금함으로써 상기 제2전도 점착성 부층을 형성하는 상기 유전체 부층과 평면을 이루는 표면을 형성하는 단계를 포함하는 것을 특징으로 하는 다층 상호접속 시스템 층 제조방법.
  2. 제1항에 있어서, 상기 희생부층이 감광성 가용성 폴리이미드 및 포토레지스트로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  3. 제2항에 있어서, 상기 단계 c)에서, 상기 희생 부층이 상기 희생 부층의 일부를 마스크하고 상기 층을 자외선에 노출시킴으로써 제거되는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 상기 단계 d)에서, 상기 선택된 부분이 측방향 깊이로 약 3내지 7㎛의 돌출부를 제공하기 위하여 제공되는 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 상기 제1전도 점착성 부층이 크롬인 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 상기 전도 시이딩 부층이 구리인 것을 특징으로 하는 방법.
  7. 제1항에 있어서, 상기 제1전도 점착성 부층 및 상기 전도 시이딩 부층이 냉간 스퍼터링 용착에 의해 가해지는 것을 특징으로 하는 방법.
  8. 제1항에 있어서, 상기 도체 부층이 구리인 것을 특징으로 하는 방법.
  9. 제1항에 있어서, 상기 제2전도 점착성 부층이 니켈인 것을 특징으로 하는 방법.
  10. 제1항에 있어서, 다층 상호접속 시스템의 각 층이 단계 a) 내지 i)를 사용하여 제조되는 것을 특징으로 하는 방법.
  11. 평면형 다층 상호접속 시스템의 층을 제조하는 방법에 있어서, a) 베이스층 위에 놓이며, 경화된 후 용해될 수 없는 폴리이미드 부층을 형성하는 단계 ; b) 상기 폴리이미드 부층 위에 놓이는 금속 부층을 형성하는 단계 ; c) 상기 금속 부층 위에 놓이며, 경화된 후 용해될 수 없는 폴리이미드로부터 선택된 희생 부층을 형성하는 단계 ; d) 상기 금속 부층의 일부를 노출시키도록 상기 희생 부층의 일부를 제거하는 단계 ; e) 상기 폴리이미드 부층의 일부를 노출시키도록 상기 금속 부층의 노출부를 제거하는 단계 ; f) 상기 베이스 층의 일부를 노출시키도록 상기 폴리이미드 부층의 노출부와 상기 폴리이미드 부층의 노출부를 둘러싼 선택된 부분을 제거하여 이 선택된 부분의 제거로써 상기 금속 부층의 노출부와 상기 비이스층의 노출부 위에 돌출된 상기 희생 부층을 남기는 단계 ; g) 상기 베이스층의 노출부 위에 돌출된 상기 금속 부층의 일부를 제거하는 단계 ; h) 상기 희생 부층의 베이스 층과 마주보는 상기 노출된 돌출부 위에 놓이지 않고 상기 폴리이미드 및 희생 부층 위에 놓인 제1전도 점착성 부층과 상기 베이스층의 노출 영역을 부착하는 단계 ; i) 상기 제1전도 점착성 부층 위에 놓인 전도 시이딩 부층을 부착하는 단계 ; j) 상기 희생 부층 및 상기 제1전도 점착성 부층과 희생 부층과 인접해 있는 전도 시이딩 부층을 제거하는 단계 ; k) 상기 금속 부층을 제거하는 단계 ; m) 제2전도 점착성 부층을 도체 부층상에 비전기적으로 도금함으로써 상기 제2전도 점착성 부층을 형성하여 상기 폴리이미드 부층과 평면을 이루는 표면을 형성하는 단계를 포함하는 것을 특징으로 하는 다층 상호접속 시스템 층 제조방법.
  12. 제11항에 있어서, 상기 폴리이미드 부층이 감광성, 비가용성 폴리이미드인 것을 특징으로 하는 방법.
  13. 제11항에 있어서, 상기 금속 부층이 티탄인 것을 특징으로 하는 방법.
  14. 평면형 다층 상호접속 시스템의 층을 제조하는 방법에 있어서, a) 베이스층 위에 놓이는 SiO2부층을 형성하는 단계 ; b) 상기 SiO2부층 위에 놓이며, 경화된 후 용해될 수 없는 희생 부층을 형성하는 단계 ; c) 상기 SiO2부층의 일부를 노출시키도록 상기 희생 부층의 일부를 제거하는 단계 ; d) 상기 SiO2부층과 노출부의 상기 베이스 층의 일부를 노출시키도록 상기 SiO2부층의 노출부를 둘러싼 선택된 부분을 제거하여, 이 선택된 부분의 제거로써 상기 베이스층의 노출부 위에 돌출된 상기 희생 부층의 노출부를 남기는 단계 ; e) 상기 희생 부층의 베이스 층과 마주보는 상기 노출된 돌출부 의에 놓이지 않고 상기 SiO2및 희생 부층 위에 놓이는 제1전도 점착성 부층과 베이스 층의 노출 영역을 부착시키는 단계 ; f) 상기 제1전도 점착성 부층 위에 놓이는 전도 시이딩 부층을 부착시키는 단계 ; g) 상기 희생 부측 및 상기 제1전도 점착성 부층과 상기 희생부층에 접촉해 있는 전도 시이딩 부층을 제거하는 단계 ; h) 도체 부층을 상기 시이딩 부층 상에 비전기적으로 도금함으로써 상기 도체 부층을 형성하는 단계 ; i) 제2점착성 부층을 상기 도체 부층상에 비전기적으로 도금함으로써 상기 제2전도 점착성 부층을 형성하여 상기 SiO2부층과 평면을 이루는 표면을 형성하는 단계를 포함하는 것을 특징으로 하는 다층 상호접속 시스템 층 제조방법.
    ※ 참고사항:최초출원 내용에 의하여 공개하는 것임.
KR1019880005174A 1987-05-05 1988-05-04 다층 상호 접속 시스템층 제조방법 KR920007210B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US046,160 1987-05-05
US87-046160 1987-05-05
US07/046,160 US4770897A (en) 1987-05-05 1987-05-05 Multilayer interconnection system for multichip high performance semiconductor packaging

Publications (2)

Publication Number Publication Date
KR880014666A true KR880014666A (ko) 1988-12-24
KR920007210B1 KR920007210B1 (ko) 1992-08-27

Family

ID=21941937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880005174A KR920007210B1 (ko) 1987-05-05 1988-05-04 다층 상호 접속 시스템층 제조방법

Country Status (11)

Country Link
US (1) US4770897A (ko)
EP (1) EP0290222B1 (ko)
JP (1) JPS6432663A (ko)
KR (1) KR920007210B1 (ko)
AT (1) ATE84636T1 (ko)
AU (1) AU606411B2 (ko)
CA (1) CA1284692C (ko)
DE (1) DE3877412T2 (ko)
DK (1) DK240888A (ko)
FI (1) FI882058A (ko)
IL (1) IL85982A (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122440A (en) * 1988-09-06 1992-06-16 Chien Chung Ping Ultraviolet curing of photosensitive polyimides
US5124238A (en) * 1988-09-06 1992-06-23 The Boeing Company Fabrication of microelectronics using photosensitive polyimides
US5205036A (en) * 1988-10-17 1993-04-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with selective coating on lead frame
US5276351A (en) * 1988-10-17 1994-01-04 Semiconductor Energy Laboratory Co., Ltd. Electronic device and a manufacturing method for the same
US5127986A (en) * 1989-12-01 1992-07-07 Cray Research, Inc. High power, high density interconnect method and apparatus for integrated circuits
US5185502A (en) * 1989-12-01 1993-02-09 Cray Research, Inc. High power, high density interconnect apparatus for integrated circuits
US5067004A (en) * 1989-12-13 1991-11-19 Digital Equipment Corporation Module for interconnecting integrated circuits
US5514449A (en) * 1990-07-27 1996-05-07 Minnesota Mining And Manufacturing Company Multi-chip substrate
US5102718A (en) * 1990-07-27 1992-04-07 Minnesota Mining And Manufacturing Company Multi-chip substrate
US5196377A (en) * 1990-12-20 1993-03-23 Cray Research, Inc. Method of fabricating silicon-based carriers
US5518674A (en) * 1991-06-28 1996-05-21 Texas Instruments Incorporated Method of forming thin film flexible interconnect for infrared detectors
JPH05129760A (ja) * 1991-11-06 1993-05-25 Fujitsu Ltd 導体パターンの形成方法
EP0568476B1 (en) * 1992-04-30 1995-10-11 International Business Machines Corporation Silicon-containing positive resist and method of using the same in thin film packaging technology
US5609797A (en) * 1993-05-03 1997-03-11 The Boeing Company Method for recording refractive index patterns in polyimide films
EP0690494B1 (de) 1994-06-27 2004-03-17 Infineon Technologies AG Verbindungs- und Aufbautechnik für Multichip-Module
US5594297A (en) * 1995-04-19 1997-01-14 Texas Instruments Incorporated Field emission device metallization including titanium tungsten and aluminum
US5651857A (en) * 1995-09-08 1997-07-29 International Business Machines Corporation Sidewall spacer using an overhang
US5722162A (en) * 1995-10-12 1998-03-03 Fujitsu Limited Fabrication procedure for a stable post
US6077781A (en) 1995-11-21 2000-06-20 Applied Materials, Inc. Single step process for blanket-selective CVD aluminum deposition
US5861341A (en) * 1996-07-15 1999-01-19 Raytheon Company Plated nickel-gold/dielectric interface for passivated MMICs
EP0924755A3 (en) * 1997-12-19 1999-12-29 CTS Corporation Method of fabricating a multilayer circuit board
US7335965B2 (en) * 1999-08-25 2008-02-26 Micron Technology, Inc. Packaging of electronic chips with air-bridge structures
US6537866B1 (en) * 2000-10-18 2003-03-25 Advanced Micro Devices, Inc. Method of forming narrow insulating spacers for use in reducing minimum component size
JP4733308B2 (ja) * 2001-07-27 2011-07-27 フランスベッド株式会社 クッション装置
US7300821B2 (en) * 2004-08-31 2007-11-27 Micron Technology, Inc. Integrated circuit cooling and insulating device and method
US7202562B2 (en) * 2004-12-02 2007-04-10 Micron Technology, Inc. Integrated circuit cooling system and method
US8635761B2 (en) 2011-09-19 2014-01-28 Xerox Corporation System and method for formation of electrical conductors on a substrate
EP4144192A1 (en) * 2020-04-30 2023-03-08 Dujud LLC Methods and processes for forming electrical circuitries on three-dimensional geometries

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3427197A (en) * 1965-01-27 1969-02-11 Lockheed Aircraft Corp Method for plating thin titanium films
US3928670A (en) * 1974-09-23 1975-12-23 Amp Inc Selective plating on non-metallic surfaces
US3969751A (en) * 1974-12-18 1976-07-13 Rca Corporation Light shield for a semiconductor device comprising blackened photoresist
US4310568A (en) * 1976-12-29 1982-01-12 International Business Machines Corporation Method of fabricating improved Schottky barrier contacts
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
US4568632A (en) * 1982-10-07 1986-02-04 International Business Machines Corporation Patterning of polyimide films with far ultraviolet light
US4624749A (en) * 1985-09-03 1986-11-25 Harris Corporation Electrodeposition of submicrometer metallic interconnect for integrated circuits
US4687552A (en) * 1985-12-02 1987-08-18 Tektronix, Inc. Rhodium capped gold IC metallization

Also Published As

Publication number Publication date
KR920007210B1 (ko) 1992-08-27
AU606411B2 (en) 1991-02-07
IL85982A0 (en) 1988-09-30
AU1500088A (en) 1988-11-10
ATE84636T1 (de) 1993-01-15
EP0290222B1 (en) 1993-01-13
JPH0563102B2 (ko) 1993-09-09
DK240888A (da) 1988-11-06
EP0290222A2 (en) 1988-11-09
JPS6432663A (en) 1989-02-02
IL85982A (en) 1991-08-16
EP0290222A3 (en) 1988-12-14
DK240888D0 (da) 1988-05-04
FI882058A0 (fi) 1988-05-03
FI882058A (fi) 1988-11-06
DE3877412D1 (de) 1993-02-25
CA1284692C (en) 1991-06-04
DE3877412T2 (de) 1993-08-12
US4770897A (en) 1988-09-13

Similar Documents

Publication Publication Date Title
KR880014666A (ko) 다층 상호접속 시스템 층 제조방법
US4211603A (en) Multilayer circuit board construction and method
US4897338A (en) Method for the manufacture of multilayer printed circuit boards
JP3666955B2 (ja) 可撓性回路基板の製造法
ATE68912T1 (de) Verfahren zur herstellung einer konischen kontaktoeffnung in polyimid.
US3438127A (en) Manufacture of circuit modules using etched molds
KR100776558B1 (ko) 범프 부착 배선회로기판의 제조방법 및 범프 형성방법
US4963512A (en) Method for forming conductor layers and method for fabricating multilayer substrates
US4597177A (en) Fabricating contacts for flexible module carriers
US5200300A (en) Methods for forming high density multi-chip carriers
JPH04122092A (ja) 印刷回路板上にろう付け阻止被覆を施す方法
JP2775585B2 (ja) 両面配線基板の製造法
DE3586422D1 (de) Elektrisch leitende kupferschichten und verfahren zur herstellung derselben.
US3594493A (en) Printed circuit assemblies and method
US3325379A (en) Method of making metallic patterns having continuous interconnections
KR100275372B1 (ko) 회로기판 제조방법
JP3275378B2 (ja) プリント配線板の製造方法
EP0367785A1 (en) A method for producing a circuit board and a circuit-board preform for use in carrying out the method
JPS584928A (ja) 薄膜パタ−ン形成方法
JPH03255693A (ja) 印刷配線板の製造方法
JP2829345B2 (ja) 薄膜基板の製造方法
KR950000399B1 (ko) 인쇄회로 기판 형성방법
JPS5854519B2 (ja) スル−ホ−ルノケイセイホウホウ
JPH07123178B2 (ja) フレキシブル配線基板およびその製造方法
JP4010684B2 (ja) 回路基板の製造法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee