KR920007210B1 - 다층 상호 접속 시스템층 제조방법 - Google Patents
다층 상호 접속 시스템층 제조방법 Download PDFInfo
- Publication number
- KR920007210B1 KR920007210B1 KR1019880005174A KR880005174A KR920007210B1 KR 920007210 B1 KR920007210 B1 KR 920007210B1 KR 1019880005174 A KR1019880005174 A KR 1019880005174A KR 880005174 A KR880005174 A KR 880005174A KR 920007210 B1 KR920007210 B1 KR 920007210B1
- Authority
- KR
- South Korea
- Prior art keywords
- sublayer
- sacrificial
- conductive
- base layer
- layer
- Prior art date
Links
- 239000004020 conductor Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- 239000004642 Polyimide Substances 0.000 claims description 35
- 229920001721 polyimide Polymers 0.000 claims description 35
- 238000010899 nucleation Methods 0.000 claims description 31
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 20
- 239000000853 adhesive Substances 0.000 claims description 11
- 230000001070 adhesive effect Effects 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 238000007747 plating Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 239000011651 chromium Substances 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical group [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 claims 1
- 238000010422 painting Methods 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 239000003989 dielectric material Substances 0.000 abstract description 8
- 238000005260 corrosion Methods 0.000 abstract description 5
- 230000007797 corrosion Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 83
- 239000000463 material Substances 0.000 description 25
- 239000000758 substrate Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 230000008901 benefit Effects 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical compound ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 description 3
- 239000004952 Polyamide Substances 0.000 description 3
- 241000700605 Viruses Species 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229920002647 polyamide Polymers 0.000 description 3
- 230000001172 regenerating effect Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 235000014653 Carica parviflora Nutrition 0.000 description 1
- 241000243321 Cnidaria Species 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000002318 adhesion promoter Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 125000001309 chloro group Chemical group Cl* 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002195 soluble material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
- H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/143—Masks therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Excavating Of Shafts Or Tunnels (AREA)
- Luminescent Compositions (AREA)
- Branch Pipes, Bends, And The Like (AREA)
- Communication Control (AREA)
- Pipeline Systems (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
내용 없음.
Description
제1도 내지 12도는 다층 상호접속 시스템의 한층에 대한 한 실시예를 여러 완성 단계로 나타낸 횡단면도.
제13도 내지 14도는 다층 상호접속 시스템의 몇개의 완전한 층을 도시한 횡단면도.
제15도 내지 19도는 다층 상호 접속 시스템의 한층에 대힌 다른 실시예를 여러 완성 단계로 나타낸 횡단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 베이스층 12 : 유전체부층
14 : 금속부층 16 : 희생부층
18 : 불투명 영역 18 : 투명영역
20A, 20B : 제1전도 점착성 부층 22A, 22B : 전도 시이딩 부층
본 발명은 다칩 고성능 반도체 패키징용 다층 상호 접속 시스템의 제조에 관한 것이다.
반도체 기술에 있어서, VLSI 및 ULSI장치는 이러한 장치를 기초로한 시스템에서의 현저한 성능 개선을 예상케하고 있다. 그러나, 이러한 장치의 많은 장점들은 장치 패키징 기술의 현저한 개선 없이는 손실될 것이다. 현재 고밀도 다층 상호 접속부에 제어된 전기 특성을 부여할 수 있는 다수의 새로운 설계, 재료 및 공정들이 제안되고 있다. 이것으로는 고밀도 인쇄회로기판, 공통 연소 다층 세라믹(cofired multilayer ceramics), 공통 연소 세라믹 기판상에 구성된 주문 생산 다층 구리/폴리알미드 상호 접속부 및 반도체 집적회로(IC)공정을 사용한 웨이퍼 스케일 집적등이 있다 상호 접속 기술중 가장 다목적이고, 저렴한 것 하나는 실리콘, 세라믹 또는 몰리브덴과 같은 기판을 사용하여 순차적으로 구성된 금속도체 및 유전체의 다층 구조체 이다.
그러나, 다층 구조체에서 직면하게되는 한가지 문제점은 상부층 금속 박막의 연속성을 얻는 능력과 하부금속화 패턴에 의해 형성된 단계위의 유전체 절연층의 신뢰도이다. 이 문제는 금속화층의 수가 증가함에 따라 불균일의 정도가 증가되게하는 금속화 패턴의 돌출에 의해 야기된다.
또다른 문제는 금속 도체와 유전체간의 접착에 관계된다 예를들어, 구리도체와 폴리이미드 유전체간의 접착은 그사이에 크롬, 티탄, 티탄 텅스텐 합금 또는 니켈로된 얇은 층을 사용함으로써 향상된다 또한 이 얇은 금속층은 구리 도체에 대한 부식 장벽으로 작용한다. 이 분야에서 공지된 두가지 기술 즉 추출법 및 부가법은 도체와 유전체 사이에 적당한 층을 제공할 수 없다 추출법은 완전히 밀봉된 내부석성 구리도체를 제공하지 못하고 부가법은 완전히 밀봉된 내부식성 도체를 형성하지만, 추가 처리단계가 필요하므로 추가 비용이 부담된다.
본 발면은 종래의 방법에 대하여 많은 장점을 제공한다.
첫째, 본 발명은 플리아미드 유전체 중에 의해 분리된 완전히 밀봉된 내부식성 도체를 가진 완전한 평면형의 다층 구조체를 제공한다. 또한, 본 발명은 종래 기술에서 사용된 추가 처리 단계를 사용하지 않고도 이 구조체를 제공해 준다. 이 구조체는 VLSI 및 ULSI장치에 유용한 고밀도 패키징이다.
본 발명에 의해 제공된 또다른 장점은 다음의 설명에 기재된다. 기타의 장점은 다음의 설명으로부터 명백해지거나 본 발명의 실시에 의해 명백해질 것이다.부속 청구의 범위는 본 발명의 장점이 어떻게 얻어질 수 있는가에 관하여 특별히 지 적하고 있다..
이러한 본 발명의 장점을 얻기 위하여, 평면형 다층 상호 접속 시스템의 층은 다음의 단계로 이루어진 방법을 사용하여 제조된다.
a) 베이스층 위에 놓이며 경화된 후 용해될 수 없는 유전체 부층(dielectric sub-layer)을 형성하는 단계, b)유전체 부층 위에 놓이며 경화된 후 용해될 수 없는 희생 부층(sacrificial sub-layer)을 형성는 단계, c)유전체 부층의 일부를 노출시키도록 희생부층의 일부를 제거하는 단계, d) 유전체 부층의 노출부와 베이스층을 노출시기도록 유전체 부층의 노출부를 둘러산 선택된 부분을 제거하여, 이 선택된 부분의 제거로써 베이스층의 노출부위에 돌출된 희생부층의 노출부를 남기는 단계 e) 희생부층의 베이스층과 마주보는 노출된 돌출부위에 놓이지 않고 유전체 및 회생부층에 놓인 제1전도 점착성 부층과 베이스층의 노출 영역을 부착하는 단계, f) 제1전도 점착성 부층위에 놓인 전도 시이딩부층(conductive seeding sub-layer)을 부착하는 단계, g) 희생 부층 및 제1전도 점착성 부층 및 회생 부층과 접촉해 있는 전도 시이딩 부층을 제거하는 단계, h) 도체부층을 시이딩 부층상에 비전기적으로 도금함으로써 도체부층을 형성하는 단계, i) 제 2점착성 부층을 도체 부층상에 비전기적으로 도금함으로써 제2전도 점착성 부층을 형성하는·유전제 부층과 평면을 이루는 표면을 형성하는 단계.
본 발명의 한 양호한 실시예는 다음과 같은 단계를 포함하는 평면형 다층 상호 접속 시스템을 제조하는 방법으로 이루어진다.
a) 베이스 층 위에 놓이며 경화된 후 용해될 수 없는 폴리이미드 부층을 형성하는 단계, b) 폴리이미드부층 위에 놓이는 금속 부층을 형성하는 단계, c) 금속 부층위에 놓이며 경화된 후 용해될 수 없는 폴리이미드로부터 선택된 희생 부층을 형성하는 단계, d) 금속 부층의 일부를 노출시키도록 희생 부층의 일부를 제거하는 단계, e 폴리이미드 부층의 일부를 노출시키도록 상기 금속 부층의 노출부를 제거하는 단계, f) 베이스층의 일부를 노출시키도록 폴리이미드 부층의 노출부와 폴리이미드 부층의 노출부를 둘러싼 선택된 부분을 제거하여, 이 신택된 부분의 제거로써 곰속부층의 노출부와 베이스층의 노출부위에 돌출된 희생 부충을 남기는 단계. g) 베이스층의 노출부위에 돌출된 상기 금속 부층의 일부를 제거하는 단계, h) 희생 부층의 베이스층과 마주보는 노출된 돌출부 위에 놓이지 않고 폴리이미드 및 회생부층위에 놓인 제1전도 점착성 부층과 베이스층의 노출 영역을 부착하는 단계, i) 제1전도 점착성 부층 위에 놓인 전도 시이딩 부층을 부착하는 단계. j) 희생 부층 및 제1전도 점착성 부층과 희생 부층과 인접해 있는 전도 시이딩 부층을 제거하는 단계, k) 금속 부층을 제거하는 단계, i) 도체 부층을 전도 시이딩 부층상에 비전기적으로 도금항으로써 도체 부층을 형성하는 단계, m) 제2전도 점차성 부층을 도체 부층상에 비전기적으로 도금함으로써 제2전도 점차성 부층을 형성하는 폴리아미드 부층과 평면을 이루는 펴면을 형성하는 단계.
본 방명의 다른 양호한 실시예는 다음과 같은 단계를 포함하는 평면형 다층 상호 접속 시스템의 층을 제조하는 방법으로 이루어진다.
a) 베이스층 위에 놓이는 SiO2부층을 형성하는 단계, b) SiO2부층 위에 놓이며 경화된 후 용해될 수 없는 희생 부층을 형성하는 단계, c) SiO2부층의 일부를 노출시키도록 희생부층의 일부를 제거하는 단계, d) SiO2부층의 노출부와 베이스층의 일부를 노출시키도록 SiO2부층의 노출부를 둘러싼 선택된 부분을 제거하여, 이 선택된 부분의 제거로써 베이스층의 노출부 위에 돌출된 희생부층의 노출부를 남기는 단계, e) 희생 부층의 베이스층과 마주보는 노출된 돌출부위에 놓이지 않고 SiO2및 희생 부층 위에 놓이는 제1전도 점착성 부층과 베이스층의 노출 영역을 부착시키는 단계, f) 제1저도 점착성 부층 위에 놓이는 전도시이딩 부층을 부착시키는 단계, g) 희생 부층 및 제1전도 점착성 부층과 희생 부층에 접촉해 있는 전도 시이딩 부층을 제거하는 단계, h) 도체 부층을 시이딩 부층상에 비전기적으로 도금함으로써 도체 부층을 형성하는 단계, i) 제2점착성 부층을 도체 부층상에 비전기적으로 도금함으로써 제2전도 점착성 부층을 형성하여 SiO2부층과 평면을 이루는 표면을 형성하는 단계.
본 명세서에 첨부되는 도면은 본 발명의 한 실시예를 예시하고 있으며 본 발명의 원리를 설명하는데 도움이 될 것이다.
제1도를 참조하면, 실리콘, 세라믹 또는 몰리브덴과 같은 먼저 형성된 층 또는 기판일 수 있는 베이스층(10)이 모든 인염물을 제거하도록 철저히 세정된 다음 베이스층의 표면으로부터 습기를 제거하도록 탈수 베이킹(dehydration bake) 처리된다. 이어서 베이스 층(10)은 유전체 부층(12)의 코팅전에 최적 접착을 위해 접착 촉진제로써 코딩된다.
이 준비 단계후, 제1도에 도시된 다층 상호 접속 시스템을 형성하는데 있어서 제1단계는 베이스 층(10)위에 놓인 유전체 부층(12)을 형성하는 것을 포함한다. 그 부층이 경화된 후 용해될 수 없는 한 이 부층으로는 임으이의 유전체가 사용될 수 있다. 적합한 유전체 부층 재료는 비가용성인 층 또는 SiO2의경화후 용해될 수 없는 감광성 폴리이미드이다. 사용 기능한 전형적인 감광성 폴리이미드는 뉴욕주에 소재한 EMIndustries에 의해 제조된 Selectilux HTR 3 또는 캘리포니아주에 소재한 CIBA-GEIGY사에 의해 제조된 PROBIMIDE 300계열을 들 수 있다. 유전체 부층(12)은 스핀 또는 스프레이 고팅 공정과 같은 통상적인 방법을 사용하여 가해질 수 있다.
제1유전체층으로 사용된 유전체 재료가 폴리이미드라면, 폴리이미드는 소프트 베이킹(soft-baking)처리 되어야 한다. 이것은 폴리이미드를 세트시켜 과잉 용매를 제거하는데 사용되는 가벼운 열처리 방법이다.
소프트 베이킹 후, 유전체 재료(12)가 감광성 물질이고 희생 부층이 자회선을 사용하여 제거될 경우 층 형성에 있어 다음 단계는 유전체 부층(12)을 차폐시키도록 제2도에 도시한 바와 같이 유전체 부층(12)위에 놓이는 금속 부층(14)을 형성하는 것이다. 자외선을 차폐시키는데 임의의 금속이 사용될 수 있지만 적당한 금속은 티탄이다. 그 금속은 자외선을 차폐시키는 데 적당한 두께를 갖는 필르(14)으로서 부착된다. 일반적으로 약 5,000 내지 10,000옴스트롬의 두께이면 충분하다. 이 금속부층은 폴리이미드 기판의 노무 이른 경화를 방지하도록 폴리이미드 부층의 소프트 베이킹 온도 이하의 기판 온도에서 형성된다.
유전체가 SiO2처럼 감광성이 아니고 자외선이 희생부층을 제거하는데 사용된지 않는 경우에는, 금속부층이 필요치 않으며 다음 부층이 유전체 부층 바로 위에 가해진다.
그후, 제3도 및 15도에 도시된 바와 같이 유전체 부층(12)위에 놓이고, 금속 부층이 존재한다면 금속 부층(14)위에 놓이는 희생부층(16)이 형성된다. 반도체 기술에서 희생부층으로 사용되는 어떤 통상의 재료는 청구범위에 기재된 본 발명의 범위내에서 사용될 수 있다. 그러나, 이 희생 부층은 경화된 후 용해될 수 있어야 한다. 이 부층(16)을 위해 적합한 재료로는 포토레지스트(Photoresist)와 또는 CIBA-GEIGY사에 의해 제조된 PROBIMIDE 400계열과 같은 폴리이미드와 같은 감광성 믈질을 들 수 있다. 이 부층은 또한 표면상에 스핀 또는 스프레이 코ㅌㅇ에 의해 가해질 수 있다. 이어서 희생 부층이 소프트 베이킹이 된다.
그 공정의 다음 단계는 제5도에서는 금속 부층(14)이고 제16도에서는 유전체 부층(12)인 아래에 놓인 부층의 일부를 노출시키도록 희생 부층의 일부를 제거하는 것을 포함한다. 희생 부층은 소정의 도체 구성에 따라 제거된다. 다음의 기재 사항으로 명백한 바와 같이, 어떤 평면형 구성이 청구된 발명에 따라서 망들어 질 수 있으며 결과적으로 다른 층상의 도체가 어러 각도에서 서로 교차하게 된다.
어떤 통상의 방법이 희생층들을 제거하는데 사용될 수 있지만, 적합한 재료는 감광성이기 때문에 제4도에 도시한 바와 같이 양호한 실시예에서의 그층들의 제거는 불투명 및 투명영역(18A) 및 (18B)로 이루어진 마스크를 사용하여 기판(16)을 자외선에 노출시킴으로써 달성된다.
감광성 폴리이미드 및 포토레지스트는 부 또는 정의 작용일 수 있으며 본 발명으미 범위내에서 사용될 수 있다. 통상 이용되는 감광성 폴리이미드는 부의 작용니 반면 포토레지스트는 정 또는 부의 작용이다. 부의 작용 물질이 사용되는 경우, (18A)는 불투명이고 부층을 마스크를 통해 자외선에 '노출시킨 후, 영역(18A) 아래의 부층 부분은 현상제와 접촉시키는 것과 같은 통상의 기술을 사용하여 부층(16)으로부터 제거된다.
그 공정의 다음 단계는 금속 부층이 존재하는 경우 유전체(12)의 일부를 노출시키도록 금속 부층(14)의 노출된 부분을 제거하는 것을 포함한다. 이것은 제6도에 도시된다. 이 금속 부층의 일부는 묽은 불화수소산을 사용하여 금속부층을 식각시키는 것과 같은 어떤 통상의 방법을 사용하여 제거될 수 있다.
금속 부층(14)의 일부의 제거는 유전체 부층(12)의 일부를 노출시킨다. 그 다음 공정의 단계는 베이스층의 일부를 노출시키도록 유전체 부층의 노출부 및 유전에 부층의 노출부를 둘러싼 선택된 부분을 제거하는 것을 포함한다. 선택된 부분의 제거는 위에서 돌출되어 나온 금속 부층 및 희생 부층의 노출부를 남긴다. 이것은 제7도 및 제16도에 도시된다.
감고아성 물질의 유전체 부층(12)으로 사용되는 경우에는, 그 부층(12)이 부의 작용인 것이 바람직하다. 이 경우, 부층(12)이 금속 부층(14)때문에 자외선에 노출되지 않으므로, 적당한 현상체가 부층(12)의 노출부를 제거할 것이다.
한편 감광성 물질이 유전체 부층(12)으로 사용되지 않을 경우, 가령 유전체 재료가 SiO2경우에는, 이 물질은 불화수소용액과 같은 적당한 용매를 사용하여 식각될 수 있다.
이 단계에서 부층(12)을 제거하는데 사용되는 방법은 부층(16)을 전혀 제거하지 않는다는 것이 중요하다.
이것은 희생 부층을 제거하지 않을 제거방법을 선택하거나 혹은 사용중인 방법이 이 부층을 제거하지 않도록 희생 부층(16)을 처리함으로써 달성될 수 있다. 한가지 양호한 실시예에서 있어서, 희생 부층은 희생 부층의 감광성이 그것의 제거를 막도록 자외선에 노출된다. 또다른 양호한 실시예에 있어서, 유전체 부층은 용액이 불화 수소계산이고, 희생 부층이 포토레지스트인 경우 처럼 희생 부층을 제거하지 않을 용액에 의해 제거된다.
부층(12)의 일부를 제거하는 것은 베이스층(10)뿐만 아니라 노출부를 둘러싼 부층(12)의 선택된 부분을 노출시킨다. 본 발명에 의하면, 이 선택된 부분의 일부가 제거된다. 양호한 실시예에 있어서, 이것은 유전체 부층의 노출부를 제거하는데 사용된 동일한 방법을 사용하여 달성된다. 그 사이드 부분은 제7도 및 16도에 도시된 바와같이 사이드 당 3㎛ 내지 7㎛ 범위의 측방향 깊이를 가지는 노출된 돌출부를 제공하기 위하여 제거되는 것이 바람직하다.
그 층의 경화는 부층에 사용된 재료에 따라서 여러번 행하여진다. 유전체 부층이 폴리이미드인 경우, 그 폴리이미드는 상기 제거 단계후 결화된다. 본 발명에서 부층(12), (16)으로 사용된 양호한 폴리이미드 재료는 약275℃ 내지 약 320℃ 범위의 온도에서 경화된다.
유전체 부층이 SiO2경우, 통상의 SiO2용 식각제는 경화되지 않은 희생 부층을 침식하기 때문에 그층의 경화는 층을 식각하기 전에 행하여진다.
그 공정의 다음 단계는 제8도에 도시된 바와 같이 베이스층의 노출부 위에서 돌출된 금속 부층의 일부를 제거하는 것을 포함한다. 금속 부층(14)의 돌출은 통상의 방법으로 제거될 수 있다. 양호한 실시예에 있어서, 금속 부층은 희생 부층의 하부면을 노출시키도록 묽은 HF산에서 식각된다.
금속 부층의 일부를 제거한후, 제1전도 점착성 부층(20A), (20B)은 베이스층과 마주보는 희생 부층의 노출된 돌출부 위에 놓이지 않고 희생 및 유전체 부층과 베이스층의 돌출된 영역위에 놓이도록 부착된다. 이것은 제9도 및 17도에 도시된다. 제1전도 점착성 물질은 도체와 베이스 또는 유전체부층 사이의 접촉을 돕는다. 양호한 실시예에 있어서, 제1전도 점착성 물질로는 크롬(Cr)이 사용된다.
제1전도 점착성 물질을 형성한후, 전도 시이딩 부층(22A), (22B)는 제9도 및 17도에 도시된 바와같이 제1전도 점착성 물질의 노출된 표면위에 놓이도록 부착된다. 어떠한 전도 물질도 사용될 수 있으나 구리(Cu)가 바람직하다.
제1전도 점착성 물질 및 전도 시이딩 부층은 냉간 스퍼터링 용착에 의해 부착되는 것이 바람직하다. 냉간 스퍼터링은 기판과 마주보는 희생 부층의 노출된 돌출부가 덮여지지 않게 유지되고 그 돌출부에서 제1전도 점착성 및 전도 시이딩 부층이 불연 속성을 갖도록 한다. 또한 냉간 그퍼터링은 유전체 부층의 선택된 부분의 측벽이 제9도 및 제17도에 도시된 바와같이 제1전도 점착성 및 전도 시이딩 부층으로 덮여지도록한다. 냉간 스퍼터링 용착은 100℃ 이하의 온도를 사용하여 제위치에서 수행되는 것이 좋다.
전도 시이딩 부층의 형성후, 희생 부층이 제10도 및 18도에 도시된 바와같이 제거되낟. 이 희생 부층의 제거에 따라 제1전도 점착성 부층과 희생 부층과 접촉해 있는 전도 시이딩 부층이 제거된다.
본 발명의 양호한 실시예에 있어서, 희생 부응은 경화후 용해 가능한 상태를 유지하는 가용성 폴리이미드 또는 포토레지스트이다. 앞서 언급한 바와같이, 이러한 형태의 희생 부층은 본 기술분야에서 잘 알려져 있다. 희생 부층(16)은 용해 가능하므로, 희생 부층(16)의 상부 표면 위에 형성된 제1전도 점착성 부층(20B) 및 전도 시이딩 부층(22B)의 샌드위치 구조체(sandwich structure) 폴리이미드용 메틸렌 클로라이드 또는 클로로폼(methlene chlorideor chlorlform) 및 정의 포토레지스트용 아세톤과 같은 용매의 초음파 활성 용액내에 그 샘플을 침수시킴으로써 떠오르게 되고 그 결과 제10도 및 제18도에 도시된 바와같은 층으로된다. 그 용매는 전도 점착성 또는 전도 시이딩 부층을 침식시키지 않아야 한다.
양호한 실시예의 경우처럼 가용성 희생 부층(16)과 용액의 접촉은 돌출부의 존재에 의해 용이하게 된다. 그 용액은 가용성 희생 부층(16)의 바닥면이 노출되는 곳에서 돌출부로 들어가고 초음파 진동은 떠오르게하는 작용을 향상시키며 그 결과 제10 및 18도에 도시된 바와같이 제1전도 점착성 부층(20b)뿐만 아니라 전도 시이딩 부층(22B)이 제거된다. 베이스층(10)의 상부면과 유전체 부층(12)의 사이드 부분과 접촉해 있는 제1전도 점착성 부층(20A) 및 전도 시이딩 부층(22A)이 남게된다.
이어서 금속 부층(14)은 그것이 존재하는 경우 제11도에 도시한 바와같이 전도 시이딩 부층 물질보다 우선적으로 금속 부층에 사용된 물질을 식각하는 식각제에 의해 제거될 수 있다. 또한, 금속부층이 티탄인 경우, 묽은 불화 수소산이 사용될 수 있다.
필요하다면 이 시점에서 유전체 부층(12)의 최종적 경화가 수행될 수 있다. 한 양호한 실시예에서 사용된 물질 즉 감광성 폴리이미드는 1-2시간 동안 진공중에서 약 400℃의 온도로 경화 된다. 전도시이딩 부층(22A)의 산호를 느리게하기 위해서는 진공 경화가 바람직하다. 이것은 패턴 결정에 영향을 미치지 않을 것이다.
그 다음 도체 부층(24)은 제12도 및 19도에 도시된 바와같이 도체 시이딩 부층(22A) 상에 도체 물질을 비전기적으로 도음함으로써 형성된다. 비전기적 도금은 그 층을 도체물질의 조내에 침수시키는 단계를 포함하여 인쇄 배선기판 기술에 있어서 잘 알려진 공정이다. 어떠한 도체 물질도 사용될 수 있지만, 적합한 도체물질은 구리이다.
이어서 제2전도 점착성 부층(26)은 도체 부층(24)상에 비전기적으로 도금되어 제12도 및 19도에 도시된 바와같이 다층 상호 접속 시스템의 단을층을 완성한다. 본 발명의 양호한 실시예에 있어서, 제2전도 점착성 부층은 니켈(Ni)이다.
이것은 경화된 유전체부층(12)에 리세스된 완전히 밀봉된 도체부층을 포함하는 상호 접속 시스템의 단일 층을 완성시킨다. 도체부층의 표면은 실질적으로 유전체 부층의 표면과 일치한다.
본 발명이 상기 설명으로 제한되지 않음은 명백할 것이다. 예를들어, 제2유전체부층(16)은 CIBA-GEIGY 사에 의해 제조된 PROVIMIDE 200계열과 같은 비감광성 가용성 물질일 수도 있다. 이 경우에, 부의 포토레지스트 및 산서 플라즈마가 패턴을 형성하는데 사용될수 있다. 금속 부층(14) 및 도체물질은 그 응용에 따라 다른 금속 재료일 수도 있다.
유전체 물질로된 새로운 부층을 가하고 제1도 내지 12도 또는 제15도 내지 19도에 기재된 절차를 반복함으로써, 유전체층에 의해 전기적으로 분리되고 고체 바이러스(solkd Vias)에 의해 상호 접속된 오나전히 밀봉된 내부식성의 구리 전력 평면들 및 단이선들로 이루어진 평면형 다층 상호 접속 시스템이 실현될 수 있다. 바이러스를 포함하는 층들은 더 작은 도체부층이 형성된다는 점을 제외하고는 상술한 것과 동일한 방법을 사용하여 형성된다. 이어서 미리 테스트된 고성능 IC 칩의 어레이가 직접 부착되어 이 다층시스템에 의해 상호 접속된다. 제13도는 서로 상호 접속되고 고체 바이러스를 통해 기판에 접속되는 두 개의 도체 부층의 횡단 면도를 도시한 것이다. 제14도는 고체 바이러스에 의해 상호 접속되지만 기판으로부터 격리되는 두 개의 도체 부층의 횡단면도를 도시한 것이다.
Claims (14)
- 평면형 다층 상호 접속 시스템의 층르 제조하는 방법에 있어서, a) 베이스층위에 놓이며, 경화된 후 용해될수 없는 유전체 부층을 형성하는 단계; b) 상기 유전체 부층 위에 놓이며, 경화된 후 용해될수 없는 희생 부층을 형성하는 단계; c) 상기 유전체 부층의 일부를 노출시키도록 상기 희생 부층의 일부를 재거하는 단계; d) 상기 유전체 부층의 노출부와 상기 베이스층을 토출시키도록 상기 유전체 부층의 노출부를 둘러싼 선택된 부분을 제거하여, 이 선택된 부문의 제거로써 상기 베이스층의 노출부 위에 돌출된 상기 희생 부층의 노출부를 남기는 단계; e) 상기 희생 부층의 베이스층과 마주보는 상기 노출된 돌출부 위에 놓이지 않고 상기 유전체 및 희생 부층 위에 놓인 제1전도 점착성 부츠ㄷ과 상기 베이스층의 노출 용역을 부착하는 단계; f) 상기 제1전도 점착성 부층 위에 놓인 전도 시이딩 부층을 부착하는 단계; g) 상기 희생 부층 및 상기 제1전도 점착성 부층 및 상기 희생 부층과 접촉해 있는 상기 전도 시이딩 부층을 제거하는 단계; h) 도체 부층을 상기 시이딩 부층상에 비전기적으로 도름함으로써 상기 제2전도 점착성 부층을 형성하여 상기 유전체 부층과 평면을 이루는 표면을 형성하는 단계를 포함하는 것을 특징으로하는 다층 상호 접속 시스템층 제조방법.
- 제1항에 있어서, 상기 희생 부층이 감광성 가용성 폴리이미드 및 포토레지스트로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 방법.
- 제2항에 있어서, 상기 단계 c)에서, 상기 희생부층이 상기 희생 부층의 일부를 마스크하고 상기 층을 자외선에 노출시킴으로써 제거되는 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 단계 d)에서, 상기 선택된 부분이 측방향 깊이로 약 3내지 7㎛의 돌출부를 제공하기 위하여 제공되는 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 제1전도 점착성 부층이 크롬인 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 전도 시이딩 부층이 구리인 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 제1전도 점착성 부층 및 상기 전도 시이딩 부층이 냉간 스퍼터링 용착에 의해 가해지는 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 도체부층이 구리인 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 제2전도 접착성 부층이 니켈인 것을 특징으로 하는 방법.
- 제1항에 있어서, 다층 상호 접속 시스템의 각 층이 단계 a) 내지 i)를 사용하여 제조되는 것을 특징으로 하는 방법.
- 평면형 다층 상호 접속 시스템의 층을 제조하는 방법에 있어서, a) 베이스층 위에 놓이며, 경화된 후 용해될 수 없는 폴리이미드 부층을 형성하는 단계; b) 상기 폴리이미드 부층 위에 놓이는 금속 부층을 형성하는 단계; c) 상기 금속 부층 위에 놓이며, 경화된 후 용해될 수 없는 폴리이미드로부터 선택된 희생 부층을 형성하는 단계; d) 상기 금속 부층의 일부를 노출시키도록 상기 희생 부층의 일부를 제거하는 단계; e) 상기 폴리이미드 부층의 일부를 노출시키도록 상기 금속 부층의 노출부를 제거하는 단계; f) 상기 베이스층의 일부를 노출시키도록 상기 폴리이미드 부층의 노출부와 상기 폴리이미드 부층의 노출부를 둘러싼 선택된 부분을 제거하여 이 선택된 부분의 제거로써 상기 금속 부층의 노출부와 상기 베이스층의 노출부 위에 돌출된 상기 희생 부층을 남기는 단계; g) 상기 베이스층의 노출부 위에 돌출된 상기 금속 부층의 일부를 제거하는 단계; h) 상기 희생 부층의 베이스층과 마주보는 상기 노출된 돌출부 위에 놓이지 않고 상기 폴리이미드 및 희생 부층 위에 놓인 제1전도 점착성 부층과 상기 베이스층의 노출 영역을 부착하는 단계; i) 상기 제1전도 점차성 부층 위에 놓인 전도 시이딩 부층을 부착하는 단계; j) 상기 희생 부층 및 상기 제1전도 점착성 부층과 희생 부층과 인접2해 있는 전도 시이딩 부층을 제거하는 단계; k) 상기 금속 부층을 제거하는 단계; l) 도체 부층을 상기 전도 시이딩 부층상에 비전기적으로 도금함으로써 도체 부층을 형성하는 단계; m) 제2전도 점착성 부층을 도체 부층상에 비전기적으로 도금함으로써 상기 제2전도 점착성 부층을 형성하여 상기 폴리이미드 부층과 평면을 이루는 표면을 형성하는 단계를 포함하는 것을 특징으로 하는 다층 상호 접속 시스템층 제조 방법.
- 제11항에 있어서, 상기 폴리이미드 부층이 감광성, 비가용성 폴리이미드인 것을 특징으로 하는 방법.
- 제11항에 있어서, 상기 금속 부층이 티탄인 것을 특징으로 하는 방법.
- 평면형 다층 상호 접속 시스템의 층을 제조하는 방법에 있어서, a) 베이스층 위에 놓이는 SiO2부층을 형성하는 단계; b) 상기 SiO2부층 위에 놓이며, 경화된 수 용해될 수 없는 희생 부층을 형성하는 단계; c) 상기 SiO2부층의 일부를 노출시키도록 상기 희생 부층의 일부를 제거하는 단계; d) 상기 SiO2부층의 노출부와 상기 베이스층의 일부를 노출시키도록 상기 SiO2부층의 노출부를 둘러싼 선택된 부분을 제거하여, 이 선택된 부분의 제거로써 상기 베이스층의 노출부 위에 돌출된 상기 희생 부층의 노출부를 남기는 단계; e) 상기 희생 부층의 베이스층과 마주보는 상기 노출된 동출부 위에 놓이지 않고 상기 SiO2및 희생 부층 위에 놓이는 제1전도 점착성 부층과 베이스층의 노출 영역을 부착시키는 단계; f) 상기 제1전도 점착성 부층 위에 놓이는 전도 시이딩 부층을 부착시키는 단계; g) 상기 희생 부층 및 상기 제1전도 점착성 부층과 상기 희생 부층에 접촉해 있는 전도 시이딩 부층을 제거하는 단계; h) 도체 부층을 상기 시이딩 부층 상에 비전기적으로 도금함으로써 상기 도체 부층을 형성하는 단계; i) 제2점착성 부층을 상기 도체 부층상에 비전기적으로 도금함로써 상기 제2전도 점착성 부층을 형서하여 상기 SiO2부층과 평면을 이루는 표면을 형성하는 단계를 포함하는 것을 특징으로 하는 다층 상호 접속 시스템층 제조 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US87-046160 | 1987-05-05 | ||
| US046,160 | 1987-05-05 | ||
| US07/046,160 US4770897A (en) | 1987-05-05 | 1987-05-05 | Multilayer interconnection system for multichip high performance semiconductor packaging |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880014666A KR880014666A (ko) | 1988-12-24 |
| KR920007210B1 true KR920007210B1 (ko) | 1992-08-27 |
Family
ID=21941937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880005174A KR920007210B1 (ko) | 1987-05-05 | 1988-05-04 | 다층 상호 접속 시스템층 제조방법 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US4770897A (ko) |
| EP (1) | EP0290222B1 (ko) |
| JP (1) | JPS6432663A (ko) |
| KR (1) | KR920007210B1 (ko) |
| AT (1) | ATE84636T1 (ko) |
| AU (1) | AU606411B2 (ko) |
| CA (1) | CA1284692C (ko) |
| DE (1) | DE3877412T2 (ko) |
| DK (1) | DK240888A (ko) |
| FI (1) | FI882058A (ko) |
| IL (1) | IL85982A (ko) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5122440A (en) * | 1988-09-06 | 1992-06-16 | Chien Chung Ping | Ultraviolet curing of photosensitive polyimides |
| US5124238A (en) * | 1988-09-06 | 1992-06-23 | The Boeing Company | Fabrication of microelectronics using photosensitive polyimides |
| US5276351A (en) * | 1988-10-17 | 1994-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and a manufacturing method for the same |
| US5205036A (en) * | 1988-10-17 | 1993-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with selective coating on lead frame |
| US5185502A (en) * | 1989-12-01 | 1993-02-09 | Cray Research, Inc. | High power, high density interconnect apparatus for integrated circuits |
| US5127986A (en) * | 1989-12-01 | 1992-07-07 | Cray Research, Inc. | High power, high density interconnect method and apparatus for integrated circuits |
| US5067004A (en) * | 1989-12-13 | 1991-11-19 | Digital Equipment Corporation | Module for interconnecting integrated circuits |
| US5514449A (en) * | 1990-07-27 | 1996-05-07 | Minnesota Mining And Manufacturing Company | Multi-chip substrate |
| US5102718A (en) * | 1990-07-27 | 1992-04-07 | Minnesota Mining And Manufacturing Company | Multi-chip substrate |
| US5196377A (en) * | 1990-12-20 | 1993-03-23 | Cray Research, Inc. | Method of fabricating silicon-based carriers |
| US5518674A (en) * | 1991-06-28 | 1996-05-21 | Texas Instruments Incorporated | Method of forming thin film flexible interconnect for infrared detectors |
| JPH05129760A (ja) * | 1991-11-06 | 1993-05-25 | Fujitsu Ltd | 導体パターンの形成方法 |
| EP0568476B1 (en) * | 1992-04-30 | 1995-10-11 | International Business Machines Corporation | Silicon-containing positive resist and method of using the same in thin film packaging technology |
| US5609797A (en) * | 1993-05-03 | 1997-03-11 | The Boeing Company | Method for recording refractive index patterns in polyimide films |
| DE59510873D1 (de) | 1994-06-27 | 2004-04-22 | Infineon Technologies Ag | Verbindungs- und Aufbautechnik für Multichip-Module |
| US5594297A (en) * | 1995-04-19 | 1997-01-14 | Texas Instruments Incorporated | Field emission device metallization including titanium tungsten and aluminum |
| US5651857A (en) * | 1995-09-08 | 1997-07-29 | International Business Machines Corporation | Sidewall spacer using an overhang |
| US5722162A (en) * | 1995-10-12 | 1998-03-03 | Fujitsu Limited | Fabrication procedure for a stable post |
| US6077781A (en) * | 1995-11-21 | 2000-06-20 | Applied Materials, Inc. | Single step process for blanket-selective CVD aluminum deposition |
| US5861341A (en) * | 1996-07-15 | 1999-01-19 | Raytheon Company | Plated nickel-gold/dielectric interface for passivated MMICs |
| EP0924755A3 (en) * | 1997-12-19 | 1999-12-29 | CTS Corporation | Method of fabricating a multilayer circuit board |
| US7335965B2 (en) * | 1999-08-25 | 2008-02-26 | Micron Technology, Inc. | Packaging of electronic chips with air-bridge structures |
| US6537866B1 (en) * | 2000-10-18 | 2003-03-25 | Advanced Micro Devices, Inc. | Method of forming narrow insulating spacers for use in reducing minimum component size |
| JP4733308B2 (ja) * | 2001-07-27 | 2011-07-27 | フランスベッド株式会社 | クッション装置 |
| US7300821B2 (en) * | 2004-08-31 | 2007-11-27 | Micron Technology, Inc. | Integrated circuit cooling and insulating device and method |
| US7202562B2 (en) * | 2004-12-02 | 2007-04-10 | Micron Technology, Inc. | Integrated circuit cooling system and method |
| US8635761B2 (en) | 2011-09-19 | 2014-01-28 | Xerox Corporation | System and method for formation of electrical conductors on a substrate |
| WO2021222582A1 (en) * | 2020-04-30 | 2021-11-04 | Dujud Llc | Methods and processes for forming electrical circuitries on three-dimensional geometries |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3427197A (en) * | 1965-01-27 | 1969-02-11 | Lockheed Aircraft Corp | Method for plating thin titanium films |
| US3928670A (en) * | 1974-09-23 | 1975-12-23 | Amp Inc | Selective plating on non-metallic surfaces |
| US3969751A (en) * | 1974-12-18 | 1976-07-13 | Rca Corporation | Light shield for a semiconductor device comprising blackened photoresist |
| US4310568A (en) * | 1976-12-29 | 1982-01-12 | International Business Machines Corporation | Method of fabricating improved Schottky barrier contacts |
| US4367119A (en) * | 1980-08-18 | 1983-01-04 | International Business Machines Corporation | Planar multi-level metal process with built-in etch stop |
| US4568632A (en) * | 1982-10-07 | 1986-02-04 | International Business Machines Corporation | Patterning of polyimide films with far ultraviolet light |
| US4624749A (en) * | 1985-09-03 | 1986-11-25 | Harris Corporation | Electrodeposition of submicrometer metallic interconnect for integrated circuits |
| US4687552A (en) * | 1985-12-02 | 1987-08-18 | Tektronix, Inc. | Rhodium capped gold IC metallization |
-
1987
- 1987-05-05 US US07/046,160 patent/US4770897A/en not_active Expired - Lifetime
-
1988
- 1988-04-05 IL IL85982A patent/IL85982A/xx unknown
- 1988-04-20 AU AU15000/88A patent/AU606411B2/en not_active Ceased
- 1988-05-03 DE DE8888303988T patent/DE3877412T2/de not_active Expired - Fee Related
- 1988-05-03 FI FI882058A patent/FI882058A/fi not_active IP Right Cessation
- 1988-05-03 AT AT88303988T patent/ATE84636T1/de not_active IP Right Cessation
- 1988-05-03 EP EP88303988A patent/EP0290222B1/en not_active Expired - Lifetime
- 1988-05-04 DK DK240888A patent/DK240888A/da not_active Application Discontinuation
- 1988-05-04 KR KR1019880005174A patent/KR920007210B1/ko not_active IP Right Cessation
- 1988-05-05 CA CA000566024A patent/CA1284692C/en not_active Expired - Fee Related
- 1988-05-06 JP JP63110310A patent/JPS6432663A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0290222A3 (en) | 1988-12-14 |
| AU606411B2 (en) | 1991-02-07 |
| KR880014666A (ko) | 1988-12-24 |
| FI882058A0 (fi) | 1988-05-03 |
| CA1284692C (en) | 1991-06-04 |
| IL85982A (en) | 1991-08-16 |
| JPS6432663A (en) | 1989-02-02 |
| EP0290222B1 (en) | 1993-01-13 |
| DK240888D0 (da) | 1988-05-04 |
| DE3877412T2 (de) | 1993-08-12 |
| AU1500088A (en) | 1988-11-10 |
| JPH0563102B2 (ko) | 1993-09-09 |
| FI882058A (fi) | 1988-11-06 |
| EP0290222A2 (en) | 1988-11-09 |
| US4770897A (en) | 1988-09-13 |
| IL85982A0 (en) | 1988-09-30 |
| DK240888A (da) | 1988-11-06 |
| ATE84636T1 (de) | 1993-01-15 |
| DE3877412D1 (de) | 1993-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920007210B1 (ko) | 다층 상호 접속 시스템층 제조방법 | |
| US4920639A (en) | Method of making a multilevel electrical airbridge interconnect | |
| JP3554685B2 (ja) | Ｉｃチップを支持基板に接合する方法 | |
| US4996584A (en) | Thin-film electrical connections for integrated circuits | |
| EP0284624B1 (en) | Method of forming a multichip integrated circuit package | |
| US3900944A (en) | Method of contacting and connecting semiconductor devices in integrated circuits | |
| KR100193979B1 (ko) | 캡핑된 구리 전기적 상호접속 | |
| JP3135930B2 (ja) | 薄膜電気装置 | |
| EP0411165B1 (en) | Method of forming of an integrated circuit chip packaging structure | |
| US4705606A (en) | Thin-film electrical connections for integrated circuits | |
| EP0450381B1 (en) | Multilayer interconnection structure | |
| US4983250A (en) | Method of laser patterning an electrical interconnect | |
| EP0073910B1 (en) | Method of etching polyimide | |
| JPH0226392B2 (ko) | ||
| KR100779869B1 (ko) | 전자 부품 및 제조 방법 | |
| EP0100736A2 (en) | Structure and process for lift-off wafer processing | |
| US3554821A (en) | Process for manufacturing microminiature electrical component mounting assemblies | |
| KR970000650B1 (ko) | 멀티레벨 상호 접속라인처리 및 전이 방법 | |
| EP0025261A1 (en) | A method of manufacturing a semiconductor device | |
| US5200300A (en) | Methods for forming high density multi-chip carriers | |
| JPH04277696A (ja) | 多層配線基板及びその製造方法 | |
| US3421985A (en) | Method of producing semiconductor devices having connecting leads attached thereto | |
| US5761802A (en) | Multi-layer electrical interconnection method | |
| JP2682668B2 (ja) | 半導体装置の金属化層間の相互接続を提供する方法及び装置 | |
| US7427716B2 (en) | Microvia structure and fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |