KR880009371A - 다방향 데이타 선택 능력이 있고 어드레스 스크램블 수단이 있는 반도체 메모리 장치 - Google Patents

다방향 데이타 선택 능력이 있고 어드레스 스크램블 수단이 있는 반도체 메모리 장치 Download PDF

Info

Publication number
KR880009371A
KR880009371A KR1019880000367A KR880000367A KR880009371A KR 880009371 A KR880009371 A KR 880009371A KR 1019880000367 A KR1019880000367 A KR 1019880000367A KR 880000367 A KR880000367 A KR 880000367A KR 880009371 A KR880009371 A KR 880009371A
Authority
KR
South Korea
Prior art keywords
address
data
multidirectional
internal
memory device
Prior art date
Application number
KR1019880000367A
Other languages
English (en)
Other versions
KR910000151B1 (ko
Inventor
준지 오가와
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR880009371A publication Critical patent/KR880009371A/ko
Application granted granted Critical
Publication of KR910000151B1 publication Critical patent/KR910000151B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Image Input (AREA)
  • Memory System (AREA)

Abstract

내용 없음.

Description

다방향 데이타 선택 능력이 있고 어드레스 스크램블 수단이 있는 반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 반도체 메모리 장치의 블록도.
제3도는 제2도에 도시한 글로발 워어드의 3차원 데이타 배열설명도.
제4a 내지 제4c 도는 제2도에 도시한 메모리 장치의 출력 데이타 설명도.

Claims (9)

  1. 반도체 메모리 장치에 있어서, 다수의 워어드 라인(WL)과, 다수의 비트라인(BL)과, 논리공간을 형성하기 위하여 상기 워어드 라인들 및 상기 비트라인들에 연결된 다수의 메모리 셀들을 포함한 메모리 셀 어레이(10)와, 내부 로우 어드레스(RA7, 내지 RA0)에 응하여 한 워어드 라인을 선택하기 위하여 상기 워어드 라인에 연결된 로우 디코우터(11)와, 상기 메모리 셀들로부터 다수의 데이타를 포함한 데이타 셋트를 동시에 수신하고 그 수신된 데이타 셋트로부터 소망의 내부 방향 어드레스(V;SX,SY, 그리고 SS, B1,B0,C3내지 C0)에 응하여 선택하기 위하여 상기 비트라인들에 연결된 다방향 데이타 선택수단(18a,18b,19)과, 상기 로우 디코우더 및 상기 다방향 데이타 선택수단에 연결되어 있고 상기 반도체 메모리 장치의 외부로부터 외부 어드레스, (B;X8내지 X0;Ys내지 Y0), 즉 상기 다방향 데이타 선택수단에서 만들어진 선택에 상관없이 어드레싱 선형성을 지닌 외부 어드레스를 수신하고 상기 수신된 외부 어드레스를 상기 내부방향 어드레스로 변환시키는 어드레스 스크램블 수단(50)과로 이루어져 있는 반도체 메모리 장치.
  2. 제1항에 있어서, A=f(B, V) 여기에서, A는 상기 내부 어드레스이고, A=(a, a-1, ... a1, a0), B는 상기 외부 어드레스이고, B=(bm, bm-1, ..., b1, b0), V는 상기 방향 선택신호이며, V=(Vn, Vn-1, ..., V1, V0), 그리고 f가 m×n 파라미터인 부울대수 함수이고, 상기 어드레스 스크램블 수단에서 상기 어드레스 변환이 상기 공식으로 정의되는 반도체 메모리 장치.
  3. 제2항에 있어서, 다방향 데이타 선택수단에서 만들어진 선택에 상관없이 상기 외부어드레스가 2차원 어드레스 파라미터들(X8내지 X0와 Y8내지 Y0)을 포함하는 반도체 메모리 장치.
  4. 제3항에 있어서, 상기 논리 공간의 디스플레이의 래스터 주사에 적합한 적어도 하나의 비트 맵 논리 평면을 포함하고, 상기 래스터 주사에 응하여 상기 외부 어드레스를 제한하고, 상기 어드레스 스크램블 수단이 상기 외부 어드레스를 어느 다방향 데이타 선택에서 상기 재스터 주사에 알맞는 상기 내부 방향 어드레스로 변환시키는 반도체 메모리 장치.
  5. 제1항에 있어서, 다수의 바운더리가 상기 논리 공간의 적어도 한 방향에 제한 되고 각 바운더리는 다수의 구역을 한정하고, 그 각각의 구역은 동시에 선택할 수 있는 다수의 비트 데이타를 포함하고, 소망의 워어드 라인 및 비트라인이 활성화 될때 상기 메모리 셀들이 바운더리 데이타를 선택하기 위하여 상기 워어드 라인들에 연결되고, 상기 감지 증폭기가 상기 바운더리 데이타를 동시에 수신하기 위하여 상기 비트라인들에 연결되는 반도체 메모리 장치.
  6. 제5항에 있어서, 상기 내부 방향 어드레스가 상기 내부 로우 어드레스, 구역 지정 어드레스(B1, B0), 내부 방향 어드레스(SX, SY, 및 SS) 및 구역 내부 어드레스(C3내지 C0)를 구성하고, 상기 다방향 데이타 선택수단이 상기 바운더리 데이타를 수신하고 구역 지정 어드레스(B1, B0)에 응하여 상기 바운더리 데이타의 데이타 구역을 선택하기 위하여 상기 비트라인들에 연결된 첫 번째 프리디코우더(18a)와, 상기 선택된 데이타 구역을 수신하는 상기 감지 증폭기들에 연결된 다방향 선택회로(19)와, 내부 방향신호(SX, SY, SS)및 구역 내부 어드레스(C3내지 C0)에 응하여 상기 다방향 선택회로로 부터 오는 데이타를 출력하기 위하여 상기 다방향 선택회로에 연결된 두번째 프리 디코우더(18b)와를 구성하는 반도체 메모리 장치.
  7. 제6항에 있어서, 상기 외부 어드레스가 상기 다방향 데이타 선택 수단에서 만들어진 선택에 상관없이 2차원 어드레스 파라미터들(X8내지 X0와 Y8내지 Y0)를 구성하는 반도체 메모리 장치.
  8. 제7항에 있어서, 상기 논리 공간이 디스플레이의 래스터 주사에 적합한 적어도 하나의비트 맵 논리 평면을 구성하고, 상기 외부 어드레스가 상기 래스터 주사에 응하여 제한되고, 상기 어드레스 스크램블 수단이 상기 외부 어드레스를 어느 다방향 데이타 선택에서 상기 래스터 주사에 알맞은 상기 내부 방향 어드레스로 변환시키는 반도체 메모리 장치.
  9. 제1항에 있어서, 상기 비트라인들을 통하여 상기 메모리 셀들로부터 동시에 상기 데이타 세트를 받아서 그 수신된 데이타 세트를 감지하여 그 감지된 데이타 세트를상기 다방향 데이타 선택수단으로 출력하기 위하여 상기 다방향 데이타 선택수단과 상기 비트 라인들과의 사이에 연결된 다수의 감지 증폭기(13)를 구성하는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880000367A 1987-01-19 1988-01-19 다방향 데이타 선택 능력이 있고 어드레스 스크램블 수단이 있는 반도체 메모리 장치 KR910000151B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9494 1987-01-19
JP62009494A JPS63177235A (ja) 1987-01-19 1987-01-19 多次元アクセスメモリ
JP62-9494 1987-01-19

Publications (2)

Publication Number Publication Date
KR880009371A true KR880009371A (ko) 1988-09-14
KR910000151B1 KR910000151B1 (ko) 1991-01-21

Family

ID=11721789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880000367A KR910000151B1 (ko) 1987-01-19 1988-01-19 다방향 데이타 선택 능력이 있고 어드레스 스크램블 수단이 있는 반도체 메모리 장치

Country Status (5)

Country Link
US (1) US4896301A (ko)
EP (1) EP0276110B1 (ko)
JP (1) JPS63177235A (ko)
KR (1) KR910000151B1 (ko)
DE (1) DE3853437T2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682339B2 (ja) * 1990-08-31 1994-10-19 インターナショナル・ビジネス・マシーンズ・コーポレイション メモリ・アクセス・システムおよび方法
EP0491480B1 (en) * 1990-12-17 1997-01-02 Hewlett-Packard Company Computer addressing apparatus
US5361339A (en) * 1992-05-04 1994-11-01 Xerox Corporation Circuit for fast page mode addressing of a RAM with multiplexed row and column address lines
US5357477A (en) * 1992-05-18 1994-10-18 Matsushita Electric Industrial Co., Ltd. Semiconductor memory having multiple data I/O with bit aligned access function
US5894515A (en) * 1995-08-14 1999-04-13 United Microelectronics Corporation Random access memory device having inconsistent write-in and read-out data
KR100299872B1 (ko) * 1998-06-29 2001-10-27 박종섭 다비트데이터기록제어회로
US8060756B2 (en) * 2003-08-07 2011-11-15 Rao G R Mohan Data security and digital rights management system
GB2487723A (en) * 2011-01-26 2012-08-08 Nds Ltd Protection device for stored data values comprising a switching circuit
KR20130048999A (ko) * 2011-11-03 2013-05-13 삼성전자주식회사 반도체 테스트 장치 및 그의 어드레스 스크램블 생성 방법
KR102091524B1 (ko) 2018-07-23 2020-03-23 삼성전자주식회사 어드레스를 스크램블하는 메모리 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5919367A (ja) * 1982-07-26 1984-01-31 Toshiba Corp メモリ付ゲ−トアレイ
DD208499A3 (de) * 1982-10-26 1984-05-02 Adw Ddr Mehrdimensionaler paralleler speicher
US4559611A (en) * 1983-06-30 1985-12-17 International Business Machines Corporation Mapping and memory hardware for writing horizontal and vertical lines
US4594587A (en) * 1983-08-30 1986-06-10 Zenith Electronics Corporation Character oriented RAM mapping system and method therefor
JPS60113396A (ja) * 1983-11-25 1985-06-19 Toshiba Corp メモリｌｓｉ
US4688197A (en) * 1983-12-30 1987-08-18 Texas Instruments Incorporated Control of data access to memory for improved video system
JPS61175998A (ja) * 1985-01-29 1986-08-07 Nec Corp リ−ドオンリメモリ回路
JPS61235958A (ja) * 1985-04-12 1986-10-21 Mitsubishi Electric Corp 画像記憶装置
CA1259680A (en) * 1986-05-06 1989-09-19 Mosaid Technologies Inc. Digital signal scrambler
US4811297A (en) * 1986-12-16 1989-03-07 Fujitsu Limited Boundary-free semiconductor memory device

Also Published As

Publication number Publication date
US4896301A (en) 1990-01-23
EP0276110B1 (en) 1995-03-29
JPS63177235A (ja) 1988-07-21
EP0276110A3 (en) 1991-08-21
KR910000151B1 (ko) 1991-01-21
EP0276110A2 (en) 1988-07-27
DE3853437D1 (de) 1995-05-04
DE3853437T2 (de) 1995-07-27

Similar Documents

Publication Publication Date Title
GB1580415A (en) Random access memory
KR950027625A (ko) 화상 데이타의 고속 리라이트가 가능한 반도체 집적회로 장치와 그것을 이용한 화상 데이타 처리시스템
EP0553547A2 (en) Strobe signals in semiconductor memory devices
KR960008833A (ko) 반도체 기억 장치
EP0319691B1 (en) Semiconductor memory device
US4763302A (en) Alternatively addressed semiconductor memory array
KR890017706A (ko) 다이나믹형 반도체 기억장치
GB1316300A (en) Storage arrays
EP0051292A3 (en) Display device
GB1423397A (en) Multi-dimensional access solid state memory
WO1987002819A2 (en) Architecture for a fast frame store using dynamic rams
US4663742A (en) Directory memory system having simultaneous write, compare and bypass capabilites
KR970051152A (ko) 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치
US6236614B1 (en) Semiconductor memory with local phase generation from global phase signals and local isolation signals
KR920013472A (ko) 반도체 기억장치
US6366526B2 (en) Static random access memory (SRAM) array central global decoder system and method
KR880009371A (ko) 다방향 데이타 선택 능력이 있고 어드레스 스크램블 수단이 있는 반도체 메모리 장치
US4845678A (en) Memory comprising simultaneously addressable memory elements
KR20000037849A (ko) 서로 다른 크기의 서브 어레이들을 구비한 반도체메모리 장치및 서브 어레이의 수를 줄이는 방법
EP0257987A1 (en) Semiconductor memory device
US4845669A (en) Transporsable memory architecture
JPH0589663A (ja) 半導体記憶装置およびその出力制御方法
US5305258A (en) Semiconductor memory and memory cell
US6819323B2 (en) Structure and method for gaining fast access to pixel data to store graphic image data in memory
US5991186A (en) Four-bit block write for a wide input/output random access memory in a data processing system

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040109

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee