KR880003266Y1 - 노아게이트 - Google Patents

노아게이트 Download PDF

Info

Publication number
KR880003266Y1
KR880003266Y1 KR2019850015982U KR850015982U KR880003266Y1 KR 880003266 Y1 KR880003266 Y1 KR 880003266Y1 KR 2019850015982 U KR2019850015982 U KR 2019850015982U KR 850015982 U KR850015982 U KR 850015982U KR 880003266 Y1 KR880003266 Y1 KR 880003266Y1
Authority
KR
South Korea
Prior art keywords
transistor
base
output
terminal
power supply
Prior art date
Application number
KR2019850015982U
Other languages
English (en)
Other versions
KR870011476U (ko
Inventor
송영원
Original Assignee
주식회사 금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 허신구 filed Critical 주식회사 금성사
Priority to KR2019850015982U priority Critical patent/KR880003266Y1/ko
Publication of KR870011476U publication Critical patent/KR870011476U/ko
Application granted granted Critical
Publication of KR880003266Y1 publication Critical patent/KR880003266Y1/ko

Links

Landscapes

  • Bipolar Integrated Circuits (AREA)

Abstract

내용 없음.

Description

노아게이트
제 1도는 종래의 노아게이트의 회로도.
제 2도는 본 고안에 의한 노아게이트의 상세회로도.
* 도면의 주요 부분에 대한 부호의 설명
TR11-TR14: 트랜지스터 R11-R14 :저항
본 고안은 입력단자에 모두 저전위가 입력될 때 출력단자로 고전위를 출력하는 노아게이트에 관하 것으로, 특히 집적소자의 적은 면적에 제작할 수 있게 한 노아게이트에 관한 것이다.
일반적으로 널리 사용되고 있는 종래의 토템폴(totempole)형 TTL(Transistor Transistor Logic)노아게이트는 제 1도에 도시한 바와같이 베이스에 저항(R1)(R2)이 (TR3)(TR4) 의 베이스에 접속하여 그의 콜렉터는 저항(R3) 및 트랜지스터(TR6)의 베이스에 접속하고, 에미터는 저항(R4) 및 트랜지스터(TR6)의 베이스에 접속하며, 그 트랜지스터(R5)의 에미터를 다이오드(D1)를 통해 트랜지스터(TR6)의 콜렉터 및 출력단자(V0)에 접속하였다.
이와같이 구성된 종래의 노아게이트는 전원단자(Vcc) 에 전원이 인가되고, 입력단자(V1)(V2)에 모두 저전위가 인가되면, 그 트랜지스터(TR1)(TR2)가 온되어 트랜지스터(TR3)(TR4)의 베이스 전위가 저전위로 되므로 트랜지스터(TR3)(TR5)가 오프되고, 이에따라 트랜지스터(TR5)의 베이스에는 전원단자(Vcc)의 전원이 저항(R3)을 통해 인가되어 온되고, 트랜지스터(TR6)의 베이스에는 저전위가 인가되어 오프되므로 전원단자(Vcc)의 전원이 저항(R5)및 트랜지스터(TR5) 다이오드(D1)를 통해 출력단자(V0)로 출력 측, 출력단자(V0)에 고전위가 출력된다.
그리고, 입력단자(V1)에 저전위가 인가되고, 입력단자(V2)에 고전위가 인가되면, 트랜지스터(TR2)가 오프되어 트랜지스터(TR4)의 베이스전위가 고전위로 되므로 트랜지스터(TR4)가 온되어 전원단자(Vcc)의 전원이 저항(R3)및 트랜지스터(TR4)를 통해 트랜지스터(TR6)의 베이스가 인가되고, 이에따라 트랜지스터(TR6)가 온되어 출력단자(V0)에 저전위가 출력된다.
또한, 입력단자(V1)에 고전위가 인가되고, 입력단자(V2)에 저전위가 인가되면, 트랜지스터(TR1)가 오프되어트랜지스터(TR3)의 베이스 전위가 고전위가 되므로 트랜지스터(TR3)가 온되어 전원단자(Vcc)의 전원이 저항(R3)및 트랜지스터(TR3)를 통해 트랜지스터(TR6)의 베이스에 인가되고, 이에따라 트랜지스터(TR6)가 온되어 출력단자(V0)에 저전위가 출력된다.
그리고, 입력단자(V1)(V2)에 모두 고전위가 인가되면, 트랜지스터(TR1)(TR2)가 오프되고 트랜지스터(TR3)(TR4)의 베이스 전위가 고전위로 되어 모두 온되므로 전원단자(Vcc)의 전원이 저항(R3)을 통하고, 트랜지스터(TR3)(TR4)를 통해 트랜지스터(TR)의 베이스에 인가되어 그를 온시키므로 출력단자(V0)에 저전위가 출력된다.
그러나, 이와같은 종래의 노아게이트는 6개의 트랜지스터 및 5개의 저항, 다이오드가 필요하므로 이를 집적소자로 제작할 때 집적소자의 많은 면적을 차지하여 하나의 집적소자에 많은 노아게이트를 제작하기 어려운 결함이 있었다.
본 고안은 이와같은 종래의 결함을 감안하여, 4개의 트랜지스터와 4개의 저항으로 된 간단한 구성의 노아게이트를 인출한 것으로, 이를 첨부된 제 2도의 도면에 의하여 상세히 설명하면 다음과 같다.
제 2도에 도시한 바와같이 입력단자(V2)를 트랜지스터(TR11)의 베이스에 접속함과 동시에 그 접속점을 저항(R11)을 통해 트랜지스터(TR12)의 베이스에 접속하고, 입력단자(V1)를 트랜지스터(TR13)의 베이스에 접속함과 동시에 그 접속함점을 저항(R12)을 통해 트랜지스터(TR11)의 콜렉터에 접속하여, 상기 트랜지스터(TR12),(TR13)의 콜렉터를 저항(R12)을 통해 전원단자(Vcc)에 공통 접속하고, 상기 트랜지스터(TR11)(TR13)의 에미터를 트랜지스터(TR13)의 에미터를 트랜지스터(TR14)의 베이스에 공통접속하며, 그 트랜지스터(TR14)의 콜렉터를 출력단자(V0)에 접속함과 동시에 그 접속점을 저항(R14)을 통해 전원단자(Vcc)에 접속하여 구성한 것이다.
이와같이 구성된 본 고안 노아게이트의 작용효과를 상세히 설명하면 다음과 같다.
입력단자(V1)(V2)에 모두 저전위가 입력되면, 트랜지스터(TR11-TR12)의 베이스에 모두 저전위가 인가되어 오프되므로 트랜지스터(TR14)의 베이스에 저전위가 인가되어 오프되고, 이에따라 전원단자(Vcc)의 전원이 저항(R13)을 통해 출력단자(V0)로 출력 즉, 출력단자(V0)에 고전위가 출력된다.
그리고 입력단자(V1)에 저전위가 인가되고, 입력단자(V2)에 고전위가 인가되면, 트래지스터(TR1)의 베이스에 고전위가 인가되어 온되므로, 입력단자(V2)의 고전위가 트랜지스터(TR11)를 통해 트랜지스터(TR14)의 베이스에 인가되어 온되고, 이에따라 출력단자(V0)에 저전위가 출력된다.
그리고, 입력단자(V1)에 고전위가 인가되고, 입력단자(V2)에 저전위가 인가되면, 트랜지스터(TR13)의 베이스에 고전위가 인가되어 온되고, 이에따라 전원단자(Vcc)의 전원이 저항(R15) 및 트랜지스터(TR13)를 통해 트랜지스터(TR14)의 베이스에 인가되어 그를 트랜지스터(TR14)을 온시키므로 출력단자(V0)에는 저전위가 출력된다.
또한, 입력단자(V1)에 고전위가 인가되고, 입력단자(V2)에 저전위가 인가되면, 트랜지스터(TR13)의 베이스에 고전위가 인가되어 온되고, 이에따라 전원단자(Vcc)의 전원이 저항(R15)및 트랜지스터(TR13)를 통해 트랜지스터(TR14)의 베이스에 인가되어 그를 트랜지스터(TR14)을 온시키므로 출력단자(V0)에 저전위가 출력된다.
그리고 입력단자(V1)(V2)에 모두 고전위가 인가되면, 트랜지스터(TR11-TR13)의 베이스에 모두 고전위가 인가되어 온되므로 트랜지스터(TR14)의 베이스에 고전위가 인가되어 온되고, 이에따라 출력단자(V0)에 저전위가 출력된다.
이상에서 설명한 바와 같이 본 고안의 노아게이트는 4개의 트랜지스터(TR11-TR14)와 4개의 저항(R11-R13)으로 구성되고, 또한 트랜지스터(TR11-TR13)의 콜렉터가 상호 접속되어 있으므로 집적소자로 제작할 경우에 그 소요면적이 좁아 하나의 집적소자에 많은 노아 게이트를 제작할 수 있는 효과가 있다.

Claims (1)

  1. 입력단자(V1)(V2)를 트랜지스터(TR11)(TR12)의 베이스에 접속함과 동시에 그 접속점을 저항(R11)(R12)을 각기 통해 트랜지스터(TR11)의 콜렉터 및 트랜지스터(TR12)의 베이스에 접속하고, 상기 트랜지스터(TR12)(TR13)의 콜렉터는 전원단자(Vcc)에 접속된 저항(V14)에 공통접속하고, 상기 트랜지스터(TR11)(TR13)의 에미터는 트랜지스터(TR14)의 베이스에 공통접속한 후 그의 콜렉털를 상기 전원단자(Vcc)에 접속된 저항(R13)및 출력단자(V0) 에 접속하여 구성된 것을 특징으로 하는 노아게이트.
KR2019850015982U 1985-12-02 1985-12-02 노아게이트 KR880003266Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850015982U KR880003266Y1 (ko) 1985-12-02 1985-12-02 노아게이트

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850015982U KR880003266Y1 (ko) 1985-12-02 1985-12-02 노아게이트

Publications (2)

Publication Number Publication Date
KR870011476U KR870011476U (ko) 1987-07-18
KR880003266Y1 true KR880003266Y1 (ko) 1988-09-15

Family

ID=19246882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850015982U KR880003266Y1 (ko) 1985-12-02 1985-12-02 노아게이트

Country Status (1)

Country Link
KR (1) KR880003266Y1 (ko)

Also Published As

Publication number Publication date
KR870011476U (ko) 1987-07-18

Similar Documents

Publication Publication Date Title
JPS6462016A (en) Output buffer circuit
KR900001120A (ko) 상호 콘덕턴스 회로
KR880012014A (ko) Bimos 논리회로
KR900010529A (ko) 전압 발생회로
KR860000719A (ko) 상보형(相補型)Bi-MIS 게이트회로
KR880012009A (ko) BiMOS 논리회로
KR880011996A (ko) 차동증폭기
KR910021008A (ko) 전류전달회로
KR910010877A (ko) Ecl 회로
KR880003266Y1 (ko) 노아게이트
KR880003265Y1 (ko) 노아게이트
KR910020896A (ko) 반도체집적회로
KR850008253A (ko) 차동 증폭기
KR900011153A (ko) 반도체 논리회로
KR880002871Y1 (ko) 낸드 게이트
JPS6477319A (en) Non-stacked ecl type and function circuit
KR880008528A (ko) 일체로 집적할 수 있는 극단전류 펄스 발생회로
KR880000970A (ko) 개선된 메모리셀 회로
KR910010860A (ko) 출력회로
JP2760047B2 (ja) エミッタ結合型論理回路
KR960000052Y1 (ko) 부정 논리합 회로
KR890016623A (ko) 반도체 집적회로 장치
JPS5829657B2 (ja) フリツプフロツプ回路
KR890009093A (ko) 집적 논리회로
SU1651367A1 (ru) Транзисторное реле

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20000821

Year of fee payment: 13

EXPY Expiration of term