KR880002872Y1 - 펄스의 발생순서 식별회로 - Google Patents

펄스의 발생순서 식별회로 Download PDF

Info

Publication number
KR880002872Y1
KR880002872Y1 KR2019850014117U KR850014117U KR880002872Y1 KR 880002872 Y1 KR880002872 Y1 KR 880002872Y1 KR 2019850014117 U KR2019850014117 U KR 2019850014117U KR 850014117 U KR850014117 U KR 850014117U KR 880002872 Y1 KR880002872 Y1 KR 880002872Y1
Authority
KR
South Korea
Prior art keywords
flip
terminal
flop
gate
signal
Prior art date
Application number
KR2019850014117U
Other languages
English (en)
Other versions
KR870007513U (ko
Inventor
임영철
Original Assignee
삼성전자 주식회사
정재은
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정재은 filed Critical 삼성전자 주식회사
Priority to KR2019850014117U priority Critical patent/KR880002872Y1/ko
Publication of KR870007513U publication Critical patent/KR870007513U/ko
Application granted granted Critical
Publication of KR880002872Y1 publication Critical patent/KR880002872Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Time Recorders, Dirve Recorders, Access Control (AREA)

Abstract

내용 없음.

Description

펄스의 발생순서 식별회로
제1도는 본 고안의 회로도.
제2도는 제1도에 따른 타이밍챠트이다.
* 도면의 주요부분에 대한 부호의 설명
1∼4 : 플립플롭 5 : 음성처리부
6 : 스피커 AN1∼AN4: 앤드게이트
IN1, IN2: 인버터 X1, X2: 제1, 제2신호원의 발생펄스
CK : 클럭신호 RST : 리셋트신호
본 고안의 2개의 신호원에서 발생되는 펄스의 발생순서를 식별하도록 된 펄스의 발생순서 식별회로에 관한 것이다.
일반적으로 모터의 회전방향판별용이나 서비스산업기기용(예컨대 출입문을 출입하는 출입자를 구별하여 인사하는 음성기기)으로 사용되는 제어부에는 2개의 신호원에서 발생되는 펄스의 발생순소를 식별해야 할 필요성이 있다. 예컨데 출입문의 앞면과 뒷면에 두개의 센서를 설치하여 출입자를 감지하여 인사하는 음성기기에서, 출입자가 출입문을 통해 들어오는 경우에 출입문의 앞면에 설치된 센서는 출입자가 들어오는 것을 감지하여 펄스를 발생하고, 다음에 출입문의 뒷면에 설치된 센서는 출입자가 지나가는 것을 감지하여 펄스를 발생하므로서 "어서오세오"라고 인사를 하게끔 한다. 그리고 출입자가 출입문을 통해 밖으로 나갈 경우에는 상기한 경우와 반대의 순서로 센서가 펄스를 발생하여 "안녕히 가세요"라고 인사하게끔 한다.
상기한 바와같은 펄스의 발생순서를 이용하는 종래의 기기에서는 펄스의 발생순서를 식별하는데 마이크로프로세서를 사용하였으므로 제품의 원가가 상승되는 결점이 있었다.
본 고안은 상기한 결점을 개선한 것으로서, 적은 수효의 플립플롭과 게이트회로를 사용한 간단한 회로로 펄스의 발생순서를 식별할 수 있는 펄스의 발생순서 식별회로를 제공함에 그 목적이 있다.
이하 본 고안의구성 및 작용효과를 예시도면에 의거하여 상세히 설명하면 다음과 같다.
본 고안은 제1신호원의 발생펄스(X1)가 JK 플립플롭(1)의 단자(J)로 인가되는 한편 앤드게이트(AN2)의 한 입력으로 되고, 제2신호원의 발생펄스(X2)는 JK 플립플롭(2)의 단자(J)로 인가되는 한편 앤드게이트(AN1)의 한 입력으로 되며, 클럭신호(CK)는 JK 플립플롭(1∼4)의 클럭단자(CK)로 인가되고, 리셋트신호(RST)는 JK 플립플롭(1∼4)의 단자(K)로 인가되며, JK 플립플롭(1)의 단자()의 출력신호가 인버터(IN1)를 매개하여 앤드게이트(AN1)의 한 입력으로 되는 한편 JK 플립플롭(2)의 클리어단자(CR)로 인가되고, JK플립플롭(2)의 단자()의 출력신호는 JK 플립플롭(1)의 클리어단자(CR)로 인가되는 한편 인버터(IN2)를 매개하여 앤드게이트(AN2)의 한 입력으로 되며, 상기 앤드게이트(AN1)의 출력신호는 JK 플립플롭(3)의 단자(J)로, 상기 앤드게이트(AN2)의 출력신호는 JK 플립플롭(4)의 단자(J)로 각각 인가되고, 상기 JK 플립플롭(1)(3)의 단자(Q)의 출력신호는 앤드게이트(AN3)를 매개하여 통상적인 음성처리(5)의 단자(Y1)로, JK 플립플롭(2)(4)의 단자(Q)의 출력신호는 앤드게이트(AN4)를 매개하여 상기 음성처리부(5)의 단자(Y2)로 각각 인가되고, 음성처리부(5)의 출력신호는 스피커(6)를 통해 출력되도록 연결된 구조로 되어 있다.
미설명부호 B+는 JK 플립플롭(3)(4)의 클리어단자(CR)로 인가되는 공급전원을 나타낸다.
상기한 구조로된 본 고안으 제1도에 도시한 바와같이 제1신호원(출입문의 앞면에 설치된 센서)에서 먼저 펄스(X1)가 발생되고, 다음에 제2신호원(출입문의 뒷면에 설치된 센서)에서 펄스(X2)가 발생된 경우는 출입자가 출입문을 통해 들어오는 경우로, 들어오는 출입자를 출입문의 앞면에 설치된 센서(제1신호원)가 먼저 감지하여 퍼스(X1)를 발생시킨다. 다음에 출입문의 뒷면에 설치된 센서(제2신호원)는 출입자가 나가는 것을 감지하여 펄스(X2)를 발생시키게 되는데, 이때의 회로동작을 타이밍챠트로 나타내면 제2도의(2-1)에 나타낸 바와같다. 즉 t1시각에 발생된 펄스(X1)가 JK플립플롭(1)의 단자(J)로 인가됨과 동시에 앤드게이트(AN2)의 한 입력으로 되므로 JK 플립플롭(1)의 단자(Q)로는 클럭펄스(CK)가 하이레벨에서 로우레벨로 되는 시각(t2)에 하이레벨신호(A)가 출력되고 또한 단자()로는 로우레벨신호가 출력되어 JK 플립플롭(2)의 클리어단자(CR)로 인가되므로 JK 플립플롭(2)이 클리어되는 한편 인버터(IN1)를 통해 하이레벨신호로 변환되어 앤드게이트(AN1)로 인가된다. 이때 t3시각에 발생된 펄스(X2)가 앤드게이트(AN1)로 인가되면 앤드게이트(AN1)의 출력신호(B)의 하이레벨로 되어 JK 플립플롭(3)의 단자(J)로 인가되고, JK 플립플롭(3)의 단자(Q)에서는 클럭펄스(CK)가 하이레벨에서 로우레벨로 되는 시각(t4)에 하이레벨신호(C)가 출력되어 앤드게이트(AN3)로 인가되므로 앤드게이트(AN3)의 출력인 하이레벨신호가 음성처리부(5)의 단자(Y1)로 인가된다.
한편 t2시각 이후에는 JK 플립플롭(1)의 단자()의 출력신호인 로우레벨신호가 JK 플립플롭(2)을 클리어 시키므로 플립플롭(2)의 단자(Q)의 출력신호(D)가 로우레벨로 유지되어 앤드게이트(AN4)의 출력이 로우게벨로서 음성처리부(5)의 단자(Y2)에 인가된다. 이에따라 음성처리부(5)에서 발생된 음성신호("어서오세오")가 스피커(6)를 통해 출력된다.
반면에 출입자가 출입문을 통해 나갈때는 들어올때와 반대로 출입문 뒷면에 설치된 센서(제2신호원)가 출입자가 먼저 감지하여 펄스(X2)를 발생시킨 다음에 출입문 앞면에 설치된 센서(제1신호원)가 펄스(X1)를 발생시키게 되는데, 이때의 회로동작은 상기한 바 있는 출입자가 들어오는 경우와 반대로 되고, 이 동작을 타이밍챠트로 나타내면 제2도의(2-2)에 나타낸 바와같다. 즉 (t1)시각에 발생된 퍼스(X2)가 JK 플립플롭(2)의 단자(J)로 인가됨과 동시에 앤드게이트(AN1)의 한 입력으로 되므로 JK 플립플롭(2)의 단자(Q)로는 클럭펄스(CK)가 하이레벨에서 로우레벨로 되는 시각(t2)에 하이레벨신호(D)가 출력되고, 단자()로는 로우레벨신호가 출력되어 JK 플립플롭(1)의 클리어단자(CR)로 인가되므로 JK 플립플롭(1)이 클리어되는 한편 인버터(IN2)를 통해 하이레벨신호로 변환되어 앤드게이트(AN2)로 인가된다. 이때 (t3)시각에서 발생된 펄스(X1)가 앤드게이트(AN2)로 인가되면 앤드게이트(AN2)의 출력신호(E)가 하이레벨로 되어 JK 플립플롭(4)의 단자(J)로 인가되고, JK 플립플롭(4)의 단자(Q)에서는 클럭펄스(CK)가 하이레벨에서 로우레벨로 되는 시각(t4)에 하이레벨신호(F)가 출력되어 앤드게이트(AN4)로 인가되므로 앤드게이트(AN4)의 출력인 하이레벨신호가 음성처리부(5)의 단자(Y2)로 인가된다.
한편(t2)시각이후에는 JK 플립플롭(2)의단자()의 출력신호인 로우레베레신호가 JK 플립플롭(1)을 클리어시키므로 JK 플립플롭(1)의 단자(Q)의 출력신호(A)가 로우레벨로 유지되고 앤드게이트(AN3)의 출력이 로우레벨로서 음성처리부(5)의 단자(Y1)에 인가된다. 이에따라 음성처리부(5)에서 발생된 음성신호("안녕히 가세요")가 스피커를 통해 출력된다.
상기한 바와같이 본 고안은 몇개 플립플롭과 게이트회로를 사용한 간단한 회로로 2개의 신호원에서 발생하는 펄스의 순서를 식별할 수 있고, 이러한 구성은 모터의 회전방향판별 및 서비스산업기기 등에 유용하게 사용할 수 있는 특징이 있다.

Claims (1)

  1. 제1신호원의 발생펄스(X1)는 JK 플립플롭(1)의 단자(J)와 앤드게이트(AN2)의 한 입력으로 되고, 제2신호원의 발생펄스(X2)는 JK 플립플롭(2)의 단자(J)와 앤드게이트(AN1)의 한 입력으로 되며, 클럭신호(CK)는 JK 플립플롭(1∼4)의 클럭단자(CK)로, 리셋트신호(RST)는 JK 플립플롭(1∼4)의 단자(K)로 각각 인가되고, JK 플립플롭(1)의 단자()의 출력신호는 인버터(IN1)를 매개하여 앤드게이트(AN1)의 한 입력으로 되는 한편 JK 플립플롭(2)의 클리어단자(CR)로 인가되며, JK 플립플롭(2)의 단자()의 출력신호는 JK 플립플롭(1)의 단자(CR)로 인가되는 한편 인버터(IN2)를 매개하여 앤드게이트(AN2)의 한 입력으로 되고, 상기 앤드게이트(AN1)의 출력신호는 JK 플립플롭(3)의 단자(J)로, 앤드게이트(AN2)의 출력신호는 JK 플립플롭(4)의 단자(J)로 각각 인가되며, 상기 JK 플립플롭(1)(3)의 단자(Q)의 출력신호는 앤드게이트(AN3)를 매개하여 음성처리부(5)의 단자(Y1)로 JK 플립플롭(2)(4)의 단자(Q)의 출력신호는 앤드게이트(AN4)를 매개하여 음성처리부(5)의 단자(Y2)로 각각 인가되고, 음성처리부(5)의 출력신호는 스피커(6)를 통해 출력되어지도록 연결된 펄스의 발생순서 식별회로.
KR2019850014117U 1985-10-25 1985-10-25 펄스의 발생순서 식별회로 KR880002872Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850014117U KR880002872Y1 (ko) 1985-10-25 1985-10-25 펄스의 발생순서 식별회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850014117U KR880002872Y1 (ko) 1985-10-25 1985-10-25 펄스의 발생순서 식별회로

Publications (2)

Publication Number Publication Date
KR870007513U KR870007513U (ko) 1987-05-13
KR880002872Y1 true KR880002872Y1 (ko) 1988-08-06

Family

ID=19246126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850014117U KR880002872Y1 (ko) 1985-10-25 1985-10-25 펄스의 발생순서 식별회로

Country Status (1)

Country Link
KR (1) KR880002872Y1 (ko)

Also Published As

Publication number Publication date
KR870007513U (ko) 1987-05-13

Similar Documents

Publication Publication Date Title
ES2100114A1 (es) Circuito de busqueda de maximo
KR880002872Y1 (ko) 펄스의 발생순서 식별회로
KR860008928A (ko) 엘리베이터의 이동거리 검출장치
SU1396265A1 (ru) Устройство выделени разностной частоты двух импульсных последовательностей
SU926689A1 (ru) Устройство дл считывани информации
SU781807A1 (ru) Устройство дл сравнени двоичных чисел
SU993456A1 (ru) Устройство дл синхронизации
SU1358089A1 (ru) Устройство совпадений
SU1649577A1 (ru) Многоканальный счетчик импульсов
SU1257818A2 (ru) Формирователь импульсов
SU1492311A1 (ru) Устройство дл измерени времени переходного процесса
SU1277113A1 (ru) Сигнатурный анализатор
SU720680A1 (ru) Фазовый дискриминатор
SU1200397A1 (ru) Формирователь импульсов
SU617865A1 (ru) Устройство дл подавлени фоновых составл ющих в видеосигнале
SU1406529A1 (ru) Устройство дл измерени длительности импульса
KR930000149Y1 (ko) 모터의 속도 측정회로
SU544115A1 (ru) Устройство тактовой синхронизации
JPS56127240A (en) Light pen device
SU966869A1 (ru) Формирователь импульсов
SU1725374A1 (ru) Устройство фиксации момента прохождени входным сигналом нулевого уровн
SU1185644A1 (ru) Устройство дл обнаружени ошибок
SU1317685A1 (ru) Устройство дл анализа импульсных последовательностей
SU978370A2 (ru) Устройство дл определени достоверности передачи бинарной информации
SU847210A1 (ru) Устройство дл определени НАпРАВлЕНи дВижЕНи

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee