KR880002335A - 수신된 패킷을 기억하는 버퍼 메모리를 갖는 패킷 교환 시스템 - Google Patents

수신된 패킷을 기억하는 버퍼 메모리를 갖는 패킷 교환 시스템 Download PDF

Info

Publication number
KR880002335A
KR880002335A KR1019870008304A KR870008304A KR880002335A KR 880002335 A KR880002335 A KR 880002335A KR 1019870008304 A KR1019870008304 A KR 1019870008304A KR 870008304 A KR870008304 A KR 870008304A KR 880002335 A KR880002335 A KR 880002335A
Authority
KR
South Korea
Prior art keywords
address
area
stored
input
spoken
Prior art date
Application number
KR1019870008304A
Other languages
English (en)
Inventor
아끼라 이나바
Original Assignee
아오이 죠이찌
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이찌, 가부시기가이샤 도시바 filed Critical 아오이 죠이찌
Publication of KR880002335A publication Critical patent/KR880002335A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F2205/06—Indexing scheme relating to groups G06F5/06 - G06F5/16
    • G06F2205/064—Linked list, i.e. structure using pointers, e.g. allowing non-contiguous address segments in one logical buffer or dynamic buffer space allocation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Position Input By Displaying (AREA)

Abstract

내용 없음

Description

수신된 패킷을 기억하는 버퍼메모리를 갖는 패킷 교환 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 패킷 교환 시스템을 나타내는 블럭선도.

Claims (10)

  1. 데이타 패킷들을 전송하는 스테이션에서 다른 스테이션으로 데이타패킷을 수신하는 복수의 스테이션을 갖는 데이타처리 시스템에 있어서, 상기 시스템이 선입선출 방식으로 데이타 항복을 일시적으로 기억하고 공급하는 버퍼메모리 수단과, 구데이타 항복이 상기 버퍼메모리 수단내에 기억된 어드레스를 저장하는 어드레스메모리 수단과, 데이타가 판독되고, 공백상태인 메모리 수단에 대한 어떤 영역의 최초 및 최종 어드레스를 기억하는 FIFO식 제어테이블 수단과, 구어드레스 데이타가 기억된 상기 제어테이블 수단의 메모리 위치를 지정하고, 상기 구어드레스 데이타가 다른영역보다 먼저 공백상태가 된 버퍼메모리의 최초 및 최종 어드레스 영역중 하나로 표시하는 출력 포인팅 수단과, 공백상태이며 기억된 상기 메모리 수단에 대한 최초 및 최종 어드레스의 영역에서 제어테이블 수단의 메모리위치를 지정하는 입력포인팅 수단과, 상기 어드레스 메모리 수단 내에 기억된 구어드레스에 따라서 상기 버퍼메모리의 공백영역과 데이타가 판독되는 상기 버퍼메모리 영역의 최초 및 최종 어드레스와 제어테이블 수단에 기억된 영역의 최초 및 최종 어드레스를 제어함으로써 공백 영역이 상기 구어드레스에 연속적일때 공백 영역의 최종 어드레스의 다음 어드레스에 버퍼메모리 수단에 기억된 구어드레스를 갱신하고, 상기 제어테이블 수단에 기억된 공백영역의 어드레스가 공백이 되는 다른 영역에 연속일때 상기 연속영역을 하나의 공백영역에 결합하도록 상기 제어테이블 수단내에 기억된 어드레스 데이타를 재기록하는 데이타 처리수단을 구비하는 것을 특징으로 하는 데이타 처리 시스템.
  2. 제1항에 있어서, 상기 데이타 처리 수단이 상기 어드레스 메모리 수단에 기억된 구어드레스를 상기 버퍼메모리 수단으로부터 데이타가 새롭게 판독된 영역의 최초 어드레스와 비교하고, 상기 구어드레스가 상기 영역의 최초 어드레스와 동일할 경우, 상기 구어드레스를 버퍼메모리 수단에 대한 최종 어드레스의 다음 어드레스로 갱신하는 것을 특징으로 하는 데이타 처리 시스템.
  3. 제1항에 있어서, 상기 데이타 처리 수단이 상기 어드레스 메모리 수단내에 기억된 구어드레스를 데이타가 새로이 판독된 상기버퍼 메모리 수단을 갖는 영역의 최초 어드레스와 비교하며, 상기 구어드레스가 상기 영역의 최초 어드레스와 동일할때 상기 구어드레스를 버퍼메모리 수단에 대한 최종 어드레스의 다음 어드레스로 갱신하고, 출력포인팅 수단에 의해 지정된 어드레스에 저장된 최초 어드레스를 갱신된 구어드레스와 비교하여 상기 출력수단에 의해 지정된 최초 어드레스가 갱신된 구어드레스와 동일할 경우 상기 출력 수단이 지정한 어드레스에 기억된 최종 어드레스의 다음 어드레스에 상기 구어드레스를 갱신하는 것을 특징으로 하는 데이타 처리 시스템.
  4. 제1항에 있어서, 상기 데이타 처리 수단이 상기 어드레스 메모리 수단내에 거억된 구어드레스를 데이타가 새로이 판독된 상기 버퍼 메모리 수단을 갖는 영역의 최초 어드레스와 비교하며, 상기 구어드레스가 상기 영역의 최초 어드레스와 동일할때 상기 구어드레스를 버퍼 메모리 수단에 대한 최종 어드레스의 다음 어드레스로 갱신하고, 상기 출력 포인팅 수단에 의해 지정된 어드레스를 입력포인팅 수단에 의해 지정된 어드레스와 비교함으로써 상기 제어테이블 수단의 공백 여부를 결정하며, 상기 제어테이블 수단이 공백 상태가 아닐 경우에는 출력 포인팅 수단에 의해 지정된 어드레스에 기억된 최초 어드레스를 갱신된 구어드레스와 비교하고, 상기 출력 포인팅 수단에 의해 지정된 어드레스에 기억된 최초 어드레스가 갱신된 구어드레스와 동일할때에 상기 구어드레스를 상기 출력 포인팅 수단에 의해 지정된 어드레스에 기억된 최종 어드레스의 다음 어드레스로 갱신되며, 지정된 값이 하나씩 증가하도록 출력포인팅 수단을 갱신하는 것을 특징으로 하는 데이타 처리 시스템.
  5. 제1항에 있어서, 상기 데이타 처리 수단이 상기 어드레스 메모리 수단내에 기억된 구어드레스를 데이타가 새로이 판독된 상기 버퍼 메모리 수단를 갖는 영역의 최초 어드레스와 비교하며, 상기 구어드레스가 상기 영역의 최초 어드레스와 동일할때 상기 구어드레스를 버퍼 메모리 수단에 대한 최종 어드레스의 다음 어드레스로 갱신하고, 상기 출력포인팅 수단에 의해 지정된 어드레스를 입력포인팅 수단에 의해 지정된 어드레스와 비교함으로써 상기 제어테이블 수단의 공백여부를 결정하며, 상기 제어테이블 수단이 공백상태가 아닐 경우에는 출력 포인팅 수단에 의해 저정된 어드레스에 기억된 최초 어드레스를 갱신된 구어드레스와 비교하고, 상기 출력 포인팅 수단에 의해 지정된 어드레스에 기억된 최초 어드레스가 갱신된 구어드레스와 동일할때에 상기 구어드레스를 상기 출력포인팅 수단에 의해 지정된 어드레스에 기억된 최종 어드레스의 다음 어드레스로 갱신되며, 지정된 값이 하나씩 증가하도록 출력 포인팅 수단을 갱신하고, 상기 출력 포인팅 수단이 개신된 후 혹은 상기 제어테이블 수단이 공백일 경우 또는 출력포인팅 수단에 의해 지정된 어드레스에 기억된 최초 어드레스가 상기 갱신된 구어드레스와 동일하지 않을 경우에는 데이타의 판독된 영역에 대한 구어드레스의 갱신이 중지되는 것을 특징으로 하는 데이타 처리 시스템.
  6. 제1항에 있어서, 상기 데이타 처리 수단은 상기 어드레스 메모리에 기억된 구어드레스를 데이타가 상기 버퍼메모리 수단으로 세롭게 판독된 영역의 최초 어드레스와 비교하고, 상기 구어드레스가 상기 영역이 최초 어드레스와 동일하지 않을때 상기 영역의 최초 어드레스를 상기 입력포인팅 수단에 의해 지정된 입력 위치를 즉시 처리하는 위치에 기억된 공백영역의 최종 어드레스와 비교하며, 상기 영역의 최초 어드레스가 상기 입력포인팅 수단에 의해 지정된 입력 위치를 즉시 처리하는 위치에 기억된 공백영역의 최종 어드레스와 동일할때 입력 포인팅 수단에 의해 지정된 입력위치를 즉시 처리하는 위치에 기억된 공백영역의 최종 어드레스를 데이타가 상기 버퍼메모리 수단으로부터 새롭게 판독된 영역의 최종 어드레스에 갱신하는 것을 특징으로 하는 데이타처리 시스템.
  7. 제1항에 있어서, 상기 데이타 처리 수단은 상기 어드레스 메모리에 기억된 구어드레스를 데이타가 상기 버퍼메모리 수단으로 새롭게 판독된 영역의 최초 어드레스와 비교하고, 상기 구어드레스가 상기 영역의 최초 어드레스와 동일하지 않을때 상기 영역의 최초 어드레스를 상기 입력포인팅 수단에 의해 지정된 입력위치를 즉시 처리하는 위치에 기억된 공백영역의 최종 어드레스와 비교하며, 상기 영역의 최초 어드레스가 입력 포인팅 수단에 의해 지정된 입력 위치를 즉시 처리하는 위치에 기억된 공백영역의 최종 어드레스와 동일하지 않을때 입력 포인팅 수단에 의해 지정된 상기 입력위치에서 상기 영역의 최초 및 최종 어드레스를 기록하는 것을 특징으로 하는 데이타 처리 시스템.
  8. 제1항에 있어서, 상기 데이타 처리수단은 상기 어드레스 메모리에 기억된 구어드레스를 데이타가 상기 버퍼메모리로부터 새롭게 판독된 영역의 최초어드레스와 비교하고, 상기 구어드레스가 상기 영역의 최초 어드레스와 동일하지 않을때 출력포인팅 수단에 의해 지정된 어드레스를 입력포인팅 수단에 의해 지정된 어드레스와 비교함으로써 상기 제어테이블의 공백여부를 결정하며, 상기 제어테이블 수단이 공백이 아닐 때에는 상기 영역의 최초 어드레스를 입력포인팅 수단에 의해 지정된 입력위치를 즉시 처리하는 위치에 기억된 공백영역의 최종 어드레스와 비교하고, 상기 제어테이블 수단 공백이거나 상기 영역의 최초 어드레스가 입력포인팅 수단에 의해 지정된 입력위치를 즉시 처리하는 위치에 기억된 공백영역의 최종 어드레스와 동일하지 않을때 입력포인팅 수단에 의해 지정된 입력 위치에서 상기 영역의 최초 및 최종 어드레스를 기록하며, 상기 입력포인팅 수단에 의해 지정된 값이 하나씩 증가하도록 입력포인팅 수단을 갱신하는 것을 특징으로 하는 데이타 처리 시스템.
  9. 제1항에 있어서, 상기 데이타 처리 수단은 상기 어드레스 메모리에 기억된 구어드레스를 데이타가 상기 버퍼메모리로부터 새롭게 판독된 영역의 최초 어드레스와 비교하고, 상기 구어드레스가 상기 영역의 최초 어드레스와 동일하지 않을때 출력포인팅 수단에 의해 지정된 어드레스를 입력포인팅 수단에 의해 지정된 어드레스와 비교함으로써 상기 제어테이블의 공백 여부를 결정하며 상기 제어테이블 수단이 공백이 아닐때에는 상기 영역의 최초 어드레스를 입력포인팅 수단에 의해 지정된 입력위치를 즉시 처리하는 위치에 기억된 공백영역의 최종 어드레스와 비교하고, 상기 제어테이블 수단이 공백이거나 상기 영역의 최초 어드레스가 입력포인팅 수단에 의해 지정된 입력위치를 즉시 처리하는 위치에 기억된 공백영역의 최종 어드레스와 동일하지 않을때 입력포인팅 수단에 의해 지정된 입력위치에서 상기 영역의 최초 및 최종 어드레스를 기록하며, 상기 입력포인팅 수단에 의해 지정된 값이 하나씩 증가하도록 입력포인팅 수단을 갱신하고, 상기 영역의 최초 어드레스가 상기 입력포인팅 수단에 의해 지정된 입력위치를 즉시 처리하는 위치에 기억된 공백영역의 최종 어드레스와 동일할때 상기 입력포인팅 수단에 의해 지정된 입력위치에 즉시 처리하는 위치에 기억된 공백영역의 최종 어드레스를 상기 영역의 최종 어드레스로 갱신하는 것을 특징으로 하는 데이타 처리 시스템.
  10. 제1항에 있어서, 상기 데이타 처리 수단은 상기 어드레스 메모리에 기억된 구어드레스를 버퍼메모리수단으로부터 데이타가 새롭게 판독된 영역의 최초 어드레스와 비교하고, 상기 구어드레스가 상기 영역의 최초 어드레스와 동일할때 구어드레스가 상기 영역의 최종 어드레스의 다음 어드레스로 갱신되며, 상기 출력포인팅 수단에 의해 지정된 어드레스를 상기 입력포인팅 수단에 의해 지정된 어드레스와 비교함으로써 상기 제어테이블 수단의 공백여부를 결정하고, 상기 제어테이블 수단이 공백이 아닐 경우에는 갱신된 구어드레스를 출력 포인팅 수단에 의해 지정된 어드레스에 기억된 최초 어드레스를 비교하며, 상기 갱신된 구어드레스가 출력포인팅 수단에 의해 지정된 어드레스에 기억된 최초 어드레스와 동일할때에는 상기 구어드레스를 출력포인팅 수단에 의해 지정된 최종 어드레스의 다음 어드레스로 갱신하고, 상기 출력포인팅 수단에 의해 지정된 값이 하나씩 증가하도록 출력포인팅 수단이 갱신되며, 상기 제어테이블 수단이 공백이거나 갱신된 구어드레스가 상기 출력포인팅 수단에 의해 지정된 어드레스에 기억된 최초 어드레스와 동일하지 않을때에는 상기 출력포인팅 수단이 갱신된 다음 상기 영역에 대한 구어드레스의 갱신이 완결되고, 상기 구어드레스가 상기 영역의 최초 어드레스와 동일하지 않을 경우에는 출력포인팅 수단에 의해 지정된 어드레스와 입력포인팅 수단에 의해 지정된 어드레스를 비교함으로써 상기 제어테이블 수단의 공백여부를 결정하며, 상기 제어테이블 수단이 공백이 아닐때에는 상기 영역의 최초 어드레스를 상기 입력포인팅 수단에 의해 지정된 입력 위치를 즉시 처리하는 위치에 기억된 공백영역의 최종 어드레스와 비교하고, 상기 제어테이블 수단이 공백이거나 상기 영역의 최초 어드레스가 상기 입력포인팅 수단에 의해 지정된 입력 위치를 즉시 처리하는 위치에 기억된 공백영역의 최종 어드레스와 동일하지 않을 경우에는 상기 입력포인팅 수단에 의해 지정된 입력위치에서 상기 영역의 최초 및 최종 어드레스를 기록하며, 입력포인팅 수단에 의해 지정된 값이 하나씩 증가하도록 입력 포인팅 수단이 갱신되고, 상기 영역의 최초 어드레스가 상기 입력포인팅 수단에 의해 지정된 입력위치를 즉시 처리하는 위치에 기억된 공백영역의 최종 어드레스와 동일할때에는 상기 입력포인팅 수단에 의해 지정된 입력위치에 즉시 처리하는 위치에 기억된 공백영역의 최종 어드레스를 상기 영역의 최종 어드레스로 갱신하는 것을 특징으로 하는 테이타 처리 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870008304A 1986-07-30 1987-07-30 수신된 패킷을 기억하는 버퍼 메모리를 갖는 패킷 교환 시스템 KR880002335A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61179122A JPS6336348A (ja) 1986-07-30 1986-07-30 バツフアメモリ管理方法
JP179122 1986-07-30

Publications (1)

Publication Number Publication Date
KR880002335A true KR880002335A (ko) 1988-04-30

Family

ID=16060384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870008304A KR880002335A (ko) 1986-07-30 1987-07-30 수신된 패킷을 기억하는 버퍼 메모리를 갖는 패킷 교환 시스템

Country Status (3)

Country Link
US (1) US4864495A (ko)
JP (1) JPS6336348A (ko)
KR (1) KR880002335A (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8613069D0 (en) * 1986-05-29 1986-07-02 Univ Manchester Parallel storage allocation
US5822578A (en) * 1987-12-22 1998-10-13 Sun Microsystems, Inc. System for inserting instructions into processor instruction stream in order to perform interrupt processing
US5341483A (en) * 1987-12-22 1994-08-23 Kendall Square Research Corporation Dynamic hierarchial associative memory
US5055999A (en) * 1987-12-22 1991-10-08 Kendall Square Research Corporation Multiprocessor digital data processing system
US5335325A (en) * 1987-12-22 1994-08-02 Kendall Square Research Corporation High-speed packet switching apparatus and method
US5761413A (en) * 1987-12-22 1998-06-02 Sun Microsystems, Inc. Fault containment system for multiprocessor with shared memory
US5282201A (en) * 1987-12-22 1994-01-25 Kendall Square Research Corporation Dynamic packet routing network
JP2745521B2 (ja) * 1988-02-23 1998-04-28 株式会社日立製作所 フレーム送信方法
US5303236A (en) * 1988-08-26 1994-04-12 Hitachi, Ltd. Signalling apparatus for use in an ATM switching system
JPH02117243A (ja) * 1988-10-27 1990-05-01 Toshiba Corp パケット通信装置
US5047927A (en) * 1988-10-28 1991-09-10 National Semiconductor Corporation Memory management in packet data mode systems
NL8900640A (nl) * 1989-03-16 1990-10-16 At & T & Philips Telecomm Werkwijze voor het in atd (asynchronous time division) overdragen van datapakketten en een inrichting voor toepassing van deze werkwijze.
US5687396A (en) * 1989-12-04 1997-11-11 Canon Kabushiki Kaisha Data buffer apparatus with interrupted transmission/reception
US5729708A (en) * 1989-12-04 1998-03-17 Canon Kabushiki Kaisha Portable data buffer apparatus with manually controlled reception/transmission
US5315708A (en) * 1990-02-28 1994-05-24 Micro Technology, Inc. Method and apparatus for transferring data through a staging memory
JP2989665B2 (ja) * 1990-02-28 1999-12-13 イーエムシー コーポレーション ステージングメモリを介してデータを転送する方法および装置
US5048013A (en) * 1990-04-06 1991-09-10 At&T Bell Laboratories Transmission congestion control method and apparatus
US5130986A (en) * 1990-04-27 1992-07-14 At&T Bell Laboratories High speed transport protocol with two windows
US5261059A (en) * 1990-06-29 1993-11-09 Digital Equipment Corporation Crossbar interface for data communication network
US5313582A (en) * 1991-04-30 1994-05-17 Standard Microsystems Corporation Method and apparatus for buffering data within stations of a communication network
EP0522224B1 (en) * 1991-07-10 1998-10-21 International Business Machines Corporation High speed buffer management
US5313647A (en) * 1991-09-20 1994-05-17 Kendall Square Research Corporation Digital data processor with improved checkpointing and forking
CA2078315A1 (en) * 1991-09-20 1993-03-21 Christopher L. Reeve Parallel processing apparatus and method for utilizing tiling
US5189671A (en) * 1991-12-20 1993-02-23 Raynet Corporation Apparatus and method for formatting variable length data packets for a transmission network
US5303347A (en) * 1991-12-27 1994-04-12 Digital Equipment Corporation Attribute based multiple data structures in host for network received traffic
GB9209840D0 (en) * 1992-05-07 1992-06-24 Int Computers Ltd Data buffering mechanism
US5289470A (en) * 1992-12-14 1994-02-22 International Business Machines Corp. Flexible scheme for buffer space allocation in networking devices
US6389032B1 (en) * 1999-02-11 2002-05-14 International Business Machines Corporation Internet voice transmission
US6401144B1 (en) * 1999-02-26 2002-06-04 Intel Corporation Method and apparatus for managing data transfers between peripheral devices by encoding a start code in a line of data to initiate the data transfers
JP3580723B2 (ja) * 1999-04-27 2004-10-27 沖電気工業株式会社 受信バッファ制御方法及び音声パケット復号装置
JP3285333B2 (ja) 1999-05-14 2002-05-27 松下電器産業株式会社 バス転送装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1548401A (en) * 1975-10-08 1979-07-11 Plessey Co Ltd Data processing memory space allocation and deallocation arrangements
JPS5931741B2 (ja) * 1978-11-09 1984-08-03 富士通株式会社 バツフア・ブロツク返却制御方式
JPS5696337A (en) * 1979-12-28 1981-08-04 Fujitsu Ltd Resource control system
JPS57153359A (en) * 1981-03-18 1982-09-21 Ibm Data processing system with common memory
US4530049A (en) * 1982-02-11 1985-07-16 At&T Bell Laboratories Stack cache with fixed size stack frames
US4569034A (en) * 1982-07-19 1986-02-04 International Business Machines Corporation Method and apparatus which allows the working storage to be reconfigured according to demands for processing data input
GB8328396D0 (en) * 1983-10-24 1983-11-23 British Telecomm Multiprocessor system
EP0162174B1 (fr) * 1984-05-23 1988-11-09 International Business Machines Corporation Dispositif tampon utilisé dans un réseau de transmission de la voix
US4758944A (en) * 1984-08-24 1988-07-19 Texas Instruments Incorporated Method for managing virtual memory to separate active and stable memory blocks
US4748618A (en) * 1986-05-21 1988-05-31 Bell Communications Research, Inc. Telecommunications interface

Also Published As

Publication number Publication date
JPH0517584B2 (ko) 1993-03-09
JPS6336348A (ja) 1988-02-17
US4864495A (en) 1989-09-05

Similar Documents

Publication Publication Date Title
KR880002335A (ko) 수신된 패킷을 기억하는 버퍼 메모리를 갖는 패킷 교환 시스템
US5438535A (en) Content addressable memory system
GB1360401A (en) Memory system including buffer memories
KR960035270A (ko) 순서에 따르지 않고 판독 및 기입 명령을 실행하는 메모리 제어기
EP0889412A3 (en) Split write data processing mechanism for memory controllers
US4346441A (en) Random access memory system for extending the memory addressing capacity of a CPU
JPS5613576A (en) Memory access control system
FR2454242A1 (fr) Reseau de commutation multiplex a division du temps dans lequel la memoire tampon est associative, a circulation et en forme de dispositif a charges couplees
KR100259073B1 (ko) 플래쉬 메모리의 오류 처리 장치
KR940008824A (ko) 복수로보트의 동시제어방법
KR880011701A (ko) 휴대가능 전자장치
JP2794991B2 (ja) 空気調和機のグループ制御装置
KR920018768A (ko) 고유의 버스트 검색 기능을 가진 데이타 저장 시스템
JP2864548B2 (ja) 命令キャッシュ装置
JPS6047626B2 (ja) デ−タ・バッファ制御方式
JPH03231539A (ja) 共有メモリ型パケツトスイツチ
JPH03273738A (ja) パケットアドレス変換回路
JPS5971510A (ja) シ−ケンス制御回路
JPH07306825A (ja) Ｄｍａコントローラ
KR890010718A (ko) 데이타 조작에 의한 메모리 공간확장 방법
KR970062916A (ko) 바이트/비트 어드레싱이 가능한 메모리 구조
KR960001749B1 (en) High speed memory access circuit
JPS5818709B2 (ja) デ−タ転送制御方式
JPS58196680A (ja) 仮想マシンシステムにおけるアドレス変換方式
JPS6461836A (en) Main storage device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application