KR880002124B1

KR880002124B1 - 반도체 메모리 장치

Info

Publication number: KR880002124B1
Application number: KR1019860000847A
Authority: KR
Inventors: 전동수; 조수인
Original assignee: 삼성반도체통신 주식회사; 강진구
Priority date: 1986-02-26
Filing date: 1986-02-26
Publication date: 1988-10-15
Also published as: KR880000963A

Abstract

내용 없음.

Description

반도체 메모리 장치

제 1 도는 본 발명에 따른 리던던씨 메모리 쎌 어레이를 갖는 반도체 장치의 블럭도 및 구체회로도.

제 2 도는 본 발명에 따른 다수의 리런던씨 메모리 쎌 어레이를 갖는 반도체장치의 실시예의 회로도.

본 발명은 반도체 메모리장치에 관한것으로 특히 리던던씨(redundancy)메모리 쎌 어레이를 내장하는 반도체 메모리 장치에 관한 것이다.

반도체 메모리 장치는 행과열에 따라 배열된 다수의 메모리 쎌들을 갖고 있으며 이와 같은 메모리 쎌들은 메모리 용량이 늘어 남에 따라 많은 메모리 쎌ㄷ들이 상기 반도체 메모리 장치에 내장되게 된다. 상기와 같이 메모리 용량이 늘어남에 따라 반도체 장치에 내장된 메모리 쎌 중 결함을 갖는 메모리 쎌이 나타날 확률은 증대하게되며 어느 하나의 메모리 쎌에 결함이 있다하더라도 그 반도체 메모리장치 칩은 사용할 수 없게 된다. 이와같은 상황이 일어난다면 한 공정에서 제조되고 반도체 메모리 장치의 수율은 메모리 용량이 커짐에 따라 저하되어갈 것같은 당연한 사실이 될 것이다.

따라서 결함이 있는 메모리 쎌이 있음에도 불구하고 그 반도체 메모리 장치를 작동할 수 있도록 함으로써 수율을 올리는 방법으로써는 표준 메모리 쎌 어레이의 행과 열에 리던던씨 메모리 쎌 어레이의 어레이를 배치하는 방법이 있어 왔다.

즉 이와같은 장치에서는 결함이 있는 쎌 어레이를 리던던씨 메모리 쎌 어레이의 열 또는 행 쎌 어레이와 대치 시킴으로써 수율을 향상시킬 수 있다.

종래의 결함이 있는 쎌을 리던던씨 쎌 어레이와 대체하는 리페어(repair)방법으로써는 레이저 리던던씨와 전기적 리던던씨로 크게 구분할 수 있다.

종래의 전기적 리던던씨의 방법을 사용한 반도체 메모리 장치로써는 미국 특허 제4,392,211호에 계재된 바와 같은 방법이 있었으나 이와같은 반도체 장치에 있어서는 휴우즈(Fuse)를 끊기 위하여 고 전류를 흘려야 하므로 이 주등전류를 흘리는 트랜지스터의 크기가 커짐으로 인한 전체 반도체 메모리 장치의 크기가 증가하며 또한 고전류로인한 칩의 손상의 문제점이 있어왔다.

한편 레이저를 사용하는 리페어 방법은 레이져 기구가 고가라는 단점은 있어 왔으나 전술한 전기적 리페어 방법의 결점을 해소할 수 있다는 점에 이점이 되게된다.

종래의 레이저 기구를 사용하여 결함이 있는 쎌을 포함하는 행 또는 열의 휴우즈를 끊고 이 행 또는 열과 대체하기 위한 리던던씨 쎌어레이는 미국 특허 제4,228,528호에 계제되었다. 그러나 이와같은 회로구성은 햄 어드레스 디코오더의 출력선 즉 메모리 쎌 어레이로 입력하는 워드라인과 열 어드레스 디코오더의 출력선 즉 메모리 쎌 어레이로 입력하는 비트라인 마다 각각 휴우즈를 설치하여 결함이 있는 행 또는 열의 워드라인 또는 비트라인을 끊어 주어야 한다.

이와같은 회로의 구성은 메모리 용량이 적을때마다 레이저 스폿트(Spot)의 크기가 문제가 되지 않지만 메모리용량이 증가 할수록 상기 워드라인 또는 비트라인상에 설치된 휴우즈의 간격은 좁게되며 아울러 사용레이저의 스폿트의 크기도 이에 따라 작아지지 않으면 결함이 생긴 쎌을 포함하는 워드라인이나 비트라인산의 휴우즈를 끊을때 인접한 이상이 없는 쎌의 워드라인이나 비트라인상의 휴우즈 또는 라인을 손상하게 되는 문제점이 생긴다. 예를들어 256 K D-RAM의 경우 스폿트의 직경이 4-5μ 이하라면 1M D-RAM의 경우 2.5-4μ의 크기가 되어야 함으로 사용자는 더 작은 스폿트로 조정할수 있는 고가의 레이저 기구를 구입하지 않으면 안되고 또한 상기 레이저 기구의 오차가 극히 적어야 한다는 문제점을 갖게 된다.

따라서 본 발명의 목적은 메모리 쎌의 용량이 증가함에 관계없이 결함이 있는 쎌을 포함하는 워드라인 또는 비트라인의 작동을 방지하고 행 또는 열이 리던던씨 메모리 쎌 어레이와 대체하여 오동작 없이 상기 리던던씨 메모리 쎌 어레이가 선택작동하는 반도체 메모리 장치를 제공함에 있다.

본 발명의 또다른 목적은 휴우즈의 수를 줄이고 기존의 레이저 기구를 이용하여 높은 리페어 수율을 올릴수 있는 반도체 메모리 장치를 제공함에 있다.

따라서 상기와 같은 본 발명의 목적을 달성하기 위하여 표준 메모리 쎌 어레이와, 상기 표준 메모리 쎌 어레이내의 한개의 메모리 쎌을 선택하기 위한 디코오더를 구비한 반도체 메모리 장치에 있어서 결함이 있는 표준 메모리 쎌의 행 또는 열을 선택하는 어드레스에 대하여 행 또는 열의 리던던씨 메모리 쎌을 선택하며 정상 표준 메모리 쎌의 행 또는 열을 선택하는 어드레스에 대해서는 행 또는 열의 리던던씨 메모리 쎌을 선택하지 않는 스페어 디코오더와, 정상 표준 메모리 쎌의 행 또는 열을 선택하는 어드레스에 대해서는 스위칭 작용을 하지 않고 결함이 있는 표준메모리 쎌의 행 또는 열을 선택하는 어드레스에 대해서는 상기 디코오더의 행 또는 열 선택을 방지하는 스위칭 회로를 구비하는 반도체 메모리 장치를 제공함을 특징으로 한다.

이하 본 발명을 첨부도면을 참조하여 상세히 설명한다.

제 1 도는 본 발명에 따른 다이나믹 MOS, RAM 또는 ROM과 같은 반도체 메모리 장치의 불럭도 및 구체회로도를 나타낸 도면으로써 통상의 주 메모리 쎌 어레이 또는 표준 메모리 쎌 어레이(60)와, 표준 메모리 쎌 어레이(60)의 열라인 즉 비트라인중 어느 한 비트라인을 선택하는 열 어드레스 프리 디코오더를 포함할 수도 있는 통상의 열 어드레스 디코오더(80)와, 표준 메모리 쎌 어레이(60)의 행라인 즉 워드라인중 어느 한 워드라인을 햄 프리 디코오더(40)의 어드레스 선택과 함께 선택하는 통상의 행 어드레스 디코오더(50)를 구비함과 동시에 상기 표준 메모리 쎌 어레이(60)의 결함있는 쎌의 행 어레이와 대체하여 사용하는 행 리던던씨 쎌 어레이(70)와, 상기 결함이 있는 표중 메모리 쎌 어레이 내의 쎌행 어레이 어드레스와 같은 어드레스가 되도록 레이저 기구를 사용하여 휴우즈를 끊을 수 있도록 휴우즈를 내장하고 있고 상기 결함이 있는 표준 메모리 쎌 어레이(60)의 행 즉 워드라인을 선택하는 어드레스에 대해서 상기 결함이 있는 워드라인과 대체 하도록 상기 행 리던던시 쎌 어레이(70)를 선택하는 행 스페어 디코오더(20)와, 상기 행 스페어 디코오더(20)에 의한 행 리던던씨 쎌 어레이(70)의 선택시에는 전술한 결함이 있는 표준 메모리 쎌 어레이(60)의 행에 대응하는 프리 디코오더(40)의 작동을 금지하는 스위칭회로(30)로 구성된다.

또한 행 스페어 디코오더(20)는 클럭펄스

₁에 의해 전압

를 충전하는 도체선(26)과 이 도체선(26)과 접지사이에 병렬로 휴우즈(22)를 계제하여 도시하지 않은 어드레스회로로 부터 표준 메모리 쎌 어레이의 모든 행 어드레스

를 각각 입력하는 다수의 트랜지스터 쌍 23A, 23B...25A,25B에 접속되고 상기 도체선(26)에는 직렬로 클럭펄스

₃에 의해 도체선(26)의 정보를 전달하는 트랜스 미숀 게이터(transmission gate)로 작용하는 트랜지스터(27)와 상기 도체선이 하이상태의 전압으로 되어 있을때 상기 트랜지스터(27)을 통해 상기 하이상태의 전압에 게이트에 인가되면 행 클럭펄스

_R을 행 리던던씨 메모리 어레이로 전달하는 드라이브 트랜지스터(28)로 구성되는 통상의 스페어 디코오더이다. 따라서 이 행 스페어 디코오더(20)는 표준 메모리 쎌 어레이중 어느행이 선택될 때에는 아무 작동도 하지 않는다.

한편 스위칭회로(30)는 클럭펄스

₁에 따라 트랜지스터(33)의 드레인 점(36)의 상태를 "로우"로 래치시키고 상기 스페어 디코오더(20)의 도체선(26)의 전압상태를 트랜지스터(34)의 게이트로 입력하여 상기 도체선(26)의 전압상태가 "하이"일때는 상기 트랜지스터(33)의 어드레인점(36)의 전압상태를 클럭

₂로 래치하는 트랜지스터(31)(32)(33)(34)로 구성되는 래치회로와 행 프리 디코오더 (40)의 도체선(43a)(43b)과 접지 사이에 접속된 트랜지스터(38a)…(38d)로 구성되며 상기 트랜지스터을(38a)…(38d)의 게이트는 상기 드레인점(36)과 접속된다.

또한 행 프리 디코오더(40)는 통상의 회로로써 어드레스 A_O또는

또는

를 입력하는 트랜지스터를 (41a)(41d)가 도체선(43a)(43d)와 접지사이에 병렬로 접속되며 클럭펄스 ψ₁에 따라 트랜지스터 (42a)(425d)를 통해 전압

_DD를 충ㄴ전하는 도선체(43a)(43d)와 클럭 ψ₃에 의해 상기 도체선(43a)(43d)의 전압상태를 전달하는 트랜스 미숀 게이트인 트랜지스터(47a)와 상기 전달된 전압상태에 따라 행 클럭 ψ_R을 통상의 행 디코오더(50)에 전달하는 드라이브 트랜지스터(48a)(48d)로 구성된다. 따라서 상기 행 프리디코오드(40A)(40D)의 각각의 어드레스 비트가 2개가 되면 상기 행 프리 디코오더(40A)(40D)의 수는 4개가 되며 행 디코오더((50)의 어드레스 A₁의 비트수 즉 예를 들어 N-4개의 비트수와 함께 상기 행 디코오드(50)의 출력선인 워드라인의 수는 2N개의 라인을 갖게 된다. 따라서, 표준 메모리 쎌 어레이의 소정의 워드라인이 선택될때는 행 프리 디코오더(40A)(40D)의 트랜지스처(41a)(41d)에 입력하는 어드레스와 행 디코오더(50)의 어드레스 A₁에 의해 상기 워드라인이 선택되게 된다.

이하 제 1 도의 본 발명에 따른 반도체 메모리장치의 작용을 상세히 설명한다.

통상적으로 반도체 메모리 장치가 제작되면 표준 메모리 쎌 어레이(60)의 모든 메모리 쎌들이 검사된다.

만약 모든 메모리 쎌들이 정상적이라 가정하면 리던던씨 메모리 쎌 어레이(70), 스페어 디코오더(20) 및 스위칭회로(30)가 없는 통상의 반도체 메모리 장치와 똑같은 작동을 한다. 즉 클럭펄스 ψ₁에 의해 행 스페어 디코오더(20)의 도체선(26)과 행 프리 디코오도(40A)(40D)의 도체선(43a)(43d)에는 전압

가 충전되게 되며 동시에 스위칭회로(30)의 트랜지스터(33)가 도통되므로써 점(36)의 상태는 "로우"상태가 되고 각각의 프리 디코오더(40A)(40D)에 접속된 트랜지스터(38a)…(38d)은 모두 비 도통상태에 있게 된다. 따라사 표준메모리 쎌 어레이의 어느 한 워드라인에 대응하는 행 어드레스가 입력하면 상기 행 스페어 디코오더(20)의 트랜지스터를(23A)(23B)(25A)(25B)중 어느 트랜지스터가 도통되므로써 도체선(26)의 전압상태는 "로우"상태로되고 클럭 ψ₃와 행 클럭 ψ_R의 입력이 있더라도 드라이브 트랜지스터(28)은 오프상태가 되어 행리던던씨 메모리 쎌 어레이(70)의 선택은 없음과 동시에 스위칭 회로(30)의 트랜지스터(34) 또한 오프상태로 됨으로써 트랜지스터들 (38a)…(38d)의 오프로 인해 행 프리 디코오더(40A)(40B)의 작동을 방해하진 않는다. 따라서 통상의 행 프리 디코오더(40A)(40D)와 행 디코오더(50)에 의해 상기 소정의 워드라인이 선택되게 된다.

한편 표준메모리 쎄 어레이(60)의 한개의 행 어레이상에 한개 또는 다수의 쎌이 결함이 있는 것으로 검사되면, 그 결함이 있는 행의 어드레스와 같게 되도록 행 스페어 디코오더(20)의 트랜지스터 쌍들인(23A)(23B)…(25A)(25B)의 드레인에 접속된 휴우즈(22)를 레이저머신을 사용하여 끊어준다. 여기서 행 스페어 디코오더(20)의 반도체 메모리 장치에서의 위치는 적당한 장소에 위치 시킬수 있고 또한 휴우즈(22)들의 간격을 적당히 배티함으로써 정확히 끊을려고 하는 휴우즈만을 선택하여 끊을 수 있다. 지금 전술한 표준 메모리 쎌 어레이(60)중 결함이 있는 행과 대체하는 리던던씨 메모리 어레이(70)의 행을 선택하는 작동은 하기와 같이 진행된다.

클럭펄스 ψ₁을 트랜지스터(29)(31)(42a)(42d)의 게이트에 인가하면 전압

가 행 스페어 디코오더(20)의 도체선(26)과 행 프리 디코오더(40A)(40D)의 도체선(43a)(43d)에 충전됨과 동시에 스위칭회로(30)의 트랜지스터(31)이 도통되고 트랜지스터(31)이 도통되고 트랜지스터(33)의 게이트가 하이상태로 되므로 상기 트랜지스터(33)의 드레인점(36)은 "로우"상태가 되고 트랜지스터(32)는 오프상태가 되므로 상기 점(36)은 "로우"상태로 래치된다. 따라서 트랜지스터(38a)(38d)는 모두 오프상태로 되므로 상기 행 프리 디코오더(40A)(40D)의 도체선(43a)(43d)에 충전된 전압은 그대로 유지된다. 그후 전술한 결함이 있는 행의 어드레스를 행 스페어 디코어더(20)와 행 프리 디코오더(43A)(43D)와 행 디코오더(50)의 어드레스

및 A₁로 인가하면 상기 행 스페어 디코오더(20)의 트랜지스터 쌍(23A)(23B)…(25A)(25B)는 모드 오프상태로 되어 도체선(26)은 상기 충전된 상태를 유지하고 행 프리 디코오더 중의 상기 결함이 있는 행선에 대응하는 프리 디코오더 예를 들어 프리 디코오더(40A)의 도체선(43a)도 상기 충전된 전압상태를 유지하며 나머지 프리 디코오더(40D)의 도체선(43d)는 트랜지스터(41d)의 도통에 의해 "로우" 상태로 된다. 따라서 전술한 행 스페어 디코오더(20)의 도체선(26)의 충전된 전압상태에 의해 스위칭회로(30)의 트랜지스터(34)는 클럭펄스 ψ₂의 인가와 함께 도통되고 트랜지스터(38a)가 도통되므로서 상기 행 프리 디코오더(40A)의 도체선(43a)에 충전된 전압이 트랜지스터(38a)의 드레인 소오스를 통해 접지 측으로 방전을 하게 된다. 그러므로 행 프리 디코오더(40A)(40D)의 도체선(43a)(43d)들은 모드 로우 상태로 되며 표준 메모리 쎌 어레이의 행 선택작동은 없게 된다.

한편 클럭 ψ₃가 인가되면 트랜지스터(27)은 도통되어 전술한 행 스페어 디코오더(20)의 도체선(26)에 충전된 전압상태가 상기 트랜스 미숀 게이트를 작동하는 트랜지스터(27)을 통해 드라이브 트랜지스터(28)의 게이트에 인가된다. 따라서 행 클럭ψ_R이 이때 인가되면 상기 트랜지스터(28)은 도통이 되고 상기 행 클럭 ψ_R이 상기 트랜지스터(28)의 드레인 소오스를 통해 리던던씨 쎌 어레이 선택선(100)을 통해 리던던씨 쎌 어레이(70)의 행을 선택하므로써 표준 메모리 쎌 어레이(60)의 결함이 있는 행과 대체되게 된다.

또한 정상인 표준 메모리 쎌 어레이(60)의 행 어레이가 선택될때는 이 행 어드레스의 입력에 의해 행 스페어 디코오더(20)의 트랜지스터 쌍(23A)(23B)…(25A)(25B)중 어트 트랜지스터가 도통되므로써 도체선(26)은 로우상태가 되며 스위칭 회로(30)의 트랜지스터(34)(38a)(38d)들이 모드 오프상태로 되므로 행 프리 디코오더(40A)(40D)와 행 디코오더(50)의 작동으로 상기 정상 행 어레이가 선택됨과 동시에 트랜지스터(28)의 오프로 인해 리던던시 행 어레이의 선택도 없게 된다.

전술한 제 1 도의 발명에 따른 반도체 메모리 장치의 리던던씨 메모리 쎌 어레이의 선택은 행에 대해서만 국한하여 설명하였지만 열에 대해서도 똑같이 적용할 수 있게 뿐만 아니라 행과 열 모두에 대해서 선택할 수 있게 스페어 디코오더와 스위칭회로 및 프리 디코오더 및 리던던씨 메모리 쎌 어레이를 열에 대해서도 배치할 수 있다.

제 2 도는 다수의 리던던씨 메모리 쎌 어레이중 어느 하나의 리던던씨 메모리 쎌 어레이를 선택할 경우의 실시예의 회로도로써 복수의 스페어 디코오더(20a)…(20d)와 각 스페어 디코오더(20a)∼(20d)의 출력선(100a)(100d)는 리던던씨 쎌 어레이의 행 또는 열 어레이에 각각 접속된다.

한편 각 스페어 디코오더(20a)…(20d)의 도체선(26a)…(26d)는 오아게이트(200)을 통해 스위칭회로(30)의 트랜지스터(34)의 게이트에 접속되며 상기 스위칭회로(30)의 출력선인(43a)(43d)는 프리 디코오더의 각도체선 즉 제 1 도의 도체선(43a)(43d)에 접속된다. 따라서 표준 메모리 쎌 어레이의 셀중 다수의 행 또는 열의 쎌들이 결함이 있을 때에는 이들 행 또는 열에 대응하는 리던던씨 메모리 쎌 어레이로 대체 되도록 스페어 디코오더의 휴우즈를 끊어 대응시킨다. 따라서 하나의 결함이 있는 행 또는 열의 어레이를 선택하는 어드레스에 대해 스페어 디코오더(20a)(20d)중 대응되는 어느 한 스페어 디코오더만이 작동하여 소망의 리던던씨 메모리 쎌 어레이를 선택하게 된다.

즉 스페어 디코오더(20a)(20d)의 도체선(26a)(26d)중 선택된 하나의 스페어 디코오더의 도체선만이 하이 상태의 전압으로 충전되므로 이후의 동작은 제 1 도의 동작설명과 동일하다.

상술한 바와같이 본 발명은 반도체 메모리 장치의 칩내의 적당한 위치에 휴우즈를 내장한 스페어 디코오더를 배치함으로써 고밀도 메모리 소자에 관계없이 높은 리페어 수율을 올릴 수 있으며 동시에 기존의 레이저 기구를 사용하여 레이저 스폿트의 크기의 최적화에 관계없이 휴우즈를 끊을 수 있음과 동시에 행 및 열 어드레스 디코오더의 출력선마다 휴우즈를 내장할 필요가 없어 칩 크기의 축소화를 도모할 수 있으며 휴우즈의 수의 감소로 인한 리페어를 위한 휴징 작업 횟수를 줄일 수 있는 이점을 갖게 된다.

Claims

표준메모리 쎌 어레이(60)와 상기 표준메모리 쎌 어레이(60)와 직교하게 합병된 리던던씨 메모리 쎌 어레이(70)와, 상기 표준메모리 쎌 어레이 내의 한개의 메모리 쎌을 선택하기 위한 행 및 열 어드레스 디코오더(80)(50)(40)를 구비한 반도체 메모리 장치에 있어서 결함이 있는 표준메로리 쎌의 행 또는 열을 선택하는 어드레스에 대하여 행 또는 열의 리던던씨 메모리 쎌을 선택하며 정상 메모리 쎌의 행 또는 열을 선택하는 어드레스에 대해서는 행 또는 열의 리던던씨 쎌을 선택하지 않는 스페어 디코오더(20)와, 정산 표준메모리 쎌의 행 또는 열을 선택하는 어드레스에 대해서는 스위칭작용을 하지 않고 결함이 있는 표준 메로리 쎌의 행 또는 열은 선택하는 어드레스에 대해서는 상기 디코오더의 행 또는 열 선택을 방지하는 스위칭회로(30)를 구비함을 특징으로 하는 반도체 메모리 장치.
제 1 항에 있어서, 다수의 스페어 디코오더(20a)(20d)를 사용하여 상기 스페어 디코오더(20a)(20d)마다 리던던씨 메로리 쎌 어레이와 접속되며 상기 스페어 디코오더(20a)(20d)의 도체선(26a)(26d)과 스위칭회로(30)사이에 오아게이트(200)를 접속하므로써 쎌 어레이(60)의 결함이 있는 다수의 행 또는 열을 리던던씨 메로리 쎌 어레이의 행 또는 어레이와 대체함을 특징으로 하는 반도체 메모리 장치.