KR870003679A - 기판의 도전회로 형성방법 - Google Patents

기판의 도전회로 형성방법 Download PDF

Info

Publication number
KR870003679A
KR870003679A KR1019860008107A KR860008107A KR870003679A KR 870003679 A KR870003679 A KR 870003679A KR 1019860008107 A KR1019860008107 A KR 1019860008107A KR 860008107 A KR860008107 A KR 860008107A KR 870003679 A KR870003679 A KR 870003679A
Authority
KR
South Korea
Prior art keywords
substrate
metal plating
conductive circuit
copper
layer conductive
Prior art date
Application number
KR1019860008107A
Other languages
English (en)
Other versions
KR900001840B1 (ko
Inventor
야마히로 이와사
Original Assignee
야마히로 이와사
가부시기가이샤 아사히카가꾸 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마히로 이와사, 가부시기가이샤 아사히카가꾸 켄큐쇼 filed Critical 야마히로 이와사
Publication of KR870003679A publication Critical patent/KR870003679A/ko
Application granted granted Critical
Publication of KR900001840B1 publication Critical patent/KR900001840B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

내용 없음

Description

기판의 도전회로 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제5도는 제2발명(특정 발명을 포함)의 실시예에 관한 것으로서, 제1도는 동박을 에칭가공하여 제1층 도전회로가 형성된 프린트 기판의 종단면도.
제2도는 제1도의 도시된 것에 도금 레지스트의 인쇄 도포된 상태가 도시된 프린트 기판의 종단면도.
제3도는 제2도의 도시된 것에 동도전 페이스트의 인쇄 도포된 상태가 도시된 프린트 기판의 종단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판의 한 예를 보이는 프린트 기판 2 : 동박
2a, 2b : 제1층 도전회로와 제2층 도전회로를 전기적으로 접속할 필요가 있는 부분
2d, 2e : 금속도금융부 3 : 내도금 레지스트
4 : 동도전 페이스트 5 : 금속도금의 한 예인 동도금층
C1: 제1층 도전회로 C2: 제2층 도전회로

Claims (7)

  1. 기판에 금속도금이 가능한 제1층 도전회로를 형성하고, 상기 기판에 그 제1층 도전회로와 제2층 도전회로를 전기적으로 접속할 필요가 있는 부분을 남겨 놓고 내도금 레지스트를 도포하고, 이어서 그 내도금 레지스트가 도포되지 않고 남겨진 상기 제1층 도전회로의 복수의 부분을 전기적으로 접속하도록, 또한 그 제1층 도전회로에 금속도금이 가능한 금속도금용부를 남겨 놓고 금속도금성이 우수한 동도전 페이스트를 도포하여 가열 경화시키고, 그 상태에서 상기 기판을 깨끗이 한 후, 이것을 금속도금액에 침지하여 상기 제1층 도전회로의 금속도금용부 및 상기 동도전 페이스트의 표면에 금속도금을 하고, 그 금속도금과 상기 동도전 페이스트로 상기 제2층 도전회로를 형성하게, 상기 기판의 편면에 전기적으로 접속된 적어도 2층의 도전회로를 형성하는 것을 특징으로 하는 기판에 도전회로를 형성하는 방법.
  2. 제1항에 있어서, 상기 기판은 폴리머 기판인 것을 특징으로 하는 기판에 도전회로를 형성하는 방법.
  3. 제1항에 있어서, 상기 금속도금은 동의 화학도금인 것을 특징으로 하는 기판에 도전회로를 형성하는 방법.
  4. 기판에 동박을 첩착하여 에칭가공을 하고, 그 기판상에 남겨진 동박에 의하여 제1층 도전회로를 형성하고, 상기 기판에 그 제1층 도전회로와 제2층 도전회로를 전기적으로 접속할 필요가 있는 부분을 남겨 놓고 내도금 레지스트를 도포하고, 이어서 그 내도금 레지스트가 도포되지 않고 남은 상기 제1층 도전회로의 복수의 부분을 전기적으로 접속하도록, 또한 그 제1층 도전회로에 금속도금이 가능한 금속도금용부를 남겨놓고 금속도금성이 우수한 동도전 페이스트를 도포하여 가열 경화시키고, 그 상태로 상기 기판을 깨끗이 한후, 이것을 금속도금액에 침지하여 상기 제1층 도전회로의 금속도금용부 및 상기 동도전 페이스트의 표면에 금속도금을 실시하여 그 금속도금과 상기 동도전 페이스트에 의하여 상기 제2층 도전회로를 형성하고, 동박을 사용한 프린트 기판의 편면에 전기적으로 접속된 적어도 2층의 도전회로를 형성하는 것을 특징으로 하는 기판에 도전회로를 형성하는 방법.
  5. 제4항에 있어서, 상기 금속도금은 동의 화학도금인 것을 특징으로 하는 기판에 도전회로를 형성하는 방법.
  6. 기판에 금속도금성이 우수한 동도전 페이스트를 도포하여 가열 경화시키고, 그 상태로 그 기판을 깨끗이 한 후, 이것을 금속도금액에 침지하고, 상기 동도전 페이스트에 금속도금을 실시해서 제1층 도전회로를 형성하고, 상기 기판에 그 제1층 도전회로와 제2층 도전회로를 전기적으로 접속할 필요가 있는 부분을 남겨 놓고 내도금 레지스트를 도포하고, 이어서 그 내도금 레지스트가 도포되지 않고 남겨진 상기 제1층 도전회로의 복수의 부분을 전기적으로 접속하도록, 또한 그 제1층 도전회로에 금속도금이 가능한 금속도금용부를 남겨 놓고 금속도금성이 우수한 동도전 페이스트를 도포하여 가열 경화시키고, 그 상태로 상기 기판을 깨끗이 한 후, 이것을 금속도금액에 침지하고, 상기 제1층 도전회로의 금속도금용부 및 상기 동도전 페이스트의 표면에 금속도금을 하고, 그 금속도금과 상기 동도전 페이스트에 의하여 상기 제2층 도전회로를 형성하여 상기 기판의 편면에 전기적으로 접속된 적어도 2층의 도전회로를 형성하는 것을 특징으로 하는 기판에 도전회로를 형성하는 방법.
  7. 제6항에 있어서, 상기 금속도금은 동의 화학도금인 것을 특징으로 하는 기판에 도전회로를 형성하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860008107A 1985-09-29 1986-09-27 기판의 도전회로 형성방법 KR900001840B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP85-216041 1985-09-29
JP60216041A JPS6276600A (ja) 1985-09-29 1985-09-29 基板に導電回路を形成する方法
JP216041 1985-09-29

Publications (2)

Publication Number Publication Date
KR870003679A true KR870003679A (ko) 1987-04-18
KR900001840B1 KR900001840B1 (ko) 1990-03-24

Family

ID=16682349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860008107A KR900001840B1 (ko) 1985-09-29 1986-09-27 기판의 도전회로 형성방법

Country Status (7)

Country Link
US (1) US4734156A (ko)
JP (1) JPS6276600A (ko)
KR (1) KR900001840B1 (ko)
DE (1) DE3631632A1 (ko)
FR (1) FR2588146B1 (ko)
GB (1) GB2181303B (ko)
NL (1) NL8602455A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4837050A (en) * 1986-09-30 1989-06-06 Asahi Chemical Research Laboratory Co., Ltd. Method for producing electrically conductive circuits on a base board
KR900005308B1 (ko) * 1987-12-31 1990-07-27 정풍물산 주식회사 인쇄회로기판과 그의 제조방법
JPH01214100A (ja) * 1988-02-21 1989-08-28 Asahi Chem Res Lab Ltd 電磁波シールド回路及びその製造方法
BR8907268A (pt) * 1988-12-24 1991-03-12 Technology Aplications Company Processo de efetuar uma conexao eletrica,placa de circuito impresso, processo de produzir uma almofada de contato,processo de produzir um capacitor,circuito impresso e processo de aplicar uma camada em um padrao desejado a um substrato
US4991285A (en) * 1989-11-17 1991-02-12 Rockwell International Corporation Method of fabricating multi-layer board
US5072378A (en) * 1989-12-18 1991-12-10 Storage Technology Corporation Direct access storage device with independently stored parity
DE4227085A1 (de) * 1992-08-17 1994-02-24 Bosch Gmbh Robert Verfahren zur Herstellung fein strukturierter elektrisch leitfähiger Schichten
US5461202A (en) * 1992-10-05 1995-10-24 Matsushita Electric Industrial Co., Ltd. Flexible wiring board and its fabrication method
US5336363A (en) * 1993-09-24 1994-08-09 Applied Materials, Inc. Low temperature dry etch of copper
EP0744884A3 (en) * 1995-05-23 1997-09-24 Hitachi Chemical Co Ltd Method of manufacturing a multilayer printed circuit board
US7012811B1 (en) 2000-05-10 2006-03-14 Micron Technology, Inc. Method of tuning a multi-path circuit
WO2020133421A1 (zh) * 2018-12-29 2020-07-02 深南电路股份有限公司 多样化装配印刷线路板及制造方法
TWI766342B (zh) * 2020-08-10 2022-06-01 大陸商鵬鼎控股（深圳）股份有限公司 電路板及其製備方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1765037U (de) * 1958-02-14 1958-04-17 Max Grundig Schaltungsplatte mit in der technik der gedruckten schaltungen aufgebrachten strombahnen.
FR2133155A5 (ko) * 1971-04-09 1972-11-24 Cii
JPS4876059A (ko) * 1972-01-14 1973-10-13
JPS50932A (ko) * 1973-05-04 1975-01-08
JPS5210568A (en) * 1974-12-28 1977-01-26 Hideo Machida Method of manufacturing multilayered printed wiring substrate
US4076575A (en) * 1976-06-30 1978-02-28 International Business Machines Corporation Integrated fabrication method of forming connectors through insulative layers
US4420364A (en) * 1976-11-02 1983-12-13 Sharp Kabushiki Kaisha High-insulation multi-layer device formed on a metal substrate
FR2402379A1 (fr) * 1977-08-31 1979-03-30 Cayrol Pierre Henri Perfectionnements apportes aux circuits imprimes
DE2838982B2 (de) * 1978-09-07 1980-09-18 Standard Elektrik Lorenz Ag, 7000 Stuttgart Verfahren zum Herstellen von Mehrebenen-Leiterplatten
JPS56103260A (en) * 1980-01-22 1981-08-18 Asahi Kagaku Kenkyusho:Kk Conductive paint containing copper powder
JPS5797970U (ko) * 1980-12-08 1982-06-16
EP0074605B1 (en) * 1981-09-11 1990-08-29 Kabushiki Kaisha Toshiba Method for manufacturing multilayer circuit substrate
JPS61185994A (ja) * 1985-02-13 1986-08-19 信越化学工業株式会社 耐熱性フレキシブルプリント配線用基板およびその製造方法
US4661372A (en) * 1985-12-23 1987-04-28 General Motors Corporation UV-induced copper-catalyzed electroless deposition onto styrene-derivative polymer surface

Also Published As

Publication number Publication date
FR2588146B1 (fr) 1994-05-20
GB2181303B (en) 1989-09-06
NL8602455A (nl) 1987-04-16
JPS6276600A (ja) 1987-04-08
GB2181303A (en) 1987-04-15
FR2588146A1 (fr) 1987-04-03
DE3631632A1 (de) 1987-04-02
DE3631632C2 (ko) 1992-01-30
JPH0213477B2 (ko) 1990-04-04
US4734156A (en) 1988-03-29
GB8620904D0 (en) 1986-10-08
KR900001840B1 (ko) 1990-03-24

Similar Documents

Publication Publication Date Title
KR870007646A (ko) 기판상의 전기회로 형성방법
KR870003679A (ko) 기판의 도전회로 형성방법
US5707893A (en) Method of making a circuitized substrate using two different metallization processes
US2990310A (en) Laminated printed circuit board
KR870007645A (ko) 기판상의 전기회로 형성방법
US3246386A (en) Electrical connected component and method
KR890007625A (ko) 다층 인쇄 회로판의 제조방법
JPH10284842A (ja) 多層配線回路板の製造方法
GB1220370A (en) Electrical circuit boards
JPS55138864A (en) Method of fabricating semiconductor assembling substrate
JPH114056A (ja) 印刷抵抗プリント配線板及びその製作方法
JPS5815957B2 (ja) 接点付プリント配線基板の製造方法
JPS6336598A (ja) 配線板の製造方法
JPS6448492A (en) Manufacture of flexible printed wiring board
KR890003958B1 (ko) 다층 회로 기판의 제조방법
JPS63265488A (ja) 印刷配線板
GB1321010A (en) Method of manufacturing metal core printed circuit board
KR830002578B1 (ko) 후막파인 패턴도전체(厚膜 fine patterned 導電體)의 제조 방법
KR940006434A (ko) 다층회로기판과 그의 제조방법
SU558431A1 (ru) Способ изготовлени двухсторонних печатных плат
JP2953542B2 (ja) 回路基板の製造方法
KR19980048802A (ko) 인쇄회로 기판의 도전성 페이스트 형성방법
GB1145771A (en) Electrical circuit boards
KR880001191A (ko) 인쇄회로 기판의 제조 방법
JP2576825B2 (ja) スルホールの導通化装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19940117

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee