KR860002092A

KR860002092A - 디지탈 데이타 오독율 저하외로와 디지탈 영상기록 및 판독회로

Info

Publication number: KR860002092A
Application number: KR1019850005601A
Authority: KR
Inventors: 씨오 본 스티븐
Original assignee: 샘슨 헬프고트; 제너럴 일렉트릭 캄파니
Priority date: 1984-08-06
Filing date: 1985-08-03
Publication date: 1986-03-26
Also published as: EP0171044A3; EP0171044B1; KR910002155B1; JPS6163170A; EP0171044A2; IL75601A; IL75601A0; JPH0659097B2; DE3583082D1

Abstract

내용 없음

Description

디지탈 데이타 오독율 저하외로와 디지탈 영상기록 및 판독회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 영상 검색 및 표시용 시스템에 대한 블럭선도.

제2도는 병렬 데이타 입력 디스크의 기록 및 판독 헤드 구성에 대한 선도.

제3도는 디스크 제어기의 주성분에 대한 선도.

* 도면의 주요부분에 대한 부호의 설명

32 : 디지탈 비데오 처리기, 45 : 영상 기록 및 표시 시스템,

59 : 디스크 버퍼 메모리, 72 : 디스크 데이타 처리기

126 내지 130, 170 내지 174 : 선입 선출 메모리 136 내지 140, 163 : 병렬-직렬 변환기

155, 165 내지 169 : 직렬-병렬 변환기 157, 194, 195 : 래치,

158 : 동기 검출기

Claims

영상을 표시하는 비데오 카메라 아날로그 비데오 출력 신호가 비데오 프레임에서 영상을 구성하는 화상 소자(픽셀)의 강도와 대응하는 디지탈 데이타로 변환되고, 영상에 대한 데이타가 발생될때 연속 비데오 영상 프레임에 대한 디지탈 픽셀 데이타를 디스크상에 기록하고, 기록후 디스크로부터의 상기 데이타를 판독하기 위한 수단을 포함하는 시스템(제1도)에 있어서, 일정 속도로 회전할 수 있는 다수의 동축 자기 디스크와, 다수의 판독 및 기록 헤드 트리와, 각각의 디스크로 혹은, 디스크로부터 디지탈 데이타를 병렬 전송하기 위하여 한 디스크의 기록 트랙과 자기적으로 결합하도록 배열되고 인접 디스크상의 대응 트랙과 다르게 결합하도록 배열된 한 트리내의 몇몇 헤드와, 실린더로서 규정된 모든 트리의 공통 방사 위치와, 섹터의 시작을 표시하는 섹터 펄스를 제공하기 위하여 기록된 신호를 갖춘 섹터로 분할되는 디스크와, 각각의 디스크 회전의 시작을 나타내는 인댁스 펄스를 제공하기 위한 수단과, 상기 트리와 그 헤드를 배치함으로써 공통 신호에 응답하는 활성화 수단을 포함하는 자기 디스크 레코더 수단(50, 제2도)과, 각각 한 영상을 구성하는 픽셀을 기억하기에 충분한 장소를 갖는 다수의 페이지를 제공하고, 입력 및 출력 수단을 구비하는 디스크 버퍼 메모리(DBM) 수단(59)과, 각각 상기 판독 및 기록 헤드 수단에 결합되고,상기 버퍼 메모리에 결합된 회로 수단을 포함하고, 디스크로부터 유도된 타이밍율로 제어되며,상기 버퍼 메모리로부터의 데이타를 디스크상에 기록할때 트리에서 대응 판독 및 기록 헤드로 병렬 전송되는 병렬 픽셀 데이타를 직렬 비트 데이타로 변환하는 작용을 하며, 디스크로부터 픽셀 데이타를 판독할때 디스크 버퍼 메모리(59)로 전송되도록 하기 위해 각각의 판독 및 기록 헤드로부터의 직렬 비트 데이타를 병렬 픽셀 데이타로 변화시키는 작용을 하는 디스크 데이타 처리기(DDP) 수단(72, 제4,5도)과, 동시 판독 및 기록 픽셀과 버퍼 메모리 페이지 어드레스 및 제어 신호를 상기 디스크 버퍼 메모리에 제공하기 위하여 상기 디스크 버퍼 메모리에 결합된 버스 수단 및 메모리 제어기 수단으로, 기록 어드레스를 상기 페이지중 다른 페이지에 제공함과 동시에 상기 페이지중 하나에 판독 어드레스를 제공하고, 디스크상에 기록하기 위한 영상 데이타 전송 기간동안 비데오 프레임율 타이밍과 동기로 버퍼 메모리 기록 어드레스를 제공하고 디스크 데이타 처리기 타이밍과 동기로 버퍼 메모리 판독 어드레스를 제공하며, 디스크로부터 판독하여 디스크 버퍼 메모리에 기록하는 영상 데이타 전송 기간동안 디스클 데이타 처리기 타이밍과 동기로 디스크 버퍼 메모리 기록 어드레스를 제공하고 비데오 프레임 타이밍과 동기로 디스크 버퍼 메모리 판독 어드레스를 제공하는 메모리 제어기 수단(61)과, 디지탈 명령, 데이타 값 및 제어 정보를 기억하기 위한 수단(제3도 ; 171,172, 제4도 ; 171,172, 제8도)과, 비데오 프레임 동기 신호에 응답하여 몇몇 명령을 로드하고, 디스크 인덱스 동기 신호에 응답하여 다른 명령을 동시에 로드하는 상태로, 상기 레지스터중, 하나를 상기 명령으로 로드하는 작동을 하는 비데오 처리기(VPC)(26)와, 회전 기준에 의하여 디스크 회전에 관한 디스크 작동기와 디스크 판독 및 기록 작동을 제어할뿐만 아니라 상기 디스크 데이타 처리기를 통한 데이타의 흐름을 제어하기 위하여 명령을 수신하도록 상기 몇몇 레지스터를 포함하며, 인덱스 펄스가 발생할때 각각의 레지스터를 명령으로 로드하고, 발생하는 다음 인덱스 펄스에 응답하여 명령을 실행하기 위해 상기 인덱스 펄스중 어느 한 펄스이후 대응 레지스터에 로드된 명령을 이동시키는 작용을 하는 디지탈 디스크 제어기(DDC) 수단(73)을 포함하는 것을 특징으로 하는 시스템.
제1항에 있어서, 디스크상에 기록하는 동안 상기 메모리로부터 판독하기 위한 상기 버퍼 메모리 수단(59)에 대한 상기 어드레스는 영상을 형성하는 픽셀 데이타를 포함하는 상기 메모리에서의 어드레스일 뿐이고, 디스크로부터 판독하는 동안 상기 메모리 수단에 기록하기 위한 상기 버퍼 메모리 수단에 대한 어드레스는 디스크상에 기억되어 영상을 형성하는 픽셀에 대한 어드레스인 시스템.
제1항 또는 제2항에 있어서, 상기 병렬 픽셀 데이타는 매 픽셀당 예정 수효의 상위 비트를 포함하고, 상기 디스크 데이타 처리기(DDP) 수단(73)은 디스크상에 기록하는 동안 병렬 픽셀 데이타를 직렬 픽셀 데이타로 변환하고, 디스크로부터 판독하는 동안 상기 직렬 비트 데이타를 동일한 수효의 상위 비트를 갖는 병렬 픽셀 데이타로 변환하기 위한 수단(제4도, 126,136)을 포함하며, 상기 변환 수단은 직렬 데이타를 상기 명령에 대응하는 비트 길이를 갖는 병렬 펙셀 데이타로 변환함으로써 상기 기억 수단(171 ; 172)에서 명령을 표시하는 선택 가능 픽셀 길이에 응답하는 시스템.
제3항에 있어서, 상기 레코더 수단(50)은 이 레코더 수단의 판독 및 기록 헤드가 영상을 판독 혹은 기록의 시작 준비가 될때 영상-시작 신호를 발생하고, 상기 버퍼 메모리로, 그리고 상기 버퍼 메모리로부터 전송되는 데이타를 한정함으로서 디스크 기억 요구를 실제 영상 정보를 표시하는 타당한 픽셀 데이타로 저감시키는 수단(제6도)을 더 포함하는데, 이 저감시키는 수단은, 타당한 영상 데이타가 디스크 버퍼 메모리에서의 프레임으로부터 판독되는 제1수평 라인의 디지탈 Y-판독 시작 어드레스로 로드되는 제1레지스터 수단(210)과, 상기 Y-판독 시작 어드레스용 입력 수단을 구비하고, 상기 영상 시작 신호에 응답하여 카운트하기 시작하며, 타당한 영상 데이타가 나타나는 라인을 나타내는 연속 Y-어드레스를 발생시키기 위하여 모든 수평 라인에 대해 1씩 증가되는 제1카운터(214)와, 상기 카운터에 의해 발생된 Y-어드레스를 상기 디스크 버퍼 메모리의 어드레스 입력 수단에 선택적으로 결합하는 제1결합 수단(215)과, 입력 및 출력 수단을 구비하고, 각각의 수평 라인에서 제1의 타당한 영상 데이타 픽셀의 X-어드레스를 제공하는 조사 테이블을 포함하는 X-판독 시작 어드레스 메모리 수단(20), 대응 수평 라인에서 제1의 타당한 영상 픽셀 데이타의 X-어드레스의 출력에 의해 상기 제1카운터(214)로부터의 현재의 Y-어드레스의 입력에 응답하는 상기 메모리 수단(59)과, 상기 메모리가 판독되는 메모리에서의 라인을 표시하는 Y-어드레스를 수신하는 순서로 상기 X-판독 시작 어드레스와 연속적으로 로드되도록 상기 X-판독 시작 메모리의 출력에 결합된 입력 수단과, 출력 수단을 포함하고, 라인에서의 연속 픽셀 X-위치에 대해 1만큼 증가되며, 이에 따라 Y-어드레스가 상기 디스크 버퍼 메모리에 현재 입력되는 라인에 대해 수평 라인에서의 픽셀에 대한 X-어드레스를 상기 출력 수단에 제공하는 X-판독 카운터(224)와, 상기 X-판독 카운터의 출력 수단으로부터 현재의 Y-어드레스와 관련된 상기 X-어드레스를 선택적으로 상기 디스크 버퍼 메모리의 어드레스 입력 수단에 결합하여, 디스크 버퍼 메모리로부터의 픽셀 데이타를 판독하는 제2결합 수단(225)과, 한 라인에서의 타당한 영상 픽셀에 대해 X-시작 어드레스용 입력 수단과,출력 수단을 구비하며, 상기 X-시작 어드레스를 X-시작 어드레스와 동등한 값에 대한 음의 값으로 변화시키기 위해 동작하는 2의 보수 장치(233)와, 2의 보수화된 X-시작 어드레스를 수신하기 위한 한 입력과 상기 X-판독 카운터의 출력으로부터 현재의 픽셀 X-어드레스를 수신하기 위한 또다른 입력을 구비하고, 출력 수단을 구비하여, 영상이 대칭으로 되게 하기 위하여 수평 라인상의 타당한 영상 데이타의 판독이 어느곳에서 종료되어야 하는가를 나타내는 X-종료 신호를 상기 출력 수단에 제공함으로써 비교하는 수평 라인에 대한 2의 보수화된 X-시작 어드레스와 상기 카운터로부터의 현재의 X-어드레스에 응답하는 비교기 수단(231)과, 상기 X-종료 신호를 상기 Y-판독 어드레스 카운터에 인가하여 상기 카운터를 증가시키고, 새로운 Y-판독 어드레스를 상기 X-판독 메모리 조사 테이블에 제공하여, 다음 수평 라인에 대한 X-판독 시작 어드레스를 발생할 수 있게 되는 수단(218)을 구비하는 시스템(제6도).
제4항에 있어서, 디스크로부터 영상 데이타를 판독하고, 대칭 영상을 규정하는 타당한 영상 데이타를 규정하는 버퍼 메모리 위치에만 상기 데이타를 기록하는 수단과, 디스크에서 판독되는 동안 상기 타당한 영상 데이타가 디스크 버퍼 메모리에 기록되는 제1수평 라인의 디지탈 Y-기록 시작 어드레스로 로드되는 제3레지스터 수단(250)과, 상기 Y-기록 시작 어드레스에 대한 압력 수단을 구비하고, 상기 영상-시작 신호에 응답하여 카운트하기 시작하며, 타당한 영상 데이타가 디스크 버퍼 메모리에 기록되는 라인을 표시하는 연속 Y-어드레스를 발생하도록 모든 수평 라인에 대해 1만큼 증가하는 제3카운터 수단(300)과, 상기 카운터에 의해 발생된 Y-어드레스를 상기 디스크 버퍼 메모리의 어드레스 입력 수단에 결합하는 제1결합 수단(215)과, 입력 및 출력 수단을 구비하고, 각각의 수평 라인에 제1의 타당한 영상의 X-어드레스를 제공하는 조사 테이블을 포함하며, 대응 수평 라인에서 제1의 타당한 영상 픽셀 데이타의 X-어드레스의 출력에 의해 상기 제3카운터로부터 현재의 Y-어드레스의 입력에 응답하는 X-기록 시작 어드레스 메모리 수단(301)과, 입력 및 출력 수단을 구비하는 X-기록 카운트(303)로서, 상기 입력 수단은 상기 X-기록 시작 메모리가 판독되는 메모리에서의 라인을 표시하는 Y-어드레스를 수신하는 순서로 상기 X-.기록 시작 어드레스와 연속 로드되기 위하여 상기 X-기록 시작 메모리의 출력에 결합되고, 상기 X-기록 카운터는 상기 라인에서 연속 픽셀 X-위치에 대해 1만큼 증가되어, Y-어드레스가 상기 디스크 버퍼 메모리에 현재 입력되는 어떤 라인에 대해 수평 라인에서의 픽셀에 대한 X-어드레스를 출력 수단에 제공하는 X-기록 카운터(303)와, 디스크로부터의 픽셀 데이타를 디스크 버퍼 메모리에 기록하기 위해, 상기 X-기록 카운터(303)의 출력 수단으로부터 현재 Y-어드레스에 관련된 상기 X-어드레스를 상기 디스크 버퍼 메모리의 어드레스 입력 수단에 선택적으로 동작할 수 있도록 결합시키는 제2결합 수단(225)과, 한 라인에서 타당한 영상 픽셀에 대한 X-기록 시작 어드레스용 입력 수단을 구비하고, 출력 수단을 구비하며, 상기 X-기록 시작 어드레스를 상기 어드레스와 동등한 값에 대한 음의 값으로 변환하는 작동을 하는 2의 보수 장치(320)와, 2의 보수화된 X-기록 시작 어드레스를 수신하기 위한 한 입력과, 상기 X-기록 카운터(303)의 출력으로부터 현재의 픽셀 X-어드레스를 수신하기 위한 다른 입력을 구비하고, 출력 수단을 구비하는 비교기 수단(307)으로, 영상이 대칭되기 위하여 수평 라인상의 타당한 영상 데이타의 기록이 어디에서 종료되어야 하는가를 나타내는 X-종료 신호를 비교기 출력 수단상에 제공함으로써 비교하는 상기 카운터로부터의 현재의 X-어드레스와, 수평 라인에 대한 2의 보수화된 X-기록 시작 어드레스에 응답하는 비교기 수단(307)과, 상기 X-종료 신호를 상기 Y-기록 어드레스 카운터(300)에 인가하여, 상기 카운터를 증가시키고 상기 X-기록 메모리 조사 테이블에 새로운 Y-기록 어드레스를 제공함으로써, 다음 수평 라인에 대한 X-기록 시작 어드레스를 발생시킬 수 있게 되는 수단(318)을 더 수비하는 시스템(제6도).
제5항에 있어서, 상기 판독 및 기록 헤드는 디지탈 데이타 전송 채널을 레코더 수단(50)의 각각의 디스크에 자기적으로 결합하고(제2도), 한 마스터 클럭은 상기 데이타의 각각의 디스크상에 기록하는 것을 제어하며, 디스크로부터 상기 데이타를 기록하는 동안 상기 레코더 수단은 디스크로부터 출력된 동기 데이타 비트 집단과 상기 데이타의 비트를 규정하여 타당한 데이타를 선행하기 위해 각각의 채널에 대한 비트 판독 클럭 펄스열을 제공하고, 상기 채널에서의 클럭 펄스는 때때로 서로 동기 이탈되어, 데이타 비트가 디스크 판독 기간동안 서고 관련된 시간에 오독되는데, 이러한 오독을 저하하는 회로로서, 인덱스 및 섹터 펄스에 응답하여 모든 체널에 대해 클럭 펄스 신호를 제공하는 주 순서기 수단(160)과, 관련된 디스크로부터의 직렬 비트에 대한 데이타 입력과 채널의 상기 비트 판독 클럭에 대한 입력(156)을 구비하고, 예정된 수효의 병렬 비트 출력(Q1-Q4)을 구비하는 직렬-병렬 변환기(155)를 포함하는 각각의 채널(제7도)과, 상기 변환기 수단의 상기 병렬 비트 출력에 결합되는 동기 검출기 수단(158)으로서, 상기 동기 데이타의 검출이 타당한 데이타를 구성하는 직렬 비트가 뒤따름을 나타내는 동기 검출기 수단(158)과,상기 변환기 수단(155)의 각각의 병렬 비트 출력에 결합된 병렬 비트 입력과 대응 출력을 구비하는 디지탈 래치(157) 수단으로, 클럭율이 직렬-병렬 변환기로 비트 판독 클럭율인 입력 클럭 펄스를 수신하는 클럭 입력(167)을 구비하여, 모든 입력 클럭 펄스에 대해 상기 예정 수효의 비트가 상기 변환기(155)에서 상기 래치 수단(157)으로 전송되게 되는 디지탈 래치 수단(157)과, 상기 래치 수단의 대응 출력에 결합된 병렬 비트 입력(D0-D3)과, 대응 병렬 비트 출력과, 상기 판독 클럭율을 갖는 입력 클럭 펄스를 수신하는 클럭 입력(IN)을 구비하는 선입 선출(FIFO) 메모리 수단(159)으로, 병렬 비트가 상기 선입 선출 메모리 수단(159)의 출력과 함께 전송되는 비율을 제어하기 위해 상기 주 순서기 수단에 의해 공급되는 출력 클럭(OUT)을 구비하는 선입 선출(FIFO) 메모리 수단(159)과, 상기 선입 선출 메모리 수단의 대응 출력에 결합된 병렬 비트 입력을 구비하고, 상기 주 순서기(160)에 의해 공급되는 비트율 출력 제어 클럭을 구비하며, 직렬로 배열된 비트에 대한 출력을 구비하는 병렬-빅렬 변환기 수단(163)과,상기 동기 검출기 수단에 결합된 입력을 구비하고, 상기 동기 데이타의 검출에 응답하여 상기 입력 클럭 펄스를 래치 수단과 선입 선출 메모리 수단에 제공하는 다른 순서기(165)를 구비하는 오독율 저하 회로를 더 포함하는 시스템(제5도, 제7도).
제6항에 있어서, 상기 비트 판독 클럭율을 상기 직렬-병렬 변환기 수단(155)이 상기 디지탈 데이타 비트 집단에서 병렬 비트로 한번에 4직렬 비트를 변환시키며, 상기 래치에 대한 상기 클럭 입력율은 상기 비트 판독 클럭율의 1/4인 것을 특징으로 하는 시스템.
제7항에 있어서, 상기 변환기 수단(제8도)은 픽셀당 예정 수효의 상위 비트를 갖는 병렬 픽셀 데이타로 상기 직렬 비트 데이타를 재형성하는 작용을 하는 프로그램 가능 직렬-병렬 변환기 수단을 포함하고, 병렬 픽셀의 비트 길이를 나타내는 명령을 수신하기 위해 기억 수단에 결합된 입력 수단과 다수의 출력 수단을 구비하여, 상기 명령에 의해 표시된 비트 길이에 대응하는 인에이블 신호를 발생하는 작용을 하는 디코더 수단(174)과, 수신하기로 의도된 최대의 비트 길이 데이타 집단에 대한 최하위 비트 내지 최상위 비트용 다수의 입력(D0-D11)을 구비하고, 일련의 병렬 출력(Q0-Q11)을 구비하는 시프트 레지스터 수단(190,192)과 집단으로 구성된 모든 상위 비트가 상기 레지스터의 출력에 순서대로 나타날때까지 다음 입력과 출력으로 복귀되고 한 출력에 반복적으로 수신되는 선택된 출력으로부터 비트를 이동시킴으로써 직렬화된 비트가 송수신되는 비율과 대응하는 비율을 갖는 비트율 클럭 펄스에 응답하는 상기 시프트 레지스터 수단과, 직렬 비트용 입력 수단과 상기 시프트 레지스터 수단의 입력에 각각 결합된 출력 수단을 구비하는 다수의 게이트 회로(170)로서, 상기 게이트 회로 각각은 상기 디코더 수단에 의해 발생된 인에이블링 신호중 하나에 대한 인에이블링 신호 입력을 구비하여, 상기 집단의 선택된 비트 길이에 따라 변하는 시프트 레지스터의 상기 선택된 입력으로 비트 흐름을 전달함에 따라 응답하여 발생된 인에이블링 신호가 입력되는 다수의 게이트 회로(170)와, 병렬 출력 데이타를 수신하기 위하여 상기 시프트 레지스터 수단의 병렬 출력(Q0-Q11)에 결합된 병렬 입력을 구비하고, 시프트 디지탈 데이타 집단의 비트 길이에 대응하는 비율로 상기 시프트 레지스터로부터 병렬 출력 데이타를 래치시키기 위해 클럭되는 래치 수단(194,195)를 포함하는 시스템.
제8항에 있어서, 상기 시프트 레지스터 수단(190,192)의 입력은 상기 흐름의 입력이 집단 시작의 상위 비트를 구성할때 전달된 직렬 비트 흐름이 제로 비트를 모두 갖는 시프트 레지스터 수단의 입출력에 의해 선행되어, 모든 상위 비트가 상기 레지스터 수단의 출력에 순서화될때 그 상위 비트는 레지스터로부터 병렬 비트 출력의 전체수가 항상 동일하게 되도록 제로에 의해 선행되는 시스템.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.