JPH0659097B2 - アナログ・ビデオ信号をディジタル・ビデオ信号で記録する装置 - Google Patents

Description

【発明の詳細な説明】 発明の背景 この発明は垂直帰線消去時間を越える遅延を像の間に持
たずにディジタル化した像を実時間で磁気ディスクに貯
蔵する装置に関する。

ディジタル化したＸ線像の連続的なスクリーンを記録し
且つ表示するシステムについて、この発明を説明する
が、当業者であれば、順次高速に発生されるディジタル
化した像、並びにそれと同じく、間に実質的な期間をお
いて発生される像を、磁気ディスクの様な磁気媒質に記
録する種々のシステムにこの発明を適用し得ることが理
解されよう。

ディジタル形螢光透視法では、身体から出るＸ線像をイ
メージ・インテンシファイヤで受取り、これがＸ線像を
光像に変換する。光像をビデオ・カメラで観察し、この
カメラが光像をアナログ・ビデオ像に変換する。像フレ
ームを構成する各々の水平走査線に対するアナログ・ビ
デオ信号がディジタル化され、この結果得られるディジ
タル・データが、少なくとも一時的には、フレーム・メ
モリに貯蔵されるのが普通である。典型的には、像は１
つより多くの完全フレーム・ディジタル・メモリ及び演
算論理装置を持つディジタル・ビデオ・プロセッサで処
理され、順序の中の１つ又は更に多くの像を例えば加重
して互いに減算し、その結果得られた像が貯蔵される様
になっている。この発明以前には、アナログ形磁気ディ
スクに貯蔵する為には、ディジタル像データを再びアナ
ログ・ビデオ信号に変換することが必要であった。利用
し得るディジタル形ディスク記録装置は、毎秒３０フレ
ームの速度で発生されるＸ線像を記録する程高速ではな
いので、アナログ・ビデオ信号記録装置を使わなければ
ならなかった。アナログ・ビデオ・ディスク記録装置を
使うことに拘束されることの１つの欠点は、像を再びデ
ィジタル・ビデオ・プロセッサ回路で処理するには、そ
の前に像をディジタル形式に再び変換することが必要で
あることである。アナログ・ビデオ信号を再びディジタ
ル化することは、量子化誤差、雑音誤差及び時間ベース
誤差の様な誤差を導入する。こういう時間ベース誤差
は、ビデオ装置の垂直同期速度が時間ベースになる様な
表示装置の為に、像が発生され且つ再生され、その一方
でディスク駆動装置の時間ベースを基準として、像がア
ナログ・ディスクに貯蔵され、このディスクから検索さ
れる結果である。とりわけ上に述べた誤差は、一連の像
の対応する画素の間の整合の精度を低下させ、この為例
えば減算又はその他の形で処理した像の尖鋭度が最適で
はなかった。従来のアナログ・ディスク記録装置の別の
欠点は、許容し得る様な信号対雑音比及び帯域幅では、
貯蔵容量が制限されていることである。更に別の欠点
は、とり得る最大の画素強度の範囲は大体ディジタル・
ビット８個に相当し、即ち約２５６個の強度の段階に相
当するが、或る処理方法では、画素１個あたり１２個ま
での有意ビットに相当するデータを発生することが出
来、或る像収集様式では、画素１個あたり１０ビットの
データを発生することである。こういう任意の像をアナ
ログ式に貯蔵する為には、データを８ビットに圧縮しな
ければならない。

アナログ形像貯蔵方式を用いた従来のディジタル形Ｘ線
像処理装置が米国特許第４，３９３，４０２号及び同第
４，４４９，１９５号に記載されている。

ウィンチェスタ駆動装置を用いたディジタル・ディスク
記録装置を利用し得るが、これはディジタル化した像を
実時間で記録する程高速ではない。従来のディスク記録
装置の記録及び検索速度は、同じディスク上の１つのト
ラックの後に次のトラックに書込むことが出来る様に、
画素データを直列形式で書込みヘッドに入力しなければ
ならないことによって制限されている。画素データが入
って来るのが早すぎて、重なりなしに書込むことが出来
ない。

最近、並列入力形ウィンチェスタ・ディスク駆動装置が
開発されている。これは１つの駆動部と幾つかのディス
クとを用い、並列入力データをこれらのディスクに同時
に書込み且つ同時に読出すことが出来る。この新しい駆
動装置は、ディスクがデータを受取ることが出来る様に
なるまで、データを発生して貯蔵装置にラッチしておく
コンピュータ・システムで、データ貯蔵速度を高めるこ
とが容易に出来る様になっている。然し、例えばディジ
タル形蛍光透視法の用途では、毎秒３０フレームの速度
で像フレームの長い順序が連続的に発生される場合が多
く、像フレームの間にはビデオ帰線消去期間しかない。
像データが発生されている時、ディスク駆動装置は連続
的に記録の為に利用出来る状態になっていなければなら
ない。そうでないと、データの一部分が永久的に失われ
る。最近利用し得る様になった並列データ入力形ディス
ク駆動装置でも、従来の直列データ入力形ディスク駆動
装置でビデオ像収集装置の時間ベースが、ディジタル・
ディスク駆動装置の時間ベースと異なる結果として起る
問題は依然としてある。

発明の目的 本発明の目的はＮＴＳＣ方式とウィンチェスタ駆動装置
との異なる時間ベースを整合することである。

発明の概要 この発明では、多重チャンネル又は並列入力ディジタル
・ディスク駆動装置を用いて、連続的に発生されるビデ
オ像を実時間で記録する新しい装置を開発した。前に引
用した米国特許第４，４４９，１９５号に記載されてい
る様な公知の形式のディジタル・ビデオ像プロセッサ
（ＤＶＰ）が、ビデオ垂直帰線消去期間と同期した速度
で、ビデオ像フレームのデータに作用する。上位計算機
又は中央処理装置（ＣＰＵ）によって制御されるビデオ
・プロセッサ・コントローラ（ＶＰＣ）が、ことごとく
のビデオ垂直帰線消去期間の間、ＤＶＰ内の回路を次の
動作様式に構成し、切換え又は設定する。ディスク駆動
装置との間のデータ・ストリーム転送を垂直帰線消去と
同期させる形で、ＶＰＣがディスク駆動装置を制御する
ようにする為、多重ページ・バッファ・メモリを含むイ
ンターフェイスを設ける。各ページは、ディスクに書込
むか或いはディスクから読取るべき完全な像フレームに
対するデータを保有することが出来る。ディスク・デー
タ・プロセッサ（ＤＤＰ）がディスク駆動装置から像画
素データを受取り且つ像画素データをディスク駆動装置
に伝送する。幾つかの磁気ディスクが一定の回転速度で
一緒に駆動されて、普通のウィンチェスタ駆動装置と同
じ様に、１回転に１回、割出しパルスを送出す。ＤＤＰ
及びディジタル・ディスク・コントローラ（ＤＤＣ）は
２重バッファ方式を採用しており、ＶＰＣからの指令が
ＤＤＰ及びＤＤＣの装入され、次の割出しパルスが来る
まで待ち行列に入れる。この後待ち行列の指令を実行
し、ＶＰＣが別の一組の指令を装入する。

実時間のビデオ速度の像の貯蔵及び検索を達成する為、
ＶＰＣが読取又は書込み及びディスク・ヘッド作動装置
位置ぎめ指令の様なデータ転送指令を組合せて、読取り
及びヘッド歩進又は書込み及びシリンダ及びヘッド歩進
の様な多重タスク高速指令にする。この為、ディスク駆
動装置は、１回転をむだにせずに、次のフレームの像デ
ータに対して条件づけることが出来る。ＤＤＣ及びＤＤ
Ｐが２重バッファ状態レジスタを持っており、これらが
各々の割出しパルスの前線でラッチされ、ＶＰＣが次の
割出しパルスまでに指令を読取らなければならない様に
なっている。

垂直帰線消去の時間ベースに於けるビデオ・データの伝
送とディスク駆動装置のタイミングとの間の非同期性を
補償する為、例えば４フレームの先入れ先出し（ＦＩＦ
Ｏ）メモリとして、多重ページ・ディスク・バッファ・
メモリ（ＤＢＭ）を用いて、像データを任意の１つのフ
レーム・メモリ又はページとの間でビデオ速度で転送す
ることが出来る様にし、その間別のページをディスクの
タイミング速度で埋め又は読出す。

ディスク駆動装置は、各々の１回転をセクタに分割する
ことにより、像を貯蔵するのに最適にする。記録媒質の
欠陥のマップを作り、不良のセクタには記録がなされな
い様にする。欠陥又は不良セクタ・マップが、毎回転で
ＶＰＣによって装入される指令パケットの中に含められ
る。このマップの各ビットが１つのセクタに対応し、こ
のセクタに関係するビットがセットされている場合にだ
け、読取又は書込み動作が行なわれる。欠陥セクタの標
識がＣＰＵのメモリに貯蔵されている従来のディスク記
録方式とは対照的に、この発明では、不良セクタ・マッ
プがビデオ・プロセッサ・コントローラ（ＶＰＣ）内に
貯蔵されているので、それを他の指令と共に直接的に伝
送することが出来る。この為、不良セクタ内にあるトラ
ックからの読取又は書込みの為に、時間が失われること
がない。

上に概略を述べたシステム全体としての新規な構成の他
に、ディスクの記録速度の限界内でディスクに実時間の
ビデオ速度の像の記録が出来る様にするこの発明の他の
幾つかの特徴も説明する。１つの特徴となる発明は、デ
ィスク駆動装置に対するデータ転送を有用な診断像デー
タだけに制限する方法と回路である。例として伝うと、
Ｘ線イメージ・インテンシファイヤの入力及び出力発光
体は円形であるので、ビデオ・カメラのターゲット上に
は円形像の電荷パターンが発生される。ターゲットをラ
スタ走査形式で読出し、Ｘ線内露出に対してこの結果デ
ィジタル化されたデータが、ディスク・バッファ・メモ
リの１つのページに直角座標形式でアドレスされて貯蔵
される。この為、バッファ・メモリのページ内には、有
用な診断情報を持たない、円形像を取巻く多数のディジ
タル画素貯蔵位置がある。この発明の新規な１つの特徴
として、完全フレーム・バッファ・メモリのページから
像データを転送する際、円形区域内にある有用な画素デ
ータだけがディスクへの転送の為にアドレスされ、この
為、像データを持たないバッファ・メモリの位置を読出
す為に時間を浪費することがない。これは並列入力形デ
ィスク駆動装置の書込み速度を越えることを防止する。
同様に、最終的にビデオ・モニタに表示する為に、バッ
ファ・メモリのページに転送する為にディスクから像を
検索する時、画素データで埋めるのは、メモリの内、円
形像を限定する位置だけである。

この発明では、連続する画素の群、即ちレコード又はデ
ィスクの数と対応する数の画素が、夫々のディスクに同
時に記録する為に、ディスク駆動装置の書込みヘッドに
供給される。画素は書込みヘッドに対して並列に供給さ
れるが、そのビットは、各々のディスク上の対応するセ
クタ内にある対応するトラックに逐次的な順序で入れら
れる。ディスク駆動装置に書込む間、全ての並列データ
は同じクロックを用いてクロック動作する。書込みクロ
ックはディスク駆動装置のサーボ・トラックから出るも
のである。ディスク駆動装置から読取る時、各々の並列
チャンネルからのデータと共にクロックが伝送される。
これらの個別の読取クロックは互いに同期外れになって
いることがあり、この為、各々の読取クロックは特定の
チャンネルにしか使うことが出来ない。並列チャンネル
の間の同期がないことにより、ディスク駆動装置から読
戻した後、画素データは適正な位置からスキューしてい
る。この発明の新規な１つの特徴は、画素データをディ
スクから読出す時又はディスク・バッファ・メモリ（Ｄ
ＢＭ）に転送している時、全ての画素が互いに正しい空
間的な関係をもって、円形像を再生する為に、データを
ＤＢＭ内の正しい位置にアドレスすることが出来る様
に、データのスキュー戻しをする回路である。

こゝで説明した正確の作像装置では、特にＸ線作像の場
合、画素の強度をビット長の異なるディジタル・ワード
で限定するのが必要であるか或いは望ましい様な時があ
る。例えば、ビデオ像を実時間でビデオ・フレーム速度
で記録している時、新らしい並列転送形ディスク駆動装
置でもある記録速度の制約により、８ビット長の画素し
か転送することが出来ない。これに対して、或る蛍光透
視手順では、実質的に相隔たる時刻に像が収集されるの
で、１２ビット長を持つ画素を記録する時間がある。

多重チャンネル・ディスク駆動装置に用いるこの発明の
別の特徴は、８ビット乃至１２ビットの内の任意の１つ
の長さという様な選ばれたビット長のワード又は画素値
に直列画素データを変換する様にプログラムすることが
出来る直並列変換器である。

以上説明したこの発明がどの様に実施されるかは、以下
図面について説明する。

好ましい実施例の説明 第１図は像をビデオ・フレーム速度で収集し且つ記録し
なければならない場合の１例である。第１図の一番左側
の部分について説明すると、像収集装置が、連続的な又
はパルス状のＸ線ビームを身体２１を介して投射するＸ
線源２０を持ち、身体から出る像をイメージ・インテン
シファイヤ２２で受取る。インテンシファイヤがＸ線像
を対応る光像に変換し、この構造が破線２３で示した円
形出力発光体上に明るい縮小した形で現われる。Ｘ線現
２０は電源２４で付勢される。この電源は普通のもので
あって、説明する必要がない。Ｘ線露出期間のタイミン
グがコントローラ２５によって制御される。このコント
ローラはブロック２６で示したビデオ・プロセッサ・コ
ントローラ（ＶＰＣ）からの信号によって調時される。
ブロック２７で示した上位中央処理装置（ＣＰＵ）がシ
ステム全体のコントローラとして作用する。その母線を
線２８で包括的に示してある。ＣＰＵ ２１に貯蔵され
たプログラムをオペレータが陰極線端末装置２９を使う
ことによって読出す。ＶＰＣは、像収集のタイミング
と、それと異なるディスクの書込み及び読取のタイミン
グとの調停をするのに関係しているので、その作用は後
の時点の何箇所かで説明する。

第１図で、イメージ・インテンシファイヤ２２の出力発
光体２３上に現われる光像がＴＶ又はビデオ・カメラ３
０に入る。カメラ３０のターゲットを走査する結果とし
て、発光体２３上に現われる円形光像が水平走査線毎に
アナログ・ビデオ信号に変換される。カメラ３０によっ
て発生されたアナログ・ビデオ信号が線３１を介してア
ナログ・ディジタル変換器（ＡＤＣ）３３に入力され、
その後鎖線で示した不規則な矩形で表わすディジタル・
ビデオ・プロセッサ（ＤＶＰ）３２に入力される。ＤＶ
Ｐ ３２は全体的に米国特許第４，４４９，１９５号に
記載されているプロセッサと同様である。アナログ・ビ
デオ信号は最初にアナログ・ディジタル変換器３３によ
って画素のディジタル値に変換しなければならない。Ｄ
ＶＰ ３２の第１段の入力プロセッサ４４であり、これ
は画素値を対応する対数値に変換するルックアップ・テ
ーブル（図に示してない）を持っていてもよいが、この
変換は、像を磁気ディスクに記録する前又は後の任意の
時に行なうことが出来る。各々の水平走査線に対するア
ナログ・ビデオ信号が、例として云うと、これに限らな
いが、約１２．０９６MHzの画素クロック速度で、長さ
が１２ビットまでの画素値に変換される。画素クロック
と、水平帰線消去及び垂直帰線消去及びその他のカメラ
信号を設定する為のタイミング信号は、ブロック３４で
示した走査線固定形発振器クロックから取出される。後
で説明する様に、ディスク記録過程に使う為に、水平帰
線消去パルスＨ及び垂直帰線消去パルスＶがＤＶＰクロ
ックから線３５、３６に得られることが図式的に示され
ている。連続的な像フレームをディスクに実時間で貯蔵
する為、ディジタル化した画素を入力プロセッサ４４か
ら出力母線３７を介して、鎖線の矩形で表わした像記録
及び表示装置４５に直接的に伝送することが出来る。２
つの完全フレーム・メモリＦＭ−１及びＦＭ−２が設け
られている。これらは入力プロセッサ４４の出力からデ
ィジタル画素データを直接的に受取ることが出来、或い
は後で説明する様に再処理をするデータを受取ることが
出来る。ディジタル・ビデオ多重化器（ＭＵＸ）４６が
ＤＶＰ ３２と像記録装置４５の間のインターフェイス
になる。これは２つのデータ母線５６、５７を持ってい
る。母線５６は表示データであって、フレーム・メモリ
ＦＭ−１の内容である母線３９と、演算プロセッサ３８
の出力である母線４０又は到来ディジタル化画素母線で
ある母線３７との間で選択可能である。ＭＵＸ ４６か
らの他方のデータ母線５７はディスク・データ母線であ
り、これはＤＶＰ ３２と像記録及び表示装置４５の間
でフレーム単位で両方向のデータの流れが出来る様にし
ている。これは母線４７の延長として使って、像の収集
の間、入力プロセッサのデータを受取るか、或いはＤＶ
Ｐ ３２内での像データの再処理の間、入力プロセッサ
４４に対してデータを供給する為に使うのが普通であ
る。ディスクに対するデータの流れの一番明白な通路
は、ＤＶＰ ３２内の母線４７を通るものであるが、Ｍ
ＵＸ ４６は母線５７を介して像記録装置を母線３９、
４０及び４１に切換えることも出来る。

磁気ディスクにビデオ・フレーム速度で像を貯蔵するこ
とが、この発明の目的であるが、ＤＶＰ ３２が種々の
形で像データを処理する様に作用することに注意された
い。例えば、蛍光透視法の或る手順では、例えば種々の
像を加重して互いに減算するか、或いは像を積分するこ
とがある。１つの場合、次々のフレームの画素データが
実時間で記録する為に直接的にＭＵＸ ４６に行く代り
に、次々のフレームのデータを夫々完全フレーム・メモ
リＦＭ−１及びＦＭ−２に送り、像データを母線３９及
び４０を介して、加重並びに例えば減算の為、演算プロ
セッサに供給することが出来る。ＤＶＰ ３２を用いれ
ば、母線４７を介して記録された像データを検索し、そ
のデータをメモリＦＭ−１又はＦＭ−２の一方又は他方
に入力し、或いは循環母線４２を介してその両方を行な
うことが出来る。生のビデオ・データを母線３７から分
岐した母線４３を介して、直接的にディジタル・ビデオ
ＭＵＸ ４６に送ることも出来る。何れにせよ、ディジ
タル化したビデオ信号の形でＸ線像を収集することは、
ビデオ垂直帰線消去信号の時間ベースを基準としてい
る。米国特許第４，４４９，１９５号に説明されている
様に、上位ＣＰＵ ２７が、ＤＶＰ ３２を制御するビ
デオ・プロセッサ・コントローラ２６のメモリに対し、
手順に対する完全な処方を送る。ＤＶＰ ３２が命令を
解釈し、テレビジョン垂直帰線消去期間の間、ＤＶＰの
データ通路の構成並びに再構成を行なう。この為、カメ
ラ３０から各々のビデオ像を読出した後、ＤＶＰ ３２
はＶＰＣ ２６からの信号によって条件づけられ又は構
成されて、像データに対して必要なあらゆる処理をする
か、或いはディスクに対する実時間の記録を希望する場
合は、単にそれを直接的に像記録及び表示装置４５に送
る。

並列転送ディジタル・ディスク記録装置が第１図に参照
数字５０で全体的に表わしてある。多重ディスク及び記
録ヘッドの配置は第２図に詳しく示されている。６つの
磁気ディスク０乃至５がスピンドル５１上に同時に回転
する様に取付けられることが、第２図に示されている。
この図にはディスク駆動装置を示していないが、これは
基本的には周知のウィンチェスト形である。ディスク記
録装置が普通の記録装置と違う点は、データがディスク
に書込まれるのも、ディスクから読取られるのも、５つ
の並列チャンネルＣＨ ０乃至ＯＨ ４を介して行なわ
れる点である。一番上のディスク５の１つのチャンネル
にタイミング・パルス列が記録されており、磁気読取ヘ
ッド５２が、ディスクの回転速度を調整する為、並びに
その他の目的の為、高周波タイミング・パルスを取出
す。図示の様に、ディスク５の上面に記録されたタイミ
ング・データがディスク・サーボ装置及びその他の行先
に供給される。各チャンネルの線が４つの読取／書込み
ヘッド０乃至３から成るトリーに通じている。こゝで説
明する装置では、任意の所定の時刻に、各チャンネル
で、０と記す様な対応する１群の書込みヘッドが作用す
る。この発明では、ディスクに書込む為にディスク・ヘ
ッドに画素が伝送される前、画素が直列ビット・ストリ
ームに変換される。像内の隣接する画素の順序で構成さ
れたビット・ストリームが、５つのチャンネルを介して
同時に並列に供給され、この為この順序内の最初の画素
が書込みヘッド０により、一番下のディスク０に一連の
ビットとして記録される。次に隣接する画素が、チャン
ネル１に付設された書込みヘッド０により、同時にディ
スク１の上に記録され、これがチャンネル４まで続けら
れる。同時に、ビデオ像の１本の水平走査線内にある、
ビットを直列にした次の５つの相次ぐ画素が５つのチャ
ンネルを介して送られ、これらのヘッドが所定のシリン
ダ上にある間に、書込みヘッド０によって書込まれる。
この為、ｘ、ｙ座標を持つフレーム・メモリからデータ
を読取る場合、次々の画素はディスクの記録トラックに
沿った同一の場所にあるが、相異なるディスク上にあ
る。

これに制約するつもりはないが、例として云うと、この
発明の実例では、各々のディスクが１３個のセクタに分
割されている。この特定の場合、可能なビット詰込み密
度にかんがみ、全てのセクタのトラックに欠陥がなけれ
ば、８ビット長の５１２×５１２個の画素で構成された
像を記録するのに、２１個のセクタを要する。この特定
の例では、１つの像あたり約２６２キロバイトがある。
１秒あたり３０個の像又はビデオ・フレームがあると、
毎秒約７．８６メガバイトを記録しなければならない。
こゝで選んだディスク駆動装置のディスクは若干の変動
があるが、３，９６１rpmで回転する。例えば各々のデ
ィスクは１秒あたり１．８５９メガバイトを受取ること
が出来る。５個のディスクを使うと、ディスクに対して
許容し得る合計速度は１秒あたり約９．３メガバイトで
あり、これは像データ入力速度より大きいが、この余分
の容量又は記録速度は、情報を記録する場所並びに情報
を検索し得る場所をはっきりとさせる為に必要な、物理
的な記録長、記録番号、ヘッド番号、シリンダ番号、同
期情報及びアドレス標識の様な、ウィンチェスタ駆動装
置に典型的に要求される記録確認情報の為に使われる。
１個のディスクと、ディスクの各々の側に１個の読取／
書込みヘッドを用いる従来のウィンチェスタ駆動装置で
は、確認情報がディスクの各セクタに記録されている
が、この発明では、この情報が任意の所定のトラックの
１つのセクタだけに記録されている。後で説明するが、
１つの像を記録するのに必要な２１個のセクタの内、１
３個のセクタの全てのトラックが埋められて、例えばヘ
ッド０を用いた記録からヘッド１を用いた記録に歩進す
ることを必要とする時を決定する為、並びに全てのヘッ
ドの下のトラックが像の記録を完了し又は埋められた時
に、新しいシリンダに歩進する為に、手段が設けられて
いる。

ディスクの１回転毎に１回、ディスク駆動装置が割出し
パルスを発生する。この駆動装置は、各セクタの初めを
表わすタイミング・パルスをも発生する様になってい
る。データは、サーボ・ヘッドから出る高周波タイミン
グ・パルス又はクロック・パルスと同期して、各々のデ
ィスクに書込まれる。前に述べた様に、ディスクからデ
ータを読出す時、各々のディスクのクロック動作はそれ
自身の個別のクロックを用いて行なわれるので、ディス
クから並列に転送される画素群は、互いに時間的にスキ
ューしていることがある。この発明のスキュー戻し回路
はこの問題を解決する。更に、理解し易い様に具体的な
数値を用いて例を挙げると、前に述べた実例では、各々
のディスクの１回転は１５ミリ秒を要し、この間に、１
３個のセクタ内のトラックが埋まるのに対し、像を貯蔵
するには３３ミリ秒を要する。この為、前に述べた様
に、像フレームを記録する為には、常に１つのトラック
から別のトラックへの歩進が必要である。

第１図に示した装置のブロック図について説明すると、
ビデオ像を構成するディジタル化した画素がＤＶＰ ３
２から母線５７を介してディスク・データ入出力インタ
ーフェイス５８に、そしてビデオ入力母線６０を介して
ディスク・バッファ・メモリ５９に供給される。ディス
ク・バッファ・メモリ（ＤＢＭ）５９は、後で詳しく説
明するが、ビデオ像の収集と、ディスクの書込み及び読
取との間の非同期性を補償するこの装置内の弾力性を持
つ構成要素である。ＤＢＭ ５９は４ページを持つメモ
リとして構成され、各ページが完全像フレームを貯蔵す
ることが出来る。ＤＢＭは循環メモリとして動作する。
例えば、最初のビデオ像データが入って来ると、それは
バッファ・メモリの１つのページにアドレスされ、各ペ
ージに完全な像が書込まれるまで、磁気ディスク記録装
置５０への像データの転送はない。その後、ビデオ・プ
ロセッサ・コントローラ（ＶＰＣ）２６からの適当な信
号に応答して、メモリの第１の平面からディスク駆動装
置への読出しが始まる。その間、メモリの次の平面又は
ページは次の像からのデータで埋められる。メモリの４
つのページの最後が読出される時までに、前に空けられ
た最初が新しい像データで埋められる。云い換えれば、
メモリの各ページが循環的にディスク記録装置５０に対
して読出されるので、ディスク記録装置がビデオ像の発
生に遅れることはない。

第１図のＤＢＭ ５９がブロック６１で示したメモリ・
コントローラによって制御されるが、これは後で更に詳
しく説明する。メモリ・コントローラは、それをＤＢＭ
５９に結合する制御母線、書込みアドレス母線及び読
取アドレス母線６２、６３、６４を持っている。これら
の母線が、ビデオの書込み及びディスクの読取を同時に
行なう為、又はディスクの書込みとディスク・バッファ
・メモリの内容のビデオの読取を同時に行なう為、ディ
スク・バッファ・メモリ５９に対し、読取及び書込みア
ドレスと必要な制御及びタイミング信号を供給する。デ
ィスク読取動作の間、母線６５の延長である母線１２５
がディスク速度のデータを持っている。ビデオ読取動作
の間、母線１２５は使わないが、母線６５がビデオ速度
の読取データを持っている。データをＤＢＭ ５９から
読出し、母線６５を介してディスク・データ入出力（Ｉ
／Ｏ）インターフェイスに送り、そこから母線６６を介
して表示コントローラ・メモリ６７に送ることが出来
る。表示コントローラは普通のものであって、そのメモ
リ６７はビデオ像の到来速度で更新することが出来る。
表示コントローラ・メモリ６７からの出力母線６８がビ
デオ出力回路６９に入力され、そこでディジタル画素信
号が、陰極線管表示装置又はテレビジョン・モニタ７１
のラスタ走査形スクリーンに円形像７０を表示する為
に、アナログ・ビデオ信号に変換される。実例では、ビ
デオ出力回路はディジタル・グラフィック・データ源
（図に示してない）からの入力を持っており、このデー
タがビデオ出力回路でアナログ・ビデオ信号の形に変換
されて、ビデオ信号と加算され、この為、Ｘ線像７０の
円形光像の周りの場所で、表示スクリーンにグラフィッ
ク・データを書込むことが出来る。

第１図の像記録及び表示装置のこの他の主な構成要素
は、ディスク・データ・プロセッサ（ＤＤＰ）７２、デ
ィジタル・ディスク・コントローラ（ＤＤＣ）７３及び
ディスク駆動装置７４である。ＤＤＰ ７２は、ＤＢＭ
５９からディスク５０へ並びにディスク５０からＤＢ
Ｍ ５９へデータを転送する為のインターフェイス装置
として作用する。第１図に示す様に制御母線７５がビデ
オ・プロセッサ・コントローラ（ＶＰＣ）２６から装置
の幾つかの構成要素に伸びている。前に述べた様に、Ｖ
ＰＣは、ディスク駆動装置とのデータ・ストリームの転
送をビデオ垂直帰線消去時間と同期させる形で、ディジ
タル・ディスク装置を制御しなければならない。ＤＤＰ
７２がデータ母線７７を介してディスク駆動装置７４
に結合されている。ＤＤＣ ７３が制御母線７６を介し
てディスク駆動装置に結合されている。ＤＤＣ ７３及
びＤＤＰ ７２は制御及びアドレス母線７８、７９によ
っても結合されている。

装置の概略を説明したので、次にディスクの読取及び書
込みを更に詳しく説明する。

像のタイミング順序を示す第９図を参照されたい。第９
図の一番上に示す様に、ディスクのことごとくの同時の
１回転毎に１回、ディスクによって割出しパルスが発生
される。この特定の例では、ディスクが１３個のセクタ
に分割されており、ディスクは各セクタの初めを表わす
セクタ・パルスを発生する。この例で使われるディスク
駆動装置の書込み密度能力の為、画素１個あたり８ビッ
トを持つ５１２×５１２個の画素から成る像を書込む為
には、２１個のセクタが必要であることが計算から判
る。第９図は、この発明に従って制御されるディスク駆
動装置の多数の特性を例示している。像がディスク・バ
ッファ・メモリ（ＤＢＭ）５９から読取られ、ディスク
に書込まれていると仮定する。ＤＢＭ ５９の１ページ
に貯蔵されていた像No.３は、ディスクの回転１の間、
ヘッド群２を用いてシリンダ１に完全に読出されてい
る。像No.４が図示の場所から開始する。図示の様に、
回転１に使われたトラック上には、回転２が開始する前
に、まだ４つのセクタを利用し得る。回転２を開始する
直前、ヘッド歩進と記した矢印で示す様に、次のヘッド
群３に歩進することが必要になる。回転２の間、シリン
ダ１のヘッド群３によって画素データがディスク駆動装
置に書込まれる。回転３の間、シリンダ２のヘッド群０
によって画素データを書込まなければならない。この
為、回転２の終りに、シリンダの歩進及びヘッドの選択
の変更を行なわなければならない。このシリンダの歩進
及びヘッドの選択の変更は、回転２の最後の５ミリ秒の
間に行なわれる。この特定のディスク駆動装置では、別
のシリンダに歩進するには約５ミリ秒又は５個のセクタ
の時間を要し、ＶＰＣ ２６によってこの歩進が必要で
あることが予想されている。この為、第９図の一番下の
波形で示す様に、この時間の間、ＶＰＣ ２６が書込み
信号を低にし、この為、像４を持つページ及びディスク
・バッファ・メモリの読出しは５個のセクタの間停止さ
れる。５個のセクタの時間を使って、シリンダ２及びヘ
ッド群０に移動又は歩進する。像４を持つＤＢＭ ５９
内のページの読出しは、２番目の回転の間にシリンダ２
への切換えが行なわれた後に再開される。読出しが回転
３を通じて続けられ、図示の様に、この特定のディスク
では、欠陥又は不良セクタが存在している。ＶＰＣ ２
６は不良セクタの識別をそのレジスタ内に貯蔵してお
り、第９図の一番下の波形から判る様に、ＶＰＣがディ
スクに対する書込みを不良セクタ１個に対して中断し、
勿論、像４を持つページの読出しも中断されるので、像
データが失われることはない。ＤＢＭ ５９内の別のペ
ージにある像No.５が、像３に必要な最後のセクタの終
りと一致して、ディスクに対して書込み始められる。回
転４の間、像５が書込まれている間、ヘッド群１への切
換えが行なわれるが、この切換えはセクタ・パルスの間
の時間内に行なうことが出来るので、書込みを中断する
必要がない。像５は、不良セクタがない理想的な場合を
表わしており、それが２１個のセクタに記録される。若
干のセクタは、０から１へ、そして２へのヘッド群の切
換えによって示す様に、異なるトラックにある。ディス
クからＤＢＭ ５９への読出しは、ディスクに対する書
込みと同様に制御される。

以上の説明で例示した様に、この発明では、ＤＢＭ ５
９のページの読出しが、この例では約５ミリ秒又は５個
のセクタにわたって中断される時間は、ディスク駆動装
置の作動装置が全ての読取／書込みヘッドを１つのシリ
ンダから別のシリンダへ物理的に移動させるのに必要な
時である。この発明によって、ディスクから読出し又は
ディスクへの書込み時間が失われることがどの様にして
最小限に抑えられるかを、次に第３図及び第１０図につ
いて説明する。

第３図は、例えば像データを記録しようとする幾つかの
ディスク０乃至４にある不良セクタを表わすデータをＶ
ＰＣ ２６が持っていることを示している。割出し信号
が発生する度に、ＶＰＣ ２６が、第３図に示す様に名
付けた１群の次の指令レジスタに対し、ディスク駆動装
置に対する指令データを送出す。１つのレジスタ９１は
指令と呼ぶが、ディスク駆動装置を制御する為に典型的
に必要な符号化情報を受取る。別のレジスタ９２は、シ
リンダと呼ぶが、シリンダの選択を制御するデータをＶ
ＰＣ ２６から受取る。別のレジスタ９３はヘッドと呼
ぶが、読取／書込みヘッド０乃至４の内のどれを作動す
るか並びに何時作動し或いは切換えるかを決定する符号
化情報を持っている。レジスタ９４は、不良セクタと呼
ぶが、ディジタル・ワードを貯蔵しており、このワード
の中の０は、働いている特定のシリンダ及びヘッド位置
に関係する不良セクタを表示し得る。別のレジスタ９５
は像開始と呼ぶが、シリンダ、ベッド及び不良セクタの
状態に関するデータに対して、或るページからの像デー
タの書込みを開始すべき時を表わす情報を持っている。
次の指令レジスタ９１乃至９５には、各々の割出しパル
スが発生した後に情報が装入される。即ち、これらのレ
ジスタは、ディスクの毎回の回転の前に１回装入され
る。然し、装入された指令は、ディスクの現在の回転に
適用されるものではなく、順番の次の回転に適用される
ものである。云い換えれば、任意の時にレジスタ９１及
び９５にある指令は、次の割出しパルスが発生した時に
実行される。

第１０図に示す様に、最初の割出しパルスが発生する
時、ＶＰＣ ２６が次の指令レジスタの情報をＤＤＣ
７３及びＤＤＰ ７２に装入する。第１０図の真中の線
に示す様に、次の指令レジスタにあるディスク形式Ａに
対するデータが、割出しパルス２が発生するまでその中
にとゞまり、第１０図の一番下の線に示す様に、割出し
パルス２が発生する時、指令がＤＤＣ ７３及びＤＤＰ
７２によって実行される。

第３図に示す様に、ディスクの前の回転の間に指令レジ
スタ９１乃至９５に貯蔵されていた指令が、現在、実行
レジスタ１０１乃至１０５に入っていることにより、こ
れらの指令が次の回転の間に実行される。指令、復号及
びタイミング・レジスタ１０６は普通の様に複合する。
バッファ・メモリ１０７が設けられていて、これが多数
の線１０８を介して、新しいシリンダを選択すべき時を
示す信号を受取る。実行レジスタ１０２が、選択すべき
シリンダを表わすデータをバッファ１０７に供給する。
この情報が多数の線１０９を介して普通の貯蔵モジュー
ル表示（ＳＭＤ）インターフェイス（図に示してない）
に出力される。これは、当業者に知られている様に、こ
れがウインチェスタ形ディスク駆動装置の標準的な一部
分であるからである。

第３図で、指令、復号及びタイミング・レジスタ１０６
が多数の線１１０を介してバッファ１１１に信号を送
り、新しいヘッドを選択すべき時を制御する。実行レジ
スタ１０３がヘッドの確認符号を供給する。ヘッド選択
線１１２もＳＭＤインターフェイスに対して入力され
る。

第３図で、シフト・レジスタ１１３が設けられていて、
ディスクから線１１４を介してセクタ・パルスを受取る
時、そのデータがシフトする。特定のシリンダ及びヘッ
ド位置にある不良セクタを表わすデータが不良セクタ実
行レジスタ１０４に貯蔵される。不良セクタの所に来る
と、シフト・レジスタ１１３の出力線１１５の状態が変
化し、アンド・ゲート１１７、１１８の出力も状態が変
わる。アンド・ゲート１１７、１１８の出力に状態変化
があると、不良セクタの持続時間の間、ディスクへの書
込み又はそれからの読取りが中断される。

第３図で、実行レジスタ１０５はディスクに対する像の
書込みを開始すべき時を表わすデータを持っている。計
数器１１９がディスクからのセクタ・パルスを計数し、
この為、任意の所定の時刻に読取／書込みヘッドの下に
あるセクタは常に判っている。計数器の状態が多数の線
１２０を介して、第３図にブロック１２１で示したＦＩ
ＦＯ（先入れ先出し）入力制御部に出力される。このブ
ロックの出力線１２２が後で説明するＤＢＭコントロー
ラに通じている。

第３図で注意しなければならないのは、上位ＣＰＵ ２
７は、ディスクに対する像の書込みを行なう様にＶＰＣ
２６に要請するという様な、全般的な指令をＶＰＣ
２６に送るだけであることである。ＶＰＣは不良セクタ
・マップを管理して、シリンダの境界の重なりを防止す
るとか、１トラック探索歩進を行なうという様な制御作
用をすることが責務である。ＶＰＣ ２６が持つメモリ
には、ディスク上の像の位置に関する全てのデータが貯
蔵されている。例えば、上位ＣＰＵ ２７がディスク上
の２００番目の像の検索を要請した場合、ＶＰＣ ２６
がこのメッセージを復号し、第３図に示したディスク・
コントローラ及び同期装置を介して、ディスクからの像
データをディスク・バッファ・メモリ５９のページに持
って来る為に、像の位置に関する全てのことを同定す
る。このバッファ・メモリのページで、データはビデオ
回路のタイミングによって制御されてから、第１図のビ
デオ・モニタ７１で表示するのに適した形に変換され
る。

ディジタル・ディスク・コントローラの若干の特徴を第
３図について説明し、ディスクとのデータ転送のタイミ
ングも説明したので、次にビデオ像データを並列入力形
ディスク駆動装置に転送する過程を考えることにする。
こゝで第４図を参照する。ビデオのディジタル化された
画素データの入力母線が、第１図と同じく、この図でも
６０で示されている。相次ぐ像に対するビデオ画素デー
タがＤＢＭ ５９の夫々のページに入力される。便宜
上、ＤＢＭ ５９の各ページはメモリ位置のｘ、ｙ配列
であるとみなすことが出来る。各々のメモリ位置が画素
がとり得る位置に対応する。ＤＢＭ ５９に対するビデ
オ・データ入力はビデオ装置の時間ベースを使う。云い
換えれば、垂直帰線消去パルスが発生する度に、ＤＢＭ
５９のページに対する書込み開始される。１／３０秒
のフレーム時間で、１ページが埋まると、垂直帰線消去
パルスがフレーム・データをＤＢＭの次のページに切換
えるというふうにする。この特定の例では、ＤＢＭが４
ページを持っており、一度に同じ数までの像を保有する
ことが出来る。然し、１ページがＤＢＭ ５９から読出
されてディスクに書込まれる時、前に読出されている別
のページに画素データを埋めることが開始され、ＤＢＭ
に対するディジタル化されたＸ線像又はビデオ又はビデ
オ像の供給が続く限り、読出しがこういう形で繰返して
続けられる。第４図はブロック形式のメモリ・コントロ
ーラ６１を示しているが、これは後で更に詳しく説明す
る。こゝでは、メモリ・コントローラが、ディスクにデ
ータを転送する為に、ＤＢＭを読出している場合、母線
６２を介してＤＢＭ ５９の読取アドレスを送出すこと
を述べておけば十分である。メモリ・コントローラ６１
は、ＤＢＭ ５９のページに到来ビデオ・データを書込
む為のアドレスをも送出す。ＤＢＭ ５９にビデオ画素
データを書込む為のアドレスは、ビデオ装置から供給さ
れる垂直帰線消去の時間ベースと両立している。ディス
ク駆動装置は、ビデオ装置の時間ベースとは異なるそれ
自身の時間ベースを持っている。この為、ディスクに書
込む為のＤＢＭの読出しのアドレスは、ＤＢＭ ５９に
対するビデオ・データ入力を制御するアドレスとは異な
る速度で供給される。ＤＢＭ ５９の出力母線が、第１
図と同じく、第４図でも１２５で示されている。この特
定の例では、母線１２５は、８個乃至１２個のビットで
構成された画素を伝送する容量を持っている。ビデオ・
フレーム速度で記録するには、８ビットの画素が使われ
る。こういう画素のビットが並列であって、循環的に幾
つかのＦＩＦＯ １２６乃至１３０に入力される。ＤＢ
Ｍの或るページの読出しが開始する時、最初の５個の画
素は同じ様に扱われ、この為画素が、ＦＩＦＯからＤＢ
Ｍへ転送される場合よりも一層速くＤＢＭ ５９から出
て行くことが出来る事実に合せて、画素をＦＩＦＯに積
重ねることが出来る様にする。ＦＩＦＯに対する画素入
力は、前に第３図について説明したＦＩＦＯ入力制御部
１２１から線１３１を介して送出される制御信号によ
り、調時され又は同期状態に保たれる。ＦＩＦＯがデー
タを受取る用意が出来ていることをＦＩＦＯ入力制御部
が検出すると、制御部が線１３２を介してメモリ・コン
トローラ６１に読取要請を出し、メモリ・コントローラ
がＤＢＭ ５９からデータを転送する用意が出来ている
時、それが線１３３を介してＦＩＦＯ入力制御部に読取
確認信号を出し、データが転送される。並列ビットの画
素データが、ＦＩＦＯ出力制御部１２３から線１３４を
介して供給されるゲート信号の制御の下に、ＦＩＦＯか
ら出力される。ＦＩＦＯの出力が、その１つを１３５で
示す様な母線を介して、１群の並直列変換器（p/s）１
３６乃至１４０の入力に結合される。この変換器で、各
々の画素が直列ビット・ストリームに変換される。前に
説明した様に、幾つかのディスク０乃至４に同時に書込
む為には、直列ビット・ストリームが必要である。第４
図で、各々の画素を構成する直列ビットがディスク・デ
ータ・プロセッサ（ＤＢＰ）７２から０乃至４と記した
チャンネル線を介してディスク５０に伝送される。第４
図には、次の指令レジスタ９１とそれに関連する実行レ
ジスタ１０１が第３図と同じ様に示されている。１つの
指令は、線１４１を介してp/s変換器に適当なタイミン
グ信号を送出することにより、直列ビット・ストリーム
を出力することである。第４図では、像開始の次の指令
レジスタ９５及び実行レジスタ１０５及び計数器１１９
は、第３図と同じ装置である。これらの構成部品は、メ
モリ・コントローラの構成並びに作用を詳しく説明する
第６図について後で更に説明する。

単一ディスク並びに多重ディスクのウィンチェスタ駆動
装置で典型的なことであるが、データはディスクの高速
クロックと同期して直列にディスクに書込まれる。並列
転送形駆動装置は、多重チャンネルのディジタルを同時
に書込み又は読取る。５つのチャンネル全部のデータが
マスタ書込みクロックと同期してディスク駆動装置に書
込まれる。然し、読取の際、駆動装置がＤＤＰ ７２に
対し、データと各チャンネルに対するクロックとを伝送
する。各チャンネルの読取データはそれ自身のクロック
だけと同期しており、従って、異なるチャンネルの間の
時間的なスキューが起り得る。この発明の１つの特徴と
して、装置に送り返されるデータのスキュー戻しを第７
図に示す回路を用いて行なう。実際には、ディスク駆動
装置にある読取／書込みチャンネルと同じ数のこういう
回路がある。第７図は、ディスク駆動装置から来るデー
タ・チャンネル０を示している。スキュー戻し回路の第
１段は直並列変換器１５５である。マスタ・シーケンサ
１６０が線１６６を介して変換器に対し読取付能信号を
発生することにより、変換器１５５並びに他のチャンネ
ルの対応する変換器に対するディジタル・データの読込
み動作が開始される。各チャンネルに対する直列データ
と線１５６から送られるビット読取クロック信号が直並
列変換器１５５に入力される。データ入力は画素を構成
する一連のビットである。変換器１５５が、この例では
４という様な予定数のビットで構成されたニブルを形成
する。即ち、変換器が画素又は記録されているその他の
ビット群の内の相次ぐ４ビットを繰返して取出し、この
ニブルをラッチ１５７に供給する。ニブルは同期検出器
１５８にも入力される。ディスクから来るデータは特定
の形式にされる。全部０の前文が、あらゆる活動データ
より先行し、その後、既知のデータ・パターン、即ちウ
ィンチェスタ形ディスク制御装置で利用者データの開始
を検出する正規の方法として、活動像データに先行する
セクタ・フィールドに記録された同期データ・ワードが
続く。同期データが検出器１５８によって検出される
と、活動データが存在し、読取シーケンサ１６５が変換
器１５５からニブルをラッチ出力し始めることが出来
る。４つの読取画素速度クロック毎に、変換器１５５が
新しい４ビット・ニブルをラッチ入力する様に制御され
る。読取シーケンサが線１６７を介してラッチ入力クロ
ックを供給する。線１６７から来る別のクロックが、ニ
ブルを先入れ先出し（ＦＩＦＯ）メモリ１５９にシフト
させる。ＦＩＦＯメモリは、多重チャンネルの間に弾力
的な素子であって、スキューに対処する為に使われる。
最悪の場合のチャンネル間のスキューは特定量である。

従って、１つのチャンネルでＦＩＦＯ １５９に対する
適当な回数のシフトの後、全てのチャンネルがそのＦＩ
ＦＯにデータを持つことが保証される。時間ベースとし
て割出しパルス及びセクタ・タイミング・パルスを使う
マスタ・シーケンサ１６０が線１６２を介して、ビット
速度周波数の端数、今の例ではこの周波数の1/4で、ク
ロック周波数を送出し、ＦＩＦＯ １５９から並直列変
換器１６３への４ビット・ニブルの転送を行なわせる。
マスタ・シーケンサが、クロック信号線１６８で示す様
に、他のチャンネルにあるシーケンサ及びＦＩＦＯにも
同じクロック信号を送出す。４ビットがＦＩＦＯ １５
９から夫々の線１６２を介して並列に出て来る。このＦ
ＩＦＯは例えば３２個のレジスタ段を持っていてよい
が、普通はこれより少ない数の段しか必要としない。何
れにせよ、全てのチャンネルの対応するＦＩＦＯ １５
９からのニブルが、線１６２から供給される共通のニブ
ル速度クロックの為、並直列変換器１６３に対して同じ
時刻に出力される。この時全てのチャンネルで互いに同
期している４ビット・ニブルが直列ビット・ストリーム
に変換され、並直列変換器から１６４に示す様な線に出
力される。並直列変換器は、マスタ・シーケンサ１６０
からのクロック線１６１により、ビット速度周波数でク
ロック動作をする。同じクロック線が、線１６９で示す
様に、他の並列チャンネルにも通じている。

スキュー戻し回路は４ビット・ニブルを形成する場合に
制限する必要がないことを承知されたい。１サイクルあ
たり、８個、１０個又は１２個の到来直列ビット群を並
列に配置する直並列変換器１５５を使うことが出来る。
勿論、これに応じて、ラッチ１５７、ＦＩＦＯ １５９
及び並直列変換器１６３を拡張しなければならない。然
し、ニブル内のビット数が少なければ少ない程、ビット
が脱落し或いは失われる確率が小さくなる。このスキュ
ー戻し回路は、ビット群を形成する直列ビットが非同期
の惧れのある源から得られる様な他の用途でも、スキュ
ー戻しに使うことが出来る。ビット群は画素に制約され
ず、任意のビット長を持つバイト又はワードであってよ
い。例えば１つの群内に８ビットがある場合、ラッチ・
クロック周波数はビット速度周波数の1/8になる。

前に述べた様に、像フレームをディスクに実時間で記録
する為には、ディスクの機械的な時間的拘束の為に、画
素の長さが８ビットに制限されることがある。然し、Ｘ
線露出の間に何個かの開放フレームがある場合、１２ビ
ットまでという様な更に長いビット長を持つ画素を発生
して記録することが可能である。同様に、記録されてい
る画素データは、それを第７図のスキュー戻し回路から
ディスク・バッファ・メモリ５９に送り返し、そこか
ら、ビデオ回路の帰線消去パルスの速度を時間ベースと
して使って、像の表示を行なう為に、外へ転送すること
が出来る様にする為には、その前に、ディスクに記録さ
れている時の直列形式から適当なビット長を持つ並列形
式に再び形式を変えなければならない。

第５図は、第７図のスキュー戻し回路をディジタル・バ
ッファ・メモリＤＢＭ ５９とインターフェイス接続す
る回路を示す。第５図で、チャンネル０乃至４に対する
スキュー戻し回路がスキュー戻しと記したブロックによ
って表わされている。スキュー戻し回路からの典型的な
出力線１６４が、ビットを直列形式に配置した画素値を
直並列（s/p）変換器１６５の入力に通す。他のチャン
ネルも同様な変換器１６５乃至１６９を持っている。変
換器１６５乃至１６９が、スキュー戻しして同期化した
直列画素データを画素を構成する並列ビットに変換す
る。並列ビット形式の画素が変換器１６５乃至１６９か
らＦＩＦＯ １７０乃至１７４に出力される。画素はＦ
ＩＦＯ １７０乃至１７４から多重化器（ＭＵＸ）１７
５を介して順次出力され、この多重化器から、画素デー
タがディスクに記録される前に、ビデオ回路からＤＢＭ
に供給された時にあったのと、ＤＢＭ ５９内の同じ位
置にアドレスされる。第５図で、メモリ・コントローラ
６１が画素をその適正な位置にアドレスする。ディスク
からのデータをＤＢＭ ５９に書込む為の書込みアドレ
スが、メモリ・コントローラ６１から母線６３を介して
ＤＢＭ ５９に供給される。書込みアドレスはディスク
の時間ベースに従って発生される。像データをＤＢＭ
５９から読出す時、垂直帰線消去周波数に基づく速度
で、データが読取アドレス母線６４を介してアドレスさ
れる。この為、ビデオ・データがバッファ・メモリから
第５図及び第１図に示す様に、母線６５を介して出て行
く。

データ転送のタイミングをとる為の第５図に示した部品
は、第４図で作ったものと同等である。画素速度のクロ
ックが、線１７８を介して、スキュー戻し回路に対する
データの入力を制御する。このクロックが、データ非直
列化制御部１７９に供給され、この制御部が母線１８０
を介してスキュー戻し回路に、並びに母線１１８を介し
てs/p回路にタイミング信号を供給する。ＦＩＦＯ １
７０に対する並びにそれからのデータ転送が、単純な同
期化又はタイミング回路であるＦＩＦＯ入力制御回路１
９１及びＦＩＦＯ出力制御回路１９２によって行なわれ
る。この場合も、ＦＩＦＯ １７０乃至１７４からデー
タを転送する時、書込み要請信号がメモリ・コントロー
ラに対して出され、ＤＢＭ内の適当な場所への画素の転
送及びアドレス指定を行なう用意が出来た時、コントロ
ーラが書込み確認信号を出し、データが転送される。第
５図には、像開始情報に対する次の指令レジスタ１０５
及び実行レジスタ１０５と、計数器１１９とが再掲して
ある。

前に述べた様に、ディスク記録装置は任意の所定期間内
に記録し得るデータ量が制限されており、この為、この
例では、毎秒３０フレームの速度でビデオ像フレームを
連続的に記録する為には、画素の長さを８ビットに制限
しなければならないことを述べた。例えば或るＸ線手順
では、Ｘ線露出の合い間に多数のフレーム時間が経過す
ることがある。この場合、１２ビットまでのビット長を
持つ画素を記録する時間がとれる。実際問題として、ビ
ット長は８、９、１０、１１又は１２にすることが出来
る。画素がディスクから読出される時、画素は夫々のチ
ャンネルで直列形式で出て来て、最終的に直列形式でス
キュー戻し回路を出てから、第５図について今述べた様
に、直並列変換器１６５乃至１６９に入る。この為、直
並列変換器１６５乃至１６９は、直列ビット・ストリー
ムを予め選ばれたビット長を持つ画素に変換する様にプ
ログラムすることが出来る新規な形式のものである。第
５図の夫々のチャンネルにある任意の１つの変換器１６
５乃至１６９に対応するこの新規なプログラム可能な可
変調直並列変換器が第８図に示されている。第８図で、
線１６４の直列データ・ストリームの入力は、５つのデ
ータ・チャンネルの内の１つに関連するスキュー戻し回
路から来る。この入力が、矩形１７０内のデータ経路回
路であるプログラム可能な配列論理回路（ＰＡＬ）に入
る。この直列画素データは予定数のビットを持つ画素に
変換すべきである。ビット数の選択が、ＶＰＣ ２６か
ら次の指令レジスタ１７１に送られるデータによって決
定される。前に述べた様に、ディスクから割出しパルス
を受取ると、次の指令レジスタに入っている指令が実行
レジスタ１７２に読込まれ、少なくともディスクの１回
転の間保持される。この特定の例では、直列ビット・ス
トリームを８ビット、９ビット、１０ビット、１１ビッ
ト又は１２ビットの奥行を持つ画素に変換することを考
えている。これは５種類のビット長に相当する。実行ラ
ッチ１７０から線１７３を介して出て来る４ビット・ワ
ードが、８ビット乃至１２ビットの内の任意の１つを特
定することが出来る。線１７３の４ビット・ワードがＰ
ＡＬ １７０にある４線から１６者択１への復合器１７
４に入力される。ＰＡＬはアンド・ゲート１７５乃至１
８３及びオア・ゲート１８４乃至１８７を持っている。
直列データが共通線１８８を介して、各々のアンド・ゲ
ートの対応する入力に供給される。例として、ラッチ１
７２からの指令が復号器１７４によって復号されて、８
ビット出力線が論理高レベルになると仮定する。云い換
えれば直列データの入力を８ビットの奥行を持つ並列ビ
ットの画素値に変換するとする。即ち、８個の有意ビッ
トがあり、残りの４ビットはこの例では全部０である。
次に、ビット・ストリームがスキュー戻し回路から線１
６４を介して供給されていると仮定する。最初の８ビッ
トが全部論理１であると仮定する。８ビット選択線１８
９が論理高レベルにあると、それが接続されたアンド・
ゲート１８２の入力は論理１レベルにとゞまる。この
時、ビット・ストリーム中の最初の論理１が線１６４及
び１８８を介して入り、アンド・ゲート１７５乃至１８
２の共通入力に供給される。然し、アンド・ゲート１８
２だけが、８ビット線１８９が高になることによって付
能されている。この為、アンド・ゲート１８２の出力が
高になり、この信号が、マスタ・シーケンサから供給さ
れる線１９１のビット速度クロック・パルスと一致し
て、オア・ゲート１８７からデータ入力Ｄ４にゲートさ
れる。線１８８に次のビットが入り、それが論理１であ
ると仮定すると、付能れたアンド・ゲート１８２の出力
が再び高になり、オア・ゲート１８７がこの論理１をデ
ータ入力Ｄ４に伝搬させる。その間、２番目のクロック
・パルスが発生した時、レジスタ９０のＤ４にある前の
１レベルがレジスタ１９０のＱ４及びデータ入力Ｄ５に
現われる。次のビット及びビット速度クロック・パルス
が発生する時、最初の論理１がレジスタ１９０の出力Ｑ
５に歩進する。レジスタ１９０の出力Ｑ５が論理１であ
る時、この信号が線１９３を介してレジスタ１９２のデ
ータ入力Ｄ６に伝送される。段から段へのこの歩進が続
けられ、レジスタ１９２の６つの出力線Ｑ６及びＱ１１
が全部論理高レベルになり、レジスタ１９０の出力Ｑ５
及びＱ４もそうなる。回路を調べれば判るが、８ビット
に変換する場合、レジスタ１９０の４つの出力Ｑ０乃至
Ｑ３は最初に０にリセットされていて、全部０にとゞま
る。この為、この例で、Ｑ０及びＱ３が論理０レベル
で、Ｑ４乃至Ｑ１１が論理１レベルであると、これらの
信号が一時的にラッチ１９４及び１９５に貯蔵される。
次にマスタ・シーケンサから第３図の線１９６を介して
画素速度クロック信号が供給される。これは、最下位ビ
ット（ＬＳＢ）がラッチ１９５の一番下の出力線に現わ
れる様にして、ラッチの信号をその６つの出力線１９７
及び１９８に切換えさせるクロックであり、全ての論理
１が６つの出力線１９８及びラッチ１９４からの線１９
７の内の一番下の２つの出力に現われる。上側の４つの
出力線１９７が、この例では、全部０を持っている。

例えば直列ビット・データを１２ビット長を持つ画素に
変換する指令が画素の長さを選択するレジスタに与えら
れた場合の第８図の可変ビット長直並列変換器の動作は
同様である。この場合、復号器１７５からの１２ビット
線が高になって、アンド・ゲート１７５を付能して、レ
ジスタ９０のデータ入力Ｄ０に対する入力ゲートとな
り、ビット値がレジスタ１９０、１９２を歩進する。

ディスクの各々の出力チャンネルに対し、第８図に示す
形式の１つの直並列変換器があることを承知されたい。
要約すれば、ディジタル・ディスク駆動装置に貯蔵され
た像画素は、この例では８ビットから１２ビットまでの
可変のビット長を持っている。駆動装置からの直列ビッ
ト・ストリームが、第８図のプログラム可能な直並列変
化器によって適当なビット長を持つ画素に変換される。
それが、１２ビットより短い長さの画素では、先頭の全
てのビットを０にする。直列データがＰＡＬ １７０に
入力され、普通の直並列変換器の適当なビット位置に出
力される。入力ビットが行くビット位置は、この例では
４つの画像の長さを選択する入力に関係する。変換器の
レジスタに対する適当な数のビット速度クロックの後、
ラッチがクロック動作によって、画素を並列形式で捕捉
する。こうしてＰＡＬ １７０が変換器の最初の４ビッ
トの帰還通路に入り、入力データに対する多重化作用を
すると共に、使われていない全ての更に上位のビットに
０を詰込む。第８図の変換器は物理的にはディスク・デ
ータ・プロセッサ７２内にある。変換器は前に第５図に
ついて、ディスクからの読取り及びディジタル・バッフ
ァ・メモリ５９への書込みに関連して説明した。再び第
５図について云えば、第８図の変換器の作用を受けた並
列画素が第５図の多重化器１７０を介して母線２００か
らＤＢＭ ５９に送られることが判る。それらが、第５
図に示すメモリ・コントローラ６１により、適正な位置
にアドレスされる。前に述べた様に、ディスクのタイミ
ング信号と同期してＤＢＭ ５９に書込まれるが、表示
の為にＤＢＭ ５８から読出す時は、ビデオ装置の垂直
同期パルスを時間ベースとして使わなければならない。
直列像画素データを並列データに変換するのにこの変換
器を用いたのは例であるが、当業者であれば、並列デー
タを直列ビット・ストリームとして伝送し、このビット
・ストリームを再び並列ビット・データに構成し直さな
ければならない時には、何時でもこの可変ビット長変換
器を使うことが出来ることが理解されよう。

第１図に示した装置の別の新しい特徴は、ディスク・バ
ッファ・メモリ５９からディスク記録装置に像データを
転送する為の時間を最短にして、並列転送形ディスク駆
動装置の記録速度を越えない様にする態様である。前に
述べた様に、Ｘ線像の視野は円形である。ディスク・バ
ッファ・メモリの各ページがそのｘ、ｙ座標によって同
定し得る記憶位置の矩形配列であると仮定する。この
為、第１図の母線６０にＤＶＰ ３２から出力されるビ
デオ画素信号がディスク・バッファ・メモリ５９に書込
まれる時、水平走査線毎に行なわれる。水平走査線時間
は５１２個の画素より長く、ラスター内に５１２本より
も多くの水平走査線があれば、像が水平走査線の全体の
幅に重ならず、垂直方向にも全ての水平走査線と重なら
なくなる。ビデオ信号は全ての水平走査線にわたって、
画素毎にディスク・バッファ・メモリ配列にクロック動
作で送込まれるから、円形像の周りの存在しない記憶位
置をアドレスしても何の意味もない。然し、ディスク・
バッファのページを読出して像データをディスクに書込
むことが出来る様にする時、有用な診断情報を含む像の
円内にある画素だけをアドレスしてディスクに転送すれ
ば、ＤＢＭ ５９からのデータの転送時間を最短にする
ことが出来る。同様に、円形の区域又は有用な像の区域
を表わすデータだけがディスクに記録されゝば、それを
ディスクから読出して、もとの円形パターンでメモリ内
に像データを再び形成する為に、アドレスしなければな
らないＤＢＭ ５９内の位置だけに書込むと、時間を節
約することが出来る。

第６図は、円形像の境界の内側にある画素だけをアドレ
スし、又はＤＢＭ ５９から読出してディスクに書込む
のに関係するメモリ・コントローラ６１の構成部品を示
す。ビデオ垂直帰線消去パルスが発生して像フレームを
開始する時、計数器が像の天辺から、円形像内の一番上
の画素を持つ水平走査線に対する接点まで、水平ラスタ
線を計数する。この接点は、一番上の水平走査線にある
こともあるし、或いはそれより下のこともある。これ
が、ＤＢＭからアクセスしてディスクに書込む為にアド
レスされる最初の画素又は画素群である。その時点か
ら、水平走査線を下向きに計数し、走査線上で最初の像
画素が現われる点に対応する新しいＸ開始アドレスを発
生する。後で説明するが、この発明では、任意の水平走
査線の読出しの終りは、円形像が対称的であることを活
用することによって行なわれる為、各々の水平走査線で
像画素が終るＸ停止アドレスを発生する必要がない。円
形像をどの様にＤＢＭ ５９からアクセスして、ディス
クに書込むかを次に第６図について詳しく説明するが、
他の形の像も、ビデオ・モニタのスクリーン上の中心線
に対して対称的である限り、同じ様にディスクに書込む
ことが出来ることを承知されたい。

第６図の左上には、ビデオ・プロセッサ・コントロー
ラ、即ちＶＰＣ ２６から来る多数の線又は母線が示さ
れている。ＶＰＣ ２６がこの母線を介してＹ読取開始
アドレスを供給する。Ｙ方向は水平走査線から水平走査
線へと下向きであり、Ｘ方向は水平走査線を構成する画
素の行に沿っている。Ｙ読取開始アドレスがレジスタ２
１０に装入される。Ｙアドレス開始アドレス・レジスタ
の左側に多重化器２１１が示されている。これは２つの
入力Ｔ及びＤを有する。Ｔはテレビジョン又はビデオ・
タイミング速度の略であり、Ｄはディスク・タイミング
速度の略である。ディスクのタイミングは、ディスクに
像画素データを書込む時並びにディスクから像画素デー
タを読取る時に使われる。Ｙ読取開始アドレスがＶＰＣ
２６によってレジスタ２１０に装入されるが、ＤＤＰ
７２から像開始と名付けた線２１２を介して像開始信
号が発生されるまでは、何も起らない。像開始信号は、
ディスクに対する書込みを開始すべき時刻を表わす。こ
れは、ディスクの書込みヘッドが像データがまだ書込ま
れていないセクタの上にある時に発生しなければならな
いからである。Ｙ読取開始アドレス・レジスタの出力線
２１３が、そこから像を読取るべきＤＢＭ ５９のペー
ジを選択する、ＶＰＣ ２６から取出した信号を供給す
る。像開始信号がＤ入力から多重化器（ＭＵＸ）２１１
を介してブロック２１４で示すＹ読取計数器に結合され
る。Ｙ読取計数器が水平走査線を最初の走査線から減数
計数し、像データがある最初の水平走査線で降りた時、
それを円形像との接点と呼ぶことが出来るが、最初のＹ
読取アドレスがＭＵＸ ２１５から送出され、このアド
レスがＹアドレス母線２１６を介してＤＢＭ ５９のア
ドレス復号器（図に示してない）に伝送される。Ｙ読取
計数器２１４は、ことごとくの水平走査線の像データの
終りに、読取Ｘの終り信号によって増数される。この読
取Ｘの終り信号は線２１７から入り、ＭＵＸ ２１８の
Ｄ入力に入り、その出力線がＹ読取計数器２１４に通じ
ていて、この計数器を増数する。円の先には像情報がな
いから、像の円を越えて、読取中の水平走査線の終りま
で、水平方向の読出しが拡大しない様に、Ｘの終り信号
が供給される。勿論、各々のＹアドレスと共に、ＤＢＭ
５９に対してＸ読取アドレスを供給しなければならな
い。Ｙ読取計数器２１４のカウントが母線２１９を介し
てＸ読取開始のプログラム可能な読出専用メモリ（ＰＲ
ＯＭ）２２０に供給される。像の種々の寸法又は形に対
するデータをプログラムする場合、このＰＲＯＭはＲＯ
Ｍにすることが出来る。メモリ２２０がルックアップ・
テーブルを持っており、走査線に対する大体のＸ読取開
始アドレスを貯蔵したランダム・アクセス・メモリ２２
０にすることが出来る。何れにせよ、Ｙ読取計数器の減
数計数の結果として、像の円内にある有用な画素データ
を持つ最初の水平走査線に達した時、この計数器のカウ
ントがＰＲＯＭ ２２０に対する入力アドレスとなり、
そのアドレスは計数された水平走査線の数であり、その
出力は、Ｙ読取計数器２１４が下向きに計数して来た時
の特定の水平走査線に対するＸ読取開始アドレスであ
る。任意の水平走査線に対するＸ読取開始アドレスが母
線２２１を介してＭＵＸ ２２２の入力に結合される。
このＭＵＸは２つの入力を持ち、その一方が小さな円で
表わされ、他方はこの例では単純に接地されていて、矩
形で表わされている。その意味は、全ての画素を読出す
場合、それらが像情報を持っていてもいなくても、ディ
スク・バッファ・メモリを普通の直角座標形式で読出す
ことも出来るということである。然し、この発明では、
Ｘ開始アドレスがＭＵＸ ２２２を介してＭＵＸ ２２
３のＤ入力に伝送される。更にこのアドレスがＸ読取計
数器２２４及び別のＭＵＸ ２２５に伝送され、このＭ
ＵＸ ２２５からＸアドレス母線２２６を介して、周知
の様に、メモリ配列の一部分であるアドレス復号器（図
に示してない）に伝送される。

Ｘ読取開始アドレスが任意の所定の走査線で出た後に、
選ばれたＤＢＭ ５９のページから画素データが転送さ
れる度に、Ｘ読取又は画素計数器２２４が増数される。
増数信号は第４図について説明したＦＩＦＯ入力制御部
１２１から来る。メモリ・コントローラ６１がＦＩＦＯ
入力制御部からの読取要請を受取り、線１３３に読取確
認信号を出す。これが、読取要請線１３２及び読取確認
線１３３を示した第６図に図式的に示されている。増数
信号がＭＵＸ ２２８のＤ入力に接続された線２２７を
介して、Ｘ読取計数器２２４に送出される。増数信号は
最終的には線２２９を介してＸ読取計数器２２４に出力
される。Ｘ読取計数器からの出力母線に結合された分岐
母線２３０には、任意の所定の水平走査線に対する現在
Ｘアドレスがある。母線２３０がディジタル比較器２３
１の入力Ａに結合される。任意の所定の水平走査線で読
出す時に、Ｘ読取開始のＰＲＯＭ ２２０から出力され
るアドレスが、母線２３２を介しての２の補数装置２３
３に結合される。ディジタル・アドレス内の全ての０を
１に変換し、全ての１を０に変換し、その後１を加算す
ることにより、開始アドレスの２の補数が普通の方法で
求められる。公知の様にこれによって実質的にもとの数
の負数が得られる。今の場合、これは像の円内にある任
意の水平走査線に対するＸ読取開始アドレスである。円
が垂直中心線に対して対称的であるから、比較器の入力
Ａに対する現在Ｘ読取アドレスを２の補数にしたＸ読取
開始アドレスと比較することが出来る。これは水平走査
線上で、Ｘ開始点から中心まで画素を計数し、その後Ｘ
の終りの表示として、０に達するまで同じだけ減数計数
することゝ同じである。比較器２３１が同じ結果を達成
する。比較が成立すると、Ｘ終りが表示され、発生され
る出力信号が前に述べた線２１７を介してＹ読取計数器
２１４に伝送される。これがＹ読取計数器２１４を増数
し、Ｘ読取開始ＰＲＯＭ ２２０に対して新しいアドレ
スを供給するので、このＰＲＯＭが次の水平走査線並び
に像の円内で始まり且つ終る後続の水平走査線に対する
Ｘ読取開始アドレスを発生することが出来る。像データ
を持つ走査線の始めに線２１２から来る像開始信号によ
り、又はその後で線２１７の読取Ｘの終り信号により、
Ｘ読取計数器２２４に開始アドレスが装入される。両方
の信号がオア・ゲート２３４でゲートされ、ＭＵＸ ２
３５を介してＸ読取計数器２２４に結合される。前に第
４図について読取走査全体について説明したが、ＤＢＭ
５９から母線１２５に出力される画素が夫々のＦＩＦ
Ｏ １２６乃至１３０に入力され、その後画素がＤＤＰ
７２内にある変換器１３６乃至１４０で直列データに
変換され、その後並列チャンネル０乃至４を介して直列
ビットとしてディスクの入力に伝送されて、次々に続く
画素が夫々のディスクに同時に書込まれる様にする。

次にディスクから像データを読取ってＤＤＭ ５９のペ
ージに書込む場合を説明する。第１図及び第６図に示す
様に、像データがＤＤＰ ７２から母線２００を介して
ＤＢＭ ５９に送られる。第６図で、右上領域にあるＶ
ＰＣ ２６からの母線を再び用いて、Ｙ書込み開始アド
レスをレジスタ２５０に装入する。Ｙ書込み開始アドレ
スを装入した後、ＤＤＰ ７２によって線２１２に像開
始信号が発生されるまでは、何も起らない。これは、デ
ィスクの読取ヘッドが、そこから像データの読取を開始
すべきセクタ上にあることを保証する。像データを書込
むべきＤＢＭ ５９内のページが、線２９９の信号によ
って付能される。像開始信号がＭＵＸ ２９８のＤ入力
からＹ書込みアドレス計数器３００に結合される。レジ
スタ２５０にあるＹ書込み開始アドレスは、書込むべき
像データが存在する水平走査線のアドレスである。次の
像開始信号の発生に応答して、この開始アドレスが装入
される。その時、Ｙ書込みアドレス計数器３００は、書
込むべき最初の水平走査線のアドレスを持っている。Ｙ
書込みアドレスがＭＵＸ ２１５及びＹアドレス母線２
１６を介してＤＢＭのページに対するアドレス復号器
（図に示してない）に送出される。

ことごとくの水平走査線の終りに、Ｙ書込みアドレス計
数器３００が線３１７の書込みＸの終り信号によって増
数される。この信号がＭＵＸ ３１８を介して計数器３
００に行く。Ｙアドレス・カウントは母線３０２を介し
て、ＰＲＯＭ又はＲＡＭにすることが出来るＸ書込み開
始メモリ３０１にも送られ、水平走査線上で書込むべき
最初の像画素のＸ位置を決定する。メモリ３０１が各々
の水平走査線に対するＸ書込み開始アドレスのルックア
ップ・テーブルになる。

Ｘ書込みアドレスがＸ書込み計数器３０３によって発生
される。Ｘ書込み開始アドレスが書込みメモリ３０１か
ら母線３１９、ＭＵＸ ３０４、ＭＵＸ ３０５のＤ入
力を介して、その出力からＸ書込み計数器３０３に伝送
される。対応するＹアドレスに対するＸ書込みアドレス
が、Ｘアドレス母線２０６を介してＤＢＭ ５９のアド
レス復号器に入力される。Ｘ書込み開始メモリ３０１の
出力は母線３０６を介して２の補数装置３２０にも伝送
される。現在の水平走査線に対するＸ書込みアドレスの
２の補数が、装置３２０から母線３２１を介して比較器
３０７の入力Ｂに送出される。Ｘ書込み計数器３０３に
ある現在Ｘ書込みアドレスが母線３２２を介して比較器
３０７の入力Ａに供給される。比較器３０７が現在Ｘア
ドレスとＸ開始アドレスの２の補数とを比較し、それら
の値が一致する時、線３１７に出るＸの終り信号がＭＵ
Ｘ ３１８を介して送られ、Ｙ書込み計数器３００を次
の下側の水平走査線アドレスに増数する。増データを持
つ走査線の初めに線２１２から来る像開始信号により、
又はその後で線３１７の書込みＸ終り信号により、Ｘ書
込み計数器３０３に開始アドレスが装入される。両方の
信号がオア・ゲート３２３を通り、ＭＵＸ ３２４を介
してＸ書込み計数器に結合される。

画素データが書込まれた後、同期化回路３２６から線３
２５に出る書込み確認（ＷＲＡＣＫ）信号により、Ｘ書
込み計数器３０３が増数される。ＷＲＡＣＫ信号は、Ｄ
ＤＰ ７２から線３２７の書込み（ＷＲ）要請を受取っ
たことによって発生される。これらの信号線が第３図に
も示されている。

以上図面に示した様に、第６図の回路は、対称的な像の
境界内にある像データだけを、ＤＢＭ ５９から読出し
てディスクに書込み、或いは逆にディスクから読出して
ＤＢＭに書込むことが出来る様にする。像に対する背景
となる、像を取巻く画素は実質的にアドレスする必要が
なく、この為、ディスクからＤＢＭへ、そしてＤＢＭか
らディスクへ像データを転送する為の時間が最短にな
る。要約すれば、この両方の形式の転送で、各々の水平
走査線に対するＸ開始アドレスが、Ｙアドレスによって
確認されるどの水平走査線を書込むか（読出すか）に応
じて、Ｘ書込み（Ｘ読取）アドレス計数器から装入され
る。Ｘ書込み（Ｘ読取）アドレスがこの場所から開始
し、書込み（読取）確認信号によって増数されて、続く
アドレスに進む。各々の水平走査線の終り又は像の初め
に、新しい開始アドレスが計数器に装入される。像デー
タの終り、即ち、Ｘ終りが、現在ＸアドレスをＸ開始ア
ドレスの２の補数と比較することによって決定される。
こういうことが可能なのは、像が、表示スクリーン上の
水平走査線と交差する仮想の垂直中心線と一致する、像
を通る垂直中心線に対して対称的であると仮定した為で
ある。

この発明の考えを実施する最善の様式と考えられるもの
を詳しく説明したが、以上の説明はこの発明を例示する
ものであって制約するものではない。この発明は種々の
形で実施することが出来、特許請求の範囲のみによって
限定されることを承知されたい。

【図面の簡単な説明】

第１図は像のビデオ信号表示を発生する部分、像データ
を収集して処理する部分、及び像を磁気ディスクに記録
し、ディスクから像を検索し、発生された時又はディス
クから検索した時に像を表示する部分の３つの主要部分
で構成された装置のブロック図、第２図は並列データ入
力形ディスク書込み及び読取ヘッド装置の略図、第３図
は記録装置に使われるディスク・コントローラの主な要
素を示すブロック図、第４図は記録ディスク又はレコー
ドに書込む為に像データを条件づけるのに関係する回路
部品のブロック図、第５図はディスクからデータを読取
り、それをディスク・バッファ・メモリに書込むのに関
係する回路部品のブロック図、第６図はメモリ・コント
ローラの部品のブロック図であり、この図面にはディス
クとのデータ転送を、有用な円形像区域を構成するデー
タに制限するのに関係する部品が示されている。第７図
は並列転送形ディスク駆動装置から読出される画素デー
タのスキュー戻し回路の回路図、第８図は可変ビット長
直並列変換器のブロック図、第９図はこの発明に従って
並列転送形ディスクに記録する時のタイミングを示す時
間線図、第１０図はディスク駆動装置の動作に関する別
の時間線図である。 主な符号の説明 ＣＨ０乃至ＣＨ４：４チャンネル ０乃至３：ヘッド １５５：直並列変換器 １５７：ラッチ １５８：同期検出器 １５９：ＦＩＦＯメモリ １６０：マスター・シーケンサ １６３：並直列変換器 １６５：読取シーケンサ

フロントページの続き (72)発明者 ジヨン・エドワード・セレク アメリカ合衆国、ウイスコンシン州、オコ ノモワツク、クレストビユー・ドライブ、 ダブリユー・358、エヌ・5351（番地なし) (72)発明者 ルイス・ジヨン・ゴード アメリカ合衆国、ウイスコンシン州、ミル ウオーキー、エス・568ストリート、2650 番 (72)発明者 マイケル・アンソニー・ピーターズ アメリカ合衆国、ウイスコンシン州、ウオ ークシヤー、エス・グランビユー・ブルー バード、1039番 (72)発明者 ガード・メウイズ アメリカ合衆国、ウイスコンシン州、ニユ ー・ベルリン、エー・ピー・テイー・18、 キヤリツジ・レーン、1520番

Claims (9)

【特許請求の範囲】
1. 【請求項１】像を表わすビデオ・カメラのアナログ・ビ
   デオ出力信号をビデオ・フレーム内の像を構成する画素
   の強度に対応するディジタル・データに変換する装置で
   あって、前記装置が、 像のデータが発生されるのにつれて、次々のビデオ像フ
   レームに対するディジタル化した画素データをディスク
   に書込むと共に、該データを前記ディスクから読取る手
   段を有し、 一定速度で一緒に回転し得る同軸の複数個の磁気ディス
   ク、及び複数個の読取／書込みヘッド・トリーを持つ磁
   気ディスク記録手段を有し、１つのトリー内の或るヘッ
   ドは１つのディスクの記録トラックと磁気結合される様
   に配置されており、他のヘッドは隣接するディスクの対
   応するトラックに結合される様に配置されていて、夫々
   のディスクに対し並びに該ディスクからディジタル・デ
   ータの並列転送を行ない、全てのトリーの共通の半径位
   置がシリンダとして限定されており、前記ディスクはセ
   クタに分割されていて、各セクタの初めを表わすセクタ
   ・パルスの発生する信号が記録されており、前記磁気デ
   ィスク記録手段は、ディスクの各々の回転の初めを表わ
   す割出しパルスを発生する手段、及び指令信号に応答し
   て前記トリー及びそのヘッドを位置ぎめする作動手段を
   含んでおり、更に、 複数個のページで構成され、各々のページが１つの像フ
   レームを構成する画素を貯蔵するのに十分な位置を持っ
   ており、且つデータ入力手段及び出力手段を持つディス
   ク・バッファ・メモリ（ＤＢＭ）手段と、 前記読取／書込みヘッド手段に夫々結合された回路手段
   を含んでいて、前記ディスク・バッファ・メモリ手段に
   結合され、前記磁気デイスク記録手段から取出したタイ
   ミング信号によって制御されて、前記バッファ・メモリ
   手段から前記ディスクにデータを書込む時は、並列画素
   データを直列ビット・データに変換して、直列ビット・
   データの群がトリーにある対応する読取／書込みヘッド
   に並列に伝送される様に作用すると共に、ディスクから
   画素データを読取る時は、夫々の読取／書込みヘッドか
   らの直列ビット・データを前記ＤＢＭに転送する並列画
   素データに変換する様に作用するディスク・データ・プ
   ロセッサ（ＤＤＰ）手段と、 前記ＤＢＭに結合されたメモリ・コントローラ手段及び
   母線手段とを有し、前記メモリ・コントローラ手段は前
   記ＤＢＭに対し、同時に読取及び書込み画素及びバッフ
   ァ・メモリ・ページ・アドレス及び制御信号を発生し、
   前記メモリ・コントローラ手段は１つのページに読取ア
   ドレスを供給すると同時に別のページに対する書込みア
   ドレスを供給し、前記メモリ・コントローラ手段は、デ
   ィスクに書込む為の像データの転送の際、ビデオ・フレ
   ームのタイミングと同期したバッファ・メモリ書込みア
   ドレスを発生すると共にＤＤＰのタイミングと同期した
   バッファ・メモリ読取アドレスを発生し、且つディスク
   から読取ってＤＢＭに書込む像データの転送の際は、Ｄ
   ＤＰのタイミングと同期したＤＢＭ書込みアドレスを発
   生すると共にビデオ・フレームのタイミングに同期した
   ＤＢＭ読取アドレスを発生する様に作用し、更に、 ディジタル指令、データ値および制御情報を貯蔵する複
   数個のレジスタ手段と、 前記レジスタ手段に前記指令を装入する様に作用し、或
   る指令の装入は、ビデオ・フレーム同期信号に応答して
   行なわれ、かつディスク割出し同期信号に応答して別の
   指令を同時に装入する様なビデオ・プロセッサ・コント
   ローラ（ＶＰＣ）手段と、 若干の前記レジスタ手段を含んでいて、ディスクの回転
   毎に前記ディスク作動手段及びディスク読取／書込み動
   作を制御する指令を受取ると共に、前記ディスク・デー
   タ・プロセッサを通るデータの流れを制御するディジタ
   ル・ディスク・コントローラ（ＤＤＣ）手段とを有し、
   該ＤＤＣは、割出しパルスが発生した時、前記レジスタ
   手段に夫々指令を装入すると共に、任意の１つの割出し
   パルスの後、装入された指令を対応するレジスタ手段に
   シフトして、次に発生する割出しパルスに応答して該指
   令を実行する様にした、装置。
2. 【請求項２】特許請求の範囲１）に記載した装置に於
   て、ディスクに書込む際に前記メモリ手段から読取る為
   の前記バッファ・メモリ手段に対するアドレスが、像を
   形成する画素データを含んでいる前記メモリ手段内のア
   ドレスだけであり、ディスクから読取る際に前記メモリ
   手段に書込む為の前記バッファ・メモリ手段に対するア
   ドレスが、ディスクに貯蔵されていて像を形成する画素
   に対するアドレスだけである装置。
3. 【請求項３】特許請求の範囲１）または２）に記載した
   装置に於て、前記並列画素データが画素１個あたり予定
   数の有意ビットを持っており、前記ディスク・データ・
   プロセッサ（ＤＤＰ）手段が、ディスクに書込む際に並
   列画素データを直列画素に変換すると共に、ディスクか
   ら読取る際に、前記直列画素データを同じ数の有意ビッ
   トを持つ並列画素データに変換する手段を持っており、
   該変換する手段は前記レジスタ手段にある選択可能な画
   素長を表わす指令に応答して、直列ビット・データを該
   指令に対応するビット長を持つ並列画素データに変換す
   る、装置。
4. 【請求項４】特許請求の範囲１）乃至３）のいずれか１
   項に記載の装置に於て、前記磁気ディスク記録手段の読
   取／書込みヘッドが像の読取又は書込みを開始する用意
   が出来た時に、前記磁気ディスク記録手段が像開始信号
   を発生し、更に 前記バッファ・メモリ手段との間で転送されるデータを
   実際に像情報を表わす有効画素データに制限することに
   よってディスクの貯蔵条件を引下げる手段と、該引下げ
   る手段が、 前記ＤＢＭのフレームから有効像データを読取るべき第
   １の水平走査線のディジタルＹ読取開始アドレスが装入
   される第１のレジスタ手段と、 前記Ｙ読取開始アドレスに対する入力手段を持ってい
   て、前記像開始信号に応答して計数を開始し、水平走査
   線毎に１だけ増数されて、有効像データが現われる走査
   線を表わす一連のＹアドレスを発生する第１の計数器
   と、 該計数器によって発生されたＹアドレスを前記ＤＢＭの
   アドレス入力手段に結合するように選択的に作用する第
   １結合手段と、 入力手段及び出力手段を持つと共に、各々の水平走査線
   にある最初の有効像データ画素のＸアドレスを発生する
   ルックアップ・テーブルを持っていて、前記第１の計数
   器からの現在Ｙアドレスの入力に応答して、対応する水
   平走査線の最初の有効像画素データのＸアドレスを出力
   するＸ読取開始アドレス・メモリ手段と、 入力手段及び出力手段を持っていて、該入力手段が前記
   Ｘ読取開始アドレス・メモリ手段の出力に結合されて、
   読取中の記憶されている走査線を表わすＹアドレスを前
   記アドレス・メモリ手段が受取る順序で、前記Ｘ読取開
   始アドレスが相次いで装入され、該走査線の相次ぐ画素
   のＸ位置に対して１だけ増数され、こうしてそのＹアド
   レスが現在前記ＤＢＭに入力されている任意の走査線に
   対し、該水平走査線内の画素に対するＸアドレスを前記
   出力手段に発生するＸ読取計数器と、 該Ｘ読取計数器の出力手段からの、現在Ｙアドレスに関
   連したＸアドレスを前記ＤＢＭのアドレス入力手段に選
   択的に結合するように作用して、該ＤＢＭから画素デー
   タを読取る第２結合手段と、 走査線の有効像画素に対するＸ開始アドレスに対する入
   力手段を持つと共に出力手段を持っていて、前記Ｘ開始
   アドレスを該Ｘ開始アドレスに相当する負数に変換する
   様に作用する２の補数装置と、 前記２の補数にしたＸ開始アドレスを受取る１つの入
   力、及び前記Ｘ読取計数器の出力からの現在画素Ｘアド
   レスを受取る別の入力を持つと共に、出力手段を持って
   いて、水平走査線に対する２の補数にしたＸ開始アドレ
   ス並びに前記計数器からの現在Ｘアドレスに応答して、
   比較により、像が対称的である為には、水平走査線の有
   効像データの読取を終りにしなければならない場所を表
   わすＸ終り信号を比較器の出力手段に発生する比較器手
   段と、 前記Ｘ終り信号を前記Ｙ読取アドレス計数器に印加して
   該計数器を増数すると共に、前記Ｘ読取開始アドレス・
   メモリ手段のルックアップテーブルに新しいＹ読取アド
   レスを供給して、該ルックアップテーブルが次の水平走
   査線に対するＸ読取開始アドレスを発生することが出来
   る様にする手段とを有する装置。
5. 【請求項５】特許請求の範囲４）に記載した装置に於
   て、ディスクから像データを読取り、対称的な像を限定
   する有効像データを定めるバッファ・メモリ手段の位置
   にのみ、該データを書込むために、 ディスクから読取りながら有効像データを前記ＤＢＭに
   書込むべき最初の水平走査線のディジタルのＹ書込み開
   始アドレスが装入される第３のレジスタ手段と、 前記Ｙ書込み開始アドレスに対する入力手段を持ってい
   て、前記像開始信号に応答して計数を開始し、水平走査
   線毎に１だけ増数されて、前記ＤＢＭに有効像データを
   書込むべき走査線を表わす一連のＹアドレスを発生する
   第３の計数器と、 該計数器によって発生されたＹアドレスを前記ＤＢＭの
   アドレス入力手段に結合するように選択的に作用する前
   記第１結合手段と、 入力手段及び出力手段を持つと共に、各々の水平走査線
   の最初の有効像データ画素のＸアドレスを発生するルッ
   クアップ・テーブルを持っていて、前記第３の計数器か
   ら現在Ｙアドレスが入力されたことに応答して、対応す
   る水平走査線の最初の有効像画素データのＸアドレスを
   出力するＸ書込み開始アドレス・メモリ手段と、 入力手段及び出力手段を持っていて、該入力手段が前記
   Ｘ書込み開始アドレス・メモリ手段の出力に結合され
   て、該アドレス・メモリ手段が読取中の記憶されている
   走査線を表わすＹアドレスを受取る順序で、前記Ｘ書込
   み開始アドレスが順次装入される様になっていて、走査
   線の相次ぐ画素のＸ位置に対して１ずつ増数され、こう
   してそのＹアドレスが現在ＤＢＭに入力されている任意
   の走査線に対し、水平走査線内の画素に対するＸアドレ
   スをその出力手段に発生するＸ書込み計数器と、 該Ｘ書込み計数器の出力手段からの、現在Ｙアドレスに
   関係したＸアドレスを前記ＤＢＭのアドレス入力手段に
   結合して、こうしてディスクからの画素データをＤＢＭ
   に書込ませるように選択的に作用する前記第２結合手段
   と、 走査線内の有効像画素に対するＸ書込み開始アドレスに
   対する入力手段を持つと共に出力手段を持っていて、該
   Ｘ書込み開始アドレスを該アドレスに相当する負数に変
   換する様に作用する２の補数装置と、 ２の補数にしたＸ書込み開始アドレスを受取る１つの入
   力及び前記Ｘ書込み計数器の出力からの現在画素のＸア
   ドレスを受取る別の入力を持つと共に出力手段を持って
   いて、水平走査線に対する２の補数にしたＸ書込み開始
   アドレス並びに前記計数器からの現在Ｘアドレスに応答
   して比較して、像が対称的である為には、水平走査線の
   有効像データの書込みを終りにしなければならない場所
   を表わすＸ終り信号を当該比較手段の出力手段に発生す
   る比較手段と、 前記Ｘ終り信号を前記Ｙ書込みアドレス計数器に印加し
   て該計数器を増数すると共に、新しいＹ書込みアドレス
   を前記Ｘ書込み開始アドレス・メモリ手段のルックアッ
   プ・テーブルに供給して、該ルックアップテーブルが次
   の水平走査線に対するＸ書込み開始アドレスを発生する
   ことが出来る様にする手段とを有する装置。
6. 【請求項６】特許請求の範囲１）乃至５）のいずれか１
   項に記載の装置において、前記読取／書込みヘッドは複
   数個のディジタル・データ伝送チャンネルを前記磁気デ
   ィスク記録手段のディスクに夫々磁気的に結合し、マス
   タ・クロックが夫々のディスクに対する書込みを制御
   し、前記ディスクからの前記データの読取の際、各々の
   チャンネルに対し、前記データのビットを限定するビッ
   ト読取クロック・パルス列、並びに前記ディスクから取
   出され、有効データに先立つ同期データ・ビット群を前
   記磁気ディスク記録手段が発生する様になっており、前
   記チャンネル内の前記クロック・パルスは時に互いに同
   期外れになることがあって、その為にディスクの読出し
   の際、データ・ビットが相対的に時間がスキューし、更
   にスキュー戻し回路を有していて、該スキュー戻し回路
   が、割出し及びセクタ・パルスに応答して全ての前記チ
   ャンネルに対してクロック・パルス信号を発生するマス
   タ・シーケンサ手段を有し、 各チャンネルは、関連するディスクからの直列ビットに
   対するデータ入力及び該チャンネルの前記ビット読取ク
   ロックに対する入力を持つと共に、予定数の並列ビット
   出力を持つ直並列変換器手段を持っており、更に、 前記変換器手段の並列ビット出力に結合されていて、前
   記同期データを検出したことが、有効データを構成する
   直列ビットが続くことを表わす様な同期検出手段と、 前記変換器手段の夫々の並列ビット出力に結合された並
   列ビット入力を持つと共に対応する出力及び入力クロッ
   ク・パルスを受け取るクロック入力を持っていて、その
   クロック速度が前記直並列変換器手段に対するビット読
   取クロック速度の端数であって、ことごとくの入力クロ
   ック・パルスに対し、前記予定数のビットが前記変換器
   手段から当該ラッチ手段に転送される様になっているデ
   ィジタル・ラッチ手段と、 該ラッチ手段の対応する出力に結合された並列ビット入
   力を持ち、対応する並列ビット出力を持ち、前記読取ク
   ロック速度の前記端数となる様な入力クロック・パルス
   を受け取るクロック入力を持つと共に、前記マスタ・シ
   ーケンサ手段から供給される出力クロックを持ってい
   て、並列ビットが当該ＦＩＦＯメモリ手段から一緒に転
   送される速度を制御する先入れ先出し（ＦＩＦＯ）メモ
   リ手段と、 該ＦＩＦＯメモリ手段の対応する出力に結合された並列
   ビット入力を持つと共に、前記マスタ・シーケンサ手段
   から供給されるビット速度出力制御クロックを持ち、且
   つ直列配置のビットに対する出力を持っている並直列変
   換器手段と、 その入力が前記同期検出器手段に結合されていて、前記
   同期データを検出したことに応答して、前記入力クロッ
   ク・パルスを前記ラッチ手段及びＦＩＦＯメモリ手段に
   対し発生する別のシーケンサ手段とを有する、装置。
7. 【請求項７】特許請求の範囲６）に記載した装置に於
   て、前記ビット読取クロック速度は、前記直並列変換器
   手段が一度に前記ディジタル・データ・ビット群からの
   ４つの直列ビットを並列ビットに変換する様になってお
   り、前記ラッチ手段に対するクロック入力速度が前記ビ
   ット読取クロック速度の１／４である、装置。
8. 【請求項８】特許請求の範囲３）乃至７）のうちのいず
   れか１項に記載した装置に於て、前記変換する手段が前
   記直列ビット・データを画素１個当り同じ予定数の有意
   ビットを持つ並列画素データに再び形成する様に作用す
   るプログラム可能な直並列変換手段を有し、前記変換す
   る手段が、 前記レジスタ手段に結合されてそれから並列画素のビッ
   ト長を表わす前記指令を受取る入力手段及び複数個の出
   力手段を持っていて、前記指令によって表わされたビッ
   ト長に対応する付能信号を発生する様に作用する復号手
   段と、 受取ろうとする最大ビット長のデータ群に対する最下位
   ビットから最上位ビットまでに対する複数個の入力を持
   つと共に一連の並列出力を持つシフト・レジスタ手段と
   を有し、 該シフト・レジスタ手段は、直列化したビットを伝送し
   て受取る速度に対応する速度を持つビット速度クロック
   ・パルスに応答して、群を構成する全ての有意ビットが
   該シフト・レジスタ手段の出力に順次現われるまで、ビ
   ットを、該ビットを受取った選ばれた入力から出力へ、
   その後逆に次の入力へ、そして次の出力へと反復的にシ
   フトさせ、更に、 何れも直列ビットに対する入力手段及び前記シフト・レ
   ジスタ手段の入力に夫々結合された出力手段を持つ複数
   個のゲート回路と、 前記シフト・レジスタ手段の並列出力に結合されて並列
   出力データを受取る並列入力を持つラッチ手段とを有
   し、 各々の前記ゲート回路は前記復号手段によって発生され
   た１つの付能信号に対する付能信号入力を持っており、
   こうして発生された付能信号が入力されたゲート回路
   は、それに応答して、前記ビット・ストリームを前記シ
   フト・レジスタ手段の内、前記群の選ばれたビット長に
   関係する選ばれた入力に送り、 前記ラッチ手段は、ディジタル・データ群のビット長に
   対応する速度で、前記シフト・レジスタ手段からの並列
   出力データをラッチする様にクロック作用を受ける、装
   置。
9. 【請求項９】特許請求の範囲８）に記載した装置に於
   て、前記直列ビット・ストリームが送られる前記シフト
   ・レジスタ手段の入力の前に、全ての有意ビットが前記
   レジスタ手段の出力に順次出る時、有意ビットの前に０
   が先行する様に、群の有意ビットを構成するストリーム
   の入力が開始する時、全て０ビットが入っているシフト
   ・レジスタ手段の入力及び出力が先行し、この為、該シ
   フト・レジスタ手段から出力される並列ビットの総数が
   常に同じである、装置。