KR910002155B1 - 디지탈 영상 기록 및 판독 시스템 - Google Patents

Abstract

내용 없음.

Description

디지탈 영상 기록 및 판독 시스템

제1도는 영상 검색 및 표시용 시스템에 대한 블럭선도.

제2도는 병렬 데이타 입력 디스크의 기록 및 판독 헤드 구성에 대한 선도.

제3도는 디스크 제어기의 주성분에 대한 선도.

제4도는 영상 데이타의 조건 설정과 관계되는 회로 성분에 대한 선도.

제5도는 디스크로부터 데이타를 판독하고 디스크에 데이타를 기록하는 것과 관계되는 회로 성분에 대한 성분.

제6도는 메모리 제어기의 성분에 대한 선도.

제7도는 픽셀 데이타의 오독을 저하 회로에 대한 선도.

제8도는 가변 비트 길이 직렬 - 병렬 변환기에 대한 선도.

제9도는 신호 기록에 관한 타이밍 선도.

제10도는 디스크 작동에 관한 타이밍 선도.

* 도면의 주요부분에 대한 부호의 설명

32 : 디지탈 비데오 처리기, 45 : 영상 기록 및 표시 시스템,

59 : 디스크 버퍼 메모리, 72 : 디스크 데이타 처리기

126 내지 130, 170 내지 174 : 선입 선출 메모리 136 내지 140, 163 : 병렬-직렬 변환기

155, 165 내지 169 : 직렬-병렬 변환기 157, 194, 195 : 래치,

158 : 동기 검출기

본 발명은 수직 귀선 소거 시간을 초과할 경우 영상 사이의 지연없이 실시간 동안에 자기 디스크상에 디지탈화된 영상을 기억하는 시스템에 관한 것이다.

본 발명은 디지탈식 X-선 영상의 연속 화면을 기록하고 표시하기 위한 시스템으로 설명될 것이며, 이러한 기술분야의 기술자는 급속도로 발생된 디지탈식 영상과 디지탈식 영상 사이에서 실제 시간 간격으로 발생된 영상을 자기 디스크와 같은 자기 드럼상에 기록하기 위한 여러가지 시스템에 적용할 수 있음을 알 것이다.

디지탈 형광 사진법에서, 본체에서 나오는 X-선 영상은 이들을 광 영상으로 변환하는 영상 증강 장치에 의해 수신된다. 광 영상은 이것을 아날로그-비데오 신호로 변환하는 비데오 카메라에 의해 관찰된다. 영상 프레임을 구성하는 각각의 수평 주사 라인에 대한 아날로그 비데오 신호는 디지탈화되어, 최종의 디지탈 데이타가 적어도 일시적으로 프레임 메모리에 기억된다. 통상적으로 , 영상은 하나 이상의 총 프레임 디지탈 메모리 및 하나의 논리 연산 장치를 포함하는 디지탈 비데오 처리기에서 처리되어, 한 화면내의 하나 이상의 영상이 가중되고 다른 영상에서 감해져서, 최종으로 영상 데이타가 기억될 수 있게 된다. 본 명세서에 설명된 본 발명이 만들어지기 전에, 아날로그 자기 디스크상에 기억시키기 위해서는 디지탈 영상 데이타를 아날로그 비데오 신호로 다시 변환시킬 필요가 있었다. 유용한 디지탈 디스크 레코더가 매초당 30 프레임의 비율로 발생된 X-선 영상을 기록하기에 충분할 정도로 고속 작동하지 않으므로 아날로그 비데오 신호 레코더가 사용되어야만 했다. 아날로그 비데오 디스크 레코더를 사용해야만 하는 것에 대한 한가지 단점은 영상이 디지탈 비데오 처리기 회로에서 또다시 처리될 수 있기 전에 영상을 또다시 디지탈 포맷으로 재변환해야 한다는 점이다. 아날로그 비데오 신호를 재디지탈화하면 양자화 에러, 잡음 에러 및 시간축 에러와 같은 에러가 도입된다. 시간축 에러는 영상이 아날로그 디스크상에 기억되어 디스크 드라이브의 시간축을 기준으로 하여 디스크로부터 재생되는 동안, 비데오 시스템의 수직 동기율이 시간축인 곳에서 영상을 표시하기 위해 발생시키고 재생시킨 결과로 생긴 것이다.

다른 것들중에서도 상기의 에러는 영상의 한 화면에서의 대응 화상 소자(픽셀)사이에 등록함에 있어서의 정확도가 감소되어, 예를 들면 어떤 감법 영상이나 혹은 재처리된 영상의 선명도가 적절하지 않게 된다. 이러한 기술의 아날로그 디스크 레코더의 상태에 대한 또다른 단점은 이러한 디스크 레코더가 허용할 수 있는 신호대 잡음비와 대역폭에서 기억 용량을 제한하였다는 점이다. 또다른 단점은 상기 디스크 레코더가 약8디지탈 비트와 동등한 최대 픽셀 강도 범위 즉, 약 256 강도 등급을 허용하는 반면, 어떠한 처리 기술에 의해 매 픽셀당 최고 12개의 상위 비트와 동등한 데이타를 발생시킬 수 있고 몇몇 영상 습득 모드가 매 픽셀당 10 비트 데이타를 발생시킨다는 점이다. 이러한 영상을 아날로그로 기억시키기 위해서는 데이타가 8 비트로 압축되어야 한다.

아날로그 영상 기억 기술을 이용하는 종래의 디지탈 X-선 영상 처리 시스템은 앤드류등에게 허여된 미국 특허 제4,449,195호와, 키에즈등에게 허여된 미국 특허 제4,393,402호에서 설명된다. 이러한 특허는 본출원의 양도인의 소유이며, 상기 특허의 내용은 본 명세서에 참고로 합체된다.

윈체스터 드라이브를 이용하는 디지탈 디스크 레코더는 디지탈식 영상에 대한 실시간 기록에 충분할 정도로 고속 작동되지 않았다. 종래의 디스크 레코더의 기록 및 재생율은 픽셀 데이타가 시리얼 형태로 기록 헤드에 입력되어, 동일 디스크상에서 한 디스크 트랙상에 기록된 후 다른 디스크 트랙상에 기록될 수 있게 되어 있다는 점으로 제한되었다. 픽셀 데이타는 오버랩없이 기록되기 위하여 너무 고속으로 작동하게 된다.

병렬 입력식 윈체스터 디스크 드라이브는 최근에 개발되었다. 이 디스크 드라이브는 1 드라이브와, 디스크 위에 병렬 입력 데이타가 동시에 기록될 수 있고 동시에 판독될 수 있는 여러 디스크를 사용한다. 새로운 드라이브는 디스크가 데이타를 수신할 때까지 데이타가 발생되고 기억 장치에 래치되는 컴퓨터 시스템에서 데이타 기억율을 증가시키는데 쉽게 이용된다. 그러나, 디지탈 형광 사진법을 적용하는 경우에, 영상 프레임으로 된 긴 화면이 매초당 30 프레임의 비율로 발생되며, 이때 이들 프레임간에 단 하나의 비데오 귀선소거 간격만이 있다. 영상 데이타가 발생될때 디스크 드라이브는 연속 베이스상에 기록하는데 소용되어야 하거나 혹은, 데이타의 부분은 영원히 분실될 것이다. 종래의 시리얼 데이타 입력 디스크 드라이브에서의 디지탈 디스크 드라이브의 시간축과는 다른 비데오 영상 습득 시스템의 시간축으로 인한 문제점은 최근 유용되는 병렬식 데이타 입력 디스크 드라이브에서도 문제점에 부딪치고 있다.

본 발명에 따라서 새로운 시스템이 개발되어, 다중 채널 즉, 병렬식 채널 입력형 디지탈 디스크 드라이브에 의해 연속 발생된 비데오 영상의 실시간 기록을 성취하게 되었다. 상기 특허 제4,449,195호에 도시된 것과 같은 공지 형태의 디지탈식 비데오 영상 처리기(DVP)는 비데오 수직 귀선 소거 간격과 동기인 비율로 비데오 영상 프레임 데이타에 작용한다. 주 컴퓨터나 중앙 처리 장치(CPU)에 의해 통제되는 비데오 처리기 제어기(VPC)는 모든 비데오 수직 귀선 소거 간격동안 다음 작동 모드에서 디지탈식 비데오 영상 처리기내의 회로를 구성하거나 스위치하거나 형성한다. 비데오 처리기 제어기가 수직 귀선 소거에 의해 디스크 드라이브로 그리고, 디스크 드라이브로부터 보내지는 데이타 전송을 동기화하는 방식으로 디스크 드라이브를 제어하기 위하여, 다중 페이지 버퍼 메모리를 포함하는 인터페이스가 제공된다. 각각의 페이지는 디스크상에 기록되거나 디스크로부터 판독될 완전한 영상 프레임에 대한 데이타를 보유할 수 있다. 디스크 데이타 처리기(DDP)는 영상 픽셀 데이타를 디스크 드라이브로부터 수신하거나 디스크 드라이브로 전송한다. 여러개의 자기 디스크는 고정된 회전 속도로 함께 구동되고, 종래의 윈체스터 드라이브처럼 매회전당 1번씩 인덱스 픽셀을 전송한다. 디스크 디지탈 처리기와 디지탈 디스크 제어기(DDC)는 이중 버퍼 구조를 이용하며, 이 구조에서 비데오 처리기 제어기로부터의 명령은 디스크 데이타 처리기와 디지탈 디스크 제어기에 로드되고, 다음 인덱스 펄스가 도착할때까지 대기하게 된다. 그러면, 이 대기 명령이 실행되어 비데오 처리 제어기는 다른 일련의 명령을 로드한다.

실시간 비데오율 영상 기억 및 재생을 이루기 위하여, 비데오 처리기 제어기는 판독이나 기록 디스크 헤드 습득기 배치 명령과 같은 데이타 전송 명령을 판독 및 스텝 헤드나 기록 및 스텝 실린더와 헤드와 같이 다중 작업 고속 명령에 결합한다. 따라서, 디스크 드라이브는 1회전을 낭비함이 없이 영상 데이타의 다음 프레임에 대해 조건 설정될 수 있다. 디지탈 디스크 제어기와 디스크 데이타 처리기는 비데오 처리기 제어기가 다음 인덱스 펄스까지 명령을 다시 판독하도록 각각의 인덱스 펄스의 전연에서 래치되는 이중 버퍼식 상태 레지스터를 구비한다.

수직 블랭크 시간축에서의 비데오 데이타 전송과 디스크 드라이브 타이밍 사이의 불일치를 보상하기 위하여, 다중 페이지 디스크 버퍼 메모리(DBM)는 4 프레임 선입 선출(FIFO) 메모리로서 이용되어, 영상 데이타가 어떤 1 프레임 메모리나 페이지로 혹은, 어떤 1프레임 메모리나 페이지로부터 비데오율로 전송될 수 있도록 허용하며, 반면에 다른 페이지는 디스크 타이밍율로 채워지거나 판독된다.

디스크 드라이브는 각각의 회전을 섹터로 분할함으로써 영상 기억을 위해 최적화된다. 기록 매체의 결함은 상세히 계획되어, 결함있는 섹터에는 기록이 없게 된다. 결합있거나 불량한 섹터 맵은 비데오 처리가 제어기의 각각의 회전에 의해 로드된 명령 패킷에 포함된다. 이러한 맵의 각각의 비트는 1 섹터와 대응하고, 기록이나 판독 작동은 섹터와 관련된 비트가 세트될 경우에만 실행된다. 결함있는 섹터 식별이 중앙 처리 장치 메모리에 기억되는 종래 기술의 디스크 기록 실행과는 대조적으로, 본 발명에서 불량 섹터 맵은 비데오 처리기 제어기 즉, PVC에 기억되어, 다른 명령에 의하여 직접적으로 전송될 수 있게 된다. 따라서, 불량 섹터내의 트랙에 기록하거나 트랙으로부터 판독해냄으로써 시간이 낭비되지 않는다.

본 명세서에서는 윤곽이 드러난 새로운 전체 시스템 구조뿐만 아니라, 디스크의 기록 속도 한계내에서 디스크상에 실시간 비데오율로 영상을 기록할 수 있게 하는 여러가지 추가의 발명이 설명된다. 본 발명의 하나는 디스크 드라이브로 데이타를 전송하는 것을 유용한 진단 영상 데이타만으로 한정하기 위한 방법 및 회로를 구성한다. 실시예에서, X-선 영상 증강 장치의 입출력인은 원형이어서, 원형 영상 충전 패턴이 비데오 카메라의 표적상에 발생된다. 표적은 라스터 주사 포맷으로 판독되고, X-선 노출에 대한 최종의 디지탈화된 데이타는 직각 좌표 포맷으로 디스크 버퍼 메모리 페이지에 어드레스 지정되어 기억된다. 따라서, 유용한 진단 정보를 포함하지 않는 버퍼 메모리 페이지에 원형 영상을 둘러싸는 다수의 디지탈 픽셀 기억위치가 있다. 하나의 새로운 특성에 따라서, 전체의 프레임 버퍼 메모리 페이지로부터 영상 데이타를 전송하는 동안 원형 영역내에서 유용한 픽셀 데이타만이 디스크로 전송되도록 어드레스 지정되어, 영상 데이타를 포함하지 않는 버퍼 메모리 위치를 판독해냄으로써 시간이 소비되지 않게 된다. 이러한 것은 병렬 입력 디스크 드라이브의 기록 비율을 초과하는 것을 방지한다. 마찬가지로, 영상이 비데오 모니터상에 최종적으로 표시되기 위하여 버퍼 메모리 페이지에 전송되도록 디스크로부터 재생될때 영상은 픽셀 데이타로 채워진 원형 영상을 한정하는 것은 메모리내의 위치만이다.

본 발명에 따라서, 연속적인 픽셀의 집단 즉, 레코드나 디스크의 수와 대응하는 다수의 픽셀은 각각의 디스크상에 동시 기록하기 위하여 디스크 드라이브의 기록 헤드에 공급된다. 픽셀은 기록 헤드에 병렬로 공급되지만, 픽셀의 비트는 각 디스크상의 대응 섹터내에서 대응 트랙상에 직렬로 배열된다. 디스크 드라이브에 기록하는 동안, 모든 병렬 데이타는 동일 클럭에 의해 클럭된다. 기록 클럭은 디스크 드라이브의 서보 트랙에서 비롯된 것이다. 디스크 드라이브로 판독하는 동안, 클럭은 데이터와 함께 각각의 병렬 채널로부터 전송된다. 이러한 개별 판독 클럭은 서로 동기 이탈되어, 각각의 판독 클럭이 특정 채널에 대해서만 이용될 수 있게 된다. 병렬 채널이 서로 동기되지 않으면 픽셀 데이타는 디스크 드라이브로부터 다시 판독된 후 적절한 장소로부터 오독(skew)되게 된다. 본 명세서에 설명된 한가지 새로운 특성은 데이타의 오독방지 회로이며, 따라서 픽셀 데이타가 디스크로부터 판독되어 나오거나 디스크 버퍼 메모리 즉, DBM에 전송될때 픽셀 데이타는 각각 적절한 특정의 관계로 모든 픽셀과 함께 원형 영상을 재구성하도록 디스크 버퍼 메모리의 적절한 장소에 어드레스 지정된다.

본 명세서에 설명된 특성의 형상 시스템에서 특히, X-선 형성에 있어서, 서로 다른 비트 길의의 디지탈워드로 픽셀 강도를 한정할 필요가 있을때가 있다. 예를 들면, 비데오 영상이 실시간 동안 비데오 프레임에 기록될때 새로운 병렬 전송 디스크 드라이브에 대해서 조차도 기록율은 단 8 비트 길이의 픽셀을 전송하도록 허용한다. 반면에, 몇몇 형광 사진법 절차에 있어서, 영상은 실제로 간격져 있는 영상에서 습득되어, 12비트 길이를 갖는 픽셀을 기록하기 위한 시간이 있게 될 것이다.

다중 채널 디스크 드라이브 시스템에 이용하기 위한 것으로서 본 명세서에 설명된 또다른 발명은 직렬 픽셀 데이타를 8 내지 12 비트 길이중 어느 하나와 같이 선택된 비트 길이의 픽셀값이나 워드로 변환하도록 프로그램 작성된 직렬-병렬 변환기이다.

상기의 발명이 수행되는 방법은 도면을 참고로 하여 상세히 설명될 것이다.

제1도는 영상이 습득되어, 비데오 프레임율로 기록되어야 하는 한 실시예를 제공한다. 제1도의 최좌측 영역에 있어서, 영상 조회 시스템은 본체로부터 나타나는 영상이 증강 장치(22)에 의해 수신되도록 하기 위해 본체(21)를 통하여 연속적이거나 펄스식의 X-선 빔을 발사하기 위한 X-선 소스(20)를 포함한다. 증강 장치는 X-선 영상을 원형 출력 형광체(23)상에서 밝고 축소된 형태로 나타나는 대응 광 영상으로 변환한다. X-선 소스(20)는 종래의 것이므로 설명할 필요가 없는 전력원(24)에 의해 활성화된다. X-선 노출 간격의 타이밍은 비데오 처리기 제어기(VPC)(26)로부터의 신호에 의해 차례로 타이밍되는 제어기(25)에 의해 제어된다. 주 중앙 처리 장치(CPU)(27)는 전체 시스템 제어기로 작용한다. 중앙 처리 장치의 버스는 집합적으로 라인(28)으로 지정된다. 중앙 처리 장치(27)에 의해 기억된 프로그램은 음극선관(29)을 조작자가 사용함으로써 호출된다. 비데오 처리기 제어기의 기능은 영상 습득 타이밍과 서로 다른 디스크 기록 및 판독 타이밍에 대한 조절을 실행하는 것에 포함되므로 다음에 여러번 논의될 것이다.

제1도에 있어서, 영상 증강 장치(22)의 출력 형광체(23)상에 나타나는 광 영상은 텔레비젼이나 비데오 카메라(30)에 수반된다. 카메라(30)의 표적을 주사한 결과로, 형광체(23)상에 나타나는 원형 광 영상은 수평 라인 기준에 의해 수평 라인상에서 아날로그 비데오 신호로 변환된다. 카메라(30)에 의해 발생된 아날로그 비데오 신호는 라인(31)을 경유하여 아날로그-디지탈 변환기(33)에 입력된 다음, 일점쇄선으로 표시된 디지탈 비데오 처리기(DVP)(32)에 입력된다. 디지탈 비데오 처리기(32)는 상기의 앤드류등의 미국 특허 제4,449,195호에 설명된 처리기와 일반적으로 유사하다. 아날로그 비데오 신호는 우선 아날로그-디지탈 변환기(33)에 의해 디지탈 픽셀값으로 변환되어야 한다. 디지탈 비데오 처리기(32)의 제1단계는 비록 픽셀값의 변환이 영상이 자기 디스크상에 기록되기전이나 기록된 후의 어느때라도 수행될 수 있다할지라도 픽셀값을 대응 대수값으로 변환시키기 위하여 주사 테이블(도시안됨)을 포함하는 입력 처리기(44)를 포함한다.

각각의 수평 라인에 대한 아날로그 비데오 신호는 제한을 하기 위한 것이 아니라 다만 예로서 나타내자면, 약 12,096MHz의 픽셀 클럭 발생 비율로 최고 12 비트까지의 길이의 픽셀값으로 변환된다. 수평과 수직 귀선 소거 및 다른 카메라 신호를 설정하기 위한 픽셀 클럭과 타이밍 신호는 라인 로크 발진기 클럭(34)에서부터 비롯된다. 수평 귀선 소거 펄스(H)와 수직 귀선 소거 펄스(V)가 아래에 설명되는 바와 같이, 디스크 기록 처리에서 사용하기 위해 라인(35,36)을 통하여 디지탈식 비데오 영상처리기 클럭에서부터 획득되는 것은 상징적인 방식으로 도시된다. 연속 영상 프레임을 디스크상에 실시간 기록하는 경우, 디지탈화된 픽셀은 출력 버스(37)를 통하여 입력 처리기(44)에서 영상 기록 및 표시 시스템으로 직접적으로 전송될 것이며, 상기 영상 기록 및 표시 시스템(45)은 점선 사각형으로 표시된다. FM-1 및 FM-2으로 표시된 2개의 총 프레임 메모리가 제공된다. 메모리는 입력 처리기(44)의 출력으로부터의 디지탈 픽셀 데이타나 아래에 설명되는 바와 같이 재처리될 데이타를 수신할 수 있다. 디지탈 비데오 멀티플렉서(MUX)(46)는 디지탈 비데오 처리기(32)와 영상 기록 및 표시 시스템(45) 사이에 인터페이스를 제공한다. 상기 멀티플렉서(46)는 2 데이타 버스(56,57)를 제공한다. 버스(56)는 프레임 메모리 FM-1의 내용인 버스(39)와 수학적 처리기(38)의 출력인 버스(40)나 혹은, 디지탈화된 인입 픽셀 버스인 버스(37)사이에서 선택할 수 있는 표시 데이타이다. 멀티플렉서(46)에 의해 제공되는 다른 데이타 버스(57)는 디지탈 비데오 처리기(32)와 영상 기록 및 표시 시스템(45) 사이에서 프레임-프레임간의 기준으로 양방향성 데이타의 흐름을 지지하는 디스크 데이타 버스이다.

상기 버스(57)는 일반적으로 버스(47)의 연장선으로서 사용되어, 영상 습득 기간동안 입력 처리기 데이타를 받아들이거나 혹은, 디지탈 비데오 처리기내에서 영상 재생 기간동안 입력 처리기(44)에 데이타를 제공하게 된다. 디스크로 흐르는 데이타의 흐름에 대한 가장 분명한 선로가 디지탈 비데오 처리기(32)내에서 버스(47)에서부터 시작된 것이지만, 멀티플렉서(46)는 버스(39,40,41)가 버스(57)를 거쳐서 영상 기록 시스템으로 전달되도록 하는 것도 허용한다.

본 명세서에 설명된 본 발명의 목적이 영상을 비데오 프레임율로 자기 디스크상에 기록하는 것이지만, 디지탈 비데오 처리기(32)는 여러가지 방식으로 영상 데이타를 처리하도록 작동한다. 실시예로서, 몇가지 형광 사진법 절차에서, 여러가지 영상은 서로 가중되고 서로로부터 감산되거나 혹은, 영상이 증가될 수 있다. 한가지 경우에는, 실시간 기록을 위하여 멀티플렉서(46)로 프레임-애프터-프레임(frame-after-frame)방식으로 직접 입력되는 픽셀 데이타 대신, 연속 프레임용 데이타가 총 프레임 메모리(FM-1 및 FM-2)에 전달되어, 영상 데이타가 버스(39,40)를 경유하여 가중이나 감산을 위한 수학적 처리기에 공급되게 된다. 디지탈 비데오 처리기(32)를 이용하여, 버스(47)를 경유하여 기록된 영상 데이타를 회복할 수 있으며, 이 데이타를 메모리(FM-1 및 FM-2)중 하나나 다른 하나에 혹은, 버스(42)를 경유하여 입력할 수 있다. 처리되지 않은 비데오 데이타가 버스(37)에서 분리되어 나온 버스(43)를 경유하여 디지탈 비데오 멀티플렉서(46)에 직접적으로 전달될 수 있다. 어쨌든, 디지탈식 비데오 신호 형태의 X-선 영상 습득은 비데오 수직 귀선 소거 시간축과 관계된다. 미국 특허 제4,449,195호에 설명된 바와 같이, 주 중앙 처리 장치(27)는 어떤 절차에 대한 완전한 복제를 디지탈 비데오 처리기(32)를 제어하는 비데오 처리기 제어기(26)의 메모리에 전달한다. 후자는 명령을 해석하고 텔레비젼 수직 귀선 소거 간격동안 디지탈 비데오 처리기의 데이타 선로의 구성 및 재구성에 영향을 미친다. 따라서, 각각의 비데오 영상이 카메라(30)에서부터 판독된 후, 디지탈 비데오 처리기(32)는 비데오 처리기 제어기(26)로부터의 신호에 의해 조건 설정되거나 구성되어, 영상 데이타에 대한 어떤 필요한 처리를 하거나 혹은, 디스크상의 실시간 기록이 바람직하다면 상기 영상 데이타를 영상 기록 및 표시 시스템(45)으로 직접가게 한다.

병렬 전송 디지탈 디스크 레코더는 제1도에서 참조 번호(50)로 지정된다. 다중 디스크와 기록 헤드의 구조는 제2도에서 좀더 상세히 알 수 있다. 6개의 자기 디스크(0 내지 5)는 제2도에서 스핀들(51)상에서의 연속 회전을 위해 설치된 것으로 도시된다. 디스크 드라이브가 이 도면에 도시되어 있디 않았다 하더라도 디스크 드라이브는 공지의 윈체스터형이다. 디스크 레코더는 데이타가 5 병렬 채널(CH0 내지 CH4)를 통하여 디스크상에 기록되고 디스크로부터 판독된다는 점에서 종래의 레코더와는 다르다. 최상단 디스크(5)는 이 디스크의 채널중 어느 하나에 기록된 타이밍 펄스열을 구비하고, 자기 판독 헤드(52)는 디스크 회전 속도와 다른 목적을 조절하기 위하여 고주파수 타이밍 펄스를 끌어낸다. 지적된 바와 같이, 디스크(5)의 상단 표면상에 기록된 타이밍 데이타는 디스크 서보 시스템과 다른 수신기에 제공된다. 각각의 채널 라인은 4 기록 및 판독 헤드 0 내지 3의 트리(tree)에 전달된다. 논의하에 있는 시스템에서, 0으로 표시된 기록 헤드의 대응 집단은 어떤 시간에서도 각 채널에서 작동할 것이다. 본 발명에서 픽셀이 디스크상에 기록하기 위하여 디스크 헤드에 전달되기 전에, 픽셀은 직력 비트 흐름으로 변환된다. 영상에 일련의 인접 픽셀을 포함하는 비트 흐름은 5채널을 거쳐서 동시에 병렬 방식으로 공급되어, 상기 순차에서 제1픽셀은 비트열로서 기록 헤드 0을 통하여 최하단 디스크(0)에 기록된다. 비데오 영상의 수평 주사 라인에서 비트가 직렬 상태인 다음 5연속 픽셀은 5채널로 유사하게 전달되어, 기록 헤드 0을 통하여 기록되며, 반면에 헤드는 주어진 실린더상에 존재한다. 따라서, 데이타가 x, y축을 갖춘 프레임 메모리로부터 판독되면 픽셀은 디스크의 기록 트랙을 따라서 일치하는 위치에 있을 수 있지만 다른 디스크상에 있을 수도 있다.

제한하기 위한 것이 아니라 예로서 설명하면, 본 발명의 실제 실시예에서 각각의 디스크는 13 섹터로 분할된다. 이러한 특정의 경우에 있어서, 허용된 비트 패킹 밀도의 견지에서 모든 섹터의 트랙이 결점이 없다면, 8 비트 길이의 512×512 픽셀로 구성된 영상을 기록하는데 21 섹터가 이용된다. 이러한 특정의 실시예에서는 매 영상당 약 256K 바이트가 있을 것이다. 매초당 30개의 영상 즉, 비데오 프레임에서, 매초당 약 86M 바이트가 기록되어야 할 것이다. 선택된 디스크 드라이브에서의 디스크는 약간의 회전으로 3.961rpm으로 회전한다. 실시예로서, 각각의 디스크는 매초당 약 1.859M 바이트를 수신할 수 있다. 5디스크를 이용하여, 디스크에 대한 전체의 허용 가능한 비율은 매초당 약 9.3M 바이트이며, 이 크기는 영상 데이타 입력 비율보다 크지만 이와 같은 잔여의 용량이나 기록율은 물리적 기록 길이, 기록 번호, 헤드 번호, 실린더 번호, 그리고 어느곳에 정보가 기록되고 어느곳의 정보가 판독되는가를 설정하는데 필요한 동기 정보 및 어드레스 표시와 같이 윈체스터 드라이브에 필요한 일차 정보를 기록하는데 이용된다. 단일 디스크와, 디스크의 각 측면상의 단일 기록 및 판독 헤드를 이용하는 종래 기술의 윈체스터 드라이브에서, 일치 정보는 디스크의 각 섹터상에 기록되지만, 본 발명에 따라서 이 정보는 어떤 주어진 트랙상에서 단 하나의 섹터에 기록된다. 설명되는 바와 같이, 영상을 기록하는데 필요한 21 섹터의 총 13 섹터 트랙이 채워질때를 결정하기 위한 수단이 제공되어, 헤드 0에 의한 기록에서부터 헤드 1에 의한 기록까지의 1 단계 내지 전체 헤드하에서의 트랙이 영상을 기록하는 것을 완료하였거나 트랙이 채워졌을때의 새로운 실린더에 대한 단계까지를 필요로 하게 된다.

디스크의 매회전에 대해 한번씩 디스크 드라이브가 인댁스 펄스를 발생시킨다. 드라이브는 각 섹터의 시작을 표시하는 타이밍 펄스를 발생하도록 사용되기도 한다. 데이타는 고주파수 타이밍 펄스나 혹은, 서보헤드로부터 비롯된 클럭 펄스와 동기로 각각의 디스크상에 기록된다. 이미 지적된 바와 같이, 데이타 디스크로부터 판독될때 각각의 디스크는 그 자체의 개별 클럭에 의해 클럭 아웃되어, 디스크로부터 병렬로 전송된 픽셀 집단이 적시에 서로에 대해 왜곡될 수도 있게 된다. 본 명세서에 설명된 새로운 오독율 저하 방지 회로는 이러한 문제점을 극복한다. 이미 언급된 실제 실시예에서, 이해를 용이하게 하기 위해 구체적인 숫자를 사용하는 실시예에 있어서, 각각의 디스크 회전은 15ms가 걸리고, 이 기간동안 13 트랙 섹터가 채워지게 되는데, 그 반면에 영상을 기억하는데 33ms가 걸리고 따라서, 위에서 지적한 바와 같이 한 영상 프레임을 기록하는데 한 트랙에서 다른 트랙까지 언제나 한 단계가 필요하다.

제1도의 시스템의 블럭 선도에 있어서, 비데오 영상을 포함하는 디지탈화된 픽셀은 버스(57)를 경유하여 디지탈 비데오 처리기(32)에서 디스크 데이타 입·출력 인터페이스(58)로, 그리고 비데오 입력 버스(60)를 경유하여 디스크 버퍼 메모리(59)에 공급된다. 앞으로 상세히 설명되는 바와 같이, 디스크 버퍼 메모리(DBM)(59)는 비데오 영상 습득과, 디스크 기록 및 재생 사이의 불일치를 보상하기 위한 시스템내의 탄성성분이다. 디스크 버퍼 메모리(59)는 각각 총 영상 프레임을 기억할 수 있는 4 페이지를 구비한 메모리로서 구성된다. 디스크 버퍼 메모리는 원형 메모리로 작동한다. 실시예로서, 제1비데오 영상 데이타가 인입할때 이 데이타는 버퍼 메모리 페이지중 하나에 어드레스 지정되고, 페이지에 완전한 영상이 기록될때까지 자기 디스크 레코더(50)에 영상 데이타가 전달되지 않는다. 이때 비데오 처리기 제어기(26)로부터의 적절한 신호에 응답하여, 제1메모리면을 디스크 드라이브에 판독해 넣기 시작한다. 반면에 다음 메모리면 즉, 페이지는 다음 영상에서부터 데이타로 채워진다. 이때까지 최종의 4 메모리 페이지는 판독되어 나오고, 이미 비워졌던 제 1 메모리는 새로운 영상 데이타로 채워진다. 다시 말하면, 메모리 페이지는 사이클 식으로 디스크 레코더(50)에 판독되어 들어가, 디스크 레코더는 비데오 영상 생성기한에 늦어지지 않게 된다.

제1도의 디지탈 버퍼 메모리(59)는 앞으로 상세히 설명될 메모리 제어기(61)에 의해 제어된다. 메모리 제어기는 디지탈 버퍼 메모리(59)에 결합되는 제어 버스(62), 기록 어드레스 버스(63) 및 판독 어드레스 버스(64)를 구비한다. 이러한 버스는 디스크 버퍼 메모리의 내용에 대한 동시 비데오 기록 및 디스크 판독이나 동시 디스크 기록 및 비데오 판독을 위하여 판독 및 기록 어드레스 신호와 필요한 타이밍 신호를 디스크 버퍼 메모리(59)에 제공한다. 버스(65)의 연장인 버스(125)는 디스크 판독 작동 기간동안 디스크 비율 데이타를 포함한다. 비데오 판독 작동 기간동안 버스(125)는 이용되지 않지만 버스(65)는 비데오 비율 판독 데이타를 포함한다. 데이타는 버스(65)를 통하여 디스크 버퍼 메모리(59)에서 판독되어 디스크 데이타 입출력(I/O) 인터페이스에 들어가고, 여기서부터 버스(66)를 동하여 표시 제어기 메모리(67)에 들어갈 수도 있다. 표시 제어기는 종래의 것이며, 그 메모리(67)는 인입 비데오 영상율로 재생될 수 있다. 표시 제어기 메모리(67)로부터의 출력 버스(68)는 비데오 출력 회로(69)로 입력되고, 여기서 디지탈 픽셀 신호는 음극선관 표시기나 텔레비젼 모니터(71)의 라스터 화면상에 원형 영상(70)을 표시하기 위하여 아날로그 비데오 신호로 변환된다. 실제의 실시예에서, 비데오 출력 회로는 디지탈 그래픽 데이타 자료(도시안됨)로부터의 입력을 구비하는데, 여기서 디지탈 그래픽 데이타는 비데오 출력 회로에서 아날로그 비데오 신호 형태로 변환되고, 비데오 신호에 부가되어, 그래픽 데이타는 X-선 영상(70)의 원형 광 버젼 주변의 공간에서 표시 화면상에 기록될 수 있다.

제1도의 영상 기록 및 표시 시스템의 다른 성분으로는 디스크 데이타 처리기(DDP)(72), 디지탈 디스크 제어기(DDC)(73) 및 디스크 드라이브(74)가 있다. 디스크 데이타 처리기(72)는 디스크 버퍼 메모리(59)에서 디스크(50)로, 그리고 디스크(50)에서 디스크 버퍼 메모리(59)로 데이타를 전송하기 위한 인터페이스 장치로 작용한다. 제1도에 도시된 바와 같이, 제어 버스(75)는 비데오 처리기 제어기(VPC)(26)에서 시스템의 성분으로 연결된다. 이미 기술된 바와 같이, 비데오 처리기 제어기는 디스크 드라이브로의 그리고 디스크 드라이브로부터의 유동 데이타 전송을 비데오 수직 블랭크 시간과 동기화하는 방식으로 디지탈 디스크 시스템을 제어해야 한다. 디스크 데이타 처리기(72)는 데이타 버스(77)에 의해 디스크 드라이브(74)에 결합된다. 디지탈 디스크 제어기(73)와 디스크 데이타 처리기(72)도 제어 버스(78) 및 어드레스 버스(79)에 의해 결합된다.

이제 시스템의 개요를 설명하였으므로, 디스크상의 기록 및 판독에 대해 앞으로 상세히 설명될 것이다.

영상 타이밍 순서가 설명되는 제9도에 주목해 보자. 제9도의 상단 라인에 도시된 바와 같이, 인덱스 펄스는 디스크의 모든 동시 회전에 대해 한번씩 디스크에 의해 발생된다. 이 특정 실시예에서, 디스크는 13섹터로 분할되었고, 디스크는 각 섹터의 시작을 표시하는 섹터펄스을 발생하였다. 이 실시예에서 이용된 디스크 드라이브의 기록 밀도의 견지에서, 계산은 512×512 픽셀, 픽셀 영상당 8 비트를 기록하는데 21 섹터가 필요함을 도시하였다. 제9도는 본 발명에 따라서 제어된 디스크 드라이브에 대한 다수의 특성을 나타낸다. 영상은 디스크 버퍼 메모리(DBM)(59)로부터 판독되고 디스크상에 기록되는 것으로 추정하자. 디스크 버퍼 메모리(59)의 한 페이지상에 기록된 영상 제3번은 헤드 집단(2)을 이용하여 실린더(1)상에서 디스크 회전(1)동안 완전히 판독되었다. 영상 제4번은 지정된 것에서 시작되었다. 도시된 바와 같이, 회전(2)이 시작하기 전에 회전(1)에 대해 이용된 트랙에서 소용된 4 섹터가 있었다. 회전 2가 시작하기 바로 전에, 화살표의 헤드 단계로 표시된 다음 헤드 집단(3)으로 옮겨갈 필요가 있게 되었다. 회전(2) 기간동안 픽셀 데이타는 실린더(1), 헤드 집단(3)에 의해 디스크 드라이브상에 기록된다. 회전(3) 기간동안 픽셀 데이타는 실린더(2), 헤드 집단(0)에 의해 기록되어야 하고, 따라서 실린더 단계 및 헤드 선택 변화는 회전(2)의 종료시에 발생하여야 한다. 이 실린더 단계 및 헤드 선택 변화는 회전(2)의 최종 5ms동안 발생할 것이다. 이러한 특정 디스크 드라이브에서, 다른 실린더로 옮겨가는데 약 5ms나 5 섹터의 시간 가량 걸리며, 이러한 단계는 비데오 처리기 제어기(26)에 의해 필요한 것으로 예기되었다.

따라서 제9도의 최하단 파형에서 도시된 바와 같이 비데오 처리기 제어기(26)는 기록 신호가 이러한 시간동안 논리 0으로 되게 하여, 영상(4)를 포함하는 페이지 및 디스크 버퍼 메모리의 판독이 5 섹터동안 정지되었다. 5 섹터 시간은 실린더 2와 헤드 집단 0으로 이동하거나 옮겨지는데 이용되었다. 영상(4)를 포함한 디스크 버퍼 메로리(59)에서 페이지의 판독은 제2회전 기간동안 실린더(2)로 전송된 후 다시 시작하였다. 판독은 회전(3)을 통해 계속되었고, 지적된 바와 같이 특정의 디스크에서 결함이나 불량 섹터가 있었다. 비데오 처리기 제어기(26)는 그 레지스터에서 불량 섹터의 정체를 기록하며, 제9도의 최하단 파형에서 알 수 있는 바와 같이, 하나의 불량 섹터에 대한 디스크상에서의 비데오 처리기 제어기의 인터럽트식 기록과 영상(4)을 포함하는 페이지의 판독도 또한 인터럽트되어, 영상 데이타의 손실이 일어나지 않게 된다. 디스크 버퍼 메모리(59)에서, 또다른 페이지상의 영상 제5번은 디스크상에 일치하게 기록되기 시작하였으며, 최종 섹터의 끝은 영상(3)에 필요하였다. 영상(5)가 회전(4)동안 기록되는 동안 헤드 집단(1)로의 스위치가 이루어졌지만, 이러한 스위치가 섹터 펄스 사이의 시간 기간동안 이루어질 수 있으므로 기록을 인터러트할 필요가 없었다. 영상(5)는 불량 섹터가 없고 이것이 21 섹터에 기록되며 섹터중 몇몇은 0에서 1 내지 2로의 헤드 집단 스위치로 나타난 바와 같이 서로 다른 트랙상에 있는 이상적인 경우를 나타낸다. 디스크에서부터 디스크 버퍼 메모리(59)로의 판독은 디스크상에 기록하는 것과 동일한 방식으로 통제된다.

위에서 설명된 바와 같이, 본 발명에 따라서 디스크 버퍼 메모리(59)에서의 페이지의 판독이 약 5ms동안 즉, 섹터동안 인터럽트 되는 바로 그 시간은 디스크 드라이브 작동기가 모든 판독 및 기록 헤드가 한 실린더에서 다른 실린더로 이동할 필요가 있을때이다. 디스크로부터의 판독과 디스크로의 기록에 대한 손실이 본 발명에 따라서 어떻게 최소화되는가 하는 것은 제3도 및 제10도를 참고로 하여 논의될 것이다.

제3도에서는 비데오 처리기(26)가 영상 데이타가 기록될 여러 디스크(0 내지 4)에서 불량 섹터를 표시하는 데이타를 구비함을 나타낸다. 인덱스 신호가 발생할때마다 비데오 처리기 제어기(26)는 제3도에 나타나 있는 바와 같이, 디스크 드라이브에 대한 명령 데이타를 다음 명령 레지스터의 집단으로 전달한다. 명령을 표시한 한 레지스터(91)는 디스크 드라이브를 제어하는데 필요한 코드화 정보를 수신한다. 실린더를 표시한 다른 레지스터는 실린더 선택을 통제하는 비데오 처리기 제어기(26)로부터의 데이타를 수신한다. 헤드를 표시하는 또다른 레지스터(93)는 판독 및 기록 헤드 0 내지 4중 어느 것이 작동되는가, 그리고 언제 작동되었는가를 결정하기 위해 코드화 정보를 구비한다. 불량 섹터를 표시하는 레지스터(94)는 디지탈 워드를 기억하며, 여기서 0은 영향을 미치는 특정 실린더 및 헤드 위치와 관련된 불량 섹터를 표시할 것이다. 영상 시작을 표시하는 또다른 레지스터(59)는 페이지로부터의 영상 데이타가 실린더, 헤드 및 불량 섹터 조건과 관련된 데이타와의 관계로 기록되기 시작되어야 함을 표시하는 정보를 구비한다. 다음 명령 레지스터(91 내지 95)는 각각의 인덱스 펄스의 발생후 정보가 로드되며 즉, 이러한 레지스터는 디스크의 매 회전전에 한번씩 로드된다. 그러나, 로드된 명령은 디스크의 현재의 회전에 적용되는 것이 아니라 그대신 다음 회전에 적용되는 것이다. 다시 말하면, 어느때라도 레지스터(91,95)의 명령은 다음 인덱스 펄스가 발생할때 실행될 것이다.

제10도에 도시된 바와 같이, 제 1 인덱스 펄스가 발생할때 비데오 처리기 제어기(26)는 다음 명령 레지스터 정보를 디지탈 디스크 제어기(73)와 디스크 데이타 처리기(72)에 로드한다. 제10도의 최하단 라인에 도시된 바와 같이, 다음 명령 레지스터에서의 디스크의 구성(A)에 대한 데이타는 인댁스 펄스(2)가 발생할때까지 레지스터에 머무르며, 제10도의 최하단 라인에 도시된 바와 같이, 인덱스 펄스(2)가 발생할때마다 명령은 디지탈 디스크 제어기(73)와 디스크 데이타 처리기(72)에 의해 실행된다.

제3도에 도시된 바와 같이, 선행 디스크 회전 기간동안 명령 레지스터(91 내지 95)에 기록된 명령은 명령이 현재 실행 레지스터(101 내지 105)에 있다는 사실에 의해 다음 회전 기간동안 실행된다. 명령, 디코드 및 타이밍 레지스터(106)는 종래 방식으로 디코딩되는 것이다. 버퍼 메모리(107)가 제공되고, 이 버퍼 메모리는 새로운 실린더가 선택되어야 할때를 나타내는 다중 라인(108)을 경유하여 신호를 수신한다. 실행 레지스터(102)는 선택되어야 하는 실린더를 표시하는 버퍼(107)에 데이타를 제공한다. 이 정보는 이러한 기술 분야의 기술자에게 공지되어 있는 윈체스터 디스크 드라이브의 표준 부분이므로 다중 라인(109)상에서 종래의 기억 모듈 표시(SMD) 인터페이스로 출력된다.

제3도에서, 명령, 디코드 및 타이밍 레지스터(106)는 다중 라인(110)을 경유하여 버퍼(111)에 신호를 제공하여 새로운 헤드가 선택될 시간을 제어하며, 실행 레지스터(103)는 헤드 식별을 공급한다. 헤드 선택 라인(112)은 SMD 인터페이스에 입력된다.

제3도에서, 시프트 레지스터(113)가 제공되고, 그 데이타는 디스크에서부터 라인(114)을 경유하여 섹터 펄스를 수신할때 시프트된다. 특정 실린더 및 헤드위치에서 불량 섹터를 나타내는 데이타는 수행중 불량 섹터 레지스터(104)에 기억된다. 불량 섹터가 나타날때 시프트 레지스터(113)의 출력 라인(115)은 ANA게이트(117,118)의 출력에서처럼 상태를 변경시킨다. AND 게이트(117,118)의 출력의 상태 변화가 있을때 디스크로 기록하거나 디스크로부터 판독하는 것이 불량 섹터의 지속 기간동안 인터럽트된다.

제3도에서, 실행 레지스터(105)는 기록 시기를 표시하는 데이타를 구비하며, 디스크상의 영상은 시작되어야 한다. 카운터(119)는 디스크로부터 섹터 펄스를 카운트하여, 기록 및 판독 헤드하에서 섹터는 어떤 주어진 시간에도 항상 공지된다. 카운터의 상태는 다중 라인(120)상에서 제3도의 선입 선출(FIFO) 입력 제어기(121)에 출력되고, 상기 입력 제어기(121)는 앞으로 간단히 설명될 디스크 버퍼 메모리 제어기에 연결되는 출력(122)을 구비한다.

제3도에 대해 다시 고려하면, 주 중앙 처리 장치(27)는 비데오 처리기 제어기(26)에 일반적인 명령을 전달하여, 디스크상에 영상을 기록하는 것에 영향을 미친다. 비데오 처리기 제어기는 불량 섹터 맵을 유지하며, 실린더 경계의 중복을 방지하고 단일 트랙 획득 단계를 실행하는 것과 같은 제어를 실시하는 의무를 구비한다. 비데오 처리기 제어기(26)는 디스크상의 영상의 위치와 관련된 모든 데이타가 기억되는 메모리를 구비한다. 실시예로서, 주 중앙 처리 장치(27)가 디스크상에서 제 200영상의 회복을 요구할 경우, 비데오 처리기 제어기(26)는 이러한 메시지를 디코드하고, 제3도에 도시된 디스크 제어기 및 동기화 시스템을 통하여, 디스크에서 디스크 버퍼 메모리(59) 페이지로 영상이 전달되도록 하기 위하여 영상의 위치와 관련된 모든 것을 식별하며, 여기서 데이타는 제1도의 비데오 모니터(71)에 표시하기에 적절한 형태로 변환되기전에 비데오 회로 타이밍의 제어하로 된다.

디지탈 디스크 제어기의 특성중 몇몇이 제3도를 참고로 하여 설명되었으며, 디스크로부터와 디스크로의 데이타 전송에 대한 타이밍이 설명되었으므로 비데오 영상데이타를 병렬식 입력 디스크 드라이브에 전송하는 공정에 대해 고려할 수 있다. 제4도에 대해 주목해 보자. 디지탈식 비데오 픽셀 대이타 입력 버스는 제1도에서처럼 이 도면에서 참조 번호(60)로 표시된다. 연속 영상에 대한 비데오 픽셀 데이타는 디지탈 버퍼 메모리(59)의 각 페이지에 입력된다. 편의를 위하여, 디스크 버퍼 메모리(59)의 각각의 페이지는 각각 가능한 픽셀 위치와 대응하는 메모리 위치의 x,y 배열로서 조사될 수 있다. 디스크 버퍼 메모리(59)로 입력되는 비데오 데이타는 비데오 시스템 시간 기준을 이용한다. 다시 말하면, 수직 블랭크 펄스가 발생할때마다 디스크 버퍼 메모리(59)의 페이지로 기록되기 시작한다. 제2프레임 시간의 1/30에서, 1페이지가 채워질때 다음 수직 귀선 소거 펄스는 프레임 데이타가 다음 디스크 버퍼 메모리 페이지 등으로 스위치되게 만든다. 이러한 특정 실시예에서, 디스크 버퍼 메모리는 4페이지를 구비하며, 한번에 그와 같이 많은 영상을 수용할 수 있다. 그러나, 1페이지가 디스크 버퍼 메모리(59)로부터 판독되고 디스크상에 기록될때 이미 판독된 또다른 페이지는 픽셀 데이타로 채워지기 시작하고, 판독은 디지탈화된 X-선이나 비데오 영상이 디스크 버퍼 메모리에 계속 공급되는 한은 이러한 방식으로 계속 재순환한다. 제4도는 메모리 제어기(61)를 블럭으로 도시하지만 후에 좀더 상세히 설명될 것이다.

이러한 목적을 위하여, 데이타를 디스크에 전송하기 위하여 디스크 버퍼 메모리가 판독된다면 데이타 제어기는 버스(62)를 경유하여 디스크 버퍼 메모리(59)의 판독 어드레스를 전달한다는 점은 충분히 이해된다. 메모리 제어기(61)도 또한 인입 비데오 신호를 디스크 버퍼 메모리(59)의 페이지에 기록하기 위하여 어드레스를 보낸다. 비데오 픽셀 데이타를 디스크 버퍼 메모리(59)에 기록하기 위한 어드레스는 비데오 시스템에 의해 제공되는 수직 블랭크시간 기준으로 양립할 수 있다. 디스크 드라이브는 비데오 시스템의 시간 기준과는 다른 그 자체의 시간 기준을 구비한다. 따라서, 디스크에 디스크 버퍼 메모리 기록을 디스크에 기록해 넣기 위한 어드레스는 디스크 버퍼 메모리(59)에 입력되는 비데오 데이타 입력을 제어하는 어드레스와는 다른 비율로 공급된다. 디스크 버퍼 메모리(59)로부터의 출력 버스는 제1도에 있어서처럼 제4도에서 버스(125)로 표시된다.

이 특정 실시예에서, 버스(125)는 8 내지 12비트로 구성된 픽셀을 전송하기 위한 용량을 구비한다. 비데오 프레임율로 코드화하기 위하여, 8비트 픽셀이 이용된다. 픽셀에 대한 비트는 병렬이고, 여러가지 선입 선출(126 내지 130)로 순환식으로 입력된다. 디스크 버퍼 메모리 페이지의 판독이 시작될때, 처음 5픽셀은 동일하게 작동하여, 픽셀이 선입 선출에 적층되어, 픽셀이 선입 선출로부터 디스크 버퍼 메모리로부터 전달될 수 있는 것보다 더 빠르게 디스크 버퍼 메모리(59)로부터 빠져 나올 수 있다는 점을 설명하게 된다. 선입 선출로 입력되는 픽셀 입력은 제3도와 관련하여 설명된 선입 선출 입력 제어기(121)로부터 라인(131)을 거쳐서 전달된 제어 신호에 의해 동기로 유지된다. 선입 선출 입력 제어기가 선입 선출이 데이타를 수신할 준비가 됨을 검출할때 제어기는 라인(132)을 경유하여 메모리 제어기(61)에 판독 요구를 하며, 메모리 제어기가 디스크 버퍼 메모리(59)로부터의 데이타를 전달할 준비가 될때 메모리 제어기는 라인(133)을 경유하여 선입 선출 입력 제어기에 판독 승인 신호를 발하고 데이타 전달된다. 병렬 비트 픽셀 데이타는 선입 선출 출력 제어기(123)로부터 라인(134)를 거쳐 공급되는 게이팅 신호의 제어하에서 선입 선출로부터 출력된다. 선입 선출의 출력은(135)로 표시된 라인과 같은 버스를 경유하여 병렬-직렬 변환기(D/S)(136 내지 140)의 집단의 입력에 결합되고, 이 변환기 집단에서는 각각의 픽셀이 이미 설명된 바와 같이 여러 디스크(0 내지 4)상에 동시에 기록하기 위해 필요한 직렬 비트 흐름으로 변환된다.

제4도에서, 각각의 픽셀을 포함하는 직렬 비트는 디스크 데이타 처리기(DDT)(72)로부터 채널 라인(0 내지 4)을 경유하여 디스크(50)에 전송된다. 제4도에서, 다음 명령 레지스터(91)와 그와 관련된 실행 레지스터(10)는 제3도에 도시된 것처럼 도시된다. 명령중 하나는 라인(141)을 경유하여 병렬-직렬 변환기에 적절한 타이밍 신호를 전달함으로써 직렬 비트 흐름의 출력에 영향을 미친다. 제4도에서, 영상후 개시 명령 레지스터(95)와 실행 레지스터(105)와 제어기(119)도 제3도에 나타난 것과 동일한 장치이다. 이러한 성분은 명령 제어기의 구성과 기능이 상세히 설명될 것이다.

다중 디스크 윈체스터 장치뿐만 아니라 단일 디스크에서도 디스크의 고속 클럭과 동기로 직렬 형태로 디스크상에 기록된다. 병렬 전송 장치는 디지탈 데이타의 다중 채널을 동시에 기록하거나 판독한다. 데이타에 대한 전체 5채널은 마스터 기록 클럭과 동기로 디스크 드라이브상에 기록된다. 그러나, 재판독 기간동안 드라이브는 데이타와 각각의 채널에 대한 클럭을 디스크 데이타 처리기(72)에 전송한다. 각각의 채널의 재판독 데이타는 그 자체의 클럭에만 동기이며, 따라서 서로 채널사이의 타이밍 오독이 발생하게 된다.

본 발명의 한가지 특성에 따라서, 시스템에 다시 공급된 데이타는 제3도에 도시된 회로로 오독 방지된다. 여기에는 디스크 드라이브에서의 판독 및 기록 채널만큼 많은 이와 같은 오독방지 회로가 실제로 있다. 제7는 디스크 드라이브로부터 들어오는 데이타 채널(0)에 대해 도시한 것이다. 오독 방지 회로의 제1단은 직렬-병렬 변환기(155)이다. 디지탈 데이타를 변환기(155)와 다른 채널에서의 대응변환기로 판독해 넣는 작동은 판독 가능 신호를 라인(166)을 경유하여 변환기에 보내는 주 순서기(160)에 의해 개시된다. 라인(156)상에 비트 판독 클럭 신호와 함께, 각각의 채널에 대한 직렬 데이타는 직렬-병렬 변환기(155)에 입력된다. 데이타 입력은 픽셀을 포함하는 비트 열이다. 변환기(155)는 본 실시예에서, 4개와 같은 예정된 비트수로 구성된 니블(nibble)을 형성하는데 즉, 이 변환기는 기록된 픽셀이나 다른 비트 집단의 4연속 비트를 반복적으로 받아들이고 래치(157)로 니블을 공급한다. 니블은 동기 검출기(158)에도 입력된다. 디스크로부터 인입한 데이타는 특정의 형태로 포맷팅된다. 모든 0의 전문은 활성 데이타를 앞서고 그뒤에 공지의 데이타 패턴이 뒤따르는데 즉, 섹터 필드에 기록된 동기 데이타 워드는 윈체스터형 디스크 제어기에서 사용자 데이타의 시작을 검출하는 규칙적인 방식처럼 활성 영상 데이타를 앞선다. 동기 데이타가 검출기(158)에 의해 검출될때 동기 데이타가 검출기(158)에 의해 검출될때 활성 데이타가 나타나고, 판독 순서기(165)는 변환기(155)로부터 니블을 래칭하기 시작할 수 있다. 모든 4판독 픽셀율 클럭동안 변환기(155)는 새로운 4-비트 니블로 래치하도록 제어된다. 판독순서기는 라인(167)을 경유하여 래치 입력 클럭을 제공한다. 라인(167)을 경유하는 또다른 클럭은 니블을 선입 선출(FIFO) 메모리(159)에 시프트한다. 선입 선출 메모리는 다중 채널 사이의 탄성 소자이고 오독을 조화시키는데 이용된다. 채널 사이의 최악의 오독은 설명된 만큼이다.

따라서, 한 채널에서 선입 선출(159)로 적절한 수효만큼 시프트된 후, 모든 채널은 그들의 선입 선출에 있는 데이타를 구비할 것으로 여겨진다. 시간 기준으로서 인덱스와 섹터 타이밍 펄스를 이용하는 주 순서기(160)는 선입 선출(159)로부터 병렬-직렬 변환기(163)로의 4비트 니블의 전송에 영향을 미치기 위하여 본 실시예에서는 상기 주파수의 1/4인 비트율 주파수의 비율로 라인(162)을 경유하여 클럭 신호를 전달한다. 주 순서기는 동일한 클럭 신호를 클럭 라인(168)로 표시된 다른 채널에서의 순서기 및 선입 선출에 전달한다. 병렬 형식의 4-비트가 선입 선출(159)로부터 각각의 라인(162)상에 나온다. 이 선입 선출은 32레지스터단을 구비할 수도 있지만 일반적으로 더 작은 수효의 레지스터단이 필요하다. 어떠한 경우에서나, 모든 채널에서 대응 선입 선출(159)로부터의 니블은 라인(162)을 경유하여 제공되는 공통 니블율 클럭으로 인하여 일치하는 시간에 병렬-직렬 변환기(163)에 출력한다. 4-비트 니블은 모든 채널에서 서로 동기로 직렬 비트 흐름으로 변환되고, 병렬-직렬 변환기로부터 라인(164)상에 출력된다. 병렬-직렬 변환기는 주 순서기 (160)로부터의 클럭 라인(161)에 의해 비트 주파수율로 클럭된다. 이 동일 클럭 라인은 라인(169)으로 표시된 다른 병렬 채널의 순서를 정한다.

오독 방지 회로가 4-비트 니블 형성에 제한될 필요가 없음을 인식해야만 한다. 매 사이클당 8, 10 혹은, 12인입 직렬 비트 집단을 병렬로 배열하는 직렬-병렬 변환기(155)가 이용될 수 있다. 래치(157), 선입 선출(FIFO)(159) 및 병렬-직렬 변환기(163)도 물론 대응하게 연장되어야 할 것이다. 그러나, 니블에서의 비트수가 작으면 작을수록 비트가 누락될 가능성은 더 낮아진다. 오독 방지기는 비트 집단을 형성하는 직렬 비트가 가능한 동기원으로부터 획득되는 다른 경우에서 오독을 방지하도록 이용될 수 있다. 비트 집단은 픽셀에 한정되지 않고, 어떤 길이의 바이트나 워드일 수도 있다. 한 집단에 8비트가 있었다면 실시예로서, 래치 클럭 주파수는 비트율 주파수의 1/8일 것이다.

설명된 바와 같이 영상 프레임을 디스크상에 실시간 기록하기 위하여 디스크의 기계적 시간 제한은 픽셀 길이를 8비트로 제한할 수도 있다. 그러나, X-선 노출 사이에 개방된 몇몇 프레임이 있을때 최고 12비트와 같은 더 큰 비트 길이의 픽셀을 발생시키거나 기록할 수 있다. 마찬가지로, 기록 픽셀 데이타는 제7도의 오독 방지 회로로부터 다시 디스크 버퍼 메모리(59)로 전달되기 전에, 디스크의 기록된 때의 직렬 형태로부터 적절한 비트 길이의 병렬 형태로 재포맷되어야 하며, 상기 기록 픽셀 데이타는 시간 기준과 같은 비데오 회로 귀선 소거 펄스율을 이용하여 상기 디스크 버퍼 메모리(59)로부터 영상의 표시에 영향을 미치도록 전달될 수 있을 것이다.

제5도는 디지탈 버퍼 메모리(DBM)(59)로 제7도의 오독 방지 회로를 접속하는 회로를 도시한 것이다. 제5도에서, 채널(0 내지 4)에 대한 오독 방지 회로는 오독 방지 회로로 표시된 블럭으로 표시된다. 오독 방지 회로로부터의 출력 라인(164)은 직렬 형태로 배열된 비트를 갖춘 픽셀값을 직렬-병렬(S/P) 변환기(165)의 입력에 도전한다. 다른 채널은 유사한 변환기(165 내지 169)를 구비한다. 변환기(165 내지 169)는 오독 방지되고 동기화된 직렬 픽셀 데이타를 픽셀을 포함하는 병렬 비트로 변환한다. 병렬 비트 형태의 픽셀은 변환기(165 내지 169)로부터 선입 선출(170 내지 174)로 출력된다. 픽셀은 선입 선출(170 내지 174)로부터 멀티플렉서(MUX)(175)를 통하여 순서대로 출력되고, 상기 픽셀은 픽셀 데이타가 디스크상에 기록되기 전에 비데오 회로로부터 디스크 버퍼 메모리로 공급되었을때 했던 것처럼 상기 멀티플렉서로부터 동일위치로 어드레스 지정된다. 제5도에서, 메모리 제어기(61)는 픽셀을 적절한 위치로 어드레스 지정한다. 디스크로부터의 데이타를 디스크 버퍼 메로리(54)로 기록하기 위한 기록 어드레스는 메모리 제어기(61)로 부터 버스(63)를 거쳐서 디스크 버퍼 메모리(59)에 제공된다. 기록 어드레스는 디스크의 시간 기준에 따라서 발생된다. 영상 데이타가 디스크 버퍼 메모리(59)로부터 판독될때 데이타는 수직 블랭크 주파수를 근거로한 비율로 어드레스 버스(64)를 경유하여 어드레스 지정된다. 따라서, 비데오 데이타는 제5도 및 제1도에 도시된 바와 같이 버퍼 메모리(65)로부터 버스(65)상에 출력된다.

타이밍 데이타에 대한 성분은 제4도에 이용된 성분과 양립할 수 있다. 픽셀은 클럭은 라인(178)을 경유하여 오독 방지 회로로 입력되는 데이타 입력을 제어한다. 이 클럭은 타이밍 신호를 버스(180)를 경유하여 오독 방지 회로에 공급하고 버스(181)를 경유하여 직렬-병렬 회로에 공급하는 데이타 비직렬화 제어기(179)에 공급된다. 선입 선출(170)로 입력되고 선입 선출(170)으로부터 출력되는 데이타의 전송은 단순히 동기화 회로이거나 타이밍 회로인 선입 선출 출력 제어 회로(192)와 선입 선출 입력 제어 회로(191)에 의해 영향을 받는다. 또 다시, 데이타가 선입 선출(170 내지 174)로부터 전송될때 기록 요구 신호는 메모리 제어기에 전송되며, 디스크 버퍼 메모리에서인 적절한 위치로 픽셀을 전송하고 어드레스 지정할 준비가 되었을 때 제어기는 기록 승인 신호를 출력하고 데이타가 전송된다. 제5도에서, 영상 시작 정보용 다음 명령 레지스터(105)와 실행 레지스터(101)는 카운터(119)처럼 반복된다.

이미 설명된 바와 같이, 디스크 레코더는 어떤 주어진 시간 주기에 기록될 수 있는 만큼의 데이타양으로 한정되어, 본 실시예에서는 매초당 30프레임으로 연속적으로 비데오 영상 프레임을 기록하기 위해서는 픽셀 길이가 8비트로 제한되어야 한다. 몇몇 X-선 절차에서, 다수의 프레임 시간은 X-선 노출사이에 경과할 것이며, 이 경우 최고 12비트까지의 비트 길이로 픽셀을 기록하도록 허용하기에 충분할 정도의 시간이 있다. 실제로, 8, 9, 10, 11 혹은 12로 구성된 비트 길이가 이용될 수 있다. 픽셀이 디스크로부터 판독될때 이들 픽셀은 각각의 채널상에 직렬 형태로 출력되며, 제5도를 참고로 설명된 바와 같이, 직렬-병렬 변환기(165 내지 169)로 입력되기 전에 직렬 형태로 오독 방지 회로를 떠난다. 따라서, 직렬-병렬 변환기(165 내지 165)는 직렬 비트 흐름을 사전 선택 가능 비트 길이를 갖춘 픽셀로 변환하도록 프로그램 작성할 수 있는 새로운 형태의 것이다. 각각의 채널에서의 변환기(165 내지 169)중 어느 하나와 대응하는, 새로운 프로그램 작성 가능한 가변 길이 직렬-병렬 변환기는 제8도에 도시된다. 제8도에서, 라인(164)상에 있는 직렬 데이타 흐름 입력은 5데이타 채널중 하나와 관련된 오독 방지 회로로부터의 것이다. 입력은 프로그램 가능 배열 논리(PAL)회로인 데이타 루팅 회로에 입력된다. 직렬 픽셀 데이타는 예정된 수효의 비트를 갖는 픽셀로 변환될 것이다. 비트수 선택은 비데오 처리기 제어기(26)로부터 다음 명령 레지스터(171)로 보내진 데이타에 의해 결정된다.

설명된 바와 같이, 디스크로부터 인덱스 펄스가 수신될때 다음 명령 레지스터에 있었던 명령은 실행 레지스터(172)로 판독되어가고 최고한 디스크 1회전 동안 보유된다. 이 특정 실시예에서, 직렬 비트 흐름은 8, 9, 10, 11 혹은 12비트의 픽셀로 변환하는 작동이 이루어진다. 이것은 5가지 서로 다른 비트 길이로 된다. 실행 래치(172)로부터 라인(173)으로 나오는 4비트 워드는 8비트 내지 12비트중 어느 것이라도 상세히 설명할 수 있다. 라인(173)상의 4비트 워드는 선입 선출(170)에서 4라인-16중 1라인(four-line-to-one-of-sixteen) 디코더 (174)에 입력된다. 프로그램 가능 배열 논리 회로는 AND 게이트( )와 OR 게이트(184 내지 187)를 포함한다. 직렬 데이타는 공통 라인(188)을 경유하여 각각의 AND 게이트의 대응 입력에 공급된다. 실시예로서, 래치(172)로부터의 명령이 디코더(174)에 의해 디코딩되어, 8비트 출력 라인의 논리(1) 레벨로 된다고 가정하자.

다시말하면, 직렬 데이타는 8비트 길이의 병렬 데이타 픽셀값으로 변환되는데 즉, 상위 8비트가 있을 것이고 잔여의 4비트는 본 실시예에서 모두 0일 것이다. 비트 흐름의 오독 방지 회로로부터 라인(164)을 경유하여 공급된다고 추정하자. 처음 8비트가 모두 논리(1)이라고 가정하자. ?????(189)이 논리(1)레벨에 있을때 이 선택 라인이 연결되는 AND게이트(182)의 입력은 논리(1)????될 것이다. 비트열에서 처음 논리(1)은 라인(164, 188)을 통하여 나오며, AND게이트(175 내지 182)의 공통 입력에 공급된다. 그러나, AND게이트(182)만이 논리(1)로 되는 8비트 라인(189)에 의해 작동가능 상태로 되었다. 따라서, AND게이트(182)의 출력은 논리(1)로 되고, 이 신호는 주 순서기로부터 공급되는 라인(191)상의 비트율 클럭 펄스와 일치하는 데이타 입력(D4)에 OR게이트(187)를 통하여 게이트된다. 다음 비트가 라인(188)상에 나올때, 이 비트가 논리(1)이라 ??? 작동 가능 상태?? 된 AND게이트(182)의 출력은 또다시 논리(1)로 되고, OR게이트(187)는 이 논리(1)을 게이트 입력(D4)에 제공한다. 그 반면에, 제2클럭 펄스가 나타날때 레지스터(190)의 D4상의 선행 1레벨은 레지스터(190)의 Q4와 데이타 입력(D5)상에 나타난다. 다음 비트와 비트율 클럭 펄스가 발생할때 처음 논리(1)은 레지스터(190)의 출력(Q5)에 옮겨진다. 레지스터(190)의 출력이 논리(1) 상태일때 이 신호는 라인(193)을 경유하여 레지스터(192)의 데이타 입력(D6)에 전송된다. 단계에서 단계로의 이동은 레지스터(192)상의 6출력 라인(Q6 내지 Q11)이 논리(1) 레벨로 되어, 레지스터(190)의 Q4 및 Q5의 출력도 논리(1)로 되도록 계속된다. 회로를 검사해 보면, 8비트 변환의 경우, 레지스터(190)의 4출력(Q0 내지 Q3)이 초기에 0으로 리세트되었다면 모두 0으로 유지됨을 보여줄 것이다.

따라서, Q0와 Q3가 논리(0)레벨이고, Q4 내지 Q11이 논리(1) 레벨인 경우, 이러한 신호는 순간적으로 래치(194, 195)에 기억된다. 이때 주 순서기로부터 제3도의 라인(196)을 거쳐서 공급되는 픽셀율 클럭 신호가 있다. 이 클럭 신호는 래치가 래치의 신호를 그들의 6출력 라인(197, 198)에 스위치하게 만들기위한 클럭이며, 여기서 최하위 비트(LSB)는 래치(195)의 최하위 출력 라인상에 나타나고, 논리(1)는 상기 6출력 라인(198)과 래치(194)로부터의 라인(197)중 최하위 2출력에 나타난다. 최상위 4출력 라인(197)은 본 실시예에서 이들 라인상에 모두 0을 가질 것이다.

제8도에서의 가변 비트 길이의 직렬-병렬 변환기의 작동은 픽셀 길이 선택 레지스터가 직렬 비트 데이타를 12비트 길이를 갖는 픽셀로 변환하는 명령을 부여받을 경우와 유사할 것이다. 이러한 경우, 디코더(175)로부터의 12비트 라인은 논리(1)로 되어, AND게이트(175)가 레지스터(190)의 데이타 입력(D0)의 입력 게이트로 작동할 수 있게 하고, 비트값은 레지스터(190, 192)를 통해 이동될 것이다.

각각의 디스크 출력 채널에 대해 제8도에 도시된 형태의 직렬-병렬 변환기가 존재함을 이해해야 한다. 요약하면, 디지탈 디스크 드라이브상에 기억된 영상 픽셀은 본 실시예의 경우 8비트에서 12비트까지 변하는 비트 길이로 구성된다. 드라이브로부터의 직렬 비트 흐름은 제8도의 프로그램 작성 가능한 직렬-병렬 변환기에 의하여 적절한 비트 길이의 픽셀로 변환된다. 이러한 작동으로, 모든 선행 비트는 12비트 이하의 길이의 픽셀에서 0으로 세트된다. 직렬 데이타는 프로그램 가능 선입 선출(170)에 입력되고, 종래의 직렬-병렬 변환기의 적절한 비트 위치에 출력된다. 입력 비트가 가는 비트 위치는 본 실시예에서 4픽셀 길이 선택 입력에 따라 변한다. 변환기 레지스터에 적절한 수효의 비트율의 클럭이 입력된 후 래치는 픽셀을 병렬 형태로 포획하도록 클럭된다. 이러한 방식으로, 선입 선출(170)는 변환기의 처음 4비트의 궤환 설비에 배치되고, 0을 모두 사용되지 않은 상급 비트로 패킹할 뿐만 아니라 입력 데이타에 대해 멀티플렉싱 기능을 수행한다. 제8도의 변환기는 디스크 데이타 처리기(72)상에 배치된다. 변환기는 제5도를 참고로 하여 디스크로부터의 판독과 디지탈 버퍼 메모리(59)로의 기록에 관한 설명과 함께 언급되었다. 제5도에 있어서, 제8도의 변환기에 의해 영향을 받은 병렬 픽셀은 제5도의 멀티플렉서(175)를 경유하여, 버스(200)를 통해 디스크 버퍼 메모리(59)에 도전된다. 상기 픽셀은 제5도에 도시된 메모리 제어기(61)에 의해 적절한 위치로 어드레스 지정된다.

이미 지적된 바와 같이, 픽셀은 디스크 타이밍 신호와 동기로 디스크 버퍼 메모리(59)에 기록되지만, 이들 픽셀은 시간 기준으로서 비데오 시스템의 수직 동기 펄스를 이용하는 비율로 디스크 버퍼 메모리(58)로부터 표시를 위해 판독되어야 한다. 직렬 영상 픽셀 데이타를 병렬 데이타로 변환하기 위해 변환기를 적용하는 것이 설명되지만, 이러한 기술 분야의 기술자는 병렬 비트 데이타로 또다시 재구성되어야 하는 직렬 비트 흐름으로서 병렬 데이타가 전송될 때마다 가변 비트 길이 변환기가 이용될 수 있음을 인정할 수 있을 것이다.

제1도에 도시된 시스템의 또다른 새로운 특성은 디스크 버퍼 메모리(59)로부터 디스크 레코더로 영상 데이타를 전송하기 위한 시간이 최소화되어, 병력 전송 디스크 드라이브의 기록율을 초과하지 않게 되는 방법이다. 이미 설명된 바와 같이, X-선 영상 필드는 범주내이다. 디스크 버퍼 메모리의 페이지가 x, y축으로 표시될 수 있는 직각 배열의 메모리 위치를 갖는 것으로 추정하자. 따라서, 디지탈 비데오 처리기(32)로부터 제1도의 버스(60)상에 출력되는 비데오 픽셀 신호가 디스크 버퍼 메모리(59)에 기록될때 이 픽셀 신호는 수평 라인 기준에 의해 수평 라인상에 위치한다. 수평 라인 시간은 512픽셀보다 길며, 1라스터에 512수평 라인 이상이 있으면 순환 영상은 수평 라인의 전체 폭과 겹치지 않을 것이고 수직 방향으로 수평 라인 전부와도 겹치지 않을 것이다. 비데오 신호가 수평 라인 전체를 통하여 디스크 버퍼 메모리 배열에 클럭되므로 순환 영상을 에워싸는 비실재 메모리 위치가 어드레스 지정되는 것과 어떤 차이도 이루지 않는다. 그러나, 디스크 버퍼 페이지가 판독되어, 영상 데이타를 디스크에 기록하는 것이 허용될 때, 디스크 버퍼 메모리(59)로부터의 데이타의 전송 시간은 소용되는 진단정보를 포함하는 영상 범주내의 픽셀만이 어드레스 지정되어 디스크에 전송될 경우 최소화될 수 있다. 마찬가지로, 범주 즉, 소용 영상 영역을 나타내며 데이타만이 디스크상에 기록될 경우, 영상 데이타를 원래의 순환 패턴으로 메모리에 재형성하기 위하여 디스크로부터 판독되어, 어드레스 지정될 필요가 있는 디스크 버퍼 메모리(59)에만 기록될 경우 시간이 절약될 수 있다.

제6도는 순환 영상 경계의 내부에 있는 픽셀을 어드레스 지정하거나 디스크 버퍼 메모리(59)로부터 판독하고, 디스크상에 기록하는 것에만 관계되는 메모리 제어기(61)의 성분을 도시한 것이다. 영상 프레임을 개시하도록 비데오 수직 블랭크 펄스가 발생할때 카운터는 영상의 상단에서부터 수평 라인의 접촉점까지의 수평 라스터 라인을 카운트하기 시작하고, 상기 순환 영상에서의 최상단 픽셀은 최상단 라인이나 하단의 라인상에 있을 수 있다. 디스크 버퍼 메모리로부터 어드레스 지정되어 디스크상에 기록되기 위해 어드레스 지정되는 것은 제1픽셀이나 픽셀 집단이다. 그때부터 수평 라인은 하향 카운트되고, 제1영상 픽셀이 라인상에 나타나는 곳과 대응하는 새로운 X-시작 어드레스가 제공된다. 앞으로 도시되는 바와 같이, 본 발명에 따라서 순환 라인이 대칭이라는 사실을 이용함으로써 모든 수평 라인 종료 판독이 이루어지므로 영상 픽셀이 각각의 수평 라인상에서 끝나는 X-정지 라인은 제공될 필요가 없다. 디스크 버퍼 메모리(59)로부터 순환 영상이 어드레스 지정되고 디스크상에 기록되는 방법에 관한 상세한 설명은 제6도를 참고로 하여 제시될 것이지만, 다른 형태의 영상은 이들 영상이 비데오 모니터 화면상에서 중앙 라인 근방에서 대칭인 한은 동일한 방식으로 디스크상에 기록될 수 있음을 이해해야 한다.

제6도의 상단 좌측에는 비데오 처리기 제어기(26)로부터 들어오는 다중 라인이나 버스가 있다. 비데오 처리기 제어기(26)는 이러한 버스를 경유하여 Y-판독 개시어드레스를 제공한다. Y-방향은 수평 라인에서부터 수평라인으로 하향하며, X-방향은 수평 주사 라인을 포함하는 픽셀의 행을 따른다. Y-판독 시작어드레스는 레지스터(210)에 삽입된다. Y-판독 시작 어드레스 레지스터의 좌측에 멀티플렉스(211)가 도시된다. 멀티플렉서(211)는 T와 D로 표시된 2입력을 구비한다. T는 텔레비젼이나 비데오 타이밍율을 표시하며, D는 디스크 타이밍율을 표시한다. 디스크 타이밍은 영상 픽셀 데이타를 디스크상에 기록하거나 디스크로부터 판독해내는데 적용할 수 있다. Y-판독 시작 어드레스는 비데오 처리기 제어기(26)에 의해 레지스터(210)에 삽입되지만, 디스크 데이타 처리기(72)에 의해 라인(212)을 거쳐서 제공된다. 영상 시작 신호는 디스크 기록 헤드가 영상 데이타가 아직 기록되지 않은 섹터상에 있을때 발생되어야 하므로 디스크상에 기록이 시작하려하는 때를 표시한다. Y-판독 시작 레지스터로부터의 출력 라인(213)은 영상이 판독될 디스크 버퍼 메모리(59)에서 페이지를 선택하는 비데오 처리기 제어기(26)로부터 파생된 신호를 제공한다.

영상 시작 신호는 D입력에서부터 멀티플렉서(MUX)(211)를 통하여 Y-판독 카운터(214)에 결합된다. Y-판독 카운터는 제1라인에서부터 수평 라인을 카운트 다운하며, 상기 카운터가 순환 영상과의 접점이라 불릴 수 있는 영상 데이타가 그위에 있는 제1수평 라인까지 내려갈때 제1 Y-판독 어드레스는 Y-어드레스 버스 어드레스 버스(216)를 경유하여 디스크 버퍼 메모리(59)의 어드레스 디코더에 전송된다. Y-판독 카운터(214)는 영상 데이타의 끝에서 매 수평 라인에서 X-판독 종료 신호에 의해 증가된다. 이 X-판독 종료 신호가 라인(217)를 거쳐 수신되고, 카운터를 증가시키시 위해 그 출력 라인이 Y-판독 카운터(214)로 향하여 멀티플렉서(218)의 D입력으로 들어간다. X-종료 신호가 제공되어, 범주외에는 영상 정보가 없으므로 수평 방향으로의 판독은 영상 범주외의 판독될 수평 라인의 끝으로 연장되지는 않게 될 것이다. 물론, X-판독 어드레스는 각각의 Y-어드레스와 함께 디스크 버퍼 메모리(59)에 제공되어야 한다. Y-판독 카운터(214)의 카운터는 버스(219)를 경유하여 X-판독 시작 프로그램 가능 판독 전용 메모리(PROM)(220)에 공급되고, 이 판독 전용 메모리는 여러가지 영상 규격이나 형태에 대한 데이타가 프로그램될 경우에는 RAM일 수도 있다. 메모리(220)는 조사 테이블을 포함하며, 라인에 대한 대략의 X-판독 시작 어드레스가 기억되는 RAM(220)일 수도 있다.

어쨋든, 영상 범주내에 소용되는 픽셀 데이타를 포함하는 제1수평 라인에 X-판독 카운터에 의해 카운트 다운한 결과로서 도달될때 카운터의 카운트는 어드레스가 카운트된 수평 라인의 수이고 그 출력기 Y-판독 카운터(214)에 의해 카운트된 특정 수평 라인에 대한 X-판독 시작 어드레스인 PROM(220)의 입력 어드레스를 이룬다. 어떤 수평 라인에 대한 X-판독 시작 어드레스는 버스(221)를 경유하여 멀티플렉서(222)의 입력에 결합되는데, 멀티플렉서(222)는 소형원에 연결되어 식별된 한 입력과 본 실시예에서 단순히 접지되어 있고 장방향으로 표시된 다른 입력으로된 두 입력을 구비한다. 여기서 암시하는 것은 버퍼 메모리가 모든 픽셀이 영상 정보를 포함하는가의 여부를 판독해내는 보통의 직각 좌표 형태로 판독될 수도 있다는 것이다. 그러나, 본 발명에 따라서, X-시작 어드레스는 멀티플렉서(222)와, 멀티플렉서(223)의 D입력을 통하여 전송된다. 어드레스는 X-판독 카운터(224)와 또다른 멀티플렉서(225)를 통하여 그 이상 전달되고, 이들로부터 어드레스는 어드레스 버스(226)를 경유하여, 도시되지는 않았지만 이미 공지된 바와 같이 메모리 배열의 일부를 이루는 어드레스 디코더에 전달된다.

X-판독 시작 어드레스가 주어진 수평 라인에서 수행된 후 픽셀 데이타가 선택된 디스크 버퍼 메모리(59)로부터 전송될 때마다 X-판독 즉, 픽셀 카운터(224)가 증가된다. 증가 신호는 제4도와 관련하여 설명된 바와 같은 선입 선출 입력 제어기(121)로부터의 것이며, 여기서 메모리 제어기(61)는 선입 선출 입력 제어기로부터 판독 요구를 수신하고 라인(133)상에 판독 승인 신호를 전달한다. 이러한 것은 제6도에 기호로 표시되어 있으며, 제6도에는 판독 요구 라인(132)와 판독 승인 라인(133)이 도시된다. 증가 신호는 멀티플렉서(228)의 D입력에 연결하는 라인(227)을 경유하여 X-판독 카운터(224)에 전달된다. 증가 신호는 최종적으로 라인(229)을 경유하여 X-판독 카운터(224)에 출력된다. X-판독 카운터로부터 출력 버스에 결합된 분지 버스(230)는 이것에 주어진 수평 라인에 대한 현재의 X-어드레스를 구비한다. 버스(230)는 디지탈 비교기(231)의 입력(A)에 결합된다. 어드레스는 X-판독 시작 ROM(220)으로부터 출력되는 어떤 주어진 수평 라인상에서 X-방향으로 판독할때 버스(232)를 경유하여 2의 보스 장치(233)에 결합된다. 시작, 어드레스는 디지탈 어드레스의 모든 0을 1로, 모든 1을 0으로 변환시킨 다음 1을 더해줌으로써 종래의 방식으로 2의 보수화된다.

공지된 바와 같이, 그 결과, 이 경우 영상 범주내에 있는 모든 수평 라인에 대한 X-판독 시작 어드레스인 원래의 수에 대한 음의 값을 출력한다. 상기 영상 범주가 수직 중앙 라인 근방에서 대칭을 이루므로 비교기의 입력(A)에 대한 현재의 X-판독 어드레스는 2의 보수화된 X-판독 시작 어드레스와 비교될 수 있다. 이것은 수평 주사 라인상의 X-시작점에서부터 중앙까지의 픽셀의 카운팅과 유사하며, 그 다음 X의 끝을 표시하는 0에 이르도록 동일한 크기 만큼씩 카운트 다운된다.비교기(231)는 동일 경과를 성취한다. 비교가 이루어질때 X의 끝이 표시되고, 라인(217)을 경유하여 Y-판독 카운터(214)에 전송되는 출력 신호가 있다. 이는 Y-판독 카운터(214)를 증가시키고, 새로운 어드레스를 X-판독 시작 PROM(220)에 제공하여, 영상 범주에서 시작하고 끝나는 다음의 연속 수평 라인에 대한 X-판독 시작 어드레스를 발생시킬 수 있다. X-판독 카운터(224)는 영상 데이타를 구비한 라인의 시작에서 라인(212)을 통해 들어오는 영상 시작 신호에 의해서나 혹은, 후속으로 라인(217)상의 X의 종료 판독 신호에 의해 시작 어드레스로 로딩된다. 두 신호는 OR게이트(234)를 통해 게이팅되고, 멀티플렉서(235)를 통해 X-판독 카운터(224)에 결합된다. 제4도와 관련하여 전체적인 판독 시스템에 대해 앞에서 논의된 바와 같이, 디스크 버퍼 메모리(59)로부터 버스(125)상에 출력되는 픽셀은 각각의 선입 선출(126) 내지 (130)로 입력되고, 그 다음, 픽셀은 디스크 데이타 처리기(72)에 위치해 있는 변환기(136) 내지 (140)에서 직렬 데이타로 변환된 후, 연속 픽셀이 각각의 디스크에 동시 기록되도록 하기 위하여 직렬 비트로서 병렬 채널 0 내지 4를 따라서 디스크 입력에 직렬 비트로서 각각 전송된다.

이제부터 디스크로부터 영상 데이타의 판독과 디스크 버퍼 메모리(59)의 페이지로의 기록에 대해 설명하고자 한다. 제1도 및 제6도에 도시된 바와 같이, 영상 데이타는 디스크 데이타 처리기(72)로부터 버스(200)를 경유하여 디스크 버퍼 메모리(59)에 전달된다. 제6도에서, 비데오 처리기 제어기(26)에서 상단 좌측 영역에 있는 버스는 Y-기록 시작 어드레스를 레지스터(250)에 로딩하는데 또다시 이용된다. Y-기록 시작 어그레스가 로딩된 후, 영상 시작 신호가 디스크 데이타 처리기(72)에 의해 라인(212)상에 제공될때까지 아무것도 일어나지 않는다.이는 디스크 판독 헤드가 영상 데이타 판독이 시작되는 섹터상에 있도록 보장해 준다. 영상 데이타가 기록되는 디스크 버퍼 메모리(59)내에 페이지는 라인(229)을 거쳐서 신호에 의해 작동 가능 상태로 된다. 영상 시작 신호는 멀티플렉서(298)의 입력에서부터 Y-기록 어드레스 카운터(300)에 결합된다. 레지스터(250)에서의 Y-기록 시작 어드레스는 기록될 영상 데이타가 실재하는 수평 라인의 어드레스이다.이 시작 어드레스는 다음 영상시작 신호의 발생에 응답하여 로드된다. Y-기록 어드레스 카운터(300)는 기록될 제1수평 라인의 어드레스를 포함한다. Y-기록 어드레스는 멀티플렉서(215)와 Y-어드레스 버스(216)를 거쳐서 디스크 버퍼 메모리 페이지용 어드레스 디코더(도시안됨)에 전달된다.

Y-기록 어드레스 카운터(300)는 모든 수평 라인의 끝에서 라인(317)상의 X-종료 기록 신호에 의해 증가되고, 멀티플렉서(318)를 통하여 카운터(300)로 들어간다. Y-어드레스 카운트는 버스(302)를 통하여 ROM이거나 혹은 RAM인 X-기록 시작 메모리(301)에 전달되어, 수평 라인상에 기록될 제1영상 픽셀의 X위치를 결정한다. 메모리(301)는 각각의 수평 라인에 대해 X-기록 시작 어드레스의 조사 테이블을 구성한다.

X-기록 어드레스는 X-기록 카운터(303)에 의해 발생된다. X-시작 어드레스는 X-기록 메모리(301)로부터 버스(319), 멀티플렉서(304), 멀티플렉서(305)의 D입력을 거쳐서 멀티플렉서(305)의 출력을 지나 X-기록 카운터(303)에 전송된다. 대응 Y-어드레스에 대한 X-어드레스는 X-어드레스 버스(226)를 경유하여 디스크 버퍼 메모리(59)의 어드레스 디코더에 입력된다. X-기록 시작 메모리(301)의 출력은 버스(306)를 경유하여 2의 보수화 장치(320)에도 전송된다. 현재의 수평 라인에 대한 X-기록 시작 어드레스의 2의 보수는 장치(320)에서 버스(321)를 경유하여 비교기(307)의 입력(B)에 전달된다. X-기록 카운터(303)에서의 현재의 X-기록 어드레스는 버스(322)를 경유하여 비교기(307)의 입력(A)에 공급된다. 비교기(307)는 현재의 X-어드레스와 X-시작 어드레스의 2의 보수를 비교하며, 이러한 값이 비교될때, 라인(317)상의 최종의 X-종료 신호는 멀티플렉서(318)를 통하여 전송되어, Y-기록 카운터(300)를 다음의 하향 수평 라인 어드레스로 증가시킨다. X-기록 카운터(303)는 영상 데이타를 구비한 라인의 시작시에 라인(212)를 통해 들어오는 영상 시작 신호에 의해서나 혹은, 라인(317)상의 X-종료 기록 신호에 의해 시작 어드레스로 로드된다. 두 신호는 OR 게이트(323)를 통해 게이트되고, 멀티플렉서(324)를 통하여 X-기록 카운터에 결합된다.

X-기록 카운터(303)는 픽셀 데이타가 기록된 후 동기 회로(326)로부터 라인(325)에 도달하는 기록 승인(WR ACK) 신호에 의해 증가된다. 기록 승인 신호는 디스크 데이타 처리기(72)로부터 라인(327)상에 기록(WR) 요구를 수신하는 것에서 비롯된다. 이러한 신호 라인은 제3도에 도시된다.

따라서, 도시된 바와 같이, 제6도의 대칭 영상에 대한 경계를 갖는 영상 데이타를 회로는 디스크 버퍼 메모리(59)로부터 판독하는 것과 디스크로의 기록하는 것을 허용하며 역으로, 디스크로부터 판독하는 것과 디스크 버퍼 메모리로 기록하는 것을 허용한다. 영상에 대해 배경이 될 영상을 에워싸는 픽셀은 필수적으로 어드레스 지정될 필요가 없어서, 디스크에서 디스크 버퍼 메모리에 영상 데이타를 전송하고 디스크 버퍼 메모리에 영상 데이타를 전송하기 위한 시간이 최소화된다. 요약하면, 두 형태의 전송에 있어서, 각각의 수평 라인에 대한 X-시작 어드레스는 Y-어드레스에 의해 식별된 어느 수평 라인이 기록(판독)되는가에 따라 X-기록(X-판독) 어드레스로부터 로드된다. X-기록(X-판독) 어드레스는 기록(판독) 승인 신호에 의해 증가되는 다음 어드레스를 통해 이 위치 카운트에서 시작한다. 새로운 시작 어드레스는 각각의 수평 라인의 끝과 영사의 시작에서 카운터에 로드된다. 영상 데이타의 끝 즉, X-종료는 표시 화면상의 수평 라인과 교차하는 가상의 수직 중앙 라인과 일치하는 영상을 통하여 영상이 수직 중앙 라인 근방에서 대칭인 것으로 추정되므로 현재의 X-어드레스를 X-시작 어드레스의 2의 보수와 비교함으로써 결정된다.

여러가지 새로운 개념을 수행하는 최선의 모드로 여겨지는 것이 설명되었지만. 이러한 설명은 제한을 위한 것이 아니라 설명을 하려는 의도에서 이루어진 것이며, 본 발명의 경우 여러가지로 구체화될 수도 있고, 첨부된 특허청구의 범위에 의해서만 제한되어야 한다.

Claims (9)

1. 영상을 표시하는 비데오 카메라 아날로그 비데오 출력 신호가 비데오 프레임에서 영상을 구성하는 화상 소자(픽셀)의 강도와 대응하는 디지탈 데이타로 변환되고, 영상에 대한 데이타가 발생될때 연속 비데오 영상 프레임에 대한 디지탈 픽셀 데이타를 디스크상에 기록하고, 기록후 디스크로부터의 상기 데이타를 판독하기 위한 수단을 포함하는 시스템(제1도)에 있어서, 일정 속도로 회전할 수 있는 다수의 동축 자기 디스크와, 다수의 판독 및 기록 헤드 트리와, 각각의 디스크로 혹은, 디스크로부터 디지탈 데이타를 병렬 전송하기 위하여 한 디스크의 기록 트랙과 자기적으로 결합하도록 배열되고 인접 디스크상의 대응 트랙과 다르게 결합하도록 배열된 한 트리내의 몇몇 헤드와, 실린더로서 규정된 모든 트리의 공통 방사 위치와, 섹터의 시작을 표시하는 섹터 펄스를 제공하기 위하여 기록된 신호를 갖춘 섹터로 분할되는 디스크와, 각각의 디스크 회전의 시작을 나타내는 인댁스 펄스를 제공하기 위한 수단과, 상기 트리와 그 헤드를 배치함으로써 공통 신호에 응답하는 활성화 수단을 포함하는 자기 디스크 레코더 수단(50, 제2도)과, 각각 한 영상을 구성하는 픽셀을 기억하기에 충분한 장소를 갖는 다수의 페이지를 제공하고, 입력 및 출력 수단을 구비하는 디스크 버퍼 메모리(DBM) 수단(59)과, 각각 상기 판독 및 기록 헤드 수단에 결합되고,상기 버퍼 메모리에 결합된 회로 수단을 포함하고, 디스크로부터 유도된 타이밍율로 제어되며,상기 버퍼 메모리로부터의 데이타를 디스크상에 기록할때 트리에서 대응 판독 및 기록 헤드로 병렬 전송되는 병렬 픽셀 데이타를 직렬 비트 데이타로 변환하는 작용을 하며, 디스크로부터 픽셀 데이타를 판독할때 디스크 버퍼 메모리(59)로 전송되도록 하기 위해 각각의 판독 및 기록 헤드로부터의 직렬 비트 데이타를 병렬 픽셀 데이타로 변화시키는 작용을 하는 디스크 데이타 처리기(DDP) 수단(72, 제4,5도)과, 동시 판독 및 기록 픽셀과 버퍼 메모리 페이지 어드레스 및 제어 신호를 상기 디스크 버퍼 메모리에 제공하기 위하여 상기 디스크 버퍼 메모리에 결합된 버스 수단 및 메모리 제어기 수단으로, 기록 어드레스를 상기 페이지중 다른 페이지에 제공함과 동시에 상기 페이지중 하나에 판독 어드레스를 제공하고, 디스크상에 기록하기 위한 영상 데이타 전송 기간동안 비데오 프레임율 타이밍과 동기로 버퍼 메모리 기록 어드레스를 제공하고 디스크 데이타 처리기 타이밍과 동기로 버퍼 메모리 판독 어드레스를 제공하며, 디스크로부터 판독하여 디스크 버퍼 메모리에 기록하는 영상 데이타 전송 기간동안 디스클 데이타 처리기 타이밍과 동기로 디스크 버퍼 메모리 기록 어드레스를 제공하고 비데오 프레임 타이밍과 동기로 디스크 버퍼 메모리 판독 어드레스를 제공하는 메모리 제어기 수단(61)과, 디지탈 명령, 데이타 값 및 제어 정보를 기억하기 위한 수단(제3도 ; 171,172, 제4도 ; 171,172, 제8도)과, 비데오 프레임 동기 신호에 응답하여 몇몇 명령을 로드하고, 디스크 인덱스 동기 신호에 응답하여 다른 명령을 동시에 로드하는 상태로, 상기 레지스터중, 하나를 상기 명령으로 로드하는 작동을 하는 비데오 처리기(VPC)(26)와, 회전 기준에 의하여 디스크 회전에 관한 디스크 작동기와 디스크 판독 및 기록 작동을 제어할뿐만 아니라 상기 디스크 데이타 처리기를 통한 데이타의 흐름을 제어하기 위하여 명령을 수신하도록 상기 몇몇 레지스터를 포함하며, 인덱스 펄스가 발생할때 각각의 레지스터를 명령으로 로드하고, 발생하는 다음 인덱스 펄스에 응답하여 명령을 실행하기 위해 상기 인덱스 펄스중 어느 한 펄스이후 대응 레지스터에 로드된 명령을 이동시키는 작용을 하는 디지탈 디스크 제어기(DDC) 수단(73)을 포함하는 것을 특징으로 하는 시스템.
2. 제1항에 있어서, 디스크상에 기록하는 동안 상기 메모리로부터 판독하기 위한 상기 버퍼 메모리 수단(59)에 대한 상기 어드레스는 영상을 형성하는 픽셀 데이타를 포함하는 상기 메모리에서의 어드레스일 뿐이고, 디스크로부터 판독하는 동안 상기 메모리 수단에 기록하기 위한 상기 버퍼 메모리 수단에 대한 어드레스는 디스크상에 기억되어 영상을 형성하는 픽셀에 대한 어드레스인 시스템.
3. 제1항 또는 제2항에 있어서, 상기 병렬 픽셀 데이타는 매 픽셀당 예정 수효의 상위 비트를 포함하고, 상기 디스크 데이타 처리기(DDP) 수단(73)은 디스크상에 기록하는 동안 병렬 픽셀 데이타를 직렬 픽셀 데이타로 변환하고, 디스크로부터 판독하는 동안 상기 직렬 비트 데이타를 동일한 수효의 상위 비트를 갖는 병렬 픽셀 데이타로 변환하기 위한 수단(제4도, 126,136)을 포함하며, 상기 변환 수단은 직렬 데이타를 상기 명령에 대응하는 비트 길이를 갖는 병렬 펙셀 데이타로 변환함으로써 상기 기억 수단(171 ; 172)에서 명령을 표시하는 선택 가능 픽셀 길이에 응답하는 시스템.
4. 제3항에 있어서, 상기 레코더 수단(50)은 이 레코더 수단의 판독 및 기록 헤드가 영상을 판독 혹은 기록의 시작 준비가 될때 영상-시작 신호를 발생하고, 상기 버퍼 메모리로, 그리고 상기 버퍼 메모리로부터 전송되는 데이타를 한정함으로서 디스크 기억 요구를 실제 영상 정보를 표시하는 타당한 픽셀 데이타로 저감시키는 수단(제6도)을 더 포함하는데, 이 저감시키는 수단은, 타당한 영상 데이타가 디스크 버퍼 메모리에서의 프레임으로부터 판독되는 제1수평 라인의 디지탈 Y-판독 시작 어드레스로 로드되는 제1레지스터 수단(210)과, 상기 Y-판독 시작 어드레스용 입력 수단을 구비하고, 상기 영상 시작 신호에 응답하여 카운트하기 시작하며, 타당한 영상 데이타가 나타나는 라인을 나타내는 연속 Y-어드레스를 발생시키기 위하여 모든 수평 라인에 대해 1씩 증가되는 제1카운터(214)와, 상기 카운터에 의해 발생된 Y-어드레스를 상기 디스크 버퍼 메모리의 어드레스 입력 수단에 선택적으로 결합하는 제1결합 수단(215)과, 입력 및 출력 수단을 구비하고, 각각의 수평 라인에서 제1의 타당한 영상 데이타 픽셀의 X-어드레스를 제공하는 조사 테이블을 포함하는 X-판독 시작 어드레스 메모리 수단(20), 대응 수평 라인에서 제1의 타당한 영상 픽셀 데이타의 X-어드레스의 출력에 의해 상기 제1카운터(214)로부터의 현재의 Y-어드레스의 입력에 응답하는 상기 메모리 수단(59)과, 상기 메모리가 판독되는 메모리에서의 라인을 표시하는 Y-어드레스를 수신하는 순서로 상기 X-판독 시작 어드레스와 연속적으로 로드되도록 상기 X-판독 시작 메모리의 출력에 결합된 입력 수단과, 출력 수단을 포함하고, 라인에서의 연속 픽셀 X-위치에 대해 1만큼 증가되며, 이에 따라 Y-어드레스가 상기 디스크 버퍼 메모리에 현재 입력되는 라인에 대해 수평 라인에서의 픽셀에 대한 X-어드레스를 상기 출력 수단에 제공하는 X-판독 카운터(224)와, 상기 X-판독 카운터의 출력 수단으로부터 현재의 Y-어드레스와 관련된 상기 X-어드레스를 선택적으로 상기 디스크 버퍼 메모리의 어드레스 입력 수단에 결합하여, 디스크 버퍼 메모리로부터의 픽셀 데이타를 판독하는 제2결합 수단(225)과, 한 라인에서의 타당한 영상 픽셀에 대해 X-시작 어드레스용 입력 수단과,출력 수단을 구비하며, 상기 X-시작 어드레스를 X-시작 어드레스와 동등한 값에 대한 음의 값으로 변화시키기 위해 동작하는 2의 보수 장치(233)와, 2의 보수화된 X-시작 어드레스를 수신하기 위한 한 입력과 상기 X-판독 카운터의 출력으로부터 현재의 픽셀 X-어드레스를 수신하기 위한 또다른 입력을 구비하고, 출력 수단을 구비하여, 영상이 대칭으로 되게 하기 위하여 수평 라인상의 타당한 영상 데이타의 판독이 어느곳에서 종료되어야 하는가를 나타내는 X-종료 신호를 상기 출력 수단에 제공함으로써 비교하는 수평 라인에 대한 2의 보수화된 X-시작 어드레스와 상기 카운터로부터의 현재의 X-어드레스에 응답하는 비교기 수단(231)과, 상기 X-종료 신호를 상기 Y-판독 어드레스 카운터에 인가하여 상기 카운터를 증가시키고, 새로운 Y-판독 어드레스를 상기 X-판독 메모리 조사 테이블에 제공하여, 다음 수평 라인에 대한 X-판독 시작 어드레스를 발생할 수 있게 되는 수단(218)을 구비하는 시스템(제6도).
5. 제4항에 있어서, 디스크로부터 영상 데이타를 판독하고, 대칭 영상을 규정하는 타당한 영상 데이타를 규정하는 버퍼 메모리 위치에만 상기 데이타를 기록하는 수단과, 디스크에서 판독되는 동안 상기 타당한 영상 데이타가 디스크 버퍼 메모리에 기록되는 제1수평 라인의 디지탈 Y-기록 시작 어드레스로 로드되는 제3레지스터 수단(250)과, 상기 Y-기록 시작 어드레스에 대한 압력 수단을 구비하고, 상기 영상-시작 신호에 응답하여 카운트하기 시작하며, 타당한 영상 데이타가 디스크 버퍼 메모리에 기록되는 라인을 표시하는 연속 Y-어드레스를 발생하도록 모든 수평 라인에 대해 1만큼 증가하는 제3카운터 수단(300)과, 상기 카운터에 의해 발생된 Y-어드레스를 상기 디스크 버퍼 메모리의 어드레스 입력 수단에 결합하는 제1결합 수단(215)과, 입력 및 출력 수단을 구비하고, 각각의 수평 라인에 제1의 타당한 영상의 X-어드레스를 제공하는 조사 테이블을 포함하며, 대응 수평 라인에서 제1의 타당한 영상 픽셀 데이타의 X-어드레스의 출력에 의해 상기 제3카운터로부터 현재의 Y-어드레스의 입력에 응답하는 X-기록 시작 어드레스 메모리 수단(301)과, 입력 및 출력 수단을 구비하는 X-기록 카운트(303)로서, 상기 입력 수단은 상기 X-기록 시작 메모리가 판독되는 메모리에서의 라인을 표시하는 Y-어드레스를 수신하는 순서로 상기 X-.기록 시작 어드레스와 연속 로드되기 위하여 상기 X-기록 시작 메모리의 출력에 결합되고, 상기 X-기록 카운터는 상기 라인에서 연속 픽셀 X-위치에 대해 1만큼 증가되어, Y-어드레스가 상기 디스크 버퍼 메모리에 현재 입력되는 어떤 라인에 대해 수평 라인에서의 픽셀에 대한 X-어드레스를 출력 수단에 제공하는 X-기록 카운터(303)와, 디스크로부터의 픽셀 데이타를 디스크 버퍼 메모리에 기록하기 위해, 상기 X-기록 카운터(303)의 출력 수단으로부터 현재 Y-어드레스에 관련된 상기 X-어드레스를 상기 디스크 버퍼 메모리의 어드레스 입력 수단에 선택적으로 동작할 수 있도록 결합시키는 제2결합 수단(225)과, 한 라인에서 타당한 영상 픽셀에 대한 X-기록 시작 어드레스용 입력 수단을 구비하고, 출력 수단을 구비하며, 상기 X-기록 시작 어드레스를 상기 어드레스와 동등한 값에 대한 음의 값으로 변환하는 작동을 하는 2의 보수 장치(320)와, 2의 보수화된 X-기록 시작 어드레스를 수신하기 위한 한 입력과, 상기 X-기록 카운터(303)의 출력으로부터 현재의 픽셀 X-어드레스를 수신하기 위한 다른 입력을 구비하고, 출력 수단을 구비하는 비교기 수단(307)으로, 영상이 대칭되기 위하여 수평 라인상의 타당한 영상 데이타의 기록이 어디에서 종료되어야 하는가를 나타내는 X-종료 신호를 비교기 출력 수단상에 제공함으로써 비교하는 상기 카운터로부터의 현재의 X-어드레스와, 수평 라인에 대한 2의 보수화된 X-기록 시작 어드레스에 응답하는 비교기 수단(307)과, 상기 X-종료 신호를 상기 Y-기록 어드레스 카운터(300)에 인가하여, 상기 카운터를 증가시키고 상기 X-기록 메모리 조사 테이블에 새로운 Y-기록 어드레스를 제공함으로써, 다음 수평 라인에 대한 X-기록 시작 어드레스를 발생시킬 수 있게 되는 수단(318)을 더 수비하는 시스템(제6도).
6. 제5항에 있어서, 상기 판독 및 기록 헤드는 디지탈 데이타 전송 채널을 레코더 수단(50)의 각각의 디스크에 자기적으로 결합하고(제2도), 한 마스터 클럭은 상기 데이타의 각각의 디스크상에 기록하는 것을 제어하며, 디스크로부터 상기 데이타를 기록하는 동안 상기 레코더 수단은 디스크로부터 출력된 동기 데이타 비트 집단과 상기 데이타의 비트를 규정하여 타당한 데이타를 선행하기 위해 각각의 채널에 대한 비트 판독 클럭 펄스열을 제공하고, 상기 채널에서의 클럭 펄스는 때때로 서로 동기 이탈되어, 데이타 비트가 디스크 판독 기간동안 서고 관련된 시간에 오독되는데, 이러한 오독을 저하하는 회로로서, 인덱스 및 섹터 펄스에 응답하여 모든 체널에 대해 클럭 펄스 신호를 제공하는 주 순서기 수단(160)과, 관련된 디스크로부터의 직렬 비트에 대한 데이타 입력과 채널의 상기 비트 판독 클럭에 대한 입력(156)을 구비하고, 예정된 수효의 병렬 비트 출력(Q1-Q4)을 구비하는 직렬-병렬 변환기(155)를 포함하는 각각의 채널(제7도)과, 상기 변환기 수단의 상기 병렬 비트 출력에 결합되는 동기 검출기 수단(158)으로서, 상기 동기 데이타의 검출이 타당한 데이타를 구성하는 직렬 비트가 뒤따름을 나타내는 동기 검출기 수단(158)과,상기 변환기 수단(155)의 각각의 병렬 비트 출력에 결합된 병렬 비트 입력과 대응 출력을 구비하는 디지탈 래치(157) 수단으로, 클럭율이 직렬-병렬 변환기로 비트 판독 클럭율인 입력 클럭 펄스를 수신하는 클럭 입력(167)을 구비하여, 모든 입력 클럭 펄스에 대해 상기 예정 수효의 비트가 상기 변환기(155)에서 상기 래치 수단(157)으로 전송되게 되는 디지탈 래치 수단(157)과, 상기 래치 수단의 대응 출력에 결합된 병렬 비트 입력(D0-D3)과, 대응 병렬 비트 출력과, 상기 판독 클럭율을 갖는 입력 클럭 펄스를 수신하는 클럭 입력(IN)을 구비하는 선입 선출(FIFO) 메모리 수단(159)으로, 병렬 비트가 상기 선입 선출 메모리 수단(159)의 출력과 함께 전송되는 비율을 제어하기 위해 상기 주 순서기 수단에 의해 공급되는 출력 클럭(OUT)을 구비하는 선입 선출(FIFO) 메모리 수단(159)과, 상기 선입 선출 메모리 수단의 대응 출력에 결합된 병렬 비트 입력을 구비하고, 상기 주 순서기(160)에 의해 공급되는 비트율 출력 제어 클럭을 구비하며, 직렬로 배열된 비트에 대한 출력을 구비하는 병렬-빅렬 변환기 수단(163)과,상기 동기 검출기 수단에 결합된 입력을 구비하고, 상기 동기 데이타의 검출에 응답하여 상기 입력 클럭 펄스를 래치 수단과 선입 선출 메모리 수단에 제공하는 다른 순서기(165)를 구비하는 오독율 저하 회로를 더 포함하는 시스템(제5도, 제7도).
7. 제6항에 있어서, 상기 비트 판독 클럭율을 상기 직렬-병렬 변환기 수단(155)이 상기 디지탈 데이타 비트 집단에서 병렬 비트로 한번에 4직렬 비트를 변환시키며, 상기 래치에 대한 상기 클럭 입력율은 상기 비트 판독 클럭율의 1/4인 것을 특징으로 하는 시스템.
8. 제7항에 있어서, 상기 변환기 수단(제8도)은 픽셀당 예정 수효의 상위 비트를 갖는 병렬 픽셀 데이타로 상기 직렬 비트 데이타를 재형성하는 작용을 하는 프로그램 가능 직렬-병렬 변환기 수단을 포함하고, 병렬 픽셀의 비트 길이를 나타내는 명령을 수신하기 위해 기억 수단에 결합된 입력 수단과 다수의 출력 수단을 구비하여, 상기 명령에 의해 표시된 비트 길이에 대응하는 인에이블 신호를 발생하는 작용을 하는 디코더 수단(174)과, 수신하기로 의도된 최대의 비트 길이 데이타 집단에 대한 최하위 비트 내지 최상위 비트용 다수의 입력(D0-D11)을 구비하고, 일련의 병렬 출력(Q0-Q11)을 구비하는 시프트 레지스터 수단(190,192)과 집단으로 구성된 모든 상위 비트가 상기 레지스터의 출력에 순서대로 나타날때까지 다음 입력과 출력으로 복귀되고 한 출력에 반복적으로 수신되는 선택된 출력으로부터 비트를 이동시킴으로써 직렬화된 비트가 송수신되는 비율과 대응하는 비율을 갖는 비트율 클럭 펄스에 응답하는 상기 시프트 레지스터 수단과, 직렬 비트용 입력 수단과 상기 시프트 레지스터 수단의 입력에 각각 결합된 출력 수단을 구비하는 다수의 게이트 회로(170)로서, 상기 게이트 회로 각각은 상기 디코더 수단에 의해 발생된 인에이블링 신호중 하나에 대한 인에이블링 신호 입력을 구비하여, 상기 집단의 선택된 비트 길이에 따라 변하는 시프트 레지스터의 상기 선택된 입력으로 비트 흐름을 전달함에 따라 응답하여 발생된 인에이블링 신호가 입력되는 다수의 게이트 회로(170)와, 병렬 출력 데이타를 수신하기 위하여 상기 시프트 레지스터 수단의 병렬 출력(Q0-Q11)에 결합된 병렬 입력을 구비하고, 시프트 디지탈 데이타 집단의 비트 길이에 대응하는 비율로 상기 시프트 레지스터로부터 병렬 출력 데이타를 래치시키기 위해 클럭되는 래치 수단(194,195)를 포함하는 시스템.
9. 제8항에 있어서, 상기 시프트 레지스터 수단(190,192)의 입력은 상기 흐름의 입력이 집단 시작의 상위 비트를 구성할때 전달된 직렬 비트 흐름이 제로 비트를 모두 갖는 시프트 레지스터 수단의 입출력에 의해 선행되어, 모든 상위 비트가 상기 레지스터 수단의 출력에 순서화될때 그 상위 비트는 레지스터로부터 병렬 비트 출력의 전체수가 항상 동일하게 되도록 제로에 의해 선행되는 시스템.

Images