KR850000795A - 반도체 집적회로 - Google Patents

반도체 집적회로 Download PDF

Info

Publication number
KR850000795A
KR850000795A KR1019840003914A KR840003914A KR850000795A KR 850000795 A KR850000795 A KR 850000795A KR 1019840003914 A KR1019840003914 A KR 1019840003914A KR 840003914 A KR840003914 A KR 840003914A KR 850000795 A KR850000795 A KR 850000795A
Authority
KR
South Korea
Prior art keywords
wiring
integrated circuit
semiconductor integrated
insulating film
wirings
Prior art date
Application number
KR1019840003914A
Other languages
English (en)
Other versions
KR900002909B1 (ko
Inventor
시게오 구보끼 (외 2)
Original Assignee
미다 가쓰시게 (외 1)
가부시기 가이샤 히다찌세 이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게 (외 1), 가부시기 가이샤 히다찌세 이사꾸쇼 filed Critical 미다 가쓰시게 (외 1)
Publication of KR850000795A publication Critical patent/KR850000795A/ko
Application granted granted Critical
Publication of KR900002909B1 publication Critical patent/KR900002909B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 마스터슬라이스 LSI의 칩 평면 개략도, 제2도는 제1도의 기본셀의 평면도, 제3도는 제1도의 반도체 칩의 단면전개도.

Claims (8)

  1. (a) 반도체칩의 주표면상에, 복수개의 기능소자로 이루어진 기본셀을 제1방향으로 복수개 줄짓게 하여 배치한 기본셀열과, 이 기본셀열의 복수개가 상기 제1방향과 실질적으로 직각인 제2방향으로 줄지어서 배치되어 있으며, (b) 상기 기본셀열의 복수개가 배치된 상기 반도체칩 위에 적층되는 제1절연막과, (c) 상기 복수의 기본셀끼리를 소망의 회로기능을 달성하도록 서로 접속하기 위해 상기 제1절연막상에 복수개 줄지어서 배치되는 제1배선과, (d) 상기 기본셀과 상기 제1배선을 접속하기 위해 상기 제1절연막에 설치되는 복수의 제1공과, (e) 상기 제1배선위에 적층되는 제2절연막과, (f) 상기 제1배선끼리를 상기 소망의 회로기능을 달성하도록 접속하기 위해, 상기 제2절연막상에 복수개 줄지어서 배치되는 복수개의 제2배선과, (g) 상기 제1배선과 상기 제2배선을 접속하기 위해 상기 제2절연막에 설치되는 복수의 제2공으로 구성되는 놀리게이트블록을 구비한 반도체 집적회로로서, 상기 복수의 제2배선중 최소한 하나의 제2배선의 연장방향에 상기 논리게이트 블록을 위한 입력의 단자 및 출력단자중의 최소한 하나의 단자가 존재하는 것을 특징으로 하는 반도체 집적회로.
  2. 상기 입력단자 및 출력단자중의 최소한 하나의 단자와 같은 전위를 갖는 등전위단자가 상기 제2배선의 연장방향으로 존재하는 것을 특징으로 하는 특허청구의 범위 1기재의 반도체 집적회로.
  3. 상기 제2배선이 배열되는 방향이 상기 제1방향과 실질적으로 직각의 제2방향인 특허청구의 범위 1기재의 반도체 집적회로.
  4. 상기 제2배선이 배열되는 방향이 상기 제1방향과 실질적으로 직각의 제2방향인 특허청구의 범위 2기재의 반도체 집직회로.
  5. 상기 기본셀간에 배선영역이 설치되어 있는 특허청구의 범위 1기재의 반도체 집적회로.
  6. 상기 기본셀간에 배선영역이 설치되어 있는 특허청구의 범위 2기재의 반도체 집적회로.
  7. 상기 제2배선 위에 다시 제3절연막이 설치되며, 또 그 위에 복수의 제3배선이 설치되는 특허청구의 범위 1기재의 반도체 집적회로.
  8. 상기 제2배선 위에 다시 제3절연막이 설치되며, 또 그 위에 복수의 제3배선이 설치되는 특허청구의 범위 2기재의 반도체 집적회로.
    ※참고사항:최초출원 내용에 의하여 공개하는 것임.
KR1019840003914A 1983-07-08 1984-07-06 반도체 집적 회로 KR900002909B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP83-123389 1983-07-08
JPP123389 1983-07-08
JP58123389A JPS6016443A (ja) 1983-07-08 1983-07-08 半導体集積回路装置

Publications (2)

Publication Number Publication Date
KR850000795A true KR850000795A (ko) 1985-03-09
KR900002909B1 KR900002909B1 (ko) 1990-05-03

Family

ID=14859358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840003914A KR900002909B1 (ko) 1983-07-08 1984-07-06 반도체 집적 회로

Country Status (2)

Country Link
JP (1) JPS6016443A (ko)
KR (1) KR900002909B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949149A (en) * 1987-03-31 1990-08-14 Unisys Corporation Semicustom chip whose logic cells have narrow tops and wide bottoms

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5866342A (ja) * 1981-10-16 1983-04-20 Hitachi Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
JPS6016443A (ja) 1985-01-28
JPH0516187B2 (ko) 1993-03-03
KR900002909B1 (ko) 1990-05-03

Similar Documents

Publication Publication Date Title
US4161662A (en) Standardized digital logic chip
US5923060A (en) Reduced area gate array cell design based on shifted placement of alternate rows of cells
KR900008648B1 (ko) 반도체집적회로장치
US4733288A (en) Gate-array chip
KR910007018B1 (ko) 다층 전원 배선들을 갖는 반도체 집적회로
EP0133958B1 (en) A masterslice semiconductor device
IE53844B1 (en) Semiconductor integrated circuit comprising a semiconductor substrate and interconnecting layers
KR890004569B1 (ko) 마스터 슬라이스형 반도체장치
US4511914A (en) Power bus routing for providing noise isolation in gate arrays
KR850000794A (ko) 반도체 집적회로 장치
EP0161734A3 (en) Integrated circuit architecture and fabrication method therefor
KR900010998A (ko) 반도체 집적회로 장치
KR900002564A (ko) 스탠다드셀
KR870008316A (ko) 반도체 기억장치
KR840006560A (ko) 마스터 슬라이스 반도체장치
KR900004014A (ko) 게이트 어레이
KR930003235A (ko) 마스터 슬라이스형 반도체 집적회로 장치의 기본셀 형성을 위한 트랜지스터 배치와 마스터 슬라이스형 반도체 집적회로 장치
KR920003568A (ko) 반도체 집적회로장치 및 셀의 배치배선방법
KR920006750B1 (ko) 반도체장치
KR910020896A (ko) 반도체집적회로
KR850000795A (ko) 반도체 집적회로
KR900017165A (ko) 스탠다드셀방식의 반도체집적회로
JPH0578190B2 (ko)
JPH0556864B2 (ko)
KR950007060A (ko) 게이트어레이 lsi

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990429

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee