KR840005947A - 위상 동기 회로 - Google Patents
위상 동기 회로 Download PDFInfo
- Publication number
- KR840005947A KR840005947A KR1019830004027A KR830004027A KR840005947A KR 840005947 A KR840005947 A KR 840005947A KR 1019830004027 A KR1019830004027 A KR 1019830004027A KR 830004027 A KR830004027 A KR 830004027A KR 840005947 A KR840005947 A KR 840005947A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- control
- signals
- generating
- difference
- Prior art date
Links
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
- H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/01—Reducing phase shift
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 위상동기 회로의 제1실시예에 대한 블럭선도,
제2도는 위상 동기회로의 제2실시예에 대한 블럭선도.
Claims (26)
- 다수의 입력 신호로 쓰이는 하나이상의 공통신호를 발생시키기 위한 회로로서, 제1수단은 상기 다수의 입력 신호를 발생시키고, 제2수단은 상기 다수의 제어신호중 하나 이상의 신호에 응답하여 상기 하나 이상의 공통신호를 발생시키며, 다수의 제3수단은 상기 다수의 입력 신호중 하나이상의 신호에 응답하여 상기 다수의 제어신호중 하나 이상의 신호를 각각 발생시키며, 제4수단은 상기 다수의 제어 신호중 하나 이상의 신호를 상기 제2수단에 선택적으로 연결시키며 제수단은 상기 다수의 제어 신호중 나머지 신호를 발생시키는 제5수단을 제어하기 위하여 상기 다수의 제어 신호중 하나 이상의 신호에 선택적으로 응답하는 것을 특징으로 하는 위상 동기회로.
- 제1항에 있어서, 상기 제3수단은 상기 다수의 신호중 하나 이상의 신호와 상기 하나 이상의 공통 신호사이의 차를 나타내는 상기 하나 이상의 제어 신호를 발생시키기 위한 수단을 포함하는 것을 특징으로 하는 위상 동회기로.
- 제1항에 있어서, 상기 다수의 입력 신호와 상기 하나 이상의 공통 신호는 시변 신호이며, 상기 제3수단은 상기 다수의 입력 신호중 하나 이상의 신호와 상기 하나 이상의 제어 신호를 발생시키기 위한 수단을 포함하는 것을 특징으로 하는 위상 동기회로.
- 제1항에 있어서, 상기 제5수단은 상기 다수의 제어신호중 하나 이상의 신호와 상기 다수의 제어신호중 다른 신호 사이의 차를 최소화 하기 위한 수단을 포함하는 것을 특징으로 하는 위상동기 회로.
- 제1항에 있어서, 상기 제5수단은 상기 하나 이상의 제어신호와 상기 다수의 제어 신호중 상기 다른 신호를 비교하고 이들 신호의 차를 나타내는 하나 이상의 차신호를 발생시키기 위한 수단과, 상기 다수의 제어신호중 하나 이상의 신호와 상기 다수의 제어 신호중 다른 신호 사이의 차를 최소화하기 위하여 상기 하나 이상의 차신호에 선택적으로 응답하는 수단을 포함하는 것을 특징으로 하는 위상동기 회다.
- 제1항에 있어서, 상기 제5수단은 상기 제2수단에 연결된 상기 다수의 제어신호중 하나 이상의 신호에 응답하는 것을 특징으로 하는 위상 동기 회로.
- 다수의 입력 신호로 쓰이는 공통신호를 발생시키기 위한 회로로서, 제1수단은 상기 다수의 입력 신호를 공급하고, 제2수단은 다수의 제어 신호중 한 신호에 응답하여 상기 공통신호를 발생시키며, 다수의 제3수단은 상기 다수의 입력 신호중 한 신호에 응답하여 상기 다수의 제어신호중 한 신호를 각각 발생시키며, 제4수단은 상기 다수의 제어 신호중 한 신호를 상기 제2수단에 선택적으로 연결시키며 제5수단은 상기 다수의 제어 신호중 나머지 신호를 발생시키는 제3수단을 제어하기 위하여 상기 다수의 제어 신호중 한 신호에 선택적으로 응답하는 것을 특징으로 하는 위상동기 회로.
- 제7항에 있어서, 상기 제3수단은 상기 다수의 입력 신호중 한 신호와 상기 공통신호 사이의 차를 나타내는 상기 다수의 제어신호중 한 신호를 발생시키기 위한 수단을 포함하는 것을 특징으로 하는 위상 동기회로.
- 제7항에 있어서, 상기 다수의 입력 신호와 상기 공통신호는 시변 신호이며, 각각의 상기 제3수단은 상기 다수의 입력 신호중 한 신호와 상기 공통신호 사이의 위상차를 나타내는 상기 다수의 제어신호중 하나를 발생시키기 위한 수단을 포함하는 것을 특징으로 하는 위상 동기회로.
- 제7항에 있어서, 상기 제5수단은 상기 다수의 제어 신호중 하나 이상의 신호와 상기 다수의 제어신호중 다른 신호 사이의 차를 최소화하기 위한 수단을 포함하는 것을 특징으로 하는 위상동기 회로.
- 제7항에 있어서, 상기 제5수단은 상기 다수의 제어신호중 한 신호와 상기 다수의 제어신호중 다른 한 신호를 비교하고 이들 신호의 차를 나타내는 차신호를 발생시키기 위한 하나 이상의 제6수단과, 상기 하나 이상의 제6수단중 한 수단과 각각 조합되고 상기 다수의 제어신호중 한 신호와 상기 다수의 제어신호중 다른 한 신호 사이의 차를 최소화하기 위해 상기차 신호에 선택적으로 응답하는 하나 이상의 제7수단을 포함하는 것을 특징으로 하는 위상 동기 회로.
- 제11항에 있어서 상기 제5수단은 상기 제4수단이 상기 다수의 제어 신호중 다른 한 신호를 상기 제2수단에 연결시키는 동안 상기 제7수단이 상기차 신호에 응답하지 않게하는 제8수단을 포함하는 것을 특징으로 하는 위상동기 회로.
- 제7항에 있어서, 상기 제5수단은 상기 제2수단에 연결되는 상기 다수의 제어 신호중 한 신호에 응답하는 것을 특징으로 하는 위상동기 회로.
- 다수의 입력 신호로 쓰이는 공통신호를 발생시키기 위한 수단으로서, 제1 및 제2 입력 신호 공급수단과, 제1 및 제2제어 신호에 응답하여 상기 공통 신호를 발생시키는 수단과, 상기 제1 입력 신호에 응답하여 상기 제1 제어신호를 발생시키는 제1수단과, 상기 제2 입력 신호에 응답하여 상기 제2제어 신호를 발생시키는 제2수단과, 상기 제1 및 제2제어 신호를 상기 수단과 상기 제2수단을 제어하는 상기 제1제어 신호에 선택적으로 응답하는 것을 특징으로 하는 위상동기 회로.
- 제14항에 있어서, 제어 수단은 상기 제1수단을 제어하는 상기 제2제어신호에 선택적으로 응답하는 것을 특징으로 하는 위상동기 회로.
- 제14항에 있어서, 상기 제1수단은 상기 공통신호와 상기 제1입력신호 사이의 차를 나타내는 상기 제1제어신호를 발생시키기 위한 수단을 포함하며, 상기 제2수단은 상기 공통 신호와 상기 제2입력 신호 사이의 차를 나타내는 상기 제2제어 신호를 발생시키기 위한 수단을 포함하며, 상기 제2수단은 상기 공통 신호와 상기 제2입력 신호사이의 차를 나타내는 상기 제2제어 신호를 발생시키기 위한 수단을 포함하는 것을 특징으로 하는 위상동기 회로.
- 제14항에 있어서, 상기 입력 신호는 시변 신호이고 상기 제1수단은 상기 공통 신호와 상기 제1입력신호 사이의 위상차를 나타내는 제1제어 신호를 발생시키기 위한 수단을 포함하며, 상기 제2수단은 상기 공통 신호와 상기 제2입력신호 사이의 위상차를 나타내는 상기 제2제어 신호를 발생시키기 위한 수단을 포함하는 것을 특징으로 하는 위상동기 회로.
- 내용 없음
- 제14항에 있어서, 상기 제1제어 수단은 상기 제2제어 신호와 상기 제2제어 신호를 비교하고 이들 신호의 차를 나타내는 차 신호를 발생시키기 위한 제3수단과, 상기 제2수단이 상기 제1제어 신호와 상기 제2제어 신호 사이의 차를 최소화 하도록 제어하기 위해 상기 차 신호에 선택적으로 응답하는 제4수단을 포함하는 것을 특징으로 하는 위상동기 회로.
- 제19항에 있어서, 상기 제어 수단은 상기 선택적 연결 수단이 상기 제1제어 신호를 상기 공통신호 발생수단에 연결시키는 동안만 상기 제4수단이 상기 차 신호에 응답하도록 만드는 수단을 포함하는 것을 특징으로 하는 위상동기 회로.
- 제14항에 있어서, 상기 제어수단은 상기 선택적 연결 수단이 상기 제1제어 신호를 상기 공통신호 발생수단에 연결시키는 동안 상기 제어 수단이 상기 제1제어 신호에 응답하도록 하기 위한 수단을 포함하는 것을 특징으로 하는 위상동기 회로.
- 제14항에 있어서, 상기 공통 신호 발생수단은 전압 제어형 발진기를포함하며, 상기 제1 및 제2제어 신호는 전압 레벨 신호를 포함하는 것을 포함하는 것을 특징으로 하는 위상동기 회로.
- 다수의 기준신호로 쓰이는 공통신호를 발생시키기 위한 회로로서, 제1 및 제2기준 신호 공급수단과, 제1 및 제2제 신호중 한 신호에 응답하여 상기 공통신호를 발생시키는 발진기와 상기 제1기준 신호에 응답하여 상기 제1제어 신호를 발생시키는 제1수단과, 상기 제2기준 신호에 응답하여 상기 제2제어 신호를 발생시키는 제2수단과, 상기 제1 및 제2제어 신호를 상기 발진기에 선택적으로 연결시키는 수단과, 상기 제1제어 신호를 상기 제2제어 신호와 비교하고 이들 신호의 차를 나타내는 차 신호를 발생시키는 수단과, 상기 제2수단이 상기 제1제어 신호와 상기 제2제어 신호 사이의 차를 최소화하도록 제어하기 위해 상기 차 신호에 선택적으로 응답하는 수단을 포함하는 것을 특징으로 하는 위상동기 회로.
- 다수의 기준 신호로 쓰이는 공통 신호를 발생시키기 위한 회로로서, 제1 및 제2기준 신호 공급 수단과, 제1 및 제2제어 신호중 하나에 응답하여 상기 공통신호를 발생시키는 발진기를 구비한 제 1및 제 2위상위상로크형 루프회로에서 상기 제1기준 신호 상기 공통신호에 응답하여 상기 제1제어 신호를 발생시키는 제부분을 구비한 상기 제1위상로크형 루프회로와 상기 제1 기준 신호 및 상기 공통 신호에 응답하여 상기 제2 제어 신호를 발생시키는 제2부분을 구비한 상기 제2위상로크형 루프회로와, 상기 제1 및 제2제어 신호를 상기발진기에 선택적으로 연결시키는 스위칭 수단과, 상기 제1 및 제2제어 신호를 비교하고 이들 신호의 차를 나타내는 차 신호를 발생시키는 수단과, 상기 제1 및 제2제어 신호를 비교하고 이들 신호의차를 나타내는 차 신호를 발생시키는 수단과, 상기 제1제어 신호와 상기 제2제어 신호 사이의 차를 최소화하도록 제어하기 위해 상기 차신호에 선택적으로 응답하는 수단을 포함하는 것을 특징으로 하는 위상동기 회로.
- 다수의 기준 신호로 쓰이는 공통 신호를 발생시키기 위한 회로로서, 상기제1및 제2 기준 신호 발생 수단과, 상기 공통 신호 발생용 발진기에서 제1및 제2제어 신호중 선택된 한신호에 응답하여 상기 제1기준 신호와 상기 공통 신호 사이의 위상차를 제1예정치로 조정하는 상기 발진기와, 상기 제 1기준 신호와 상가공통 신호 사이의 위상차를 나타내는 제3신호 발생장치와, 상기 제1제어 신호를 발생시키기 위해 상기 제3신호에 응답하는 수단과, 상기 제2기준 신호와 상기 공통신호 사이의 위상차를 나타내는 제4신호를 발생시키기 위한 수단과, 상기 제2제어 신호를 발생시키기 위한 수단과, 상기 제2제어 신호를 발생시키기 위해 상기 제4신호에 응답하는 수단과,상기 발진기를 상기 제1 및 제2제어 신호에 선택적으로 연결시키기 위한 스위칭 수단과, 상기 제1제어 신호와 상기 제2제어 신호를 비교하고 이들 신호차를 나타내는 제5신호를 발생시키기 위한 수단과, 상기 제2제어 신호 발생 수단이 상기 제1제어 신호와 상기 제2제어 신호사이의 차를 최소화하도록 선택적으로 제어하기 위해 상기 제5신호에 응답하는 제어수단과, 상기 스위칭 수단이 상기 제2제어 신호를 상기 발진기에 연결시키는 동안 상태 변화로 인해 상기 제어 수단을 디스에이블시키는 수단을 포함하는 것을 특징으로 하는 위상동기 회로.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US412593 | 1982-08-30 | ||
US06/412,593 US4511859A (en) | 1982-08-30 | 1982-08-30 | Apparatus for generating a common output signal as a function of any of a plurality of diverse input signals |
Publications (1)
Publication Number | Publication Date |
---|---|
KR840005947A true KR840005947A (ko) | 1984-11-19 |
Family
ID=23633614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019830004027A KR840005947A (ko) | 1982-08-30 | 1983-08-29 | 위상 동기 회로 |
Country Status (9)
Country | Link |
---|---|
US (1) | US4511859A (ko) |
EP (1) | EP0116559B1 (ko) |
JP (1) | JPS59501490A (ko) |
KR (1) | KR840005947A (ko) |
AU (1) | AU545873B2 (ko) |
CA (1) | CA1212153A (ko) |
DE (1) | DE3364339D1 (ko) |
IT (1) | IT1170202B (ko) |
WO (1) | WO1984001069A1 (ko) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59164918U (ja) * | 1983-04-21 | 1984-11-05 | ソニー株式会社 | ビデオ信号及びデイジタル信号の再生装置 |
US4600896A (en) * | 1984-09-25 | 1986-07-15 | Gte Communication Systems Corporation | Circuit for limiting jitter transients during switching of phase control signals to an oscillator |
US4644568A (en) * | 1985-03-28 | 1987-02-17 | At&T Bell Laboratories | Timing signal distribution arrangement |
US4807254A (en) * | 1985-08-09 | 1989-02-21 | Nec Corporation | Carrier wave recovery system |
US4651103A (en) * | 1985-12-30 | 1987-03-17 | At&T Company | Phase adjustment system |
US4785260A (en) * | 1986-03-18 | 1988-11-15 | International Mobile Machines Corporation | Frequency synthesizer for broadcast telephone system having multiple assignable frequency channels |
US4694327A (en) * | 1986-03-28 | 1987-09-15 | Rca Corporation | Digital phase locked loop stabilization circuitry using a secondary digital phase locked loop |
US4868513A (en) * | 1987-09-11 | 1989-09-19 | Amdahl Corporation | Phase-locked loop with redundant reference input |
US4868514A (en) * | 1987-11-17 | 1989-09-19 | International Business Machines Corporation | Apparatus and method for digital compensation of oscillator drift |
US4855683A (en) * | 1987-11-18 | 1989-08-08 | Bell Communications Research, Inc. | Digital phase locked loop with bounded jitter |
US4890305A (en) * | 1988-02-12 | 1989-12-26 | Northern Telecom Limited | Dual-tracking phase-locked loop |
US4914404A (en) * | 1988-08-02 | 1990-04-03 | Siemens Aktiengesellschaft | Method for synchronization of a signal frequency to interference-prone reference signal frequencies |
FR2641428B1 (fr) * | 1988-12-08 | 1991-02-15 | Alcatel Transmission | Dispositif de commutation d'un train binaire sur un autre |
US5181202A (en) * | 1991-02-06 | 1993-01-19 | Fmc Corporation | Ring bus station having dual oscillators |
AU677832B2 (en) * | 1993-06-07 | 1997-05-08 | Alcatel N.V. | Hitless switch arrangement |
JP3033654B2 (ja) * | 1993-08-23 | 2000-04-17 | 日本電気株式会社 | Pll周波数シンセサイザ |
JPH0793911A (ja) * | 1993-09-22 | 1995-04-07 | Toshiba Corp | 情報記録再生装置 |
GB2293062B (en) * | 1994-09-09 | 1996-12-04 | Toshiba Kk | Master-slave multiplex communication system and PLL circuit applied to the system |
JP3824172B2 (ja) * | 1995-08-14 | 2006-09-20 | 株式会社ルネサステクノロジ | Pll回路 |
SE509186C2 (sv) * | 1996-06-25 | 1998-12-14 | Ericsson Telefon Ab L M | Anordning och metod vid behandling av redundanssignaler och ett telekommunikationssystem omfattande densamma |
DE59706267D1 (de) * | 1996-11-26 | 2002-03-14 | Siemens Ag | Synchronisationseinrichtung einer baugruppe |
US5838205A (en) * | 1997-02-18 | 1998-11-17 | International Business Machines Corporation | Variable-speed phase-locked loop system with on-the-fly switching and method therefor |
US6345079B1 (en) * | 1997-10-29 | 2002-02-05 | Victor Company Of Japan, Ltd. | Clock signal generation apparatus |
SE9901654L (sv) * | 1999-05-06 | 2001-01-03 | Net Insight Ab | Synkroniseringsförfarande och -anordning |
SE9901655L (sv) * | 1999-05-06 | 2001-01-03 | Net Insight Ab | Synkroniseringsförfarande och -anordning |
US6194969B1 (en) | 1999-05-19 | 2001-02-27 | Sun Microsystems, Inc. | System and method for providing master and slave phase-aligned clocks |
DE19946502C1 (de) * | 1999-09-28 | 2001-05-23 | Siemens Ag | Schaltungsanordnung zum Erzeugen eines zu Referenztaktsignalen frequenzsynchronen Taktsignals |
GB2377101B (en) * | 2001-06-29 | 2005-03-16 | Motorola Inc | Circuits for use in radio communications |
JP2004127483A (ja) * | 2002-08-02 | 2004-04-22 | Sanyo Electric Co Ltd | Pll回路及びデータ記録制御装置 |
JP4083077B2 (ja) * | 2002-08-02 | 2008-04-30 | 三洋電機株式会社 | 電圧制御発振器 |
DE102006003839A1 (de) * | 2006-01-10 | 2007-07-12 | Rohde & Schwarz Gmbh & Co. Kg | Anordnung zur Phasensynchronisation nach dem Master/Slave-Prinzip |
TWI332318B (en) * | 2006-09-07 | 2010-10-21 | Realtek Semiconductor Corp | Multiloop phase locked loop circuit |
GB0821772D0 (en) * | 2008-11-28 | 2009-01-07 | Zarlink Semiconductor Inc | Soft reference switch for phase locked loop |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3539933A (en) * | 1967-09-07 | 1970-11-10 | Bell Telephone Labor Inc | Switchover logic circuit |
US3518567A (en) * | 1968-08-05 | 1970-06-30 | Varian Associates | Sequential frequency combiner for frequency standard systems |
US3546617A (en) * | 1968-11-26 | 1970-12-08 | Rca Corp | Digital frequency synthesizer |
US3579128A (en) * | 1969-02-12 | 1971-05-18 | Ervin Smith | Phase controller |
GB1263276A (en) * | 1969-04-14 | 1972-02-09 | Marconi Co Ltd | Improvements in or relating to clock oscillator arrangements |
US3599111A (en) * | 1970-02-05 | 1971-08-10 | Lorain Prod Corp | Crystal-oscillator-controlled signal-generating circuit |
US3601708A (en) * | 1970-02-16 | 1971-08-24 | Kollsman Instr Corp | Frequency independent constant phase shift system |
US3660781A (en) * | 1970-10-19 | 1972-05-02 | Bendix Corp | Low power frequency synthesizer with two phase locking loops |
US3789308A (en) * | 1970-12-02 | 1974-01-29 | Singer Co | Digital phase locked loop |
US3812433A (en) * | 1973-05-09 | 1974-05-21 | F Bradley | Frequency difference measuring and compensating circuit |
US4282493A (en) * | 1979-07-02 | 1981-08-04 | Motorola, Inc. | Redundant clock signal generating circuitry |
US4305045A (en) * | 1979-11-14 | 1981-12-08 | Bell Telephone Laboratories, Incorporated | Phase locked loop clock synchronizing circuit with programmable controller |
-
1982
- 1982-08-30 US US06/412,593 patent/US4511859A/en not_active Expired - Lifetime
-
1983
- 1983-03-25 EP EP83901512A patent/EP0116559B1/en not_active Expired
- 1983-03-25 DE DE8383901512T patent/DE3364339D1/de not_active Expired
- 1983-03-25 JP JP58501457A patent/JPS59501490A/ja active Pending
- 1983-03-25 WO PCT/US1983/000423 patent/WO1984001069A1/en active IP Right Grant
- 1983-03-25 AU AU14799/83A patent/AU545873B2/en not_active Ceased
- 1983-07-29 CA CA000433568A patent/CA1212153A/en not_active Expired
- 1983-08-29 IT IT22667/83A patent/IT1170202B/it active
- 1983-08-29 KR KR1019830004027A patent/KR840005947A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
WO1984001069A1 (en) | 1984-03-15 |
EP0116559B1 (en) | 1986-07-02 |
US4511859A (en) | 1985-04-16 |
JPS59501490A (ja) | 1984-08-16 |
IT1170202B (it) | 1987-06-03 |
EP0116559A1 (en) | 1984-08-29 |
AU545873B2 (en) | 1985-08-01 |
AU1479983A (en) | 1984-03-29 |
IT8322667A0 (it) | 1983-08-29 |
DE3364339D1 (en) | 1986-08-07 |
CA1212153A (en) | 1986-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR840005947A (ko) | 위상 동기 회로 | |
KR870011522A (ko) | 클럭 제어 회로 | |
KR880008487A (ko) | 병렬 변속 정주파수 전력 시스템의 클럭 제어 시스템 및 방법 | |
KR880002328A (ko) | 디지탈 위상동기 루우프 | |
KR950029905A (ko) | 위상 제어 클럭 신호 발생 방법 및 장치 | |
KR920022684A (ko) | 고주파 위상 동기 루프용 주파수 제어 발진기 | |
KR950022154A (ko) | 클록 신호 발생 회로 | |
KR870005279A (ko) | 제어장치 | |
JPS6419827A (en) | Synchronizing device | |
KR880014446A (ko) | 마이크로콤퓨터의 클록생성회로 | |
KR870006781A (ko) | 비디오 디스플레이 장치 | |
KR860003735A (ko) | 텔레비젼 수상기 | |
KR970024568A (ko) | 위상 조정 회로, 그 회로를 포함하는 시스템 및 위상 조정 방법 | |
KR920022719A (ko) | 모뎀과 터미날 사이의 데이타 전송율을 변화시킬 수 있는 데이타 전송 시스템 | |
US3311751A (en) | Control circuit for voltage controlled oscillator | |
US3939487A (en) | Color video signal generators | |
GB1171753A (en) | Phase Coherent Synchronization. | |
KR970004430A (ko) | 간헐 수신 동작 수신기 | |
FI87867B (fi) | Oskillatorenhet med en saekrad frekvensstabilitet | |
KR880012103A (ko) | 위상 고정 루프 시스템 | |
KR950007297A (ko) | 위상 동기 루프 및 동작 방법 | |
KR940023019A (ko) | 클럭 분배 회로 | |
JPS5799841A (en) | Automatic signal phase matching circuit | |
JPS5621440A (en) | Stuff synchronizing system | |
JPS5651127A (en) | Synchronizing circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |