KR20240056583A - 단결정 실리콘 반도체 웨이퍼 및 이를 생산하기 위한 방법 - Google Patents

단결정 실리콘 반도체 웨이퍼 및 이를 생산하기 위한 방법 Download PDF

Info

Publication number
KR20240056583A
KR20240056583A KR1020247011548A KR20247011548A KR20240056583A KR 20240056583 A KR20240056583 A KR 20240056583A KR 1020247011548 A KR1020247011548 A KR 1020247011548A KR 20247011548 A KR20247011548 A KR 20247011548A KR 20240056583 A KR20240056583 A KR 20240056583A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
seconds
single crystal
temperature
atoms
Prior art date
Application number
KR1020247011548A
Other languages
English (en)
Inventor
미카엘 보이
미카엘 게믈리히
구드룬 키신저
다비드 코트
티모 뮐러
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20240056583A publication Critical patent/KR20240056583A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

단결정 실리콘의 반도체 웨이퍼를 생산하기 위한 방법은,
CZ법에 의해 실리콘의 단일 결정(single crystal)을 성장시키는 단계;
단일 결정으로부터 단결정 실리콘의 적어도 하나의 반도체 웨이퍼를 분할하는 단계;
반도체 웨이퍼를 제1, 제2, 및 제3 RTA 처리하는 단계를 이 순서로 포함한다.

Description

단결정 실리콘 반도체 웨이퍼 및 이를 생산하기 위한 방법
본 발명의 주제는 단결정 실리콘의 반도체 웨이퍼를 생산하기 위한 방법과, 단결정 실리콘으로 제조된 반도체 웨이퍼이다.
BCD 타입(BIPOLAR-CMOS-DMOS)과 같은 특정 전자 부품의 제조에는, 특히 비교적 고온에서 장기간 수행되어야 하는 가공 단계 동안, 특별한 기계적 견고성으로 구별되는 단결정 실리콘으로 제조된 반도체 웨이퍼를 베이스 재료로서 필요로 한다. 또한, 이러한 웨이퍼는 일반적으로, 예상 깊이를 갖는 무결함 존(DZ, denuded zone)과, 반도체 웨이퍼의 내부에서, DZ와 경계를 이루며, 높은 피크 밀도를 갖는 BMD(벌크 마이크로 결함, bulk micro-defect)로 발현될 수 있는 시드를 특징으로 하는 영역과 같은 예상 특성을 나타내는 것이 필요하다. 무결함 존은 BMD가 없고 열처리에 의해 BMD가 생성될 수 없는 반도체 웨이퍼의 결정 격자의 영역인 것으로 이해되어야 한다.
아르곤 분위기에서 1300℃보다 높은 유지 온도로 이루어지는 RTA 처리에서는 이러한 조건에서 산소가 표면 근방에서 확산되기 때문에 깊이가 수 ㎛인 비교적 평편한 DZ가 생성된다. US 2012 0 001 301 A1은 이러한 RTA 처리와, 반도체 웨이퍼의 기계적 견고성 저하를 수반하는 산소의 손실을 설명하고 있다. 반도체 웨이퍼의 기계적 견고성을 강화하고 내부에서 BMD의 형성을 촉진하기 위해, 반도체 웨이퍼는 예를 들어 질소로 도핑될 수 있다. 반도체 웨이퍼의 생산을 위해, 초크랄스키(Czochralski) 방법(CZ법)에 의해 단일 결정(single crystal)을 인상할 때, 결정 격자가 실리콘 원자 간극(실리콘 간극) 및 공백과 같은 점 결함과 관련하여 특정 특성을 나타내도록 단일 결정과 용융물 사이의 상 경계에서의 인상 속도(V) 및 축방향 온도 구배(G)의 비를 조절하는 것이 확보된다.
용어 "급속 열 어닐링(rapid thermal annealing)"(RTA)는 반도체 웨이퍼를 비교적 급속도로 비교적 고온에 두고 이 온도로 비교적 단시간 유지한 후 비교적 급속도로 냉각하는 열처리를 설명한다. RTA 처리를 구현하기에 적절한 장치가 예를 들어 US 2003 0 029 859 A1에 기재되어 있다. RTA 처리 동안 장치 내의 반도체 웨이퍼가 링 상에 놓이고, 회전되고 상부로부터의 열 복사선에 노출된다.
아르곤과 암모니아 분위기 하의 RTA 처리에 이어서 아르곤 하에서 RTA 처리를 실시하면 비교적 깊은 DZ를 남기는 것으로 알려져 있다( 외, "Near-Surface Defect Control by Vacancy Injecting/Out-Diffusing Rapid thermal Annealing"[Phys. Status Solidi A, 2019, 1900325]).
단일 결정의 인상 동안 반도체 웨이퍼에 질소를 도핑하는 것의 단점은 반도체 웨이퍼 내부에서 비교적 높은 질소 농도가 OSF(oxygen-induced stacking) 결함(산소 유도 적층 결함)의 형성을 촉진한다는 것이다.
따라서, 본 발명의 목적은 OSF 결함에 의해 방해받지 않고 기계적 견고성 요건을 충족시키는 단결정 실리콘의 반도체 웨이퍼에 대한 접근성(access)을 제공하는 것이다. 또한, 반도체 웨이퍼는, 반경방향으로 균일한 BMD 밀도로 DZ 아래에서 BMD를 발현할 수 있는 가능성(capacity)이 있을 것이다. 반도체 웨이퍼는 또한 이들 특성을 단일 결정 내의 위치와 독립적으로 갖게 될 것이다.
본 발명의 목적은 단결정 실리콘의 반도체 웨이퍼를 생산하기 위한 방법에 의해 달성되며, 이 방법은 다음의 단계들을 이 순서로 포함한다:
CZ법에 의해 실리콘의 단일 결정(single crystal)을 성장시키는 단계;
단일 결정으로부터 단결정 실리콘(monocrystalline silicon)의 적어도 하나의 반도체 웨이퍼를 분할하는 단계― 반도체 웨이퍼는 20 nm 초과 직경을 갖는 실리콘 간극 또는 공백의 응집체가 존재하지 않는 N 영역으로 완전 구성되고, 5.3×1017　원자/cm3 이상 5.9×1017 원자/cm3 이하의 산소 농도 및 1.0×1012 원자/cm3 이하의 질소 농도를 가짐 ―;
1:2 이상 1:0.75 이하 비율의 제1 아르곤과 암모니아 분위기에서 750℃ 이상 1100℃ 이하의 제1 온도 범위 내의 온도로 10초 이상 30초 이하의 기간에 걸쳐 반도체 웨이퍼를 제1 RTA 처리하는 단계;
제2 아르곤 분위기에서 1190℃ 이상 1280℃ 이하의 제2 온도 범위 내의 온도로 20초 이상 35초 이하의 기간에 걸쳐 반도체 웨이퍼를 제2 RTA 처리하는 단계; 및
8:10 이상 3:2 이하 비율의 제3 아르곤과 암모니아 분위기에서 1160℃ 이상 1180℃ 이하의 제3 온도 범위 내의 온도로 15초 이상 25초 이하의 기간에 걸쳐 반도체 웨이퍼를 제3 RTA 처리하는 단계.
본 발명의 의미에서의 RTA 처리는 단결정 실리콘의 반도체 웨이퍼를 목표 온도까지 급속 가열하는 것과, 목표 온도로 유지 시간 동안 반도체 웨이퍼를 유지하는 것과, 목표 온도로부터 반도체 웨이퍼를 급속 냉각하는 것을 포함한다. 가열 중의 온도 상승 속도는 바람직하게는 15℃/s 이상, 더 바람직하게는 25℃/s 이상이고, 냉각 중의 온도 강하 속도는 25℃/s 이상이다. 온도 상승 속도 및 온도 강하 속도는 바람직하게는 목표 온도와 최대 100℃ 차이가 있는 온도의 경우에는, 그보다 큰 차이가 있는 온도의 경우보다 낮다. 반도체 웨이퍼는 하나의 목표 온도로부터 다음 목표 온도까지 각각 냉각 또는 가열될 수 있거나, 또는 2개의 목표 온도 사이에서 650℃ 이하의 베이스 온도까지 중간 냉각을 거칠 수 있다.
제1 RTA 처리에서, 반도체 웨이퍼는 베이스 온도로부터 750℃ 이상 1100℃ 이하의 제1 온도 범위 내의 목표 온도까지 가열되고, 1:2 이상 1:0.75 이하 비율의 제1 아르곤(Ar)과 암모니아(NH3) 분위기에서 10초 이상 30초 이하의 기간에 걸쳐 유지된다. 제1 및 제3 RTA 처리는 반도체 웨이퍼의 전면(front side)을 질화하고, 반도체 웨이퍼의 후면(back side)을 더 적은 정도로 질화하는 단계를 나타낸다. 질화 RTA 처리에 의해 반도체 웨이퍼의 표면 근방 영역으로 통과하는 질소 농도는 실제로 전면보다 후면에서 약 50% 더 낮다. 결과적으로, 반도체 웨이퍼의 견고성의 상승은 반도체 웨이퍼의 전면의 표면 근방 영역에 집중된다.
제2 RTA 처리와 선택적인 제4 RTA 처리의 조합으로 질소가 반도체 웨이퍼의 표면 근방 영역 내로 확산된다. 이러한 방식으로 최대 2×1015 원자/cm3의 질소가 반도체 웨이퍼의 표면 근방 영역으로 통과하여 결정 격자의 충분한 견고성을 보장한다. 반도체 웨이퍼 내부에는 질소에 의해 유도된 OSF 결함 형성이 발생하지 않는데 이러한 형성에 필요한 질소 농도가 그곳에서 달성되지 않기 때문이다.
반도체 웨이퍼의 제2 RTA 처리는 제2 아르곤 분위기에서 1190℃ 이상 1280℃ 이하의 제2 온도 범위 내의 온도로 20초 이상 35초 이하의 기간에 걸쳐 수행된다.
반도체 웨이퍼의 제3 RTA 처리는 8:10 이상 3:2 이하 비율의 제3 아르곤과 암모니아 분위기에서 1160℃ 이상 1180℃ 이하의 제3 온도 범위 내의 온도로 15초 이상 25초 이하의 기간에 걸쳐 수행된다.
본 발명의 일 바람직한 실시형태에 따르면, 또한, 제4 아르곤 분위기에서 1130℃ 이상 1145℃ 이하의 제4 온도 범위 내의 온도로 25초 이상 35초 이하의 기간에 걸쳐 반도체 웨이퍼의 제4 RTA 처리가 수행된다.
전술한 목적을 달성하기 위해, 반도체 웨이퍼는 반도체 웨이퍼의 결정 격자가 N 영역으로만 구성되게 하는 V/G 제어 하에서 CZ법에 의해 인상된 단일 결정으로부터 절단되는데, 그 영역에는 20 nm 초과 직경을 갖는 실리콘 간극 또는 공백의 응집체가 없다. N 영역은 바람직하게는, 점 결함의 유형으로서 실리콘 간극이 우세한 적어도 하나의 Ni 도메인, 및 점 결함의 유형으로서 공백이 우세한 적어도 하나의 Nv 도메인을 포함한다. 단일 결정에는 의도적으로 질소가 도핑되지 않는다. 따라서 질소 농도는 1.0×1012 원자/cm3 이상이다. 단일 결정으로부터 분할된 반도체 웨이퍼는 5.3×1017 원자/cm3 이상 5.9×1017 원자/cm3 이하의 농도를 갖는다(새로운 ASTM). 단일 결정 중의 산소 농도는, 예를 들어 도가니 및/또는 단일 결정의 회전 속도의 조절을 통해, 및/또는 단일 결정이 성장하는 분위기를 형성하는 가스의 압력 및/또는 유량의 조절을 통해, 및/또는 용융물에 부과되는 자기장의 강도 조절을 통해, 상기 결정의 생산 중에 조정될 수 있다.
바람직하게는 단일 결정의 인상 중에 용융물에 자기장이 부과되고, 더 바람직하게는 수평 자기장 또는 CUSP 자기장이 부과된다.
인상 속도(V)는 바람직하게는 0.5 mm/min 이상이며, 여기서, 의도는 적어도 300 mm의 직경을 갖는 반도체 웨이퍼를 생산하는 것이다.
단일 결정은 바람직하게는 아르곤 분위기에서 성장하거나, 더 바람직하게는 아르곤과 수소를 함유하는 분위기에서 성장한다. 수소의 분압은 바람직하게는 40 Pa 미만이다.
단일 결정으로부터의 분할 후 그리고 RTA 처리 전의 반도체 웨이퍼의 추가 처리는 바람직하게는, 단일 결정으로부터 분할된 반도체 웨이퍼의 랩핑 및/또는 연삭에 의한 기계적 작업, 에칭에 의한, 표면 부근의 손상된 결정 영역 제거, 및 SC1 용액, SC2 용액, 및 오존에서의 반도체 웨이퍼의 예비 세척을 포함한다.
본 발명의 목적은 또한, N 영역으로 구성되는 전면과 후면을 갖는 단결정 실리콘의 반도체 웨이퍼에 의해 달성되며, 이 반도체 웨이퍼는,
5.3×1017 원자/cm3 이상 5.9×1017 원자/cm3 이하의 간극 산소 농도;
반도체 웨이퍼의 전면으로부터 그리고 후면으로부터 내부로 감소하는 질소 농도를 포함하고, 전면으로부터 50 ㎛의 깊이에서의 질소 농도는 2.0×1015 원자/cm3 이상이다.
반도체 웨이퍼는 바람직하게는 다음의 추가적인 특성에 의해 구별된다:
후면으로부터 반도체 웨이퍼의 내부로 150 ㎛까지의 표면 근방 영역에서 고려되는 질소의 농도는 반도체 웨이퍼의 전면으로부터 내부로 150 ㎛까지의 표면 근방 영역에서 고려되는 것보다 낮다. LT-FTIR로 측정한 깊이 150 ㎛까지 전면의 표면 근방 영역에서의 질소 농도는 1.0×1014 원자/cm3 내지 2.0×1015 원자/cm3이다. 그 사이의 내부에서는, 농도가 국부적 최소값까지 저하하는데, 이것은 반도체 웨이퍼가 유래한 단일 결정의 질소 농도에 대응한다. 전면은 RTA 처리 중에 위쪽으로 놓이는 반도체 웨이퍼의 면이다. 반도체 웨이퍼의 후면의 표면 근방 영역 내의 질소의 농도는 반도체 웨이퍼의 전면의 표면 근방 영역 내의 질소 농도의 대략 50%이다.
반도체 웨이퍼에서 20 nm 미만의 크기를 갖는 공백의 응집체의 밀도는 IR-LST 및 적어도 70 mW의 레이저 출력으로 측정할 경우 바람직하게는 5.0×1015 cm-3 미만이다.
반도체 웨이퍼를 열처리하여 시드가 BMD로 발현되게 하는 테스트 후에, 반도체 웨이퍼는 반도체 웨이퍼의 전면으로부터 내부로 바람직하게는 10 ㎛ 이상 20 ㎛ 이하의 깊이까지 연장되는 무결함 존을 갖는다. BMD의 밀도는 바람직하게는 4.0×109 cm-3 내지 8.0×109 cm-3이고, 더 바람직하게는 5.0×109 cm-3 내지 7.0×109　cm-3이다. 이 열처리는 4시간의 기간에 걸쳐 800℃의 온도까지 단결정 실리콘의 반도체 웨이퍼를 가열하는 것과, 그 후에, 질소 10 부피분율과 산소 1 부피분율로 구성된 분위기에서 16시간의 기간에 걸쳐 1000℃의 온도까지 반도체 웨이퍼를 가열하는 것을 포함한다. 반도체 웨이퍼의 중심부터 에지까지의 반경 방향으로, BMD의 밀도는 바람직하게는 15% 미만만큼 변화한다. 이 변화는, 148개의 위치에서 중심부터 에지까지의 BMD 밀도를 확인하고 확인된 최대값(max) 내지 최소값(min) BMD 밀도를 식: (max-min)×100%/평균에 관련시킴으로써 결정된다. 평균은 해당 위치에서 확인된 BMD 밀도의 산술 평균이다.
반도체 웨이퍼가 BMD를 발현할 가능성은 반도체 웨이퍼가 단일 결정으로부터 분리되기 전 단일 결정에서 반도체 웨이퍼의 재료가 갖는 축 위치와 무관하게 존재한다. 단일 결정에는 질소가 의도적으로 도핑되지 않기 때문에, 질소 편석이 일으킬 영향과 이 가능성이 축 위치에 의존하게 되는 영향은 없다.
반도체 웨이퍼를 건조 산소에서 1000℃의 온도로 4시간의 기간에 걸쳐 열처리하여 테스트한 후, OSF 결함의 밀도는 바람직하게는 1/cm2 미만이다.
본 발명은 예시를 통해 그리고 도면을 참조하여 아래에서 더 설명된다.
도 1은 해당 목적으로 구성된 장치에서의 RTA 처리 중의 반도체 웨이퍼의 배열의 부분도를 도시한다.
도 2는 본 발명의 반도체 웨이퍼의 반경(r)의 함수에 따른 무결함 존의 깊이의 프로파일을 도시한다.
도 3은 본 발명의 반도체 웨이퍼의 반경(r)의 함수에 따른 BMD의 밀도의 프로파일을 도시한다.
도 4는 열응력의 생성 중의 반도체 웨이퍼의 배열을 도시한다.
도 5는 반도체 웨이퍼의 링 형상의 에지 영역에서의 SIRD 응력의 맵을 도시한다.
도 6은 BMD의 밀도와 탈편광성(depolarization) 사이의 관계를 도시하는 도면이다.
아르곤과 수소 분위기(수소의 분압: 25 내지 35 Pa)에서, CZ법에 따라 실리콘의 단일 결정을 인상하였고, 전면과 후면이 연마된 반도체 웨이퍼로 추가로 처리하였다. 인상 과정에서 선택된 V/G 비율의 조건으로 인해, 직경 300 mm의 반도체 웨이퍼의 결정 격자는 Nv 도메인의 일부와 Ni 도메인의 일부를 갖는 N 영역으로만 구성되었다. 새로운 ASTM에 따르면, 일련의 RTA 처리를 후속하여 받은 반도체 웨이퍼는 5.8×1017 원자/cm3의 산소 농도를 갖는다.
반도체 웨이퍼는 4개의 그룹으로 분류되었고, 표에 요약한 조건으로 RTA 처리를 하였다.
분위기 온도 시간 그룹
제1 RTA 처리 Ar/NH3
10:13.5		 1050℃ 20초 A, B, C, D
제2 RTA 처리 Ar 1270℃
1230℃		 30초 A, B, D
C
제3 RTA 처리 Ar/NH3
5:10		 1170℃
1175℃		 20초 A, C, D
B
제4 RTA 처리 Ar 1140℃ 30초 C, D
반도체 웨이퍼는 제1 RTA 처리의 목표 온도까지 70℃/s의 속도로 가열되었고, 마지막 RTA 처리의 목표 온도로부터 30℃/s의 속도로 냉각되었다.
도 1은 베이스(2)를 구비한, 이러한 목적으로 구성된 장치에서의 RTA 처리 중의 각각의 반도체 웨이퍼(1)의 배열의 부분도를 도시한다. 반도체 웨이퍼(1)는 링(3) 상에 놓이고 위로부터 가열되는데, 반도체 웨이퍼(1)의 전면만이 RTA 처리에 의해 규정되는 분위기에 직접 노출된다. 링(3)은 회전하는 실린더(4) 상에 놓인다. 반도체 웨이퍼(1)와 반사판(5) 사이에는 석영으로 제조된 커버(6)가 있다. 커버(6)의 존재와, 분위기의 가스가 반도체 웨이퍼의 후면으로 방해받지 않고 통과할 수 없다는 사실은, 질화 RTA 처리에서 표면 근방의 반도체 웨이퍼로 통과하는 질소의 농도가 반도체 웨이퍼의 후면 영역보다 전면 영역에서 더 높아지게 하는 데 결정적인 역할을 한다.
내부 영역에서 BMD가 발현할 가능성을 결정하기 위해(BMD 테스트), 산소와 질소를 O2:N2 부피 비율 1:10로 혼합한 분위기에서 먼저 800℃의 온도로 4시간의 기간에 걸쳐, 그리고 이어서 1000℃의 온도로 16시간의 기간에 걸쳐 반도체 웨이퍼를 열처리하였다.
BMD의 반경방향 밀도 분포 및 반경방향 크기 분포를 결정하기 위한 목적으로, 헝가리의 제조업체 Semilab사의 LST 300A 분석 툴을 사용하였다. 이 툴을 사용하여 IR-LST(적외광 산란 단층 촬영)을 통해 반도체 웨이퍼를 분석하였다.
대표 예로서 도 2는 본 발명의 반도체 웨이퍼의 반경(r)의 함수에 따른 무결함 존의 깊이(d)의 프로파일을 도시한다. 무결함 존의 평균 깊이는 약 14 ㎛이다.
대표 예로서 도 3은 본 발명의 반도체 웨이퍼의 반경(r)의 함수에 따른 BMD(BMD-D)의 밀도의 프로파일을 도시한다. BMD의 평균 밀도는 약 6.5×109 /cm3이다. 여기서 BMD 밀도의 반경방향 변동은 11.6%이다.
반도체 웨이퍼의 견고성을 테스트하기 위해, 에피택셜층을 퇴적하기 위한 퇴적 반응기에서 반도체 웨이퍼에 열 응력을 가하였다. 이러한 종류의 퇴적 반응기에서, 반도체 웨이퍼는 상부 램프 어레이와 하부 램프 어레이 사이에 배치되며, 열 복사선이 반도체 웨이퍼의 후면 및 전면으로 지향된다. 에지 영역에 의해 둘러싸인 중심 영역에서보다 에지 영역에서 반도체 웨이퍼가 5℃ 정도 더 많이 가열되도록 테스트를 설계하였다. 반도체 웨이퍼는 후속하여 SIRD(Scanning Infrared Depolarization)을 통해 분석되었다. 반도체 웨이퍼를 통과한 적외 복사선은 열응력으로 인해 손상을 입은 결정 격자 영역에서 탈편광된다. 손상이 클수록 탈편광 단위(DU)로 측정되는 탈편광성은 커진다.
도 4는 퇴적 반응기에서 상부 램프 어레이(7)와 하부 램프 어레이(8) 사이에서 열응력이 발생하는 동안의 반도체 웨이퍼(1)의 배열을 보여주며, 여기서 굵은 화살표는 조사를 통해 발생하는 반도체 웨이퍼의 에지 영역에서의 고온을 상징한다.
도 5는 실시예(좌측 도면) 및 비교예(우측 도면)에 있어서 링 형상 에지 영역(에지로부터 반경방향 안쪽으로 최대 5 mm까지)의 SIRD 응력 맵을 도시한다. 실시예의 반도체 웨이퍼는 그룹 C에 속하고; 비교예의 반도체 웨이퍼는 어떠한 RTA 처리도 받지 않았다는 것이 상이하다.
실시예의 반도체 웨이퍼의 경우, 분석 면적의 0.1%에서 40 DU의 탈편광 양의 임계값을 초과하였고; 비교예의 반도체 웨이퍼의 경우, 그 비율이 1.2%였다.
도 6은 BMD의 밀도와 탈편광성 사이의 관계를 도시하는 도면이다. 각각의 반도체 웨이퍼의 전체 면적에 걸쳐 분포된 측정점에서 결정된 평균 탈편광 SIRD를 평균 BMD 밀도(BMD-Davg)의 함수로서 나타낸 것이다.
따라서, 그룹 A 내지 D의 반도체 웨이퍼의 응력 부하는 비교적 작다. 4.0×109 cm-3 미만 또는 8.0×109 cm-3 초과의 BMD 밀도를 갖는 반도체 웨이퍼의 비교예의 경우 응력 부하가 상당히 크다. 비교예의 경우, 반도체 웨이퍼는 어떤 RTA 처리도 받지 않은 웨이퍼(비교예 V1) 또는 본 발명과는 RTA 처리가 부분적으로 상이하게 수행된 웨이퍼(비교예 V2)이다. 즉, 아르곤 분위기에서 1175℃의 온도로 5초의 기간에 걸쳐 제1 RTA 처리를 수행한 다음, 10:7.5 비율의 아르곤과 암모니아 분위기에서 1170℃의 온도로 15초의 기간에 걸쳐 제2 RTA 처리를 수행하고, 아르곤 분위기에서 1150℃의 온도로 30초의 기간에 걸쳐 제3 RTA 처리를 수행하였다.
1 반도체 웨이퍼
2 베이스
3 링
4 실린더
5 반사판
6 커버
7 상부 램프 어레이
8 하부 램프 어레이

Claims (5)

  1. 단결정 실리콘의 반도체 웨이퍼를 생산하기 위한 방법에 있어서,
    CZ법에 의해 실리콘의 단일 결정(single crystal)을 성장시키는 단계;
    상기 단일 결정으로부터 단결정 실리콘(monocrystalline silicon)의 적어도 하나의 반도체 웨이퍼를 분할하는 단계― 상기 반도체 웨이퍼는 20 nm 초과 직경을 갖는 실리콘 간극(silicon interstitial) 또는 공백(vacancy)의 응집체가 존재하지 않는 N 영역으로 완전 구성되고, 5.3×1017　원자/cm3 이상 5.9×1017 원자/cm3 이하의 산소 농도 및 1.0×1012 원자/cm3 이하의 질소 농도를 가짐 ―;
    1:2 이상 1:0.75 이하 비율의 제1 아르곤과 암모니아 분위기에서 750℃ 이상 1100℃ 이하의 제1 온도 범위 내의 온도로 10초 이상 30초 이하의 기간에 걸쳐 상기 반도체 웨이퍼를 제1 RTA 처리하는 단계;
    제2 아르곤 분위기에서 1190℃ 이상 1280℃ 이하의 제2 온도 범위 내의 온도로 20초 이상 35초 이하의 기간에 걸쳐 상기 반도체 웨이퍼를 제2 RTA 처리하는 단계; 및
    8:10 이상 3:2 이하 비율의 제3 아르곤과 암모니아 분위기에서 1160℃ 이상 1180℃ 이하의 제3 온도 범위 내의 온도로 15초 이상 25초 이하의 기간에 걸쳐 상기 반도체 웨이퍼를 제3 RTA 처리하는 단계
    를 이 순서로 포함하는, 방법.
  2. 제1항에 있어서, 제4 아르곤 분위기에서 1130℃ 이상 1145℃ 이하의 제4 온도 범위 내의 온도로 25초 이상 35초 이하의 기간에 걸쳐 상기 반도체 웨이퍼를 제4 RTA 처리하는 단계를 포함하는, 방법.
  3. N 영역으로 구성되는 전면과 후면을 갖는 단결정 실리콘의 반도체 웨이퍼에 있어서,
    5.3×1017 원자/cm3 이상 5.9×1017 원자/cm3 이하의 간극 산소 농도와,
    상기 전면으로부터 그리고 상기 후면으로부터 상기 반도체 웨이퍼의 내부로 감소하는 질소 농도를 포함하고, 상기 전면으로부터 50 ㎛의 깊이에서의 질소 농도가 2.0×1015 원자/cm3 이상인, 반도체 웨이퍼.
  4. 제3항에 있어서, 상기 후면의 표면 근방 영역에서의 질소 농도는 상기 전면의 표면 근방 영역에서보다 낮은, 반도체 웨이퍼.
  5. 제3항 또는 제4항에 있어서,
    상기 전면으로부터 10 ㎛ 이상 20 ㎛ 이하의 깊이까지 상기 반도체 웨이퍼의 내부로 연장되는 무결함 존(denuded zone), 및
    5.0×109 cm-3 내지 7.0×109 cm-3의 밀도의 BMD(bulk micro-defect)를 갖는 기저 영역을 포함하는, 반도체 웨이퍼.
KR1020247011548A 2021-09-16 2022-09-05 단결정 실리콘 반도체 웨이퍼 및 이를 생산하기 위한 방법 KR20240056583A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EPEP21197148 2021-09-16
EP21197148.6A EP4151782B1 (de) 2021-09-16 2021-09-16 Verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium und halbleiterscheibe aus einkristallinem silizium
PCT/EP2022/074567 WO2023041359A1 (de) 2021-09-16 2022-09-05 Verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium und halbleiterscheibe aus einkristallinem silizium

Publications (1)

Publication Number Publication Date
KR20240056583A true KR20240056583A (ko) 2024-04-30

Family

ID=77801586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247011548A KR20240056583A (ko) 2021-09-16 2022-09-05 단결정 실리콘 반도체 웨이퍼 및 이를 생산하기 위한 방법

Country Status (5)

Country Link
EP (1) EP4151782B1 (ko)
KR (1) KR20240056583A (ko)
CN (1) CN117940617A (ko)
TW (1) TW202314064A (ko)
WO (1) WO2023041359A1 (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
DE19823962A1 (de) * 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
US20030029859A1 (en) 2001-08-08 2003-02-13 Applied Materials, Inc. Lamphead for a rapid thermal processing chamber
JP4566478B2 (ja) * 2001-08-09 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP5278324B2 (ja) * 2007-08-29 2013-09-04 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
EP2421029A4 (en) 2009-04-13 2015-01-07 Shinetsu Handotai Kk ANNEAL WAFER, METHOD FOR MANUFACTURING ANNEAL WAFER, AND METHOD FOR MANUFACTURING DEVICE
DE102016225138A1 (de) * 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
EP3428325B1 (en) * 2017-07-10 2019-09-11 Siltronic AG Semiconductor wafer made of single-crystal silicon and process for the production thereof

Also Published As

Publication number Publication date
EP4151782A1 (de) 2023-03-22
CN117940617A (zh) 2024-04-26
WO2023041359A1 (de) 2023-03-23
TW202314064A (zh) 2023-04-01
EP4151782B1 (de) 2024-02-21

Similar Documents

Publication Publication Date Title
US5674756A (en) Method for intrinsic-gettering silicon wafer
KR101340003B1 (ko) 실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼
US6261361B1 (en) Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
EP0536958B1 (en) Process for producing a semiconductor wafer
US8476149B2 (en) Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
KR100581046B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
KR100240023B1 (ko) 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US8920560B2 (en) Method for manufacturing epitaxial wafer
US8231852B2 (en) Silicon wafer and method for producing the same
KR20010078701A (ko) 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP3255114B2 (ja) 窒素ドープした低欠陥シリコン単結晶の製造方法
JPH07321120A (ja) シリコンウェーハの熱処理方法
KR20140016255A (ko) 실리콘 단결정 웨이퍼의 제조방법 및 어닐링된 웨이퍼
KR101895817B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
KR100374703B1 (ko) 단결정 실리콘 웨이퍼,잉곳 및 그 제조방법
JP3614019B2 (ja) シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ
KR20200073264A (ko) 실리콘 블럭의 품질 판정 방법, 실리콘 블럭의 품질 판정 프로그램 및 실리콘 단결정의 제조 방법
KR20240056583A (ko) 단결정 실리콘 반도체 웨이퍼 및 이를 생산하기 위한 방법
US20020009862A1 (en) Method of treating a semiconductor wafer thermally and semiconductor wafer fabricated by the same
JPH1192283A (ja) シリコンウエハ及びその製造方法
CN111279461B (zh) 由单晶硅组成的半导体晶片
JP2009218620A (ja) シリコンウェーハの製造方法
US8460463B2 (en) Silicon wafer and method for producing the same
JPH0290531A (ja) 半導体装置の製造方法およびウエハ
KR20030039512A (ko) 단결정 실리콘 잉곳 제조 방법