CN117940617A - 用于生产单晶硅半导体晶圆的方法和单晶硅半导体晶圆 - Google Patents

用于生产单晶硅半导体晶圆的方法和单晶硅半导体晶圆 Download PDF

Info

Publication number
CN117940617A
CN117940617A CN202280061797.9A CN202280061797A CN117940617A CN 117940617 A CN117940617 A CN 117940617A CN 202280061797 A CN202280061797 A CN 202280061797A CN 117940617 A CN117940617 A CN 117940617A
Authority
CN
China
Prior art keywords
semiconductor wafer
less
seconds
temperature
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280061797.9A
Other languages
English (en)
Inventor
T·米勒
M·博伊
M·格姆利希
G·基辛格
D·科特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN117940617A publication Critical patent/CN117940617A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

公开了一种用于生产单晶硅半导体晶圆的方法,按顺序包括:根据CZ法生长硅的单晶体;从所述单晶体切分出至少一个单晶硅半导体晶圆;对所述半导体晶圆进行第一、第二和第三RTA处理。

Description

用于生产单晶硅半导体晶圆的方法和单晶硅半导体晶圆
技术领域
本发明的主题为用于生产单晶硅半导体晶圆的方法以及由单晶硅制成的半导体晶圆。
诸如BCD类型(BIPOLAR-CMOS-DMOS)的电子部件的某些电子部件的制造需要由单晶硅制成的半导体晶圆作为其基础材料,这些半导体晶圆以特定的机械鲁棒性作为其表征,尤其是在必须在相对高的温度下、在长时间段中进行的(机)加工步骤期间更是如此。此外,通常要求这种晶圆表现出预期的特性,诸如具有设想深度的洁净区(DZ),以及在半导体晶圆内部与DZ毗邻且具有可发展成具有高峰值密度的BMD(体微缺陷)的籽粒的区域。洁净区(或称作无缺陷区)被理解为半导体晶圆的晶格中不含BMD的区域,并且在该区域中无法借助于热处理产生BMD。
背景技术
在氩气下以超过1300℃的保持温度进行的RTA处理将产生深度为几微米的相对平坦的DZ,因为在这种条件下,氧在表面附近扩散出去。US 2012 0 001 301A1描述了这种RTA处理以及导致半导体晶圆的机械鲁棒性减弱的氧损失。为了增强半导体晶圆的机械鲁棒性并促进BMD在内部的形成,半导体晶圆例如可以掺杂有氮。对于半导体晶圆的生产,当通过切克劳斯基法(CZ法)提拉单晶体时,确保提拉速度V和单晶体与熔体之间的相界处的轴向温度梯度G的比率被调节(V/G控制),使得晶格表现出与诸如填隙硅原子(硅填隙原子)和空位的点缺陷有关的某些特性。
术语“快速热退火”(RTA)描述一种热处理,其中使半导体晶圆相对快速地达到相对高的温度,在该温度下保持相对短的时间,然后相对快速地冷却。例如,US2003 0 029859A1中描述了一种适用于实施RTA处理的装置。在RTA处理期间,装置中的半导体晶圆平置于环上,并且被旋转且暴露于来自上方的热辐射。
还已知的是,在氩气(Ar)和氨气(NH3)的气氛下进行RTA处理并随后在氩气下进行RTA处理将留下相对深的DZ(T.Müller等人,“Near-Surface Defect Control by VacancyInjecting/Out-Diffusing Rapid thermal Annealing(由空位注入/排出扩散快速热退火进行的近表面缺陷控制)”,Phys.Status Solidi A,2019年,1900325)。
在提拉单晶体期间对半导体晶圆进行氮掺杂的缺点在于,半导体晶圆的内部相对高的氮浓度将促进OSF缺陷(氧致堆垛层错)的形成。
发明内容
因此,本发明的目的在于提供一种获取满足机械鲁棒性要求而不受OSF缺陷阻碍的单晶硅半导体晶圆的途径。此外,半导体晶圆应具有在DZ下方以径向均匀的BMD密度发展BMD的能力。半导体晶圆还应与其在单晶体中的位置无关地具有这些特性。
本发明的目的借助于一种用于生产单晶硅半导体晶圆的方法来实现,所述方法按顺序包括:
通过CZ法生长硅的单晶体;
从所述单晶体中切分(或者说,分割)出至少一个单晶硅半导体晶圆,其中所述半导体晶圆完全由N区组成,在所述N区中没有直径超过20nm的硅填隙原子或空位的团聚体,并且所述半导体晶圆具有不小于5.3×1017atoms/cm3(原子数/立方厘米)且不超过5.9×1017atoms/cm3的氧浓度以及不超过1.0×1012atoms/cm3的氮浓度;
在比例为不小于1:2且不超过1:0.75的氩气和氨气的第一气氛中、在不小于10秒且不超过30秒的时间段中、在不小于750℃且不超过1100℃的第一温度范围内的温度下对所述半导体晶圆进行第一RTA处理;
在氩气的第二气氛中、在不小于20秒且不超过35秒的时间段中、在不小于1190℃且不超过1280℃的第二温度范围内的温度下对半导体晶圆进行第二RTA处理;以及
在比例为不小于8:10且不超过3:2的氩气和氨气的第三气氛中、在不小于15秒且不超过25秒的时间段中、在不小于1160℃且不超过1180℃的第三温度范围内的温度下对半导体晶圆进行第三RTA处理。
本发明意义上的RTA处理包括将单晶硅半导体晶圆快速加热到目标温度,将半导体晶圆在目标温度下保持一段保持时间,以及对半导体晶圆从目标温度进行快速冷却。加热期间的温度增加速率优选地不小于15℃/秒(℃/s),更优选地不小于25℃/秒,并且冷却期间的温度下降速率不小于25℃/s。在温度与目标温度相差最高为100℃的情况下,相比于温度与目标温度相差更大的情况,温度增加速率和温度下降速率优选更低。半导体晶圆可以分别从一个目标温度冷却或加热到下一目标温度,或者可以在两个目标温度之间经历中间冷却而达到不超过650℃的基础温度。
在第一RTA处理中,在比例为不小于1:2且不超过1:0.75的氩气(Ar)和氨气(NH3)的第一气氛中,半导体晶圆从基础温度被加热到在不小于750℃且不超过1100℃的第一温度范围内的目标温度,并且在目标温度下保持不小于10秒且不超过30秒的时间段。第一和第三RTA处理表示氮化半导体晶圆的前侧(或称作正面)以及在较小程度上氮化半导体晶圆的后侧(或称作背面)的步骤。由于氮化RTA处理而进入半导体晶圆的近表面区域的氮浓度实际上在后侧比在前侧低约50%。因此,增加半导体晶圆的鲁棒性聚焦于半导体晶圆的前侧的近表面区域上。
与第二RTA处理以及可选地与第四RTA处理相结合,氮扩散到半导体晶圆的近表面区域中。以这种方式,高达2×1015atoms/cm3的氮进入半导体晶圆的近表面区域,并确保晶格的足够鲁棒性。在半导体晶圆的内部不会发生氮诱导的OSF缺陷的形成,因为在那里未达到这种形成所需的氮浓度。
在氩气的第二气氛中、在不小于20秒且不超过35秒的时间段中、在不小于1190℃且不超过1280℃的第二温度范围内的温度下进行半导体晶圆的第二RTA处理。
在比例为不小于8:10且不超过3:2的氩气和氨气的第三气氛中、在不小于15秒且不超过25秒的时间段中、在不小于1160℃且不超过1180℃的第三温度范围内的温度下进行半导体晶圆的第三RTA处理。
此外,根据本发明的一个优选实施例,还在氩气的第四气氛中、在不小于25秒且不超过35秒的时间段中、在不小于1130℃且不超过1145℃的第四温度范围内的温度下进行半导体晶圆的第四RTA处理。
为了实现所述目的,半导体晶圆由已通过CZ方法在V/G控制下提拉的单晶体切割而成,使得半导体晶圆的晶格仅由N区组成,在所述N区中没有直径超过20nm的硅填隙原子或空位的团聚体。N区优选地包括至少一个Ni域部和至少一个Nv域部,在Ni域部中,硅填隙原子作为点缺陷类型占主导地位,而在Nv域部中,空位作为点缺陷类型占主导地位。单晶体未特意掺杂氮。因此,氮浓度不超过1.0×1012atoms/cm3。从单晶体切分出来的半导体晶圆具有不小于5.3×1017atoms/cm3且不超过5.9×1017atoms/cm3(新ASTM)的氧浓度。可以在生产所述晶体期间调整(例如,经由坩埚和/或单晶体的旋转速度的调节,和/或通过形成单晶体在其中生长的气氛的气体的压力和/或流速的调节,和/或通过施加到熔体上的磁场的强度的调节)单晶体中的氧浓度。
在提拉单晶体期间,优选地在熔体上施加磁场,更优选地施加水平磁场或CUSP磁场。
在意图生产具有至少300mm的直径的半导体晶圆的情况下,提拉速度V优选地不小于0.5mm/min(毫米/分钟)。
单晶体优选地在氩气的气氛中生长,或更优选地,在含有氩气和氢气的气氛中生长。氢气的分压优选地小于40帕(Pa)。
在半导体晶圆从单晶体切分出来之后并在RTA处理之前对半导体晶圆进行的进一步处理优选地包括:通过研磨和/或磨削对从单晶体切分出来的半导体晶圆进行机械加工;通过蚀刻去除表面附近的受损晶体区域;以及在SC1溶液、SC2溶液和臭氧中对半导体晶圆进行初步清洁。
本发明的目的进一步借助于一种单晶硅半导体晶圆来实现,所述半导体晶圆具有前侧和后侧,由N区组成,包括:
不小于5.3×1017atoms/cm3且不超过5.9×1017atoms/cm3的填隙氧浓度;
从所述前侧和所述后侧朝向半导体晶圆的内部降低且在距离所述前侧50μm的深度中不小于2.0×1015atoms/cm3的氮浓度。
所述半导体晶圆优选地通过以下进一步的特性作为其表征:
在从所述后侧进入半导体晶圆的内部直至150μm的近表面区域中虑及的氮浓度低于在从所述前侧进入半导体晶圆的内部直至150μm的近表面区域中虑及的氮浓度。直至150μm的深度,利用LT-FTIR测得的前侧的近表面区域中的氮浓度为1.0×1014atoms/cm3至2.0×1015atoms/cm3。在两者之间的内部,浓度下降至局部最小值,其对应于半导体晶圆所源自的单晶体中的氮浓度。所述前侧是在RTA处理期间半导体晶圆的面朝上的一侧。半导体晶圆的后侧的近表面区域中的氮浓度约为半导体晶圆的前侧的近表面区域中的氮浓度的50%。
利用IR-LST和至少70mW的激光功率测得的半导体晶圆中尺寸小于20nm的空位团聚体的密度优选地小于5.0×1015cm-3
在借助于对半导体晶圆进行热处理因而籽粒被发展成BMD的测试之后,半导体晶圆具有从所述前侧延伸至半导体晶圆的内部优选不小于10μm且不超过20μm的深度处的洁净区。BMD的密度优选为4.0×109cm-3至8.0×109cm-3,更优选为5.0×109cm-3至7.0×109cm-3。该热处理包括在4小时的时间中将单晶硅半导体晶圆加热至800℃的温度,以及随后在由10个体积分数的氮气和1个体积分数的氧气组成的气氛中、在16小时的时间中将半导体晶圆加热至1000℃的温度。在从半导体晶圆的中心到边缘的径向方向上,BMD的密度变化优选地小于15%。通过确定148个位置处的从中心到边缘的BMD密度并且以公式(max-min)×100%/平均值将最大(max)和最小(min)的所确定的BMD密度相关联来确定(或判定)这种变化。所述平均值是在各位置处确定的BMD密度的算术平均数。
半导体晶圆能够发展BMD的能力与从单晶体中分离出半导体晶圆之前单晶体中的半导体晶圆的材料所具有的轴向位置无关地存在。因为单晶体未特意地掺杂氮,因此不存在由氮偏析并导致该能力依赖于轴向位置所带来的影响。
在借助于在干燥氧气中、在4小时的时间中在1000℃的温度下对半导体晶圆进行热处理的测试后,OSF缺陷的密度优选地小于1/cm2
附图说明
下面通过示例并参考附图进一步阐明本发明。
图1示出了在为此目的配置的装置中进行RTA处理期间半导体晶圆的布置的局部视图。
图2示出了作为本发明的半导体晶圆的半径r的函数的洁净区深度的曲线图。
图3示出了作为本发明的半导体晶圆的半径r的函数的BMD密度的曲线图。
图4示出了在热应力生成期间半导体晶圆的布置。
图5示出了半导体晶圆的环形边缘区域中的SIRD应力图。
图6为示出去极化与BMD密度之间的关系的图表。
所用附图标记列表:
1半导体晶圆
2基座
3环
4圆筒
5反射器板
6盖
7上灯阵列
8下灯阵列
具体实施方式
在氩气和氢气的气氛中(氢气的分压:25-35帕),根据CZ方法提拉硅的单晶体,并将其进一步加工成具有被抛光的前侧和后侧的半导体晶圆。由于在提拉过程中选择的V/G比率方面的条件,直径为300mm的半导体晶圆的晶格仅由N区组成,所述N区具有一部分的Nv域部和一部分的Ni域部。根据新ASTM,随后经受一系列RTA处理的半导体晶圆具有5.8×1017atoms/cm3的氧浓度。
半导体晶圆被分配成四组,并且经受在表中汇总的条件下的RTA处理:
半导体晶圆以70℃/秒的速率被加热至第一RTA处理的目标温度,并且以30℃/秒的速率从最后RTA处理的目标温度被冷却。
图1示出了在为此目的配置的具有基座2的装置中进行RTA处理期间相应半导体晶圆1的布置的局部视图。半导体晶圆1平置于环3上并从上方被加热,其中只有半导体晶圆1的前侧直接暴露于RTA处理所采用的气氛中。环3平置于被旋转的圆筒4上。在半导体晶圆1与反射器板5之间具有由石英制成的盖6。盖6的存在以及气氛中的气体不能无阻碍地通至半导体晶圆的后侧的事实是确保在氮化RTA处理中在表面附近进入半导体晶圆中的氮的浓度在半导体晶圆的前侧区域中比在其后侧区域中更高的关键原因。
为了确定BMD在内部区域中发展的能力(BMD测试),在由氧气和氮气的混合物(其中O2与N2的体积比为1:10)组成的气氛中首先在800℃的温度下、在4小时的时间段中以及随后在1000℃的温度下、在16小时的时间段中对半导体晶圆进行热处理。
出于确定洁净区的深度、BMD的径向密度分布和径向尺寸分布的目的,可以使用来自匈牙利制造商Semilab有限公司的LST 300A分析工具。该工具用于借助于IR-LST(红外光散射层析成像)分析半导体晶圆。
图2以代表性示例示出了作为本发明的半导体晶圆的半径r的函数(即,随着所述半径r变化)的洁净区深度d的曲线图。洁净区的平均深度约为14μm。
图3以代表性示例示出了作为本发明的半导体晶圆的半径r的函数的BMD密度(BMD-D)的曲线图。BMD的平均密度约为6.5×109/cm3。此处,BMD密度的径向波动为11.6%。
半导体晶圆在用于沉积外延层的沉积反应器中经受热应力,以便测试其鲁棒性。在这种沉积反应器中,半导体晶圆位于将热辐射引导至半导体晶圆的后侧和前侧的上灯阵列和下灯阵列之间。该测试被设计成使得半导体晶圆在边缘区域中的加热程度比在边缘区域所包围的中心区域中高出5℃。随后借助于SIRD(扫描红外去极化)对半导体晶圆进行分析。穿过半导体晶圆的红外辐射在因热应力而受损的晶格区域中被去极化。损伤越大,以去极化单位(DU)度量的去极化(程度)越高。
图4示出了在沉积反应器中在上灯阵列7和下灯阵列8之间、在热应力生成期间的半导体晶圆1的布置,其中粗箭头表示在半导体晶圆的边缘区域中借助于辐射在那里生成较高的温度。
图5示出了作为示例(左侧图)和比较示例(右侧图)的环形边缘区域(从边缘径向向内直至5mm)中的SIRD应力图。该示例的半导体晶圆属于组C;比较示例的半导体晶圆与其不同之处在于未经受任何RTA处理。
对于示例的半导体晶圆,在0.1%的分析区域中超过了40DU的去极化量阈值;在比较示例的半导体晶圆的情况下,该分数为1.2%。图6为示出去极化与BMD密度之间的关系的图形。其描绘了在分布于相应半导体晶圆的整个区域上的测量点处确定的、作为平均BMD密度BMD-Davg的函数(即,随着其变化)的平均去极化SIRD。
因此,组A至D的半导体晶圆中的应力载荷相对小。对于BMD密度小于4.0×109cm-3或超过8.0×109cm-3的半导体晶圆的比较示例,应力载荷明显更大。对于比较示例,半导体晶圆为未经受任何RTA处理的晶圆(比较示例V1)或部分不同于本发明地进行RTA处理的晶圆(比较示例V2)。因此,在氩气的气氛中、在5秒的时间段中、在1175℃的温度下进行第一RTA处理,随后在比例为10:7.5的氩气和氨气的气氛中、在15秒的时间段中、在1170℃的温度下进行第二RTA处理,以及在氩气的气氛中、在30秒的时间段中、在1150℃的温度下进行第三RTA处理。

Claims (5)

1.一种用于生产单晶硅半导体晶圆的方法,按顺序包括:
通过CZ法生长硅的单晶体;
从所述单晶体中切分出至少一个单晶硅半导体晶圆,其中所述半导体晶圆完全由N区组成,在所述N区中没有直径超过20nm的硅填隙原子或空位的团聚体,并且所述半导体晶圆具有不小于5.3×1017atoms/cm3且不超过5.9×1017atoms/cm3的氧浓度以及不超过1.0×1012atoms/cm3的氮浓度;
在比例为不小于1:2且不超过1:0.75的氩气和氨气的第一气氛中、在不小于10秒且不超过30秒的时间段中、在不小于750℃且不超过1100℃的第一温度范围内的温度下对所述半导体晶圆进行第一RTA处理;
在氩气的第二气氛中、在不小于20秒且不超过35秒的时间段中、在不小于1190℃且不超过1280℃的第二温度范围内的温度下对所述半导体晶圆进行第二RTA处理;以及
在比例为不小于8:10且不超过3:2的氩气和氨气的第三气氛中、在不小于15秒且不超过25秒的时间段中、在不小于1160℃且不超过1180℃的第三温度范围内的温度下对所述半导体晶圆进行第三RTA处理。
2.根据权利要求1所述的方法,其包括在氩气的第四气氛中、在不小于25秒且不超过35秒的时间段中、在不小于1130℃且不超过1145℃的第四温度范围内的温度下对所述半导体晶圆进行第四RTA处理。
3.一种单晶硅半导体晶圆,其具有前侧和后侧,由N区组成,包括:
不小于5.3×1017atoms/cm3且不超过5.9×1017atoms/cm3的填隙氧浓度;
从所述前侧和所述后侧朝向所述半导体晶圆的内部降低且在距离所述前侧50μm的深度中不小于2.0×1015atoms/cm3的氮浓度。
4.根据权利要求3所述的半导体晶圆,其中,所述后侧的近表面区域中的氮浓度低于所述前侧的近表面区域中的氮浓度。
5.根据权利要求3或权利要求4所述的半导体晶圆,其包括:
从所述前侧延伸至所述半导体晶圆的内部不小于10μm且不超过20μm的深度处的洁净区,以及
具有密度为5.0×109cm-3至7.0×109cm-3的BMD的下层区域。
CN202280061797.9A 2021-09-16 2022-09-05 用于生产单晶硅半导体晶圆的方法和单晶硅半导体晶圆 Pending CN117940617A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EPEP21197148 2021-09-16
EP21197148.6A EP4151782B1 (de) 2021-09-16 2021-09-16 Verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium und halbleiterscheibe aus einkristallinem silizium
PCT/EP2022/074567 WO2023041359A1 (de) 2021-09-16 2022-09-05 Verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium und halbleiterscheibe aus einkristallinem silizium

Publications (1)

Publication Number Publication Date
CN117940617A true CN117940617A (zh) 2024-04-26

Family

ID=77801586

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280061797.9A Pending CN117940617A (zh) 2021-09-16 2022-09-05 用于生产单晶硅半导体晶圆的方法和单晶硅半导体晶圆

Country Status (5)

Country Link
EP (1) EP4151782B1 (zh)
KR (1) KR20240056583A (zh)
CN (1) CN117940617A (zh)
TW (1) TW202314064A (zh)
WO (1) WO2023041359A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
DE19823962A1 (de) * 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
US20030029859A1 (en) 2001-08-08 2003-02-13 Applied Materials, Inc. Lamphead for a rapid thermal processing chamber
JP4566478B2 (ja) * 2001-08-09 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Sumco Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JP5278324B2 (ja) * 2007-08-29 2013-09-04 株式会社Sumco Igbt用シリコン単結晶ウェーハの製造方法
US20120001301A1 (en) 2009-04-13 2012-01-05 Shin-Etsu Handotai Co., Ltd. Annealed wafer, method for producing annealed wafer and method for fabricating device
DE102016225138A1 (de) * 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
EP3428325B1 (en) * 2017-07-10 2019-09-11 Siltronic AG Semiconductor wafer made of single-crystal silicon and process for the production thereof

Also Published As

Publication number Publication date
EP4151782B1 (de) 2024-02-21
EP4151782A1 (de) 2023-03-22
KR20240056583A (ko) 2024-04-30
WO2023041359A1 (de) 2023-03-23
TW202314064A (zh) 2023-04-01

Similar Documents

Publication Publication Date Title
KR101340003B1 (ko) 실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼
KR100581305B1 (ko) 저결함 밀도 단결정 실리콘으로부터의 soi 구조체
US8476149B2 (en) Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
KR100851127B1 (ko) 실리콘웨이퍼의 제조방법 및 실리콘웨이퍼
KR100581046B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
JP2010040587A (ja) シリコンウェーハの製造方法
US7893434B2 (en) High frequency diode and method for producing same
KR102001326B1 (ko) 에피택셜하게 코팅된 반도체 웨이퍼, 및 에피택셜하게 코팅된 반도체 웨이퍼를 생산하는 방법
CN101360852A (zh) 单晶硅晶片的制造方法
KR100374703B1 (ko) 단결정 실리콘 웨이퍼,잉곳 및 그 제조방법
US7291220B2 (en) Process of producing silicon wafer
IL271789A (en) A semiconductor wafer made of a single silicon crystal and a process for its production
CN113517191A (zh) 硅晶片及其制造方法
CN117940617A (zh) 用于生产单晶硅半导体晶圆的方法和单晶硅半导体晶圆
JP2007242920A (ja) 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
JP2004193354A (ja) シリコンウエーハの熱処理方法及びシリコンウエーハ、並びにエピタキシャルウエーハ
KR100445190B1 (ko) 단결정 실리콘 잉곳 제조 방법
CN111279461B (zh) 由单晶硅组成的半导体晶片
JP4978396B2 (ja) エピタキシャルウェーハの製造方法
JP2004087592A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP7282019B2 (ja) シリコンウェーハ及びその熱処理方法
JP2010114211A (ja) エピタキシャルシリコンウェーハの製造方法
KR101851604B1 (ko) 웨이퍼 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination