KR20240042062A - 금속박, 회로 기판 및 회로 기판의 제조 방법 - Google Patents
금속박, 회로 기판 및 회로 기판의 제조 방법 Download PDFInfo
- Publication number
- KR20240042062A KR20240042062A KR1020247007850A KR20247007850A KR20240042062A KR 20240042062 A KR20240042062 A KR 20240042062A KR 1020247007850 A KR1020247007850 A KR 1020247007850A KR 20247007850 A KR20247007850 A KR 20247007850A KR 20240042062 A KR20240042062 A KR 20240042062A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive
- circuit board
- conductive layer
- metal foil
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 99
- 239000002184 metal Substances 0.000 title claims abstract description 99
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 85
- 239000011888 foil Substances 0.000 title claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 230000007704 transition Effects 0.000 claims description 65
- 238000005530 etching Methods 0.000 claims description 61
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 52
- 238000005260 corrosion Methods 0.000 claims description 26
- 230000007797 corrosion Effects 0.000 claims description 26
- 229910052759 nickel Inorganic materials 0.000 claims description 26
- 230000000873 masking effect Effects 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 24
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 13
- 238000004381 surface treatment Methods 0.000 claims description 10
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 8
- 239000011651 chromium Substances 0.000 claims description 8
- 229910052804 chromium Inorganic materials 0.000 claims description 8
- 229910017052 cobalt Inorganic materials 0.000 claims description 8
- 239000010941 cobalt Substances 0.000 claims description 8
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 8
- 229910052742 iron Inorganic materials 0.000 claims description 8
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 claims description 6
- 230000008719 thickening Effects 0.000 claims description 4
- 229910052755 nonmetal Inorganic materials 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 362
- 229910001096 P alloy Inorganic materials 0.000 description 17
- OFNHPGDEEMZPFG-UHFFFAOYSA-N phosphanylidynenickel Chemical compound [P].[Ni] OFNHPGDEEMZPFG-UHFFFAOYSA-N 0.000 description 17
- 238000000034 method Methods 0.000 description 15
- 229910000623 nickel–chromium alloy Inorganic materials 0.000 description 15
- 230000008569 process Effects 0.000 description 11
- 238000009713 electroplating Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- RAXXELZNTBOGNW-UHFFFAOYSA-N imidazole Natural products C1=CNC=N1 RAXXELZNTBOGNW-UHFFFAOYSA-N 0.000 description 6
- 238000010030 laminating Methods 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonia chloride Chemical compound [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- UMGDCJDMYOKAJW-UHFFFAOYSA-N thiourea Chemical compound NC(N)=S UMGDCJDMYOKAJW-UHFFFAOYSA-N 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- 229910000599 Cr alloy Inorganic materials 0.000 description 2
- XFXPMWWXUTWYJX-UHFFFAOYSA-N Cyanide Chemical compound N#[C-] XFXPMWWXUTWYJX-UHFFFAOYSA-N 0.000 description 2
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 2
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- XSQUKJJJFZCRTK-UHFFFAOYSA-N Urea Natural products NC(N)=O XSQUKJJJFZCRTK-UHFFFAOYSA-N 0.000 description 2
- MOFINMJRLYEONQ-UHFFFAOYSA-N [N].C=1C=CNC=1 Chemical compound [N].C=1C=CNC=1 MOFINMJRLYEONQ-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 235000019270 ammonium chloride Nutrition 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000000788 chromium alloy Substances 0.000 description 2
- JZCCFEFSEZPSOG-UHFFFAOYSA-L copper(II) sulfate pentahydrate Chemical compound O.O.O.O.O.[Cu+2].[O-]S([O-])(=O)=O JZCCFEFSEZPSOG-UHFFFAOYSA-L 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 150000002843 nonmetals Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
- B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
- H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
본 발명은 금속박 기술분야에 관한 것으로, 전도층 및 베어링층을 포함하는 금속박을 개시하고, 전도층은 베어링층과 적층되어 설치되며; 전도층은 전도성 회로를 제작하기 위한 것으로, 금속박을 사용하여 회로 기판을 제조하는 경우, 제1 에칭액에 의해 베어링층을 전도층으로부터 분리하고, 상기 베어링층의 상기 전도층에 가까운 면의 거칠기(Rz)는 2 미크론 이하이다. 상기 금속박을 사용하여 회로 기판을 제조하는 경우, 베어링층을 제거한 후 전도성 회로 표면은 기판 표면과 기본적으로 동일 높이를 이루고, 또한 전도성 회로 표면은 거칠기가 작으므로, 높은 사이즈 정확도가 요구되는 제품의 요구 사항을 충족시킬 수 있다. 또한, 본 발명의 실시예는 이와 대응되게 회로 기판 및 회로 기판의 제조 방법을 더 제공한다.
Description
본 발명은 금속박 기술분야에 관한 것으로, 특히 금속박, 회로 기판 및 회로 기판의 제조 방법에 관한 것이다.
내장형 회로 기판은 회로 기판의 기판 내에 전도성 회로가 내장된 회로 기판을 의미한다. 도 1에 도시된 바와 같이, 회로 감도가 요구되는 응용분야에서는, 전도성 회로 표면이 평평하고 전도성 회로가 기판 표면과 기본적으로 동일 높이이거나 기판 표면에 약간 돌출되도록 보장해야만 전도성 회로가 다른 소자와 확실하게 접촉되도록 확보할 수 있고, 신호를 안정적으로 전달할 수 있다. 또한, 높은 사이즈 정확도가 요구되는 제품의 경우, 전도성 회로 표면과 기판 표면 사이의 높이 차이를 일정한 범위 내로 제어해야 한다.
현재, 전도성 회로 표면과 기판 표면 사이의 높이 차이가 일정한 범위 내로 제어되도록 보장하기 위해, 기존 회로 기판을 제조하는 주요 공정 프로세스는 다음과 같다.
(1) 먼저 박리 가능한 금속박을 배치한다. 여기서, 상기 금속박은 적층되어 설치된 캐리어층 및 전도층을 포함한다.
(2) 전도층에 필름 부착, 노광 및 현상 작업을 수행하여, 마스킹 패턴을 얻되, 전도층의 마스킹 패턴에 의해 마스킹되는 영역은 비전도성 회로 영역이고, 전도층의 마스킹 패턴에 의해 마스킹되지 않은 영역은 전도성 회로 영역이다.
(3) 전기 도금에 의해 상기 전도성 회로 영역을 두껍게 한다.
(4) 금속박의 전도성 회로이 형성된 면을 기판에 압착하고, 박리 방식에 의해 캐리어층을 제거한다(즉 외력을 사용하여 캐리어층을 떼어냄).
(5) 에칭액을 사용하여 전도층을 에칭하고, 상기 박리 가능한 금속박 중의 전도층을 제거하여, 전도성 회로를 형성한다.
(6) 전도성 회로 표면이 기판 표면과 기본적으로 동일 높이가 되거나, 또는 기판 표면보다 일정한 높이만큼 높도록, 상기 전도성 회로에 표면 처리를 수행한다.
실제 응용에서는, 단계 (5)에서 에칭액을 사용하여 전도층을 에칭하여 상기 박리 가능한 금속박 중의 전도층을 제거하는 경우, 전도성 회로를 두껍게 형성하는 재질과 박리 가능한 금속박 중의 전도층의 재질이 같으므로, 에칭액은 전도층을 에칭할 수도 있고, 두껍게 형성된 전도성 회로를 에칭할 수도 있으며, 기판 하부의 전도층의 깨끗한 에칭을 실현하고, 기판 하부의 전도층의 에칭 불량으로 인한 미세 단락 현상의 발생을 방지하기 위해, 전도층을 에칭하는 과정에서 늘 오버에칭이 사용되며, 도 1 및 도 2에 도시된 바와 같이, 에칭 종료 후, 전도성 회로가 기판 내에 오목하게 함몰된다. 실제 생산 과정에서, 전도성 회로는 높이 방향으로 0.5 미크론보다 크게 기판 내에 오목하게 함몰된다. 이는 금 도금이나 니켈 도금 등에 의해 전도성 회로가 기판과 동일 높이가 되거나, 또는 기판으로부터 돌출되도록 하는 단계 (6)의 공정을 구현하기 어렵게 한다. 적어도 현재 공정으로는 이렇게 큰 높이 차이를 기반으로, 표면 처리된 전도성 회로가 기판과 동일 높이가 되거나 또는 기판으로부터 돌출되도록 표면 처리하는 것이 어렵다. 아울러, 기판 내에 오목하게 함몰된 전도성 회로는 표면 처리의 원재료 및 가공 비용도 현저하게 증가시킨다. 나아가, 에칭 과정에서 에칭 부위에 대한 정확한 제어를 구현할 수 없기 때문에, 전도성 회로의 각 부분 및 기판의 각 부분이 오버에칭되는 정도가 일치하지 않게 되어, 전도성 회로의 각 부분 및 기판의 각 부분의 거칠기에 큰 차이가 생기게 된다. 이로 인해, 얻은 회로 기판은 높은 사이즈 정확도가 요구되는 제품의 요구 사항을 충족할 수 없다.
본 발명의 실시예의 목적은, 금속박을 사용하여 회로 기판을 제조하는 경우, 베어링층을 제거한 후 전도성 회로 표면이 기판 표면과 기본적으로 동일 높이를 이루고, 전도성 회로 표면 거칠기가 작아, 높은 사이즈 정확도가 요구되는 제품의 요구 사항을 충족시킬 수 있는 금속박, 회로 기판 및 회로 기판의 제조 방법을 제공하는 것이다.
상술한 문제점을 해결하기 위한 본 발명의 실시예는 전도층 및 베어링층을 포함하는 금속박으로서, 상기 전도층은 상기 베어링층과 적층되어 설치되고; 상기 전도층은 전도성 회로를 제작하기 위한 것으로, 상기 금속박을 사용하여 회로 기판을 제조하는 경우, 제1 에칭액에 의해 상기 베어링층을 상기 전도층으로부터 분리하고, 상기 전도층은 상기 제1 에칭액에 대해 내식성을 가지며, 상기 베어링층의 상기 전도층에 가까운 면의 거칠기(Rz)는 2 미크론 이하인 금속박을 제공한다.
바람직한 해결수단으로서, 상기 베어링층의 상기 전도층에 가까운 면의 거칠기(Rz)는 1 미크론 이하이다.
바람직한 해결수단으로서, 상기 베어링층은 전이층을 포함하되, 상기 전이층은 상기 전도층과 적층되어 설치되며, 상기 금속박을 사용하여 회로 기판을 제조하는 경우, 상기 베어링층이 상기 전도층으로부터 분리되도록 상기 제1 에칭액에 의해 상기 전이층을 에칭한다.
바람직한 해결수단으로서, 상기 전이층은 상기 전도층을 에칭할 수 있는 제2 에칭액에 대해 내식성을 가진다.
바람직한 해결수단으로서, 상기 전도층은 구리층이고, 상기 전이층은 니켈, 크롬, 망간, 철, 코발트 원소 중 적어도 하나를 함유한다.
바람직한 해결수단으로서, 상기 베어링층의 두께는 8 ~ 105 미크론이다.
바람직한 해결수단으로서, 상기 베어링층은 캐리어층을 더 포함하고, 상기 전이층은 상기 캐리어층과 상기 전도층 사이에 설치된다.
바람직한 해결수단으로서, 상기 캐리어층의 재질은 금속, 비금속 중으로부터 선택되는 적어도 하나이다.
바람직한 해결수단으로서, 상기 금속박을 사용하여 회로 기판을 제조하는 경우, 상기 캐리어층은 비박리 방식으로 제거된다.
바람직한 해결수단으로서, 상기 금속박을 사용하여 회로 기판을 제조하는 경우, 상기 캐리어층은 박리 방식으로 제거된다.
바람직한 해결수단으로서, 상기 전이층의 재질은 제3 에칭액에 대해 내식성을 가지되, 상기 금속박을 사용하여 회로 기판을 제조하는 경우, 상기 제3 에칭액에 의해 상기 캐리어층을 에칭한다.
바람직한 해결수단으로서, 상기 베어링층은 상기 캐리어층과 상기 전이층 사이에 설치된 박리층을 더 포함한다.
바람직한 해결수단으로서, 상기 전도층과 상기 전이층의 두께의 합은 0.2 미크론 이상이다.
이와 대응되게, 본 발명의 실시예는 기판 및 상기 금속박을 사용하여 제조되는 회로 기판을 더 제공한다.
이와 대응되게, 본 발명의 실시예는 상기 금속박을 사용하여 회로 기판을 제조하는 회로 기판의 제조 방법으로서,
상기 전도층에 회로 제작을 수행하여 전도성 회로를 얻는 단계;
상기 전도성 회로를 기판과 결합하는 단계; 및
상기 베어링층을 제거하는 단계를 포함한다.
바람직한 해결수단으로서, 상기 베어링층을 제거하는 상기 단계 이후,
상기 전도성 회로 표면과 상기 기판 표면 사이의 높이 차이가 미리 설정된 높이 차이 범위 내에 있도록 상기 전도성 회로에 표면 처리를 수행하는 단계를 더 포함하는 회로 기판의 제조 방법을 더 제공한다.
바람직한 해결수단으로서, 상기 전도층에 회로 제작을 수행하여 전도성 회로를 얻는 상기 단계는 구체적으로,
상기 전도층에 필름 부착, 노광 및 현상 작업을 수행하여 마스킹 패턴을 얻되, 상기 전도층의 상기 마스킹 패턴에 의해 마스킹되지 않은 영역은 비전도성 회로 영역인 단계;
제2 에칭액을 사용하여 상기 비전도성 회로 영역을 에칭하는 단계; 및
상기 마스킹 패턴을 제거하여 전도성 회로를 얻는 단계를 포함한다.
바람직한 해결수단으로서, 상기 전도층에 회로 제작을 수행하여 전도성 회로를 얻는 상기 단계는 구체적으로,
상기 전도층에 필름 부착, 노광 및 현상 작업을 수행하여 마스킹 패턴을 얻되, 상기 전도층의 상기 마스킹 패턴에 의해 마스킹되지 않은 영역은 전도성 회로 영역인 단계;
상기 전도성 회로 영역을 두껍게 하는 단계;
상기 마스킹 패턴을 제거하는 단계; 및
제2 에칭액을 사용하여 빠르게 에칭하여 상기 전도층의 두꺼워지지 않은 영역을 제거하여 전도성 회로를 얻는 단계를 포함한다.
바람직한 해결수단으로서, 상기 전도층에 필름 부착, 노광 및 현상 작업을 수행하여 마스킹 패턴을 얻는 상기 단계 이전에,
상기 전도층을 얇게 하는 단계를 더 포함한다.
바람직한 해결수단으로서, 상기 회로 기판을 사용하여 다층 회로 기판을 제조한다.
이와 대응되게, 본 발명의 실시예는 상기 회로 기판 및/또는 상기 회로 기판의 제조 방법에 의해 제조된 상기 회로 기판을 포함하는 다층 회로 기판을 제공한다.
이와 대응되게, 본 발명의 실시예는 상기 회로 기판의 제조 방법을 포함하는 다층 회로 기판의 제조 방법을 제공한다.
선행 기술과 비교하면, 본 발명의 실시예의 유익한 효과는 다음과 같다. 본 발명의 실시예는 전도층 및 베어링층을 포함하는 금속박으로서, 상기 전도층은 상기 베어링층과 적층되어 설치되며; 상기 전도층은 전도성 회로를 제작하기 위한 것으로, 상기 금속박을 사용하여 회로 기판을 제조하는 경우, 제1 에칭액에 의해 상기 베어링층을 상기 전도층으로부터 분리하고, 상기 전도층은 상기 제1 에칭액에 대해 내식성을 가지며, 상기 베어링층의 상기 전도층에 가까운 면의 거칠기(Rz)는 2 미크론 이하인 금속박을 제공한다. 본 발명의 실시예에 의해 제공되는 금속박은, 베어링층의 전도층에 가까운 면의 거칠기가 2 미크론 이하이며, 이로 인해 전도층의 베어링층에 가까운 면도 작은 거칠기를 갖게 되고, 본 발명의 실시예에 의해 제공되는 금속박을 사용하여 전도성 회로를 형성하고, 금속박을 사용하여 회로 기판을 제조하는 경우, 제1 에칭액에 의해 상기 베어링층을 상기 전도층으로부터 분리하는데, 전도층이 제1 에칭액에 대해 내식성을 가지므로, 제1 에칭액에 의해 베어링층을 전도층으로부터 분리한 후, 최종적으로 형성된 전도성 회로 표면은 기본적으로 원래 전도층의 작은 표면 거칠기를 유지하여 표면이 평평한 전도성 회로를 얻을 수 있는 동시에, 베어링층을 제거한 후, 전도성 회로 표면이 기판 표면과 기본적으로 동일 높이가 되도록 확보하여, 전도성 회로 표면과 기판 표면 사이의 높이 차이를 쉽게 제어함으로써, 높은 사이즈 정확도를 요구하는 제품의 요구 사항을 충족시킨다. 아울러, 본 발명의 실시예는 이와 대응되게 회로 기판 및 회로 기판의 제조 방법을 더 제공한다.
도 1은 기존의 박리 가능한 금속박을 사용하여 회로 기판을 제조하는 경우 기판 표면에 오목하게 함몰된 전도성 회로 표면의 구조 모식도이다.
도 2는 기존의 박리 가능한 금속박을 사용하여 제조된 회로 기판의 구조 모식도이다.
도 3은 본 발명의 실시예 1에 따른 금속박의 구조 모식도이다.
도 4는 본 발명의 실시예 1에 따른 회로 기판의 구조 모식도이다.
도 5는 본 발명의 실시예 1에 따른 표면 처리된 전도성 회로의 회로 기판의 구조 모식도이다.
도 6은 본 발명의 실시예 2에 따른 캐리어층, 전이층 및 전도층을 포함하는 금속박의 구조 모식도이다.
도 7은 본 발명의 실시예 2에 따른 캐리어층, 박리층, 전이층 및 전도층을 포함하는 금속박의 구조 모식도이다.
도 8은 본 발명의 실시예 1에 의해 제공되는 회로 기판의 제조 방법의 흐름도이다.
도 9는 본 발명의 실시예 1에 의해 제공되는 회로 기판의 제조 방법의 단계 S101의 첫 번째 실시형태의 흐름도이다.
도 10은 본 발명의 실시예 1에 의해 제공되는 회로 기판의 제조 방법의 단계 S101의 두 번째 실시형태의 흐름도이다.
도 2는 기존의 박리 가능한 금속박을 사용하여 제조된 회로 기판의 구조 모식도이다.
도 3은 본 발명의 실시예 1에 따른 금속박의 구조 모식도이다.
도 4는 본 발명의 실시예 1에 따른 회로 기판의 구조 모식도이다.
도 5는 본 발명의 실시예 1에 따른 표면 처리된 전도성 회로의 회로 기판의 구조 모식도이다.
도 6은 본 발명의 실시예 2에 따른 캐리어층, 전이층 및 전도층을 포함하는 금속박의 구조 모식도이다.
도 7은 본 발명의 실시예 2에 따른 캐리어층, 박리층, 전이층 및 전도층을 포함하는 금속박의 구조 모식도이다.
도 8은 본 발명의 실시예 1에 의해 제공되는 회로 기판의 제조 방법의 흐름도이다.
도 9는 본 발명의 실시예 1에 의해 제공되는 회로 기판의 제조 방법의 단계 S101의 첫 번째 실시형태의 흐름도이다.
도 10은 본 발명의 실시예 1에 의해 제공되는 회로 기판의 제조 방법의 단계 S101의 두 번째 실시형태의 흐름도이다.
이하, 본 발명의 실시예의 도면을 참조하면서, 본 발명의 실시예의 기술적 해결수단을 명확하고 완전하게 설명할 것이며, 설명된 실시예는 본 발명의 실시예의 일부일 뿐이지 실시예의 전부는 아님이 분명하다. 본 발명의 실시예에 기반하여, 당업자가 진보성 창출에 힘 쓸 필요없이 획득한 다른 모든 실시예는 본 발명의 보호 범위에 속한다.
실시예 1
도 3을 참조하면, 본 발명의 실시예에 따른 금속박은 전도층(1) 및 베어링층을 포함하되, 상기 전도층(1)은 상기 베어링층과 적층되어 설치되며; 상기 전도층(1)은 전도성 회로를 제작하기 위한 것으로, 상기 금속박을 사용하여 회로 기판을 제조하는 경우, 제1 에칭액에 의해 상기 베어링층을 상기 전도층(1)으로부터 분리하고, 상기 전도층(1)은 상기 제1 에칭액에 대해 내식성을 가지며, 상기 베어링층의 상기 전도층에 가까운 면의 거칠기(Rz)는 2 미크론 이하이다.
본 발명의 실시예에 있어서, 금속박은 전도층(1) 및 베어링층을 포함하되, 상기 전도층(1)은 상기 베어링층과 적층되어 설치되며; 상기 전도층(1)은 전도성 회로를 제작하기 위한 것으로, 상기 금속박을 사용하여 회로 기판을 제조하는 경우, 제1 에칭액에 의해 상기 베어링층을 상기 전도층(1)으로부터 분리하고, 상기 전도층(1)은 상기 제1 에칭액에 대해 내식성을 가지며, 상기 베어링층의 상기 전도층에 가까운 면의 거칠기(Rz)는 2미크론 이하이다. 본 발명의 실시예에 의해 제공되는 금속박은, 베어링층의 전도층에 가까운 면의 거칠기가 2 미크론 이하이며, 이로 인해 전도층의 베어링층에 가까운 면도 비교적 작은 거칠기를 갖게 되고, 본 발명의 실시예에 의해 제공되는 금속박을 사용하여 전도성 회로를 형성하고, 금속박을 사용하여 회로 기판을 제조하는 경우, 제1 에칭액에 의해 상기 베어링층을 상기 전도층(1)으로부터 분리하는데, 전도층이 제1 에칭액에 대해 내식성을 가지므로, 제1 에칭액에 의해 베어링층을 전도층으로부터 분리한 후, 최종적으로 형성된 전도성 회로 표면은 기본적으로 원래 전도층의 작은 표면 거칠기를 유지하여 표면이 평평한 전도성 회로를 얻을 수 있는 동시에, 베어링층을 제거한 후, 전도성 회로 표면이 기판 표면과 기본적으로 동일 높이가 되도록 확보하여, 전도성 회로 표면과 기판 표면 사이의 높이 차이를 쉽게 제어함으로써, 높은 사이즈 정확도를 요구하는 제품의 요구 사항을 충족시킨다.
상기 전도층(1)이 제1 에칭액에 대한 내식성을 갖는다는 것은 상기 전도층(1)이 상기 제1 에칭액에 의해 부식되지 않거나 부식되기 어렵거나, 에칭 속도가 느리다는 것을 의미한다는 점에 유의해야 한다. 상기 전도층(1)은 제1 에칭액에 대해 내식성을 가지므로, 상기 금속박을 사용하여 회로 기판을 제조하는 경우, 제1 에칭액에 의해 상기 베어링층을 상기 전도층(1)으로부터 분리하면, 상기 전도층(1)이 상기 제1 에칭액에 의해 부식되지 않거나 부식되기 어렵거나, 에칭 속도가 느리며, 본 발명의 실시예에서는 적절한 에칭액을 선택함으로써, 제1 에칭액에 의해 상기 베어링층을 상기 전도층(1)으로부터 분리하는 경우, 상기 제1 에칭액에 의해 상기 전도성 회로 표면이 기판에 0.5 미크론 이하인 깊이로 오목하게 함몰되도록 보장할 수 있다. 제1 에칭액의 구체적인 유형은 특별히 제한되지 않으며, 당업자는 상기 기능을 달성할 수 있는 한 실제 필요에 따라 선택할 수 있다는 점에 유의해야 한다.
구체적인 구현에 있어서, 다른 기능을 달성하기 위해, 상기 베어링층과 상기 전도층(1) 사이에 상기 산화 방지층 등 다른 구조를 설치할 수도 있으며, 상기 베어링층과 상기 전도층(1) 사이에 다른 구조를 설치하는 해결수단도 본 발명의 보호 범위 내에 있다는 점에 유의해야 한다.
본 발명의 실시예에 있어서, 상기 베어링층의 상기 전도층에 가까운 면의 거칠기(Rz)는 2 미크론 이하이며, 예를 들어 2 미크론 이하, 1.5 미크론 이하, 1 미크론 이하, 0.5 미크론 이하, 0.2 미크론 이하, 0.1 미크론 이하일 수 있고, 바람직하게는 1 미크론 이하일 수 있다. 베어링층의 전도층에 가까운 면의 거칠기가 상술한 범위 내에 있는 경우, 전도층의 베어링층에 가까운 면의 거칠기도 기본적으로 상술한 범위 내에 있으며, 즉 전도층의 베어링층에 가까운 면은 비교적 평평하고, 또한, 본 발명의 실시예의 전도층은 베어링층과 전도층을 에칭 분리시키는 제1 에칭액에 대해 내식성을 가지며, 이는 베어링층을 분리한 후 전도층의 베어링층에 가까운 면이 제1 에칭액의 영향을 적게 받도록 함으로써, 최종적으로 형성된 전도성 회로 표면이 기본적으로 원래의 전도층의 베어링층에 가까운 면의 표면 거칠기를 유지하도록 하고, 즉 전도성 회로 표면이 비교적 평평하도록 유지한다.
도 3을 참조하면, 상기 베어링층은 전이층(2)을 포함하되, 상기 전이층(2)은 상기 전도층(1)과 적층되어 설치되며, 상기 금속박을 사용하여 회로 기판을 제조하는 경우, 상기 베어링층이 상기 전도층(1)으로부터 분리되도록 상기 제1 에칭액에 의해 상기 전이층(2)을 에칭한다. 본 발명의 실시예에 있어서, 제1 에칭액에 의해 상기 전이층(2)을 에칭하여 상기 전이층(2)을 제거함으로써, 상기 베어링층을 상기 전도층(1)으로부터 분리하고, 상기 전도층(1)은 상기 제1 에칭액에 대해 내식성을 가지며, 즉 제1 에칭액은 상기 전도층(1)을 에칭하지 않거나 에칭하기 어렵거나, 에칭 속도가 느리다.
상기 베어링층이 전이층(2)만 포함하는 경우, 상기 전이층(2)은 상기 전도층(1)에 일정한 지지력을 제공해야 하므로, 상기 전이층(2)의 두께를 비교적 크게 설정해야 한다는 점에 유의해야 한다. 베어링층에 지지 역할을 할 수 있는 다른 구조도 포함되는 경우, 상기 전이층(2)의 두께는 비교적 작게 설정될 수 있으며, 예를 들어, 전이층(2)의 전도층(1)으로부터 멀리 떨어진 면에 캐리어층(3)을 설치하는 경우, 캐리어층(3)에 의해 전도층(1)에 지지력을 제공할 수 있으므로, 전이층(2)의 두께를 비교적 작게 설정할 수 있으며, 물론, 이때 전이층(2)의 두께를 비교적 크게 설정하여 진일보로 전도층(1)에 지지력을 제공할 수도 있다. 따라서, 전이층(2)의 구체적인 두께는 실제 사용 요구 사항에 따라 설정될 수 있으므로, 여기서는 설명을 생략한다.
선택적인 실시형태에 있어서, 상기 전이층(2)은 제2 에칭액에 대해 내식성을 가지되, 상기 제2 에칭액은 상기 전도층(1)을 에칭할 수 있는 에칭액이다. 상기 전이층(2)이 제2 에칭액에 대한 내식성을 갖는다는 것은 상기 전이층(2)이 상기 제2 에칭액에 의해 부식되지 않거나 부식되기 어렵거나, 에칭 속도가 느리다는 것을 의미한다는 점에 유의해야 한다. 상기 전이층(2)은 제2 에칭액에 대해 내식성을 가지므로, 상기 금속박을 사용하여 회로 기판을 제조하는 경우, 상기 전도층(1)을 에칭하는 과정에서, 상기 전이층(2)은 상기 제2 에칭액에 의해 부식되지 않거나 부식되기 어렵거나, 에칭 속도가 느리다. 제2 에칭액의 구체적인 유형은 특별히 제한되지 않으며, 당업자는 상기 기능을 달성할 수 있는 한 실제 필요에 따라 선택할 수 있다는 점에 유의해야 한다.
선택적인 실시형태에 있어서, 상기 전도층(1)은 구리층이고, 상기 전이층(2)은 니켈, 크롬, 망간, 철, 코발트 원소 중 적어도 하나를 함유하며, 예를 들어 니켈-크롬 합금, 니켈-인 합금 및 니켈 금속 중 적어도 하나를 포함한다. 본 발명의 실시예에 있어서, 상기 전도층(1)은 구리를 주성분으로 하는 구리층이고, 상기 전이층(2)은 니켈, 크롬, 망간, 철, 코발트 원소 중 적어도 하나를 함유하며, 니켈-크롬 합금, 니켈-인 합금 및 니켈 금속을 예로 들면, 주로 니켈-크롬 합금, 니켈-인 합금 또는 니켈 금속으로 구성되거나, 주로 니켈-크롬 합금, 니켈-인 합금 및 니켈 금속 중 임의의 둘 또는 그 이상의 재료로 조성되거나, 주로 니켈-크롬 합금, 니켈-인 합금 및 니켈 금속 중 적어도 하나의 재료가 다른 재료와 혼합될 수 있다. 상기 전이층(2)은 단층 또는 다층 구조이며, 상기 전이층(2)이 다층 구조인 경우, 예를 들어 한층의 니켈 금속과 한층의 니켈-크롬 합금을 적층 설치하여 구성되거나, 한층의 니켈 금속과 한층의 니켈-인 합금을 적층 설치하여 구성되거나, 한층의 니켈-인 합금과 한층의 니켈-크롬 합금을 적층 설치하여 구성될 수 있다. 실제 생산에서는, 상기 전도층(1)과 상기 전이층(2)에 다른 불순물이 비의도적으로 혼입될 수 있으며, 상기 전도층(1)과 상기 전이층(2)에 비의도적으로 불순물이 혼입된 경우도 본 발명의 보호 범위 내에 있다는 점에 유의해야 한다. 또한, 본 발명의 상기 전도층(1)은 구리층에 제한되지 않고, 상기 전이층(2)의 재료도 니켈-크롬 합금, 니켈-인 합금, 니켈 금속에 제한되지 않으며, 니켈, 크롬, 망간, 철, 코발트 원소 중 적어도 하나를 함유한 다른 재료를 사용하는 전도층(1) 및 전이층(2)도 본 발명의 보호 범위 내에 있고, 전도층(1)과 전이층(2)의 구체적인 재료 및 층 구조는 실제 사용 요구 사항에 따라 설정할 수 있으며, 전도층(1)이 제1 에칭액에 대해 내식성을 갖고, 전이층(2)이 제2 에칭액에 대해 내식성을 갖는 것을 보장하면 되므로, 여기서는 설명을 생략한다. 예시적으로, 전도층이 구리층이고, 전이층이 니켈-크롬 합금, 니켈-인 합금, 니켈 금속 중 적어도 하나인 경우, 제1 에칭액은 황산, 과산화수소 및 티오우레아를 포함하거나, 질산, 염화니켈 및 이미다졸(또는 질소 아졸계)을 포함하거나, 사이안화물을 포함할 수 있고, 제2 에칭액은 염화암모늄, 황산구리 5수화물 및 암모니아수를 포함할 수 있다.
선택적인 실시형태에 있어서, 전도층(1)에 충분한 지지력을 제공하기 위해, 본 실시예의 상기 베어링층의 두께는 8 ~ 105 미크론이며, 예를 들어 8 미크론, 10 미크론, 15 미크론, 20 미크론, 25 미크론, 30 미크론, 35 미크론, 40 미크론, 45 미크론, 50 미크론, 55 미크론, 60 미크론, 65 미크론, 70 미크론, 75 미크론, 80 미크론, 85 미크론, 90 미크론, 95 미크론, 100 미크론, 105 미크론 등일 수 있다. 물론, 상기 베어링층의 구체적인 두께는 실제 사용 요구 사항에 따라 설정될 수 있으므로, 여기서는 설명을 생략한다.
이와 대응되게, 본 발명의 실시예는 기판 및 상술한 어느 하나의 실시형태에 따른 금속박을 사용하여 제조되는 회로 기판을 더 제공한다.
도 8을 참조하면, 본 발명의 실시예는 상기 금속박을 사용하여 회로 기판을 제조하는 회로 기판의 제조 방법으로서,
상기 전도층에 회로 제작을 수행하여 전도성 회로를 얻는 단계 S101;
상기 전도성 회로를 기판과 결합하는 단계 S102; 및
상기 베어링층을 제거하는 단계 S103을 포함하는
회로 기판의 제조 방법을 더 제공한다.
선택적인 실시형태에 있어서, 상기 단계 S103 이후,
상기 전도성 회로 표면과 상기 기판 표면 사이의 높이 차이가 미리 설정된 높이 차이 범위 내에 있도록 상기 전도성 회로에 표면 처리를 수행하는 단계 S104를 더 포함한다.
구체적인 구현에 있어서, 전도성 회로에 표면 처리를 수행하여 산화 방지 효과를 발휘함과 동시에, 상기 전도성 회로 표면과 상기 기판 표면 사이의 높이 차이가 미리 설정된 높이 차이 범위 내에 있도록 하여, 전도성 회로가 다른 소자와 확실하게 접촉하여, 진일보로 신호를 안정적으로 전달할 수 있도록 확보할 수 있다.
선택적인 실시형태에 있어서, "상기 전도성 회로 표면과 상기 기판 표면 사이의 높이 차이가 미리 설정된 높이 차이 범위 내에 있도록 상기 전도성 회로에 표면 처리를 수행"하는 상기 단계 S104는 구체적으로 다음과 같은 내용을 포함한다.
전기 도금에 의해 상기 전도성 회로 표면과 상기 기판 표면 사이의 높이 차이가 미리 설정된 높이 차이 범위 내에 있도록 한다. 예를 들어, 도 5를 참조하면, 전도성 회로(11) 표면이 상기 기판(5) 표면으로부터 돌출되고 상기 기판(5)의 표면과의 높이 차이(h)가 미리 설정된 높이 차이 범위 내에 있도록 상기 전도성 회로(11) 표면에 한층의 금을 전기 도금하며, 물론, 실제 사용 요구 사항에 따라 전도성 회로에 다른 전도성 재료를 전기 도금할 수 있으므로, 여기서는 설명을 생략한다. 나아가, 표면 처리의 구체적인 형태는 특별히 제한되지 않으며, 당업자가 실제 필요에 따라 선택할 수 있고, 예를 들어 전기 도금, 화학 도금, 증발 도금, 스퍼터링 중 어느 하나를 선택하거나, 이들의 복합 공정을 선택할 수 있다.
구체적인 구현에 있어서, 전도성 회로의 산화를 방지하기 위해, 전도성 회로에 표면 처리를 수행하는 경우, 일반적으로 금과 같은 고가의 재료의 전기 도금를 선택하는데, 선행 기술은 표면 처리 시 비교적 두꺼운 금속의 전기 도금을 필요로 하하므로, 생산 비용이 현저하게 증가된다. 선행 기술에 비해, 본 출원은 금속을 두껍게 전기 도금할 필요가 없으므로, 생산 비용이 크게 절감된다. 아울러, 베어링층을 제거한 후 전도성 회로 표면이 평평하고, 표면 처리된 전도성 회로도 평평한 표면을 가지므로, 형성된 회로 기판은 사이즈 정확도가 높은 제품을 충족시킬 수 있다.
도 9를 참조하면, 선택적인 실시형태에 있어서, "상기 전도층에 회로 제작을 수행하여 전도성 회로를 얻"는 상기 단계 S101은 구체적으로,
상기 전도층에 필름 부착, 노광 및 현상 작업을 수행하여 마스킹 패턴을 얻되, 상기 전도층의 상기 마스킹 패턴에 의해 마스킹되지 않은 영역이 비전도성 회로 영역인 단계 S111;
제2 에칭액을 사용하여 상기 비전도성 회로 영역을 에칭하는 단계 S112; 및
상기 마스킹 패턴을 제거하여 전도성 회로를 얻는 단계 S113을 포함한다.
도 10을 참조하면, 다른 선택적인 실시형태에 있어서, "상기 전도층에 회로 제작을 수행하여 전도성 회로를 얻"는 상기 단계 S101은 구체적으로,
상기 전도층에 필름 부착, 노광 및 현상 작업을 수행하여 마스킹 패턴을 얻되, 상기 전도층의 상기 마스킹 패턴에 의해 마스킹되지 않은 영역이 전도성 회로 영역인 단계 S121;
상기 전도성 회로 영역을 두껍게 하는 단계 S122(예를 들어, 전기 도금에 의해 상기 전도성 회로 영역을 두껍게 함);
상기 마스킹 패턴을 제거하는 단계 S123; 및
제2 에칭액을 사용하여 빠르게 에칭하여 상기 전도층의 두꺼워지지 않은 영역을 제거하여 전도성 회로를 얻는 단계 S124를 포함한다.
또한, 실제 필요에 따라, "상기 전도층에 필름 부착, 노광 및 현상 작업을 수행하여 마스킹 패턴을 얻"는 상기 단계 S121 이전에, 상기 전도층을 얇게 하는 단계를 더 포함할 수 있다.
나아가, 당업자는 실제 필요에 따라 상기 회로 기판을 사용하여 다층 회로 기판을 제조할 수 있다. 다층 회로 기판의 층 수, 및 내장형 회로 기판 및/또는 전도성 회로가 기판 표면으로부터 돌출된 회로 기판을 사용한 다층 회로 기판의 제조에 있어서, 본 출원은 너무 많은 제한을 가하지 않으며, 당업자라면 실제 필요에 따라 선택할 수 있다.
실시예 2
도 6을 참조하면, 본 실시예의 금속박과 실시예 1의 차이점은, 본 실시예의 상기 베어링층이 캐리어층(3)을 더 포함하고, 상기 전이층(2)이 상기 캐리어층(3)과 상기 전도층(1) 사이에 설치된다는 점이다.
본 발명의 실시예에 있어서, 상기 캐리어층(3)을 설치함으로써, 보다 큰 지지력을 제공할 수 있어, 상기 전이층(2)을 매우 얇게 설정할 수 있다. 구체적인 구현에 있어서, 전기 도금 공정, 스퍼터링 공정, 증발 도금, 화학 도금 또는 이들의 복합 공정 등 방식에 의해 상기 캐리어층(3)에 전이층(2)을 형성할 수 있다. 또한, 상기 전이층(2)의 두께가 두꺼워서 충분한 지지력을 제공할 수 있는 경우, 필요에 따라 캐리어층(3)을 설치할지 여부를 선택할 수 있다는 점에 유의해야 한다. 상기 캐리어층(3)의 재질은 금속, 비금속으로부터 선택되는 적어도 하나이며, 예컨대 금속, 합금, 유기물, 무기물로부터 선택되는 적어도 하나이고, 도펀트를 함유한 상술한 물질일 수도 있고, 물론, 상기 캐리어층(3)의 두께 및 재료는 실제 사용 요구 사항에 따라 설정될 수 있으므로, 여기서는 설명을 생략한다.
선택적인 실시형태에 있어서, 상기 금속박을 사용하여 회로 기판을 제조하는 경우, 상기 캐리어층(3)은 박리 방식으로 제거된다. 예시적으로, 상기 캐리어층(3)을 박리한 후, 제1 에칭액에 의해 상기 전이층(2)을 제거할 수 있다. 상기 캐리어층(3)이 박리 방식으로 제거된다는 것은, 외력(예를 들어, 수동으로 떼어내거나 도구로 떼어내는 방식)에 의해 캐리어층(3)을 떼어내는 것을 의미한다는 점에 유의해야 한다.
다른 선택적인 실시형태에 있어서, 상기 금속박을 사용하여 회로 기판을 제조하는 경우, 상기 캐리어층(3)은 비박리 방식으로 제거된다. 상기 캐리어층(3)이 비박리 방식으로 제거된다는 것은, 물리적 그라인딩, 에칭액 에칭, 플라즈마 에칭, 레이저 에칭 중 적어도 하나의 방식과 같은 외력에 의해 떼어내는 것 이외의 방식에 의해 캐리어층(3)을 제거하는 것을 의미한다는 점에 유의해야 한다. 예시적으로, 캐리어층(3)은 에칭액에 의해 에칭되는 방식으로 제거되는데, 구체적으로, 상기 전이층(2)의 재질은 제3 에칭액에 대해 내식성을 가지되, 상기 금속박을 사용하여 회로 기판을 제조하는 경우, 상기 제3 에칭액에 의해 상기 캐리어층(3)을 에칭한다. 상기 전이층(2)이 제3 에칭액에 대한 내식성을 갖는다는 것은, 상기 전이층(2)이 상기 제3 에칭액에 의해 부식되지 않거나 부식되기 어렵거나, 에칭 속도가 느리다는 것을 의미한다는 점에 유의해야 한다. 상기 전이층(2)은 제3 에칭액에 대해 내식성을 가지므로, 상기 금속박을 사용하여 회로 기판을 제조하는 경우, 상기 캐리어층(3)을 에칭하는 과정에서, 상기 전이층(2)은 상기 제3 에칭액에 의해 부식되지 않거나 부식되기 어렵거나, 에칭 속도가 느리다. 나아가, 상기 제3 에칭액은 상기 전도층을 에칭할 수 있는 에칭액일 수도 있고, 상기 전도층을 에칭할 수 없는 에칭액일 수도 있으며, 당업자는 실제 필요에 따라 선택할 수 있고, 마찬가지로, 상기 제3 에칭액은 상기 제2 에칭액과 동일하거나 상이할 수 있다. 제3 에칭액의 구체적인 유형은 특별히 제한되지 않으며, 당업자는 실제 필요에 따라 선택할 수 있다는 점에 유의해야 하고, 예시적으로, 전도층이 구리층이고, 전이층이 니켈-크롬 합금, 니켈-인 합금, 니켈 금속 중 적어도 하나이며, 캐리어층이 구리인 경우, 제1 에칭액은 황산, 과산화수소 및 티오우레아를 포함하거나, 질산, 염화니켈 및 이미다졸(또는 질소 아졸계)을 포함하거나, 사이안화물을 포함할 수 있고, 제2 에칭액 및 제3 에칭액은 각각 독립적으로 염화암모늄, 황산구리 5수화물 및 암모니아수를 포함할 수 있다.
나아가, 도 7을 참조하면, 상기 캐리어층(3)의 박리를 용이하게 하기 위해, 상기 베어링층은 상기 캐리어층(3)과 상기 전이층(2) 사이에 설치된 박리층(4)을 더 포함한다. 상기 박리층(4)을 설치함으로써, 상기 캐리어층(3)을 박리 방식으로 용이하게 제거할 수 있다. 상기 캐리어층(3)을 박리하는 경우, 상기 박리층(4)은 상기 캐리어층(3)과 함께 박리될 수도 있으며, 일부가 상기 전이층(2)에 잔류하여 별도로 박리해야 하고 일부가 캐리어층(3)과 함께 박리될 수도 있다는 점에 유의해야 한다. 구체적인 구현에 있어서, 회로 기판의 제조 과정에서, 각 층들은 비의도적으로 탈락되지 않는다.
나아가, 박리 가능한 캐리어층 및/또는 박리층을 함유한 금속박의 경우, 회로 기판의 제조 과정에서 캐리어층 및/또는 박리층의 박리를 용이하게 구현하고, 후속적으로 회로 기판의 제조에 영향을 미치지 않도록, 상기 전도층(1)과 상기 전이층(2)의 두께의 합은 0.2 미크론 이상일 수 있다.
구체적인 구현에 있어서, 상기 전도층(1)은 구리층이고, 상기 전이층(2)은 니켈, 크롬, 망간, 철, 코발트 원소 중 적어도 하나를 함유한다. 본 발명의 실시예에 있어서, 상기 전도층(1)은 구리를 주성분으로 하는 구리층이고, 상기 전이층(2)은 니켈, 크롬, 망간, 철, 코발트 원소 중 적어도 하나를 함유하며, 니켈-크롬 합금, 니켈-인 합금 또는 니켈 금속을 예로 들면, 주로 니켈-크롬 합금, 니켈-인 합금 또는 니켈 금속으로 구성되거나, 주로 니켈-크롬 합금, 니켈-인 합금 및 니켈 금속 중 임의의 둘 또는 그 이상의 재료로 조성되거나, 주로 니켈-크롬 합금, 니켈-인 합금 및 니켈 금속 중 적어도 하나의 재료가 다른 재료와 혼합될 수 있다. 상기 전이층(2)은 단층 또는 다층 구조이며, 상기 전이층(2)이 다층 구조인 경우, 예를 들어 한층의 니켈 금속과 한층의 니켈-크롬 합금을 적층 설치하여 구성되거나, 한층의 니켈 금속과 한층의 니켈-인 합금을 적층 설치하여 구성되거나, 한층의 니켈-인 합금과 한층의 니켈-크롬 합금을 적층 설치하여 구성될 수 있다. 또한, 실제 필요에 따라 전이층(2)에 다른 재료를 도핑할 수 있는데, 예를 들어 상기 전이층(2)에 실리콘을 도핑할 수 있으며, 상기 전이층(2)에 실리콘을 도핑함으로써, 에칭액을 사용하여 상기 캐리어층(3)을 에칭하는 경우, 상기 전이층(2)의 차단 효과를 증가시켜, 전이층(2)에서 전도층(1)으로의 에칭액의 침투를 보다 방지할 수 있다. 실제 생산에서는, 상기 전도층(1)과 상기 전이층(2)에 다른 불순물이 비의도적으로 혼입될 수 있으며, 상기 전도층(1)과 상기 전이층(2)에 비의도적으로 불순물이 혼입된 경우도 본 발명의 보호 범위 내에 있다는 점에 유의해야 한다. 또한, 본 발명의 상기 전도층(1)은 구리층에 제한되지 않고, 상기 전이층(2)의 재료도 니켈-크롬 합금, 니켈-인 합금, 니켈 금속에 제한되지 않으며, 니켈, 크롬, 망간, 철, 코발트 원소 중 적어도 하나를 함유한 다른 재료를 사용하는 전도층(1) 및 전이층(2)도 본 발명의 보호 범위 내에 있고, 전도층(1)과 전이층(2)의 구체적인 재료 및 층 구조는 실제 사용 요구 사항에 따라 설정할 수 있으며, 전도층(1)이 제1 에칭액에 대해 내식성을 갖고, 전이층(2)이 제2 에칭액에 대해 내식성을 갖는 것을 보장하면 되므로, 여기서는 설명을 생략한다.
이와 대응되게, 본 발명의 실시예는 기판 및 상술한 어느 하나의 실시형태에 따른 금속박을 사용하여 제조되는 회로 기판을 더 제공한다. 실시예 2의 금속박은 실시예 1에 의해 제공되는 어느 하나의 회로 기판의 제조 방법에 의해 회로 기판을 제조할 수 있다는 점에 유의해야 한다.
나아가, 당업자는 실제 필요에 따라 상기 회로 기판을 사용하여 다층 회로 기판을 제조할 수 있다. 다층 회로 기판의 층 수, 및 내장형 회로 기판 및/또는 전도성 회로가 기판 표면으로부터 돌출된 회로 기판을 사용한 다층 회로 기판의 제조에 있어서, 본 출원은 너무 많은 제한을 가하지 않으며, 당업자라면 실제 필요에 따라 선택할 수 있다.
선행 기술과 비교하면, 본 발명의 실시예의 유익한 효과는 다음과 같다. 본 발명의 실시예는 전도층(1) 및 베어링층을 포함하는 금속박으로서, 상기 전도층(1)은 상기 베어링층과 적층되어 설치되며; 상기 전도층(1)은 전도성 회로를 제작하기 위한 것으로, 상기 금속박을 사용하여 회로 기판을 제조하는 경우, 제1 에칭액에 의해 상기 베어링층을 상기 전도층(1)으로부터 분리하고, 상기 전도층(1)은 상기 제1 에칭액에 대해 내식성을 가지며, 상기 베어링층의 상기 전도층에 가까운 면의 거칠기(Rz)는 2 미크론 이하이다. 본 발명의 실시예에 의해 제공되는 금속박은, 베어링층의 전도층에 가까운 면의 거칠기가 2 미크론 이하이며, 이로 인해 전도층의 베어링층에 가까운 면도 작은 거칠기를 갖게 되고, 본 발명의 실시예에 의해 제공되는 금속박을 사용하여 전도성 회로를 형성하고, 금속박을 사용하여 회로 기판을 제조하는 경우, 제1 에칭액에 의해 상기 베어링층을 상기 전도층(1)으로부터 분리하며, 전도층이 제1 에칭액에 대해 내식성을 가지므로, 제1 에칭액에 의해 베어링층을 전도층으로부터 분리한 후, 최종적으로 형성된 전도성 회로 표면은 기본적으로 원래 전도층의 작은 표면 거칠기를 유지하여 표면이 평평한 전도성 회로를 얻을 수 있는 동시에, 베어링층을 제거한 후, 전도성 회로 표면이 기판 표면과 기본적으로 동일 높이가 되도록 확보하여, 전도성 회로 표면과 기판 표면 사이의 높이 차이를 쉽게 제어함으로써, 높은 사이즈 정확도를 요구하는 제품의 요구 사항을 충족시킨다. 아울러, 본 발명의 실시예는 이와 대응되게 회로 기판 및 회로 기판의 제조 방법을 더 제공한다.
이상은 본 발명의 바람직한 실시형태일 뿐이며, 당업자라면 본 발명의 기술적 원리를 벗어나지 않는 범위에서, 여러 가지 개선 및 대체가 가능하다는 점에 유의해야 하며, 이러한 개선 및 대체도 본 발명의 보호 범위로 간주되어야 한다.
10: 전도성 회로 20: 기판
1: 전도층 2: 전이층
3: 캐리어층 4: 박리층
11: 전도성 회로 5: 기판
1: 전도층 2: 전이층
3: 캐리어층 4: 박리층
11: 전도성 회로 5: 기판
Claims (21)
- 전도층 및 베어링층을 포함하는 금속박으로서,
상기 전도층은 상기 베어링층과 적층되어 설치되고; 상기 전도층은 전도성 회로를 제작하기 위한 것으로, 상기 금속박을 사용하여 회로 기판을 제조하는 경우, 제1 에칭액에 의해 상기 베어링층을 상기 전도층으로부터 분리하고, 상기 전도층은 상기 제1 에칭액에 대해 내식성을 가지며, 상기 베어링층의 상기 전도층에 가까운 면의 거칠기(Rz)는 2 미크론 이하인 것을 특징으로 하는 금속박.
- 제1항에 있어서,
상기 베어링층의 상기 전도층에 가까운 면의 거칠기(Rz)는 1 미크론 이하인 것을 특징으로 하는 금속박.
- 제1항에 있어서,
상기 베어링층은 전이층을 포함하되, 상기 전이층은 상기 전도층과 적층되어 설치되며, 상기 금속박을 사용하여 회로 기판을 제조하는 경우, 상기 베어링층이 상기 전도층으로부터 분리되도록 상기 제1 에칭액에 의해 상기 전이층을 에칭하는 것을 특징으로 하는 금속박.
- 제3항에 있어서,
상기 전이층은 상기 전도층을 에칭할 수 있는 제2 에칭액에 대해 내식성을 가지는 것을 특징으로 하는 금속박.
- 제4항에 있어서,
상기 전도층은 구리층이고, 상기 전이층은 니켈, 크롬, 망간, 철, 코발트 원소 중 적어도 하나를 함유하는 것을 특징으로 하는 금속박.
- 제1항에 있어서,
상기 베어링층의 두께는 8 ~ 105 미크론인 것을 특징으로 하는 금속박.
- 제3항에 있어서,
상기 베어링층은 캐리어층을 더 포함하며, 상기 전이층은 상기 캐리어층과 상기 전도층 사이에 설치되는 것을 특징으로 하는 금속박.
- 제7항에 있어서,
상기 캐리어층의 재질은 금속, 비금속 중으로부터 선택되는 적어도 하나인 것을 특징으로 하는 금속박.
- 제7항에 있어서,
상기 금속박을 사용하여 회로 기판을 제조하는 경우, 상기 캐리어층은 비박리 방식으로 제거되는 것을 특징으로 하는 금속박.
- 제7항에 있어서,
상기 금속박을 사용하여 회로 기판을 제조하는 경우, 상기 캐리어층은 박리 방식으로 제거되는 것을 특징으로 하는 금속박.
- 제7항에 있어서,
상기 전이층의 재질은 제3 에칭액에 대해 내식성을 가지며, 상기 금속박을 사용하여 회로 기판을 제조하는 경우, 상기 제3 에칭액에 의해 상기 캐리어층을 에칭하는 것을 특징으로 하는 금속박.
- 제7항에 있어서,
상기 베어링층은 상기 캐리어층과 상기 전이층 사이에 설치되는 박리층을 더 포함하는 것을 특징으로 하는 금속박.
- 제10항 또는 제12항에 있어서,
상기 전도층과 상기 전이층의 두께의 합은 0.2 미크론 이상인 것을 특징으로 하는 금속박.
- 기판 및 제1항 내지 제13항 중 어느 한 항에 따른 금속박을 사용하여 제조되는 것을 특징으로 하는 회로 기판.
- 제1항 내지 제13항 중 어느 한 항에 따른 금속박을 사용하여 회로 기판을 제조하는 회로 기판의 제조 방법으로서,
상기 전도층에 회로 제작을 수행하여 전도성 회로를 얻는 단계;
상기 전도성 회로를 기판과 결합하는 단계; 및
상기 베어링층을 제거하는 단계를 포함하는 것을 특징으로 하는 회로 기판의 제조 방법.
- 제15항에 있어서,
상기 베어링층을 제거하는 상기 단계 이후,
상기 전도성 회로 표면과 상기 기판 표면 사이의 높이 차이가 미리 설정된 높이 차이 범위 내에 있도록 상기 전도성 회로에 표면 처리를 수행하는 단계를 더 포함하는 것을 특징으로 하는 회로 기판의 제조 방법.
- 제15항에 있어서,
상기 전도층에 회로 제작을 수행하여 전도성 회로를 얻는 상기 단계는 구체적으로,
상기 전도층에 필름 부착, 노광 및 현상 작업을 수행하여 마스킹 패턴을 얻되, 상기 전도층의 상기 마스킹 패턴에 의해 마스킹되지 않은 영역은 비전도성 회로 영역인 단계;
제2 에칭액을 사용하여 상기 비전도성 회로 영역을 에칭하는 단계; 및
상기 마스킹 패턴을 제거하여 전도성 회로를 얻는 단계를 포함하는 것을 특징으로 하는 회로 기판의 제조 방법.
- 제15항에 있어서,
상기 전도층에 회로 제작을 수행하여 전도성 회로를 얻는 상기 단계는 구체적으로,
상기 전도층에 필름 부착, 노광 및 현상 작업을 수행하여 마스킹 패턴을 얻되, 상기 전도층의 상기 마스킹 패턴에 의해 마스킹되지 않은 영역은 전도성 회로 영역인 단계;
상기 전도성 회로 영역을 두껍게 하는 단계;
상기 마스킹 패턴을 제거하는 단계; 및
제2 에칭액을 사용하여 빠르게 에칭하여 상기 전도층의 두꺼워지지 않은 영역을 제거하여 전도성 회로를 얻는 단계를 포함하는 것을 특징으로 하는 회로 기판의 제조 방법.
- 제18항에 있어서,
상기 전도층에 필름 부착, 노광 및 현상 작업을 수행하여 마스킹 패턴을 얻는 상기 단계 이전에,
상기 전도층을 얇게 하는 단계를 더 포함하는 것을 특징으로 하는 회로 기판의 제조 방법.
- 제14항에 따른 회로 기판 및/또는 제15항 내지 제19항 중 어느 한 항에 따른 회로 기판의 제조 방법에 의해 제조된 상기 회로 기판을 포함하는 것을 특징으로 하는 다층 회로 기판.
- 제15항 내지 제19항 중 어느 한 항에 따른 회로 기판의 제조 방법을 포함하는 것을 특징으로 하는 다층 회로 기판의 제조 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110909511.5A CN114650654B (zh) | 2021-08-09 | 2021-08-09 | 金属箔、线路板及线路板的制备方法 |
| CN202110909511.5 | 2021-08-09 | ||
| PCT/CN2022/095914 WO2023016061A1 (zh) | 2021-08-09 | 2022-05-30 | 金属箔、线路板及线路板的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240042062A true KR20240042062A (ko) | 2024-04-01 |
Family
ID=81992655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020247007850A KR20240042062A (ko) | 2021-08-09 | 2022-05-30 | 금속박, 회로 기판 및 회로 기판의 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR20240042062A (ko) |
| CN (1) | CN114650654B (ko) |
| WO (1) | WO2023016061A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113811093A (zh) * | 2021-08-09 | 2021-12-17 | 广州方邦电子股份有限公司 | 金属箔、覆铜层叠板、线路板及线路板的制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3594133B2 (ja) * | 2001-07-04 | 2004-11-24 | 日立金属株式会社 | 積層箔及びその製造方法 |
| JP2004228108A (ja) * | 2003-01-20 | 2004-08-12 | Hitachi Metals Ltd | 積層箔 |
| JP5682678B2 (ja) * | 2013-08-28 | 2015-03-11 | 日立化成株式会社 | 半導体チップ搭載用基板及びその製造方法 |
| TWI589201B (zh) * | 2013-11-22 | 2017-06-21 | Mitsui Mining & Smelting Co | Manufacturing method of a printed circuit board having a buried circuit and a printed circuit board obtained by the manufacturing method |
| CN105472883B (zh) * | 2014-09-16 | 2018-12-21 | 深南电路有限公司 | 一种电路板制作方法及电路板 |
| WO2017149810A1 (ja) * | 2016-02-29 | 2017-09-08 | 三井金属鉱業株式会社 | キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法 |
| JP7201405B2 (ja) * | 2018-11-20 | 2023-01-10 | 三井金属鉱業株式会社 | 多層配線板の製造方法 |
| CN113811093A (zh) * | 2021-08-09 | 2021-12-17 | 广州方邦电子股份有限公司 | 金属箔、覆铜层叠板、线路板及线路板的制备方法 |
-
2021
- 2021-08-09 CN CN202110909511.5A patent/CN114650654B/zh active Active
-
2022
- 2022-05-30 WO PCT/CN2022/095914 patent/WO2023016061A1/zh unknown
- 2022-05-30 KR KR1020247007850A patent/KR20240042062A/ko unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023016061A1 (zh) | 2023-02-16 |
| CN114650654A (zh) | 2022-06-21 |
| CN114650654B (zh) | 2024-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100485765B1 (ko) | 저항회로를 구비한 프린트 배선판의 제조방법 및 그 제조된 프린트 배선판 | |
| KR102274906B1 (ko) | 구리박 및 이것을 갖는 동장 적층판 | |
| US6521328B1 (en) | Copper etching compositions and products derived therefrom | |
| US9232649B2 (en) | Adhesiveless copper clad laminates and printed circuit board having adhesiveless copper clad laminates as base material | |
| CN102569171A (zh) | 改善冠状缺陷的线路结构及其制作方法 | |
| WO2009084839A2 (en) | Copper foil attached to the carrier foil, a method for preparing the same and printed circuit board using the same | |
| KR20240042062A (ko) | 금속박, 회로 기판 및 회로 기판의 제조 방법 | |
| CN102265712B (zh) | 电子电路的形成方法 | |
| CN109898115A (zh) | 一种快速的铝基板上电镀铜前处理方法 | |
| TW200407057A (en) | Method for the manufacture of printed circuit boards with integral plated resistors | |
| KR20040015332A (ko) | 고온내열용 캐리어박 구비 전해동박의 제조방법 및 그제조방법에서 얻을 수 있는 고온내열용 캐리어박 구비전해동박 | |
| EP3386282A1 (en) | Multilayer printed wiring board and method for manufacturing same | |
| US4846918A (en) | Copper etching process and product with controlled nitrous acid reaction | |
| KR20090071494A (ko) | 프린트 배선 기판의 제조 방법 | |
| US11873564B2 (en) | Etch chemistry for metallic materials | |
| JP6236824B2 (ja) | プリント配線基板の製造方法 | |
| TW201241236A (en) | Process for etching a recessed structure filled with tin or a tin alloy | |
| JP3630398B2 (ja) | 電子部品実装用フィルムキャリアテープの製造方法 | |
| CN101026928A (zh) | 用于超密脚距印刷电路板的铜箔 | |
| KR100625883B1 (ko) | 건식 인쇄회로기판의 제조 방법 | |
| JP2005008973A (ja) | 銅箔の表面粗化方法 | |
| CN113905525A (zh) | 一种厚铜细间距精细线路柔性线路板的制作方法 | |
| KR100642734B1 (ko) | 양면 배선기판의 제조방법 및 양면 배선기판 | |
| JP2004087658A (ja) | 半導体装置用テープキャリアの製造方法およびそれを用いた半導体装置 | |
| JP2006019321A (ja) | 回路基板及びその製造方法 |