KR20230169323A

KR20230169323A - 자동 레벨 제어를 갖춘 무선 주파수 생성기

Info

Publication number: KR20230169323A
Application number: KR1020237038990A
Authority: KR
Inventors: 에이지 모리; 이빙 마; 샤오후아 지아
Original assignee: 엑스피 파워 리미티드
Priority date: 2021-06-09
Filing date: 2022-04-17
Publication date: 2023-12-15
Also published as: US11706723B2; US20220400449A1; EP4327458A1; WO2022260757A1; TWI827039B; TW202315334A; US20230337152A1

Abstract

무선 주파수(RF) 생성기가 RF 신호의 출력 레벨을 제어하기 위해 자동 레벨 제어(ALC) 회로를 통합하고, ALC 회로는 특히 펄스 변조 RF 신호들에 대한 빠른 ALC 루프 제어를 가능하게 하기 위한 동기화된 ADC 샘플링, 펄스 샘플 인덱싱, 게이트형 누적을 구현한다. 다른 실시예들에서, ALC 회로는 다중 레벨 RF 신호들에 대한 다중 레벨 제어를 구현한다. 이 방식으로, RF 생성기는 임의의 펄스 형태 또는 출력 레벨들을 갖는 RF 신호들에 대해 일정한 전력 레벨을 갖는 RF 신호를 생성하기 위해 ALC 회로를 사용한다. 다른 실시예들에서, 임피던스 정합 네트워크 내의 클록 생성 회로는, 부하 임피던스가 저항성만일 때 또는 RF 신호의 클록 신호가 주어진 위상 조건을 가질 때 RF 신호의 클록 신호에 슬레이브 클록을 동기화한다.

Description

자동 레벨 제어를 갖춘 무선 주파수 생성기

본 발명은 무선 주파수(radio frequency; RF) 생성기, 특히 RF 생성기 내의 자동 레벨 제어 회로에 관한 것이다.

RF 생성기 또는 RF 전력 공급기는 부하 디바이스에 RF 에너지를 공급하기 위해 사용되는 산업 장비이다. RF 생성기들은 통상적으로 실리콘 웨이퍼들을 제조하기 위해 플라즈마를 생성하기 위한 플라즈마 반도체 장비에서와 같이 반도체 산업에서 사용된다. 일반적인 플라즈마 툴은 RF 생성기, 임피던스 정합 시스템 및 플라즈마 챔버를 포함할 수 있다. 반도체 응용들에서, RF 생성기는 연속파(continuous wave; CW) 신호, 펄스 변조 신호, 램프 신호 또는 다중 레벨 RF 신호를 생성할 수 있다. 펄스 변조 RF 생성기가 부하에 RF 신호를 펄싱함으로써 RF 신호를 인가한다.

RF 생성기는 원하는 진폭 및 출력 주파수를 갖는 RF 신호를 생성한다. RF 생성기는 일반적으로 일부 형태의 진폭 레벨 제어를 구현한다. 특히, RF 생성기의 출력 레벨은, 생성기의 컴포넌트들의 온도 변화들, 전력 공급기의 드리프트(drift)들 또는 다른 이유들로 인해 변화할 수 있다. RF 생성기는 RF 출력 전력을 피드백 신호들에 기초하여 원하는 레벨로 유지하기 위한 진폭 레벨 제어 루프를 구현한다. 예를 들어, 원하는 출력 전력 레벨을 설정하기 위해 RF 출력이 샘플링되고 기준 레벨과 비교된다. 샘플링된 RF 출력과 기준 레벨 사이의 차이가 에러 신호를 구성한다. 피드백 루프의 동작은, 안정적인 출력 레벨을 실현하기 위해 에러 신호에 응답하여 RF 신호의 출력 레벨을 제어하기 위한 것이다.

본 발명의 다양한 실시예들이 다음의 상세한 설명 및 첨부한 도면들에 개시된다.
도 1은, 일부 예시들에서 RF 생성기가 이용되는 RF 시스템의 개략도이다.
도 2는 본 개시의 실시예들에서 자동 레벨 제어(automatic level control; ALC) 회로를 통합한 RF 생성기의 개략도이다.
도 3은 본 개시의 실시예들에서 다중 레벨 RF 신호에 대한 자동 레벨 제어(ALC) 회로를 통합한 RF 생성기의 개략도이다.
도 4는 일부 실시예들에서 RF 생성기의 ALC 회로에 구현된 클록 동기화 기법(clock synchronization scheme)을 예시한다.
도 5는 본 개시의 예시들에서의 펄스 변조 RF 신호 및 이의 디지털 샘플링을 예시한다.
도 6은 본 개시의 예시들에서의 펄스 변조 RF 신호 및 이의 디지털 샘플링을 예시한다.
도 7은 본 개시의 실시예들에서 자동 레벨 제어(ALC) 회로를 통합한 RF 생성기의 개략도이다.
도 8은 본 개시의 실시예들에서 다중 레벨 RF 신호에 대한 자동 레벨 제어(ALC) 회로를 통합한 RF 생성기의 개략도이다.
도 9는 본 개시의 예시들에서의 다중 레벨 펄스 변조 RF 신호 및 이의 디지털 샘플링을 예시한다.
도 10은 본 개시의 대안적인 실시예들에서 자동 레벨 제어(ALC) 회로를 통합한 RF 생성기의 개략도이다.
도 11은 본 개시의 실시예들에서 RF 생성기에 결합된 임피던스 정합 시스템 내의 클록 생성 회로를 예시한다.
도 12는 본 개시의 대안적인 실시예들에서 RF 생성기에 결합된 임피던스 정합 시스템 내의 클록 생성 회로를 예시한다.
도 13은 본 개시의 대안적인 실시예들에서 RF 생성기에 결합된 임피던스 정합 시스템 내의 클록 생성 회로를 예시한다.

본 개시의 실시예들에 따르면, 무선 주파수(RF) 생성기가 RF 신호의 출력 레벨을 제어하기 위해 자동 레벨 제어(ALC) 회로를 통합하고, ALC 회로는 특히 펄스 변조 RF 신호들에 대한 빠른 ALC 루프 제어를 가능하게 하기 위한 동기화된 ADC 샘플링, 펄스 샘플 인덱싱, 게이트형 누적을 구현한다. 다른 실시예들에서, ALC 회로는 다중 레벨 RF 신호들에 대한 다중 레벨 제어를 구현한다. 이 방식으로, RF 생성기는 임의의 펄스 형태 또는 출력 레벨들을 갖는 RF 신호들에 대해 일정한 전력 레벨을 갖는 RF 신호를 생성하기 위해 ALC 회로를 사용한다.

본 개시의 ALC 회로는 연속파(CW) RF 신호 또는 펄스 변조 RF 신호 또는 램프 RF 또는 다른 RF 신호 파형들을 생성하는 RF 생성기에 적용될 수 있다. 그러나, 본 개시의 ALC 회로는 바람직하게, 펄스 변조 RF 신호들, 특히 짧은 펄스 폭을 갖는 펄스 변조 RF 신호들에 적용될 수 있다. 일부 예시들에서, 본 개시의 ALC 회로는 오버샘플링을 요하지 않지만 대신 RF 주파수보다 낮은 주파수로의 RF 신호의 샘플링으로 구현될 수 있다.

본 개시의 다른 실시예들에서, 슬레이브 클록 신호를 RF 신호의 마스터 클록 신호와 동기화하기 위한 클록 생성 회로들이 개시된다. 일 실시예들에서, 임피던스 정합 네트워크 내의 클록 생성 회로는, 부하 임피던스가 저항성만일 때 슬레이브 클록을 RF 신호의 클록 신호와 동기화한다. 이 방식으로, 슬레이브 클록이 비저항성 부하 임피던스로 인한 위상 시프트 없이 RF 신호와 동기화될 수 있다. 다른 실시예들에서, 슬레이브 클록이 RF 신호의 마스터 클록과 동기화되고, 임피던스 정합 시스템이 동기화된 슬레이브 클록에 기초하여 샘플링 신호들을 생성한다.

도 1은, 일부 예시들에서 RF 생성기가 이용되는 RF 시스템의 개략도이다. 도 1을 참조하면, 부하(6)에 RF 신호를 공급하도록 RF 시스템(1)이 제공된다. 예를 들어, 부하(6)는 플라즈마 반도체 장비와 같은 반도체 장비일 수 있다. RF 신호는 가령 반도체 컴포넌트를 에칭하기 위한 플라즈마 툴에서 플라즈마를 생성하기 위해 인가될 수 있다. RF 시스템(1)은 미리결정된 RF 주파수를 갖는 RF 신호(3)를 생성하는 RF 생성기(2)를 포함한다. 일부 예시들에서, RF 신호(3)는 정현 파형과 같은 연속파, 램프 신호, 또는 펄스 파형일 수 있다. 다른 예시들에서, RF 신호가 버스트 신호(burst signal) 또는 펄스 변조 RF 신호일 수 있는데, 즉 RF 신호가 상이한 펄스 레이트 및/또는 상이한 듀티 비율을 갖는 RF 신호의 버스트들로 제공된다. RF 신호(3)는, RF 신호의 임피던스를 부하(6)의 원하는 임피던스와 정합하는 임피던스 정합 시스템(4)에 제공된다. 임피던스 정합 시스템(4)은, RF 신호의 임피던스를 부하(6)에 제공되는 임피던스 정합된 RF 신호(5)로 변환하기 위해, RF 신호, 가령 RF 신호의 위상, 진폭 및 다른 파라미터들을 수정한다.

RF 생성기(2)는 자신의 출력 단자에서 RF 신호를 측정하거나 샘플링함으로써 레벨 제어를 구현한다. RF 신호의 레벨 또는 진폭을 조정하기 위한 제어 루프를 형성하기 위해, 생성기 내의 전력 증폭기로부터의 순방향 RF 신호를 보통 포함하는 샘플링된 RF 신호들이 RF 생성기(2)에 피드백된다.

본 개시의 실시예들은 출력 RF 신호의 정확한 레벨 제어를 제공하기 위해 자동 레벨 제어(ALC) 회로를 통합한 RF 생성기를 설명한다.

도 2는 본 개시의 실시예들에서 자동 레벨 제어(ALC) 회로를 통합한 RF 생성기의 개략도이다. 도 2를 참조하면, RF 생성기(10)("RF 전력 공급기"로도 지칭됨)는 RF 회로(20) 및 자동 레벨 제어(ALC) 회로(50)를 포함한다. RF 회로(20)가 RF 신호 소스로부터 RF 신호를 생성하고, 보통 임피던스 정합 네트워크를 통해, 부하를 구동하기 위해 출력 단자(35)에 RF 신호를 제공한다. ALC 회로(50)는 제어된 진폭을 갖는 RF 출력 신호를 생성하도록 RF 회로를 제어한다. RF 생성기(10)는 RF 생성기의 기능을 지원하기 위한 도시되지 않은 다른 회로들 및 컴포넌트들을 포함할 수 있다. RF 생성기(10)의 다른 회로들 및 컴포넌트들은 논의를 단순화하기 위해 도 2에서 생략된다.

RF 회로(20)에서, 신호 생성기(22)가 미리결정된 RF 주파수의 RF 소스 신호를 RF 클록(CLK1)의 함수로서 생성한다. 일 예시에서, 발진기(22)가 원하는 RF 주파수로 고정 레벨 사인파인 RF 소스 신호를 생성한다. RF 소스 신호는 구동기(24)에 의해 증폭될 수 있다. 이어서 RF 소스 신호가 신호 변조기(26)에 의해 변조된다. 신호 변조기(26)는 펄스 변조 RF 신호를 생성하기 위해 RF 소스 신호를 게이팅하도록 결합될 수 있다. 신호 변조기(26)는 또한 RF 소스 신호의 신호 레벨, 신호 위상, 신호 진폭, 또는 이 파라미터들의 조합을 조정하도록 결합될 수 있다. 일 예시에서, 신호 변조기(26)는, DAC(80)에 의해 제공되는 아날로그 제어 신호의 입력 레벨에 기초하여 신호 변조기(26)의 출력에서 RF 신호를 변조하고 RF 신호의 진폭을 조정한다. 변조 RF 신호는 또한 구동기(28) 및 전력 증폭기(30)에 의해 증폭될 수 있다. 예를 들어, 전력 증폭기(30)는 신호 변조기(26)로부터 출력되는 RF 신호의 전력을 미리결정된 증폭률(amplification factor)만큼 증폭한다. 전력 증폭기(30)는 출력 RF 신호에 대한 원하는 신호 진폭을 실현하기 위해 RF 신호의 전력을 증폭한다. 이에 따라 생성된 RF 신호가 출력 단자(35)에 제공되고, 임피던스 정합 시스템을 통해, 부하에, RF 케이블과 같은 송신 라인 상의 부하에 송신될 수 있다.

특히, RF 신호가 방향성 결합기(directional coupler)들(32, 34)의 쌍을 통해 RF 회로(20)의 출력 단자(35)에 제공된다. 방향성 결합기들(32, 34)은, 출력 단자(35)에서 각자의 순방향 전력 및 반사된 전력을 감쇠시키고 추출하며, 샘플링된 신호들이 RF 생성기(10)의 출력 레벨을 모니터링하기 위해 사용된다. 환언하면, 각각의 방향성 결합기는 출력 전력(순방향 RF 신호 또는 반사된 RF 신호)의 작은 부분을 측정하고, 측정치들을 ALC 회로(50)로 전환시킨다.

ALC 회로(50)에서, 방향성 결합기(32)에 의해 출력된 순방향 RF 신호의 측정치들이 디지털 데이터 샘플들로 변환되도록 아날로그 대 디지털 변환기(analog-to-digital converter; ADC)(52)에 제공된다. 유사하게, 방향성 결합기(34)에 의해 출력된 반사된 RF 신호의 샘플들이 디지털 데이터 샘플들로 변환되도록 아날로그 대 디지털 변환기(ADC)(54)에 제공된다. ADC들(52, 54)은 클록 소스(56)에 의해 나타내어진 샘플링 클록(CLK2)에 기초하여 샘플링 주파수로 각자의 방향성 결합기로부터의 아날로그 샘플들을 디지털화한다. 일부 실시예들에서, 방향성 결합기(32)는 신호 증폭기 및 감쇠기를 통해 ADC(52)에 결합된다. 유사하게, 방향성 결합기(34)는 신호 증폭기 및 감쇠기를 통해 ADC(54)에 결합된다.

순방향 및 반사된 RF 신호들의 디지털 샘플들이 이어서 신호 프로세싱 경로(85)에 의해 프로세싱된다. 신호 프로세싱 경로(85)는, RF 신호의 측정된 신호 레벨값과 기준 신호 레벨[레벨(Ref)] 사이의 차이를 나타내는 에러 신호[노드(75)] 또는 벡터 에러 신호를 생성한다. 이 차이는 스칼라값 또는 벡터값(들)일 수 있다. 에러 신호[노드(75)]는 변조기 제어기(78)에 제공된다. 변조기 제어기(78)는 또한 펄스 및 레벨 제어 회로(82)로부터 펄스 변조 신호를 수신한다. 변조기 제어기(78)는 가령 램프 신호 또는 다중 레벨 펄스 변조 신호에 대한 펄스 및 레벨 제어 회로(82)로부터의 다른 파형 프로파일 데이터를 수신한다. 펄스 및 레벨 제어 회로(82)로부터의 펄스 변조 신호는, 가령 펄스 변조 또는 버스트 RF 신호를 생성하기 위해 RF 신호에 적용될 변조를 나타낸다. 변조기 제어기(78)는, 디지털 대 아날로그 변환기(80)에 의해 아날로그 형태로 변환되고 이어서 RF 소스 신호의 변조를 제어하기 위해 신호 변조기(26)에 제공되는 제어 신호를 생성하고, 또한 원하는 펄스 변조 및 원하는 신호 진폭을 갖는 RF 출력 신호를 생성하기 위해 RF 소스 신호의 레벨 또는 진폭 또는 위상을 수정하기 위해 에러 신호와 펄스 변조 신호를 조합한다. 이에 따라 구성되면, RF 생성기(10)에 피드백 루프가 형성되어 ALC 회로(50)가 RF 신호의 출력 전력 또는 출력 레벨을 연속적으로 모니터링하고 제어하는 것을 가능하게 한다. 일부 예시들에서, 신호 변조기(26)는 ALC 회로(50)에 의해 제공되는 제어 신호와 RF 소스 신호를 조합하는 증배기(multiplier)일 수 있다.

본 설명에서, 이에 따라 생성된 RF 신호는, 임의 파형 생성기(Arbitrary Wave Generator; AWG)로부터 생성된 신호와 같은, 정현 신호와 같은 연속파(CW) RF 신호, 또는 펄스 트레인(pulse train), 또는 램프 신호, 또는 다른 진폭 변조 RF 신호일 수 있다. 대안적으로, RF 신호는 펄스 변조 RF 신호일 수 있다. 예를 들어, 램프 RF 신호는 변조기 제어기(78)에 입력된 기준 레벨에 기초한 연속적으로 변화하는 출력 레벨을 포함한다. 다른 예시에서, 펄스 및 레벨 제어 회로(82)로부터의 레벨 제어 신호가 시간의 함수로서 RF 출력의 진폭을 변화시킬 수 있다. 본 설명에서, 펄스 변조 RF 신호는 펄스 RF 신호로도 지칭되고, 출력 단자에 RF 신호가 제공되는 온 주기(On period) 및 RF 신호가 제공되지 않는 오프 주기(Off period)를 갖는 주어진 RF 주파수의 RF 신호를 지칭한다. 즉, 주어진 RF 주파수의 RF 신호가 온 주기 동안에만 제공된다. 온 주기 및 오프 주기가 반복될 수 있고, 펄스 RF 신호는 RF 신호의 각각의 펄스에 대해 동일하거나 상이한 펄스 폭들을 가질 수 있다.

본 개시의 실시예들에서, ALC 회로(50)의 두드러진 특징은 동기화된 ADC 샘플링 클록의 사용이다. 더 구체적으로, ADC 샘플링 클록(CLK2)이 RF 클록(CLK1)과 동기화된다. 일 예시에서, ADC 샘플링 클록(CLK2) 및 RF 클록(CLK1) 둘 다가 마스터 클록(CLK0)으로 동기화되거나 고정(lock)될 수 있고, ADC 샘플링 주파수 및 RF 주파수가 마스터 클록으로부터 유도될 수 있다. 동기화된 ADC 샘플링 클록의 사용 때문에, 순방향/반사된 RF 신호를 정확하게 샘플링하는 데 더 적은 샘플링 포인트들이 필요된다. 본 개시의 실시예들에서, RF 주파수보다 낮은 ADC 샘플링 주파수가 사용될 수 있다. 동기화된 샘플링 클록을 사용함으로써, ADC들(52, 54)이 측정된 RF 신호를 각각의 펄스 주기 내의 동일한 위치에서 샘플링한다. 따라서, 레벨 정보가 중요한 RF 신호 펄스의 피크를 ADC들(52, 54)이 캡처하는 데 더 적은 포인트들이 요구된다. ALC 회로(50)는, 측정된 신호 레벨값을 획득하기 위해 많은 샘플들이 필요되지 않으므로 더 빠른 정착 시간(settling time)을 실현할 수 있다. 실제로, ALC 회로(50)는 많은 디지털 샘플들을 사용하지 않고 제어 신호를 결정할 수 있다. 일 예시에서, 한 RF 신호 주기 내의 디지털 샘플들만이 필요된다.

일부 실시예들에서, ADC들(52, 54)의 샘플링 주파수는, 중간 주파수(intermediate frequency; IF)가 샘플링 포인트들 중 하나에서 정렬되도록 선택된다. 일 예시에서, RF 주파수는 11 MHz이고 8.8 MHz의 샘플링 주파수가 사용된다. 결과로서, ADC로부터의 혼합된 중간 주파수(IF)가 2.2 MHz로 나타난다. 4 포인트 FFT의 사용으로, IF 신호들 중 하나가 2.2 MHz인 제1 FFT 결과로 나타난다. 따라서, 원하는 결과를 획득하는 데 매우 적은 샘플링 포인트가 필요된다. 다른 예시에서, RF 주파수는 110 MHz이고 80 MHz의 샘플링 주파수가 사용된다. 결과로서, ADC로부터의 혼합된 중간 주파수(IF)가 30 MHz로 나타난다. 8 포인트 FFT의 사용으로, IF 신호들 중 하나가 30 MHz인 제3 FFT 결과로 나타난다. 따라서, RF 관련 데이터가 항상 FFT 결과들 중 하나로 나타나, ADC 샘플링을 안정적이고 정확하게 한다. 이에 따라 구성되면, ALC 회로는 더 낮은 비용의 ADC를 사용하여 그리고 더 적은 메모리 요건으로 구현될 수 있다.

다른 실시예들에서, 샘플링 주파수는, 특히 RF 주파수가 낮을 때 RF 주파수보다 클 수 있다. 예를 들어, RF 신호 주파수가 1 MHz와 같이 낮을 때, ADC 샘플링 주파수가 1.6 MHz일 수 있다. 이 경우, IF 주파수가 400 KHz로 나타난다. 1.6 MHz ADC 샘플링 주파수에서 4 포인트 FFT를 적용함으로써, FFT 결과들 중 하나가 400 KHz이다. IF 신호가 주파수로 나타나고, 이는 공식: IFFreq = |N x RFsignal ± M x ADCsampling|을 충족시킨다. 이 구성은, 샘플링 주파수가 IF 주파수의 정수배(즉, 1, 2, 3, 4…)일 때 적용될 수 있다. 다른 실시예에서, 구성은 또한, ADC 샘플링이 RF 주파수의 2^N(또는 2의 거듭제곱)일 때 적용될 수 있다. 예를 들어, RF 주파수가 1 MHz이고 ADC 샘플링 주파수가 4 MHz이면, RF 신호(크기 및 위상 등)가 위에서 설명된 방식과 동일한 방식으로 4 포인트 FFT를 사용함으로써 샘플링될 수 있다. 따라서, 더 넓은 RF 입력 주파수를 갖는 하나의 ADC가 넓은 범위의 RF 주파수들을 커버하기 위해 사용될 수 있다. 즉, ADC 회로가 넓은 입력 RF 주파수 범위에 대해 적용될 수 있다.

동기화된 ADC 샘플링 클록의 사용으로, RF 신호의 각각의 디지털 샘플이 인덱싱되거나 라벨링될 수 있다. 또한, RF 신호 펄스 상에서 취해진 디지털 샘플의 위치를 나타내기 위해 인덱스가 사용될 수 있다. 본 개시의 실시예들에서, ALC 회로(50)는 ADC들(52, 54)에 의해 생성된 디지털 샘플들을 식별하는 샘플 인덱스에 기초하여 순방향/반사된 RF 신호들의 디지털화된 샘플들을 프로세싱한다. 일 예시에서, ADC 샘플링은 4 포인트 FFT(Fast Fourier Transform, 고속 푸리에 변환)를 사용하여 프로세싱되며, RF 신호의 주기 내에 취해진 각각의 변환에 대한 4개의 디지털 샘플들이 샘플 인덱스들("0, 1, 2, 3")에 의해 라벨링된다. 샘플 인덱스들은 또한 RF 신호의 주기 내에 취해진 디지털 샘플들의 위상 위치들을 나타낸다. 예를 들어, 샘플 인덱스(0)는 0° 위상 각도에서 취해진 디지털 샘플을 나타내고, 샘플 인덱스(1)는 90° 위상 각도에서 취해진 디지털 샘플을 나타내고, 샘플 인덱스(2)는 180° 위상 각도에서 취해진 디지털 샘플을 나타내며, 샘플 인덱스(3)는 270° 위상 각도에서 취해진 디지털 샘플을 나타낸다. 이에 따라 인덱싱된 ADC들(52 및 54)에 의해 취해진 디지털 샘플들로, 디지털 샘플들의 신호 프로세싱이 단순화되고 능률화될 수 있다. 본 개시의 실시예들에서, ALC 회로(50)는 ADC들(52, 54)에 의해 제공되는 각각의 디지털 샘플에 대한 샘플 인덱스값들을 생성하기 위한 인덱스 생성기(84)를 포함한다. 인덱스 생성기(84)는 펄스 및 레벨 제어 회로(82)로부터 RF 레벨 관련 데이터를 수신하고, 샘플 인덱스값들을 신호 프로세싱 경로(85)에 제공한다.

본 개시의 ALC 회로의 다른 두드러진 특징은, ADC 디지털화 단계가 4, 16, 또는 32와 같은 작은 수의 FFT 포인트들을 사용한다는 점이다. 작은 수의 FFT 포인트들의 사용을 가능하게 함으로써 그리고 동기화된 샘플링 클록을 사용함으로써, ALC 회로가 펄스 RF 신호에 더 짧은 펄스 폭을 지원할 수 있다. 디지털 샘플들이 샘플 인덱스에 기초하여 프로세싱될 수 있고 따라서 더 짧은 펄스 폭의 펄스 RF 신호가 여전히 정확하게 샘플링될 수 있다. 4096, 32768 또는 65536과 같은 큰 FFT가 사용될 때, 시스템은 더 많은 데이터 포인트들을 가질 때 더 많은 프로세싱 시간을 요한다. 이는 데이터 출력의 스루풋을 늦춘다. 시스템은 또한, 시스템이 짧은 펄스들을 놓치지 않도록 더 빠른 ADC를 요할 것이다. 예를 들어, 작은 수의 FFT 포인트들이 사용될 때, 인덱스들의 한 세트에 대한 디지털 샘플들을 캡처하기 위해 변환을 수행하는 데 짧은 시간만이 필요된다. 일 예시에서, 4 포인트 FFT가 사용되고 샘플링 시간은 1 μs이다. 인덱스들(0, 1, 2, 3)의 전체 세트에 대한 디지털 샘플들을 캡처하는 데 한 변환이 4 μs만을 요한다. 캡처된 디지털 샘플들이 이어서 정확한 위상 및 크기값들을 계산(compute)하는 데 사용될 수 있다. 그러나, ALC 회로가 65536 포인트 FFT와 같은 큰 FFT를 사용하면, ALC 회로는 전체 데이터 세트를 캡처하기 위해 한 변환을 수행하는 데 65.536 ms를 대기해야 한다. 대안적으로, 시스템은, 더 빠른 프로세서 및 더 큰 버퍼 메모리들을 요하는 더 빠른 ADC를 사용할 필요가 있다. 큰 FFT가 사용될 때, ALC 회로는 캡처된 디지털 샘플들의 서브세트만으로 느린 샘플링 ADC로부터 정확한 위상 및 크기값들을 계산할 수 없고, 전체 데이터 세트가 캡처되는 것을 대기해야 한다.

ALC 회로(50)의 신호 프로세싱 경로(85)가 이제 더 상세히 설명될 것이다. ADC들(52, 54)이 방향성 결합기들(32, 34)에 의해 측정된 순방향 및 반사된 RF 신호들을 디지털화한 후, 디지털화된 샘플들이 각자의 게이트형 누적 블록들(58a, 58b)에 제공된다. 게이트형 누적 블록들(58a, 58b)은, 신호 프로세싱 동작에 어느 디지털 샘플들이 사용될지를 결정한다. 특히, 게이트형 누적 블록들(58a, 58b)은, 신호 프로세싱을 위해 어느 디지털 샘플들이 통과될지 그리고 어느 디지털 샘플들이 차단될지를 결정한다. 환언하면, 게이트형 누적 블록들(58a, 58b)은 신호 프로세싱 동작에 전달될 특정 디지털 샘플들을 선택하기 위해 샘플 인덱스에 기초하여 유입 디지털 샘플들에 게이팅을 적용한다.

선택된 디지털 샘플들은 프로세싱될 각자의 디지털 필터들(60a, 60b)에 제공된다. 디지털 필터들(60a, 60b)은 측정된 순방향 및 반사된 RF 신호들의 신호 레벨 및 임피던스를 나타내는 프로세싱된 값들을 생성한다. 일부 실시예들에서, 디지털 필터들(60a, 60b)은 이산 푸리에 변환 필터들로서 구현된다. 본 실시예에서, 디지털 필터들(60a, 60b)은, 각각의 벡터값이 순방향 또는 반사된 RF 신호에 대한 디지털 샘플들에 의해 측정된 크기 및 위상을 나타내는 S 파라미터 관련 벡터값들["raw a1"(62a) 및 "raw b1"(62b)]을 생성한다. 더 구체적으로, S 파라미터 관련 벡터값들("raw a1" 및 "raw b1")은, RF 신호의 가능한 입력 출력 경로를 나타내는 산란 매트릭(scattering matric)의 계수들인 산란 파라미터들(또는 S 파라미터들)을 지칭한다. S 파라미터들은 크기부 및 위상부를 나타내는 실수부 및 허수부를 갖는 복소수들이다. 크기는 레벨 측정치를 제공하고 위상은 임피던스 측정치를 제공한다. 즉, 각각의 S 파라미터값이 RF 신호의 신호 레벨과 연관된 크기값 및 RT 신호에 의해 보여지는 임피던스와 연관된 위상값을 갖는다. 따라서, 값("raw ai")은 신호 라인 상으로 송신된 순방향 RF 신호로부터 계산된 S 파라미터값을 나타내고, 값("raw bi")은 반사된 RF 신호로부터 계산된 S 파라미터값을 나타낸다. 본 설명에서, 디지털 필터들(60a, 60b)은, 캘리브레이팅되지 않은 값들이기 때문에 값들("raw a1" 및 "raw b1")을 지칭하는 "raw" S 파라미터들을 생성한다.

프로세싱된 값들(raw a1 및 raw b1)은 샘플링된 RF 신호들에 대한 임피던스 및 레벨값들을 계산하도록 프로세서(72)에 제공된다. 프로세서(72)는 논리 회로로서 구현되거나, 프로세서에서 실행되는 펌웨어로서 구현될 수 있다. 프로세서(72)는 RF 신호에 대한 측정된 신호 레벨값을 생성한다. 대안적으로, 다른 실시예들에서, 프로세서(72)는 벡터 에러 데이터 또는 에러 데이터 매트릭스를 제공할 수 있다. 측정된 신호 레벨값은 측정된 신호 레벨값을 기준 신호 레벨(레벨 Ref)과 비교하도록 프로세서(74)에 제공된다. 프로세서(74)는 측정된 신호 레벨값과 기준 신호 레벨 사이의 차이를 나타내는 에러 신호[노드(75)]를 생성한다. 프로세서(74)는 논리 회로로서 구현되거나, 프로세서에서 실행되는 펌웨어로서 구현될 수 있다. 이에 따라 구성되면, 신호 프로세싱 경로(85)는 순방향 및 반사된 RF 신호들의 디지털 샘플들을 수신하고, 측정된 신호 레벨값과 기준 신호 레벨 사이의 차이를 나타내는 에러 신호를 생성한다. 에러 신호[노드(75)]는 RF 회로(20)에 의해 생성된 RF 신호의 레벨을 제어하기 위해 ALC 루프를 계산하도록 변조기 제어기(78)에 제공된다.

일부 실시예들에서, 게이트형 누적 블록(58)은, (온 주기 동안) RF 신호가 제공될 때에만 디지털 샘플들을 선택한다. RF 신호 오프 주기 동안 RF 신호가 제공되지 않을 때, 신호 프로세싱 경로(85)는 이전에 계산된 측정된 신호 레벨값들을 단순 출력할 수 있다. 디지털 샘플들을 온 주기에만 게이팅함으로써, 감소된 복합성 및 향상된 안정성을 갖는 ALC 루프가 구현될 수 있다.

도 2에 도시된 실시예에서, 신호 프로세싱 경로(85)는 각자의 순방향 RF 신호 및 반사된 RF 신호의 디지털 샘플들에 대한 분리된 게이트형 누적 블록들(58a, 58b)을 예시한다. 본 설명에서, 신호 프로세싱 경로는 종종, 순방향 및 반사된 RF 신호들 둘 다에 대한 디지털 샘플들을 프로세싱하기 위한 게이트형 누적 블록 및 디지털 필터의 단일 세트를 포함하는 것으로서 예시된다. 게이트형 누적 블록 및 디지털 필터가 대표적인 엘리먼트들일 뿐이며 하나 이상의 신호 소스로부터 디지털 샘플들을 프로세싱하기 위한 회로부를 나타내기 위해 본원에서 사용된다는 점이 이해된다. 도 2 및 후속 도면들은 예시적일 뿐이며 제한적으로 의도되는 것은 아니다.

일부 실시예들에서, RF 생성기는 다중 레벨 RF 신호를 생성한다. 즉, RF 신호가 2개 이상의 신호 레벨들을 가질 수 있다. 펄스 변조 RF 신호에 대해, RF 신호의 각각의 펄스 또는 각각의 버스트가 동일하거나 상이한 신호 레벨들을 가질 수 있다. 본 개시의 실시예들에서, ALC 회로는 다중 레벨 RF 신호에 대한 레벨 제어를 제공하도록 구성될 수 있다. 도 3은 본 개시의 실시예들에서 다중 레벨 RF 신호에 대한 자동 레벨 제어(ALC) 회로를 통합한 RF 생성기의 개략도이다. 도 2 및 도 3에서의 유사한 엘리먼트들에는 논의를 단순화하기 위해 유사한 참조 번호들이 주어진다. 도 3을 참조하면, RF 생성기(100)는 다중 레벨 RF 신호일 수 있는 출력 단자(35) 상의 RF 신호를 생성하는 RF 회로(20)를 포함한다. RF 생성기(100)는 RF 신호의 하나 이상의 레벨의 레벨 제어를 제공하기 위한 자동 레벨 제어(ALC) 회로(150)를 더 포함한다. ALC 회로(150)에서, 다중 신호 프로세싱 경로들(185-1 내지 185-N)이 RF 신호의 신호 레벨들(1 내지 N)을 프로세싱하도록 제공된다. 각각의 신호 프로세싱 경로(185)는 하나의 신호 레벨에서 순방향 및 반사된 RF 신호들의 디지털 샘플들을 프로세싱하기 위한 엘리먼트들을 포함한다. 예를 들어, 각각의 신호 프로세싱 경로(185)는, 게이트형 누적 블록, 디지털 필터, 및 디지털 샘플들로부터의 측정된 신호 레벨값을 계산하기 위한 그리고 측정된 신호 레벨값과 각자의 신호 레벨에 대한 기준 신호 레벨 사이의 차이를 나타내는 에러 신호를 계산하기 위한 하나 이상의 프로세서를 포함할 수 있다. 예를 들어, 제1 신호 레벨에 대한 순방향 및 반사된 RF 신호들의 디지털 샘플들을 프로세싱하도록 제1 신호 프로세싱 경로(185-1)가 배치된다. 제1 신호 프로세싱 경로(185-1)는 제1 신호 레벨에 대한 측정된 신호 레벨값과 제1 신호 레벨과 연관된 기준 신호 레벨(1) 사이의 차이를 나타내는 에러 신호(1)를 생성한다. ALC 회로(150)는 RF 신호의 신호 레벨들 각각에 대한 에러 신호들을 생성하기 위한 2개 이상의 신호 프로세싱 경로를 포함한다.

다중 레벨 RF 신호를 지원하기 위해, 인덱스 생성기(184)가 제1 인덱스를 디지털 샘플들에 대한 샘플 인덱스로서 그리고 제2 인덱스를 신호 레벨들을 식별하기 위한 레벨 인덱스로서 제공한다. 샘플 인덱스 및 레벨 인덱스는 프로세싱될 디지털 샘플들을 선택하도록 신호 프로세싱 경로 내의 게이트형 누적 블록에 제공된다.

신호 프로세싱 경로들(185-1 내지 185-N) 모두에 의해 생성된 에러 신호들은, ALC 회로(150)가 현재 제어하고 있는 신호 레벨에 대한 에러 신호들 중 하나를 선택하도록 동작하는 데이터 선택기(76)에 제공된다. 선택된 에러 신호는 이어서, DAC(80)에 의해 아날로그 형태로 변환되는 제어 신호를 생성하고, 제어된 증폭을 갖는 다중 레벨 RF 신호를 생성하기 위해 RF 소스 신호의 신호 레벨을 변조하도록 변조기 제어기(78)에 제공된다.

본 개시의 ALC 회로의 두드러진 특징은 동기화된 ADC 샘플링 클록의 사용이다. 도 4는 일부 실시예들에서 RF 생성기의 ALC 회로에 구현된 클록 동기화 기법을 예시한다. 도 4를 참조하면, 마스터 클록(90)이 주어진 클록 주파수를 갖는 클록 신호(CLK0)를 제공한다. 미리결정된 RF 주파수를 갖는 RF 소스 신호를 생성하기 위해 RF 회로(20) 내의 발진기(22)에 대한 클록 신호(CLK1)를 생성하는 데 주파수 제어기(92)가 사용된다. ADC들(52, 54)에 대한 샘플링 클록들로서의 사용을 위한 클록 신호(CLK2)를 생성하는 데 주파수 제어기(94)가 사용된다. 이 방식으로, 샘플링 클록(CLK2)이 RF 신호를 생성하는 데 사용되는 RF 클록(CLK1)에 동기화된다. 동기화된 ADC 샘플링 클록을 사용함으로써, ADC 회로(50)가 더 효율적인 샘플링 및 프로세싱을 위한 샘플 인덱스를 구현할 수 있다. 또한, 본 개시의 실시예들에서, 샘플링 주파수는 RF 주파수보다 낮은 주파수이다.

본 설명에서, 동기화된 ADC 샘플링 클록은, RF 소스 신호를 생성하는 데 사용되는 RF 클록에 동기화된 샘플링 클록을 지칭하는 한편 2개의 클록들이 상이한 클록 주파수들을 가질 수 있다. 환언하면, ADC 샘플링 클록이 RF 클록에 고정되는 한편 두 클록들이 자신의 각자의 주파수들로 실행된다. 일 실시예에서, 주파수 제어기들(92, 94)은 마스터 클록(CLK0)으로부터 샘플링 클록 및 RF 클록을 생성하는 위상 고정 루프로서 구현될 수 있다.

일부 실시예들에서, 마스터 클록(CLK0)은 또한, 외부 시스템들이 동일한 마스터 클록에 동기화되는 것을 가능하게 하기 위해, 도 1의 임피던스 정합 네트워크(4)와 같은 외부 시스템(96)과 공유될 수 있다.

도 5는 본 개시의 예시들에서의 펄스 변조 RF 신호 및 이의 디지털 샘플링을 예시한다. 도 5를 참조하면, RF 신호[커브(112)]는 미리결정된 RF 주파수로 RF 신호가 제공되는 때인 온 주기 및 RF 신호가 제공되지 않는 때인 오프 주기를 포함하는 펄스 변조 RF 신호이다. ADC는 펄스 변조 RF 신호를 디지털화하고, 샘플링 클록에 응답하여 디지털 샘플들을 생성한다[커브(114)에 의해 도시됨]. 샘플링 클록이 RF 클록에 동기화되기 때문에, 각각의 디지털 샘플이 인덱싱될 수 있고 RF 펄스에 관한 각각의 디지털 샘플의 위치가 알려진다.

본 예시에서, ADC 샘플링은, 각각의 샘플링 사이클에서 아날로그 신호를 측정하는 데 4개의 샘플들이 사용되는 4 포인트 FFT를 사용하고, 각각의 샘플이 동일한 양의 위상 시프트를 제공한다. 샘플 인덱스들(0, 1, 2 및 3)은 따라서 한 변환 내에 취해진 4개의 샘플들을 나타낸다. 일부 실시예들에서, 인덱스 생성기(84)(도 2)는 각각의 샘플링 펄스에 대한 샘플 인덱스(0, 1, 2 또는 3)를 생성한다. 인덱스 생성기(84)는 또한, 펄스 변조 RF 신호의 포락선(envelope)을 제공하는 펄스 변조 신호를 수신한다. 인덱스 생성기(84)는 따라서 각각의 샘플링 펄스를 펄스 변조 RF 신호의 온 또는 오프 주기와 연관시킬 수 있다. 이에 따라 구성되면, 게이트형 누적 블록이 온 주기 동안에만 RF 샘플들과 연관된 디지털 샘플들을 선택할 수 있다.

도 5에 도시된 실시예에서, 본 실시예에서, 게이트형 누적 블록은 RF 신호의 온 주기 내에 인덱스들(0-1-2-3)의 세트를 사용하여 디지털 샘플들을 선택하도록 구성된다. 따라서, 게이트형 누적 블록은, 커브(116)에 의해 예시된 바와 같이, RF 신호의 온 주기 내에, 인덱스들(0-1-2-3, 0-1-2-3 등)과 연관된 디지털 샘플들을 선택한다.

다른 실시예들에서, 게이트형 누적 블록은 다른 인덱스 순서 또는 다른 인덱스들의 세트들을 사용하여 디지털 샘플들을 선택하도록 구성될 수 있다. 도 6은 본 개시의 예시들에서의 펄스 변조 RF 신호 및 이의 디지털 샘플링을 예시한다. 도 6을 참조하면, 게이트형 누적 블록은, 커브(126)에 의해 예시된 바와 같이, 제1 및 제2 RF 신호 펄스들에 대한 RF 신호[커브(122)]의 온 주기 내의 인덱스들(2-3-0-1)의 세트를 사용하여 그리고 제3 RF 신호 펄스에 대한 인덱스들(3-0-1-2)[커브(124)]의 세트를 사용하여 디지털 샘플들을 선택하도록 구성된다. 인덱스 순서(2-3-0-1)를 사용할 때, (0부터) 2개의 인덱스 시프트들이 있고 신호 프로세싱 경로가 2개의 인덱스 시프트들에 대응하는 위상 오프셋값들을 추가한다. 인덱스 순서(3-0-1-2)를 사용할 때, (0부터) 3개의 인덱스 시프트들이 있고 신호 프로세싱 경로가 3개의 인덱스 시프트들에 대응하는 위상 오프셋값들을 추가한다.

더 구체적으로, 본 개시의 ALC 회로는 펄스 변조 RF 신호의 폭에 의존하여 사용할 디지털 샘플들의 세트를 결정할 수 있다. 온 주기의 RF 신호의 폭이 길면, ALC 회로는 0-1-2-3 또는 2-3-0-1과 같은 임의의 순서의 펄스 신호들을 선택할 수 있고 충분한 디지털 샘플들이 캡처될 수 있다. 그러나, 온 주기의 RF 신호의 폭이 짧으면, ALC 회로는 캡처되는 디지털 샘플들을 최대화하는 데 사용할 적합한 순서의 샘플 인덱스를 선택하는 유연성을 갖는다.

프로세싱을 위한 디지털 샘플들을 선택하기 위한 샘플 인덱스의 사용은 펄스 변조 RF 신호들에 대해 특히 유리하다. 이는, 펄스 변조 RF 신호가 온 주기와 오프 주기 사이의 전환 동안 오버슈트(overshoot) 및 언더슈트(undershoot)를 종종 포함하기 때문이다. 본 개시의 ALC 회로 내의 게이트형 누적 블록은, 단지 RF 신호가 턴온됨에 따라 초기 디지털 샘플들을 선택하지 않고 대신 RF 신호가 더 안정적일 때 디지털 샘플들을 선택하도록 대기하게 구성될 수 있다. 또한, 게이트형 누적 블록은, RF 신호가 턴오프되려고 할 때인 온 주기의 끝에서 디지털 샘플들을 선택하지 않도록 구성될 수 있다.

도 7은 본 개시의 실시예들에서 자동 레벨 제어(ALC) 회로를 통합한 RF 생성기의 개략도이다. 도 2 및 도 7에서의 유사한 엘리먼트들에는 논의를 단순화하기 위해 유사한 참조 번호들이 주어진다. 도 7을 참조하면, RF 생성기(200)는 RF 회로(20) 및 자동 레벨 제어(ALC) 회로(250)를 포함한다. ALC 회로(250)는, 순방향 및 반사된 RF 신호들의 측정들로부터 디지털 샘플들을 수신하고, ALC 루프 내의 변조기 제어기(78)에 대한 에러 신호[노드(75)]를 생성하도록 구성된 신호 프로세싱 경로(285)를 포함한다. 본 실시예에서, 신호 프로세싱 경로(285)는 샘플링된 순방향 및 반사된 RF 신호들 각각으로부터 디지털 샘플들을 선택하기 위한 게이트형 누적 블록(258)을 포함한다. 신호 프로세싱 경로(285)는 디지털 샘플들을 프로세싱하기 위한 신호 프로세서(263)를 더 포함한다. 본 예시에서, 신호 프로세서(263)는 디지털 샘플들로부터의 측정된 신호 레벨값을 계산하기 위한 프로세서 또는 논리 회로 및 디지털 필터를 포함한다. 측정된 신호 레벨값은 전력 레벨 제어를 위한 변조기 제어기(78)에 대한 에러 신호를 생성하는 데 사용된다.

또한, 본 실시예의 ALC 회로(250) 내의 신호 프로세싱 경로(285)는 펄스 변조 RF 신호의 오프 주기 동안 시뮬레이션 신호 레벨값을 생성하기 위한 시뮬레이션 감쇠 회로(286)를 더 포함한다. 특히, ADC들(52, 54)이 RF 신호를 샘플링하는 펄스 변조 RF 신호의 온 주기 동안, 신호 프로세서(263)는, 시뮬레이션 감쇠 회로(286)를 통과하고 에러 프로세서(74)에 제공되는 측정된 신호 레벨값을 생성한다. 그러나, 펄스 변조 RF 신호의 오프 주기 동안, ADC들(52, 54)은 샘플링하기 위한 임의의 RF 신호를 갖지 않고, 신호 프로세서(263)는 의미 있는 값을 갖는 출력을 생성하지 않을 수 있다. 이 경우, 에러 프로세서(74)가 바람직하지 않은 상태에 놓일 수 있어, 범위를 벗어난 에러 신호로 이끈다. RF 신호가 다시 온일 때, 에러 프로세서가 보정해야 할 큰 에러를 가질 수 있어, RF 신호에 대한 불안정적인 출력 전력 및 더 긴 정착 시간을 유발한다.

본 개시의 실시예들에서, 시뮬레이션 감쇠 블록(286)이 펄스 변조 RF 신호의 오프 주기 동안 RF 신호(또는 ALC 루프 내의 아날로그/RF 신호 경로의 전달 함수)를 추정하거나 시뮬레이션한다. 특히, 시뮬레이션 감쇠 블록(286)은 펄스 변조 RF 신호의 오프 주기 동안의 추정된 신호 레벨값을 생성하고, 에러 프로세서(74)가 범위를 크게 벗어나지 않지만 예상된 값에 더 가까운 에러 신호를 생성하도록, 에러 프로세서(74)에 추정된 신호 레벨값을 제공한다. 이 방식으로, 펄스 변조 RF 신호가 온 주기에 다음 진입할 때, ALC 루프는 RF 신호의 신호 레벨 또는 전력을 제어하는 데 요구되는 에러 신호에 빠르게 정착할 수 있다.

일 실시예에서, 시뮬레이션 감쇠 블록(286)은 추정된 신호 레벨값을 전력 증폭기에 대한 제어 신호의 미리측정된 전달 함수를 사용하여 생성한다. 즉, 추정된 신호 레벨값은 변조기 제어기에 의해 생성된 제어 신호와 전력 증폭기에서의 변화들 사이의 관계들을 서술한다. 시뮬레이션 감쇠 블록(286)은 이전 에러 신호 피드백을 수신하고, 전달 함수에 기초하여 펄스 RF 신호가 턴오프될 때 사용될 추정된 또는 시뮬레이션 신호 레벨값을 결정한다. 이 방식으로, ALC 루프는 샘플링되고 있는 RF 신호가 있는 것처럼 거동한다. RF 신호가 턴온될 때 에러 신호 및 ALC 루프가 큰 신호 스윙을 겪지 않도록 에러 신호가 예상된 값에 더 가깝게 설정될 수 있다. 일부 실시예들에서, 시뮬레이션 감쇠 블록(286)은 프로세서 내의 펌웨어로서 또는 논리 회로로서 구현될 수 있다.

이 방식으로, 펄스 변조 RF 신호가 RF 신호가 없는 오프 주기에 있을지라도, 신호 프로세싱 경로가 추정된 또는 시뮬레이션 신호 레벨값을 RF 회로에 대한 제어 신호를 생성하기 위해 ALC 루프에 적절한 에러 신호를 제공하기 위해 제공한다. 제어 루프는, 온 주기 동안 RF 신호가 다시 온되었을 때 큰 신호 스윙들 없이 효율적으로 동작할 수 있다.

도 8은 본 개시의 실시예들에서 다중 레벨 RF 신호에 대한 자동 레벨 제어(ALC) 회로를 통합한 RF 생성기의 개략도이다. 도 2, 도 3 및 도 8에서의 유사한 엘리먼트들에는 논의를 단순화하기 위해 유사한 참조 번호들이 주어진다. 특히, 도 8은 2개의 신호 레벨들을 갖는 다중 레벨 RF 신호에 대한 ALC 회로의 실시예를 예시한다. 도 8을 참조하면, RF 신호가 2개의 신호 레벨들 - 레벨(#0) 및 레벨(#1) - 을 갖는 경우, ALC 회로(350)가 2개의 신호 프로세싱 경로들을 포함한다: 레벨(#0) 경로(385-0) 및 레벨(#1) 경로(385-1). 각각의 신호 프로세싱 경로(385-0, 385-1)는 ADC들(52, 54)로부터 순방향 및 반사된 RF 신호의 디지털 샘플들을 수신한다. 각각의 신호 프로세싱 경로(385-0, 385-1)는 프로세싱을 위한 각자의 신호 레벨과 연관된 디지털 샘플들을 선택한다. 예를 들어, 인덱스 생성기(384)가 펄스 및 레벨 제어 회로(82)로부터 펄스 변조 신호를 수신하고, 샘플 인덱스 및 레벨 인덱스를 게이트형 누적 블록들(358-0 및 358-1)에 제공한다. 레벨 인덱스는, 각각의 신호 프로세싱 경로가 그에 따라 프로세싱할 수 있도록 디지털 샘플들이 신호 레벨(0) 또는 신호 레벨(1)에 속하는지 여부를 나타낸다.

각각의 신호 프로세싱 경로(385-0, 385-1)는 게이트형 누적 블록(328), 신호 프로세서(363), 시뮬레이션 감쇠 블록(386) 및 에러 프로세서(374)를 포함한다. 신호 프로세싱 경로(385-0)는 신호 레벨(#0)에 대한 측정되거나 추정된 신호 레벨값과 기준 신호 레벨 사이의 차이를 나타내는 에러 신호(ER0)를 생성한다. 신호 프로세싱 경로(385-1)는 신호 레벨(#1)에 대한 측정되거나 추정된 신호 레벨값과 기준 신호 레벨 사이의 차이를 나타내는 에러 신호(ER1)를 생성한다. 데이터 선택기(76)가 변조기 제어기(78)에 대한 에러 신호들(ER0 및 ER1) 중 하나를 선택한다. 데이터 선택기(76)는 인덱스 생성기(384)로부터 레벨 인덱스를 수신함으로써 적절한 에러 신호를 선택한다. 변조기 제어기(78)는 RF 소스 신호를 원하는 제어된 신호 레벨로 조정하기 위해 RF 회로에서 신호 변조기(26)를 제어하기 위한 제어 신호를 생성한다.

일부 응용들에서, ALC 회로는 하나의 신호 레벨에 대해서만 레벨 제어를 적용하도록 구성될 수 있다. 예를 들어, ALC 회로가 신호 레벨(#1)만을 제어하도록 구성될 수 있다. 이 경우, 데이터 선택기(76)가 에러 신호(ER1)만을 선택하도록 구성될 수 있고, ALC 회로가 신호 레벨(#1)을 갖는 RF 신호의 온 주기 동안에만 신호 레벨을 제어한다. 예를 들어, 펄스 변조 RF 신호가 긴 펄스 폭을 가지면, ALC 회로(250)가 신호 레벨들 둘 다를 레벨 제어하도록 구성될 수 있다. 그러나, 펄스 변조 RF 신호가 짧은 펄스 폭을 가지면, ALC 회로(250)가 더 빠른 응답을 보장하기 위해 신호 레벨들 중 하나만을 레벨 제어하도록 구성될 수 있다.

도 9는 본 개시의 예시들에서의 다중 레벨 펄스 변조 RF 신호 및 이의 디지털 샘플링을 예시한다. 도 9를 참조하면, 다중 레벨 RF 신호[커브(132)]는 미리결정된 RF 주파수로 RF 신호가 제공되는 때인 온 주기 및 RF 신호가 제공되지 않는 때인 오프 주기를 포함하는 펄스 변조 RF 신호이다. 또한, RF 신호는 제1 신호 레벨[레벨(#0)] 및 제2 신호 레벨[레벨(#1)]을 포함한다. 예를 들어, 제1 및 제3 펄스들이 레벨(#0)이고 제2 펄스가 레벨(#1)이다.

ADC는 펄스 변조 RF 신호를 디지털화하고, 샘플링 클록에 응답하여 디지털 샘플들을 생성한다[커브(134)에 의해 도시됨]. 본 예시에서, ADC 샘플링은, 각각의 샘플링 사이클에서 아날로그 신호를 측정하는 데 4개의 샘플들이 사용되는 4 포인트 FFT를 사용하고, 각각의 샘플이 동일한 양의 위상 시프트를 제공한다. 샘플 인덱스들(0, 1, 2 및 3)은 따라서 한 변환에 대해 취해진 4개의 샘플들을 나타낸다. 일부 실시예들에서, 인덱스 생성기(384)(도 8)는 각각의 샘플링 펄스에 대한 샘플 인덱스(0, 1, 2 또는 3)를 생성한다. 인덱스 생성기(384)는 RF 신호의 신호 레벨을 나타내기 위한 레벨 인덱스[커브(136)]를 또한 생성한다. 본 예시에서, 2개의 신호 레벨들을 나타내기 위해 레벨 인덱스에 대해 1 비트만이 필요된다.

인덱스 생성기(384)는 각각의 펄스에 대한 신호 레벨 뿐만 아니라 펄스 변조 RF 신호의 포락선을 제공하는 펄스 변조 신호를 수신한다. 인덱스 생성기(384)는 따라서 각각의 샘플링 펄스를 RF 신호의 신호 레벨 뿐만 아니라 펄스 변조 RF 신호의 온 또는 오프 주기와 연관시킬 수 있다. 이에 따라 구성되면, 게이트형 누적 블록이 온 주기 동안 그리고 특정 신호 레벨[레벨(#0) 또는 레벨(#0)]에 대해 RF 샘플들과 연관된 디지털 샘플들을 선택할 수 있다.

도 9에 도시된 실시예에서, 게이트형 누적 블록이 각각의 온 주기 동안 캡처되는 디지털 샘플들의 수를 최대화하는 인덱스 순서를 사용하여 디지털 샘플들을 선택하도록 구성된다. 본 예시에서, 게이트형 누적 블록은, 커브(138)에 의해 예시된 바와 같이, 제1 및 제2 RF 신호 펄스들에 대한 RF 신호의 온 주기 내의 인덱스 순서(2-3-0-1)를 사용하여 그리고 제3 RF 신호 펄스에 대한 인덱스 순서(3-0-1-2)[커브(134)]를 사용하여 디지털 샘플들을 선택하도록 구성된다. 도 9는, ALC 회로가 조절(regulate)해야 하는 RF 신호[커브(140)]에 대한 타겟 신호 레벨을 또한 예시한다.

위에서 설명된 실시예들에서, RF 생성기의 RF 회로는, RF 소스 신호를 생성하기 위한 발진기 및 원하는 RF 신호를 생성하기 위해 제어 신호에 응답하여 RF 소스 신호를 변조하기 위한 신호 변조기를 사용한다. 이 경우, 변조기 제어기에 의해 생성된 디지털 제어 신호를 신호 변조기를 구동하기 위한 아날로그 제어 신호로 변환하는 데 DAC가 사용된다. 본 개시의 대안적인 실시예들에서, RF 회로가 디지털 신호 생성기를 사용하여 구현될 수 있고, ALC 회로가 디지털 제어 신호들을 사용하여 RF 회로를 제어할 수 있다.

도 10은 본 개시의 대안적인 실시예들에서 자동 레벨 제어(ALC) 회로를 통합한 RF 생성기의 개략도이다. 도 10을 참조하면, RF 생성기(400)는 RF 회로(420) 및 자동 레벨 제어(ALC) 회로(50)를 포함한다. 본 실시예에서, 자동 레벨 제어 회로(50)는 도 2에서의 ALC 회로(50)와 동일한 방식으로 구현된다. 도 2 및 도 10에서의 유사한 엘리먼트들에는 유사한 참조 번호들이 주어지고 더 설명되지 않을 것이다. RF 회로(420)는 ALC 회로(50)의 변조기 제어기(78)로부터의 제어 신호에 응답하여 원하는 RF 신호를 생성하기 위한 직접 디지털 합성기(422)를 포함한다. 특히, 직접 디지털 합성기(422)는 변조 능력을 갖는 직접 디지털 합성기이고, 임의의 원하는 주파수 또는 진폭 또는 위상을 갖는 출력 신호를 내부 기준 주파수로부터 만들거나 생성할 수 있다. 본 개시의 실시예들에서, 직접 디지털 합성기(422)는 변조기 제어기(78)로부터의 제어 신호에 응답하여 원하는 신호 진폭 및 위상을 갖는 RF 신호를 생성하도록 구성된다. 직접 디지털 합성기(422)가 디지털 신호 입력에 응답하기 때문에, ALC 회로(50)가 변조기 제어기(78)로부터 제어 신호를 제공할 수 있고, 제어 신호의 디지털 대 아날로그 변환이 필요되지 않는다. 직접 디지털 합성기(422)는 변조기 제어기(78)로부터의 디지털 제어 신호에 응답하여 RF 신호를 생성하기 위한 내부 DAC를 포함한다.

또 다른 실시예들에서, RF 회로가 변조 능력을 갖는 위상 고정 루프(phase-locked loop; PLL) 신호 소스를 사용하여 구현될 수 있다. PLL 신호 소스는, 디지털 제어 신호에 응답하여 원하는 주파수, 진폭, 또는 위상을 갖는 RF 신호를 제공하도록 직접 디지털 합성기와 유사한 방식으로 동작할 수 있다. 다른 실시예들에서, RF 회로는 또한 디지털 대 아날로그 변환 능력을 갖는 프로세서 또는 FPGA를 사용하여 구현될 수 있다.

RF 시스템에서, RF 생성기 및 임피던스 정합 시스템은 2개의 독립적인 시스템들이고 보통 동기화되지 않는다. RF 생성기를 사용하여 RF 시스템을 구성하기 위해, 임피던스 정합 시스템이 RF 생성기에 의해 사용되고 있는 클록을 복구(recover)할 필요가 있다. 본 개시의 실시예들에서, RF 생성기로부터의 클록 신호를 복구하기 위한 임피던스 정합 시스템에서의 회로들 및 방법들이 설명된다.

도 11은 본 개시의 실시예들에서 RF 생성기에 결합된 임피던스 정합 시스템 내의 클록 생성 회로를 예시한다. 도 11을 참조하면, 임피던스 정합 시스템(504)이 RF 신호(35)를 수신하고 임피던스 정합된 RF 신호(564)를 부하(590)에 제공하도록 RF 시스템 내의 RF 생성기(502)에 결합된다. 임피던스 정합 시스템(504)은 임피던스 정합된 RF 신호(564)를 제공하는 입력 임피던스 센서(542), 임피던스 정합 네트워크(560) 및 출력 임피던스 센서(562)를 포함한다.

임피던스 정합 시스템(504) 및 RF 생성기(502)가 독립적인 시스템들이기 때문에, 임피던스 정합 시스템(504)이 RF 생성기(502)의 RF 신호[노드(35)]로부터 클록 신호를 복제(reproduce)할 필요가 있다. 예를 들어, 임피던스 정합 시스템(504)이 RF 생성기의 마스터 클록(90)(CLK0)에 동기화되는 것을 원할 수 있다. 대안적으로, 임피던스 정합 시스템(504)이 클록 소스(22)와 같은 RF 생성기(502) 내의 클록 체인에서의 다른 클록 신호들에 동기화될 수 있다.

실제로, RF 신호의 위상이 RF 생성기(502)에 의해서만 결정되면, 임피던스 정합 시스템(504)이 자신의 기준 클록(슬레이브 클록으로도 지칭됨)을 RF 신호에 고정할 수 있다. 그러나, RF 생성기(502)에 의해 생성되는 RF 신호의 위상이 정합 시스템의 설정 및 정합 시스템의 부하 둘 다에 응답하여 변화한다. 본 개시의 실시예들에 따르면, 임피던스 정합 시스템(504)의 입력 임피던스 센서(542)가 입력 노드에서 임피던스를 결정한다. 임피던스 정합 시스템(504)은, 입력 임피던스 센서(542)가 고정된 위상, 또는 미리결정된 위상 조건을 보고할 때 슬레이브 클록(550)을 고정하는 것을 시도한다. 이 경우, 슬레이브 클록(550)은, 임피던스 정합 시스템(504)이 동일한 위상 조건을 볼 때마다 RF 생성기(502)의 RF 신호에 고정될 것이다.

본 개시의 다른 실시예들에서, 임피던스 정합 시스템이 송신 라인 상에서 수신된 RF 신호로부터 RF 클록(마스터 클록)을 복구하는 것을 가능하게 하기 위해 임피던스 정합 시스템(504)에 클록 생성 회로가 제공된다. 클록 생성 회로는 RF 생성기(502)로부터 RF 신호를 수신하고, 또한 출력 임피던스 센서(562)로부터 부하 임피던스 정보를 수신한다. 특히, 클록 생성 회로는, 부하 임피던스가 저항성임을 출력 임피던스 센서(562)가 나타낼 때에만 RF 신호를 사용한다. 부하가 저항성일 때에만 임피던스 정합 시스템의 클록을 동기화함으로써, 위상 시프트가 임피던스 정합 시스템에서 발생하지 않고 이에 따라 생성되는 슬레이브 클록 신호가 높은 안정성을 갖는다.

일 실시예에서, 출력 임피던스 센서(562)는 부하 임피던스 정보를 획득하기 위해 임피던스 정합된 RF 신호(564)를 탭핑(tapping)하고 측정한다. 클록 생성 회로는, RF 생성기(502)로부터의 유입 RF 신호(35) 뿐만 아니라 부하 임피던스 정보를 수신하는 프로세서(544)를 포함한다. 클록 생성기(550)는 클록 신호(CLK3')[노드(557)]를 생성하도록 주파수 생성기(548)를 구동하는 슬레이브 클록 신호를 생성한다. 주파수 생성기(548)는 위상 고정 루프로서 구현될 수 있다. 최종적으로, 클록 생성 회로는 클록 신호(CLK3') 및 유입 RF 신호를 수신하고 두 신호들 간의 위상 차이를 측정하는 위상 주파수 검출기(546)를 포함한다. 위상 주파수 검출기(546)는, 프로세서(544)에 제공되는 클록 신호(CLK3)를 생성하기 위해 유입 RF 신호에 클록 신호(CLK3')의 위상을 정렬한다.

동작 시, 프로세서(544)는 특정 시간 주기 내에 펄스들의 수를 카운트하는 것을 유지한다. 프로세서(544)가 RF 신호의 클록 신호와 클록 신호(CLK3) 사이의 차이들을 비교하고 인식했을 때, 프로세서(544)는 임피던스 정합 시스템 내에서 슬레이브 클록(550)의 주파수 및/또는 위상을 조정한다. 예를 들어, 프로세서(544)가 프로세서(544)에서 DAC 출력을 조작(manipulate)할 수 있다.

본 개시의 실시예들에서, 클록 생성 회로는, 출력 임피던스 센서(562)에 의해 측정된 부하(590)의 부하 임피던스를 검사(examine)하고, 부하의 입력 임피던스가 저항성일 때를 검출한다. 부하의 입력 임피던스가 저항성일 때, 클록 생성 회로는 로컬로 생성된 클록(CLK3)과 RF 신호 사이의 위상 차이를 측정하고, 슬레이브 클록(550)에의 주파수 및 위상 조정 신호를 생성한다. 이 방식으로, 임피던스 정합 네트워크(504)의 슬레이브 클록(550)이 RF 클록과 동일한 위상에 동기화될 수 있다. 부하의 부하 임피던스가 저항성이 아닐 때, 즉 부하 임피던스가 용량성 또는 유도성이면, 클록 생성 회로는, 비저항성 부하 임피던스가 위상 변화들을 초래하므로 클록 신호를 동기화하지 않는다. 이 방식으로, 임피던스 정합 시스템에 대한 위상 동기화 로컬 클록 신호가 RF 신호로부터 생성된다.

일부 실시예들에서, 프로세서(544)는 부하 임피던스가 저항성 부하만일 때를 결정하고, 주파수 생성기(548)에 결합된 위상 동기화 신호를 트리거함으로써 주파수 및 위상 동기화를 개시한다. 주파수 생성기(548)는 위상 고정 루프일 수 있고 슬레이브 클록(550)으로부터 클록 신호를 수신한다. 주파수 생성기(548)는 위상 주파수 검출기(546)에 결합되어 로컬 클록(CLK3)을 생성한다. 위상 주파수 검출기(546)는 내부 클록(CLK3')과 RF 클록 신호로부터의 RF 클록 사이의 위상 차이를 측정한다. 주파수 및 위상 조정값들은, 클록 주파수 및 위상을 RF 신호에서의 RF 클록 신호와 정합되도록 조정하기 위해 슬레이브 클록(550)에 프로세서(544)에 의해 제공된다.

도 12는 본 개시의 대안적인 실시예들에서 RF 생성기에 결합된 임피던스 정합 시스템 내의 클록 생성 회로를 예시한다. 도 12를 참조하면, 임피던스 정합 시스템(604)이 RF 신호(35)를 수신하고 임피던스 정합된 RF 신호들(664a, 664b)을 부하(680)에 제공하도록 RF 시스템 내의 RF 생성기(602)에 결합된다. 임피던스 정합 시스템(604)은 임피던스 정합된 RF 신호(664)를 제공하는 입력 임피던스 센서(642), 임피던스 정합 네트워크(660) 및 출력 임피던스 센서(662)를 포함한다. 본 실시예에서, 임피던스 정합 시스템(604)은 각각 2개의 출력 RF 신호들(664a, 664b)을 제공하기 위한 2개의 출력 임피던스 센서(1 및 2)(662a, 662b)를 포함한다.

도 12의 RF 시스템에서, RF 생성기(602)의 마스터 클록 또는 기준 클록이 임피던스 정합 시스템(640)과 공유된다. 또한, RF 생성기(602)에서 생성된 샘플 인덱스가 임피던스 정합 시스템(640)과 또한 공유된다. 예를 들어, RF 생성기(602)의 마스터 클록(90)이 가령 마스터 클록(90)을 위상 고정 루프(646)에 결합함으로써 임피던스 정합 시스템(604)과 공유될 수 있다. 인덱스 생성기 프로세서(610)에 의해 생성된 샘플 인덱스가 정합 시스템 프로세서(670)에 제공된다. 동일한 클록 및 동일한 샘플 인덱스를 사용함으로써, 임피던스 정합 시스템(604)이 정합 시스템 내의 센서 데이터를 더 큰 효율로 프로세싱할 수 있다.

더 구체적으로, 위상 고정 루프(646)가 RF 생성기(602)에 의해 공유되고 있는 마스터 클록(90)에 응답하여 발진기(650)를 구동한다. 발진기(650)는, 본 실시예에서 입력 임피던스 센서(642) 및 2개의 출력 임피던스 센서들(662a, 662b)에 대한 샘플링 신호들을 생성하는 클록 생성기(644)에 출력 클록 신호를 제공한다. 동일한 클록 신호 및 동일한 샘플 인덱스로, 입력 임피던스 센서(642) 및 출력 임피던스 센서들(664a, 664b)이 RF 생성기(602)와 동일한 타이밍으로 실행될 수 있다. 실제로, 특정 양의 클록 딜레이가 있을 것이지만 딜레이가 보상될 수 있다.

일반적으로, 도 12의 클록 동기화 기법은, 2개의 독립적인 시스템들 사이에서 클록 신호 및 인덱스 데이터를 공유하고, 각각의 샘플에 대한 샘플 인덱스를 가지며, 공유되는 클록 및 공유되는 샘플 인덱스 데이터에 기초하여 신호 프로세싱을 실행함으로써 구현된다.

대안적인 실시예들에서, RF 생성기(602)와 임피던스 정합 시스템(604) 사이의 클록 동기화가 역으로 수행될 수 있다. 즉, 임피던스 정합 시스템에서의 기준 클록이 마스터 클록일 수 있고, RF 생성기가 임피던스 정합 시스템의 기준 클록에 동기화될 수 있다. 또한, 임피던스 정합 시스템의 프로세서가 샘플 인덱스를 생성하고 샘플 인덱스를 RF 생성기와 공유할 수 있다.

도 12의 임피던스 정합 시스템(604)에서, 입력 임피던스 센서 및 출력 임피던스 센서 둘 다에 대해 동일한 클록[슬레이브 클록(650)]이 사용된다. 따라서, 임피던스 정합 시스템의 입력 주파수 및 출력 주파수가 동일하다. 일부 경우들에서, 입력 및 출력 임피던스 센서들에 대해 상이한 클록 주파수들을 사용하여 임피던스 정합 시스템이 구현될 수 있다.

도 13은 본 개시의 대안적인 실시예들에서 RF 생성기에 결합된 임피던스 정합 시스템 내의 클록 생성 회로를 예시한다. 도 12 및 도 13에서의 유사한 엘리먼트들에는 유사한 참조 번호들이 주어지고 더 설명되지 않을 것이다. 도 13을 참조하면, 임피던스 정합 시스템(604)은 샘플링 신호(1)를 생성하기 위한 제1 클록 생성기(1)(644) 및 샘플 신호(2)를 생성하기 위한 제2 클록 생성기(2)(645)를 포함한다. 클록 생성기들(644 및 645) 둘 다는 슬레이브 클록(650)에 기초하여 샘플링 신호들을 생성한다. 일부 예시들에서, 클록 생성기들(644 및 645)이 상이한 주파수들을 갖는 샘플링 신호들을 생성한다. 임피던스 정합 시스템(604)은 시스템 내의 상이한 센서들에 대해 상이한 클록 주파수들을 적용할 수 있다. 예를 들어, 본 실시예에서, 샘플링 신호(1)가 입력 임피던스 센서(642)에 적용되고, 샘플링 신호(2)가 출력 임피던스 센서(662a, 662b) 중 하나 또는 둘 다에 적용된다.

일 예시에서, 임피던스 정합 네트워크(660)의 정합 파라미터들을 조정하기 위해 출력 임피던스 센서에서 RF 신호의 고조파 주파수(harmonics frequency)를 보는 것이 바람직할 수 있다. 이 경우, 출력 임피던스 센서들이 입력 임피던스 센서와는 상이한 주파수로부터의 결과들을 보는 것이 바람직하다.

도 12 및 도 13에 도시된 실시예들에서, 클록 신호 및 인덱스 데이터가 2개의 신호 라인들을 통해 공유된다. 일부 실시예들에서, 위상 변조 신호 및 인덱스 데이터 둘 다가 동일한 데이터 라인 상에서 공유된다.

이 상세한 설명에서, 본 발명의 다양한 실시예들 또는 예시들은, 프로세스; 장치; 시스템; 물질의 구성(composition of matter), 컴퓨터 판독가능 저장 매체 상에 구현된 컴퓨터 프로그램 제품; 및/또는 프로세서에 결합된 메모리 상에 저장되고/저장되거나 이에 의해 제공되는 명령어들을 실행하도록 구성된 하드웨어 프로세서 또는 프로세서 디바이스와 같은 프로세서; 및/또는 컴퓨터 판독가능 매체(예를 들어, 프로그램 명령어들이 광학, 전자, 또는 무선 통신 링크들을 통해 전송되는 컴퓨터 네트워크 또는 컴퓨터 판독가능 저장 매체) 상의 일련의 프로그램 명령어들을 포함한 다양한 방식들로 구현될 수 있다. 일반적으로, 개시된 프로세스들의 단계들의 순서는 본 발명의 범위 내에서 변경될 수 있다. 달리 언급되지 않는 한, 작업을 수행하도록 구성된 것으로서 설명된 프로세서 또는 메모리와 같은 컴포넌트들은, 주어진 시간에 작업을 수행하도록 일시적으로 구성된 일반 컴포넌트 또는 작업을 수행하도록 제조된 특정 컴포넌트로서 구현될 수 있다. 본원에서 사용되는 바와 같이, 용어 '프로세서'는 컴퓨터 프로그램 명령어들과 같은 데이터를 프로세싱하도록 구성된 하나 이상의 디바이스, 회로, 및/또는 프로세싱 코어를 지칭한다.

본 발명의 하나 이상의 실시예의 상세한 설명은 본 발명의 원리들을 예시하는 첨부 도면들과 함께 위에 제공된다. 본 발명이 그러한 실시예들과 관련하여 설명되지만, 본 발명이 임의의 실시예에 제한되는 것은 아니다. 본 발명의 범위 내의 다양한 수정들 및 변형들이 가능하다. 본 발명의 범위는 청구범위에 의해서만 제한되며, 본 발명은 다양한 대안들, 수정들 및 균등들을 아우른다. 본 발명의 철저한 이해를 제공하기 위해 다양한 특성 상세사항들이 설명에 제시된다. 이 상세사항들은 예시의 목적을 위해 제공되며 본 발명은 이 특성 상세사항들 중 일부 또는 모두 없이 청구범위에 따라 실시될 수 있다. 명확성의 목적을 위해, 본 발명과 관련된 기술 분야에 알려진 기술 재료(technical material)는, 본 발명이 불필요하게 모호해지지 않도록 상세히 설명되지 않았다. 본 발명은 첨부된 청구범위에 의해 정의된다.

Claims

무선 주파수 생성기(radio frequency generator)에 있어서,
제1 클록으로부터 유도되는 제1 주파수의 무선 주파수(radio frequency; RF) 신호를 제공하는 RF 소스, 및 출력 단자에서 펄스 RF 신호가 제공되는 온 주기(On period) 및 상기 펄스 RF 신호가 제공되지 않는 오프 주기(Off period)를 갖는 상기 펄스 RF 신호를 생성하는 신호 변조기를 포함하는 무선 주파수(RF) 회로; 및
상기 출력 단자에서의 상기 펄스 RF 신호를 샘플링하고, 상기 무선 주파수(RF) 회로에서 상기 RF 신호를 변조하도록 제어 신호를 생성하도록 구성된 자동 레벨 제어 회로
를 포함하고, 상기 자동 레벨 제어 회로는,
샘플링 주파수로 상기 출력 단자에서의 각자의 순방향 RF 신호 및 반사된 RF 신호를 샘플링하고, 각자의 순방향 RF 신호 및 반사된 RF 신호의 디지털 샘플들을 생성하도록 구성된 제1 아날로그 대 디지털 변환기(analog-to-digital converter) 및 제2 아날로그 대 디지털 변환기 - 상기 샘플링 주파수는 상기 제1 클록에 동기화된 샘플링 클록으로부터 유도되고 상기 RF 신호의 제1 주파수보다 작음 - ;
상기 순방향 RF 신호 및 상기 반사된 RF 신호의 각자의 디지털 샘플을 수신하고, 상기 디지털 샘플들을 식별하는 샘플 인덱스에 기초하여 디지털 샘플들을 선택하도록 구성된 게이트형 누적 회로;
상기 선택된 디지털 샘플들을 측정된 신호 레벨값을 생성하기 위해 프로세싱하도록 구성된 디지털 신호 프로세서;
상기 측정된 신호 레벨값을 기준 신호 레벨과 비교하여 그 차이를 나타내는 에러 신호를 생성하도록 구성된 에러 프로세서; 및
상기 에러 신호 및 펄스 변조 신호에 응답하여 상기 제어 신호를 생성하도록 구성된 변조기 제어기 - 상기 펄스 변조 신호는 상기 펄스 RF 신호의 온 주기 및 오프 주기를 나타내고, 상기 제어 신호는, 상기 펄스 RF 신호를 생성하고 상기 온 주기 동안 상기 펄스 RF 신호의 신호 레벨을 제어하기 위해 상기 RF 신호를 변조하도록 상기 무선 주파수(RF) 회로의 신호 변조기에 결합됨 - 를 포함하는 것인, 무선 주파수 생성기.
제1항에 있어서, 상기 샘플 인덱스는 상기 샘플링 주파수에 관련되고, 주어진 변환 내에 샘플링된 제1 수의 데이터 포인트들로서 상기 디지털 샘플들을 식별하는 것인, 무선 주파수 생성기.
제2항에 있어서, 상기 게이트형 누적 회로는, 상기 샘플 인덱스에 기초하여 상기 펄스 RF 신호의 온 주기 동안 상기 순방향 RF 신호 및 상기 반사된 RF 신호의 디지털 샘플들을 선택하는 것인, 무선 주파수 생성기.
제2항에 있어서, 상기 샘플 인덱스는, 주어진 변환 내에 샘플링된 4개의 데이터 포인트들로서 상기 디지털 샘플들을 식별하는 것인, 무선 주파수 생성기.
제1항에 있어서,
상기 제어 신호를 아날로그 신호로 변환하고, 상기 무선 주파수(RF) 회로의 신호 변조기를 제어하기 위해 상기 아날로그 신호를 결합하도록 구성된 디지털 대 아날로그 변환기를 더 포함하는, 무선 주파수 생성기.
제1항에 있어서, 상기 디지털 신호 프로세서는,
상기 선택된 디지털 샘플들을 프로세싱하고, 상기 순방향 RF 신호와 연관된 제1 파라미터값 및 상기 반사된 RF 신호와 연관된 제2 파라미터값을 생성하도록 구성된 디지털 필터 - 상기 제1 파라미터값 및 상기 제2 파라미터값 각각은 상기 선택된 디지털 샘플들에 의해 측정된 각자의 순방향 RF 신호 또는 반사된 RF 신호의 레벨값 및 위상값을 나타냄 - ; 및
상기 제1 파라미터값 및 상기 제2 파라미터값을 상기 측정된 신호 레벨값을 생성하기 위해 프로세싱하도록 구성된 임피던스 및 레벨 프로세서를 포함하는 것인, 무선 주파수 생성기.
제1항에 있어서,
추정된 신호 레벨값을 생성하고, 상기 게이트형 누적 회로에 의해 상기 펄스 RF 신호의 디지털 샘플이 선택되지 않는 상기 오프 주기 동안 상기 에러 프로세서에 상기 추정된 신호 레벨값을 제공하도록 구성된 시뮬레이션 감쇠 프로세서 - 상기 추정된 신호 레벨값은 상기 측정된 신호 레벨로서 상기 에러 프로세서에 제공됨 - 를 더 포함하고,
상기 시뮬레이션 감쇠 프로세서는 상기 에러 신호 및 상기 무선 주파수(RF) 회로의 파라미터들에 기초하여 상기 추정된 신호 레벨값을 생성하는 것인, 무선 주파수 생성기.
제1항에 있어서, 상기 펄스 RF 신호는, 제1 온 주기 동안의 제1 신호 레벨 및 제2 온 주기 동안의 제2 신호 레벨을 갖는 다중 레벨 펄스 RF 신호를 포함하고, 상기 제1 신호 레벨은 상기 제2 신호 레벨과 상이한 것인, 무선 주파수 생성기.
제8항에 있어서, 상기 샘플 인덱스는, 상기 제1 수의 데이터 포인트들로서 상기 디지털 샘플들을 식별하는 제1 샘플 인덱스 및 상기 펄스 RF 신호의 신호 레벨을 식별하는 제2 샘플 인덱스를 포함하고, 상기 제2 샘플 인덱스는 상기 제1 신호 레벨을 나타내는 제1 논리값 및 상기 제2 신호 레벨을 나타내는 제2 논리값을 갖는 것인, 무선 주파수 생성기.
제9항에 있어서, 상기 자동 레벨 제어 회로는,
상기 제2 샘플 인덱스에 의해 식별된 상기 제1 신호 레벨을 갖는 디지털 샘플들을 프로세싱하기 위한 제1 신호 프로세싱 경로;
상기 제2 샘플 인덱스에 의해 식별된 상기 제2 신호 레벨을 갖는 디지털 샘플들을 프로세싱하기 위한 제2 신호 프로세싱 경로 - 상기 제1 신호 프로세싱 경로 및 상기 제2 신호 프로세싱 경로 각각은 상기 게이트형 누적 회로, 상기 디지털 신호 프로세서 및 상기 에러 프로세서를 포함하고, 상기 제1 신호 프로세싱 경로는 상기 제1 신호 레벨과 제1 기준 신호 레벨 사이의 차이를 나타내는 제1 에러 신호를 생성하며, 상기 제2 신호 프로세싱 경로는 상기 제2 신호 레벨과 제2 기준 신호 레벨 사이의 차이를 나타내는 제2 에러 신호를 생성함 - ; 및
상기 제1 에러 신호 및 상기 제2 에러 신호 중 하나를 선택하고 상기 선택된 에러 신호를 상기 변조기 제어기에 제공하도록 구성된 데이터 선택기 - 상기 변조기 제어기는, 상기 선택된 에러 신호와 연관된 신호 레벨을 갖는 상기 펄스 RF 신호의 온 주기 동안 상기 펄스 RF 신호의 신호 레벨을 제어하기 위해, 상기 선택된 에러 신호에 응답하여 상기 제어 신호를 생성함 - 를 더 포함하는 것인, 무선 주파수 생성기.
제10항에 있어서, 상기 제1 신호 프로세싱 경로 및 상기 제2 신호 프로세싱 경로 각각은,
추정된 신호 레벨값을 생성하고, 상기 게이트형 누적 회로에 의해 상기 펄스 RF 신호의 디지털 샘플이 선택되지 않는 상기 오프 주기 동안 각각의 신호 프로세싱 경로에서 상기 에러 프로세서에 상기 추정된 신호 레벨값을 제공하도록 구성된 시뮬레이션 감쇠 프로세서 - 상기 추정된 신호 레벨값은 상기 측정된 신호 레벨로서 상기 에러 프로세서에 제공되고, 상기 시뮬레이션 감쇠 프로세서는 각자의 에러 신호 및 상기 무선 주파수(RF) 회로의 파라미터들에 기초하여 상기 추정된 신호 레벨값을 생성함 - 를 더 포함하는 것인, 무선 주파수 생성기.
제1항에 있어서,
상기 펄스 변조 신호 및 상기 샘플링 주파수에 응답하여 상기 샘플 인덱스를 생성하도록 구성된 인덱스 생성기를 더 포함하는, 무선 주파수 생성기.
제1항에 있어서,
각자의 순방향 RF 신호 및 반사된 RF 신호를 샘플링하고, 상기 샘플링된 RF 신호를 각자의 제1 아날로그 대 디지털 변환기 및 제2 아날로그 대 디지털 변환기에 제공하도록 상기 출력 단자에 결합된 제1 방향성 결합기(directional coupler) 및 제2 방향성 결합기를 더 포함하는, 무선 주파수 생성기.
무선 주파수(RF) 신호의 신호 레벨을 제어하는 방법에 있어서,
제1 클록으로부터 유도되는 제1 주파수의 상기 RF 신호를 생성하는 단계;
상기 RF 신호가 제공되는 온 주기 및 상기 RF 신호가 제공되지 않는 오프 주기를 갖는 펄스 RF 신호를 생성하는 단계;
상기 펄스 RF 신호에 관한 순방향 RF 신호 및 반사된 RF 신호를, 상기 순방향 RF 신호 및 상기 반사된 RF 신호의 디지털 샘플들을 생성하기 위해 샘플링 주파수로 샘플링하는 단계 - 상기 샘플링 주파수는 상기 제1 클록 신호에 동기화되고 상기 RF 신호의 제1 주파수보다 작음 - ;
상기 디지털 샘플들을 식별하는 샘플 인덱스에 기초하여 상기 순방향 RF 신호 및 상기 반사된 RF 신호의 디지털 샘플들을 선택하는 단계;
선택된 디지털 샘플들을 측정된 신호 레벨값을 생성하기 위해 프로세싱하는 단계;
상기 측정된 신호 레벨값과 기준 신호 레벨 사이의 차이를 나타내는 에러 신호를 결정하는 단계;
상기 에러 신호 및 펄스 변조 신호에 응답하여 제어 신호를 생성하는 단계 - 상기 펄스 변조 신호는 상기 펄스 RF 신호의 온 주기 및 오프 주기를 나타냄 - ; 및
상기 펄스 RF 신호를 생성하고, 상기 온 주기 동안 상기 펄스 RF 신호의 신호 레벨을 제어하기 위해 상기 RF 신호를 변조하도록 상기 제어 신호를 인가하는 단계
를 포함하는, 무선 주파수(RF) 신호의 신호 레벨을 제어하는 방법.
제14항에 있어서, 상기 샘플 인덱스는 상기 샘플링 주파수에 관련되고, 주어진 변환 내에 샘플링된 제1 수의 데이터 포인트들로서 상기 디지털 샘플들을 식별하는 것인, 방법.
제14항에 있어서, 상기 디지털 샘플들을 식별하는 샘플 인덱스에 기초하여 상기 순방향 RF 신호 및 상기 반사된 RF 신호의 디지털 샘플들을 선택하는 단계는,
상기 샘플 인덱스에 기초하여 상기 펄스 RF 신호의 온 주기 동안 상기 순방향 RF 신호 및 상기 반사된 RF 신호의 디지털 샘플들을 선택하는 단계를 포함하는 것인, 방법.
제14항에 있어서,
추정된 신호 레벨값을 생성하고 상기 추정된 신호 레벨값을 상기 에러 신호를 결정하기 위한 상기 측정된 신호 레벨값으로서 제공하는 단계 - 상기 추정된 신호 레벨값은 상기 에러 신호 및 상기 RF 신호를 생성하는 단계와 연관된 파라미터들에 기초함 - 를 더 포함하는, 방법.
제14항에 있어서, 상기 펄스 RF 신호는 제1 온 주기 동안의 제1 신호 레벨 및 제2 온 주기 동안의 제2 신호 레벨을 갖는 다중 레벨 펄스 RF 신호를 포함하고, 상기 제1 신호 레벨은 상기 제2 신호 레벨과 상이하며; 상기 샘플 인덱스는 제1 수의 데이터 포인트들로서 상기 디지털 샘플들을 식별하는 제1 샘플 인덱스 및 상기 펄스 RF 신호의 신호 레벨을 식별하는 제2 샘플 인덱스를 포함하고, 상기 제2 샘플 인덱스는 상기 제1 신호 레벨을 나타내는 제1 논리값 및 상기 제2 신호 레벨을 나타내는 제2 논리값을 갖는 것인, 방법.
제18항에 있어서,
상기 제2 샘플 인덱스에 의해 식별된 상기 제1 신호 레벨을 갖는 디지털 샘플들을 프로세싱하는 단계;
상기 제1 신호 레벨과 제1 기준 신호 레벨 사이의 차이를 나타내는 제1 에러 신호를 생성하는 단계;
상기 제2 샘플 인덱스에 의해 식별된 상기 제2 신호 레벨을 갖는 디지털 샘플들을 프로세싱하는 단계;
상기 제2 신호 레벨과 제2 기준 신호 레벨 사이의 차이를 나타내는 제2 에러 신호를 생성하는 단계;
상기 제어 신호를 생성하기 위해 상기 에러 신호로서 상기 제1 에러 신호 및 상기 제2 에러 신호 중 하나를 선택하는 단계; 및
상기 선택된 에러 신호와 연관된 신호 레벨을 갖는 상기 펄스 RF 신호의 온 주기 동안 상기 펄스 RF 신호의 신호 레벨을 제어하기 위해, 상기 선택된 에러 신호에 응답하여 상기 제어 신호를 생성하는 단계
를 더 포함하는, 방법.
제14항에 있어서,
상기 펄스 변조 신호 및 상기 샘플링 주파수에 응답하여 상기 샘플 인덱스를 생성하는 단계를 더 포함하는, 방법
제1 클록으로부터 유도되는 제1 주파수의 무선 주파수(RF) 신호에 동기화된 로컬 클록을 생성하기 위한 클록 생성 회로에 있어서,
상기 RF 신호가 인가되는 부하와 연관된 부하 임피던스값을 측정하도록 구성된 임피던스 측정 회로;
상기 RF 신호 및 상기 로컬 클록을 수신하고, 상기 부하 임피던스값을 나타내는 신호를 수신하는 프로세서 - 상기 프로세서는 상기 부하 임피던스값에 응답하여 위상 동기화 신호를 생성하고, 또한 주파수 및 위상 조정 신호를 생성함 - ;
상기 주파수 및 위상 조정 신호에 응답하여 슬레이브 클록을 생성하는 발진기;
상기 슬레이브 클록을 수신하고, 상기 슬레이브 클록 및 상기 위상 동기화 신호에 응답하여 제2 클록을 생성하는 주파수 생성기; 및
상기 RF 신호와 상기 제2 클록 사이의 위상 차이를 측정하고, 상기 위상 차이에 응답하여 상기 로컬 클록을 생성하는 위상 주파수 검출기
를 포함하고,
상기 프로세서는, 상기 부하 임피던스값이 저항성 부하를 나타내는 때인 시간 주기를 결정하고, 상기 로컬 클록을 상기 RF 신호의 제1 클록에 동기화하기 위해 상기 위상 동기화 신호를 생성하도록 구성되는 것인, 제1 클록으로부터 유도되는 제1 주파수의 무선 주파수(RF) 신호에 동기화된 로컬 클록을 생성하기 위한 클록 생성 회로.
제21항에 있어서, 상기 프로세서는, 상기 부하 임피던스값을 나타내는 상기 신호가 용량성 또는 유도성 부하를 나타내는 때인 시간 주기 동안 상기 로컬 클록의 동기화를 디스에이블하도록 구성되는 것인, 클록 생성 회로.
제21항에 있어서, 상기 주파수 생성기는 위상 고정 루프(phase-locked loop)를 포함하는 것인, 클록 생성 회로.