KR20200123259A - 대응하는 로크-인 (lock-in) 증폭기들을 갖는 RF 센서들을 포함하는, 기판 프로세싱 장치를 위한 RF 계측 시스템 - Google Patents
대응하는 로크-인 (lock-in) 증폭기들을 갖는 RF 센서들을 포함하는, 기판 프로세싱 장치를 위한 RF 계측 시스템 Download PDFInfo
- Publication number
- KR20200123259A KR20200123259A KR1020207029489A KR20207029489A KR20200123259A KR 20200123259 A KR20200123259 A KR 20200123259A KR 1020207029489 A KR1020207029489 A KR 1020207029489A KR 20207029489 A KR20207029489 A KR 20207029489A KR 20200123259 A KR20200123259 A KR 20200123259A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- radio frequency
- frequency signal
- local oscillator
- generator
- Prior art date
Links
- 238000012545 processing Methods 0.000 title claims abstract description 126
- 239000000758 substrate Substances 0.000 title claims abstract description 82
- 238000000034 method Methods 0.000 claims description 39
- 230000010363 phase shift Effects 0.000 claims description 7
- 230000011664 signaling Effects 0.000 claims description 3
- 238000001914 filtration Methods 0.000 abstract description 2
- 239000000872 buffer Substances 0.000 description 29
- 238000001514 detection method Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 19
- 239000007789 gas Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000005259 measurement Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 238000009616 inductively coupled plasma Methods 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 7
- 230000004044 response Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 101100381996 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BRO1 gene Proteins 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 208000037820 vascular cognitive impairment Diseases 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000035559 beat frequency Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 1
- -1 oxides Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000010845 search algorithm Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/44—Transmit/receive switching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32917—Plasma diagnostics
- H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32174—Circuits specially adapted for controlling the RF discharge
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0244—Stepped control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/306—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in junction-FET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
- H04B1/0067—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with one or more circuit blocks in common for different bands
- H04B1/0075—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with one or more circuit blocks in common for different bands using different intermediate frequencied for the different bands
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/1018—Means associated with receiver for limiting or suppressing noise or interference noise filters connected between the power supply and the receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/481—A resistor being used as sensor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Plasma & Fusion (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
Abstract
RF 제어 회로가 제공되고, 제어기, 분할기, 및 RF 센서를 포함한다. 제어기는 기준 LO 신호의 주파수인, RF를 선택한다. 분할기는 기판 프로세싱 챔버에서 검출된 제 1 RF 신호를 수신하고, 제 2 RF 신호를 출력한다. 제 1 RF 신호는 RF 생성기에 의해 생성되고, 기판 프로세싱 챔버에 공급된다. RF 센서는 제 2 RF 신호를 수신하는 RF 경로; 기준 LO 신호를 수신하는 LO 경로; 제 2 RF 신호 및 기준 LO 신호에 기반하여 IF 신호를 생성하는 제 1 믹서; 및 IF 신호를 필터링하는 필터를 포함하는, 로크-인 증폭기를 포함한다. 제어기는 필터링된 IF 신호에 기반하여 제어 신호를 생성하고, 제 1 RF 신호를 조정하기 위해 RF 생성기에 제어 신호를 송신한다.
Description
관련된 출원들에 대한 교차 참조
본 출원은 미국 특허 번호 제 9,805,919 호와 관련된, 2018년 3월 15일에 출원된 미국 실용신안 출원 번호 제 15/922,172 호의 우선권을 주장한다. 상기 참조된 출원 및 특허의 전체 개시들이 참조로서 본 명세서에 인용된다.
본 개시는 무선 주파수 검출기들에 관련된 것이다.
본 명세서에 제공된 배경기술 기술 (description) 은 본 개시의 맥락을 일반적으로 제시하기 위한 목적이다. 이 배경기술 섹션에 기술된 정도의 본 명세서에 명명된 발명자들의 업적, 뿐만 아니라 출원 시 종래 기술로서 달리 인증되지 않을 수도 있는 본 기술의 양태들은 본 개시에 대한 종래 기술로서 명시적으로나 암시적으로 인정되지 않는다.
이온화된 가스, 또는 플라즈마가 반도체 디바이스들의 프로세싱 및 제조 동안 일반적으로 사용된다. 예를 들어, 플라즈마는 반도체 웨이퍼와 같은 기판으로부터 재료를 에칭 또는 제거하기 위해, 그리고 기판 상에 재료를 스퍼터링 (sputter) 또는 증착하기 위해 사용될 수 있다. 제작 또는 제조 프로세스들에 사용하기 위한 플라즈마를 생성하는 것은 통상적으로 프로세싱 챔버 내에 프로세스 가스들을 도입함으로써 시작된다. 기판은 프로세싱 챔버 내에서 정전 척 또는 페데스탈과 같은 기판 지지부 상에 배치된다.
프로세싱 챔버는 TCP (Transformer Coupled Plasma) 코일을 포함할 수도 있다. 전력 공급부에 의해 공급된 무선 주파수 (Radio Frequency; RF) 신호가, TCP 코일에 공급된다. 세라믹과 같은 재료로 구성된 유전체 윈도우가 프로세싱 챔버의 상부 표면에 통합된다. 유전체 윈도우는 TCP 코일로부터의 RF 신호로 하여금 프로세싱 챔버의 내부로 송신되게 한다. RF 신호는 플라즈마를 생성하기 위해 프로세싱 챔버 내에서 가스 분자들을 여기시킨다 (excite).
바이어스 RF 전력 소스가 기판 지지부에 바이어싱 RF 신호를 공급한다. 바이어싱 RF 신호는 대전된 입자들이 기판에 부딪치는 에너지를 상승시키기 위해 직류 (Direct Current; DC) 바이어스 및/또는 DC 시스 (sheath) 전위를 상승시키도록 사용될 수 있다. 바이어싱 RF 신호의 변동들은 기판에서 프로세스 특성들에 영향을 미치는 DC 바이어스 및/또는 DC 시스의 대응하는 변동들을 생성한다.
픽업 디바이스가 기판 지지부에 부착될 수도 있고, 기판 지지부에서 RF 입력 신호를 검출하기 위해 사용된다. RF 검출기가 픽업 디바이스에 연결되고, RF 입력 신호를 검출한다. 바이어싱 RF 신호는 예를 들어, 기판에서 DC 바이어스 및/또는 DC 시스 전위의 변동들을 최소화하기 위해 검출된 RF 입력 신호에 기반하여 조정될 수도 있다.
RF 제어 회로가 제공되고, 제어기, 분할기, 및 제 1 RF 센서를 포함한다. 제어기는 기준 주파수를 선택하도록 구성된다. 기준 주파수는 제 1 국부 오실레이터 (Local Oscillator; LO) 신호의 주파수이다. 분할기는 기판 프로세싱 챔버에서 검출된 제 1 RF 신호를 수신하도록, 그리고 제 2 RF 신호를 출력하기 위해 제 1 RF 신호를 분할하도록 구성된다. 제 1 RF 신호는 제 1 RF 생성기에 의해 생성되고, 기판 프로세싱 챔버에 공급된다. 제 1 RF 센서는 로크-인 (lock-in) 증폭기를 포함한다. 로크-인 증폭기는: 제 2 RF 신호를 수신하도록 구성된 RF 경로; 제 1 RF 생성기 또는 제어기에 의해 생성된 제 1 기준 LO 신호를 수신하도록 구성된 LO 경로; 제 2 RF 신호 및 제 1 기준 LO 신호에 기반하여 중간 주파수 (Intermediate Frequency; IF) 신호를 생성하도록 구성된 제 1 믹서; 및 제 1 IF 신호를 필터링하도록 구성된 필터를 포함한다. 제어기는 필터링된 제 1 IF 신호에 기반하여 제어 신호를 생성하도록, 그리고 제 1 RF 신호를 조정하기 위해 제 1 RF 생성기에 제어 신호를 전송하도록 구성된다.
다른 특징들에서, 사인-구형파 (sine-to-square wave) 변환기가 포함되고, 제 2 RF 신호의 사인파를 구형파로 변환하도록 구성된다. 다른 특징들에서, 전류 증폭기가 포함되고, 사인-구형파 변환기의 출력을 증폭시키도록 구성된다. 사인-구형파 변환기의 출력은 제 1 믹서에 제공된다.
다른 특징들에서, 기준 주파수는 제 1 무선 주파수 신호의 주파수의 고조파 (harmonic) 이거나, 제 1 무선 주파수 신호에 대응하는 상호변조 (intermodulation) 주파수이다. 다른 특징들에서, LO 경로는 제 1 무선 주파수 생성기 또는 제어기로부터 제 1 기준 LO 신호를 수신하도록 구성된다. 다른 특징들에서, 제 1 무선 주파수 신호는 매칭 네트워크의 출력 또는 기판 프로세싱 챔버 내의 지점 중 적어도 하나에서 검출된다. 다른 특징들에서, 제 1 RF 생성기는 제 1 기준 LO 신호를 생성하도록 구성된다. 다른 특징들에서, 제어기는 제 1 기준 LO 신호를 생성하도록 구성된다.
다른 특징들에서, 제 1 RF 생성기 또는 제어기는 최대값 또는 최소값에 도달할 때까지 제 1 기준 LO 신호의 위상을 스위핑하도록 (sweep) 구성된다. 최대값은 제 1 RF 신호의 최대 전압 또는 제 1 RF 신호의 위상과 제 1 기준 LO 신호의 위상 사이의 최대 위상 오류 (error) 이다. 최소값은 제 1 RF 신호의 최소 전압 또는 제 1 RF 신호의 위상과 제 1 기준 LO 신호의 위상 사이의 최소 위상 오류다.
다른 특징들에서, 프로세싱 시스템이 제공되고, RF 제어 회로 및 매칭 네트워크를 포함한다. 제어기는 제 1 채널, 제 2 채널, 및 제 3 채널을 포함한다. 제 1 채널은 제 3 RF 신호를 출력한다. 제 2 채널은 제 4 RF 신호를 출력한다. 제 3 채널은 제 1 RF 센서에 제 1 기준 LO 신호를 출력한다. RF 생성기는 제 1 전력 증폭기 및 제 2 전력 증폭기를 포함한다. 제 1 전력 증폭기는 제 3 RF 신호에 기반하여 제 1 RF 신호를 생성하도록 구성된다. 제 2 전력 증폭기는 제 4 무선 주파수 신호에 기반하여 제 5 무선 주파수 신호를 생성하도록 구성된다. 매칭 네트워크는 제 1 무선 주파수 신호 및 제 5 무선 주파수 신호를 수신하도록 구성된다.
다른 특징들에서, 프로세싱 시스템이 제공되고, RF 제어 회로 및 매칭 네트워크를 포함한다. 매칭 네트워크는 제 1 RF 신호를 수신하도록 구성된다. 제 1 무선 주파수 생성기는 제 1 채널 및 제 2 채널을 포함한다. 제 1 RF 신호는 제 1 채널의 출력에 기반하여 생성된다. 제 2 RF 채널은 제 1 기준 LO 신호를 출력하도록 구성된다. 제 1 RF 센서들은: 매칭 네트워크의 출력에 기반하여 제 2 IF 신호를 생성하도록 구성된 제 2 믹서로서, 제 1 믹서는 제 1 기준 LO 신호에 기반하여 제 1 IF 신호를 생성하도록 구성되는, 제 2 믹서, 및 제 1 기준 LO 신호를 위상 시프팅하도록 구성된 위상 시프터 (shifter) 를 포함한다. 제 2 믹서는 위상 시프팅된 제 1 기준 LO 신호에 기반하여 제 2 IF 신호를 생성하도록 구성된다. 제 1 RF 센서의 출력은 제 2 IF 신호에 기반하여 생성된다. 제어기는 제어 신호를 생성하거나 제 1 무선 주파수 센서의 출력에 기반하여 제 1 RF 생성기를 제어하는 것 중 적어도 하나를 한다.
다른 특징들에서, 프로세싱 시스템이 제공되고, RF 제어 회로 및 제 1 RF 생성기를 포함한다. 제 1 RF 생성기는 제 1 RF 신호의 RF에 기반하여, 제 1 기준 LO 신호를 출력하도록 구성된다. 다른 특징들에서, 제 1 RF 생성기는 제 1 채널 및 제 2 채널을 포함하는 채널들을 포함한다. 제 1 RF 신호는 제 1 채널의 출력에 기반하여 생성된다. 제 1 기준 LO 신호는 제 2 채널의 출력에 기반하여 생성된다. 다른 특징들에서, 제 1 RF 생성기는 기준 클록 (clock) 신호에 기반하여 제 1 RF 신호 및 제 1 기준 LO 신호를 생성하도록 구성된다. 다른 특징들에서, 채널들은 제 3 채널을 포함한다. 제 3 채널은 기판 프로세싱 시스템에 대해 제 3 RF 신호를 출력하도록 구성된다. 제 1 RF 생성기는 기준 클록 신호에 기반하여 제 1 RF 신호 및 제 3 RF 신호를 생성하도록 구성된다.
다른 특징들에서, 제 1 RF 생성기는 매칭 네트워크에 제 1 RF 신호 및 제 4 RF 신호를 출력한다. 제 4 RF 신호는 제 3 RF 신호에 기반하여 생성된다. 다른 특징들에서, 프로세싱 시스템은 매칭 네트워크, 및 제 3 RF 신호를 생성하도록 구성되는 제 2 RF 생성기를 더 포함한다. 매칭 네트워크는 제 1 RF 신호 및 제 3 RF 신호를 수신하도록 구성된다.
다른 특징들에서, 제 1 RF 생성기는 기준 클록 신호에 기반하여 제 1 RF 신호를 생성하도록 구성된다. 제 2 RF 생성기는 기준 클록 신호에 기반하여 제 3 RF 신호를 생성하도록 구성된다. 다른 특징들에서, 위상 동기화 (synchronization) 신호는 제 1 RF 생성기와 제 2 RF 생성기 사이에서 전송된다. 제 1 RF 생성기는 위상 동기화 신호에 기반하여 제 1 RF 신호의 위상을 조정하고, 또는 제 2 RF 생성기는 위상 동기화 신호에 기반하여 제 3 RF 신호의 위상을 조정한다.
다른 특징들에서, 프로세싱 시스템은 스위치 또는 멀티플렉서 (multiplexer) 를 더 포함하고, 제 2 RF 생성기는 제 2 기준 LO 신호를 출력하도록 구성되고, 제어기는 제 1 기준 LO 신호 및 제 2 기준 LO 신호 중 하나를 선택하기 위해 스위치 또는 멀티플렉서의 동작을 제어하도록 구성되고, 그리고 LO 경로는 제 1 기준 LO 신호 및 제 2 기준 LO 신호 중 선택된 신호를 수신하도록 구성된다. 다른 특징들에서, 프로세싱 시스템은 제 2 RF 센서를 더 포함하고, 제 2 RF 생성기는 제 2 기준 LO 신호를 출력하도록 구성되고, 그리고 제 2 RF 센서는 제 2 RF 신호 및 제 2 기준 LO 신호를 수신하도록 구성된다.
본 개시의 적용가능성의 추가 영역들은 상세한 기술, 청구항들 및 도면들로부터 명백해질 것이다. 상세한 기술 및 특정한 예들은 예시의 목적들만을 위해 의도되었고, 본 개시의 범위를 제한하도록 의도되지 않았다.
본 개시는 상세한 기술 및 첨부한 도면들로부터 보다 완전히 이해될 것이다.
도 1은 전류 부스트 (boost) 회로를 포함하는 RF RMS (Root Mean Square) 검출 회로의 일 예의 기능적 블록도이다.
도 2는 셀프-로킹 (self-locking) 로크-인 증폭기를 포함하는 RF RMS 검출 회로의 기능적 블록도 및 개략도이다.
도 3은 본 개시에 따른 RF RMS 검출 회로들을 포함하는 플라즈마 프로세싱 시스템의 일 예의 기능적 블록도이다.
도 4는 본 출원의 일 실시예에 따른 기준 국부 오실레이터 신호 입력부를 포함하는 비-셀프-로킹 로크-인 증폭기를 포함하는 RF RMS 검출 회로의 일 예의 기능적 블록도 및 개략도이다.
도 5는 본 출원의 일 실시예에 따른 리미터 (limiter) 및 LVDS-TTL 변환기 없이 로크-인 증폭기를 포함하는 RF RMS 검출 회로의 일 예의 기능적 블록도 및 개략도이다.
도 6은 본 개시의 일부 실시예들에 따른 RF 센서들의 위치들을 예시하는 RF RMS 검출 회로의 일 예의 기능적 블록도이다.
도 7은 본 개시의 일 실시예에 따른 복수의 RF 생성기들을 포함하는 RF 프로세싱 회로의 일 예의 기능적 블록도이다.
도 8은 본 개시의 일 실시예에 따른 RF 생성기들의 출력들을 선택하기 위한 스위치를 포함하는 RF 프로세싱 회로의 일 예의 기능적 블록도이다.
도 9는 본 개시의 일 실시예에 따른 RF 생성기들의 출력들을 선택하기 위한 제어기를 포함하는 RF 프로세싱 회로의 일 예의 기능적 블록도이다.
도 10은 본 개시의 일 실시예에 따른 복수의 RF 생성기들 각각에 대해 RF 센서를 포함하는 RF 프로세싱 회로의 일 예의 기능적 블록도이다.
도 11은 본 개시의 일 실시예에 따른 동일한 RF 입력 클록 신호에 동기화된 (synchronized) RF 생성기들을 갖는 RF 프로세싱 회로의 일 예의 기능적 블록도이다.
도 12는 본 개시의 일 실시예에 따른, 매칭 네트워크에 RF 신호들을 공급하는 복수의 채널들 및 RF 센서에 기준 국부 오실레이터 신호를 제공하는 또 다른 채널을 갖는, DDS (Direct Digital Synthesizer) 칩을 예시하는 RF 프로세싱 회로의 일 예의 기능적 블록도이다.
도 13은 본 개시의 일 실시예에 따른 동일한 RF 기준 클록에 기반하여 동작하는 복수의 채널들을 갖는 DDS 칩을 갖는 RF 생성기 및 대응하는 RF 생성기 제어를 예시하는 RF 프로세싱 회로의 일 예의 기능적 블록도이다.
도 14는 본 개시의 일 실시예에 따른 복수의 RF 생성기들로부터 RF 신호들의 RF 검출을 예시하는 RF 프로세싱 회로의 일 예의 기능적 블록도이다.
도 15는 본 개시의 일 실시예에 따른 RF 신호들 및 기준 국부 오실레이터 신호의 제어기 기반 생성을 예시하는 RF 프로세싱 회로의 일 예의 기능적 블록도이다.
도 16은 본 개시의 일 실시예에 따른 위상-독립적인 로크-인 증폭기를 갖는 RF 센서를 포함하는 RF 프로세싱 회로의 일 예의 기능적 블록도이다.
도 17a 및 도 17b (집합적으로 도 17로 지칭됨) 는 본 개시의 일 실시예에 따른 RF 제어 회로를 동작시키는 방법의일 예를 예시한다.
도면들에서, 참조 번호들은 유사한 그리고/또는 동일한 엘리먼트들을 식별하기 위해 재사용될 수도 있다.
도 1은 전류 부스트 (boost) 회로를 포함하는 RF RMS (Root Mean Square) 검출 회로의 일 예의 기능적 블록도이다.
도 2는 셀프-로킹 (self-locking) 로크-인 증폭기를 포함하는 RF RMS 검출 회로의 기능적 블록도 및 개략도이다.
도 3은 본 개시에 따른 RF RMS 검출 회로들을 포함하는 플라즈마 프로세싱 시스템의 일 예의 기능적 블록도이다.
도 4는 본 출원의 일 실시예에 따른 기준 국부 오실레이터 신호 입력부를 포함하는 비-셀프-로킹 로크-인 증폭기를 포함하는 RF RMS 검출 회로의 일 예의 기능적 블록도 및 개략도이다.
도 5는 본 출원의 일 실시예에 따른 리미터 (limiter) 및 LVDS-TTL 변환기 없이 로크-인 증폭기를 포함하는 RF RMS 검출 회로의 일 예의 기능적 블록도 및 개략도이다.
도 6은 본 개시의 일부 실시예들에 따른 RF 센서들의 위치들을 예시하는 RF RMS 검출 회로의 일 예의 기능적 블록도이다.
도 7은 본 개시의 일 실시예에 따른 복수의 RF 생성기들을 포함하는 RF 프로세싱 회로의 일 예의 기능적 블록도이다.
도 8은 본 개시의 일 실시예에 따른 RF 생성기들의 출력들을 선택하기 위한 스위치를 포함하는 RF 프로세싱 회로의 일 예의 기능적 블록도이다.
도 9는 본 개시의 일 실시예에 따른 RF 생성기들의 출력들을 선택하기 위한 제어기를 포함하는 RF 프로세싱 회로의 일 예의 기능적 블록도이다.
도 10은 본 개시의 일 실시예에 따른 복수의 RF 생성기들 각각에 대해 RF 센서를 포함하는 RF 프로세싱 회로의 일 예의 기능적 블록도이다.
도 11은 본 개시의 일 실시예에 따른 동일한 RF 입력 클록 신호에 동기화된 (synchronized) RF 생성기들을 갖는 RF 프로세싱 회로의 일 예의 기능적 블록도이다.
도 12는 본 개시의 일 실시예에 따른, 매칭 네트워크에 RF 신호들을 공급하는 복수의 채널들 및 RF 센서에 기준 국부 오실레이터 신호를 제공하는 또 다른 채널을 갖는, DDS (Direct Digital Synthesizer) 칩을 예시하는 RF 프로세싱 회로의 일 예의 기능적 블록도이다.
도 13은 본 개시의 일 실시예에 따른 동일한 RF 기준 클록에 기반하여 동작하는 복수의 채널들을 갖는 DDS 칩을 갖는 RF 생성기 및 대응하는 RF 생성기 제어를 예시하는 RF 프로세싱 회로의 일 예의 기능적 블록도이다.
도 14는 본 개시의 일 실시예에 따른 복수의 RF 생성기들로부터 RF 신호들의 RF 검출을 예시하는 RF 프로세싱 회로의 일 예의 기능적 블록도이다.
도 15는 본 개시의 일 실시예에 따른 RF 신호들 및 기준 국부 오실레이터 신호의 제어기 기반 생성을 예시하는 RF 프로세싱 회로의 일 예의 기능적 블록도이다.
도 16은 본 개시의 일 실시예에 따른 위상-독립적인 로크-인 증폭기를 갖는 RF 센서를 포함하는 RF 프로세싱 회로의 일 예의 기능적 블록도이다.
도 17a 및 도 17b (집합적으로 도 17로 지칭됨) 는 본 개시의 일 실시예에 따른 RF 제어 회로를 동작시키는 방법의일 예를 예시한다.
도면들에서, 참조 번호들은 유사한 그리고/또는 동일한 엘리먼트들을 식별하기 위해 재사용될 수도 있다.
고 전압 및 고 전류 RF 측정값들은 프로세싱 챔버 내외부의 다양한 지점들에서 취해질 수도 있다. 예로서, RF 측정값들은 기판 지지부의 RF 전극들을 통해 취해질 수도 있다. RF 측정값들은 진단 목적들을 위해 그리고/또는 폐루프 피드백 제어를 위해 사용될 수도 있다. RF 측정값들을 취하기 위해 사용될 수도 있는 RF 검출기들의 예들은 VI (voltage-current) 프로브 및 VCI (Voltage Control Interface) 프로브이다. RF 검출기들은 툴들 상에서, RF 매칭 회로들 및 RF 생성기들 내에서, 그리고 프로세싱 시스템 회로들의 일부로서 사용될 수도 있다.
RF 검출기들은 전기통신, 방위, 및 다른 전자 산업 적용분야들에 사용된다. RF 검출기들은 통상적으로 특정한 동적 범위들, 정확도 레벨들, 과도 응답들, 등에 대해 구성된다. 고 동적 범위를 갖도록 설계되는 RF 검출기들은 종종 상당한 오류들을 나타낸다. 로그 (logarithmic) (비선형) RF 검출기들은 예를 들어 수신된 RF 전압이 예를 들어, 10,000 V와 1 V 사이에서 가변할 수도 있다는 것을 의미하는, 10,000:1 (80 dB) 의 동적 범위를 가질 수도 있다. 그러나, 로그 RF 검출기들은 동적 범위에 걸쳐 대략 5 내지 10 ％만 정확할 수도 있다. 특정한 고 전압 및 고 전류 적용예들에서, ±1 ％ 이상의 정확도 (또는 ±1 ％의 선형 오류) 가 요구된다. 이 개선된 정확도는 고 동적 범위를 유지하는 동안 필요하다. 이들 정확도 및 범위 요건들은 플라즈마 에칭 분위기들에서 적용 가능하다.
RF 검출기들의 요건들은 1차 요건들 및 2차 요건들로 분할될 수 있다. 1차 요건들은 설계 및 아키텍처 (architecture) 에 의해 결정되고, 통상적으로 관심있는 제 1 (또는 1차) 성능 지표들이다. 2차 요건들은 관심이 보다 적지만, 대응하는 RF 검출기의 설계에 기반하여 만족될 수도 있는 다른 관련된 요건들을 지칭한다.
1차 요건들의 예들은 동적 범위, 정확도, 및 선형성을 포함한다. 동적 범위는 RF 검출기 (예를 들어, 1 내지 10 V RF 검출기, 1 내지 10,000 V RF 검출기, 등) 의 측정 범위를 지칭한다. 동적 범위는 가장 큰 공통 인자에 기반하여 간략화된 형태로 표현될 수도 있다. 예를 들어, 10:1 (또는 20 dB) 동적 범위가 1 내지 10 V, 2 내지 20 V, 10 내지 100 V, 등의 동적 범위들과 등가이다. 간략화된 비를 갖는 동적 범위는 종종 SFDR (Spurious-Free radio frequency Dynamic Range) 로서 지칭된다. RF 검출기의 동적 범위는 하이-엔드 (high-end) 로우-엔드 (low-end) 를 포함한다. 잘 설계된 RF 검출기는 회로 기능성 및 시스템 및/또는 컴포넌트 노이즈 제한들에 의해 제한되는 로우-엔드를 갖는다. RF 검출기의 하이-엔드는 선형성 오류들에 의해 제한될 수도 있고, 선형성 오류가 미리 결정된 문턱값 위일 때 스퍼들 (spurs) 또는 비선형성을 도입할 수 있다. 종래의 1 ％ 고전압 RF 검출기들은 40:1 (32 dB) 의 동적 범위를 갖는다. 본 명세서에 개시된 적어도 일부 예들은, 예를 들어 1 ％ 정확도를 유지하는 동안, 1500:1 (63 dB) 이상의 동적 범위를 제공한다.
“정확도”의 1차 요건은 RF 검출기의 동적 범위에 걸친 RF 검출기의 오류의 양을 지칭한다. 근본적으로, “정확도”는 오프셋 및 이득 (gain) 이 쉽게 캘리브레이팅되고 (calibrated) 그리고/또는 조정될 수도 있기 때문에 선형 RF 검출기에서 “선형성”과 유사하다. 예시적인 정확도 레벨은 +/-1 ％ 오류다. 본 명세서에 개시된 예들 중 적어도 일부는 +/-1 ％ 이상의 정확도 레벨을 제공한다. 선형성은 실제 RF 값들의 변화들과 검출된 RF 값들의 대응하는 변화들 사이의 차들의 측정값이다. 선형성은 (i) 실제 RF 값들 대 검출된 RF 값들을 플롯팅함 (plotting) 으로써 제공된 곡선과, (ii) 선형 라인 사이의 차들을 지칭할 수도 있다.
2차 요건들의 예들은 주파수 대역폭에 대한 신호 평탄도, 과도 응답 (transient response), 온도 안정성, 유닛-내 (within-unit) 반복 가능성, 및 유닛-대-유닛 (unit-to-unit) 반복 가능성이다. 주파수 대역폭에 걸친 신호 평탄도는 예를 들어, RF 생성기의 동작 주파수들의 범위에 걸쳐 미리 결정된 문턱값보다 작은 출력 전압 변화를 갖는 것으로 지칭된다. RF 생성기가 상이한 그리고/또는 큰 튜닝 범위들을 가질 수도 있고, 제작된 RF 검출기들은 이들 상이한 튜닝 범위들에 적합하게 설계되어야 한다. 이는 RF 검출기의 출력 전압 (또는 전류) 의 변화가 RF 입력 신호의 전압 (또는 전류) 변화로 인한 것이고 RF 입력 신호의 주파수의 변화로 인한 것이 아니라는 것을 보장한다. RF 검출기의 출력이 주파수로 인해 변화되고 나면, 오류의 또 다른 원인이 효과적으로 도입된다. 과도 응답은 RF 입력 신호의 변화에 응하여 RF 검출기가 얼마나 빨리 변화하는지를 지칭한다. RF 검출기의 과도 응답은 통상적으로 RF 펄싱에 반응하기 위해 충분히 빨라야 한다.
도 1은 셀프-로킹 로크-인 증폭기 (self-locking lock-in amplifier) 를 포함하는 RF RMS 검출 회로 (100) 를 도시한다. RF RMS 검출 회로 (100) 가 정확하고 선형인 RF 검출을 제공하고 고 동적 범위를 갖지만, RF RMS 검출 회로 (100) 는 관심있는 기본 주파수만 효과적으로 측정하도록 구성된다. 부가적인 채널들이 다른 주파수들을 측정하기 위해 필요하다.
RF RMS 검출 회로 (100) 는 분할기 네트워크 (102), 국부 오실레이터 (Local Oscillator; LO) 경로 (104), RF 경로 (106), DBM (108) 및 저역 통과 필터 (low pass filter) (110) 를 포함한다. LO 경로 (104) 는 제 1 버퍼 (buffer) (112), 사인-구형파 (sine-to-square) 변환기 (114), 및 전류 부스트 회로 (116) 를 포함할 수도 있다. RF 경로 (116) 는 제 2 버퍼 (118) 및 지연 회로 (120) 를 포함할 수도 있다.
분할기 네트워크 (102) 는 하나 이상의 분할기들을 포함할 수도 있고 RF 입력 신호 RFIN를 수신한다. 분할기들 각각은 2 개 이상의 레지스터들, 커패시터들, 코일들, 및/또는 다른 분할기 회로 엘리먼트들을 포함할 수도 있다. 예로서, 한 쌍의 레지스터들이 직렬로 연결될 수도 있다. RF 입력 신호 RFIN은 레지스터들에 걸쳐 제공될 수도 있고, 보다 낮은 RF 전압이 레지스터들 사이의 단자에서 검출될 수도 있다. 유사하게, 한 쌍의 커패시터들이 직렬로 연결될 수도 있고, RF 입력 신호 RFIN을 수신하며 커패시터들 사이의 단자에 보다 낮은 RF 전압을 제공한다.
고 전압 및 고 전류 RF 검출기들은 보통 RF 입력 신호 RFIN를 수신하고, 분할기의 다운스트림의 전자 회로들에 의해 핸들링되도록 큰 전압/전류 신호에서 작은 전압/전류 신호로 RF 입력 신호 RFIN를 분할하는 하나 이상의 분할기들을 포함한다. 분할기들은 레지스터, 커패시터, 및/또는 코일 기반일 수도 있다. 예를 들어, 1000:1 분할기는 1000 V를 1 V로 변환할 수 있다. 분할기 비는 RF 센서의 동적 범위를 지칭하지 않는다. 분할기들은 대응하는 RF 검출기의 스케일링 (scaling) 을 설정한다. 예를 들어, 1500:1 동적 입력 범위를 갖는 RF 센서는 사용된 분할기(들)에 따라 1 내지 1500 V, 2 내지 3000 V, 10 내지 15000 V의 전압 입력 범위를 가질 수 있다. RF 검출기의 동적 범위 및 정확도는 통상적으로 분할기와 연관되지 않고, 오히려 분할기로부터의 다운스트림의 전자 회로들과 연관된다.
분할기 네트워크 (102) 는 LO 경로 및 RF 경로 (102, 104) 에 대해 상이한 진폭들을 갖는 RF 신호들을 얻기 위해 하나 이상의 분할기들을 포함할 수도 있다. 예로서, 분할기 네트워크 (102) 는 RF 경로 (106) 로의 제 2 RF 신호 출력보다 큰 진폭을 갖는 LO 경로 (104) 로의 제 1 RF 신호를 출력할 수도 있다.
버퍼들 (112, 118) 은 아날로그 증폭기 버퍼들일 수도 있고, 각각의 연산 증폭기들을 포함하고 분할기 네트워크 (102) 의 출력들을 버퍼링한다. 제 1 버퍼 (112) 는 제 2 버퍼 (118) 와 동일한 지연을 가질 수도 있다. 사인-구형파 변환기 (114) 는 제 1 버퍼 (112) 로부터 수신된 사인파를 구형파로 변환한다. 사인-구형파 변환기 (114) 는 리미터 (limiter) 로 구현될 수도 있고, 예를 들어, 리미터 또는 고속 비교기 (comparator) 를 포함하거나 이들로 구현될 수도 있다. 예로서, 고속 비교기는 수신된 RF 신호와 기준 문턱값을 비교할 수도 있다. RF 신호의 진폭이 기준 문턱값을 초과할 때 고속 비교기의 출력이 HIGH로 천이될 수도 있다. RF 신호가 기준 문턱값 이하일 때 출력은 LOW로 천이될 수도 있다.
전류 부스트 회로 (116) 는 사인-구형파 변환기 (114) 의 구형파 신호 출력의 전류 레벨을 상승시킨다. 이는 구형파 신호의 강도를 상승시킨다. 전류 부스트 회로 (116) 는 LVDS (Low Voltage Differential Signaling)-TTL (Transistor-to-Transistor Logic) 변환기로 구현될 수도 있다. 전류 부스트 회로 (116) 의 출력은 DBM (108) 에 제공되는 국부 오실레이터 신호 LO이다. 전류 부스트 회로 (116) 의 일 예는 도 15에 도시된다.
지연 회로 (120) 는 제 2 버퍼 (118) 의 출력을 지연시킨다. 지연 회로의 출력은 RF 출력 신호 RFOUT이다. 지연 회로 (120) 의 지연은 사인-구형파 변환기 (114) 및 전류 부스트 회로 (116) 에 의해 유발된 지연들의 합과 동일하다. 이는 신호들 LO, RFOUT로 표현된 버퍼들 (112, 118) 의 출력들이 동시에 DBM에서 수신된다는 것을 보장한다. 즉, 신호들 LO, RFOUT은 서로 동위상 (in-phase) 이다. 일 실시예에서, 신호들 LO, RFOUT은 180˚ 이위상 (out-of-phase) 이다.
DBM (108) 은 넓은 동적 범위 및 선형성을 제공한다. DBM (108) 의 대안으로서, 선형 곱셈기 (multiplier) 가 사용될 수도 있다. DBM (108) 은 포화 모드 (saturated mode) 에서 동작된다. 포화 모드는 신호 RFOUT보다 강한 (보다 높은 전류 레벨) 신호 LO로 구동할 때 발생한다. DBM (108) 은 위상 검출기로 사용되지 않는다. DBM (108) 은 신호 RFOUT를 나타내는 직류 (Direct Current; DC) 출력을 생성하기 위해 사용된다. DBM (108) 은 저역 통과 필터 (110) 에 의해 필터링되는 중간 주파수 신호 IF를 출력한다. 신호 IF는 신호 RFOUT의 반-파 (half-wave) 정류된 버전이다. 저역 통과 필터 (110) 는 고차 주파수 컴포넌트들을 제거하고 DC 출력 신호 DCOUT를 제공하기 위해 신호 IF를 필터링한다. ADC (Analog-to-Digital Converter) 가 추가될 수도 있고, 평균화 및/또는 디지털 신호 프로세싱이 분해능을 개선하기 위해 수행될 수도 있다. 예로서, ADC (164) 가 도시된다.
RF RMS 검출 회로 (100) 의 출력의 RF 펄스 성능은 저역 통과 필터 (110) 의 동작에 기반한다. RF RMS 검출 회로 (100) 의 RF 펄스 성능은 다이오드 동작 지점들을 안정화하기 위해 증폭기들에 대한 대기 (waiting) 가 없기 때문에, 연산 증폭기들 및 다이오드들을 포함하는 아날로그 기반 RF 검출기들에 비해 개선된다. 일 실시예에서, 저역 통과 필터 (110) 는 선택적인 RF 주파수 동작을 위한 대역 통과 필터로 대체된다.
RF 다이오드들은 작은 진폭 신호들과 비선형성을 나타내고, 종래의 고 전압 RF VI 프로브들의 동적 범위들을 제한하는 문제들과 유사하다. 진폭들이 너무 작으면, RF 다이오드들은 완전히 OFF된다. 진폭들이 증가함에 따라, RF 다이오드들은 도전되고 비선형 영역으로 진입하기 시작하지만, 이상적인 스위치들로서 동작하지 않는다. 일부 RF 검출기들은 동작의 이 비선형 동작 영역들을 이용하지만, 전력이 효과적으로 측정되고 전압 진폭이 아니기 때문에, 상당한 수학적 프로세싱이 요구되고, 비선형에서 선형 전이로의 처리의 이차적인 어려움들이 발생할 수 있다. 큰 진폭 신호들에 대해, RF 다이오드들은 완전히 ON되고, 선형 RF 검출기들로서 동작한다.
(예를 들어, Schottky 다이오드 링에 의해 제공되는 것과 같은) 다이오드 브리지 링은 다이오드 브리지 링이 2 개의 브랜치들 (branches) 사이의 비선형성들을 밸런싱하기 (balance) 때문에 RF 다이오드들의 비선형성들을 보상한다. DBM (108) 은 이하에 더 기술된 바와 같이 다이오드 브리지 링을 포함할 수도 있다.
DBM (108) 은 3 개의 단자들을 포함한다; 신호 LO를 수신하는 제 1 입력 단자, 신호 RFOUT를 포함하는 제 2 입력 단자, 및 신호 IF를 출력하는 출력 단자. 신호 IF는 DBM이 포화된 LO 경로를 가질 때 (즉, VLO >> VRF일 때) 방정식 1에 의해 나타낼 수도 있고, 여기에서 
, 
및 
는 신호 LO의 전압, 주파수 및 위상이고, 
, 
, 
는 신호 RF의 전압, 주파수 및 위상이고, 그리고 
는 신호 IF의 전압이다.
이론적으로, RF 진폭의 선형 측정값은 이하의 규칙들을 사용하여 취해질 수도 있다: 1) 구형파로 신호 LO를 구동함으로써 고정된 진폭으로 VLO를 고정함; 2) 
항이 소거되도록, VLO를 
와 동일한 주파수의 구형파를 형성함; 및 3) 가능한 180°에 가깝거나 180°의 정수 배에 가까운, 가능한 한 작게 (예를 들어, 0°로) 
유지함. 이들 규칙들이 적용되면, 방정식 1은 방정식 2로 간략화될 수도 있다.
저역 통과 필터 또는 대역 통과 필터와 같은 필터가 이어질 때, 방정식 2는 방정식 3으로 간략화될 수도 있다.
따라서 고정된 진폭 VLO를 사용하여, VRF의 진폭의 선형 측정값이 달성된다. 고차항들은 선형성에 최소 효과들을 갖는다. 예를 들어, 선형성에 대한 고차항들의 효과는 1500:1 이하의 동적 범위들에 대해 무시할 수 있다.
포화된 LO 경로는 DBM으로 하여금 신호 RF와 신호 LO 사이의 위상 차의 함수로서 출력 전압 변동을 나타내는 위상 검출기로서 동작하게 한다. 이는 신호 RF와 신호 LO 사이의 위상 차가 RF 검출기 정확도를 감소시키는 출력 전압 오류를 산출한다는 것을 의미한다. 상기 기술된 방정식들이 0°, 180°, 또는 180°의 배수와 동일한 
를 가짐으로써 cos (
)에 종속되기 때문에, 위상 면역 (phase immunity) 이 개선된다. 위상 시프팅 (shift) 이 단지 정적 이득 오류여야 하지만 (따라서 쉽게 캘리브레이팅됨), 2차 드리프트들이 보다 많은 오류를 발생시킬 수 있다. 따라서, 본 명세서에 기술된 RF RMS 검출기들은, 
이 0°, 180°, 또는 180°의 정수 배의 미리 결정된 범위 내이거나 동일하도록 구성되고 동작된다. 
이 0°, 180°, 또는 180°의 정수 배와 동일하도록, 지연 회로들, 증폭기들, 드라이버들, 사인-구형파 변환기들, 및 다른 회로 엘리먼트들이 제공된다.
하이-엔드 동적 범위는 DBM (108) 의 LO 포트와 RF 포트 사이의 컴포넌트 최대값, 비선형 스퍼들 (spurs), 크로스토크 (crosstalk), 및 구동 강도를 포함하는 DBM (108) 의 입력들에 기반할 수도 있다. 신호 RFOUT이 너무 크면, LO 구형파는 DBM (108) 을 포화 모드로 두기에 충분히 강하지 않다. 또한, 사인-구형파 변환기들 (예를 들어, 리미터들) 은 사인-구형파 변환기들의 구동 전류가 상승함에 따라 성능이 저하될 수도 있다. LO 경로에 전류 이득을 제공하는 것은 부가적인 LO 구동 강도를 제공함으로써 하이-엔드 범위에 유리하다. LO 경로의 전류 이득은 또한 로우-엔드 리미터 노이즈를 최소화하고, 로우-엔드 범위를 잠재적으로 증가시킨다. LO 구형파의 강도를 개선하기 위해, 전류 부스트 회로 (116) 가 포함된다. 전류 부스트 회로 (116) 는 LVDS-TTL 드라이버, 고속 아날로그 비교기들, 디지털 드라이버들, 및/또는 전류 부스트 로직 칩들로 구현될 수도 있다. 하이-엔드 동적 범위는 브리지 링의 부가적인 다이오드들의 다리들 (legs) 을 갖는 더블-밸런싱된 믹서를 통해 제공될 수도 있다. 이는 보다 큰 LO 구동 강도를 요구할 수도 있지만, 보다 높은 입력 신호 범위로 동작한다.
DBM (108) 은 도시된 바와 같이 구현될 수도 있고, 또는 선형 믹서, 및/또는 다른 LO-IF/RF-IF 변환 회로들로 대체될 수도 있다. LO-IF/RF-IF 변환 회로들은 다양한 전력 레벨들의 더블 밸런싱된 믹서들, 믹서들의 다리들에 부가적인 다이오드들을 갖는 믹서들, 다이오드 어레이들 (arrays), 선형 곱셈기들, FET 믹서들, 트랜지스터 어레이들, 및 아날로그 스위치/FET 스위치를 포함할 수도 있다.
도 2는 셀프-로킹 로크-인 증폭기 (202) 및 ADC (204) 를 포함하는 RF RMS 검출 회로 (200) 를 도시한다. 셀프-로킹 로크-인 증폭기 (202) 는 (i) 전압 분할기 (206) 및 제 1 버퍼 A1를 갖는 RF 경로, 및 (ii) 제 2 버퍼 A2, 리미터 (208) 및 LVDS-TTL 변환기 (210) 를 갖는 LO 경로를 포함한다. 전압 분할기 (206) 는 RF 소스 (211) (예를 들어, 도 3의 전극 (342) 과 같은 기판 프로세서 챔버의 RF 전극) 와 접지 기준 단자 (212) 사이에 직렬로 연결되는 레지스터들 R1, R2를 포함한다. 제 1 버퍼 A1은 전압 분할기 (206) 의 출력을 수신하고, 도 1의 DBM (108) 과 유사한 DBM (214) 에 RF 전압 신호 VRF를 제공한다. 버퍼 A2는 RF 소스 (211) 로부터 RF 신호를 수신한다. 버퍼 A2의 출력이 리미터 (208) (예를 들어, 사인-구형파 변환기) 에 제공된다. 리미터 (208) 의 출력이 LVDS-TTL 변환기 (210) (예를 들어, 전류 부스트 회로) 에 제공된다. LVDS-TTL 변환기 (210) 로부터의 LO 전압 신호 VLO가 DBM (214) 에 제공된다.
DBM (214) 은 레지스터 R3 및 커패시터 C1을 포함하는 저역 통과 필터 (216) 에 제공되는, 중간 주파수 신호 VIF를 생성한다. 저역 통과 필터 (216) 로부터 필터링된 신호가 (i) 캘리브레이팅할 수 있는 오프셋 레지스터 R4를 갖는 제 1 증폭기 A3, 및 (ii) 캘리브레이팅할 수 있는 이득 레지스터 R5를 갖는 제 2 증폭기 A4를 포함하는, 증폭기 회로 (218) 에 제공된다. 레지스터 R4는 전압 공급 단자 (220) 와 접지 기준 단자 (212) 사이에 연결된다. 증폭기 회로 (218) 의 오프셋 및 이득은 R4 및 R5의 저항을 조정함으로써 조정될 수도 있다. 증폭기 회로 (218) 의 출력이 ADC (204) 의 입력부에 연결되는 레지스터 R6에 제공된다. ADC (204) 는 R6의 아날로그 출력을 디지털 신호로 변환한다. 디지털 신호는 도 3의 제어기 (346) 와 같은 제어기에 제공될 수도 있다.
본 명세서에 제시된 예들은 대응하는 로크-인 증폭기들을 갖는 하나 이상의 RF 센서들을 각각 포함하는 RF 제어 회로들을 포함한다. 로크-인 증폭기들은 적어도 2 개의 입력들을 포함한다; 입력들 중 하나는 수신된 RF 신호이고, 다른 입력들 중 적어도 하나는 RF 생성기, 제어기 또는 중개 디바이스에 의해 제공된 국부 오실레이터 신호이다. 하나 이상의 중개 디바이스들은 (i) RF 생성기와 RF 센서 사이, 또는 (ii) 제어기와 RF 센서 사이에 존재할 수도 있다. 본 명세서에 개시된 예들은 RF 제어 회로들 및 고 동적 범위, 우수한 선형성, 및 상이한 주파수들의 RF 신호들을 측정하고/특징화하기 위한 능력을 달성하는 RF 계측 (metrology) 을 위한 방법들을 포함한다. 이들 RF 신호들의 측정값은 기판 프로세싱, 예컨대 에칭, 증착, 세정, 및/또는 다른 기판 프로세스들 동안 사용될 수도 있다. 측정값들은 계측 및 폐루프 제어 관점 모두로부터 균일성, 에칭 레이트, 등에 대한 구동 인자들로 사용될 수도 있다. 본 명세서에 개시된 RF 센서들은 예를 들어, 전도체 에칭의 VI 프로브들에, 전도체 에칭의 VCI들에, 그리고/또는 유전체 VI 센서들로서 사용될 수도 있다.
도 3은 기판 프로세싱 챔버 (312) 및 TCP 코일 (314) 을 포함하는 플라즈마 프로세싱 시스템 (310) 을 도시한다. TCP 코일 (314) 은 기판 프로세싱 챔버 (312) 위 및 외부에 배치된다. 제 1 전력 소스 (316) 가 제 1 RF 소스 신호를 제공한다. 제 1 매칭 네트워크 (318) 가 제 1 전력 소스 (316) 와 TCP 코일 (314) 사이에 포함된다. 기판 프로세싱 챔버 (312) 는 TCP 코일 (314) 에 인접하게 위치되고, 플라즈마 생성 목적들을 위해 기판 프로세싱 챔버 (312) 내로 제 1 RF 소스 신호의 효율적인 송신을 허용하는, 세라믹 윈도우 (319) 를 포함한다.
플라즈마 프로세싱 시스템 (310) 은 기판 프로세싱 챔버 (312) 의 하단부에 위치된, 정전 척, 페데스탈과 같은 기판 지지부 (320) 또는 다른 적합한 기판 지지부를 더 포함한다. 기판 지지부 (320) 는 플라즈마 (또는 기판) 프로세싱 시스템 (310) 에서 프로세싱되는 기판 (322) 을 지지한다. 기판 지지부 (320) 가 정전 척이면, 기판 지지부 (320) 는 서로 전기적으로 절연되는 전기적으로 전도성인 부분들 (324 및 326) 을 포함한다. 기판 지지부 (320) 는 절연체 (328) 에 의해 둘러싸이고, 기판 (322) 에 용량성으로 커플링된다. 전도성 부분들 (324, 326) 에 걸쳐 DC 전압을 인가함으로써, 정전 커플링이 전도성 부분들 (324, 326) 과 기판 (322) 사이에 생성된다. 이 정전 커플링이 기판 지지부 (320) 에 대고 기판 (322) 을 끌어당긴다.
플라즈마 프로세싱 시스템 (310) 은 제 2 매칭 네트워크 (332) 에 연결되는 바이어스 RF 전력 소스 (330) 를 더 포함한다. 제 2 매칭 네트워크 (332) 는 바이어스 RF 전력 소스 (330) 와 기판 지지부 (320) 사이에 연결된다. 제 2 매칭 네트워크 (332) 는 바이어스 RF 전력 소스 (330) 의 임피던스 (예를 들어, 50 Ω) 를 제 2 매칭 네트워크 (332) 에서 본, 기판 프로세싱 챔버 (312) 내의 기판 지지부 (320) 및 플라즈마 (334) 의 임피던스에 매칭한다.
플라즈마 프로세싱 시스템 (310) 은 RF 검출기들에 대한 예시적인 구현예로서 제공된다. 본 명세서에 개시된 RF 검출기들은 도 1에 도시된 것과 다른 위치들에서 전압 레벨/전류 레벨을 검출하도록 사용될 수도 있고, 다른 프로세싱 시스템들에서 사용될 수도 있다.
플라즈마 프로세싱 시스템 (310) 은 대응하는 VCI (340, 341) 를 갖는 RF 제어 회로 (336) 를 더 포함한다. VCI (340) 는 픽업 디바이스 (예를 들어, 전극) (342), 바이어스 RF 검출기 (344) (또한 RF 센서로 지칭되며 RF RMS 검출 회로를 포함함), 제어기 (346) 및 바이어스 RF 검출기 (344) 와 제어기 (346) 사이의 임의의 회로를 포함할 수도 있다. 픽업 디바이스 (342) 는 기판 지지부 (320) 내로 연장한다. 픽업 디바이스 (342) 는 와이어 (348) 를 통해 바이어스 RF 검출기 (344) 에 연결되고, 제 1 RF 입력 신호를 생성하도록 사용된다. 바이어스 RF 검출기 (344) 는 제 1 RF 입력 신호의 전압 레벨 및/또는 전력 레벨을 검출하도록 구성된다. VCI (341) 는 신호 라인 (349), RF 검출기 (351), 및 제어기 (346) 그리고 RF 검출기 (351) 와 제어기 (346) 사이의 임의의 회로를 포함한다. 신호 라인 (349) 은 도시된 바와 같이 TCP 코일 (314) 의 공급 라인에 연결될 수도 있고, 또는 다른 곳에 연결될 수도 있고 제 2 RF 입력 신호를 제공한다. RF 검출기는 제 2 RF 입력 신호의 전압 레벨 및/또는 전력 레벨을 검출하도록 구성된다. RF 검출기들 (344, 351) 은 RF 전력 소스들 (316, 330) (또한 RF 생성기들로 지칭됨) 로부터 LO 기준 신호들을 각각 수신할 수도 있다. LO 기준 신호들은 RF 전력 소스들 (316, 330) 에 의해 매칭 네트워크들 (318, 332) 에 제공된 RF 신호들과 동일하거나 유사한 주파수 및/또는 위상을 가질 수도 있다. 특정한 수의 픽업 디바이스들, 와이어들, 및 RF 검출기들이 도시되지만, 임의의 수 각각이 포함될 수도 있다. 또한, RF 검출기들 (344, 351) 이 특정한 위치들에서 RF 신호들을 검출하는 것으로 도시되지만, RF 검출기들 (344, 351) 은 RF 전력 소스들 (316, 330) 밖, 매칭 네트워크들 (318, 332) 밖, 기판 프로세싱 챔버 (312) 내, 등과 같은 다른 위치들에서 RF 신호들을 검출하기 위해 사용될 수도 있다. 도 4 내지 도 15의 실시예들에 대해 다른 예들이 개시되고 기술된다.
RF 검출기들 (344, 351) 은 RF 전력 소스 (316, 330) 에 의해 생성된 바이어스 및 RF 신호들을 조정하기 위해 모니터링되고 그리고/또는 사용될 수도 있는, 출력 신호들을 생성한다. RF 검출기들 (344, 351) 의 동작들은 제어기 (346) 를 통해 모니터링되고, 수동으로 제어되고, 그리고/또는 제어될 수도 있다. 제어기 (346) 는 RF 검출기들 (344, 351) 의 출력 전압들 및/또는 전류 레벨들을 수신하고 디스플레이 (350) 상에 디스플레이할 수도 있다. 제어기 (346) 와 분리되어 도시되지만, 디스플레이 (350) 는 제어기 (346) 에 포함될 수도 있다. 제어기 (346) 는 입력 디바이스 (352) 로부터 입력 신호들을 수신할 수도 있고, 입력 신호들에 기반하여 RF 검출기 (344) 의 동작을 제어할 수도 있다. 제어기 (346) 와 분리되어 도시되지만, 입력 디바이스 (352) 는 제어기 (346) 에 포함될 수도 있다. 제어기 (346) 는 RF 검출기들 (344, 351) 의 출력 신호들에 기반하여 RF 검출기들 (344, 351) 의 동작을 제어할 수도 있다. RF 검출기들 (344, 351) 의 예들 및 동작은 도 4 내지 도 15에 대해 이하에 더 기술된다.
동작에서, 이온화할 수 있는 가스는 가스 유입구 (356) 를 통해 기판 프로세싱 챔버 (312) 내로 흐르고, 가스 유출구 (358) 를 통해 기판 프로세싱 챔버 (312) 를 빠져 나간다. 제 1 RF 신호는 RF 전력 소스 (316) 에 의해 생성되고, TCP 코일 (314) 에 전달된다. 제 1 RF 신호는 TCP 코일 (314) 로부터 윈도우 (319) 를 통해 기판 프로세싱 챔버 (312) 내로 방출된다. 이는 기판 프로세싱 챔버 (312) 내의 가스로 하여금 이온화되고 플라즈마 (334) 를 형성하게 한다. 플라즈마 (334) 는 기판 프로세싱 챔버 (312) 의 벽들을 따라 시스 (360) 를 생성한다. 플라즈마 (334) 는 전자들 및 양으로 대전된 이온들을 포함한다. 양으로 대전된 이온들보다 훨씬 가벼운 전자들은 보다 쉽게 이동하는 경향이 있고, 기판 프로세싱 챔버 (312) 의 내측 표면들에서 DC 바이어스 전압들 및 DC 시스 전위들을 생성한다. 기판 (322) 에서의 평균 DC 바이어스 전압 및 DC 시스 전위는 양으로 대전된 이온들이 기판 (322) 에 부딪치는 에너지에 영향을 미친다. 이 에너지는 에칭 또는 증착이 발생하는 레이트들과 같은 프로세싱 특성들에 영향을 미친다.
제어기 (346) 는 기판 (322) 에서 DC 바이어스 및/또는 DC 시스 전위의 양을 변경하기 위해 RF 전력 소스 (330) 에 의해 생성된 바이어싱 RF 신호를 조정할 수도 있다. 제어기 (346) 는 RF 검출기 (344) 의 채널들의 출력들 및/또는 채널들의 출력들에 기반하여 도출된 대표 값을 하나 이상의 설정점 값들과 비교할 수도 있다. 설정점 값들은 미리 결정될 수도 있고, 제어기 (346) 의 메모리 (362) 에 저장될 수도 있다. 바이어싱 RF 신호는 (i) RF 검출기 (344) 의 출력들 및/또는 대표 값과 (ii) 하나 이상의 설정점 값들 사이의 차들에 기반하여 조정될 수도 있다. 바이어싱 RF 신호는 제 2 매칭 네트워크 (332) 를 통과한다. 제 2 매칭 네트워크 (332) 에 의해 제공된 출력 (매칭된 신호로 지칭됨) 은 이후 기판 지지부 (320) 에 전달된다. 바이어싱 RF 신호는 절연체 (328) 를 통해 기판 (322) 에 전달된다.
이하에 제시된 예들은 RF 입력들 및 기준 LO 입력들을 갖는 로크-인 증폭기들을 포함하는 RF 센서들을 기술한다. 로크-인 증폭기들은 셀프-로킹 증폭기들이 아니다. 미국 특허 번호 제 9,805,919 호에 개시된 것과 같은 셀프-로킹 증폭기들이 LO 주파수들 및/또는 위상들의 프로그래밍을 요구하지 않고 단일 RF 주파수를 정확하게 측정할 수 있지만, 셀프-로킹 증폭기들은 다른 RF 주파수들 및 노이즈의 존재 시에 관심있는 복수의 주파수들을 모니터링할 수 없다. 본 명세서에 개시된 비-셀프-로킹 증폭기들은 다른 주파수들 및 노이즈들의 존재 하에 다양한 주파수들, 고조파들 (예를 들어, 
등), 및 상호변조 주파수들 (예를 들어, 
, 
, 
, 
, 등) 의 선택 및 모니터링을 허용한다. 이는 플라즈마와 연관된 고조파들과 상호변조 주파수들 사이의 프로세스 관계들로 인해 유리하다. 예로서, 플라즈마 프로세싱 시스템 (310) 은 특정한 레시피에 대한 RF 신호들 (예를 들어, RF 신호 
= 1 ㎒ 및 RF 신호 
= 13.56 ㎒) 을 생성하는 하나 이상의 RF 생성기들을 포함할 수도 있다. 또 다른 예로서, 플라즈마 프로세싱 시스템 (310) 은 
= 2 ㎒, 
= 27 ㎒ 및 
= 60 ㎒ RF 신호들을 생성하는 하나 이상의 RF 생성기들을 포함할 수도 있다. 플라즈마 프로세싱 시스템 (310) 의 플라즈마는 생성된 RF 신호들에 기반하여 고조파 및 상호변조 콘텐트를 가질 수도 있다.
예로서, RF 센서들은 선형 1 ％ 정확도로 60 내지 80 dB 동적 범위를 달성할 수도 있고, RF 펄스 시스템에 적용 가능하다. 대응하는 RF 제어 회로들은 선택된 주파수들로 프로그래밍 가능하고 그리고/또는 튜닝 가능하다. 주파수들은 대응하는 제어기들을 통해 자동으로 선택될 수도 있고 그리고/또는 입력 디바이스를 통해 수동으로 선택될 수도 있다. RF 센서에 제 2 입력을 가짐으로써 그리고 외부 프로그래밍 가능한 클록을 사용함으로써, 개시된 시스템은 선택된 기준 LO 신호 주파수들 및 위상들로 튜닝할 수 있다.
예로서, 플라즈마 환경에서 복잡한 신호가 측정되고 있다고 가정한다. 1 ㎒ RF 신호 및 13.56 ㎒ RF 신호 모두가 존재하는 프로세싱 챔버와 같은 멀티 주파수 시스템에서, 프로세싱 챔버에서 검출된 RF 신호는 표 1에 도시된 바와 같이, RF 생성기 및 플라즈마 상호작용들로 인해 복잡한 구조를 나타낸다.
| 주파수 | 진폭 | 주파수 유형 |
| 1 ㎒ | 1000 V | 기본 |
| 2 ㎒ | 200 V | 고조파 |
| 3 ㎒ | 200 V | 고조파 |
| 4 ㎒ | 100 V | 고조파 |
| 5 ㎒ | 50 V | 고조파 |
| 13.56 ㎒ | 1000 V | 기본 |
| 27.12 ㎒ | 100 V | 고조파 |
| 40.68 ㎒ | 50 V | 고조파 |
| 54.24 ㎒ | 20 V | 고조파 |
| 67.8 ㎒ | 10 V | 고조파 |
| 12.56 ㎒ | 50 V | 상호변조 |
| 14.56 ㎒ | 50 V | 상호변조 |
| 11.56 ㎒ | 200 V | 상호변조 |
| 15.56 ㎒ | 200 V | 상호변조 |
비-셀프-로킹 로크-인 증폭기들을 갖는 RF 센서들을 포함하는 개시된 RF 제어 회로들은 에칭 목적들을 위해, (i) 주파수들/위상들/진폭들과 (ii) 에칭 성능 (예를 들어, 균일성, 에칭 레이트, 등) 사이의 상관관계들에 기반하여 폐루프 제어를 선택적으로 측정하고 그리고/또는 수행하게 한다. 폐루프 제어를 위해, RF 제어 회로들은 RF 생성기 설정점들, 매칭 네트워크 임피던스들, 등을 조정함으로써 특정한 주파수들 (예를 들어, 5 ㎒) 에서 전압을 최소화하도록 튜닝될 수도 있다. 이들 조정들은 자동으로 또는 수동으로 이루어질 수도 있다. 개시된 RF 제어 회로들은 프로세싱 챔버로부터 나오는 검출된 신호가 표 1의 주파수들의 신호들의 구성일 때 관심있는 특정한 주파수 컴포넌트를 정확하고 독립적으로 측정할 수 있다.
도 4는 로크-인 증폭기 (402) 를 포함하고, ADC (404) 를 포함할 수도 있는 RF RMS 검출 회로 (400) 를 도시한다. RF RMS 검출 회로 (400) 는 도 3의 RF 검출기들 (344 및 351) 중 하나를 대체할 수도 있다. 로크-인 증폭기 (402) 는 비-셀프-로킹 증폭기이고, RF 소스 (406) 로부터, 예컨대 도 3의 신호 라인들/와이어들 (348, 349) 중 하나를 통해 RF 신호를 검출하는 RF 경로를 포함할 수도 있다. RF 경로는 전압 분할기 (410) 및 제 1 버퍼 A1를 포함한다. 전압 분할기 (410) 는 로크-인 증폭기 (402) 의 일부로서 포함되거나 분리될 수도 있다. 전압 분할기 (410) 는 레지스터들 RF 및 R2를 포함하고, RF 소스 (406) 와 접지 기준 단자 (412) 사이에 연결된다. 전압 분할기 (410) 가 레지스터 분할기로 도시되지만, 전압 분할기 (410) 는 광대역 커패시터 분할기 또는 커플링 코일일 수도 있다. 예를 들어, 1000:1 전압 분할기는 1000 V 내지 1 V로 변환할 수도 있다. 전압 분할기 (410) 는 모니터링되는 신호들의 스케일링을 설정한다. 또 다른 예로서, 전압 분할기 (410) 는 1500:1의 동적 범위 RF 센서를 1 내지 1500 V, 2 내지 3000 V 또는 10 내지 15000 V를 측정할 수 있는 RF 센서로 변환하기 위해 사용될 수도 있다. 전압 분할기 (410) 는 검출된 RF 신호의 전압을 감소시키고, DBM (414) 에 RF 전압 신호 VRF를 제공하는 제 1 버퍼 A1에 감소된 전압을 제공한다.
로크-인 증폭기 (402) 는 또한 RF 전력 소스 (또는 RF 생성기) (420) 및 제 2 버퍼 A2를 포함하는, 기준 LO 경로를 포함한다. 기준 LO 경로는 리미터 (422) 및/또는 LVDS-TTL 변환기 (424) 를 포함할 수도 있다. 기준 LO 경로의 출력은 LO 전압 신호 VLO이다. 도 1 및 도 2의 믹서들 (108, 214) 에 대해 상기 기술된 바와 같이, 믹서 (414) 는 RF 전압 신호 VRF 및 기준 LO 신호 VLO에 기반하여 중간 전압 신호 VIF를 생성한다. 중간 전압 신호 VIF는 저역 통과 필터 (430) 에 의해 필터링되고, 증폭기 회로 (432) 에 의해 증폭되고 ADC (404) 에 제공된다. 저역 통과 필터 (430) 는 레지스터 R3 및 커패시터 C1을 포함한다. 증폭기 회로 (432) 는 캘리브레이팅 가능한 오프셋 레지스터 R4, 증폭기 A3, 캘리브레이팅 가능한 이득 레지스터 R5 및 증폭기 A4를 포함한다. 저역 통과 필터 (430) 로부터 필터링된 신호가 증폭기 회로 (432) 에 제공된다. 레지스터 R4는 전압 공급 단자 (440) 와 접지 기준 단자 (412) 사이에 연결된다. 증폭기 회로 (432) 의 오프셋 및 이득은 R4 및 R5의 저항들을 조정함으로써 조정될 수도 있다. 증폭기 회로 (432) 의 출력이 레지스터 R6를 통해 ADC (404) 에 제공된다. 일 실시예에서, 로크-인 증폭기 (402) 는 전압 분할기 (410), 버퍼들 A, A2, 리미터 (422), LVDS-TTL 변환기 (424), 믹서 (414), 저역 통과 필터 (430) 및 증폭기 회로 (432) 를 포함한다. 로크-인 증폭기 (402) 는 ADC (404) 를 포함할 수도 있다.
도 5는 리미터 및/또는 LVDS-TTL 변환기 없이 로크-인 증폭기 (502) 를 포함하는 RF RMS 검출 회로 (500) 를 도시한다. RF RMS 검출 회로 (500) 는 도 3의 RF 검출기들 (344 및 351) 중 하나를 대체할 수도 있다. 로크-인 증폭기 (502) 는 RF 소스 (406) 로부터 RF 신호를 검출하는 RF 경로를 포함할 수도 있다. RF 경로는 전압 분할기 (410) 및 제 1 버퍼 A1를 포함한다. 전압 분할기 (410) 는 로크-인 증폭기 (502) 의 일부로서 포함되거나 분리될 수도 있다. 전압 분할기 (410) 는 레지스터들 R1 및 R2를 포함하고, RF 소스 (406) 와 접지 기준 단자 (412) 사이에 연결된다. 전압 분할기 (410) 는 DBM (414) 에 RF 전압 신호 VRF를 제공하는 제 1 버퍼 A1에 감소된 전압을 제공한다. 로크-인 증폭기 (502) 는 또한 RF 전력 소스 (또는 RF 생성기) (420) 및 제 2 버퍼 A2를 포함하는, 기준 LO 경로를 포함한다. 기준 LO 경로의 출력은 LO 전압 신호 VLO이다.
상기 기술된 바와 같이, 믹서 (414) 는 RF 전압 신호 VRF 및 기준 LO 신호 VLO에 기반하여 중간 전압 신호 VIF를 생성한다. 중간 전압 신호 VIF는 저역 통과 필터 (430) 에 의해 필터링되고, 증폭기 회로 (432) 에 의해 증폭되고, ADC (404) 에 제공된다. 저역 통과 필터 (430) 는 레지스터 R3 및 커패시터 C1을 포함한다. 증폭기 신호 (432) 는 캘리브레이팅 가능한 오프셋 레지스터 R4, 증폭기 A3, 캘리브레이팅 가능한 이득 레지스터 R5 및 증폭기 A4를 포함한다. 저역 통과 필터 (430) 로부터 필터링된 신호가 증폭기 신호 (432) 에 제공된다. 레지스터 R4는 전압 공급 단자 (440) 와 접지 기준 단자 (412) 사이에 연결된다. 증폭기 회로 (432) 의 오프셋 및 이득은 R4 및 R5의 저항들을 조정함으로써 조정될 수도 있다. 증폭기 회로 (432) 의 출력은 레지스터 R6를 통해 ADC (404) 에 제공될 수도 있다.
도 4 및 도 5에 도시된 바와 같이, 기준 LO 신호 VLO는 모든 평평하지 않은 진폭 응답을 제곱하고 제거하기 위해 입력부에 피딩되고 리미터를 통과할 수도 있고, 또는 대안적으로 사인파와 믹싱하기 위해 믹서 내로 직접 피딩될 수도 있다. 제곱하는 것은 평평하지 않은 진폭 오류들을 제거하지만, 복수의 주파수들을 갖는 Sinc 함수 (또는 sin x/x) 를 사용하여 다운컨버전 (downconversion) 을 도입한다. 그러나, 주파수 동적 범위에 걸쳐 안정한 사인파가 생성되고 믹서에 직접 공급되면, 단일 주파수에 대해 다운컨버전이 달성된다.
도 6은 RF 생성기 (602), 제 1 RF 센서 (604), 매칭 네트워크 (606), 제 2 RF 센서 (608) 및 기판 프로세싱 챔버 (610) 를 포함하는 RF RMS 검출 회로 (600) 를 도시한다. RF 생성기 (602) 는 도 3의 RF 전력 소스들 (316, 330) 각각을 대체할 수도 있고, DDS (Direct Digital Synthesis) 칩 (612) 및 전력 증폭기 (614) 를 포함할 수도 있다. DDS 칩 (612) 은 하나 이상의 채널들 (예를 들어, 채널 1 및 채널 2) 을 통해 출력되는 RF 신호들을 생성한다. 도시된 예에서, 채널 1은 RF 신호를 증폭하는 전력 증폭기 (614) 에 RF 신호를 제공한다. 증폭된 RF 신호는 이어서 매칭 네트워크 (606) 및 이어서 기판 프로세싱 챔버 (610) 에 제공된다. 전력 증폭기 (614) 는 프로그래밍 가능할 수도 있다. 기판 프로세싱 챔버 (610) 는 하나 이상의 RF 센서들 (예를 들어, RF 센서 (616)) 을 포함할 수도 있다.
RF 센서들 (604, 608, 616) 은 도 3의 RF 검출기들 (344, 351) 과 유사하게 동작하고 그리고/또는 이들을 대체할 수도 있고, 그리고/또는 도 4의 RF RMS 검출 회로 (400) 와 유사하게 구성될 수도 있다. RF 센서들 (604, 608, 616) 은 RF 센서들에 대한 일부 예시적인 위치들을 예시하기 위해 도시된다. RF 센서들 (604, 608, 616) 은 전력 증폭기 (614) 로부터, 매칭 네트워크 (606) 내로, 매칭 네트워크 (606) 로부터, 기판 프로세싱 챔버 (610) 내로 그리고/또는 기판 프로세싱 챔버 (610) 내에서 RF 신호들을 검출하기 위해 통합될 수도 있다. 채널 2는 RF 센서들 (604, 608, 616) 각각에 기준 LO 신호를 제공하기 위해 사용될 수도 있다. 기준 LO 신호는 록 온 (lock on) 하기 위해 RF 센서들 (604, 608, 616) 에 대한 선택된 기준 주파수일 수도 있다. 기준 LO 신호는 전력 증폭기 (614) 에 제공된 RF 신호와 동일하거나 상이한 주파수일 수도 있다. LO 신호의 주파수는 DDS 칩에 의해 그리고/또는 제어기 (예를 들어, 도 3의 제어기 (346)) 에 의해 선택될 수도 있다.
DDS 칩 (612) 및/또는 전력 증폭기 (614) 는 프로그래밍 가능한 주파수들 및 위상들로 펄싱된 RF 신호들을 생성할 수도 있다. DDS 칩 (612) 및/또는 전력 증폭기 (614) 는 상이한 펄스 폭들 및 상이한 주파수들에 대해 RF 신호를 진폭 변조할 수도 있다. 이는 상이한 주파수들에 대해 2 개 이상의 상이한 펄스 폭들을 포함할 수도 있다. DDS 칩 (612) 은 펄스 시퀀스 각각에 대한 펄스 폭 각각에 대해 대응하는 위상을 결정할 수도 있다. DDS 칩 (612) 및/또는 전력 증폭기 (614) 는 생성된 RF 신호의 주기 당 펄스 폭 및/또는 진폭 당 주파수 변조를 수행할 수도 있다. DDS 칩 (612) 및/또는 전력 증폭기 (614) 는 펄스 폭들 사이의 주파수 변조를 수행할 수도 있고 그리고/또는 펄스 폭들 사이의 주파수의 변화의 주파수 변조 레이트를 조정할 수도 있다.
도 7은 복수의 RF 생성기들 (702, 704, 706), 매칭 네트워크 (708), RF 센서 (710) 및 기판 프로세싱 챔버 (712) 를 포함하는 RF 프로세싱 회로 (700) 를 도시한다. RF 생성기들 (702, 704, 706) 은 도 6의 RF 생성기 (602) 와 유사하게 구성되고 동작할 수도 있다. RF 생성기들 (702, 704, 706) 은 각각의 DDS 칩들 (720, 722, 724), 채널들, 및 전력 증폭기들 (730, 732, 734) 을 포함한다.
전력 증폭기들 (730, 732, 734) 의 출력들은 전력 증폭기들 (730, 732, 734) 의 수신된 출력들을 결합할 수도 있고 기판 프로세싱 챔버 (712) 에 결과적인 RF 신호를 공급할 수도 있는, 매칭 네트워크 (708) 에 제공된다. 전력 증폭기들 (730, 732, 734) 에 의해 제공된 RF 신호들 각각은 DDS 칩들 (720, 722, 724) 에 공급되고 그리고/또는 내부에 생성된 각각의 기준 클록 신호들에 기반하여 생성될 수도 있다. 결과로서, RF 생성기들 (702, 704, 706) 이 동일한 설정 주파수 기반의 RF 신호들을 매칭 네트워크 (708) 에 공급하면, DDS 칩들 (720, 722, 724) 의 컴포넌트 및/또는 동작들의 차들 (예를 들어, DDS 칩들 (720, 722, 724) 사이의 제작 차들) 은 약간 상이한 주파수들을 갖는 RF 신호들을 발생시킬 수 있다. 이는 오류의 가능한 원인이다.
이 예에서, RF 생성기 (702) 의 채널 2의 출력이 기준 LO 신호 VLO로서 RF 센서 (710) 에 제공된다. RF 센서 (710) 는 도 3 내지 도 6에 개시된 다른 RF 센서들과 유사하게 구성되고 그리고/또는 동작할 수도 있다.
도 8은 복수의 RF 생성기들 (802, 804, 806), 매칭 네트워크 (808), RF 센서 (810), 기판 프로세싱 챔버 (812), 스위치 (또는 멀티플렉서) (814) 및 제어기 (816) 를 포함하는 RF 프로세싱 회로 (800) 를 도시한다. RF 생성기들 (802, 804, 806) 은 도 6의 RF 생성기 (602) 와 유사하게 구성되고 동작할 수도 있다. RF 생성기들 (802, 804, 806) 은 각각의 DDS 칩들 (820, 822, 824), 채널들, 및 전력 증폭기들 (830, 832, 834) 을 포함한다.
전력 증폭기들 (830, 832, 834) 의 출력들은 전력 증폭기들 (830, 832, 834) 의 수신된 출력들을 결합할 수도 있고 결과적인 RF 신호를 기판 프로세싱 챔버 (812) 에 공급할 수도 있는, 매칭 네트워크 (808) 에 제공된다. 전력 증폭기들 (830, 832, 834) 에 의해 제공된 RF 신호들 각각은 DDS 칩들 (820, 822, 824) 에 공급되고 그리고/또는 내부에 생성된 각각의 기준 클록 신호들에 기반하여 생성될 수도 있다. 결과로서, RF 생성기들이 동일한 설정 주파수 기반의 RF 신호들을 매칭 네트워크 (808) 에 공급하면, DDS 칩들의 컴포넌트 및/또는 동작들의 차들 (예를 들어, DDS 칩들 (820, 822, 824) 사이의 제작 차들) 은 약간 상이한 주파수들을 갖는 RF 신호들을 발생시킬 수 있다. 이는 오류의 가능한 원인이다.
이 예에서, RF 생성기들 (802, 804, 806) 의 채널 2 각각의 출력이 기준 LO 신호로서 스위치 (814) 에 제공된다. 제어기 (816) 는 RF 생성기들 (802, 804, 806) 의 채널 2 출력들 중 하나로부터 기준 LO 신호를 선택하도록 스위치 (814) 의 동작을 제어한다. 스위치 (814) 의 출력이 기준 LO 신호 VLO로서 RF 센서 (810) 에 제공된다. RF 센서 (810) 는 도 3 내지 도 6에 개시된 다른 RF 센서들과 유사하게 구성되고 그리고/또는 동작할 수도 있다.
도 8의 구성은 전력 증폭기 (830, 832, 834) 로부터 RF 신호들의 기본 주파수 및 고조파들을 정확하게 측정할 수 있게 한다. 이 구성은 그러나 상호변조 주파수들 (예를 들어, 
, 
는 주파수이고, 
및 
각각은 전력 증폭기 (830, 832, 834) 로부터 생성된 RF 신호들 중 하나의 주파수 또는 그의 고조파임) 을 측정하는데 오류의 원인일 수도 있다.
도 9는 도 8의 스위치 (814) 및 제어기 (816) 를 대체하는 제어기 (901) 를 제외하고, 도 8의 RF 프로세싱 회로 (800) 와 유사한 RF 프로세싱 회로 (900) 를 도시한다. RF 프로세싱 회로 (900) 는 RF 생성기들 (802, 804, 806), 매칭 네트워크 (808), RF 센서 (810), 기판 프로세싱 챔버 (812), 및 제어기 (901) 를 포함한다. RF 생성기들 (802, 804, 806) 은 DDS 칩들 (820, 822, 824), 채널들, 및 전력 증폭기들 (830, 832, 834) 을 포함한다.
이 예에서, RF 생성기들 (802, 804, 806) 의 채널 2 각각의 출력이 기준 LO 신호 VLO로서 제어기 (901) 에 제공된다. 제어기 (901) 는 RF 센서 (810) 로 전송할 RF 생성기 (802, 804, 806) 의 출력을 선택한다.
도 10은 RF 생성기들 (1002, 1004, 1006), 매칭 네트워크 (1008), RF 센서들 (1010, 1012, 1014) 및 기판 프로세싱 챔버 (1016) 를 포함하는 RF 프로세싱 회로 (1000) 를 도시한다. RF 생성기들 (1002, 1004, 1006) 은 도 6의 RF 생성기 (602) 와 유사하게 구성되고 동작할 수도 있다. RF 생성기들 (1002, 1004, 1006) 은 각각의 DDS 칩들 (1020, 1022, 1024), 채널들, 및 전력 증폭기들 (1030, 1032, 1034) 을 포함한다.
전력 증폭기들 (1030, 1032, 1034) 의 출력들은 전력 증폭기들 (1030, 1032, 1034) 의 수신된 출력들을 결합할 수도 있고 결과적인 RF 신호를 기판 프로세싱 챔버 (1016) 에 공급할 수도 있는, 매칭 네트워크 (1008) 에 제공된다. 전력 증폭기들 (1030, 1032, 1034) 에 의해 제공된 RF 신호들 각각은 DDS 칩들 (1020, 1022, 1024) 에 공급되고 그리고/또는 내부에 생성된 각각의 기준 클록 신호들에 기반하여 생성될 수도 있다.
이 예에서, 매칭 네트워크 (1008) 의 출력이 RF 센서들 (1010, 1012, 1014) 각각에 제공된다. RF 센서들 (1010, 1012, 1014) 의 출력들은 기판 프로세싱 챔버들 (1016) 의 동일한 전극 또는 상이한 전극들에 제공될 수도 있다. RF 생성기들 (1002, 1004, 1006) 각각의 채널 2의 출력이 RF 센서들 (1010, 1012, 1014) 각각의 센서에 기준 LO 신호 VLO로 제공된다. RF 센서들 (1010, 1012, 1014) 은 도 3 내지 도 6에 개시된 다른 RF 센서들과 유사하게 구성되고 그리고/또는 동작할 수도 있다.
도 10의 구성에서, 기본 주파수 및 고조파들은 RF 센서들 (1010, 1012, 1014) 에 의해 정확하게 측정될 수 있다. 상이한 시간 베이스들로부터의 상호변조 주파수들 (예를 들어, 
은 주파수이고, 
및 
각각은 전력 증폭기들 (1030, 1032, 1034) 로부터 생성된 RF 신호들 중 하나의 주파수 또는 이들의 고조파) 은 오류의 원인일 수도 있다.
도 11은 동일한 RF 입력 클록 신호에 동기화된 생성기들을 갖는 RF 프로세싱 회로 (1100) 를 도시한다. RF 프로세싱 회로 (1100) 는 동일한 RF 입력 클록 신호를 수신하고 이에 기반하여 동작하는 DDS 칩 각각을 제외하고, 도 7의 RF 프로세싱 회로 (700) 과 유사하게 구성된다. RF 프로세싱 회로 (1100) 는 복수의 RF 생성기들 (1102, 1104, 1106), 매칭 네트워크 (1108), RF 센서 (1110) 및 기판 프로세싱 챔버 (1112) 를 포함한다. RF 생성기들 (1102, 1104, 1106) 는 각각의 DDS 칩들 (1120, 1122, 1124), 채널들, 및 전력 증폭기들 (1130, 1132, 1134) 을 포함한다.
전력 증폭기들 (1130, 1132, 1134) 의 출력들은 전력 증폭기들 (1130, 1132, 1134) 의 수신된 출력들을 결합할 수도 있고 기판 프로세싱 챔버 (1112) 에 결과적인 RF 신호를 공급할 수도 있는, 매칭 네트워크 (1108) 에 제공된다. 전력 증폭기들 (1130, 1132, 1134) 에 의해 제공된 RF 신호들 각각은 RF 기준 클록 소스 (1136) 로부터 RF 입력 클록 신호에 기반하여 생성된다. RF 기준 클록 소스 (1136) 는 마스터 RF 클록으로 지칭될 수도 있다. 모든 DDS 칩들 (1120, 1122, 1124) 이 동일한 마스터 RF 클록에 기반하여 클록킹되기 (clocked) 때문에, 고조파들 및 상호변조 주파수들에 관한 오류의 원인이 없다.
이 예에서, 제 1 RF 생성기 (1102) 의 채널의 출력이 기준 LO 신호 VLO로서 RF 센서 (1110) 에 제공된다. RF 센서 (1110) 는 도 3 내지 도 6에 개시된 다른 RF 센서들과 유사하게 구성되고 그리고/또는 동작할 수도 있다. 도 11의 구성은 기본 주파수, 고조파 주파수들 및 상호변조 주파수들을 측정하기 위해 사용될 수도 있다.
도 12는 RF 생성기 (1202), 매칭 네트워크 (1204), RF 센서 (1206) 및 기판 프로세싱 챔버 (1208) 를 포함하는 RF 프로세싱 회로 (1200) 를 도시한다. RF 생성기 (1202) 는 전력 증폭기들 (1212, 1214, 1216) 을 통해 매칭 네트워크 (1204) 에 RF 신호들을 공급하는 복수의 채널들 (예를 들어, 채널 1 내지 채널 3) 을 갖는 DDS 칩 (1210) 을 포함한다. 채널들 중 하나 (예를 들어, 채널 4) 는 기준 LO 신호 VLO로서 RF 센서 (1206) 에 제공된다.
도 12의 예에서, 전력 증폭기들 (1212, 1214, 1216) 각각은 매칭 네트워크 (1204) 에 상이한 RF 주파수들을 출력할 수도 있다. RF 신호들이 동일한 DDS 칩 (1210) 에 의해 생성되기 때문에, RF 신호들은 동일한 시간 베이스 및/또는 RF 기준 클록 소스를 기반으로 할 수도 있다. DDS 칩 (1210) 은 DDS 칩 (1210) 또는 제어기 (예를 들어, 본 명세서에 개시된 제어기들 중 임의의 하나) 에 의해 선택될 수도 있는 RF 센서 (1206) 에 기준 LO 신호 VLO를 제공할 수도 있다. 기준 LO 신호 VLO는 RF 신호들 중 하나와 동일한 주파수, 이들의 고조파 및/또는 상호변조 주파수일 수도 있다.
각각의 채널들에 의해 매칭 네트워크 (1204) 에 제공된 RF 전압 신호 VRF는 기본 주파수들, 고조파 주파수들, 상호변조 주파수들 및 대응하는 위상 시프트들로 이루어진 복잡한 비선형 구성을 갖는다. 매칭 네트워크 (1204) 의 출력은 방정식 4에 의해 나타낼 수도 있다.
채널 1 내지 채널 4로부터 출력된 신호들 각각은 각각의 주파수들 f1, f2, f3, f4, 위상들 
, 
, 
, 
및 진폭들 A1, A2, A3, A4을 갖는다. 주파수 f4는 f1, f2, f3, 고조파들 (예를 들어, f1, f2, f3의 배수들), 상호변조 주파수들 (예를 들어, f1 ± f2, f1 ± 2 f2, f1 ± 3 f2, f2 ± f3, f1 ± f3, 등) 을 포함하는 임의의 선택된 주파수로 설정될 수도 있다. 동작 동안, 채널 4로부터의 신호의 위상은 이하에 더 기술된 바와 같이, 센서 출력 최대 MAX 또는 최소 MIN을 찾기 위해 스윕핑될 (swept) 수도 있다. 이는 미리 설정되거나 미리 결정된 학습된 값들을 사용하여 시작할 수도 있다. 주파수들 f1, f2, f3, f4, 위상들 
, 
, 
, 
및 진폭들 A1, A2, A3, A4의 값들은 대응하는 플라즈마 프로세싱 시스템의 동작 동안 연속하여 변할 수도 있다. 폐루프 제어 알고리즘이 f4, 
, 및 A4를 제어하기 위해 사용될 수도 있다.
도 13은 RF 생성기 (1302), 매칭 네트워크 (1304), 기판 프로세싱 챔버 (1308), RF 센서 (1310) 및 제어기 (1312) 를 포함하는 RF 프로세싱 회로 (1300) 를 도시한다. RF 생성기 (1302) 는 필터들 (예를 들어, 필터 1 내지 필터 3) 및 전력 증폭기들 (1313, 1314, 1316) 을 통해 매칭 네트워크 (1304) 에 RF 신호들을 공급하는 복수의 채널들 (예를 들어, 채널 1 내지 채널 3) 을 갖는 DDS 칩 (1314) 을 포함한다. 채널들 중 하나 (예를 들어, 채널 4) 는 필터 (예를 들어, 필터 4) 및 클록 증폭기 (1318) 를 통해 RF 센서 (1310) 에 기준 LO 신호 VLO를 제공한다. 필터들 및 클록 증폭기가 일부 실시예들 (예를 들어, 도 6 내지 도 12의 실시예들) 에서 통합되는 것으로 도시되지 않지만, 유사한 필터들 및/또는 유사한 클록 증폭기들은 일부 실시예들에서 통합될 수도 있다.
DDS 칩 (1314) 은 기준 클록 소스 (1322) 로부터 RF 기준 클록 신호를 수신하는 PLL (Phase Lock Loop) (1320) 을 더 포함한다. PLL (1320) 은 PLL의 출력이 RF 기준 클록 신호의 복수의 주파수인 주파수를 갖도록, 주파수 업컨버터 (upconverter) (또는 주파수 곱셈기) 로서 동작할 수도 있다. PLL (1320) 의 출력이 채널들 각각에 PLL (1320) 의 출력을 제공하는 스플리터 (splitter) (1324) 에 제공된다.
제어기 (1312) 는 RF 생성기 (1302), DDS 칩 (1314), RF 기준 클록 소스 (1322), PLL (1320), PA들 (1313, 1314, 1316), 및 클록 증폭기 (1318) 의 동작들 제어할 수도 있다. 이는: RF 기준 클록 신호의 주파수의 선택; PLL (1320) 에 의해 수행된 주파수 업컨버전 (upconversion) 의 양; 전력 증폭기들 (1313, 1314, 1316) 과 연관된 진폭 및/또는 주파수 변조 파라미터들; 클록 증폭기 (1318) 의 증폭; 등을 포함할 수도 있다. 이들 아이템들은 하나 이상의 중개 디바이스들 (예를 들어, 중개 디바이스 (1326)) 을 통해 RF 생성기 (1302) 에 제공될 수도 있다. 중개 디바이스들은 제어기 (1312) 와 RF 생성기 (1302) 사이에 연결된 네트워크 디바이스들일 수도 있다. 하나 이상의 중개 디바이스들은 또한 RF 생성기 (1302) 와 RF 센서 (1310) 사이 및/또는 RF 센서 (1310) 와 제어기 (1312) 사이 (예를 들어, 중개 디바이스들 (1328, 1330)) 에 연결될 수도 있다. 중개 디바이스들은 이더넷 (Ethernet) 프로토콜들에 따라 동작하는 이더넷 디바이스들 및/또는 다른 통신 프로토콜들에 따라 동작하는 다른 네트워크 디바이스들일 수도 있다. 중개 디바이스들은 RF 생성기 (1302), RF 센서 (1310), 및/또는 제어기 (1312) 로부터 이격되어 원격으로 (remotely) 위치될 수도 있다. 중개 디바이스들이 다른 도면들에 도시되지 않지만, 중개 디바이스들은 본 명세서에 개시된 다른 RF 생성기들, RF 센서들, 제어기들 및/또는 스위치들, 멀티플렉서들, 등과 같은 다른 회로 엘리먼트들 사이에 배치될 수도 있다.
DDS 칩 (1314) 은 채널들 각각에 전용인 레지스터들을 가질 수도 있다. 채널들 각각의 레지스터들은 주파수, 위상 및/또는 진폭 값들을 저장할 수도 있다. DDS 칩 (1314) 의 출력 필터들 및/또는 필터 1 내지 필터 4는 채널들 및/또는 필터들로부터의 신호들이 신호들의 주파수들이 변경될 때 진폭이 변경되지 않는, 진폭 평평한 출력 신호들을 유지하기 위해 사용될 수도 있다. 신호들의 진폭들은 신호들의 주파수에 독립적이다. 이는 생성되고 그리고/또는 모니터링되는 주파수들의 대역폭에 대해 적어도 참일 수도 있다.
도 14는 2 개 이상의 RF 생성기들 (예를 들어, RF 생성기들 (1401, 1402)), 각각의 매칭 네트워크들 (예를 들어, 매칭 네트워크들 (1403, 1404)), 기판 프로세싱 챔버 (1406), RF 센서 (1408) 및 제어기 (1410) 를 포함하는 RF 프로세싱 회로 (1400) 를 도시한다. RF 생성기들 각각은 도 13의 RF 생성기 (1302) 와 유사하게 구성될 수도 있다. RF 생성기들 각각은 필터들 (예를 들어, 필터 1 내지 필터 3) 및 전력 증폭기들 (예를 들어, 전력 증폭기들 (1430, 1431, 1432, 1440, 1441, 1442)) 을 통해 매칭 네트워크들에 RF 신호들을 공급하는 복수의 채널들 (예를 들어, 채널 1 내지 채널 3) 을 갖는 DDS 칩 (예를 들어, DDS 칩들 (1420, 1422)) 을 포함한다. DDS 칩들 중 하나의 채널들 중 하나 (예를 들어, 채널 4) 는 필터 (예를 들어, 제 1 RF 생성기 (1401) 의 필터 4) 및 클록 증폭기 (1450) 를 통해 RF 센서 (1408) 에 기준 LO 신호 VLO를 제공할 수도 있다.
DDS 칩들 (1421, 1422) 각각은 기준 클록 소스 (예를 들어, 기준 클록 소스 (1464)) 로부터 RF 기준 클록 신호 RefSync를 수신하는 PLL (예를 들어, PLL들 (1460, 1462)) 을 더 포함할 수도 있다. 기준 클록 소스는 프로그래밍될 수도 있고 그리고/또는 RF 기준 클록 신호 RefSync의 주파수 및/또는 듀티 사이클은 제어기 (1410) 를 통해 설정될 수도 있다. RF 기준 클록 신호 RefSync는 RF 생성기들 각각이 동일한 기준 클록 주파수를 기반으로 동작하도록 RF 생성기들을 동기화한다. PLL의 출력이 대응하는 RF 기준 클록 신호의 복수의 주파수인 주파수를 갖도록, PLL들 각각은 주파수 업컨버터 (또는 주파수 곱셈기) 로 동작할 수도 있다. PLL들의 위상들은 위상 동기화 신호 PLLSync를 통해 동기화될 수도 있다. DDS 칩들 중 하나는 마스터로 동작할 수도 있고, 다른 DDS 칩들은 슬레이브들 (slaves) 로 동작하고 마스터 DDS 칩의 위상과 매칭하도록 대응하는 위상들을 조정할 수도 있다. PLL들의 출력들은 DDS 칩들의 채널들에 PLL들의 출력들을 제공하는 스플리터들 (예를 들어, 스플리터들 (1468, 1470)) 에 제공된다.
제어기 (1410) 는 RF 생성기들 (1401, 1402), DDS 칩들 (1420, 1422), RF 기준 클록 소스 (1464), PLL들 (1460, 1462), PA들 (1430, 1431, 1432, 1440, 1441, 1442), 및 클록 증폭기들 (1450, 1452) 의 동작을 제어할 수도 있다. 이는: RF 기준 클록 신호의 주파수의 선택; PLL들 (1460, 1462) 에 의해 수행된 주파수 업컨버전의 양; 전력 증폭기들 (1430, 1431, 1432, 1440, 1441, 1442) 과 연관된 증폭 및/또는 주파수 변조 파라미터들; 클록 증폭기들 (1450, 1452) 의 증폭; 등을 포함할 수도 있다.
매칭 네트워크들의 출력들은 예를 들어, 기판 프로세싱 챔버 (1406) 내의 컴포넌트들에 제공될 수도 있다. 예로서, 출력들은 기판 지지부 (1480) 에 제공될 수도 있다. RF 센서 (1480) 는 전극 (1482) 을 통해 기판 지지부 (1480) 의 RF 신호들을 검출할 수도 있다. 단일 RF 센서 (1408) 가 도시되지만, 임의의 수의 RF 센서들이 포함될 수도 있다. 제어기 (1410) 는 예를 들어, 도 13에 대해 상기 기술된 바와 같이 RF 센서 (1408) 의 출력을 수신하고 수신된 출력에 기반하여 RF 생성기들의 동작들을 제어할 수도 있다.
도 15는 RF 생성기 (1502), 매칭 네트워크 (1504), RF 센서 (1506), 기판 프로세싱 챔버 (1508) 및 제어기 (1510) 를 포함하는 RF 프로세싱 회로 (1500) 를 도시한다. RF 생성기 (1502) 는 전력 증폭기들 (1512, 1514, 1516) 을 포함한다. 제어기 (1510) 는 채널들 (예를 들어, 채널 1 내지 채널 4) 을 갖는 DDS 칩 (1520) 을 포함한다. 제어기 (1510) 는 DDS 칩 (1520) 의 동작을 제어할 수도 있다. DDS 칩 (1520) 은 전력 증폭기들 (1512, 1514, 1516) 에 의해 증폭될 RF 신호들을 생성할 수도 있고, 이어서 매칭 네트워크 (1504) 로 제공할 수도 있다. DDS 칩 (1520) 의 채널들 중 하나 (예를 들어, 채널 4) 는 RF 센서 (1506) 에 기준 LO 신호 VLO를 제공할 수도 있다. 제어기 (1510) 는 기준 LO 신호 VLO의 주파수의 선택을 제어할 수도 있다. 단일 RF 생성기가 도시되지만, 임의의 수의 RF 생성기들이 포함될 수도 있고 제어기 (1510) 에 의해 제어될 수도 있다. 제어기 (1510) 는 RF 생성기 각각에 대해 지정된 DDS 칩을 포함할 수도 있고, 또는 하나 이상의 RF 생성기들의 세트 각각에 대한 DDS 칩을 포함할 수도 있다.
도 15의 구성에 대해, 제어기 (1510) 는 RF 생성기들의 RF 주파수, 위상 및 진폭 그리고 대응하는 채널들을 제어한다. 제어기 (1510) 는 또한 RF 센서 (1506) 에 제공된 기준 LO 신호 VLO의 선택된 주파수, 위상 및/또는 진폭을 제어한다.
DDS (또는 대안적인 저 전압 파형 생성기) 는 
와 
사이의 초기 타겟의 피드포워드 (feedforward) 예측을 제공하기 위해 기준 LO 신호 VLO를 제어하도록 사용될 수도 있다. 이는 기준 LO 신호 VLO의 위상을 튜닝할 필요성을 제거할 수도 있다.
도 16은 RF 생성기 (1602), 매칭 네트워크 (1604), RF 센서 (1606), 기판 프로세싱 챔버 (1608) 및 제어기 (1610) 를 포함하는 RF 프로세싱 회로 (1600) 를 도시한다. RF 생성기 (1602) 는 DDS 칩 (1612) 및 전력 증폭기 (1614) 를 포함한다. RF 센서 (1606) 는 위상 독립적인 로크-인 증폭기 (1620) 및 ADC (1622) 를 포함한다. 위상-독립적인 로크-인 증폭기 (1620) 는 제 1 믹서 (또는 곱셈기) (1624), 제 2 믹서 (또는 곱셈기) (1626), 제 1 저역 통과 필터 LPF1, 제 2 저역 통과 필터 LPF2, 및 위상 시프터 (1630) 를 포함한다.
DDS 칩 (1612) 은 채널들 (예를 들어, 채널 1 및 채널 2) 을 포함한다. 예로서, 채널 1의 출력은 전력 증폭기 (1614) 에 제공된다. 전력 증폭기 (1614) 의 출력이 매칭 네트워크 (1604) 에 제공된다. 매칭 네트워크 (1604) 의 출력은 믹서들 (1624, 1626) 각각에 제공된다. 채널 2는 제 1 믹서 (1624) 및 위상 시프터 (1630) 에 제공되는 기준 LO 신호 VLO를 출력할 수도 있다. 위상 시프터 (1630) 는 기준 LO 신호 VLO를 90° 위상 시프팅한다. 위상 시프터 (1630) 의 출력이 제 2 곱셈기 (1626) 에 제공된다. 믹서들 (1624, 1626) 의 출력들은 저역 통과 필터들 LPF1, LPF2에 각각 제공된다. 저역 통과 필터들 LPF1, LPF2의 출력들은 ADC (1622) 에 제공된다. 제어기 (1610) 는 ADC (1622) 로부터 디지털 출력 신호를 수신하고, 디지털 출력 신호에 기반하여 RF 생성기 (1602) 의 동작을 제어할 수도 있다.
도 16의 구성은 기준 LO 신호 VLO를 수신하고, (i) 검출된 RF 신호 VRF로 기준 LO 신호 VLO를 승산하고 (ii) 검출된 RF 신호 VRF로 기준 LO 신호 VLO의 90° 위상 시프트된 버전을 승산하는 듀얼 채널 센서를 포함한다. 매칭 네트워크 (1604) 의 출력은 
로 나타낼 수도 있다. 채널 2의 출력은 
로 나타낼 수도 있다. LPF1의 출력 전압 V1은 방정식 5에 의해 나타낼 수도 있다. LPF2의 출력 전압 V2는 방정식 6에 의해 나타낼 수도 있다. V1 및 V2의 조합은 방정식 7에 의해 나타낼 수도 있다.
서로 90° 이위상인, 2 개의 직각 위상 (quadrature) LO들을 사용한 측정은, 위상 오류 또는 
오류를 제거한다.
동일한 입력을 측정하는 듀얼 채널 RF 센서를 사용하고 제 2 채널 (또는 LO 채널) 위상 
을 90°만큼 위상 시프팅함으로써, 사인 및 코사인 관계 모두를 생성한다. 채널들 모두의 크기를 취함으로써, 
항을 제거하는 위상 독립적인 로크-인 증폭기가 제공된다.
또 다른 예로서, 도 16의 채널 2의 출력 (즉, 기준 LO 신호 VLO) 은 제 1 믹서 (1624) 의 입력부에 제공되고, 제 2 믹서 (1626) 의 입력부에 제공되지 않을 수도 있다. 이 예에 대해, DDS 칩 (1612) 은 채널 2의 출력부 대신 제 2 믹서 (1626) 의 입력부에 연결하는 제 3 채널 (채널 3) 을 포함할 수도 있다. 채널 3은 기준 LO 신호 VLO를 90° 위상 시프팅할 수도 있고, 위상 시프팅된 기준 LO 신호 VLO를 제 2 믹서 (1626) 에 제공할 수도 있다.
도 16에 도시되지 않지만, 전압 분할기 (예를 들어, 도 4의 전압 분할기 (410)) 및 버퍼 (예를 들어, 도 4의 버퍼 A1) 는 매칭 네트워크 (1604) 와 믹서들 (1624, 1626) 사이에 연결될 수도 있다. 또한, 도 16에 도시되지 않지만, 버퍼 (예를 들어, 도 4의 버퍼 A2) 는 (i) 채널 2와 (ii) 믹서 (1624) 및 위상 시프터 (1630) 사이에 연결될 수도 있다.
본 명세서에 개시된 시스템들은 수많은 방법들을 사용하여 동작될 수도 있고, 예시적인 방법이 도 17에 예시된다. 도 17에서, RF 제어 회로를 동작하는 방법이 도시된다. 이하의 동작들이 주로 도 1 및 도 4 내지 도 16의 구현예들에 대해 기술되지만, 동작들은 본 개시의 다른 구현예들에 적용하기 위해 쉽게 수정될 수도 있다. 동작들은 반복적으로 수행될 수도 있다. 이하의 동작들이 한 번에 단일 RF 주파수를 모니터링하는 것에 대해 기술되지만, 임의의 수의 RF 주파수들이 동일한 시간의 기간 동안 모니터링될 수도 있다. 제어기 (예를 들어, 본 명세서에 개시된 하나 이상의 제어기들) 가 복수의 주파수들을 반복적으로 선택하는 것을 통해 시간 다중화 (time multiplex) 할 수도 있고, 주파수들 각각은 미리 결정된 기간 내의 각각의 시간 슬롯들 동안 모니터링된다. 일 실시예에서, 특정한 주파수들은 다른 주파수들보다 보다 길고 그리고/또는 보다 많은 시간 슬롯들로 제공된다.
방법은 (1700) 에서 시작될 수도 있다. (1702) 에서, 제어기는 플라즈마 프로세싱 시스템에 대한 레시피 파라미터들 및/또는 현재 동작 파라미터들을 결정할 수도 있다. 이는 RF 전압들, 주파수들, 위상들, 펄스 폭들, 진폭 및/또는 주파수 변조 파라미터들, 펄싱 파라미터들, 가스 및 혼합물 조성들, 컴포넌트 온도들 및 가스 온도들을 포함하는 동작 온도들, 가스 압력들, 등을 포함할 수도 있다.
(1704) 에서, 제어기, 시스템 작동기, DDS 칩, 또는 다른 디바이스가 모니터링할 주파수 
를 선택할 수도 있다. 이는 외부 LO 클록을 조정함으로써 달성될 수도 있다. 이것을 설정한 후, 방정식 1은 이하의 방정식 12가 된다. 일 실시예에서, 사용자는 특정한 주파수, 예를 들어 
를 설정한다. 자동 주파수 튜닝 워드가 주파수 오류들을 감소시키고 그리고/또는 방지하기 위해 DDS 칩 내에 프로그래밍될 수도 있다.
(1706) 에서, 제어기, 시스템 작동기, DDS 칩 또는 다른 디바이스가 레시피 파라미터들, 현재 동작 파라미터들, 및/또는 선택된 주파수에 기반하여 시작 위상을 선택할 수도 있다. 제어기, 시스템 작동기, DDS 칩, 또는 다른 디바이스는 RF 센서 판독이 최대값 또는 최소값 (cos (0) = 1 또는 cos (180) = -1) 일 때까지 
를 튜닝할 수도 있다. 시작 위상은 제어기의 메모리에 저장된 과거 값들에 기반할 수도 있다. 위상 
은 통상적으로 플라즈마 프로세싱 시스템을 통한 위상 시스템 및 대응하는 플라즈마 효과에 관련되기 때문에 알려지지 않았고, 위상 
는 튜닝된다. 이는 간단한 검색 알고리즘을 제공하는 최대값 cos (0) = 1 또는 최소값 cos (180) = -1에 대한 코사인 오류 함수를 모니터링함으로써 달성될 수도 있다. 에칭 툴들에서 이 계측 접근법을 구현하는 어려움은 RF 생성기 및 RF 센서 관계의 시스템 레벨의 어려움으로부터 비롯된다.
문제들 요약
첫 번째 문제는 
프로그래밍에서 발생된다. 이들 2 개의 주파수들이 정확히 동일하지 않으면, RF 센서는 의도한 대로 직류 신호가 아닌 보다 낮은 비트 주파수로 관심있는 RF 신호를 다운컨버전한다. 동일한 시간 베이스가 사용되지 않으면, 정확히 동일한 주파수의 기준 LO 신호를 생성하는 것은 어렵다. AFT (Auto-Frequency Tuning) 을 하는 RF 생성기들을 갖는 에칭 시스템들에서, RF 주파수는 빠르게 그리고 자주 변한다. 따라서 
를 프로그래밍하는 것은 문제가 될 수 있다. 또한, 고조파들 및 상호변조 주파수들에 관심을 두면, 정확한 주파수가 필요하고 이들 주파수들이 AFT로 인해 빠르게 변하기 때문에 고조파들 (예를 들어, 
, 등) 또는 상호변조 주파수들 (예를 들어, 
) 을 프로그래밍하는 능력은 어려워진다. 생성기가 AFT 하에서 동작할 때 RF 신호의 위상이 얼마나 시프팅하는지에 대한 근본적인 이해는 이하의 종속성 
이 참이기 때문에 필요하다. RF 제어 회로가 
을 목표로 하기 때문에, 위상 
가 안정되지 않거나 
와 함께 제어되지 않으면, RF 센서는 단순히 
가 스위핑된 코사인 함수를 추적한다.
두 번째 문제는 
= k (주파수와 무관한 상수) 라고 가정할 때 발생할 수 있다. 고주파수가 모니터링되면, 이 가정은 전압 진폭 또는 
가 상수가 아니게 만드는 주파수 종속성이 있을 것이기 때문에 참이 아닐 수도 있다. 따라서, 본 명세서에 개시된 예에 의해 해결된 문제는 넓은 주파수 동적 범위 (예를 들어, 1 ㎒ 내지 100 ㎒) 에 걸쳐 프로그래밍 가능한 클록을 생성하고, 진폭의 큰 변화 없이 
를 제공하는 것이다. 유효하도록, RF 센서는 1 ％보다 큰 정확도를 가져야 하고, 
가 주파수와 함께 가변하면, 오류가 도입된 것이다.
세 번째 문제는 검출된 RF 신호들에서 일정한 진폭을 유지하는 동안 넓은 범위의 주파수들에 걸쳐 RF 신호들을 측정할 필요성에 관련된다. 또한, RF 생성기들은 종래에 RF 클록 시간 베이스들에 독립적으로 실행된다. 또한, 펄스 인가 시, RF 신호들은 비동기이다 (asynchronous). 따라서 멀티 RF 생성기 툴들에서, RF 생성기 각각의 출력을 개별적으로 그리고/또는 대응하는 상호변조 주파수들을 측정하는 능력은 RF 생성기들의 개별적인 시간 베이스들로 인해 어려울 수 있다. 이는 이하에 네 번째 문제로 참조된다.
문제들의 해결방안들
첫 번째 문제에 대해, 기준 LO 신호 VLO가 동일한 RF 기준 클록을 기반으로 하나 이상의 RF 생성기들에 대해 그리고/또는 RF 생성기 각각의 복수의 채널들에 대해 생성될 수도 있고, 따라서 RF 신호 자체와 동일한 시간 베이스로부터 발생한다. 예를 들어, 도 13 및 도 14의 실시예들을 참조하라. 기준 LO 신호 VLO는 RF 생성기들에 의해 생성될 수도 있다. 상기 도시된 바와 같이, RF 생성기들 각각은 기준 LO 신호 VLO를 생성할 수도 있는 DDS 칩을 포함할 수도 있다.
기능적 기술로서, DDS 칩들은 주파수, 위상 및 진폭을 빠르게 자동 주파수 튜닝하기 위해 위상, 주파수, 및 진폭 사인파 생성기들로 사용될 수도 있다. 진폭은 DDS 칩들에서보다 전력 증폭기들에서 조정될 수도 있다. DDS 칩들은 효과적인 DDS 클록들을 부스팅하기 (boost) 위해 입력 클록 및 내부 PLL을 가질 수도 있다. 예를 들어, DDS 칩은 효과적인 250 ㎒ 시간 베이스에서 실행하기 위해 50 ㎒ 기준 클록을 수신할 수도 있고, 5의 배수로 이를 부스팅할 수도 있다. DDS 칩들은 칩들 중 하나 이상의 채널들이 동일한 시간 베이스를 참조하는 멀티 채널 칩들일 수도 있다. DDS 칩의 채널들의 레지스터들이 동일한 클록 사이클로 업데이트되기 때문에, 대응하는 RF 채널이 변경될 때 기준 LO 신호 VLO 채널을 동기하여 업데이트함으로써 AFT와의 호환성이 쉽게 달성된다.
따라서 정밀하고 그리고/또는 정확한 주파수 정확도로 문제들을 해결하는 것은 기준 LO 신호 VLO를 제공하기 위해 RF 생성기 내에 DDS 칩의 여분의 채널을 사용하는 것을 포함할 수도 있다. 이는 기준 LO 신호 VLO로 하여금 잠재적인 주파수 오류들을 제거하는 동일한 시간 베이스로부터 발생하게 한다 (어떠한 주파수 오류들이 존재하든 DDS 칩 내의 채널들 각각에 일관적임; 따라서 RF 신호 및 LO 신호는 동일한 오류를 가짐).
두 번째 문제를 해결하기 위해, 리미터가 기준 LO 신호 VLO를 제곱하기 위해 LO 경로에 도입될 수도 있다. 예를 들어, 도 4의 실시예를 참조하라. 이것이 시간 도메인 (domain) 에서 구형파를 제공하고 주파수 도메인에서 사인파를 제공하지만, 주파수의 함수로서 
진폭 변동을 제거하여 보다 지배적인 오류 원인일 가능성이 있다.
넓은 범위의 주파수들에 걸쳐 측정하는 것과 연관된 세 번째 문제를 해결하기 위해, 일정한 진폭을 유지하는 동안 넓은 범위의 주파수들에 걸쳐 측정하기 위해 도 4 및 도 5의 전압 분할기들과 같은 광대역 분할기가 구현된다. 이는 전압 및 전류 모두에 대해 이루어질 수 있다. 검출된 RF 전압들은 미리 결정된 비들 (예를 들어, 1/1000) 에 기반하여 분할되고, 관심 주파수들을 포함하는 넓은 범위의 주파수들에 응답하여 평평한 진폭을 제공한다. 전압 분할기는 RF 신호들을 용인 가능한 레벨로 변환하는 고 전압/고 전류 환경에서 구현될 가능성이 있고, 발생된 신호는 이후 로크-인 RF 센서의 입력부에 피딩된다 (fed).
네 번째 문제는 복수의 기법들을 사용하여 해결될 수도 있다. 제 1 예로서, 하드웨어 스위치 (예를 들어, 도 8의 스위치 (814)) 가 RF 생성기 각각에 의해 개별적으로 제공된 상이한 기준 LO 신호들 사이에서 다중화하기 위해 사용될 수도 있다. 제 2 예로서, RF 생성기들은 RefSync를 통해 도 14에 대해 기술된 바와 같이, 동기적인 시간 베이스에 기반하여 동작될 수도 있다. RefSync는 DDS 칩들이 동일한 주파수 시간 베이스에 기반하여 동작하도록, RF 생성기들의 내부 DDS 칩들의 기준 클록들을 동기화하기 위해, RF 생성기로부터 RF 생성기에 제공될 수도 있고 또는 RF 생성기들에 분배될 수도 있다. RF 생성기들 각각이 기준 클록 신호의 배수 (예를 들어, 4x RefSync) 로 동작하면, RF 생성기들은 동일한 주파수 시간 베이스로 동작한다. 이는 배수 (예를 들어, 4x) 부스트가 0 내지 N (예를 들어, 0, 1, 2, 3) 사이클 클록 오류를 발생시킬 수 있기 때문에, DDS 칩들 사이에 클록 위상 동기화의 문제를 도입한다. DDS 칩들의 위상을 동기화하기 위해, PLL 동기화 또는 위상 동기화 신호가 DDS 칩들 사이로 전송될 수도 있다. 이는 DDS 칩들의 위상 타이밍을 로킹할 뿐만 아니라 기준 LO 신호 VLO 튜닝의 용이성을 증가시킨다.
일 실시예에서 그리고 동작들 (1704 및 1706) 동안 또는 이전에, 주파수 
, 위상 
이 프로그래밍될 수도 있다. 방정식 8은 주파수 
가 프로그래밍될 때 만족될 수도 있다. 방정식 9는 동작들 (1706, 1708, 1710, 1712, 1714, 1716, 1718, 1720, 1722, 1724, 1726, 1728, 및 1730) 의 한 회 이상의 반복들 후 만족될 수도 있다. 방정식 10 또한 만족된다.
동작들 (1706 및 1730) 동안, 위상 
는 
이도록 MAX 또는 MIN 진폭 및/또는 MAX 또는 MIN 위상 오류에 대해 스위핑된다 (swept). VLO가 k와 같도록 설정하고 고차항들을 제거하기 위해 필터링한 뒤, 방정식 1은 방정식 11이 된다.
(1708) 에서, 제 1 기준 LO 신호 VLO1는 RF 센서 (예를 들어, 본 명세서에 개시된 RF 센서들 중 임의의 하나) 에서 수신된다. (1710) 에서, 수신된 제 1 기준 LO 신호 VLO1는 제 1 버퍼를 통해 버퍼링된다. (1712) 에서, 제 1 버퍼로부터의 사인파가 사인-구형파 변환기를 통해 구형파로 변환된다. (1714) 에서, 구형파 신호 (또는 LO 신호) 의 전류 레벨이 본 명세서에 개시된 예시적인 RF 센서 구성들을 사용하여 선택되고, 공급되고 그리고/또는 프로그래밍될 수도 있는 기준 로킹 신호인, 제 2 기준 LO 신호 VLO2를 제공하기 위해 전류 부스트 회로를 통해 상승될 수도 있다.
(1716) 에서, RF 입력 전압 신호 VRF가 검출되고, 미리 결정된 양으로 RF 입력 전압 신호 VRF를 분할하는 전압 분할기에서 수신된다. 분할기는 고 전압/고 전류 분할기이고, 최소 주파수 오류/왜곡으로 원 (raw) 신호를 측정 지점으로부터 저 전압 레벨들로 변환한다. RF 입력 전압 신호 VRF는 관심 신호 위에 달려 있는 (riding on) 노이즈 및 부가적인 주파수들을 가질 수도 있다. (1718) 에서, 전압 분할기의 출력이 제 2 버퍼를 통해 버퍼링된다.
(1720) 에서, 중간 주파수 신호 VIF가 제 2 주파수 LO 신호 VLO2 및 RF 입력 전압 신호 VRF에 기반하여 믹서 (예를 들어, 본 명세서에 기술된 DBM들 중 하나 또는 선형 믹서) 를 통해 생성된다. (1722) 에서, 중간 주파수 신호 VIF는 고차 주파수 컴포넌트들을 감소시키기 위해 저역 통과 필터에 의해 필터링될 수도 있다. 이는 
와 같은 고차항들을 제거하기 위해 이루어질 수도 있다.
(1724) 에서, 필터링된 중간 주파수 신호 VIF는 디지털 신호로 변환될 수도 있다. (1726) 에서, 제어기는 필터링된 중간 주파수 신호 VIF 및/또는 디지털 신호를 모니터링한다.
이하의 동작들 (1728 및 1730) 은 예를 들어, 도 14 등의 구성이 구현되지 않고 생성된 RF 신호 VRF와 기준 LO 신호 VLO 사이의 위상 오류 발생 가능성이 있으면, 수행될 수도 있다. (1728) 에서, 제어기는 MAX 또는 MIN에 도달되었는지 결정할 수도 있다. MAX 또는 MIN은 검출된 RF 입력 전압 신호 VRF의 최대 또는 최소 전압 그리고/또는 필터링된 중간 주파수 신호 VIF 및/또는 방정식 11에서 VRF로 참조될 수도 있는 디지털 신호의 최대 또는 최소 전압을 지칭할 수도 있다. 대안으로서, MAX 또는 MIN은 최대 또는 최소 위상 오류 (또는 생성되고 플라즈마 프로세싱 챔버에 제공된 RF 신호의 위상 
과 기준 LO 신호 VLO의 위상 
사이의 차) 를 지칭할 수도 있다. 일 실시예에서, 시스템 작동기는 하나 이상의 시스템 노브들 (knobs) 을 통해 생성기 설정점, 매칭 네트워크의 임피던스, 및/또는 다른 파라미터를 조정함으로써 기준 LO 신호 VLO의 폐루프 제어를 모니터링하고 그리고/또는 수행한다. 언급된 프로그래밍 및 기술된 위상 조정들의 결과로서, 방정식 12는 방정식 13으로 간략화된다.
MAX 또는 MIN이 도달되지 않으면, 동작 (1730) 이 수행되고, 그렇지 않으면 동작 (1732) 이 수행된다. (1730) 에서, 생성된 기준 LO 신호 VLO의 위상은 위상 오류를 감소시키기 위해 조정된다.
(1732) 에서, 제어기는 필터링된 중간 주파수 신호 VIF 및/또는 디지털 신호를 기록할 수도 있다. (1734) 에서, 제어기는 필터링된 중간 주파수 신호 VIF 및/또는 디지털 신호에 기반하여 레시피 및/또는 동작 파라미터들을 조정할 수도 있다.
(1736) 에서, 제어기는 생성되고 그리고/또는 모니터링될 또 다른 RF 신호가 있는지 여부를 결정할 수도 있다. 예를 들어, 제어기, DDS, RF 생성기, 시스템 작동기, 등은 상이한 주파수, 고조파 주파수, 및/또는 상호변조 주파수를 모니터링할 수도 있다. 상호변주 주파수가 모니터링되면, 예로서, 기준 LO 신호 주파수 
는 현재 RF 주파수 
+/- 또 다른 주파수 (예를 들어, 제 2 RF 주파수 
) 와 동일하게 설정될 수도 있다. 또 다른 RF 신호가 생성되고 그리고/또는 모니터링되면, 동작 (1702) 이 수행될 수도 있고, 그렇지 않으면 방법은 (1738) 에서 종료될 수도 있다.
상기 기술된 동작들은 예시적인 예들을 의미한다; 동작들은 순차적으로, 동기하여, 동시에, 연속적으로, 중첩되는 시간 기간들 동안 또는 애플리케이션에 따라 상이한 순서로 수행될 수도 있다. 또한, 임의의 동작들은 구현예 및/또는 이벤트들의 시퀀스에 따라 수행되거나 건너뛰지 않을 수도 있다.
복수의 주파수들이 동시에 모니터링되도록 목표되면, 복수의 채널들이 병렬로 모니터링될 수도 있다. 동시 측정이 필요하지 않으면, 1 개의 RF 센서가 상기 기술된 바와 같이 스위치 또는 멀티플렉서를 통해 
만을 변경함으로써 복수의 주파수들을 모니터링하기 위해 사용될 수도 있다.
대응하는 RF 제어 회로가 입력 선택 멀티플렉서를 추가하여, 고 전압/고 전류 RF 환경 내의 상이한 노드들에 위치된 복수의 광대역 분할기들을 가지면, 플라즈마 프로세싱 시스템 내의 다양한 노드들이 모니터링될 수도 있다. 노드들은 플라즈마 프로세싱 시스템의 다양한 연결 지점들을 지칭할 수도 있다. 전압 분할기들은 노드들로부터 RF 신호들을 수신할 수도 있고, 이는 이후 멀티플렉서에 제공될 수도 있다. 제어기는 모니터링할 RF 신호들 중 하나를 선택하도록 멀티플렉서를 시그널링할 (signal) 수도 있다.
본 명세서에 개시된 RF 센서들은 매우 선형이고, 이는 RF 센서들의 대응하는 캘리브레이션 (calibration) 으로 하여금 미국 특허 번호 제 9,805,919 호 및/또는 도 1과 도 2에 개시된 셀프-로킹 RF 센서들과 유사하게 수행되게 한다. 이는: a) 선형성과 정확도의 균형을 유지하면서 (trade off) 동적 범위를 최대화하기 위해 동적 범위 한계들의 (높고 낮은) 에지에 이격될 수도 있는 2 개의 넓은 캘리브레이션 지점들; b) 동적 범위의 균형을 유지하면서, 보다 작은 윈도우에서 우수한 선형성과 정확도를 위해 선택될 수도 있는 2 개의 이웃한 캘리브레이션 지점들; c) 동적 범위와 정확도 모두 사이에서 밸런싱된 균형을 제공하기 위해 다양한 GAIN 및 OFFSET 캘리브레이션 값들을 선택함으로써 이루어질 수도 있는 구분적으로 (piece-wise) 선형인 캘리브레이션; 및 d) 개선된 정확도를 위해 적용될 수도 있는 다른 보다 복잡한 소프트웨어 기반 캘리브레이션 접근법들을 포함할 수도 있다. 일 실시예에서, 캘리브레이션이 필요하지 않다.
본 명세서에 개시된 실시예들은 넓은 동적 범위를 갖는 매우 정확한 선형 RF 센서들을 갖는 RF 제어 회로들을 제공한다. RF 센서들은 다양한 주파수들을 선택하고 다양한 주파수들에 로킹하기 (lock) 위해 사용될 수 있다. RF 센서들 및 대응하는 로크-인 증폭기들은 다른 오류가 생긴 (corrupting) 신호들 (예를 들어, 노이즈) 의 존재 하에 계측 신호들을 정확하게 측정하고 특징화하는 능력을 제공한다. 예들은 RF 계측 정확도를 위해 복수의 생성기들을 갖는 동일한 시간 베이스 RF 전달 시스템들을 포함한다. RF 제어 회로들 및 센서들은 복수의 주파수 환경들, 고조파들, 상호변조 주파수들, 등을 측정하고 특징화할 수 있다. 예들은 생성기들과 플라즈마 사이의 상호변조 산물들을 측정하는 능력을 더 제공한다. RF 센서들은 최소한의 프로그래밍 및/또는 프로세싱 전력이 필요하여 저렴할 수도 있다.
전술한 기술은 본질적으로 단지 예시이고, 어떠한 방식으로도 본 개시, 이의 적용예, 또는 사용들을 제한하도록 의도되지 않는다. 본 개시의 광범위한 교시들은 다양한 형태들로 구현될 수 있다. 따라서, 본 개시가 특정한 예들을 포함하지만, 본 개시의 진정한 범위는 다른 수정들이 도면들, 명세서, 및 이하의 청구항들의 학습시 분명해질 것이기 때문에 이렇게 제한되지 않아야 한다. 방법의 하나 이상의 단계들은 본 개시의 원리들을 변경하지 않고 상이한 순서로 (또는 동시에) 실행될 수도 있다는 것이 이해되어야 한다. 또한, 실시예들 각각이 특정한 피처들을 갖는 것으로 상기 기술되었지만, 본 개시의 임의의 실시예에 대해 기술된 이들 피처들 중 임의의 하나 이상은, 조합이 명시적으로 기술되지 않더라도 임의의 다른 실시예들의 피처들에서 그리고/또는 피처들과 조합하여 구현될 수 있다. 즉, 기술된 실시예들은 상호 배타적이지 않고, 하나 이상의 실시예들의 또 다른 실시예들과의 치환들이 본 개시의 범위 내에 남는다.
엘리먼트들 간 (예를 들어, 모듈들, 회로 엘리먼트들, 반도체 층들, 등 간) 의 공간적 및 기능적 관계들은, “연결된 (connected)”, “인게이지된 (engaged)”, “커플링된 (coupled)”, “인접한 (adjacent)”, “옆에 (next to)”, “상단에 (on top of)”, “위에 (above)”, “아래에 (below)”, 및 “배치된 (disposed)” 을 포함하는, 다양한 용어들을 사용하여 기술된다. “직접적 (direct)” 으로 명시적으로 기술되지 않는 한, 제 1 엘리먼트와 제 2 엘리먼트 간의 관계가 상기 개시에서 기술될 때, 그 관계는 제 1 엘리먼트와 제 2 엘리먼트 사이에 다른 중개하는 엘리먼트들이 존재하지 않는 직접적인 관계일 수 있지만, 또한 제 1 엘리먼트와 제 2 엘리먼트 사이에 (공간적으로 또는 기능적으로) 하나 이상의 중개하는 엘리먼트들이 존재하는 간접적인 관계일 수 있다. 본 명세서에서 사용된 바와 같이, 구 (phrase) A, B, 및 C 중 적어도 하나는 비배타적인 논리 OR를 사용하여 논리적으로 (A 또는 B 또는 C) 를 의미하는 것으로 해석되어야 하고, “적어도 하나의 A, 적어도 하나의 B, 및 적어도 하나의 C” 를 의미하도록 해석되지 않아야 한다.
일부 구현예들에서, 제어기는, 상기 기술된 예들의 일부일 수도 있는 시스템의 일부이다. 이러한 시스템들은, 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 전에, 프로세싱 동안에 그리고 프로세싱 후에 그들의 동작을 제어하기 위해 전자장치들에 통합될 수도 있다. 전자장치들은 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부분들을 제어할 수도 있는 “제어기”로서 지칭될 수도 있다. 제어기는, 프로세싱 조건들 및/또는 시스템의 유형에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그래밍될 수도 있다.
일반적으로 말하면, 제어기는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드 포인트 측정들을 인에이블하는 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치들로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSPs), ASICs (Application Specific Integrated Circuits) 으로서 규정되는 칩들, 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달된 인스트럭션들일 수도 있다. 일부 실시예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 옥사이드들, 실리콘, 실리콘 다이옥사이드, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어들에 의해 규정된 레시피의 일부일 수도 있다.
제어기는, 일부 구현예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합으로 될 수 있는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 “클라우드” 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해서 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안에 수행될 프로세싱 단계들 각각에 대한 파라미터들을 특정하는, 데이터의 형태의 인스트럭션들을 수신한다. 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성된 툴의 유형 및 수행될 프로세스의 유형에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서, 상기 기술된 바와 같이, 제어기는 예컨대 본 명세서에 기술된 프로세스들 및 제어들과 같은, 공동의 목적을 향해 함께 네트워킹되고 작동하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적들을 위한 분산된 제어기의 예는 챔버 상의 프로세스를 제어하도록 조합되는, 원격으로 위치한 (예컨대 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 것이다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (Physical Vapor Deposition) 챔버 또는 모듈, CVD (Chemical Vapor Deposition) 챔버 또는 모듈, ALD (Atomic Layer Deposition) 챔버 또는 모듈, ALE (Atomic Layer Etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터 그리고 툴 위치들 및/또는 로드 포트들로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기 또는 툴들 중 하나 이상과 통신할 수도 있다.
Claims (20)
- 기준 주파수를 선택하도록 구성된 제어기로서, 상기 기준 주파수는 제 1 기준 국부 오실레이터 (oscillator) 신호의 주파수인, 상기 제어기;
기판 프로세싱 챔버에서 검출된 제 1 무선 주파수 (Radio Frequency; RF) 신호를 수신하고, 제 2 무선 주파수 신호를 출력하기 위해 상기 제 1 무선 주파수 신호를 분할하도록 구성된 분할기로서, 상기 제 1 무선 주파수 신호는 제 1 무선 주파수 생성기에 의해 생성되고 상기 기판 프로세싱 챔버에 공급되는, 상기 분할기; 및
로크-인 (lock-in) 증폭기를 포함하는 제 1 무선 주파수 센서로서, 상기 로크-인 증폭기는,
상기 제 2 무선 주파수 신호를 수신하도록 구성된 무선 주파수 경로;
상기 제 1 무선 주파수 생성기 또는 상기 제어기에 의해 생성된 상기 제 1 기준 국부 오실레이터 신호를 수신하도록 구성된 국부 오실레이터 경로;
상기 제 2 무선 주파수 신호 및 상기 제 1 기준 국부 오실레이터 신호에 기반하여 제 1 중간 주파수 신호를 생성하도록 구성된 제 1 믹서; 및
상기 제 1 중간 주파수 신호를 필터링하도록 구성된 필터를 포함하는, 상기 제 1 무선 주파수 센서를 포함하고,
상기 제어기는 상기 필터링된 제 1 중간 주파수 신호에 기반하여 제어 신호를 생성하도록, 그리고 상기 제 1 무선 주파수 신호를 조정하기 위해 상기 제 1 무선 주파수 생성기에 상기 제어 신호를 전송하도록 구성되는, 무선 주파수 제어 회로. - 제 1 항에 있어서,
상기 제 2 무선 주파수 신호의 사인파를 구형파로 변환하도록 구성된 사인-구형파 (sine-to-square wave) 변환기; 또는
상기 사인-구형파 변환기의 출력을 증폭시키도록 구성된 전류 증폭기 중 적어도 하나를 더 포함하고,
상기 사인-구형파 변환기의 상기 출력은 상기 제 1 믹서에 제공되는, 무선 주파수 제어 회로. - 제 1 항에 있어서,
상기 기준 주파수는 상기 제 1 무선 주파수 신호의 주파수의 고조파 (harmonic) 이거나, 상기 제 1 무선 주파수 신호에 대응하는 상호변조 (intermodulation) 주파수인, 무선 주파수 제어 회로. - 제 1 항에 있어서,
상기 국부 오실레이터 경로는 상기 제 1 무선 주파수 생성기 또는 상기 제어기로부터 상기 제 1 기준 국부 오실레이터 신호를 수신하도록 구성되는, 무선 주파수 제어 회로. - 제 1 항에 있어서,
상기 제 1 무선 주파수 신호는 매칭 네트워크의 출력 또는 상기 기판 프로세싱 챔버 내의 지점 중 적어도 하나에서 검출되는, 무선 주파수 제어 회로. - 제 1 항에 있어서,
상기 제 1 무선 주파수 생성기는 상기 제 1 기준 국부 오실레이터 신호를 생성하도록 구성되는, 무선 주파수 제어 회로. - 제 1 항에 있어서,
상기 제어기는 상기 제 1 기준 국부 오실레이터 신호를 생성하도록 구성되는, 무선 주파수 제어 회로. - 제 1 항에 있어서,
상기 제 1 무선 주파수 생성기 또는 상기 제어기는 최대값 또는 최소값에 도달할 때까지 상기 제 1 기준 국부 오실레이터 신호의 위상을 스위핑하도록 (sweep) 구성되고,
상기 최대값은 상기 제 1 무선 주파수 신호의 최대 전압 또는 상기 제 1 무선 주파수 신호의 위상과 상기 제 1 기준 국부 오실레이터 신호의 위상 사이의 최대 위상 오류 (error) 이고, 그리고
상기 최소값은 상기 제 1 무선 주파수 신호의 최소 전압 또는 상기 제 1 무선 주파수 신호의 위상과 상기 제 1 기준 국부 오실레이터 신호의 위상 사이의 최소 위상 오류인, 무선 주파수 제어 회로. - 제 1 항에 기재된 상기 무선 주파수 제어 회로; 및
매칭 네트워크를 포함하고,
상기 제어기는 제 1 채널, 제 2 채널, 및 제 3 채널을 포함하고,
상기 제 1 채널은 제 3 무선 주파수 신호를 출력하고,
상기 제 2 채널은 제 4 무선 주파수 신호를 출력하고,
상기 제 3 채널은 상기 제 1 무선 주파수 센서에 상기 제 1 기준 국부 오실레이터 신호를 출력하고,
상기 무선 주파수 생성기는 제 1 전력 증폭기 및 제 2 전력 증폭기를 포함하고,
상기 제 1 전력 증폭기는 상기 제 3 무선 주파수 신호에 기반하여 상기 제 1 무선 주파수 신호를 생성하도록 구성되고,
상기 제 2 전력 증폭기는 상기 제 4 무선 주파수 신호에 기반하여 제 5 무선 주파수 신호를 생성하도록 구성되고, 그리고
상기 매칭 네트워크는 상기 제 1 무선 주파수 신호 및 상기 제 5 무선 주파수 신호를 수신하도록 구성되는, 프로세싱 시스템. - 제 1 항에 기재된 상기 무선 주파수 제어 회로; 및
상기 제 1 무선 주파수 신호를 수신하도록 구성된 매칭 네트워크를 포함하고,
상기 제 1 무선 주파수 생성기는 제 1 채널 및 제 2 채널을 포함하고,
상기 제 1 무선 주파수 신호는 상기 제 1 채널의 출력에 기반하여 생성되고,
상기 제 2 채널은 상기 제 1 기준 국부 오실레이터 신호를 출력하도록 구성되고,
상기 제 1 무선 주파수 센서들은,
상기 매칭 네트워크의 출력에 기반하여 제 2 중간 주파수 신호를 생성하도록 구성된 제 2 믹서로서, 상기 제 1 믹서는 상기 제 1 기준 국부 오실레이터 신호에 기반하여 상기 제 1 중간 주파수 신호를 생성하도록 구성되는, 상기 제 2 믹서, 및
상기 제 1 기준 국부 오실레이터 신호를 위상 시프팅하도록 구성된 위상 시프터 (shifter) 를 포함하고,
상기 제 2 믹서는 상기 위상 시프팅된 제 1 기준 국부 오실레이터 신호에 기반하여 상기 제 2 중간 주파수 신호를 생성하도록 구성되고,
상기 제 1 무선 주파수 센서의 출력은 상기 제 2 중간 주파수 신호에 기반하여 생성되고, 그리고
상기 제어기는 상기 제어 신호를 생성하거나 상기 제 1 무선 주파수 센서의 상기 출력에 기반하여 상기 제 1 무선 주파수 생성기를 제어하는 것 중 적어도 하나를 하는, 프로세싱 시스템. - 제 1 항에 기재된 상기 무선 주파수 제어 회로; 및
상기 제 1 무선 주파수 신호의 무선 주파수에 기반하여, 상기 제 1 기준 국부 오실레이터 신호를 출력하도록 구성된 상기 제 1 무선 주파수 생성기를 포함하는, 프로세싱 시스템. - 제 11 항에 있어서,
상기 제 1 무선 주파수 생성기는 제 1 채널 및 제 2 채널을 포함하는 복수의 채널들을 포함하고,
상기 제 1 무선 주파수 신호는 상기 제 1 채널의 출력에 기반하여 생성되고, 그리고
상기 제 1 기준 국부 오실레이터 신호는 상기 제 2 채널의 출력에 기반하여 생성되는, 프로세싱 시스템. - 제 12 항에 있어서,
상기 제 1 무선 주파수 생성기는 기준 클록 (clock) 신호에 기반하여 상기 제 1 무선 주파수 신호 및 상기 제 1 기준 국부 오실레이터 신호를 생성하도록 구성되는, 프로세싱 시스템. - 제 12 항에 있어서,
상기 복수의 채널들은 제 3 채널을 포함하고,
상기 제 3 채널은 상기 기판 프로세싱 시스템에 대해 제 3 무선 주파수 신호를 출력하도록 구성되고, 그리고
상기 제 1 무선 주파수 생성기는 기준 클록 신호에 기반하여 상기 제 1 무선 주파수 신호 및 상기 제 3 무선 주파수 신호를 생성하도록 구성되는, 프로세싱 시스템. - 제 14 항에 있어서,
상기 제 1 무선 주파수 생성기는 매칭 네트워크에 상기 제 1 무선 주파수 신호 및 제 4 무선 주파수 신호를 출력하고, 그리고
상기 제 4 무선 주파수 신호는 상기 제 3 무선 주파수 신호에 기반하여 생성되는, 프로세싱 시스템. - 제 12 항에 있어서,
매칭 네트워크; 및
제 3 무선 주파수 신호를 생성하도록 구성된 제 2 무선 주파수 생성기를 더 포함하고,
상기 매칭 네트워크는 상기 제 1 무선 주파수 신호 및 상기 제 3 무선 주파수 신호를 수신하도록 구성되는, 프로세싱 시스템. - 제 16 항에 있어서,
상기 제 1 무선 주파수 생성기는 기준 클록 신호에 기반하여 상기 제 1 무선 주파수 신호를 생성하도록 구성되고, 그리고
상기 제 2 무선 주파수 생성기는 상기 기준 클록 신호에 기반하여 상기 제 3 무선 주파수 신호를 생성하도록 구성되는, 프로세싱 시스템. - 제 16 항에 있어서,
위상 동기화 (synchronization) 신호는 상기 제 1 무선 주파수 생성기와 상기 제 2 무선 주파수 생성기 사이에서 전송되고, 그리고
상기 제 1 무선 주파수 생성기는 상기 위상 동기화 신호에 기반하여 상기 제 1 무선 주파수 신호의 위상을 조정하고, 또는 상기 제 2 무선 주파수 생성기는 상기 위상 동기화 신호에 기반하여 상기 제 3 무선 주파수 신호의 위상을 조정하는, 프로세싱 시스템. - 제 16 항에 있어서,
스위치 또는 멀티플렉서 (multiplexer) 를 더 포함하고,
상기 제 2 무선 주파수 생성기는 제 2 기준 국부 오실레이터 신호를 출력하도록 구성되고,
상기 제어기는 상기 제 1 기준 국부 오실레이터 신호 및 상기 제 2 기준 국부 오실레이터 신호 중 하나를 선택하기 위해 상기 스위치 또는 상기 멀티플렉서의 동작을 제어하도록 구성되고, 그리고
상기 국부 오실레이터 경로는 상기 제 1 기준 국부 오실레이터 신호 및 상기 제 2 기준 국부 오실레이터 신호 중 상기 선택된 신호를 수신하도록 구성되는, 프로세싱 시스템. - 제 16 항에 있어서,
제 2 무선 주파수 센서를 더 포함하고,
상기 제 2 무선 주파수 생성기는 제 2 기준 국부 오실레이터 신호를 출력하도록 구성되고, 그리고
상기 제 2 무선 주파수 센서는 상기 제 2 무선 주파수 신호 및 상기 제 2 기준 국부 오실레이터 신호를 수신하도록 구성되는, 프로세싱 시스템.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/922,172 | 2018-03-15 | ||
| US15/922,172 US10432248B1 (en) | 2018-03-15 | 2018-03-15 | RF metrology system for a substrate processing apparatus incorporating RF sensors with corresponding lock-in amplifiers |
| PCT/US2019/020949 WO2019177834A1 (en) | 2018-03-15 | 2019-03-06 | Rf metrology system for a substrate processing apparatus incorporating rf sensors with corresponding lock-in amplifiers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200123259A true KR20200123259A (ko) | 2020-10-28 |
| KR102661141B1 KR102661141B1 (ko) | 2024-04-25 |
Family
ID=67906305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207029489A KR102661141B1 (ko) | 2018-03-15 | 2019-03-06 | 대응하는 로크-인 (lock-in) 증폭기들을 갖는 RF 센서들을 포함하는, 기판 프로세싱 장치를 위한 RF 계측 시스템 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10432248B1 (ko) |
| KR (1) | KR102661141B1 (ko) |
| CN (1) | CN111868876B (ko) |
| WO (1) | WO2019177834A1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11233583B2 (en) * | 2019-10-28 | 2022-01-25 | Electronics And Telecommunications Research Institute | Human body communication device having single electrode |
| WO2021113387A1 (en) | 2019-12-02 | 2021-06-10 | Lam Research Corporation | Impedance transformation in radio-frequency-assisted plasma generation |
| US11994542B2 (en) | 2020-03-27 | 2024-05-28 | Lam Research Corporation | RF signal parameter measurement in an integrated circuit fabrication chamber |
| US11373877B2 (en) * | 2020-04-13 | 2022-06-28 | Applied Materials, Inc. | Methods and apparatus for in-situ protection liners for high aspect ratio reactive ion etching |
| US11655540B2 (en) | 2020-06-26 | 2023-05-23 | Applied Materials, Inc. | Methods and apparatus for adjusting wafer performance using multiple RF generators |
| KR20230028308A (ko) * | 2020-06-29 | 2023-02-28 | 램 리써치 코포레이션 | 센서 효과들의 디지털 반전을 통한 무선 주파수 전력의 정확한 결정 |
| US11810760B2 (en) * | 2021-06-16 | 2023-11-07 | Applied Materials, Inc. | Apparatus and method of ion current compensation |
| KR20230043005A (ko) * | 2021-09-23 | 2023-03-30 | 주식회사 뉴파워 프라즈마 | 플라즈마 반응기 |
| CN115825529B (zh) * | 2022-12-25 | 2023-11-17 | 北京屹唐半导体科技股份有限公司 | 射频探头、射频匹配器、射频电源及射频测量仪 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02216823A (ja) * | 1989-02-17 | 1990-08-29 | Tokyo Electron Ltd | 処理方法 |
| US6332961B1 (en) * | 1997-09-17 | 2001-12-25 | Tokyo Electron Limited | Device and method for detecting and preventing arcing in RF plasma systems |
| US20140345802A1 (en) * | 2011-12-16 | 2014-11-27 | Tokyo Electron Limited | Plasma processing apparatus |
| US20180342375A1 (en) * | 2017-05-26 | 2018-11-29 | Applied Materials, Inc. | Apparatus and method for controlling a plasma process |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5426811B2 (ja) | 2006-11-22 | 2014-02-26 | パール工業株式会社 | 高周波電源装置 |
| US9460894B2 (en) | 2013-06-28 | 2016-10-04 | Lam Research Corporation | Controlling ion energy within a plasma chamber |
| US9508529B2 (en) | 2014-10-23 | 2016-11-29 | Lam Research Corporation | System, method and apparatus for RF power compensation in a plasma processing system |
| US9805919B1 (en) * | 2017-01-13 | 2017-10-31 | Lam Research Corporation | RF detector with double balanced linear mixer and corresponding method of operation |
-
2018
- 2018-03-15 US US15/922,172 patent/US10432248B1/en active Active
-
2019
- 2019-03-06 KR KR1020207029489A patent/KR102661141B1/ko active IP Right Grant
- 2019-03-06 WO PCT/US2019/020949 patent/WO2019177834A1/en active Application Filing
- 2019-03-06 CN CN201980019446.XA patent/CN111868876B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02216823A (ja) * | 1989-02-17 | 1990-08-29 | Tokyo Electron Ltd | 処理方法 |
| US6332961B1 (en) * | 1997-09-17 | 2001-12-25 | Tokyo Electron Limited | Device and method for detecting and preventing arcing in RF plasma systems |
| US20140345802A1 (en) * | 2011-12-16 | 2014-11-27 | Tokyo Electron Limited | Plasma processing apparatus |
| US20180342375A1 (en) * | 2017-05-26 | 2018-11-29 | Applied Materials, Inc. | Apparatus and method for controlling a plasma process |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111868876A (zh) | 2020-10-30 |
| US10432248B1 (en) | 2019-10-01 |
| WO2019177834A1 (en) | 2019-09-19 |
| KR102661141B1 (ko) | 2024-04-25 |
| US20190288737A1 (en) | 2019-09-19 |
| CN111868876B (zh) | 2023-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102661141B1 (ko) | 대응하는 로크-인 (lock-in) 증폭기들을 갖는 RF 센서들을 포함하는, 기판 프로세싱 장치를 위한 RF 계측 시스템 | |
| US9805919B1 (en) | RF detector with double balanced linear mixer and corresponding method of operation | |
| JP5631628B2 (ja) | プラズマｒｆ源測定用マルチレート処理 | |
| US7122965B2 (en) | Methods and apparatus for calibration and metrology for an integrated RF generator system | |
| US9378930B2 (en) | Inductively coupled plasma reactor having RF phase control and methods of use thereof | |
| US20130284369A1 (en) | Two-phase operation of plasma chamber by phase locked loop | |
| US20110025362A1 (en) | Apparatus and method for measuring phase noise/jitter in devices under test | |
| KR102606205B1 (ko) | 집적 회로 제조 챔버의 rf 신호 파라미터 측정 | |
| US11041884B2 (en) | Calibration for test and measurement instrument including asynchronous time-interleaved digitizer using harmonic mixing | |
| US11651939B2 (en) | Inter-period control system for plasma power delivery system and method of operating same | |
| JP7444875B2 (ja) | プラズマ処理装置用電圧波形生成器 | |
| US20230341448A1 (en) | Accurate determination of radio frequency power through digital inversion of sensor effects | |
| JP6862103B2 (ja) | 試験測定装置及び補償値決定方法 | |
| JP7428728B2 (ja) | 無線周波数発生器、プラズマ処理システム、無線周波数発生器コントローラを動作させる方法、コンピュータプログラム要素、及びコンピュータ読み取り可能媒体 | |
| Jablonski et al. | 2π low drift phase detector for high-precision measurements | |
| CN117497391A (zh) | 半导体加工电路、方法、装置、设备及介质 | |
| JP2007115867A (ja) | プラズマ処理装置およびプラズマ処理装置の制御方法 | |
| Rubiola et al. | Advanced bridge (interferometric) phase and amplitude noise measurements |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |