CN116846411B - 跳频和脉冲信号自动功率控制系统 - Google Patents
跳频和脉冲信号自动功率控制系统 Download PDFInfo
- Publication number
- CN116846411B CN116846411B CN202311127678.1A CN202311127678A CN116846411B CN 116846411 B CN116846411 B CN 116846411B CN 202311127678 A CN202311127678 A CN 202311127678A CN 116846411 B CN116846411 B CN 116846411B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- circuit
- signal
- power
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims abstract description 37
- 230000008878 coupling Effects 0.000 claims abstract description 25
- 238000010168 coupling process Methods 0.000 claims abstract description 25
- 238000005859 coupling reaction Methods 0.000 claims abstract description 25
- 239000003990 capacitor Substances 0.000 claims description 249
- 229910052715 tantalum Inorganic materials 0.000 claims description 30
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 30
- 238000006243 chemical reaction Methods 0.000 claims description 22
- 239000013078 crystal Substances 0.000 claims description 20
- 238000001914 filtration Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 5
- 238000013461 design Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000009825 accumulation Methods 0.000 claims description 2
- 230000009471 action Effects 0.000 claims description 2
- 230000008054 signal transmission Effects 0.000 claims description 2
- 238000004891 communication Methods 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 17
- 230000007423 decrease Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 101100439975 Arabidopsis thaliana CLPF gene Proteins 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 101100263704 Arabidopsis thaliana VIN3 gene Proteins 0.000 description 1
- 101100102627 Oscarella pearsei VIN1 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/713—Spread spectrum techniques using frequency hopping
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
- H04B2001/0416—Circuits with power amplifiers having gain or transmission power control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
- H04B2001/045—Circuits with power amplifiers with means for improving efficiency
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
本发明属于功率控制技术领域，具体涉及跳频和脉冲信号自动功率控制系统，包括放大电路、衰减电路、耦合电路、检波电路、ADC转换电路和FPGA控制电路。开启放大电路，通信控制接口先发送当前频率字符和功率输出要求给FPGA控制电路，FPGA控制电路调取当前频率的初始数值，写入衰减电路。当输入当前频率的信号后，通过放大电路对信号放大，信号通过耦合电路输出，同时耦合部分信号经过检波电路输出当前的幅度值，经过ADC转换电路转换成数字值，FPGA控制电路收到的输出功率值与通信端口设置目标值进行交叉对比。如果输出值与设置目标值相等，则衰减控制保持不变。在2us内即可实现输出恒定功率值的要求，减少闭环控制时间，提升输出功率精度。
Description
技术领域
本发明属通功率控制技术领域，尤其涉及跳频和脉冲信号自动功率控制系统。
背景技术
自动功率控制是通信系统在输入信号功率变化很大的情况下，为了使输出信号功率保持恒定或仅在较小范围内变化的自动控制电路。在通信设备、接收机中起着非常重要的作用，它能够保证在输入弱信号时，放大通道增益高，而输入强信号时增益低，从而使输出信号保持适当的功率，不至于因为输入信号太小而输出幅度不满足系统要求，也不至于输入信号太大而使通道发生饱和或信号失真。
目前发射功率控制使用自动增益控制(AGC)来进行闭环控制，该方式控制时间长。需要100us才能完成功率检测、信号跟踪和通道增益控制的闭环，以达到输出幅度稳定要求。
为了解决外部干扰和多径衰退引入的关键技术“跳频通信”，当前通信信号类型也由传统的FM、MSK向QPSK、16QAM、64QAM、脉冲信号等多类型方向转变。那么，在上述信号下，在达到输出幅度稳定要求下，如何减少闭环控制时间，实现控制系统的快速响应以及精准控制是目前亟需解决的技术问题。
发明内容
本发明的目的在于提供跳频和脉冲信号自动功率控制系统，用以解现有的自动增益控制(AGC)进行闭环控制过程中存在的闭环控制时间长、响应慢、控制精度低的技术问题。
为解决上述技术问题，本发明采用的技术方案如下：
跳频和脉冲信号自动功率控制高频噪声和干扰信号高频噪声和干扰信号系统，包括放大电路、衰减电路、耦合电路、检波电路、ADC转换电路和FPGA控制电路；
所述放大电路用于放大输入信号的电平，以达到更大的输出功率，提高信号的传输距离和增强信号的信噪比；
所述衰减电路用于补偿放大电路的增益波动，以达到输出幅度不变；
所述检波电路用于使闭环控制系统在一个脉冲周期内即可完成幅度控制；
所述ADC转换电路对采样的脉冲幅度电压进行14位AD转换，量化成数字信息传输至FPGA控制电路进行计算；
所述FPGA控制电路对输出的功率值和系统的频率信息进行交叉计算，通过读取该频率的预设值与输出实际值进行对比，调节衰减器以实现输出功率或幅度保持恒定。
优选的，所述衰减电路的信号输出端与所述放大电路的信号输入端连接，所述放大电路的信号输出端与所述耦合电路的信号输入端
连接，所述耦合电路的信号输出端与所述检波电路的信号输入端连接，所述检波电路的信号输出端与所述ADC转换电路的信号输入端连接，所述ADC转换电路的信号输出端与所述FPGA控制电路的信号输入端连接，所述FPGA控制电路的信号输出端与所述衰减电路的信号输入端连接。
优选的，所述FPGA控制电路的信号输入端还连接有晶振。
优选的，所述晶振的电路包括电感、晶振、第六十一电容、第六十二电容和第二十一芯片；所述电感一端接3.3V电压，第六十一电容和第六十二电容并联，并联后一端接电感和晶振的VDD接口，另一端接地以及第二十一芯片的GND接口，晶振的OUT接口与第二十一芯片RFIN接口连接。
优选的，所述衰减电路包括第一电容、第二电容、第三电容、第四电容、第一电阻和第一芯片；
信号通过第一电容输入第一芯片的RF接口，并通过第二电容输出，所述第二电容与第一芯片的GND接口连接；
所述第一电阻与第一芯片的p/S端口连接，并通过第三电容接地；
所述第四电容并联于所述第三电容的两端，并接地。
优选的，所述放大电路包括第五电容、第六电容、第七电容、第八电容和第二芯片；
信号输入一路接入第二芯片的RF输入接口，经第二芯片的RF输出接口输出；
信号输入另一路经并联的第五电容和第六电容接地；
信号输出一路经并联的第一钽电容、第七电容和第八电容接地。
优选的，所述耦合电路包括第九电容、第十电容和第三芯片；
信号经第九电容输入第三芯片的RF out/in接口，通过RF in/out接口经第十电容输出。
优选的，所述检波电路包括者正向检波电路和反向检波电路；
所述正向检波电路用于经放大电路的放大信号通过耦合电路后，通过正向检波电路对信号的大小进行动态检测，实时检测输出功率大小的电压值，检测对应的模拟电压送给后面的ADC转换电路用来计算功放的输出功率；
所述反向检波电路用于检测反向端口的功率大小，作为功率输出端的反向功率检测，对输出端口的匹配性和反射系数进行计算和测量，正向功率与反向功率检测进行比较运算，计算出输出端口的驻波，当驻波高于额定值时关闭放大电路中的功率放大器，从而达到保护功率放大器的目的。
优选的，所述ADC转换电路包括电调衰减器控制模块、AD模拟电压采集模块和AD电源模块，电调衰减器控制模块和AD模拟电压采集模块与AD电源模块连接；
所述电调衰减器控制模块用于控制射频电路中的信号强度和电平，以达到更稳定和清晰的信号传输质量；
AD模拟电压采集模块用于提供将模拟信号转换成数字信号过程中所需的电压范围；
AD电源模块用于为ADC转换电路提供电源。
优选的，所述FPGA控制电路包括FLASH存储器模块、烧写接口模块、EPRROM存储器模块、FPGA电源管脚滤波模块、FPGA电源模块和第十芯片(U701)，所述FLASH存储器模块、烧写接口模块、EPRROM存储器模块、FPGA电源管脚滤波模块和FPGA电源模块与所述第十芯片(U701)连接；
所述FLASH存储器模块用于通过多层存储单元的电荷累积和流动来存储和擦除数据，在设备断电后仍然能够保持存储的数据；
所述烧写接口模块用于提供连接接口，使芯片连接到编程器进行设计以及烧录；
所述EPRROM存储器模块通过高于普通电压的作用来擦除和重编程，以存储掉电状态下需要保存的数据；
所述FPGA电源管脚滤波模块用于消除FPGA电源模块中的高频噪声和干扰信号；
所述FPGA电源模块为FPGA控制电路提供电源。
本发明的有益效果包括：
本发明提供的跳频和脉冲信号自动功率控制系统，通过开启放大电路，通信控制接口先发送当前频率字符和功率输出要求给FPGA控制电路，FPGA控制电路调取当前频率的初始数值，写入衰减电路，此时通路的增益已经调整完成。当输入当前频率的信号后，通过放大电路对信号放大，信号通过耦合电路输出，同时耦合部分信号经过检波电路输出当前的幅度值，经过ADC转换电路转换成数字值，FPGA控制电路收到的输出功率值与通信端口设置目标值进行交叉对比。如果输出值与设置目标值相等，则衰减控制保持不变。如检测的输出值与目标值偏小，则衰减减小，输出幅度增加。反之，衰减值增大，输出幅度减小。进行一、二次闭环调节后，在2us内即可实现输出恒定功率值，减少闭环控制时间以及提升输出功率精度。
附图说明
图1为本发明的跳频和脉冲信号自动功率控制系统的组成示意图。
图2为本发明的衰减电路结构示意图。
图3为本发明的放大电路结构示意图。
图4为本发明的耦合电路结构示意图。
图5为本发明的正向检波电路结构示意图。
图6为本发明的反向检波电路结构示意图。
图7为本发明的电调衰减器控制模块电路结构示意图。
图8为本发明的AD模拟电压采集模块电路结构示意图。
图9为本发明的AD电源模块电路结构示意图。
图10为本发明的FLASH存储器模块电路结构示意图。
图11为本发明的烧写接口模块电路结构示意图。
图12为本发明的EPRROM存储器模块电路结构示意图。
图13为本发明的FPGA电源管脚滤波模块电路结构示意图。
图14为本发明的FPGA电源模块电路结构示意图。
图15本发明的晶振电路结构示意图。
图16本发明的第十芯片与晶振和烧接接口模块连接的电路结构示意图。
图17为本发明的第十芯片与EPRROM存储器模块和AD模拟电压采集模块连接的电路结构示意图。
图18为本发明的第十芯片与FLASH存储器模块连接的电路结构示意图。
附图标记：C101为第一电容；C102为第二电容；C103为第三电容；C104为第四电容；C201为第五电容；C202为第六电容；C202为第六电容；C203为第七电容；C204为第八电容；C301为第九电容；C302为第十电容；C401为第十一电容；C402为第十二电容；C403为第十三电容；C404为第十四电容；C405为第十五电容；C406为第十六电容；C407为第十七电容；C408为第十八电容；C409为第十九电容；C410为第二十电容；C411为第二十一电容；C412为第二十二电容；C413为第二十三电容；C414为第二十四电容；C501为第二十五电容；C502为第二十六电容；C503为第二十七电容；C504为第二十八电容；C701为第二十九电容；C702为第三十电容；C703为三十一电容；C704为第三十二电容；C705为第三十三电容；C706为第三十四电容；C707为第三十五电容；C708为第三十六电容；C709为第三十七电容；C710为第三十八电容；C711为第三十九电容；C712为第四十电容；C713为第四十一电容；C714为第四十二电容；C715为第四十三电容；C716为第四十四电容；C717为第四十五电容；C718为第四十六电容；C719为第四十七电容；C720为第四十八电容；C721为第四十九电容；C722为第五十电容；C723为第五十一电容；C724为第五十二电容；C725为第五十三电容；C726为第五十四电容；C727为第五十五电容；C728为第五十六电容；C729为第五十七电容；C730为第五十八电容；C731为第五十九电容；C732为第六十电容；C601为第六十一电容；C602为第六十二电容；R101为第一电阻；R401为第二电阻；R402为第三电阻；R403为第四电阻；R404为第五电阻；R405为第六电阻；R406为第七电阻；R407为第八电阻；R408为第九电阻；R409为第十电阻；R410为第十一电阻；R411为第十二电阻；R412为第十三电阻；R413为第十四电阻；R414为第十五电阻；R415为第十六电阻；R416为第十七电阻；R417为第十八电阻；R418为第十九电阻；R501为第二十电阻；R502为第二十一电阻；R503为第二十二电阻；R504为第二十三电阻；R505为第二十四电阻；R506为第二十五电阻；R507为第二十六电阻；R508为第二十七电阻；R509为第二十八电阻；R510为第二十九电阻；R511为第三十电阻；R512为第三十一电阻；R701为第三十二电阻；R702为第三十三电阻；R703为第三十四电阻；R704为第三十五电阻；R705为第三十六电阻；R706为第三十七电阻；R707为第三十八电阻；R708为第三十九电阻；R709为第四十电阻；R710为第四十一电阻；R711为第四十二电阻；R712为第四十三电阻；R714为第四十四电阻；R718为第四十六电阻；R719为第四十七电阻；R721为第四十八电阻；R720为第四十九电阻；R722为第五十电阻；U101为第一芯片；U201为第二芯片；U301为第三芯片；U401为第四芯片；U402为第五芯片；U501为第六芯片；U502为第七芯片；U503为第八芯片；U504为第九芯片；U701为第十芯片；U702为第十一芯片；U707为第十二芯片；U708为第十三芯片；U709为第十四芯片；U710为第十五芯片；U711为第十六芯片；U712为第十七芯片；U713为第十八芯片；U716为第十九芯片；U717为第二十芯片；U601为第二十一芯片；U703为第二十二芯片；U704为第二十三芯片；U705为第二十四芯片；U706为第二十五芯片；TC201为第一钽电容；TC501为第二钽电容；TC502为第三钽电容；TC503为第四钽电容；TC701为第五钽电容；TC702为第七钽电容；TC704为第八钽电容；TC705为第九钽电容；D702为第一二极管；D701为第二二极管。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请将围绕可包括多个设备、组件、模块等的系统来呈现各个方面、实施例或特征。应当理解和明白的是，各个系统可以包括另外的设备、组件、模块等，并且/或者可以并不包括结合附图讨论的所有设备、组件、模块等。此外，还可以使用这些方案的组合。
另外，在本申请实施例中，“示例地”、“例如”等词用于表示作例子、例证或说明。本申请中被描述为“示例”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用示例的一词旨在以具体方式呈现概念。
本申请实施例中，“信息(information)”，“信号(signal)”，“消息(message)”，“信道(channel)”、“信令(singaling)”有时可以混用，应当指出的是，在不强调其区别时，其所要表达的含义是一致的。“的(of)”，“相应的(corresponding，relevant)”和“对应的(corresponding)”有时可以混用，应当指出的是，在不强调其区别时，其所要表达的含义是一致的。
下面结合附图1～图18对本发明作进一步的详细说明：
参见附图1所示，跳频和脉冲信号自动功率控制系统，包括放大电路、衰减电路、耦合电路、检波电路、ADC转换电路和FPGA控制电路；
所述放大电路用于放大输入信号的电平，以达到更大的输出功率，提高信号的传输距离和增强信号的信噪比；
所述衰减电路用于补偿放大电路的增益波动，以达到输出幅度不变；
所述检波电路用于使闭环控制系统在一个脉冲周期内即可完成幅度控制；
所述ADC转换电路对采样的脉冲幅度电压进行14位AD转换，量化成数字信息传输至FPGA控制电路进行计算；
所述FPGA控制电路对输出的功率值和系统的频率信息进行交叉计算，通过读取该频率的预设值与输出实际值进行对比，调节衰减器以实现输出功率或幅度保持恒定。
在具体的工作过程中，首先启动放大电路，通信控制接口先发送当前频率字符和功率输出要求给FPGA控制电路，FPGA控制电路调取当前频率的初始数值，写入衰减电路，此时通路的增益已经调整完成。当输入当前频率的信号后，通过放大电路对信号放大，信号通过耦合电路输出，同时耦合部分信号经过检波电路输出当前的幅度值，经过ADC转换电路转换成数字值，FPGA控制电路收到的输出功率值与通信端口设置目标值进行交叉对比。如果输出值与设置目标值相等，则衰减控制保持不变。如检测的输出值与目标值偏小，则衰减减小，输出幅度增加。反之，衰减值增大，输出幅度减小。在进行一次或者两次闭环调节后，在2us内即可实现输出恒定功率值，减少闭环控制时间以及提升输出功率精度。
上述方案中，所述衰减电路的信号输出端与所述放大电路的信号输入端连接，所述放大电路的信号输出端与所述耦合电路的信号输入端连接，所述耦合电路的信号输出端与所述检波电路的信号输入端连接，所述检波电路的信号输出端与所述ADC转换电路的信号输入端连接，所述ADC转换电路的信号输出端与所述FPGA控制电路的信号输入端连接，所述FPGA控制电路的信号输出端与所述衰减电路的信号输入端连接。
参见图1和图15，FPGA控制电路的信号输入端还连接有晶振，该晶振的电路包括电感、晶振、第六十一电容C601、第六十二电容C602和第二十一芯片U601；所述电感一端接3.3V电压，第六十一电容C601和第六十二电容C602并联，并联后一端接电感和晶振的VDD接口，另一端接地以及第二十一芯片U601的GND接口，晶振的OUT接口与第二十一芯片U601RFIN接口连接。
通过上述晶振为该控制系统提供一个统一的时间基准，使得电路中的各个部分能够按照预定的时间顺序运行，进而实现电路的正确运行。本系统的晶振采用125M，程序处理时间更短，能够更快完成数据的读取和交叉对比。
参见图2，上述衰减电路包括第一电容C101、第二电容C102、第三电容C103、第四电容C104、第一电阻R101和第一芯片U101；信号通过第一电容C101输入第一芯片U101的RF接口，并通过第二电容C102输出，所述第二电容C102与第一芯片U101的GND接口连接；第一电阻R101与第一芯片U101的p/S端口连接，并通过第三电容C103接地；第四电容C104并联于所述第三电容C103的两端，并接地。通过衰减电路的衰减量调节可以补偿放大器的增益波动，以达到输出幅度不变。
参见图3，上述放大电路包括第五电容C201、第六电容C202、第七电容C203、第八电容C204和第二芯片U201。
信号输入一路接入第二芯片U201的RF输入接口，经第二芯片U201的RF输出接口输出；信号输入另一路经并联的第五电容C201和第六电容C202接地。信号输出一路经并联的第一钽电容TC201、第七电容C203和第八电容C204接地。
参见图4，上述耦合电路包括第九电容C301、第十电容C302和第三芯片U301；信号经第九电容C301输入第三芯片U301的RF out/in接口，通过RF in/out接口经第十电容C302输出。
检波电路包括者正向检波电路和反向检波电路，其中正向检波电路用于经放大电路的放大信号通过耦合电路后，通过正向检波电路对信号的大小进行动态检测，实时检测输出功率大小的电压值，检测对应的模拟电压送给后面的ADC转换电路用来计算功放的输出功率。
反向检波电路用于检测反向端口的功率大小，作为功率输出端的反向功率检测，对输出端口的匹配性和反射系数进行计算和测量，正向功率与反向功率检测进行比较运算，计算出输出端口的驻波，当驻波高于额定值时关闭放大电路中的功率放大器，从而达到保护功率放大器的目的。
参见图5，正向检波电路包括第十一电容C401、第十二电容C402、第十三电容C403、第十四电容C404、第十五电容、第十六电容C406、第十七电容C407、第二电阻R401、第三电阻R402、第四电阻R403、第五电阻R404、第六电阻R405、第七电阻R406、第八电阻R407、第九电阻R408、第十电阻R409和第四芯片U401。
第二电阻R401和第三电阻R402并联，第十二电容C402与第四电阻R403串联后与第三电阻R402并联，并联后一端接地，另一端分别与V+和第四芯片U401的Vout接口连接，第十一电容C401一端与第十二电容C402连接，另一端与第四芯片U401的CLPF接口连接，第四芯片U401的VEST接口分别于第十二电容C402和第四电阻R403连接。
第十三电容C403与第四芯片U401的VINP接口连接，第十三电容C403分别与第五电阻R404、第六电阻R405和第七电阻R406连接，第六电阻R405和第七电阻R406接地，第五电阻R404与第八电阻R407连接后接地，并且第五电阻R404和第八电阻R407与JB-V+接口连接，第十四电容C404一端与第四芯片U401的VINN接口连接，另一端与第九电阻R408连接后接地。
第四芯片U401的VCC接口分别与并联的第十五电容和第十六电容C406的一端连接，第十五电容和第十六电容C406并联的另一端与第六电阻R405、第七电阻R406和第九电阻R408连接并接地。
第四芯片U401的RTADI接口与并联的第十七电容C407和第十电阻R409连接，第十七电容C407和第十电阻R409并联的另一端与第六电阻R405、第七电阻R406和第八电阻R407连接并接地。
参见图6，反向检波电路包括第十八电容C408、第十九电容C409、第二十电容C410、第二十一电容C411、第二十二电容C412、第二十三电容C413、第二十四电容C414、第十一电阻R410、第十二电阻R411、第十三电阻R412、第十四电阻R413、第十五电阻R414、第十六电阻R415、第十七电阻R416、第十八电阻R417、第十九电阻R418和第五芯片U402。
第十一电阻R410和第十二电阻R411并联，第十九电容C409与第十三电阻R412串联后与第十二电阻R411并联，并联后一端接地，另一端分别与V-和第五芯片U402的Vout接口连接，第十八电容C408一端与第十九电容C409连接，另一端与第五芯片U402的CLPF接口连接，第五芯片U402的VEST接口分别于第十九电容C409和第十三电阻R412连接。
第二十电容C410与第五芯片U402的VINP接口连接，第二十电容C410分别与第十四电阻R413、第十五电阻R414和第十六电阻R415连接，第十五电阻R414和第十六电阻R415接地，第十四电阻R413与第十七电阻R416连接后接地，并且第十四电阻R413和第十七电阻R416与JB-V-接口连接，第二十一电容C411一端与第五芯片U402的VINN接口连接，另一端与第十八电阻R417连接后接地。
第五芯片U402的VCC接口分别与并联的第二十二电容C412和第二十三电容C413的一端连接，第二十二电容C412和第二十三电容C413并联的另一端与第十五电阻R414、第十六电阻R415和第十八电阻R417连接并接地。
第五芯片U402的RTADI接口与并联的第二十四电容C414和第十九电阻R418连接，第二十四电容C414和第十九电阻R418并联的另一端与第十五电阻R414、第十六电阻R415和第十七电阻R416连接并接地。
检波电路信号幅度检测时间为ns级，ADC转换模块采用14位高精度的转化，检测精度1mV，对应输出功率调节可达0.1dB。
ADC转换电路包括电调衰减器控制模块、AD模拟电压采集模块和AD电源模块。参见图7，电调衰减器控制模块包括第七芯片U502、第二十电阻R501、第二十一电阻R502、第二十二电阻R503、第二十三电阻R504、第二十四电阻R505、第二十五电阻R506、第二十五电容C501、第二十六电容C502和电流控制器。
第二十电阻R501一端接V+，另一端接第七芯片U502的输入正极，第七芯片U502的输出端通过第二十一电阻R502与电流控制器连接，第七芯片U502的输出端通过第二十五电容C501和第二十五电阻R506与第七芯片U502的输入负极连接，第二十四电阻R505并联于第二十五电阻R506的两端，第二十二电阻R503和第二十三电阻R504并联，并联后一端接第七芯片U502的输入负极，另一端接地。
参见图8，AD模拟电压采集模块包括第八芯片U503、第二钽电容TC501、第二十六电阻R507、第二十七电阻R508、第二十八电阻R509、第二十九电阻R510、第三十电阻R511。
第二钽电容TC501一端接地并接第八芯片U503的AGND接口，另一端接第八芯片U503的AVDD接口，第二十六电阻R507接第八芯片U503的VIN0接口，第二十七电阻R508接第八芯片U503的VIN1接口，第二十八电阻R509接第八芯片U503的VIN2接口，第二十九电阻R510接第八芯片U503的VIN3接口，第三十电阻R511接第八芯片U503的VIN4接口，第三十一电阻R512接第八芯片U503的VIN5接口。
参见图9，AD电源模块包括第九芯片U504、第三钽电容TC502、第四钽电容TC503、第二十七电容C503和第二十八电容C504，第三钽电容TC502并联于第二十七电容C503的两端，并且一端接地，另一端接5V电源端，第二十七电容C503一端与第九芯片U504的Vin接口连接，另一端接地，第四钽电容TC503并联于第二十八电容C504的两端，并且一端接地，另一端接4V电源端，并与第九芯片U504的Vout接口连接。
FPGA控制电路包括FLASH存储器模块、烧写接口模块、EPRROM存储器模块、FPGA电源管脚滤波模块、FPGA电源模块和第十芯片U701，所述FLASH存储器模块、烧写接口模块、EPRROM存储器模块、FPGA电源管脚滤波模块和FPGA电源模块与所述第十芯片U701连接。
参见图10，FLASH存储器模块包括第三十电容C702、第三十三电阻R702、第三十四电阻R703、第三十五电阻R704和第十一芯片U702。
第三十电容C702一端同时与3.3V电压和第三十三电阻R702的一端连接，另一端接地，第三十三电阻R702的另一端与第十一芯片U702的SP接口连接，第三十四电阻R703一端与3.3V电源端连接，另一端与第十一芯片U702的HOLD接口连接，第三十五电阻R704一端与第十一芯片U702的SCLK接口连接，另一端接地。
参见图11，烧写接口模块包括第三十六电阻R705、第三十七电阻R706、第三十八电阻R707、第三十九电阻R708、第四十电阻R709和程序下载连接器P701。
第三十六电阻R705一端接地，另一端与第三十七电阻R706连接，第三十七电阻R706另一端与程序下载连接器P701的第一接口连接，程序下载连接器P701的第二接口接地，第三十九电阻R708与程序下载连接器P701的第三接口连接，第四十电阻R709一端接3.3V电压，另一端通过第四十一电阻R710与程序下载连接器P701的第五接口连接，程序下载连接器P701的第六接口接3.3V电压。
参见图12，EPRROM存储器模块包括第十二芯片U707、第三十一电容C703、第四十二电阻R711、第四十三电阻R712、第四十四电阻R714、第四十五电阻、第四十六电阻R718、第四十七电阻R719。
第十二芯片U707的A1接口通过第四十六电阻R718接地，第十二芯片U707的A2接口通过第四十七电阻R719接地，通过第四十五电阻接3.3V电压，第四十五电阻通过第三十一电容C703一端接地，第十二芯片U707的VS接口接地，并通过第四十六电阻R718与第十二芯片U707的A1接口连接，第十二芯片U707的VCC接口接3.3V电压，并通过第四十二电阻R711接第十二芯片U707的WP接口，第十二芯片U707的SCL接口通过第四十三电阻R712接3.3V电压，第十二芯片U707的SDA接口通过第四十四电阻R714接3.3V电压。
参见图13，FPGA电源管脚滤波模块包括第一FPGA电源管脚滤波模块，第二FPGA电源管脚滤波模块和第三FPGA电源管脚滤波模块。
第一FPGA电源管脚滤波模块包括第三十二电容C704、第三十三电容C705、第三十四电容C706、第三十五电容C707、第三十六电容C708、第三十七电容C709和第三十八电容C710；所述第三十二电容C704、第三十三电容C705、第三十四电容C706、第三十五电容C707、第三十六电容C708、第三十七电容C709和第三十八电容C710互相并联，并联后一端接3.3V电压，另一端接地。
第二FPGA电源管脚滤波模块包括第三十九电容C711、第四十电容C712、第四十一电容C713、第四十二电容C714、第四十三电容C715、第四十四电容C716和第四十五电容C717；所述第三十九电容C711、第四十电容C712、第四十一电容C713、第四十二电容C714、第四十三电容C715、第四十四电容C716和第四十五电容C717互相并联，并联后一端接1.0V电压，另一端接地。
第三FPGA电源管脚滤波模块包括第四十六电容C718、第四十六电容C719和第四十八电容C720，所述第四十六电容C718、第四十六电容C719和第四十八电容C720相互并联，并联后一端一端接1.8V电压，另一端接地。
参见图14，FPGA电源模块包括第一FPGA电源模块、第二FPGA电源模块、第三FPGA电源模块和第四FPGA电源模块。
第一FPGA电源模块包括第十三芯片U708、第十四芯片U709、第五钽电容TC701、第六钽电容、第四十九电容C721、第五十电容C722、第五十一电容C723、第四十八电阻R721和第一二极管D702；所述第五钽电容TC701一端接5V电压，另一端接地，第四十九电容C721和第五十电容C722分别并联于第五钽电容TC701，第十三芯片U708的IN接口与第五钽电容TC701、第四十九电容C721和第五十电容C722的一端连接，第十三芯片U708的OUT接口分别与第五十一电容C723、第六钽电容和第十四芯片U709的IN接口连接，第五十一电容C723和第六钽电容的另一端接地，第十四芯片U709的GND接口接地，第十四芯片U709的OUT接口接3.3V电压，并通过第四十八电阻R721和第一二极管D702接地。
第二FPGA电源模块包括第十五芯片U710、第十六芯片U711、第七钽电容TC702、第五十二电容C724、第五十三电容C725和第五十四电容C726，所述第五十二电容C724和第五十三电容C725并联，并联后一端接3.3V电压以及第十五芯片U710IN接口，另一端接地；第五十四电容C726和第七钽电容TC702并联，并联后一端接第十五芯片U710OUT接口和第十六芯片U711的IN接口，另一端接地，第十六芯片U711的OUT接口接1.8V电压。
第三FPGA电源模块包括第十七芯片U712、第十八芯片U713、第五十五电容C727、第五十六电容C728、第五十七电容C729和第八钽电容TC704；第五十五电容C727和第五十六电容C728并联，并联后一端接3.3V电压以及第十八芯片U713的IN接口和EN接口，另一端接地；第五十七电容C729和第八钽电容TC704并联，并联后一端接第十八芯片U713的OUT接口和第十七芯片U712IN接口，另一端接地，第十七芯片U712的OUT接口接1.0V电压。
第四FPGA电源模块包括第十九芯片U716、第二十芯片U717、第五十八电容C730、第五十九电容C731、第六十电容C732和第九钽电容TC705；第五十八电容C730和第五十九电容C731并联，并联后一端与5.5V电压连接，另一端与第二十芯片U717的VIN接口连接，第六十电容C732和第九钽电容TC705并联，并联后一端接第二十芯片U717的OUT接口以及第十九芯片U716的IN接口，另一端接地，第十九芯片U716的OUT接口接5V电压。
参见图11、图15和图16，第十芯片U701的IOL7A/LPLL1_T_IN/DQ0/BANK7接口接晶振，第十芯片U701的IOR25A/TDO/DQ10/BANK2接口通过第二十二芯片U703连接烧接接口模块的第四十一电阻；第十芯片U701的IOR26B/TDI/LVDS/DQ10/BANK2接口通过第二十三芯片U704连接烧接接口模块的第三十九电阻；第十芯片U701的IOR26A/TCK/LVDS/DQ10/BANK2接口通过第二十四芯片U705连接烧接接口模块的第三十七电阻；第十芯片U701的IOR25B/TMS/DQ10/BANK2接口通过第二十五芯片U706连接烧接接口模块的第三十八电阻。
参见图16和图12，所述第十芯片U701的IOT4B/LVDS/DQ15/BANK0接口连接EPRROM存储器模块的第十二芯片U707的WP接口；所述第十芯片U701的IOT4A/LVDS/DQ15/BANK0接口连接十二芯片的SCL接口；所述第十芯片U701的IOT2B/LVDS/DQ15/BANK0接口连接十二芯片的SDA接口。
参见图17和图8，所述第十芯片U701的IOT23A/DQ14/BANK0接口连接AD模拟电压采集模块的第八芯片U503的CS接口；所述第十芯片U701的IOT22A/LVDS/DQ14/BANK0接口连接AD模拟电压采集模块的第八芯片U503的DIN接口；所述第十芯片U701的IOT23B/DQ14/BANK0接口连接AD模拟电压采集模块的第八芯片U503的SCLK接口；所述第十芯片U701的IOT27A/GCLKT_0/DQ14/BANK0接口连接AD模拟电压采集模块的第八芯片U503的DOUT接口。
参见图18，所述第十芯片U701的IOR33A/MI/D7/LVDSp接口连接FLASH存储器模块的第十一芯片U702的SO接口；所述第十芯片U701的IOR33B/MO/D6/LVDSn接口连接FLASH存储器模块的第十一芯片U702的SI接口；所述第十芯片U701的IOR34A/MCS_N/D5/DQ9/BANK3接口连接FLASH存储器模块的第十一芯片U702的CS接口；所述第十芯片U701的IOR34B/MCLK/D4/DQ9/BANK3接口连接FLASH存储器模块的第十一芯片U702的SCLK接口。
在产品完成硬件的测试后，通过上位机发送当前频率信息给FPGA控制电路，调节输入信号，同时仪器测试输出目标功率，FPGA控制电路会自动采集功率的ADC值作为当前频率的初始功率值，然后继续下一频率的初始值校准。
初始值校准后，当发射不同的频率时，FPGA控制电路会读取频率信息的初始值，与输出功率的ADC采样值进行对比，当采样功率值在误差范围内时，FPGA控制电路对衰减电路的衰减值不调节，超达设定的误差值后，通过调节衰减电路的大小来调节环路增益，以达到输出功率不变的目的。
FPGA控制电路对输出的功率值和系统的频率信息进行交叉计算，读取该频率的预设值与输出实际值进行对比，然后调节衰减电路以达到输出功率或幅度保持恒定，以实现系统的快速响应以及精准控制。
综上所述，本发明提供的跳频和脉冲信号自动功率控制系统，通过开启放大电路，通信控制接口先发送当前频率字符和功率输出要求给FPGA控制电路，FPGA控制电路调取当前频率的初始数值，写入衰减电路，此时通路的增益已经调整完成。当输入当前频率的信号后，通过放大电路对信号放大，信号通过耦合电路输出，同时耦合部分信号经过检波电路输出当前的幅度值，经过ADC转换电路转换成数字值，FPGA控制电路收到的输出功率值与通信端口设置目标值进行交叉对比。如果输出值与设置目标值相等，则衰减控制保持不变。如检测的输出值与目标值偏小，则衰减减小，输出幅度增加。反之，衰减值增大，输出幅度减小。进行一次或二次闭环调节后，在2us内即可实现输出恒定功率值，有效减少闭环控制时间，同时提升了输出功率精度。
以上所述实施例仅表达了本申请的具体实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请保护范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请技术方案构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。
Claims (9)
1.跳频和脉冲信号自动功率控制系统，其特征在于，包括放大电路、衰减电路、耦合电路、检波电路、ADC转换电路和FPGA控制电路；
所述放大电路用于放大输入信号的电平，以达到更大的输出功率，提高信号的传输距离和增强信号的信噪比；
所述衰减电路用于补偿放大电路的增益波动，以达到输出幅度不变；
所述检波电路用于将高频信号转换成低频直流信号，使闭环控制系统在一个脉冲周期内即可完成幅度控制；
所述ADC转换电路对采样的脉冲幅度电压进行14位AD转换，量化成数字信息传输至FPGA控制电路进行计算；
所述FPGA控制电路对输出的功率值和系统的频率信息进行交叉计算，通过读取该频率的预设值与输出实际值进行对比，调节衰减电路以实现输出功率或幅度保持恒定；
其中，所述FPGA控制电路包括FLASH存储器模块、烧写接口模块、EPRROM存储器模块、FPGA电源管脚滤波模块、FPGA电源模块和第十芯片(U701)，所述FLASH存储器模块、烧写接口模块、EPRROM存储器模块、FPGA电源管脚滤波模块和FPGA电源模块与所述第十芯片(U701)连接；
所述FLASH存储器模块用于通过多层存储单元的电荷累积和流动来存储和擦除数据，在设备断电后仍然能够保持存储的数据；
所述烧写接口模块用于提供连接接口，使芯片连接到编程器进行设计以及烧录；
所述EPRROM存储器模块通过高于普通电压的作用来擦除和重编程，以存储掉电状态下需要保存的数据；
所述FPGA电源管脚滤波模块用于消除FPGA电源模块中的高频噪声和干扰信号；
所述FPGA电源模块为FPGA控制电路提供电源。
2.根据权利要求1所述的跳频和脉冲信号自动功率控制系统，其特征在于，所述衰减电路的信号输出端与所述放大电路的信号输入端连接，所述放大电路的信号输出端与所述耦合电路的信号输入端连接，所述耦合电路的信号输出端与所述检波电路的信号输入端连接，所述检波电路的信号输出端与所述ADC转换电路的信号输入端连接，所述ADC转换电路的信号输出端与所述FPGA控制电路的信号输入端连接，所述FPGA控制电路的信号输出端与所述衰减电路的信号输入端连接。
3.根据权利要求2所述的跳频和脉冲信号自动功率控制系统，其特征在于，所述FPGA控制电路的信号输入端还连接有晶振。
4.根据权利要求3所述的跳频和脉冲信号自动功率控制系统，其特征在于，所述晶振的电路包括电感、晶振、第六十一电容、第六十二电容和第二十一芯片(U601)；所述电感一端接3.3V电压，第六十一电容和第六十二电容并联，并联后一端接电感和晶振的VDD接口，另一端接地以及第二十一芯片(U601)的GND接口，晶振的OUT接口与第二十一芯片(U601)RFIN接口连接。
5.根据权利要求2所述的跳频和脉冲信号自动功率控制系统，其特征在于，所述衰减电路包括第一电容(C101)、第二电容(C102)、第三电容(C103)、第四电容(C104)、第一电阻和第一芯片(U101)；
信号通过第一电容(C101)输入第一芯片(U101)的RF接口，并通过第二电容(C102)输出，所述第二电容(C102)与第一芯片(U101)的GND接口连接；
所述第一电阻与第一芯片(U101)的p/S端口连接，并通过第三电容(C103)接地；
所述第四电容(C104)并联于所述第三电容(C103)的两端，并接地。
6.根据权利要求2所述的跳频和脉冲信号自动功率控制系统，其特征在于，所述放大电路包括第五电容(C201)、第六电容(C202)、第七电容(C203)、第八电容(C204)和第二芯片(U201)；
信号输入一路接入第二芯片(U201)的RF输入接口，经第二芯片(U201)的RF输出接口输出；
信号输入另一路经并联的第五电容(C201)和第六电容(C202)接地；
信号输出一路经并联的第一钽电容(TC201)、第七电容(C203)和第八电容(C204)接地。
7.根据权利要求2所述的跳频和脉冲信号自动功率控制系统，其特征在于，所述耦合电路包括第九电容(C301)、第十电容(C302)和第三芯片(U301)；
信号经第九电容(C301)输入第三芯片(U301)的RF out/in接口，通过RF in/out接口经第十电容(C302)输出。
8.根据权利要求2所述的跳频和脉冲信号自动功率控制系统，其特征在于，所述检波电路包括正向检波电路和反向检波电路；
所述正向检波电路用于经放大电路的放大信号通过耦合电路后，通过正向检波电路对信号的大小进行动态检测，实时检测输出功率大小的电压值，检测对应的模拟电压送给后面的ADC转换电路用来计算功放的输出功率；
所述反向检波电路用于检测反向端口的功率大小，作为功率输出端的反向功率检测，对输出端口的匹配性和反射系数进行计算和测量，正向功率与反向功率检测进行比较运算，计算出输出端口的驻波，当驻波高于额定值时关闭放大电路中的功率放大器，从而达到保护功率放大器的目的。
9.根据权利要求2所述的跳频和脉冲信号自动功率控制系统，其特征在于，所述ADC转换电路包括电调衰减器控制模块、AD模拟电压采集模块和AD电源模块，电调衰减器控制模块和AD模拟电压采集模块与AD电源模块连接；
所述电调衰减器控制模块用于控制射频电路中的信号强度和电平，以达到更稳定和清晰的信号传输质量；
AD模拟电压采集模块用于提供将模拟信号转换成数字信号过程中所需的电压范围；
AD电源模块用于为ADC转换电路提供电源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311127678.1A CN116846411B (zh) | 2023-09-04 | 2023-09-04 | 跳频和脉冲信号自动功率控制系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311127678.1A CN116846411B (zh) | 2023-09-04 | 2023-09-04 | 跳频和脉冲信号自动功率控制系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116846411A CN116846411A (zh) | 2023-10-03 |
| CN116846411B true CN116846411B (zh) | 2023-11-24 |
Family
ID=88171110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311127678.1A Active CN116846411B (zh) | 2023-09-04 | 2023-09-04 | 跳频和脉冲信号自动功率控制系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116846411B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104734656A (zh) * | 2013-12-24 | 2015-06-24 | 苏州普源精电科技有限公司 | 一种具有幅度调制和自动电平控制功能的射频信号源 |
| CN104730310A (zh) * | 2013-12-24 | 2015-06-24 | 苏州普源精电科技有限公司 | 一种具有可变衰减单元的测量装置 |
| CN206850729U (zh) * | 2017-06-12 | 2018-01-05 | 成都市凌巨通科技有限公司 | 超宽带小型固化功率放大器 |
| CN109450400A (zh) * | 2018-11-01 | 2019-03-08 | 四川九洲空管科技有限责任公司 | 自适应控制的宽带发射机激励源装置及激励信号产生方法 |
| CN111398674A (zh) * | 2020-03-30 | 2020-07-10 | 西南科技大学 | 超宽带功率电平测量和控制电路 |
| CN113867238A (zh) * | 2021-12-06 | 2021-12-31 | 成都威频科技有限公司 | 带有幅度和脉冲调制功能的捷变alc系统及其控制方法 |
| CN115061524A (zh) * | 2022-06-07 | 2022-09-16 | 深圳天海通信有限公司 | 多模电台的功率控制电路及多模电台 |
| CN219302653U (zh) * | 2022-12-19 | 2023-07-04 | 上海精密计量测试研究所 | 一种射频信号调理装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8737941B2 (en) * | 2010-03-30 | 2014-05-27 | Skyworks Solutions, Inc. | Gain control systems and methods for controlling an adjustable power level |
| US11706723B2 (en) * | 2021-06-09 | 2023-07-18 | XP Power Limited | Radio frequency generator with automatic level control |
-
2023
- 2023-09-04 CN CN202311127678.1A patent/CN116846411B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104734656A (zh) * | 2013-12-24 | 2015-06-24 | 苏州普源精电科技有限公司 | 一种具有幅度调制和自动电平控制功能的射频信号源 |
| CN104730310A (zh) * | 2013-12-24 | 2015-06-24 | 苏州普源精电科技有限公司 | 一种具有可变衰减单元的测量装置 |
| CN206850729U (zh) * | 2017-06-12 | 2018-01-05 | 成都市凌巨通科技有限公司 | 超宽带小型固化功率放大器 |
| CN109450400A (zh) * | 2018-11-01 | 2019-03-08 | 四川九洲空管科技有限责任公司 | 自适应控制的宽带发射机激励源装置及激励信号产生方法 |
| CN111398674A (zh) * | 2020-03-30 | 2020-07-10 | 西南科技大学 | 超宽带功率电平测量和控制电路 |
| CN113867238A (zh) * | 2021-12-06 | 2021-12-31 | 成都威频科技有限公司 | 带有幅度和脉冲调制功能的捷变alc系统及其控制方法 |
| CN115061524A (zh) * | 2022-06-07 | 2022-09-16 | 深圳天海通信有限公司 | 多模电台的功率控制电路及多模电台 |
| CN219302653U (zh) * | 2022-12-19 | 2023-07-04 | 上海精密计量测试研究所 | 一种射频信号调理装置 |
Non-Patent Citations (3)
| Title |
|---|
| An automatic gain controller for MIMO-OFDM WLAN systems;D. Perels 等;《2008 4th European Conference on Circuits and Systems for Communications》;全文 * |
| TD-LTE信号稳幅环路设计;韦巍;《国外电子测量技术》;全文 * |
| 超宽带高精度ALC系统射频前端的研究与应用;郑仁平;《中国优秀硕士学位论文全文库》;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116846411A (zh) | 2023-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104734656B (zh) | 一种具有幅度调制和自动电平控制功能的射频信号源 | |
| CN103034274B (zh) | 测温电路用恒流源 | |
| CN208506629U (zh) | 一种基于远端反馈的供电电路 | |
| CN105573391A (zh) | 太阳阵模拟器的开路电压控制电路及其开路电压控制方法 | |
| CN116846411B (zh) | 跳频和脉冲信号自动功率控制系统 | |
| CN110289821A (zh) | 适应工况环境的射频信号输出功率控制电路、方法及装置 | |
| CN105334409A (zh) | 一种适用于多种防雷元件特性检测的综合系统 | |
| CN103792445B (zh) | 一种全智能电力过流保护测试仪 | |
| CN110350989A (zh) | 一种检波及校准电路、射频信号发生装置及方法 | |
| CN100530953C (zh) | 基于变型电桥原理的射频放大器增益自动控制方法 | |
| CN103021117B (zh) | 基于温度检测的电气火灾探测器 | |
| CN207440254U (zh) | 电池电量检测装置和灯具 | |
| CN205484767U (zh) | 一种电能表校表装置 | |
| CN115078823A (zh) | 一种提高电能计量精度的方法和装置 | |
| CN205826813U (zh) | 芯片测试系统 | |
| CN204595578U (zh) | 数字存储示波器采集控制系统 | |
| CN114257244A (zh) | Adc芯片测试电路、方法、测试设备以及存储介质 | |
| CN204575838U (zh) | 一种电表内阻测量装置 | |
| CN208795797U (zh) | 一种谐波测量装置 | |
| CN102122186B (zh) | 大功率负压数控恒流模块 | |
| CN203414549U (zh) | 一种超低功率测试功率表 | |
| CN209356582U (zh) | 一种电阻电容精密测量电路 | |
| CN113503986A (zh) | 光模块温度监控及校准方法以及装置 | |
| CN218122504U (zh) | 一种高精度自动气象站信号模拟器的湿度通道 | |
| CN217159676U (zh) | Adc芯片测试电路以及测试设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |