CN114257244A - Adc芯片测试电路、方法、测试设备以及存储介质 - Google Patents

Abstract

本发明实施例公开了一种ADC芯片测试电路、方法、测试设备以及存储介质，所述多路ADC芯片测试方法包括获取经过分压的多个模拟测试信号，将多个所述模拟测试信号一对一输入待检测的ADC芯片的多个ADC支路，采集每一所述ADC支路的输出信号，根据多个所述输出信号以及预设的第一测试标准值范围确定所述待检测ADC芯片是否为良品，上述方案解决解决现有技术中ADC芯片测试效率较低的技术问题。

Description

ADC芯片测试电路、方法、测试设备以及存储介质

技术领域

本发明涉及ADC芯片测试技术领域，尤其涉及一种ADC芯片测试电路、方法、测试设备以及存储介质。

背景技术

ADC(Analog-to-Digital Convertor，模数转换器)是当前电信号采集系统极其关键的组成部分。随着近年SOC技术和电计量产业的迅猛发展，对ADC的性能和质量要求也越来越高。电计量类ADC由于可以同时达到宽电压、高精度和高可靠性的性能要求，已经广泛应用于智能电能表、充电桩以及能源控制器等电力和储能领域。

如何通过快速有效的测试方法，来评估这类器件质量的，达到既节约测试成本又能满足测试的覆盖率，成为ADC制造和生产厂商最为关注的焦点之一。对于ADC芯片，其设计和工艺制作成本已经占用很大一部分，如果在芯片测试还无法保证足够短的测试时间，总成本将会大大增加。因此，为了提高产品的可靠性，并出于测试成本角度考虑，当前最大的障碍在于缺乏一种行之有效的多路高精度ADC快速测试方法。

发明内容

本发明提出一种ADC芯片测试电路、方法、测试设备以及存储介质，用于解决现有技术中ADC芯片测试效率较低的技术问题。

为了实现上述目的，本申请提出一种多路ADC芯片测试方法，所述多路ADC芯片测试方法包括；

获取经过分压的多个模拟测试信号；

将多个所述模拟测试信号一对一输入待检测的ADC芯片的多个ADC支路；

采集每一所述ADC支路的输出信号；

根据多个所述输出信号以及预设的第一测试标准值范围确定所述待检测ADC芯片是否为良品。

可选地，所述获取经过分压的多个模拟测试信号的步骤包括：

获取一原始测试信号；

将所述原始测试信号输入分压网络以得到多个相位相等的模拟测试信号。

可选地，所述根据多个所述输出信号以及预设的第一测试标准值范围确定所述待检测ADC芯片是否为良品的步骤包括：

任意选中一所述输出信号，并判断所述输出信号是否处于预设的第一测试标准值范围；

若当前所述输出信号处于预设的第一测试标准值范围时，将剩余的所述输出信号分别与当前所述输出信号进行取比值；

若每一所述输出信号与当前所述输出信号的比值均满足第二测试标准值范围时，确定当前待检测ADC芯片为良品。

可选地，所述任意选中一所述输出信号，并判断所述输出信号是否处于预设的第一测试标准值范围的步骤之后还包括：

若当前所述输出信号未满足预设的第一测试标准值范围时，确定当前待检测ADC芯片为不良品。

可选地，所述若当前所述输出信号处于预设的第一测试标准值范围时，将剩余的所述输出信号分别与当前所述输出信号进行取比值的步骤之后还包括：

若任一所述输出信号与当前所述输出信号的比值不满足第二测试标准值范围时，确定当前待检测ADC芯片为不良品。

为了实现上述目的，本申请还提出一种存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现如权利上所述的ADC芯片测试方法。

为了实现上述目的，本申请还提出一种ADC芯片测试设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如上所述的ADC芯片测试方法。

为了实现上述目的，本申请还提出一种ADC芯片测试电路，用于对待测试ADC芯片进行测试，所述待测试ADC芯片具有多个ADC支路，每一所述ADC支路均具有一输入端以及一输出端，其特征在于，所述ADC芯片测试电路包括：

信号输入端，用于接入原始测试信号；

分压电路，具有一输入端以及多个输出端，所述分压电路的输入端与所述信号输入端连接，多个所述分压电路的输出端与多个待测试ADC芯片的ADC支路的输入端一对一连接；

所述分压电路，用于将所述原始测试信号进行分压以获取多路相位相等的模拟测试信号，并将每一所述模拟测试信号输入对应的所述ADC支路以对对应的所述待测试ADC芯片的ADC支路进行测试；

控制电路，所述控制电路具有多个测试端，多个所述控制电路的测试端与多个所述ADC芯片的ADC支路的输出端连接，并用于获取每一所述ADC支路的输出信号，并根据每一所述输出信号以及预设的第一测试标准值范围确定所述待检测ADC芯片是否为良品。

可选地，所述分压电路包括多个并联设置的电阻支路，所述信号输入端包括正向输入端以及反向输入端，所述电阻支路包括正向电压输入端、负向电压输入端以及测试信号输出端，所述电阻支路的正向电压输入端与所述正向输入端连接，每一所述电阻支路的负向电压输入端与所述反向输入端连接，多个所述电阻支路的测试信号输出端连接至所述待测试ADC芯片的ADC支路的输入端。

可选地，所述电阻支路包括多个电阻，任意两个电阻之间设置一测试信号输出端，每一所述电阻支路的测试信号输出端一对一连接至所述待测试ADC芯片的ADC支路的输入端。

可选地，所述电阻支路中设置有至少一个开关模块，所述电阻支路还包括第一接入端和第二接入端，所述开关模块的输入端与所述电阻支路的第一接入端连接，所述开关模块的输出端与所述电阻支路的第二接入端连接，所述开关模块的受控端连接至所述控制电路。

可选地，所述开关模块为继电器或者开关。

可选地，所述ADC芯片测试电路还包括信号源产生电路，所述信号源产生电路的输出端为所述信号输入端。

可选地，多个所述分压电路的输出端设置为多个测试点，每一测试点对应所述待测试ADC芯片的ADC支路的输入引脚设置。

为了实现上述目的，本申请还提出一种ADC芯片测试设备，所述ADC芯片测试设备包括如上所述的ADC芯片测试电路。

实施本发明实施例，将具有如下有益效果：

采用了上述ADC芯片测试方法之后，多路ADC芯片测试方法首先获取经过分压的多个模拟测试信号，随后将多个所述模拟测试信号一对一输入待检测的ADC芯片的多个ADC支路，然后采集每一所述ADC支路的输出信号，并根据多个所述输出信号以及预设的第一测试标准值范围确定所述待检测ADC芯片是否为良品。由于此时多个模拟测试信号经过分压，可以保证输入模拟测试信号的一致性，另外，多个模拟测试信号经过分压可以覆盖多个ADC芯片的多个ADC支路需要测试的电压点，然后根据当前多个所述输出信号以及预设的第一测试标准值范围就可以确定所述待检测ADC芯片是否为良品，因此，本申请的技术方案可以减少每一ADC支路进行线性测试所需要的测试次数，降低测试时间，从而解决现有技术中ADC芯片测试效率较低的技术问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

其中：

图1为一个实施例中多路ADC芯片测试方法的流程示意图；

图2为一个实施例中多路ADC芯片测试方法的流程示意图；

图3为一个实施例中多路ADC芯片测试方法的进行测试时模拟测试信号以及对应ADC支路的输出信号的示意图；

图4为一个实施例中多路ADC芯片测试电路的电路示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在示例性技术中，多路ADC芯片，内部一般集成了多路相对独立的ADC电路。由于半导体工艺自身的离散性影响，各通道送入ADC转换精度可能存在偏差，同时在各自通道的模数转换过程中，不同的模拟输入量引入的误差各不相同。这些非线性误差直接影响ADC产品的性能和质量，需要在芯片的测试过程中进行筛除。目前的业界普遍的测试方法会在各通道通入不同的信号，再用幅度分布直方图方式，对ADC每个输出位所对应的输入电压点都进行一次测试。

这种方法，由于各通道通入的信号相对分立，信号的幅值、相位都存在偏差；会导致ADC各通道输出存在差异。而对于高精度ADC芯片，由于品质要求较高，这样的差异容易导致芯片规格超出测试标准范围，被判为不良品，从而降低产品良率，导致成本升高。

另外，ADC输入电压范围内，每个电压区间都需要逐一进行测试，也会导致测试时间过长，增加成本。

在一实施例中，如图1所示，一种多路ADC芯片测试方法，所述多路ADC芯片测试方法包括；

S1、获取经过分压的多个模拟测试信号；

其中，经过分压的多个模拟测试信号可以通过单路原始测试信号输入，然后将单路信号输入分压网络进行分压实现，通过获取经过分压的多个模拟测试信号，可以达到消除多路ADC测试中，因为输入信号源不一而导致不同ADC通道输出产生的偏差的目的，从而减少测试的误宰误放。

S2、将多个所述模拟测试信号一对一输入待检测的ADC芯片的多个ADC支路；

其中，单个模拟测试信号仅输入一个ADC支路，从而可以保证每一ADC支路输入的模拟测试信号的单一性，需要说明的是，此时的ADC芯片的ADC支路为ADC芯片的ADC通道。

S3、采集每一所述ADC支路的输出信号；

此时，可以通过控制电路、测试电路、采样电路等对每一所述ADC支路的输出信号分开进行采集。

S4、根据多个所述输出信号以及预设的第一测试标准值范围确定所述待检测ADC芯片是否为良品。

在上述实施例中，通过使用单个原始测试信号输入经过电阻网络进行分压，由于此时多个模拟测试信号经过分压，可以保证输入模拟测试信号的一致性，另外，多个模拟测试信号经过分压可以覆盖多个ADC芯片的多个ADC支路需要测试的电压点，然后根据当前多个所述输出信号以及预设的第一测试标准值范围就可以确定所述待检测ADC芯片是否为良品，因此，本申请的技术方案可以减少每一ADC支路进行线性测试所需要的测试次数，降低测试时间，从而解决现有技术中ADC芯片测试效率较低的技术问题。

在一实施例中，所述获取经过分压的多个模拟测试信号的步骤包括：

获取一原始测试信号；

此时的原始测试信号可以由测试机、波形发生器或者信号源发出。

将所述原始测试信号输入分压网络以得到多个相位相等的模拟测试信号。

在上述方案中，使用单个原始测试信号输入分压网络经过分压网络进行分压，可以确保输入信号的一致性。此外，可以根据电阻的分压特性，调整电阻的大小以调整不同ADC支路/通道的输入电压幅值，来覆盖ADC输入电压范围；这样多点覆盖方式，能大大的降低测试时间成本。另外，通过多路分压，并调整不同通道的输入电压幅值以使模拟测试信号的电压幅值同时覆盖多个电压点，可以通过同时覆盖多个电压点的方式，减少ADC通道线性度测试的次数，从而减低测试时间。

如图3所示，ADC输入电压范围为0-Vref(Vref为ADC基准电压)，本方法可以一次性测试n个电压点(n为待测多路ADC的通道数)。

在一实施例中，如图2所示，所述根据多个所述输出信号以及预设的第一测试标准值范围确定所述待检测ADC芯片是否为良品的步骤包括：

S41、任意选中一所述输出信号，并判断所述输出信号是否处于预设的第一测试标准值范围；

下述以分压网络为电阻分压网络为例对本方案原理进行说明，以图1所示的电阻分压网络为例，电阻分压网络一般由多组电阻分压电路组成，测试机AWG模块或者信号源产生模拟信号，通过Vin+和Vin-两个端口接入测试系统；经过各路电阻分压电路，最终转化为相位相等,幅值不一的电信号，输出到各路ADC的输入端；对于其中的任意一路ADC，输入电压值均满足:

(n代表概率ADC支路/通道的对应编号)

而对于这路ADC支路的输出：

其中：m为ADC位数；VIN为输入信号的有效值；Vref为ADC基准电压；

在针对这路ADC的输出时，由于当前ADC支路的输入电压值是固定的，因此，通过ADC转换公式计算出的理论输出范围(标准范围)和ADC支路实际输出的数值进行比对，此时的理论输出范围(标准范围)即为预设的第一测试标准值范围，可以通过上述公式进行计算后预设，比对后若符合，则判断ADC支路实际输出的输出信号处于预设的第一测试标准值范围，即当前ADC支路/通道的输出信号合格，通道间偏差是否达标。

S42、若当前所述输出信号处于预设的第一测试标准值范围时，将剩余的所述输出信号分别与当前所述输出信号进行取比值；

由于各路电阻分压电路相对分立，通过对各路ADC通道的分压电路电阻阻值进行组合，可以同时覆盖ADC输入范围内的多个电压点，达到快速测试的目的；

而对于任意两路ADC：也即

aADC支路和bADC支路的输出则有：

对于剩余的所述输出信号分别与当前所述输出信号进行取比值，由于在之前的步骤中对于当前所述输出信号是任意选中一所述输出信号，因此，此种取比值可以适用于任意两路输出信号。

S43、若每一所述输出信号与当前所述输出信号的比值均满足第二测试标准值范围时，确定当前待检测ADC芯片为良品。

在上述实施例中，先根据ADC芯片其中任一ADC支路/通道的输出信号，来判断当前ADC支路/通道是否合格；再通过各ADC支路/通道的输出信号以及对应分压值的比例关系，即

根据比值是否在第二测试标准值范围就可以判断两个通道之间的偏差是否超标；由于电阻值Ra-1、Ra-2、Ra-3、Rb-1、Rb-2、Rb-3均已知，所以只需要对a和b输出数据比值Ka_b，此时将数据比值Ka_b控制在第二测试标准值范围，即通过将数据比值Ka_b卡控一个范围就能够筛除通道间偏差超标的样品。此时的第二测试标准值范围经由用户提前预设，可以设置为根据实验数据进行预测的值，也可以是用户通过其他方式获取的偏差标准值范围。

在一实施例中，所述任意选中一所述输出信号，并判断所述输出信号是否处于预设的第一测试标准值范围的步骤之后还包括：

若当前所述输出信号未满足预设的第一测试标准值范围时，确定当前待检测ADC芯片为不良品。

在针对这路ADC的输出信号时，由于当前ADC支路的输入电压值是固定的，因此，通过ADC转换公式计算出的理论输出范围(标准范围)和ADC支路实际输出的数值进行比对，此时的理论输出范围(标准范围)即为预设的第一测试标准值范围，比对后若不符合，则判断ADC支路实际输出的输出信号不处于预设的第一测试标准值范围，即当前ADC支路/通道的输出信号不合格，通道间偏差不达标。

在一实施例中，所述若当前所述输出信号处于预设的第一测试标准值范围时，将剩余的所述输出信号分别与当前所述输出信号进行取比值的步骤之后还包括：

若任一所述输出信号与当前所述输出信号的比值不满足第二测试标准值范围时，确定当前待检测ADC芯片为不良品。

其中，无论是有一个输出信号分别与当前所述输出信号的比值不满足第二测试标准值范围时，则确定当前待检测ADC芯片为不良品，从而通过将每一次测量建模的过程转换成为通过比值判断的过程，此时，只需要一个通道进行一次测量，大大缩短了检测时间，也不必再针对每一ADC支路/通道再进行幅度分布直方图的方式进行测量确认。而且保证每一电压点的覆盖就可以实现准确的ADC芯片的检测，可以方便对每个需要测试的电压点进行确认，更为方便工业上进行统一标准的测量。

本申请还提出一种存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的ADC芯片测试方法。

需要说明的是，由于本申请的存储介质包含上述ADC芯片测试方法的所有步骤，因此，存储介质也可以实现ADC芯片测试方法的所有方案，并具有同样的有益效果，在此不再赘述。

本申请还提出一种ADC芯片测试设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上所述的ADC芯片测试方法。

需要说明的是，由于本申请的ADC芯片测试设备包含上述扫ADC芯片测试方法的所有步骤，因此，ADC芯片测试设备也可以实现ADC芯片测试方法的所有方案，并具有同样的有益效果，在此不再赘述。

本申请还提出一种ADC芯片测试电路，如图4所示，用于对待测试ADC芯片进行测试，所述待测试ADC芯片U1具有多个ADC支路，每一所述ADC支路均具有一输入端以及一输出端，所述ADC芯片测试电路包括信号输入端、分压电路20以及控制电路10，信号分压电路20具有一输入端以及多个输出端，所述分压电路20的输入端与所述信号输入端连接，多个所述分压电路20的输出端与多个待测试ADC芯片U1的ADC支路的输入端一对一连接输入端。所述控制电路10具有多个测试端，多个所述控制电路10的测试端与多个所述ADC芯片的ADC支路的输出端连接。

其中，信号输入端接入原始测试信号，分压电路20将所述原始测试信号进行分压以获取多路相位相等的模拟测试信号，并将每一所述模拟测试信号输入对应的所述ADC支路以对对应的所述待测试ADC芯片U1的ADC支路进行测试，控制电路10获取每一所述ADC支路的输出信号，并根据每一所述输出信号以及预设的第一测试标准值范围确定所述待检测ADC芯片是否为良品。在上述实施例中，通过使用单个原始测试信号输入经过分压电路20进行分压，由于此时多个模拟测试信号经过分压，可以保证输入模拟测试信号的一致性。

另外，若对分压电路的分压值进行调试，可以使得多个模拟测试信号经过分压输出的输出信号可以覆盖多个ADC芯片的多个ADC支路需要测试的电压点，然后根据当前多个所述输出信号以及预设的第一测试标准值范围就可以确定所述待检测ADC芯片是否为良品，因此，本申请的技术方案可以减少每一ADC支路进行线性测试所需要的测试次数，降低测试时间，从而解决现有技术中ADC芯片测试效率较低的技术问题。

进一步的，所述控制电路10，还用于根据任意两个输出信号的比值是否满足第二测试标准值范围确定当前待检测ADC芯片为良品。

在上述实施例中，先根据ADC芯片其中任一ADC支路/通道的输出信号，来判断当前ADC支路/通道是否合格；再通过各ADC支路/通道的输出信号以及对应分压值的比例关系，即

根据比值是否落入第二测试标准值范围就可以准确判断各通道间的偏差是否超标；由于电阻值Ra-1、Ra-2、Ra-3、Rb-1、Rb-2、Rb-3均已知，所以只需要对a和b输出数据比值Ka_b，此时将数据比值Ka_b控制在第二测试标准值范围，即通过将数据比值Ka_b卡控一个范围就能够筛除通道间偏差超标的样品。

在一实施例中，所述分压电路20包括多个并联设置的电阻支路201，所述信号输入端包括正向输入端Vin+以及反向输入端Vin-，所述电阻支路201包括正向电压输入端、负向电压输入端以及测试信号输出端，所述电阻支路201的正向电压输入端与所述正向输入端Vin+连接，每一所述电阻支路201的负向电压输入端与所述反向输入端Vin-连接，多个所述电阻支路的测试信号输出端连接至所述待测试ADC芯片U1的ADC支路的输入端。

此时，通过上述连接方式，可以实现电阻支路201的测试信号输出端的有效输出，且由于电阻支路201的计算简单，在进行分压幅值改变时仅仅需要改变电阻值就可以实现对多路模拟测试信号的幅值的改变，从而使得同时覆盖多个电压点。减少ADC支路/通道的线性度测试的次数，从而减低测试时间。

在一实施例中，所述电阻支路201包括多个电阻，任意两个电阻之间设置一测试信号输出端，每一所述电阻支路的测试信号输出端一对一连接至所述待测试ADC芯片U1的ADC支路的输入端。

在上述方案中，使用单个原始测试信号输入经过信号分压电路20进行分压，可以确保输入信号的一致性。此外，可以根据电阻的分压特性，调整电阻的大小以调整不同ADC支路/通道的输入电压幅值，来覆盖ADC输入电压范围；这样多点覆盖方式，能大大的降低测试时间成本。另外，通过多路分压，并调整不同通道的输入电压幅值以使模拟测试信号的电压幅值同时覆盖多个电压点，可以通过同时覆盖多个电压点的方式，减少ADC通道线性度测试的次数，从而减低测试时间。

在一实施例中，所述电阻支路201中设置有至少一个开关模块，所述电阻支路201还包括第一接入端和第二接入端，所述开关模块的输入端与所述电阻支路201的第一接入端连接，所述开关模块的输出端与所述电阻支路201的第二接入端连接，所述开关模块的受控端连接至所述控制电路10。

此时，可以将电阻支路201设置为多组模式，通过开关控制电阻支路201的输出端，可以通过切换电阻支路201实现电阻支路201的分压可调。

可选地，所述开关模块为继电器或者开关。

在一实施例中，所述ADC芯片测试电路还包括信号源产生电路，所述信号源产生电路的输出端为所述信号输入端。

通过信号源产生电路产生信号，可以对原始测试信号按需调节，其中，信号源产生电路可以为测试机或者信号发生电路或者现成的信号源。

在一实施例中，多个所述分压电路20的输出端设置为多个测试点，每一测试点对应所述待测试ADC芯片U1的ADC支路的输入引脚设置。

通过设置测试点，可以方便测试时候的待测试ADC芯片U1与ADC芯片测试电路的连接，从而减少测试准备时间。

在一实施例中，如图4所示，每一所述ADC支路均包括第一正向电压输入端以及第一反向电压输入端，每一所述电阻支路201均包括正向测试信号输出端和反向测试信号输出端，所述ADC支路的第一正向电压输入端与对应所述电阻支路201的正向测试信号输出端连接，所述ADC支路的第一反向电压输入端与对应所述电阻支路201的反向测试信号输出端连接。

此时，通过上述连接方式，可以实现电阻支路201的测试信号输出端的有效输出，且由于电阻支路201的计算简单，此时一个支路仅仅输出一个模拟测试信号，计算简单，在进行分压幅值改变时仅仅需要改变电阻值就可以实现对多路模拟测试信号的幅值的改变，从而使得同时覆盖多个电压点。减少ADC支路/通道的线性度测试的次数，从而减低测试时间。

本申请还提出一种ADC芯片测试设备，所述ADC芯片测试设备包括如上所述的ADC芯片测试电路。

需要说明的是，由于本申请的ADC芯片测试设备包含上述ADC芯片测试电路的所有步骤，因此，ADC芯片测试设备也可以实现ADC芯片测试电路的所有方案，并具有同样的有益效果，在此不再赘述。

以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。

Claims (10)

1.一种多路ADC芯片测试方法，其特征在于，所述多路ADC芯片测试方法包括；

获取经过分压的多个模拟测试信号；

将多个所述模拟测试信号一对一输入待检测的ADC芯片的多个ADC支路；

采集每一所述ADC支路的输出信号；

根据多个所述输出信号以及预设的第一测试标准值范围确定所述待检测ADC芯片是否为良品。

2.如权利要求1所述的多路ADC芯片测试方法，其特征在于，所述获取经过分压的多个模拟测试信号的步骤包括：

获取一原始测试信号；

将所述原始测试信号输入分压网络以得到多个相位相等的模拟测试信号。

3.如权利要求1所述的多路ADC芯片测试方法，其特征在于，所述根据多个所述输出信号以及预设的第一测试标准值范围确定所述待检测ADC芯片是否为良品的步骤包括：

任意选中一所述输出信号，并判断所述输出信号是否处于预设的第一测试标准值范围；

若当前所述输出信号处于预设的第一测试标准值范围时，将剩余的所述输出信号分别与当前所述输出信号进行取比值；

若每一所述输出信号与当前所述输出信号的比值均满足第二测试标准值范围时，确定当前待检测ADC芯片为良品。

4.如权利要求1所述的多路ADC芯片测试方法，其特征在于，所述任意选中一所述输出信号，并判断所述输出信号是否处于预设的第一测试标准值范围的步骤之后还包括：

若当前所述输出信号未满足预设的第一测试标准值范围时，确定当前待检测ADC芯片为不良品。

5.权利要求1所述的多路ADC芯片测试方法，其特征在于，所述若当前所述输出信号处于预设的第一测试标准值范围时，将剩余的所述输出信号分别与当前所述输出信号进行取比值的步骤之后还包括：

若任一所述输出信号与当前所述输出信号的比值不满足第二测试标准值范围时，确定当前待检测ADC芯片为不良品。

6.一种存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至5任一项所述的ADC芯片测试方法。

7.一种ADC芯片测试设备，其特征在于，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至5任一项所述的ADC芯片测试方法。

8.一种ADC芯片测试电路，用于对待测试ADC芯片进行测试，所述待测试ADC芯片具有多个ADC支路，每一所述ADC支路均具有一输入端以及一输出端，其特征在于，所述ADC芯片测试电路包括：

信号输入端，用于接入原始测试信号；

分压电路，具有一输入端以及多个输出端，所述分压电路的输入端与所述信号输入端连接，多个所述分压电路的输出端与多个待测试ADC芯片的ADC支路的输入端一对一连接；

所述分压电路，用于将所述原始测试信号进行分压以获取多路相位相等的模拟测试信号，并将每一所述模拟测试信号输入对应的所述ADC支路以对对应的所述待测试ADC芯片的ADC支路进行测试；

控制电路，所述控制电路具有多个测试端，多个所述控制电路的测试端与多个所述ADC芯片的ADC支路的输出端连接，并用于获取每一所述ADC支路的输出信号，并根据每一所述输出信号以及预设的第一测试标准值范围确定所述待检测ADC芯片是否为良品。

9.如权利要求1所述的ADC芯片测试电路，其特征在于，所述分压电路包括多个并联设置的电阻支路，所述信号输入端包括正向输入端以及反向输入端，所述电阻支路包括正向电压输入端、负向电压输入端以及测试信号输出端，所述电阻支路的正向电压输入端与所述正向输入端连接，每一所述电阻支路的负向电压输入端与所述反向输入端连接，多个所述电阻支路的测试信号输出端连接至所述待测试ADC芯片的ADC支路的输入端。

10.如权利要求9所述的ADC芯片测试电路，其特征在于，所述电阻支路中设置有至少一个开关模块，所述电阻支路还包括第一接入端和第二接入端，所述开关模块的输入端与所述电阻支路的第一接入端连接，所述开关模块的输出端与所述电阻支路的第二接入端连接，所述开关模块的受控端连接至所述控制电路。

Images