CN116388760A - 一种差分输入adc的静态性能测试装置及方法 - Google Patents
一种差分输入adc的静态性能测试装置及方法 Download PDFInfo
- Publication number
- CN116388760A CN116388760A CN202310657581.5A CN202310657581A CN116388760A CN 116388760 A CN116388760 A CN 116388760A CN 202310657581 A CN202310657581 A CN 202310657581A CN 116388760 A CN116388760 A CN 116388760A
- Authority
- CN
- China
- Prior art keywords
- dac
- dut
- controller
- adc
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 47
- 230000003068 static effect Effects 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims abstract description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 11
- 230000001360 synchronised effect Effects 0.000 claims description 19
- 238000005070 sampling Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 5
- 238000010998 test method Methods 0.000 claims 1
- 230000001960 triggered effect Effects 0.000 claims 1
- 238000004891 communication Methods 0.000 description 4
- 238000011056 performance test Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
- H03M1/109—Measuring or testing for dc performance, i.e. static testing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种差分输入ADC的静态性能测试装置及方法，包括：主控模块、信号产生模块和待测模块；其中主控模块包括第一控制器、第二控制器和第三控制器；信号产生模块包括第一DAC、第二DAC；待测模块包括第一DUT、第二DUT、第三DUT和第四DUT，且每个DUT内部均集成有ADC；第一和第二DAC的输出端均同步产生多路阶梯波，且第一和第二DAC单独同步产生的多路阶梯波完全相同，但是第一DAC产生的阶梯波与第二DAC产生的阶梯波互相不同。本发明可同时测量多个DUT，也可同时测一个DUT的多个通道，且无须CPU参与和人工干预即可通过模拟测试对DUT进行有效控制，可根据测试需求更换DUT的目标板测试。
Description
技术领域
本发明涉及一种ADC测试技术领域，具体为一种差分输入ADC的静态性能测试装置及方法。
背景技术
随着ADC（模拟数字转换器）应用越来越多，对于ADC性能指标要求也越来越高，因此应运而生了各种测试方案以及装备，ADC的性能指标可以说整个SOC（片上系统）芯片最核心、最关键性的指标之一，影响到整个装置的性能，这使得ADC性能测试变得尤为重要和关键，ADC的技术指标主要分为静态指标和动态指标。
传统的ADC静态参数的测量，可以提供台阶波，如果对于单电源以及单端输入的ADC而言，提供信号比较方便；但是对于差分输入的ADC并且对输入共模电压有要求的ADC而言，提供可变的台阶波信号，需要大量人工参与且效率极低，并且需要使用一些高精度的仪器设备。
现有技术已经不能满足现阶段人们的需求，基于现状，急需对现有技术进行改进。
发明内容
本发明的目的在于提供一种差分输入ADC的静态性能测试装置，以解决上述背景技术中提出的问题。
一方面，本发明提供如下技术方案一种差分输入ADC的静态性能测试装置，包括：主控模块、信号产生模块、待测模块和PC（电脑）端；其中，所述主控模块包括：第一控制器、第二控制器和第三控制器。
所述信号产生模块包括：第一DAC（数字模拟转换器）、第二DAC。
所述待测模块包括：第一DUT（待测芯片）、第二DUT、第三DUT和第四DUT，且每个DUT内部均集成有ADC。
所述第一DAC、第二DAC的输出端均同步产生多路阶梯波，且所述第一DAC、第二DAC单独同步产生的多路阶梯波完全相同，但是，第一DAC产生的阶梯波与第二DAC产生的阶梯波互相不同，其中，第一DAC的其中任意一路阶梯波与第二DAC的其中任意一路阶梯波共同组成一组差分信号，并加载到DUT内部集成的ADC的差分信号采集输入端，且第一DAC与第二DAC能够实现同时测量被测DUT的数量为n种；其中，n表示第一DAC与第二DAC输出端的数量。
所述第一DUT、第二DUT、第三DUT和第四DUT均具有3路控制输出端和1路片选信号输出端，且第一DUT、第二DUT、第三DUT和第四DUT的3路控制输出端均加载到第一控制器的控制输入端，且第一DUT、第二DUT、第三DUT和第四DUT的1路片选信号输出端分别输出的4路片选信号均通过同步测试接口加载到第一控制器的片选控制端；第一控制器通过同步测试接口片选第一DUT、第二DUT、第三DUT和第四DUT，来控制不同DUT通信，去配置回读DUT内部的ADC的数据，同步采集第一DAC和第二DAC的输出信号，得到采样信号。
所述第一控制器的输出端输出同步触发信号分别加载到第二控制器和第三控制器的控制端，且所述第二控制器的输出端产生控制信号加载到第一DAC的控制端，且所述第三控制器的输出端产生控制信号加载到第二DAC的控制端。
所述第一控制器分别通过多个UART（异步收发传输器）接口并联连接到上位机PC端，第一控制器通过DMA（直接内存访问）方式将数据从存储区域搬运至UART接口，并转发至PC端，可高效并行传输多路数据。
另一方面，本发明还提供如下技术方案一种差分输入ADC的静态性能测试方法，步骤包括：
步骤S1：第一控制器通过同步测试接口对第一DUT、第二DUT、第三DUT和第四DUT内部的ADC进行初始化的配置。
步骤S2：第一控制器通过触发信号去控制第二控制器和第三控制器产生中断信号标志，第二控制器和第三控制器响应该中断信号后同时向第一DAC和第二DAC发送信号产生的指令，发送结束后第二控制器和第三控制器回馈给第一控制器，此时第一控制器通过片选信号选择不同的DUT对象，回读DUT内的ADC CODE（编码）值，回读后第一控制器将其存储在对应的存储区域，同时将数据回传到上位机PC端。
步骤S3：循环重复上述步骤，第二控制器和第三控制器会根据每次步骤控制第一DAC、第二DAC产生阶梯波信号，由于，第一DAC、第二DAC同步产生的阶梯波的电压值为-VREF~+VREF范围的输入信号，所以最终差分输入信号采用-VREF～+VREF的阶梯波，得到一组数据，最终做数据处理计算INL和DNL等静态参数。
本发明具有如下有益效果：
本发明可同时测量多个DUT，也可同时测一个DUT的多个通道，并且无须CPU参与和人工干预即可通过模拟测试对DUT进行有效控制，可根据测试需求更换DUT的目标板测试；灵活，方便快捷配置不同的采样率，快速测量ADC模块的静态指标；还可以自校正ADC，并且同时测量VREF的温度系数。
附图说明
图1为本发明整体的电路示意图；
图2为本发明第一控制器与PC端通信接口示意图。
实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参考图1，一方面，本发明提供如下技术方案一种差分输入ADC的静态性能测试装置，包括：主控模块、信号产生模块、待测模块和PC端；其中，
在本发明的实施例中，所述主控模块包括：第一控制器、第二控制器和第三控制器；
在本发明的实施例中，所述信号产生模块包括：第一DAC和第二DAC；
在本发明的实施例中，所述待测模块包括：第一DUT（待测芯片）、第二DUT、第三DUT和第四DUT，且每个DUT内部均集成有ADC；
在本发明的实施例中，所述第一DAC、第二DAC的输出端均同步产生多路阶梯波且所述第一DAC、第二DAC单独同步产生的阶梯波完全相同，但是，第一DAC产生的阶梯波与第二DAC产生的阶梯波互相不同，其中，第一DAC的其中任意一路阶梯波与第二DAC的其中任意一路阶梯波可以组成一组差分信号，并加载到DUT内部集成的ADC的差分信号采集输入端，且第一DAC与第二DAC输出的阶梯波能够实现同时测量被测DUT的数量为n种；其中，n表示第一DAC与第二DAC输出端的数量。
实施例1：作为本发明的可选实施例，在实施例中，例如：第一DAC、第二DAC均采用4路输出，并且所述第一DAC、第二DAC的输出端均同步产生4路阶梯波为：第一阶梯波、第二阶梯波、第三阶梯波和第四阶梯波，从而，第一DAC产生的4路阶梯波：第一阶梯波、第二阶梯波、第三阶梯波和第四阶梯波完全相同，第二DAC产生的4路阶梯波：第一阶梯波、第二阶梯波、第三阶梯波和第四阶梯波也完全相同，但是第一DAC产生的第一阶梯波与第二DAC产生的任意一种阶梯波都不同，同样的，第一DAC产生的第二阶梯波、第三阶梯波和第四阶梯波与第二DAC产生的任意一种阶梯波都不同。
在本例中，第一DAC、第二DAC产生的第一阶梯波可以组成一组差分信号加载到第一DUT内部集成的ADC的差分信号采集输入端，或者，第一DAC产生的第一阶梯波也可以与第二DAC产生的第二阶梯波、第三阶梯波和第四阶梯波中的其中一个阶梯波组成一组差分信号加载到第一DUT内部集成的ADC的差分信号采集输入端，所以第一阶梯波、第二阶梯波、第三阶梯波和第四阶梯波均具有4种组成一组差分信号的组成方式，所以第一DAC与第二DAC可以同时自动测试4个被测DUT。
实施例2：本发明还具有另一种可选实施例，若第一DAC采用8路输出，且第二DAC采用8路输出，所以第一DAC与第二DAC可以同时自动测试8个DUT。
在本发明的实施例中，待测模块与第一控制器的电路连接结构为：所述第一DUT、第二DUT、第三DUT和第四DUT均具有3路控制输出端和1路片选信号输出端，且第一DUT、第二DUT、第三DUT和第四DUT的3路控制输出端均加载到第一控制器的控制输入端，且第一DUT、第二DUT、第三DUT和第四DUT的1路片选信号输出端分别输出的4路片选信号均通过同步测试接口加载到第一控制器的片选控制端；第一控制器通过同步测试接口片选第一DUT、第二DUT、第三DUT和第四DUT，来控制不同DUT通信，去配置回读DUT内部的ADC的数据，同步采集第一DAC和第二DAC的输出信号，得到采样信号。
在本发明的实施例中，主控模块与信号产生模块的电路连接结构为：所述第一控制器的输出端输出同步触发信号分别加载到第二控制器和第三控制器的控制端，且所述第二控制器的输出端产生控制信号加载到第一DAC的控制端，且所述第三控制器的输出端产生控制信号加载到第二DAC的控制端，所述第一控制器输出的同步触发信号同步触发控制第二控制器和第三控制器，使得第二控制器和第三控制器同时触发中断，且同步产生控制信号分别控制第一DAC和和第二DAC。
参考图2，在本发明的实施例中，第一控制器与PC端的通信方式为：第一控制器分别通过UART1、UART2、UART3和UART4连接到上位机PC端，第一控制器通过DMA方式将数据从存储区域搬运至UART1-UART4接口，并转发至PC端，可高效并行传输多路数据；
实施例3：作为本发明的另一可选实施例，本发明整个装置可以视为包括两个板级模块：信号产生模块和DUT模块，在实施例中，该信号产生模块可以看作是包括实施例2中的第一控制器、第二控制器、第三控制器、第一DAC和第二DAC；在本实施例中，信号产生模块用于前级的信号产生，最终输出端口可产生4路差分信号；DUT模块包括实施例2中的不同的DUT和同步测试接口，在本实施例中，同步测试接口可以是4个DUT的同一路ADC输入通道，也可以是1个DUT的4个ADC输入通道，可根据不同需求更换DUT的板级，可实现不同的自动化测试目的。
另一方面，本发明还提供如下技术方案一种差分输入ADC的静态性能测试方法，在实施例中，该本发明可用来测量差分输入ADC的静态参数OFFSET ERROR（偏移误差）、GAINERROR（增益误差）以及INL（积分非线性）、DNL（微分非线性）等，本实施例以INL和DNL测试为例做说明，整个使能流程如下：
在实施例中，步骤包括：
步骤S1：第一控制器通过同步测试接口对第一DUT、第二DUT、第三DUT和第四DUT内部的ADC进行初始化的配置。
步骤S2：第一控制器通过触发信号去控制第二控制器和第三控制器产生中断信号标志，第二控制器和第三控制器响应该中断信号后同时向第一DAC和第二DAC发送信号产生的指令，发送结束后第二控制器和第三控制器回馈给第一控制器，此时第一控制器通过片选信号选择不同的DUT对象，回读DUT内的ADC CODE（编码）值，回读后第一控制器将该编码值存储在对应的存储区域，同时将编码值回传到上位机PC端。
步骤S3：循环重复上述步骤，第二控制器和第三控制器会根据每次步骤控制第一DAC、第二DAC产生阶梯波信号，由于，第一DAC、第二DAC同步产生的阶梯波的电压值为-VREF~+VREF范围的输入信号，所以最终差分输入信号采用-VREF~+VREF的阶梯波，得到一组数据，最终做数据处理计算INL和DNL等静态参数。
在本实施例中，VREF是基准电压，-VREF~+VREF根据ADC的特性来定，如果ADC的基准VREF=1.2V，则需要的信号为基准电压是-1.2V~+1.2V之间的差分信号，最终差分输入信号采用基准电压是-1.2V~+1.2V的阶梯波。
在本发明的实施例中，数据的采样过程为：每次触发DAC输出信号之后，再模拟测试去触发DUT中的ADC连续采样8次并回读8次数据，为了避免信号干扰及DAC输出信号的稳定，数据处理会去掉头尾数据，并将剩余数据取平均；然后再触发下次DAC输出下一个阶梯波信号，循环往复，最终得到-VREF~+VREF差分输入信号时的ADC采样编码。
尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换,凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种差分输入ADC的静态性能测试装置，其特征在于，包括：主控模块、信号产生模块、待测模块和PC端；其中，
所述主控模块包括：第一控制器、第二控制器和第三控制器；
所述信号产生模块包括：第一DAC和第二DAC；
所述待测模块包括：第一DUT、第二DUT、第三DUT和第四DUT，且每个DUT内部均集成有ADC；
其中，所述第一DAC、第二DAC单独同步产生的多路阶梯波完全相同，且第一DAC产生的阶梯波与第二DAC产生的阶梯波互相不同；
所述第一DAC产生的任意一路阶梯波与所述第二DAC产生的任意一路阶梯波组成一组差分信号，并加载到ADC的差分信号采集输入端；
所述第一DUT、第二DUT、第三DUT和第四DUT均具有3路控制输出端和1路片选信号输出端，其中，所述3路控制输出端均加载到所述第一控制器的控制输入端；且所述1路片选信号输出端输出片选信号，且通过同步测试接口加载到所述第一控制器的片选控制端；
所述第一控制器的输出端输出同步触发信号，且分别加载到所述第二控制器和所述第三控制器的控制端，且所述第二控制器的输出端产生控制信号加载到所述第一DAC的控制端，且所述第三控制器的输出端产生控制信号加载到所述第二DAC的控制端，所述第一控制器输出的同步触发信号同步触发控制第二控制器和第三控制器；
所述第一控制器分别通过多个UART接口并联连接到上位机PC端。
2.根据权利要求1所述的差分输入ADC的静态性能测试装置，其特征在于：所述第一DAC、第二DAC的输出端同步产生的阶梯波的数量相同。
3.根据权利要求1所述的差分输入ADC的静态性能测试装置，其特征在于：所述第一DAC与第二DAC同时测量被测DUT的数量为n种；其中，所述n表示第一DAC、第二DAC输出端的数量。
4.根据权利要求1所述的差分输入ADC的静态性能测试装置，其特征在于：
所述第一控制器通过同步测试接口片选控制第一DUT、第二DUT、第三DUT和第四DUT：配置回读ADC的数据、同步采集所述第一DAC和所述第二DAC的输出信号。
5.根据权利要求1所述的差分输入ADC的静态性能测试装置，其特征在于：所述第二控制器和第三控制器同时触发中断，且同步产生控制信号，并通过所述控制信号分别控制第一DAC和和第二DAC。
6.根据权利要求1所述的差分输入ADC的静态性能测试装置，其特征在于：所述第一控制器通过DMA方式将数据从存储区域搬运至UART接口，并转发至PC端，并行传输多路数据。
7.根据权利要求1所述的差分输入ADC的静态性能测试装置，其特征在于：
包括两个板级模块：信号产生模块和DUT模块；其中，
所述信号产生模块用于前级的信号产生，最终输出端口产生多路差分信号；
所述DUT模块包括：不同的DUT和同步测试接口。
8.根据权利要求7所述的差分输入ADC的静态性能测试装置，其特征在于：
所述同步测试接口为多个DUT的同一路ADC输入通道；或，
所述同步测试接口为1个DUT的多个ADC输入通道。
9.一种基于权利要求1-8任意一项权利要求所述装置的差分输入ADC的静态性能测试方法，其特征在于，步骤包括：
步骤S1：第一控制器通过同步测试接口对第一DUT、第二DUT、第三DUT和第四DUT内部的ADC进行初始化的配置；
步骤S2：第一控制器通过触发信号控制第二控制器和第三控制器产生中断信号标志，且第二控制器和第三控制器响应所述中断信号后，同时向第一DAC和第二DAC发送信号产生的指令；
步骤S3：发送结束后第二控制器和第三控制器回馈给第一控制器，且第一控制器通过片选信号选择不同的DUT对象，回读DUT内的ADC编码值，回读后第一控制器将所述ADC编码值存储在对应的存储区域，同时将所述ADC编码值回传到上位机PC端；
步骤S4：循环重复上述步骤S1-S3，且第二控制器和第三控制器根据每次步骤控制第一DAC、第二DAC产生阶梯波信号，直至最终差分输入信号采用-VREF~+VREF的阶梯波得到一组数据，最终做数据处理计算静态参数；其中，所述VREF表示基准电压。
10.根据权利要求9所述的差分输入ADC的静态性能测试方法，其特征在于：在执行步骤S2和S3时，要先向第一DAC和第二DAC发送信号产生的指令，再模拟测试去触发DUT中的ADC连续采样8次并回读8次数据，做数据处理后，再触发下次DAC输出下一个阶梯波信号，重复循环，最终得到-VREF~+VREF差分输入信号时的ADC采样编码。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310657581.5A CN116388760A (zh) | 2023-06-06 | 2023-06-06 | 一种差分输入adc的静态性能测试装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310657581.5A CN116388760A (zh) | 2023-06-06 | 2023-06-06 | 一种差分输入adc的静态性能测试装置及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116388760A true CN116388760A (zh) | 2023-07-04 |
Family
ID=86981003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310657581.5A Pending CN116388760A (zh) | 2023-06-06 | 2023-06-06 | 一种差分输入adc的静态性能测试装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116388760A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101122785A (zh) * | 2007-09-18 | 2008-02-13 | 韩杰 | 一种自动测控装置及系统 |
| CN201117296Y (zh) * | 2007-11-05 | 2008-09-17 | 深圳艾科创新微电子有限公司 | 一种嵌入式存储器内建自测试结构 |
| CN101509805A (zh) * | 2009-03-27 | 2009-08-19 | 中国科学院上海光学精密机械研究所 | 基于现场可编程门阵列的多路并行数据采集系统 |
| CN101796424A (zh) * | 2007-09-07 | 2010-08-04 | 飞思卡尔半导体公司 | 具有减小的电流泄漏的半导体器件测试系统 |
| CN105790766A (zh) * | 2015-01-09 | 2016-07-20 | 亚德诺半导体集团 | 多通道模数转换器 |
| CN106054058A (zh) * | 2016-04-28 | 2016-10-26 | 芯海科技（深圳）股份有限公司 | 一种能够对多个σ‑△adc芯片测试和温度控制的系统及方法 |
| CN107390109A (zh) * | 2017-06-09 | 2017-11-24 | 苏州迅芯微电子有限公司 | 高速adc芯片的自动测试平台及其软件架构设计方法 |
| CN209215537U (zh) * | 2018-09-28 | 2019-08-06 | 长鑫存储技术有限公司 | 芯片测试系统 |
| CN217766725U (zh) * | 2022-06-29 | 2022-11-08 | 西安恩狄集成电路有限公司 | 芯片测试系统及芯片测试装置 |
| CN115327353A (zh) * | 2022-10-12 | 2022-11-11 | 上海泰矽微电子有限公司 | 一种基于ate的adc量产测试方法 |
| CN115562121A (zh) * | 2022-10-21 | 2023-01-03 | 北京泽君诚科技有限公司 | 基于输入输出模块的通信控制电路及通信设备 |
-
2023
- 2023-06-06 CN CN202310657581.5A patent/CN116388760A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101796424A (zh) * | 2007-09-07 | 2010-08-04 | 飞思卡尔半导体公司 | 具有减小的电流泄漏的半导体器件测试系统 |
| CN101122785A (zh) * | 2007-09-18 | 2008-02-13 | 韩杰 | 一种自动测控装置及系统 |
| CN201117296Y (zh) * | 2007-11-05 | 2008-09-17 | 深圳艾科创新微电子有限公司 | 一种嵌入式存储器内建自测试结构 |
| CN101509805A (zh) * | 2009-03-27 | 2009-08-19 | 中国科学院上海光学精密机械研究所 | 基于现场可编程门阵列的多路并行数据采集系统 |
| CN105790766A (zh) * | 2015-01-09 | 2016-07-20 | 亚德诺半导体集团 | 多通道模数转换器 |
| CN106054058A (zh) * | 2016-04-28 | 2016-10-26 | 芯海科技（深圳）股份有限公司 | 一种能够对多个σ‑△adc芯片测试和温度控制的系统及方法 |
| CN107390109A (zh) * | 2017-06-09 | 2017-11-24 | 苏州迅芯微电子有限公司 | 高速adc芯片的自动测试平台及其软件架构设计方法 |
| CN209215537U (zh) * | 2018-09-28 | 2019-08-06 | 长鑫存储技术有限公司 | 芯片测试系统 |
| CN217766725U (zh) * | 2022-06-29 | 2022-11-08 | 西安恩狄集成电路有限公司 | 芯片测试系统及芯片测试装置 |
| CN115327353A (zh) * | 2022-10-12 | 2022-11-11 | 上海泰矽微电子有限公司 | 一种基于ate的adc量产测试方法 |
| CN115562121A (zh) * | 2022-10-21 | 2023-01-03 | 北京泽君诚科技有限公司 | 基于输入输出模块的通信控制电路及通信设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103471473B (zh) | 一种便携式导弹综合测试车自动计量检定装置及检定方法 | |
| CN112816784B (zh) | 电阻测试电路及系统 | |
| CN114114177B (zh) | 一种雷达系统内定标测试方法、装置及存储介质 | |
| CN117555738B (zh) | 一种用于存储器ft测试的dps电源板卡 | |
| US7724014B2 (en) | On-chip servo loop integrated circuit system test circuitry and method | |
| CN110780257A (zh) | 一种基于标准源的直流电流互感器检测系统及检测方法 | |
| CN116388760A (zh) | 一种差分输入adc的静态性能测试装置及方法 | |
| CN112311399A (zh) | 一种模数转换器测试装置和方法 | |
| CN209372983U (zh) | 微控制器管脚参数自动测试平台 | |
| CN111458672A (zh) | 基于机器学习的多量程电流测量校准系统 | |
| CN114257244A (zh) | Adc芯片测试电路、方法、测试设备以及存储介质 | |
| CN113126014B (zh) | 一种实现数字示波器阵列并行的校准系统 | |
| CN214409261U (zh) | 一种电流测量校准系统 | |
| CN107340466B (zh) | 模拟信号检测系统和模拟信号检测方法 | |
| CN209858719U (zh) | 一种直流互感器暂态校验仪的校验装置 | |
| CN111913088A (zh) | 排线耐电压测试系统 | |
| CN112462732A (zh) | Dcs响应时间测试装置、测试方法、应用方法和介质 | |
| CN219225013U (zh) | 数字板卡通道电平精度测试装置及测试机 | |
| CN201359632Y (zh) | 太阳电池性能测试用自适应量程测试仪 | |
| CN204595164U (zh) | 芯片温度与电流强度关联性的测试设备 | |
| CN114121121B (zh) | 一种测试电路 | |
| CN210780730U (zh) | 模数转换器精度测量系统 | |
| CN217063703U (zh) | 一种精简型多通道准同步音频采集电路 | |
| Liu et al. | [Retracted] Development and Implementation of a Low‐Cost Test Solution for High‐Precision ADC Chips Based on Intelligent Sensor Networks | |
| CN221378073U (zh) | 一种基于ate的adc静态测试信号源电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230704 |