KR20230129697A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20230129697A
KR20230129697A KR1020220026615A KR20220026615A KR20230129697A KR 20230129697 A KR20230129697 A KR 20230129697A KR 1020220026615 A KR1020220026615 A KR 1020220026615A KR 20220026615 A KR20220026615 A KR 20220026615A KR 20230129697 A KR20230129697 A KR 20230129697A
Authority
KR
South Korea
Prior art keywords
pattern
source
drain
gate
top surface
Prior art date
Application number
KR1020220026615A
Other languages
English (en)
Inventor
유정균
성석현
한동우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220026615A priority Critical patent/KR20230129697A/ko
Priority to EP22208971.6A priority patent/EP4239664A3/en
Priority to US18/079,209 priority patent/US20230282640A1/en
Priority to TW112105815A priority patent/TW202337037A/zh
Priority to CN202310147145.3A priority patent/CN116705795A/zh
Publication of KR20230129697A publication Critical patent/KR20230129697A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

소자 성능 및 신뢰성을 개선할 수 있는 반도체 장치를 제공하는 것이다. 반도체 장치는 제1 방향으로 연장된 제1 하부 패턴과, 제1 하부 패턴과 제2 방향으로 이격된 복수의 제1 시트 패턴을 포함하는 제1 활성 패턴, 제1 하부 패턴 상에 제1 방향으로 이격되고, 제1 게이트 전극 및 제1 게이트 절연막을 포함하는 복수의 제1 게이트 구조체로, 제1 방향으로 인접한 제1 게이트 전극은 제1 거리만큼 이격된 복수의 제1 게이트 구조체, 제1 방향으로 연장된 제2 하부 패턴과, 제2 하부 패턴과 제2 방향으로 이격된 복수의 제2 시트 패턴을 포함하는 제2 활성 패턴, 제2 하부 패턴 상에 제1 방향으로 이격되고, 제2 게이트 전극 및 제2 게이트 절연막을 포함하는 복수의 제2 게이트 구조체로, 제1 방향으로 인접한 제2 게이트 전극은 제1 거리보다 큰 제2 거리만큼 이격된 복수의 제2 게이트 구조체, 인접하는 제1 게이트 구조체 사이에 정의된 제1 소오스/드레인 리세스, 인접하는 제2 게이트 구조체 사이에 정의된 제2 소오스/드레인 리세스, 제1 소오스/드레인 리세스 내에 배치된 제1 소오스/드레인 패턴, 및 제2 소오스/드레인 리세스 내에 배치된 제2 소오스/드레인 패턴을 포함하고, 제1 하부 패턴의 상면으로부터 제1 소오스/드레인 패턴의 최하부까지의 깊이는 제2 하부 패턴의 상면으로부터 제2 소오스/드레인 패턴의 최하부까지의 깊이보다 작고, 제1 소오스/드레인 패턴 및 제2 소오스/드레인 패턴은 동일한 도전형의 불순물을 포함한다.

Description

반도체 장치{Semiconductor device}
본 발명은 반도체 장치에 관한 것으로, 좀 더 구체적으로, MBCFETTM(Multi-Bridge Channel Field Effect Transistor)를 포함하는 반도체 장치에 관한 것이다.
반도체 장치의 밀도를 높이기 위한 스케일링(scaling) 기술 중 하나로서, 기판 상에 핀(fin) 또는 나노 와이어(nanowire) 형상의 다채널 액티브 패턴(또는 실리콘 바디)을 형성하고 다채널 액티브 패턴의 표면 위에 게이트를 형성하는 멀티 게이트 트랜지스터(multi gate transistor)가 제안되었다.
이러한 멀티 게이트 트랜지스터는 3차원의 채널을 이용하기 때문에, 스케일링하는 것이 용이하다. 또한, 멀티 게이트 트랜지스터의 게이트 길이를 증가시키지 않아도, 전류 제어 능력을 향상시킬 수 있다. 뿐만 아니라, 드레인 전압에 의해 채널 영역의 전위가 영향을 받는 SCE(short channel effect)를 효과적으로 억제할 수 있다.
본 발명이 해결하려는 과제는, 소자 성능 및 신뢰성을 개선할 수 있는 반도체 장치를 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 일 태양(aspect)은 제1 방향으로 연장된 제1 하부 패턴과, 제1 하부 패턴과 제2 방향으로 이격된 복수의 제1 시트 패턴을 포함하는 제1 활성 패턴, 제1 하부 패턴 상에 제1 방향으로 이격되고, 제1 게이트 전극 및 제1 게이트 절연막을 포함하는 복수의 제1 게이트 구조체로, 제1 방향으로 인접한 제1 게이트 전극은 제1 거리만큼 이격된 복수의 제1 게이트 구조체, 제1 방향으로 연장된 제2 하부 패턴과, 제2 하부 패턴과 제2 방향으로 이격된 복수의 제2 시트 패턴을 포함하는 제2 활성 패턴, 제2 하부 패턴 상에 제1 방향으로 이격되고, 제2 게이트 전극 및 제2 게이트 절연막을 포함하는 복수의 제2 게이트 구조체로, 제1 방향으로 인접한 제2 게이트 전극은 제1 거리보다 큰 제2 거리만큼 이격된 복수의 제2 게이트 구조체, 인접하는 제1 게이트 구조체 사이에 정의된 제1 소오스/드레인 리세스, 인접하는 제2 게이트 구조체 사이에 정의된 제2 소오스/드레인 리세스, 제1 소오스/드레인 리세스 내에 배치된 제1 소오스/드레인 패턴, 및 제2 소오스/드레인 리세스 내에 배치된 제2 소오스/드레인 패턴을 포함하고, 제1 하부 패턴의 상면으로부터 제1 소오스/드레인 패턴의 최하부까지의 깊이는 제2 하부 패턴의 상면으로부터 제2 소오스/드레인 패턴의 최하부까지의 깊이보다 작고, 제1 소오스/드레인 패턴 및 제2 소오스/드레인 패턴은 동일한 도전형의 불순물을 포함한다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 다른 태양은 제1 방향으로 연장된 제1 하부 패턴과, 제1 하부 패턴과 제2 방향으로 이격된 복수의 제1 시트 패턴을 포함하는 제1 활성 패턴, 제1 하부 패턴 상에 제1 방향으로 이격되고, 제1 게이트 전극 및 제1 게이트 절연막을 포함하는 복수의 제1 게이트 구조체로, 제1 방향으로 인접한 제1 게이트 전극은 제1 거리만큼 이격된 복수의 제1 게이트 구조체, 제1 방향으로 연장된 제2 하부 패턴과, 제2 하부 패턴과 제2 방향으로 이격된 복수의 제2 시트 패턴을 포함하는 제2 활성 패턴, 제2 하부 패턴 상에 제1 방향으로 이격되고, 제2 게이트 전극 및 제2 게이트 절연막을 포함하는 복수의 제2 게이트 구조체로, 제1 방향으로 인접한 제2 게이트 전극은 제1 거리보다 큰 제2 거리만큼 이격된 복수의 제2 게이트 구조체, 인접하는 제1 게이트 구조체 사이에 정의된 제1 소오스/드레인 리세스, 인접하는 제2 게이트 구조체 사이에 정의된 제2 소오스/드레인 리세스, 제1 소오스/드레인 리세스 내에 배치된 제1 소오스/드레인 패턴, 및 제2 소오스/드레인 리세스 내에 배치된 제2 소오스/드레인 패턴을 포함하고, 제1 하부 패턴의 상면으로부터 제1 소오스/드레인 패턴의 상면의 최하부까지의 높이는 제2 하부 패턴의 상면으로부터 제2 소오스/드레인 패턴의 상면의 최하부까지의 높이보다 크고, 제1 소오스/드레인 패턴 및 제2 소오스/드레인 패턴은 각각 n형 불순물을 포함한다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 또 다른 태양은 제1 방향으로 연장된 제1 하부 패턴과, 제1 하부 패턴과 제2 방향으로 이격된 복수의 제1 시트 패턴을 포함하는 제1 활성 패턴, 제1 하부 패턴 상에 제1 방향으로 이격되고, 제1 게이트 전극 및 제1 게이트 절연막을 포함하는 복수의 제1 게이트 구조체로, 제1 방향으로 인접한 제1 게이트 전극은 제1 거리만큼 이격된 복수의 제1 게이트 구조체, 제1 방향으로 연장된 제2 하부 패턴과, 제2 하부 패턴과 제2 방향으로 이격된 복수의 제2 시트 패턴을 포함하는 제2 활성 패턴, 제2 하부 패턴 상에 제1 방향으로 이격되고, 제2 게이트 전극 및 제2 게이트 절연막을 포함하는 복수의 제2 게이트 구조체로, 제1 방향으로 인접한 제2 게이트 전극은 제1 거리보다 큰 제2 거리만큼 이격된 복수의 제2 게이트 구조체, 인접하는 제1 게이트 구조체 사이에 정의된 제1 소오스/드레인 리세스, 인접하는 제2 게이트 구조체 사이에 정의된 제2 소오스/드레인 리세스, 제1 소오스/드레인 리세스 내에 배치된 제1 소오스/드레인 패턴, 및 제2 소오스/드레인 리세스 내에 배치된 제2 소오스/드레인 패턴을 포함하고, 제1 소오스/드레인 패턴의 상면의 최하부로부터 제1 소오스/드레인 패턴의 상면의 최상부까지의 높이는 제1 높이이고, 제2 소오스/드레인 패턴의 상면의 최하부로부터 제2 소오스/드레인 패턴의 상면의 최상부까지의 높이는 제1 높이보다 큰 제2 높이이다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 예시적인 레이아웃도이다.
도 2는 도 1의 A - A를 따라 절단한 단면도이다.
도 3은 도 1의 B - B를 따라 절단한 단면도이다.
도 4는 도 1의 C - C를 따라 절단한 단면도이다.
도 5 및 도 6은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다.
도 7은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 8은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 9 내지 도 12는 각각 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 13은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 예시적인 레이아웃도이다.
도 14는 도 13의 D - D를 따라 절단한 단면도이다.
도 15는 도 13의 E - E를 따라 절단한 단면도이다.
도 16은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
몇몇 실시예에 따른 반도체 장치는 터널링 트랜지스터(tunneling FET), 3차원(3D) 트랜지스터 또는 2차원 물질을 기반으로하는 트랜지스터(2D material based FETs) 및 이의 이종 구조(heterostructure)를 포함할 수 있다. 또한, 몇몇 실시예에 따른 반도체 장치는 양극성 접합(bipolar junction) 트랜지스터, 횡형 이중 확산 트랜지스터(LDMOS) 등을 포함할 수도 있다.
도 1 내지 도 4를 참조하여, 몇몇 실시예들에 따른 반도체 장치에 대해 설명한다.
도 1은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 예시적인 레이아웃도이다. 도 2는 도 1의 A - A를 따라 절단한 단면도이다. 도 3은 도 1의 B - B를 따라 절단한 단면도이다. 도 4는 도 1의 C - C를 따라 절단한 단면도이다.
참고적으로, 도시되지 않았지만, 도 1에서 제2 게이트 전극(220)을 따라 제2 방향(D2)으로 절단한 단면도는 도 4와 유사할 수 있다.
도 1 내지 도 4를 참고하면, 몇몇 실시예들에 따른 반도체 장치는 제1 활성 패턴(AP1)과, 복수의 제1 게이트 전극(120)과, 제1 소오스/드레인 패턴(150)과, 제2 활성 패턴(AP2)과, 복수의 제2 게이트 전극(220)과, 제2 소오스/드레인 패턴(250)을 포함할 수 있다.
기판(100)은 제1 영역(I) 및 제2 영역(II)을 포함할 수 있다. 일 예로, 제1 영역(I) 및 제2 영역(II)은 서로 간에 인접한 영역일 수 있다. 예를 들어, 제2 영역(II)의 제2 게이트 전극(220) 중 하나는 제1 영역(I)의 제1 게이트 전극(120)일 수도 있다. 다른 예로, 제1 영역(I) 및 제2 영역(II)은 서로 간에 분리된 영역일 수 있다.
기판(100)은 제1 영역(I) 및 제2 영역(II)을 포함할 수 있다. 제1 영역(I) 및 제2 영역(II)은 각각 로직 영역, SRAM 영역 및 I/O 영역 중 하나일 수 있다. 일 예로, 제1 영역(I) 및 제2 영역(II)은 서로 동일한 기능을 하는 영역일 수 있다. 다른 예로, 제1 영역(I) 및 제2 영역(II)은 서로 다른 기능을 하는 영역일 수 있다.
제1 영역(I) 및 제2 영역(II)은 동일한 도전형의 트랜지스터가 형성되는 영역일 수 있다. 예를 들어, 제1 영역(I) 및 제2 영역(II)은 NMOS가 형성되는 영역일 수 있다.
기판(100)은 벌크 실리콘 또는 SOI(silicon-on-insulator)일 수 있다. 이와 달리, 기판(100)은 실리콘 기판일 수도 있고, 또는 다른 물질, 예를 들어, 실리콘게르마늄, SGOI(silicon germanium on insulator), 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있으나, 이에 한정되는 것은 아니다.
제1 활성 패턴(AP1)과, 복수의 제1 게이트 전극(120)과, 제1 소오스/드레인 패턴(150)은 기판(100)의 제1 영역(I)에 배치된다. 제2 활성 패턴(AP2)과, 복수의 제2 게이트 전극(220)과, 제2 소오스/드레인 패턴(250)은 기판(100)의 제2 영역(II)에 배치된다.
제1 활성 패턴(AP1) 및 제2 활성 패턴(AP2)은 각각 기판(100) 상에 배치될 수 있다. 제1 활성 패턴(AP1) 및 제2 활성 패턴(AP2)은 각각 제1 방향(D1)으로 길게 연장될 수 있다.
도시된 것과 달리, 제1 활성 패턴(AP1) 및 제2 활성 패턴(AP2) 중 하나는 제1 방향(D1)으로 연장되고, 다른 하나는 제2 방향(D2)으로 연장될 수 있다. 이하의 설명에서, 제1 활성 패턴(AP1) 및 제2 활성 패턴(AP2)은 제1 방향(D1)으로 연장되는 것으로 설명한다.
제1 활성 패턴(AP1) 및 제2 활성 패턴(AP2)은 각각 다채널 활성 패턴일 수 있다. 제1 활성 패턴(AP1)은 제1 하부 패턴(BP1)과, 복수의 제1 시트 패턴(NS1)을 포함할 수 있다. 제2 활성 패턴(AP2)은 제2 하부 패턴(BP2)과, 복수의 제2 시트 패턴(NS2)을 포함할 수 있다.
제1 하부 패턴(BP1)은 기판(100)으로부터 돌출될 수 있다. 제1 하부 패턴(BP1)은 제1 방향(D1)으로 길게 연장될 수 있다. 제2 하부 패턴(BP2)은 기판(100)으로부터 돌출될 수 있다. 제2 하부 패턴(BP2)은 제1 방향(D1)으로 길게 연장될 수 있다.
복수의 제1 시트 패턴(NS1)은 제1 하부 패턴의 상면(BP1_US) 상에 배치될 수 있다. 복수의 제1 시트 패턴(NS1)은 제1 하부 패턴(BP1)과 제3 방향(D3)으로 이격될 수 있다. 각각의 제1 시트 패턴(NS1)은 제3 방향(D3)으로 이격될 수 있다.
복수의 제2 시트 패턴(NS2)은 제2 하부 패턴의 상면(BP2_US) 상에 배치될 수 있다. 복수의 제2 시트 패턴(NS2)은 제2 하부 패턴(BP2)과 제3 방향(D3)으로 이격될 수 있다. 각각의 제2 시트 패턴(NS2)은 제3 방향(D3)으로 이격될 수 있다.
각각의 제1 시트 패턴(NS1)은 상면(NS1_US)과, 하면(NS1_BS)을 포함할 수 있다. 제1 시트 패턴의 상면(NS1_US)은 제1 시트 패턴의 하면(NS1_BS)과 제3 방향(D3)으로 반대되는 면이다.
각각의 제2 시트 패턴(NS2)은 상면(NS2_US)과, 하면(NS2_BS)을 포함할 수 있다. 제2 시트 패턴의 상면(NS2_US)은 제2 시트 패턴의 하면(NS2_BS)과 제3 방향(D3)으로 반대되는 면이다. 제3 방향(D3)은 제1 방향(D1) 및 제2 방향(D2)과 교차하는 방향일 수 있다. 예를 들어, 제3 방향(D3)은 기판(100)의 두께 방향일 수 있다. 제1 방향(D1)은 제2 방향(D2)과 교차하는 방향일 수 있다.
제1 시트 패턴(NS1) 및 제2 시트 패턴(NS2)은 각각 제3 방향(D3)으로 3개가 배치되는 것으로 도시하였지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다.
제1 하부 패턴(BP1) 및 제2 하부 패턴(BP2)은 각각 기판(100)의 일부를 식각하여 형성될 수도 있고, 기판(100)으로부터 성장된 에피층(epitaxial layer)을 포함할 수 있다. 제1 하부 패턴(BP1) 및 제2 하부 패턴(BP2)은 각각 원소 반도체 물질인 실리콘 또는 게르마늄을 포함할 수 있다. 또한, 제1 하부 패턴(BP1) 및 제2 하부 패턴(BP2)은 각각 화합물 반도체를 포함할 수 있고, 예를 들어, IV-IV족 화합물 반도체 또는 III-V족 화합물 반도체를 포함할 수 있다.
IV-IV족 화합물 반도체는 예를 들어, 탄소(C), 규소(Si), 게르마늄(Ge), 주석(Sn) 중 적어도 2개 이상을 포함하는 이원계 화합물(binary compound), 삼원계 화합물(ternary compound) 또는 이들에 IV족 원소가 도핑된 화합물일 수 있다.
III-V족 화합물 반도체는 예를 들어, III족 원소로 알루미늄(Al), 갈륨(Ga) 및 인듐(In) 중 적어도 하나와 V족 원소인 인(P), 비소(As) 및 안티모늄(Sb) 중 하나가 결합되어 형성되는 이원계 화합물, 삼원계 화합물 또는 사원계 화합물 중 하나일 수 있다.
제1 시트 패턴(NS1) 및 제2 시트 패턴(NS2)은 각각 원소 반도체 물질인 실리콘 또는 게르마늄, IV-IV족 화합물 반도체 또는 III-V족 화합물 반도체 중 하나를 포함할 수 있다. 각각의 제1 시트 패턴(NS1)은 제1 하부 패턴(BP1)과 동일한 물질을 포함할 수도 있고, 제1 하부 패턴(BP1)과 다른 물질을 포함할 수도 있다. 각각의 제2 시트 패턴(NS2)은 제2 하부 패턴(BP2)과 동일한 물질을 포함할 수도 있고, 제2 하부 패턴(BP2)과 다른 물질을 포함할 수도 있다.
몇몇 실시예들에 따른 반도체 장치에서, 제1 하부 패턴(BP1) 및 제2 하부 패턴(BP2)은 각각 실리콘을 포함하는 실리콘 하부 패턴이고, 제1 시트 패턴(NS1) 및 제2 시트 패턴(NS2)은 각각 실리콘을 포함하는 실리콘 시트 패턴일 수 있다.
제1 시트 패턴(NS1)의 제2 방향(D2)으로의 폭은 제1 하부 패턴의 상면(BP1_US)의 제2 방향(D2)으로의 폭에 비례하여 커지거나 작아질 수 있다. 제2 시트 패턴(NS2)의 제2 방향(D2)으로의 폭은 제2 하부 패턴의 상면(BP2_US)의 제2 방향(D2)으로의 폭에 비례하여 커지거나 작아질 수 있다.
제3 방향(D3)으로 적층된 제1 시트 패턴(NS1)의 제2 방향(D2)으로의 폭은 동일하고, 제3 방향(D3)으로 적층된 제1 시트 패턴(NS1)의 제2 방향(D2)으로의 폭은 동일한 것으로 도시하였지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다. 도시된 것과 달리, 제1 하부 패턴(BP1)에서 멀어짐에 따라, 제3 방향(D3)으로 적층된 제1 시트 패턴(NS1)의 제2 방향(D2)으로의 폭은 작아질 수 있다. 상술한 설명은 제2 활성 패턴(AP2)에도 적용될 수 있음은 물론이다.
도 1에서, 제1 활성 패턴(AP1)의 제2 방향(D2)으로의 폭은 제2 활성 패턴(AP2)의 제2 방향(D2)으로의 폭과 동일한 것으로 도시되었지만, 이에 제한되는 것은 아니다. 참고적으로, 제1 활성 패턴(AP1)의 제2 방향(D2)으로의 폭은 제1 하부 패턴의 상면(BP1_US)의 제2 방향(D2)으로의 폭일 수 있다.
필드 절연막(105)은 기판(100) 상에 형성될 수 있다. 필드 절연막(105)은 제1 하부 패턴(BP1)의 측벽 상에 배치될 수 있다. 필드 절연막(105)은 제1 하부 패턴의 상면(BP1_US) 상에 배치되지 않는다.
일 예로, 필드 절연막(105)은 제1 하부 패턴(BP1)의 측벽을 전체적으로 덮을 수 있다. 도시된 것과 달리, 필드 절연막(105)은 제1 하부 패턴(BP1)의 측벽의 일부를 덮을 수 있다. 이와 같은 경우, 제1 하부 패턴(BP1)의 일부는 필드 절연막(105)의 상면보다 제3 방향(D3)으로 돌출될 수 있다.
각각의 제1 시트 패턴(NS1)은 필드 절연막(105)의 상면보다 높게 배치된다. 상술한 설명은 필드 절연막(105)과 제2 하부 패턴(BP2) 사이의 관계에도 적용될 수 있다.
필드 절연막(105)은 예를 들어, 산화막, 질화막, 산질화막 또는 이들의 조합막을 포함할 수 있다. 필드 절연막(105)은 단일막인 것으로 도시하였지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다.
복수의 제1 게이트 구조체(GS1)는 기판(100) 상에 배치될 수 있다. 각각의 제1 게이트 구조체(GS1)는 제2 방향(D2)으로 연장될 수 있다. 제1 게이트 구조체(GS1)는 제1 방향(D1)으로 이격되어 배치될 수 있다. 제1 게이트 구조체(GS1)는 서로 간에 제1 방향(D1)으로 인접할 수 있다. 예를 들어, 제1 게이트 구조체(GS1)는 제1 방향(D1)으로 제1 소오스/드레인 패턴(150)의 양측에 배치될 수 있다.
제1 게이트 구조체(GS1)는 제1 활성 패턴(AP1) 상에 배치될 수 있다. 제1 게이트 구조체(GS1)는 제1 활성 패턴(AP1)과 교차할 수 있다. 제1 게이트 구조체(GS1)는 제1 하부 패턴(BP1)과 교차할 수 있다. 제1 게이트 구조체(GS1)는 각각의 제1 시트 패턴(NS1)을 감쌀 수 있다.
제1 게이트 구조체(GS1)는 예를 들어, 제1 게이트 전극(120), 제1 게이트 절연막(130), 제1 게이트 스페이서(140) 및 제1 게이트 캡핑 패턴(145)을 포함할 수 있다.
제1 게이트 구조체(GS1)는 제3 방향(D3)으로 인접한 제1 시트 패턴(NS1) 사이와, 제1 하부 패턴(BP1) 및 제1 시트 패턴(NS1) 사이에 배치된 복수의 이너(inner) 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1)를 포함할 수 있다. 이너 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1)는 제1 하부 패턴의 상면(BP1_US) 및 제1 최하부 시트 패턴의 하면(NS1_BS) 사이와, 제3 방향(D3)으로 마주보는 제1 시트 패턴의 상면(NS1_US) 및 제1 시트 패턴의 하면(NS1_BS) 사이에 배치될 수 있다.
이너 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1)의 개수는 활성 패턴(AP1)에 포함된 제1 시트 패턴(NS1)의 개수에 비례할 수 있다. 예를 들어, 이너 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1)의 개수는 제1 시트 패턴(NS1)의 개수와 동일할 수 있다. 제1 활성 패턴(AP1)은 복수의 제1 시트 패턴(NS1)을 포함하므로, 제1 게이트 구조체(GS1)는 복수의 이너 게이트 구조체를 포함할 수 있다.
이너 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1)는 제1 하부 패턴의 상면(BP1_US), 제1 시트 패턴의 상면(NS1_US) 및 제1 시트 패턴의 하면(NS1_BS)과 접촉한다.
이너 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1)는 이 후에 설명될 제1 소오스/드레인 패턴(150)과 접촉할 수 있다. 예를 들어, 이너 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1)는 제1 소오스/드레인 패턴(150)과 직접 접촉할 수 있다.
이하의 설명은 이너 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1)의 개수가 3인 경우를 이용하여 설명한다.
제1 게이트 구조체(GS1)는 제1 이너 게이트 구조체(INT1_GS1)와, 제2 이너 게이트 구조체(INT2_GS1)와, 제3 이너 게이트 구조체(INT3_GS1)를 포함할 수 있다. 제1 이너 게이트 구조체(INT1_GS1)와, 제2 이너 게이트 구조체(INT2_GS1)와, 제3 이너 게이트 구조체(INT3_GS1)는 제1 하부 패턴(BP1) 상에 순차적으로 배치될 수 있다.
제3 이너 게이트 구조체(INT3_GS1)는 제1 하부 패턴(BP1)과, 제1 시트 패턴(NS1) 사이에 배치될 수 있다. 제3 이너 게이트 구조체(INT3_GS1)는 이너 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1) 중 최하부에 배치될 수 있다. 제3 이너 게이트 구조체(INT3_GS1)는 최하부 이너 게이트 구조체일 수 있다. 제3 이너 게이트 구조체(INT3_GS1)는 제1 하부 패턴의 상면(BP1_US)과 접촉할 수 있다.
제1 이너 게이트 구조체(INT1_GS1) 및 제2 이너 게이트 구조체(INT2_GS1)는 제3 방향(D3)으로 인접하는 제1 시트 패턴(NS1) 사이에 배치될 수 있다. 제1 이너 게이트 구조체(INT1_GS1)는 이너 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1) 중 최상부에 배치될 수 있다. 제1 이너 게이트 구조체(INT1_GS1)는 최상부 이너 게이트 구조체일 수 있다. 제1 이너 게이트 구조체(INT1_GS1)는 최상부에 배치된 제1 시트 패턴의 하면(NS1_BS)과 접촉할 수 있다. 제2 이너 게이트 구조체(INT2_GS1)는 제1 이너 게이트 구조체(INT1_GS1)와 제3 이너 게이트 구조체(INT3_GS1) 사이에 배치된다.
이너 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1)는 인접한 제1 시트 패턴(NS1) 사이와, 제1 하부 패턴(BP1) 및 제1 시트 패턴(NS1) 사이에 배치된 제1 게이트 전극(120) 및 제1 게이트 절연막(130)을 포함한다.
예를 들어, 제1 이너 게이트 구조체(INT1_GS1)의 제1 방향(D1)으로의 폭(W11)은 제2 이너 게이트 구조체(INT2_GS1)의 제1 방향(D1)으로의 폭(W12)과 동일할 수 있다. 몇몇 실시예들에 따른 반도체 장치에서, 제3 이너 게이트 구조체(INT3_GS1)의 제1 방향(D1)으로의 폭(W13)은 제2 이너 게이트 구조체(INT2_GS1)의 제1 방향(D1)으로의 폭(W12)과 동일할 수 있다.
제2 이너 게이트 구조체(INT2_GS1)를 예로 들면, 제2 이너 게이트 구조체(INT2_GS1)의 폭(W12)은 제3 방향(D3)으로 마주보는 제1 시트 패턴의 상면(NS1_US) 및 제1 시트 패턴의 하면(NS1_BS) 사이의 중간에서 측정될 수 있다.
복수의 제2 게이트 구조체(GS2)는 기판(100) 상에 배치될 수 있다. 각각의 제2 게이트 구조체(GS2)는 제2 방향(D2)으로 연장될 수 있다. 제2 게이트 구조체(GS2)는 제1 방향(D1)으로 이격되어 배치될 수 있다. 제2 게이트 구조체(GS2)는 서로 간에 제1 방향(D1)으로 인접할 수 있다. 예를 들어, 제2 게이트 구조체(GS2)는 제1 방향(D1)으로 제2 소오스/드레인 패턴(250)의 양측에 배치될 수 있다.
제2 게이트 구조체(GS2)는 제2 활성 패턴(AP2) 상에 배치될 수 있다. 제2 게이트 구조체(GS2)는 제2 활성 패턴(AP2)과 교차할 수 있다. 제2 게이트 구조체(GS2)는 제2 하부 패턴(BP2)과 교차할 수 있다. 도시되지 않았지만, 제2 게이트 구조체(GS2)는 각각의 제2 시트 패턴(NS2)을 감쌀 수 있다.
제2 게이트 구조체(GS2)는 예를 들어, 제2 게이트 전극(220), 제2 게이트 절연막(230), 제2 게이트 스페이서(240) 및 제2 게이트 캡핑 패턴(245)을 포함할 수 있다.
제2 게이트 구조체(GS2)는 제3 방향(D3)으로 인접한 제2 시트 패턴(NS2) 사이와, 제2 하부 패턴(BP2) 및 제2 시트 패턴(NS2) 사이에 배치된 복수의 이너 게이트 구조체(INT1_GS2, INT2_GS2, INT3_GS2)를 포함할 수 있다. 이너 게이트 구조체(INT1_GS2, INT2_GS2, INT3_GS2)는 제2 하부 패턴의 상면(BP2_US), 제2 시트 패턴의 상면(NS2_US) 및 제2 시트 패턴의 하면(NS2_BS)과 접촉한다. 이너 게이트 구조체(INT1_GS2, INT2_GS2, INT3_GS2)는 이 후에 설명될 제2 소오스/드레인 패턴(250)과 접촉할 수 있다.
제2 게이트 구조체(GS2)는 제4 이너 게이트 구조체(INT1_GS2)와, 제5 이너 게이트 구조체(INT2_GS2)와, 제6 이너 게이트 구조체(INT3_GS2)를 포함할 수 있다. 제6 이너 게이트 구조체(INT3_GS2)는 제2 하부 패턴(BP2)과, 제2 시트 패턴(NS2) 사이에 배치될 수 있다. 제6 이너 게이트 구조체(INT3_GS2)는 최하부 이너 게이트 구조체일 수 있다. 제4 이너 게이트 구조체(INT1_GS2)는 이너 게이트 구조체(INT1_GS2, INT2_GS2, INT3_GS2) 중 최상부에 배치될 수 있다. 제4 이너 게이트 구조체(INT1_GS2)는 최상부 이너 게이트 구조체일 수 있다. 제5 이너 게이트 구조체(INT2_GS2)는 제4 이너 게이트 구조체(INT1_GS2)와 제6 이너 게이트 구조체(INT3_GS2) 사이에 배치된다.
이너 게이트 구조체(INT1_GS2, INT2_GS2, INT3_GS2)는 인접한 제2 시트 패턴(NS2) 사이와, 제2 하부 패턴(BP2) 및 제2 시트 패턴(NS2) 사이에 배치된 제2 게이트 전극(220) 및 제2 게이트 절연막(230)을 포함한다.
예를 들어, 제4 이너 게이트 구조체(INT1_GS2)의 제1 방향(D1)으로의 폭(W21)은 제5 이너 게이트 구조체(INT2_GS2)의 제1 방향(D1)으로의 폭(W22)과 동일할 수 있다. 제6 이너 게이트 구조체(INT3_GS2)의 제1 방향(D1)으로의 폭(W23)은 제5 이너 게이트 구조체(INT2_GS2)의 제1 방향(D1)으로의 폭(W22)과 동일할 수 있다.
제1 활성 패턴(AP1)과, 제2 활성 패턴(AP2)가 서로 다른 방향으로 연장될 경우, 제2 게이트 구조체(GS2)가 연장되는 방향은 제1 게이트 구조체(GS1)가 연장되는 방향과 다르다.
제1 게이트 전극(120)은 제1 하부 패턴(BP1) 상에 배치될 수 있다. 제1 게이트 전극(120)은 제1 하부 패턴(BP1)과 교차할 수 있다. 제1 게이트 전극(120)은 제1 시트 패턴(NS1)을 감쌀 수 있다. 제1 게이트 전극(120)의 일부는 인접한 제1 시트 패턴(NS1) 사이와, 제1 하부 패턴(BP1) 및 제1 시트 패턴(NS1) 사이에 배치될 수 있다.
제2 게이트 전극(220)은 제2 하부 패턴(BP2) 상에 배치될 수 있다. 제2 게이트 전극(220)은 제2 하부 패턴(BP2)과 교차할 수 있다. 제2 게이트 전극(220)의 일부는 인접한 제2 시트 패턴(NS2) 사이와, 제2 하부 패턴(BP2) 및 제2 시트 패턴(NS2) 사이에 배치될 수 있다. 도시되지 않았지만, 제2 게이트 전극(220)은 제2 시트 패턴(NS2)을 감쌀 수 있다.
제1 방향(D1)으로 인접한 제1 게이트 전극(120)은 제1 거리(L1)만큼 이격될 수 있다. 제1 방향(D1)으로 인접한 제2 게이트 전극(220)은 제2 거리(L2)만큼 이격될 수 있다. 제2 게이트 전극(220)이 이격된 거리(L2)는 제1 게이트 전극(120)이 이격된 거리(L1)보다 크다.
예를 들어, 제1 소오스/드레인 패턴(150)을 사이에 두고 배치된 2개의 제1 게이트 전극(120)에서, 제1 게이트 전극(120)이 제1 방향(D1)으로 이격된 거리(L1)는 제1 소오스/드레인 패턴(150)을 사이에 두고, 제1 방향(D1)으로 마주보는 제1 게이트 전극(120)의 측벽 사이의 거리일 수 있다.
제1 게이트 전극(120) 및 제2 게이트 전극(220)은 각각 금속, 금속합금, 도전성 금속 질화물, 금속 실리사이드, 도핑된 반도체 물질, 도전성 금속 산화물 및 도전성 금속 산질화물 중 적어도 하나를 포함할 수 있다. 제1 게이트 전극(120)은 예를 들어, 티타늄 질화물(TiN), 탄탈륨 탄화물(TaC), 탄탈륨 질화물(TaN), 티타늄 실리콘 질화물(TiSiN), 탄탈륨 실리콘 질화물(TaSiN), 탄탈륨 티타늄 질화물(TaTiN), 티타늄 알루미늄 질화물(TiAlN), 탄탈륨 알루미늄 질화물(TaAlN), 텅스텐 질화물(WN), 루테늄(Ru), 티타늄 알루미늄(TiAl), 티타늄 알루미늄 탄질화물(TiAlC-N), 티타늄 알루미늄 탄화물(TiAlC), 티타늄 탄화물(TiC), 탄탈륨 탄질화물(TaCN), 텅스텐(W), 알루미늄(Al), 구리(Cu), 코발트(Co), 티타늄(Ti), 탄탈륨(Ta), 니켈(Ni), 백금(Pt), 니켈 백금(Ni-Pt), 니오븀(Nb), 니오븀 질화물(NbN), 니오븀 탄화물(NbC), 몰리브덴(Mo), 몰리브덴 질화물(MoN), 몰리브덴 탄화물(MoC), 텅스텐 탄화물(WC), 로듐(Rh), 팔라듐(Pd), 이리듐(Ir), 오스뮴(Os), 은(Ag), 금(Au), 아연(Zn), 바나듐(V) 및 이들의 조합 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다. 도전성 금속 산화물 및 도전성 금속 산질화물은 상술한 물질이 산화된 형태를 포함할 수 있지만, 이에 제한되는 것은 아니다.
제1 게이트 전극(120)은 이 후에 설명될 제1 소오스/드레인 패턴(150)의 양측에 배치될 수 있다. 제1 게이트 구조체(GS1)는 제1 소오스/드레인 패턴(150)의 제1 방향(D1)으로 양측에 배치될 수 있다.
일 예로, 제1 소오스/드레인 패턴(150)의 양측에 배치된 제1 게이트 전극(120)이 모두 트랜지스터의 게이트로 사용되는 노말 게이트 전극일 수 있다. 다른 예로, 제1 소오스/드레인 패턴(150)의 일측에 배치된 제1 게이트 전극(120)은 트랜지스터의 게이트로 사용되지만, 제1 소오스/드레인 패턴(150)의 타측에 배치된 제1 게이트 전극(120)은 더미 게이트 전극일 수 있다.
제2 게이트 전극(220)은 이 후에 설명될 제2 소오스/드레인 패턴(250)의 양측에 배치될 수 있다. 제2 게이트 구조체(GS2)는 제2 소오스/드레인 패턴(250)의 제1 방향(D1)으로 양측에 배치될 수 있다.
일 예로, 제2 소오스/드레인 패턴(250)의 양측에 배치된 제2 게이트 전극(220)이 모두 트랜지스터의 게이트로 사용되는 노말 게이트 전극일 수 있다. 다른 예로, 제2 소오스/드레인 패턴(250)의 일측에 배치된 제2 게이트 전극(220)은 트랜지스터의 게이트로 사용되지만, 제2 소오스/드레인 패턴(250)의 타측에 배치된 제2 게이트 전극(220)은 더미 게이트 전극일 수 있다.
제1 게이트 절연막(130)은 필드 절연막(105)의 상면, 제1 하부 패턴의 상면(BP1_US)을 따라 연장될 수 있다. 제1 게이트 절연막(130)은 복수의 제1 시트 패턴(NS1)을 감쌀 수 있다. 제1 게이트 절연막(130)은 제1 시트 패턴(NS1)의 둘레를 따라 배치될 수 있다. 제1 게이트 전극(120)은 제1 게이트 절연막(130) 상에 배치된다. 제1 게이트 절연막(130)은 제1 게이트 전극(120) 및 제1 시트 패턴(NS1) 사이에 배치된다.
제1 게이트 절연막(130)의 일부는 제3 방향(D3)으로 인접한 제1 시트 패턴(NS1) 사이와, 제1 하부 패턴(BP1) 및 제1 시트 패턴(NS1) 사이에 배치될 수 있다. 제1 시트 패턴(NS1)이 제3 방향(D3)으로 인접한 하부 시트 패턴 및 상부 시트 패턴을 포함할 때, 제1 게이트 절연막(130)의 일부는 서로 마주보는 하부 시트 패턴의 상면(NS1_US) 및 상부 시트 패턴의 하면(NS1_BS)을 따라 연장될 수 있다.
제1 게이트 절연막(130)은 제1 게이트 계면 절연막(131)과, 제1 게이트 고유전율 절연막(132)을 포함할 수 있다. 제1 게이트 고유전율 절연막(132)은 제1 게이트 계면 절연막(131)과, 제1 게이트 전극(120) 사이에 배치될 수 있다.
제1 게이트 계면 절연막(131)은 제1 하부 패턴의 상면(BP1_US)을 따라 연장될 수 있다. 제1 게이트 계면 절연막(131)은 제1 소오스/드레인 패턴(150)을 따라 연장될 수 있다. 제1 게이트 계면 절연막(131)은 제1 시트 패턴(NS1)의 둘레를 따라 배치될 수 있다. 제1 게이트 계면 절연막(131)은 제1 하부 패턴(BP1), 제1 소오스/드레인 패턴(150) 및 제1 시트 패턴(NS1)과 직접 접촉할 수 있다.
제1 게이트 계면 절연막(131)은 필드 절연막(105)의 상면을 따라 연장되지 않을 수 있다. 제1 게이트 계면 절연막(131)은 이후에 설명될 제1 게이트 스페이서(140)의 측벽을 따라 연장되지 않을 수 있다. 하지만, 제1 게이트 계면 절연막(131)을 형성하는 방법에 따라, 제1 게이트 계면 절연막(131)은 필드 절연막(105)의 상면 및 제1 게이트 스페이서(140)의 측벽을 따라 연장될 수 있다.
제1 게이트 고유전율 절연막(132)은 필드 절연막(105)의 상면, 제1 하부 패턴의 상면(BP1_US)을 따라 연장될 수 있다. 제1 게이트 고유전율 절연막(132)은 제1 소오스/드레인 패턴(150)을 따라 연장될 수 있다. 제1 게이트 고유전율 절연막(132)은 제1 시트 패턴(NS1)의 둘레를 따라 배치될 수 있다. 제1 게이트 고유전율 절연막(132)은 이후에 설명될 제1 게이트 스페이서(140)의 측벽을 따라 연장될 수 있다.
제2 게이트 절연막(230)에 관한 설명은 제1 게이트 절연막(130)에 관한 설명과 유사하므로, 제2 게이트 절연막(230)은 간략하게 설명한다.
제2 게이트 전극(220)은 제2 게이트 절연막(230) 상에 배치된다. 제2 게이트 절연막(230)은 제2 게이트 전극(220) 및 제2 시트 패턴(NS2) 사이에 배치된다.
제2 게이트 절연막(230)은 제2 게이트 계면 절연막(231)과, 제2 게이트 고유전율 절연막(232)을 포함할 수 있다. 제2 게이트 고유전율 절연막(232)은 제2 게이트 계면 절연막(231)과, 제2 게이트 전극(220) 사이에 배치될 수 있다.
제1 게이트 계면 절연막(131) 및 제2 게이트 계면 절연막(231)은 실리콘 산화물, 실리콘-게르마늄 산화물, 게르마늄 산화물 중 적어도 하나를 포함할 수 있다. 제1 게이트 계면 절연막(131) 및 제2 게이트 계면 절연막(231)은 붕소(B), 인(P), 탄소(C), 비소(As), 안티몬(Sb) 및 비스무트(Bi) 중 적어도 하나를 더 포함할 수 있지만, 이에 제한되는 것은 아니다.
제1 게이트 고유전율 절연막(132) 및 제2 게이트 고유전율 절연막(232)는 예를 들어, 보론 질화물(boron nitride), 하프늄 산화물(hafnium oxide), 하프늄 실리콘 산화물(hafnium silicon oxide), 하프늄 알루미늄 산화물(hafnium aluminum oxide), 란타늄 산화물(lanthanum oxide), 란타늄 알루미늄 산화물(lanthanum aluminum oxide), 지르코늄 산화물(zirconium oxide), 지르코늄 실리콘 산화물(zirconium silicon oxide), 탄탈륨 산화물(tantalum oxide), 티타늄 산화물(titanium oxide), 바륨 스트론튬 티타늄 산화물(barium strontium titanium oxide), 바륨 티타늄 산화물(barium titanium oxide), 스트론튬 티타늄 산화물(strontium titanium oxide), 이트륨 산화물(yttrium oxide), 알루미늄 산화물(aluminum oxide), 납 스칸듐 탄탈륨 산화물(lead scandium tantalum oxide), 또는 납 아연 니오브산염(lead zinc niobate) 중에서 하나 이상을 포함할 수 있다.
몇몇 실시예들에 따른 반도체 장치는 네거티브 커패시터(Negative Capacitor)를 이용한 NC(Negative Capacitance) FET을 포함할 수 있다. 일 예로, 제1 게이트 고유전율 절연막(132) 및/또는 제2 게이트 고유전율 절연막(232)은 강유전체 특성을 갖는 강유전체 물질막을 포함할 수 있다. 다른 예로, 제1 게이트 고유전율 절연막(132) 및/또는 제2 게이트 고유전율 절연막(232)은 강유전체 특성을 갖는 강유전체 물질막과, 상유전체 특성을 갖는 상유전체 물질막을 포함할 수 있다.
강유전체 물질막은 음의 커패시턴스를 가질 수 있고, 상유전체 물질막은 양의 커패시턴스를 가질 수 있다. 예를 들어, 두 개 이상의 커패시터가 직렬 연결되고, 각각의 커패시터의 커패시턴스가 양의 값을 가질 경우, 전체 커패시턴스는 각각의 개별 커패시터의 커패시턴스보다 감소하게 된다. 반면, 직렬 연결된 두 개 이상의 커패시터의 커패시턴스 중 적어도 하나가 음의 값을 가질 경우, 전체 커패시턴스는 양의 값을 가지면서 각각의 개별 커패시턴스의 절대값보다 클 수 있다.
음의 커패시턴스를 갖는 강유전체 물질막과, 양의 커패시턴스를 갖는 상유전체 물질막이 직렬로 연결될 경우, 직렬로 연결된 강유전체 물질막 및 상유전체 물질막의 전체적인 커패시턴스 값은 증가할 수 있다. 전체적인 커패시턴스 값이 증가하는 것을 이용하여, 강유전체 물질막을 포함하는 트랜지스터는 상온에서 60 mV/decade 미만의 문턱전압이하 스윙(subthreshold swing(SS))을 가질 수 있다.
강유전체 물질막은 강유전체 특성을 가질 수 있다. 강유전체 물질막은 예를 들어, 하프늄 산화물(hafnium oxide), 하프늄 지르코늄 산화물(hafnium zirconium oxide), 바륨 스트론튬 티타늄 산화물(barium strontium titanium oxide), 바륨 티타늄 산화물(barium titanium oxide) 및 납 지르코늄 티타늄 산화물(lead zirconium titanium oxide) 중 적어도 하나를 포함할 수 있다. 여기에서, 일 예로, 하프늄 지르코늄 산화물(hafnium zirconium oxide)은 하프늄 산화물(hafnium oxide)에 지르코늄(Zr)이 도핑된 물질일 수 있다. 다른 예로, 하프늄 지르코늄 산화물(hafnium zirconium oxide)은 하프늄(Hf)과 지르코늄(Zr)과 산소(O)의 화합물일 수도 있다.
강유전체 물질막은 도핑된 도펀트를 더 포함할 수 있다. 예를 들어, 도펀트는 알루미늄(Al), 티타늄(Ti), 니오븀(Nb), 란타넘(La), 이트륨(Y), 마그네슘(Mg), 실리콘(Si), 칼슘(Ca), 세륨(Ce), 디스프로슘(Dy), 어븀(Er), 가돌리늄(Gd), 게르마늄(Ge), 스칸듐(Sc), 스트론튬(Sr) 및 주석(Sn) 중 적어도 하나를 포함할 수 있다. 강유전체 물질막이 어떤 강유전체 물질을 포함하냐에 따라, 강유전체 물질막에 포함된 도펀트의 종류는 달라질 수 있다.
강유전체 물질막이 하프늄 산화물을 포함할 경우, 강유전체 물질막에 포함된 도펀트는 예를 들어, 가돌리늄(Gd), 실리콘(Si), 지르코늄(Zr), 알루미늄(Al) 및 이트륨(Y) 중 적어도 하나를 포함할 수 있다.
도펀트가 알루미늄(Al)일 경우, 강유전체 물질막은 3 내지 8 at%(atomic %)의 알루미늄을 포함할 수 있다. 여기에서, 도펀트의 비율은 하프늄 및 알루미늄의 합에 대한 알루미늄의 비율일 수 있다.
도펀트가 실리콘(Si)일 경우, 강유전체 물질막은 2 내지 10 at%의 실리콘을 포함할 수 있다. 도펀트가 이트륨(Y)일 경우, 강유전체 물질막은 2 내지 10 at%의 이트륨을 포함할 수 있다. 도펀트가 가돌리늄(Gd)일 경우, 강유전체 물질막은 1 내지 7 at%의 가돌리늄을 포함할 수 있다. 도펀트가 지르코늄(Zr)일 경우, 강유전체 물질막은 50 내지 80 at%의 지르코늄을 포함할 수 있다.
상유전체 물질막은 상유전체 특성을 가질 수 있다. 상유전체 물질막은 예를 들어, 실리콘 산화물(silicon oxide) 및 고유전율을 갖는 금속 산화물 중 적어도 하나를 포함할 수 있다. 상유전체 물질막에 포함된 금속 산화물은 예를 들어, 하프늄 산화물(hafnium oxide), 지르코늄 산화물(zirconium oxide) 및 알루미늄 산화물(aluminum oxide) 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다.
강유전체 물질막 및 상유전체 물질막은 동일한 물질을 포함할 수 있다. 강유전체 물질막은 강유전체 특성을 갖지만, 상유전체 물질막은 강유전체 특성을 갖지 않을 수 있다. 예를 들어, 강유전체 물질막 및 상유전체 물질막이 하프늄 산화물을 포함할 경우, 강유전체 물질막에 포함된 하프늄 산화물의 결정 구조는 상유전체 물질막에 포함된 하프늄 산화물의 결정 구조와 다르다.
강유전체 물질막은 강유전체 특성을 갖는 두께를 가질 수 있다. 강유전체 물질막의 두께는 예를 들어, 0.5 내지 10nm 일 수 있지만, 이에 제한되는 것은 아니다. 각각의 강유전체 물질마다 강유전체 특성을 나타내는 임계 두께가 달라질 수 있으므로, 강유전체 물질막의 두께는 강유전체 물질에 따라 달라질 수 있다.
일 예로, 제1 게이트 고유전율 절연막(132) 및/또는 제2 게이트 고유전율 절연막(232)은 하나의 강유전체 물질막을 포함할 수 있다. 다른 예로, 제1 게이트 고유전율 절연막(132) 및/또는 제2 게이트 고유전율 절연막(232)은 서로 간에 이격된 복수의 강유전체 물질막을 포함할 수 있다. 제1 게이트 고유전율 절연막(132) 및/또는 제2 게이트 고유전율 절연막(232)은 복수의 강유전체 물질막과, 복수의 상유전체 물질막이 교대로 적층된 적층막 구조를 가질 수 있다.
제1 게이트 스페이서(140)는 제1 게이트 전극(120)의 측벽 상에 배치될 수 있다. 제1 게이트 스페이서(140)는 제1 하부 패턴(BP1) 및 제1 시트 패턴(NS1) 사이와, 제3 방향(D3)으로 인접하는 제1 시트 패턴(NS1) 사이에 배치되지 않을 수 있다.
제2 게이트 스페이서(240)는 제2 게이트 전극(220)의 측벽 상에 배치될 수 있다. 제2 게이트 스페이서(240)는 제2 하부 패턴(BP2) 및 제2 시트 패턴(NS2) 사이와, 제3 방향(D3)으로 인접하는 제2 시트 패턴(NS1) 사이에 배치되지 않을 수 있다. 몇몇 실시예들에 따른 반도체 장치에서, 제1 게이트 스페이서(140) 및 제2 게이트 스페이서(240)는 외측 스페이서만 포함할 수 있다.
제1 게이트 스페이서(140) 및 제2 게이트 스페이서(240)는 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산화물(SiO2), 실리콘 산탄질화물(SiOCN), 실리콘 붕소질화물(SiBN), 실리콘 산붕소질화물(SiOBN), 실리콘 산탄화물(SiOC) 및 이들의 조합 중 적어도 하나를 포함할 수 있다. 제1 게이트 스페이서(140) 및 제2 게이트 스페이서(240)는 각각 단일막인 것으로 도시되었지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다.
제1 게이트 캡핑 패턴(145)은 제1 게이트 전극(120) 및 제1 게이트 스페이서(140) 상에 배치될 수 있다. 제2 게이트 캡핑 패턴(245)은 제2 게이트 전극(220) 및 제2 게이트 스페이서(240) 상에 배치될 수 있다. 제1 게이트 캡핑 패턴(145)의 상면과, 제2 게이트 캡핑 패턴(245)의 상면은 층간 절연막(190)의 상면과 동일 평면에 놓일 수 있다.
도시된 것과 달리, 제1 게이트 캡핑 패턴(145)은 제1 게이트 스페이서(140) 사이에 배치되고, 제2 게이트 캡핑 패턴(245)은 제2 게이트 스페이서(240) 사이에 배치될 수 있다.
제1 게이트 캡핑 패턴(145) 및 제2 게이트 캡핑 패턴(245)은 각각 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 탄질화물(SiCN), 실리콘 산탄질화물(SiOCN) 및 이들의 조합 중 적어도 하나를 포함할 수 있다. 제1 게이트 캡핑 패턴(145) 및 제2 게이트 캡핑 패턴(245)은 층간 절연막(190)에 대한 식각 선택비를 갖는 물질을 포함할 수 있다.
제1 소오스/드레인 패턴(150)은 제1 활성 패턴(AP1) 상에 배치될 수 있다. 제1 소오스/드레인 패턴(150)은 제1 하부 패턴(BP1) 상에 배치될 수 있다. 제1 소오스/드레인 패턴(150)은 제1 시트 패턴(NS1)과 연결된다. 제1 소오스/드레인 패턴(150)은 제1 시트 패턴(NS1)과 접촉한다.
제1 소오스/드레인 패턴(150)은 제1 게이트 구조체(GS1)의 측면에 배치될 수 있다. 제1 소오스/드레인 패턴(150)은 제1 방향(D1)으로 인접하는 제1 게이트 구조체(GS1) 사이에 배치될 수 있다. 예를 들어, 제1 소오스/드레인 패턴(150)은 제1 게이트 구조체(GS1)의 양측에 배치될 수 있다. 도시된 것과 달리, 제1 소오스/드레인 패턴(150)은 제1 게이트 구조체(GS1)의 일측에 배치되고, 제1 게이트 구조체(GS1)의 타측에는 배치되지 않을 수 있다.
제2 소오스/드레인 패턴(250)은 제2 활성 패턴(AP2) 상에 배치될 수 있다. 제2 소오스/드레인 패턴(250)은 제2 하부 패턴(BP2) 상에 배치될 수 있다. 제2 소오스/드레인 패턴(250)은 제2 시트 패턴(NS2)과 연결된다. 제2 소오스/드레인 패턴(250)은 제2 시트 패턴(NS2)과 접촉한다.
제2 소오스/드레인 패턴(250)은 제2 게이트 구조체(GS2)의 측면에 배치될 수 있다. 제2 소오스/드레인 패턴(250)은 제1 방향(D1)으로 인접하는 제2 게이트 구조체(GS2) 사이에 배치될 수 있다. 예를 들어, 제2 소오스/드레인 패턴(250)은 제2 게이트 구조체(GS2)의 양측에 배치될 수 있다. 도시된 것과 달리, 제2 소오스/드레인 패턴(250)은 제2 게이트 구조체(GS2)의 일측에 배치되고, 제2 게이트 구조체(GS2)의 타측에는 배치되지 않을 수 있다.
제1 소오스/드레인 패턴(150) 및 제2 소오스/드레인 패턴(250)은 제1 시트 패턴(NS1) 및 제2 시트 패턴(NS2)을 채널 영역으로 사용하는 트랜지스터의 소오스/드레인에 포함될 수 있다.
제1 소오스/드레인 패턴(150)은 제1 소오스/드레인 리세스(150R) 내에 배치될 수 있다. 제2 소오스/드레인 패턴(250)은 제2 소오스/드레인 리세스(250R) 내에 배치될 수 있다. 제1 소오스/드레인 리세스(150R) 및 제2 소오스/드레인 리세스(250R)는 각각 제3 방향(D3)으로 연장된다. 제1 소오스/드레인 리세스(150R)는 제1 방향(D1)으로 인접한 제1 게이트 구조체(GS1) 사이에 정의될 수 있다. 제2 소오스/드레인 리세스(250R)는 제2 방향(D2)으로 인접한 제2 게이트 구조체(GS2) 사이에 정의될 수 있다. 예를 들어, 제1 소오스/드레인 리세스(150R) 및 제2 소오스/드레인 리세스(250R)는 동일한 제조 공정에 의해 형성될 수 있지만, 이에 제한되는 것은 아니다.
제1 소오스/드레인 리세스(150R)의 바닥면은 제1 하부 패턴(BP1)에 의해 정의될 수 있다. 제2 소오스/드레인 리세스(250R)의 바닥면은 제2 하부 패턴(BP2)에 의해 정의될 수 있다.
몇몇 실시예들에 따른 반도체 장치에서, 제1 소오스/드레인 리세스(150R)의 측벽은 제1 시트 패턴(NS1) 및 이너 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1)에 의해 정의될 수 있다. 제2 소오스/드레인 리세스(250R)의 측벽은 제2 시트 패턴(NS2) 및 이너 게이트 구조체(INT1_GS2, INT2_GS2, INT3_GS2)에 의해 정의될 수 있다. 제1 게이트 구조체(GS1)을 예로 들면, 이너 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1)는 제1 시트 패턴의 하면(NS1_BS)을 바라보는 상면을 포함할 수 있다. 이너 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1)는 제1 시트 패턴의 상면(NS1_US) 또는 제1 하부 패턴의 상면(BP1_US)을 바라보는 하면을 포함한다. 이너 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1)는 이너 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1)의 상면 및 이너 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1)의 하면을 연결하는 측벽을 포함한다. 이너 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1)의 측벽은 제1 소오스/드레인 리세스(150R)의 측벽의 일부를 정의할 수 있다.
제1 하부 패턴의 상면(BP1_US)은 최하부에 배치된 제3 인터 게이트 구조체(INT3_GS1)와 제1 하부 패턴(BP1) 사이의 경계일 수 있다. 제1 소오스/드레인 리세스(150R)의 바닥면은 제1 하부 패턴의 상면(BP1_US)보다 낮다. 마찬가지로, 제2 소오스/드레인 리세스(250R)의 바닥면은 제2 하부 패턴의 상면(BP2_US)보다 낮다.
제1 소오스/드레인 리세스(150R)의 측벽과 제2 소오스/드레인 리세스(250R)의 측벽은 각각 웨이비(wavy)한 형태를 가질 수 있다. 제1 소오스/드레인 리세스(150R)는 복수의 제1 폭 확장 영역(150R_ER)을 포함할 수 있다. 각각의 제1 폭 확장 영역(150R_ER)은 제1 하부 패턴의 상면(BP1_US)보다 위에서 정의될 수 있다. 제2 소오스/드레인 리세스(250R)는 복수의 제2 폭 확장 영역(250R_ER)을 포함할 수 있다. 각각의 제2 폭 확장 영역(250R_ER)은 제2 하부 패턴의 상면(BP2_US)보다 위에서 정의될 수 있다.
제1 폭 확장 영역(150R_ER)은 제3 방향(D3)으로 인접한 제1 시트 패턴(NS1) 사이에 정의될 수 있다. 제1 폭 확장 영역(150R_ER)은 제1 하부 패턴(BP1)과 제1 시트 패턴(NS1) 사이에 정의될 수 있다. 제1 폭 확장 영역(150R_ER)은 제3 방향(D3)으로 인접한 제1 시트 패턴(NS1) 사이로 연장될 수 있다. 제1 폭 확장 영역(150R_ER)은 제1 방향(D1)으로 인접한 이너 게이트 구조체(INT_GS1, INT_GS2, INT_GS3) 사이에 정의될 수 있다.
제1 하부 패턴의 상면(BP1_US)에서 멀어짐에 따라, 각각의 제1 폭 확장 영역(150R_ER)은 제1 방향(D1)으로의 폭이 증가하는 부분과, 제1 방향(D1)으로의 폭이 감소하는 부분을 포함할 수 있다. 예를 들어, 제1 하부 패턴의 상면(BP1_US)에서 멀어짐에 따라, 제1 폭 확장 영역(150R_ER)의 폭은 증가하다가 감소할 수 있다.
각각의 제1 폭 확장 영역(150R_ER)에서, 제1 폭 확장 영역(150R_ER)의 폭이 최대인 지점은 제3 방향(D3)으로 인접한 제1 시트 패턴(NS1) 및 제1 하부 패턴(BP1) 사이와, 제3 방향(D3)으로 인접한 제1 시트 패턴(NS1) 사이에 위치한다.
상술된 제1 폭 확장 영역(150R_ER)에 대한 설명은 제2 폭 확장 영역(250R_ER)에 적용될 수 있으므로, 제2 폭 확장 영역(250R_ER)에 대한 설명은 생략한다.
제1 소오스/드레인 패턴(150)은 제1 시트 패턴(NS1) 및 제1 하부 패턴(BP1)과 접촉한다. 제1 게이트 스페이서(140)는 인접하는 제1 시트 패턴(NS1) 사이와, 제1 시트 패턴(NS1) 및 제1 하부 패턴(BP1) 사이에 배치되지 않으므로, 이너 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1)는 제1 소오스/드레인 패턴(150)과 접촉할 수 있다. 이너 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1)의 제1 게이트 절연막(130)은 제1 소오스/드레인 패턴(150)과 접촉할 수 있다.
제2 소오스/드레인 패턴(250)은 제2 시트 패턴(NS2) 및 제2 하부 패턴(BP2)과 접촉한다. 이너 게이트 구조체(INT1_GS2, INT2_GS2, INT3_GS2)는 제2 소오스/드레인 패턴(250)과 접촉할 수 있다. 이너 게이트 구조체(INT1_GS2, INT2_GS2, INT3_GS2)의 제2 게이트 절연막(230)은 제2 소오스/드레인 패턴(250)과 접촉할 수 있다.
제1 소오스/드레인 패턴(150) 및 제2 소오스/드레인 패턴(250)은 에피택셜 패턴을 포함할 수 있다. 제1 소오스/드레인 패턴(150) 및 제2 소오스/드레인 패턴(250)은 반도체 물질을 포함한다.
제1 소오스/드레인 패턴(150) 및 제2 소오스/드레인 패턴(250)은 예를 들어, 원소 반도체 물질인 실리콘 또는 게르마늄을 포함할 수 있다. 또한, 제1 소오스/드레인 패턴(150) 및 제2 소오스/드레인 패턴(250)은 예를 들어, 탄소(C), 실리콘(Si), 게르마늄(Ge), 주석(Sn) 중 적어도 2개 이상을 포함하는 이원계 화합물(binary compound), 삼원계 화합물(ternary compound) 또는 이들에 IV족 원소가 도핑된 화합물을 포함할 수 있다. 예를 들어, 제1 소오스/드레인 패턴(150) 및 제2 소오스/드레인 패턴(250)은 실리콘, 실리콘-게르마늄, 실리콘 카바이드 등을 포함할 수 있지만, 이에 제한되는 것은 아니다.
제1 소오스/드레인 패턴(150) 및 제2 소오스/드레인 패턴(250)은 반도체 물질에 도핑된 불순물을 포함할 수 있다. 예를 들어, 제1 소오스/드레인 패턴(150) 및 제2 소오스/드레인 패턴(250)은 동일한 도전형의 불순물을 포함하고, 예를 들어, n형 불순물을 포함한다. 도핑된 불순물은 인(P), 비소(As), 안티몬(Sb) 및 비스무트(Bi) 중 적어도 하나를 포함할 수 있다.
제1 소오스/드레인 패턴(150) 및 제2 소오스/드레인 패턴(250)은 단일막인 것으로 도시되었지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다. 제1 소오스/드레인 패턴(150) 및 제2 소오스/드레인 패턴(250)은 동일한 제조 공정에서 형성되므로, 제1 소오스/드레인 패턴(150) 및 제2 소오스/드레인 패턴(250)은 동일한 반도체 물질막 구조를 가질 수 있다.
이하의 설명은 제1 하부 패턴(BP1) 및 제2 하부 패턴(BP2)이 연장된 제1 방향(D1)으로 절단된 단면도를 기준으로 설명한다.
예를 들어, 제2 소오스/드레인 패턴의 상면(250US)는 오목한(concave) 모양을 가질 수 있다. 몇몇 실시예들에 따른 반도체 장치에서, 제1 소오스/드레인 패턴의 상면(150US)은 볼록한(convex) 모양을 가질 수 있다.
제1 소오스/드레인 컨택(180)이 형성된 경우, 제1 소오스/드레인 컨택(180)의 측벽과 제1 게이트 구조체(GS1)의 측벽 사이에서, 볼록한 모양을 갖는 제1 소오스/드레인 패턴의 상면(150US)이 보여질 수 있다. 제2 소오스/드레인 컨택(280)이 형성된 경우, 제2 소오스/드레인 컨택(280)의 측벽과 제2 게이트 구조체(GS2)의 측벽 사이에서, 오목한 모양을 갖는 제2 소오스/드레인 패턴의 상면(250US)이 보여질 수 있다.
제1 하부 패턴의 상면(BP1_US)으로부터 제1 소오스/드레인 패턴(150)의 최하부까지의 깊이(H11)는 제2 하부 패턴의 상면(BP2_US)으로부터 제2 소오스/드레인 패턴(250)의 최하부까지의 깊이(H21)보다 작다.
제1 하부 패턴의 상면(BP1_US)으로부터 제1 소오스/드레인 패턴의 상면(150US)의 최하부까지의 높이(H12)는 제2 하부 패턴의 상면(BP2_US)으로부터 제2 소오스/드레인 패턴의 상면(250US)의 최하부까지의 높이(H22)보다 크다.
제1 소오스/드레인 컨택(180)이 형성된 경우, 제1 소오스/드레인 패턴의 상면(150US)의 최하부는 제1 소오스/드레인 컨택(180)이 형성되지 않은 제1 소오스/드레인 패턴의 상면(150US)에서 가장 낮은 위치일 수 있다. 제2 소오스/드레인 컨택(280)이 형성된 경우, 제2 소오스/드레인 패턴의 상면(250US)의 최하부는 제2 소오스/드레인 컨택(280)이 형성되지 않은 제2 소오스/드레인 패턴의 상면(250US)에서 가장 낮은 위치일 수 있다.
제1 소오스/드레인 패턴의 상면(150US)의 최하부로부터 제1 소오스/드레인 패턴의 상면(150US)의 최상부까지의 높이는 제1 높이(H13)일 수 있다. 제2 소오스/드레인 패턴의 상면(250US)의 최하부로부터 제2 소오스/드레인 패턴의 상면(250US)의 최상부까지의 높이는 제2 높이(H23)일 수 있다. 예를 들어, 제2 소오스/드레인 패턴의 상면(250US)에서 제2 높이(H23)는 제1 소오스/드레인 패턴의 상면(150US)에서 제1 높이(H13)보다 크다.
제1 소오스/드레인 패턴(150)을 예로 들면, 제1 소오스/드레인 패턴(150)의 높이(H11 + H12 + H13)는 제1 소오스/드레인 패턴(150)의 최하부로부터 제1 소오스/드레인 패턴의 상면(150US)의 최상부까지의 높이일 수 있다. 제1 소오스/드레인 패턴(150)의 높이(H11 + H12 + H13)는 제2 소오스/드레인 패턴(250)의 높이(H21 + H22 + H23)보다 작다.
제4 이너 게이트 구조체(INT1_GS2)는 제2 게이트 구조체(GS2) 중 최상부 이너 게이트 구조체이다. 몇몇 실시예들에 따른 반도체 장치에서, 제2 하부 패턴의 상면(BP2_US)으로부터 제2 소오스/드레인 패턴의 상면(250US)의 최하부까지의 높이(H22)는 제2 하부 패턴의 상면(BP2_US)으로부터 제4 이너 게이트 구조체(INT1_GS2)의 하면까지의 높이(H24)보다 작을 수 있다.
도시된 것과 달리, 제2 하부 패턴의 상면(BP2_US)으로부터 제2 소오스/드레인 패턴의 상면(250US)의 최하부까지의 높이(H22)는 제2 하부 패턴의 상면(BP2_US)으로부터 제4 이너 게이트 구조체(INT1_GS2)의 하면까지의 높이(H24)와 동일할 수도 있고, 클 수도 있다.
제1 이너 게이트 구조체(INT1_GS1)는 제1 게이트 구조체(GS1) 중 최상부 이너 게이트 구조체이다. 예를 들어, 제1 하부 패턴의 상면(BP1_US)으로부터 제1 소오스/드레인 패턴의 상면(150US)의 최하부까지의 높이(H12)는 제1 하부 패턴의 상면(BP1_US)으로부터 제1 이너 게이트 구조체(INT1_GS1)의 상면까지의 높이보다 클 수 있다.
소오스/드레인 식각 정지막(185)은 제1 게이트 구조체(GS1)의 측벽과, 제1 소오스/드레인 패턴의 상면(150US) 상에 배치될 수 있다. 소오스/드레인 식각 정지막(185)은 제2 게이트 구조체(GS2)의 측벽과, 제2 소오스/드레인 패턴의 상면(250US) 상에 배치될 수 있다. 도시되지 않았지만, 소오스/드레인 식각 정지막(185)은 필드 절연막(105)의 상면 상에 배치될 수 있다.
소오스/드레인 식각 정지막(185)은 이 후에 설명될 층간 절연막(190)에 대해 식각 선택비를 갖는 물질을 포함할 수 있다. 소오스/드레인 식각 정지막(185)은 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산탄질화물(SiOCN), 실리콘 붕소질화물(SiBN), 실리콘 산붕소질화물(SiOBN), 실리콘 산탄화물(SiOC) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
층간 절연막(190)은 소오스/드레인 식각 정지막(185) 상에 배치될 수 있다. 층간 절연막(190)은 제1 소오스/드레인 패턴(150) 및 제2 소오스/드레인 패턴(250) 상에 배치될 수 있다. 층간 절연막(190)은 제1 게이트 캡핑 패턴(145)의 상면과, 제2 게이트 캡핑 패턴(245)의 상면을 덮지 않을 수 있다.
층간 절연막(190)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다. 저유전율 물질은 예를 들어, Fluorinated TetraEthylOrthoSilicate (FTEOS), Hydrogen SilsesQuioxane (HSQ), Bis-benzoCycloButene (BCB), TetraMethylOrthoSilicate (TMOS), OctaMethyleyCloTetraSiloxane (OMCTS), HexaMethylDiSiloxane (HMDS), TriMethylSilyl Borate (TMSB), DiAcetoxyDitertiaryButoSiloxane (DADBS), TriMethylSilil Phosphate (TMSP), PolyTetraFluoroEthylene (PTFE), TOSZ(Tonen SilaZen), FSG(Fluoride Silicate Glass), polypropylene oxide와 같은 polyimide nanofoams, CDO(Carbon Doped silicon Oxide), OSG(Organo Silicate Glass), SiLK, Amorphous Fluorinated Carbon, silica aerogels, silica xerogels, mesoporous silica 또는 이들의 조합을 포함할 수 있지만, 이에 제한되는 것은 아니다.
제1 소오스/드레인 컨택(180)은 제1 소오스/드레인 패턴(150) 상에 배치된다. 제1 소오스/드레인 컨택(180)은 제1 소오스/드레인 패턴(150)과 연결된다. 제1 소오스/드레인 컨택(180)은 층간 절연막(190) 및 소오스/드레인 식각 정지막(185)을 통과하여 제1 소오스/드레인 패턴(150)과 연결될 수 있다.
제2 소오스/드레인 컨택(280)은 제2 소오스/드레인 패턴(250) 상에 배치된다. 제2 소오스/드레인 컨택(280)은 제2 소오스/드레인 패턴(250)과 연결된다.
제1 소오스/드레인 컨택(180)과 제1 소오스/드레인 패턴(150) 사이에, 제1 금속 실리사이드막(155)이 더 배치될 수 있다. 제2 소오스/드레인 컨택(280)과 제2 소오스/드레인 패턴(250) 사이에, 제2 금속 실리사이드막(255)이 더 배치될 수 있다.
제1 소오스/드레인 컨택(180) 및 제2 소오스/드레인 컨택(280)은 각각 단일막인 것으로 도시하였지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다. 제1 소오스/드레인 컨택(180) 및 제2 소오스/드레인 컨택(280)은 각각 예를 들어, 금속, 금속 합금, 도전성 금속 질화물, 도전성 금속 탄화물, 도전성 금속 산화물, 도전성 금속 탄질화물 및 2차원 물질(Two-dimensional(2D) material) 중 적어도 하나를 포함할 수 있다.
제1 금속 실리사이드막(155) 및 제2 금속 실리사이드막(255)은 금속 실리사이드를 포함할 수 있다.
도 5 및 도 6은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다. 설명의 편의상, 도 1 내지 도 4를 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 5 및 도 6을 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 제1 게이트 구조체(GS1)는 복수의 제1 내측 스페이서(ISP1_GS1, ISP2_GS1, ISP3_GS1)을 더 포함한다. 제2 게이트 구조체(GS2)는 복수의 제2 내측 스페이서(ISP1_GS2, ISP2_GS2, ISP3_GS2)을 더 포함한다.
복수의 제1 내측 스페이서(ISP1_GS1, ISP2_GS1, ISP3_GS1)는 제3 방향(D3)으로 인접한 제1 시트 패턴(NS1) 사이와, 제1 하부 패턴(BP1) 및 제1 시트 패턴(NS1) 사이에 배치될 수 있다. 제1 내측 스페이서(ISP1_GS1, ISP2_GS1, ISP3_GS1)는 제1 하부 패턴의 상면(BP1_US) 및 제1 최하부 시트 패턴의 하면(NS1_BS) 사이와, 제3 방향(D3)으로 마주보는 제1 시트 패턴의 상면(NS1_US) 및 제1 시트 패턴의 하면(NS1_BS) 사이에 배치될 수 있다.
복수의 제1 내측 스페이서(ISP1_GS1, ISP2_GS1, ISP3_GS1)는 제1 하부 패턴의 상면(BP1_US), 제1 시트 패턴의 상면(NS1_US) 및 제1 시트 패턴의 하면(NS1_BS)과 접촉한다. 복수의 제1 내측 스페이서(ISP1_GS1, ISP2_GS1, ISP3_GS1)는 이너 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1)와 제1 소오스/드레인 패턴(150) 사이에 배치된다. 제3 방향(D3)으로 배열된 복수의 제1 내측 스페이서(ISP1_GS1, ISP2_GS1, ISP3_GS1)의 개수는 이너 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1)의 개수와 동일하다.
제1 게이트 스페이서(140)는 제1 서브 내측 스페이서(ISP1_GS1)와, 제2 서브 내측 스페이서(ISP2_GS1)와, 제3 서브 내측 스페이서(ISP3_GS1)를 포함할 수 있다. 제1 서브 내측 스페이서(ISP1_GS1)와, 제2 서브 내측 스페이서(ISP2_GS1)와, 제3 서브 내측 스페이서(ISP3_GS1)는 제1 하부 패턴(BP1) 상에 순차적으로 배치될 수 있다.
제3 서브 내측 스페이서(ISP3_GS1)는 제1 하부 패턴(BP1)과, 제1 시트 패턴(NS1) 사이에 배치될 수 있다. 제3 서브 내측 스페이서(ISP3_GS1)는 제1 내측 스페이서(ISP1_GS1, ISP2_GS1, ISP3_GS1) 중 최하부에 배치될 수 있다. 제3 서브 내측 스페이서(ISP3_GS1)는 제1 하부 패턴의 상면(BP1_US)과 접촉할 수 있다.
제1 서브 내측 스페이서(ISP1_GS1)와, 제2 서브 내측 스페이서(ISP2_GS1)는 제3 방향(D3)으로 인접하는 제1 시트 패턴(NS1) 사이에 배치될 수 있다. 제2 서브 내측 스페이서(ISP2_GS1)는 제1 서브 내측 스페이서(ISP1_GS1)와 제3 서브 내측 스페이서(ISP3_GS1) 사이에 배치된다.
제1 게이트 계면 절연막(131)은 제1 내측 스페이서(ISP1_GS1, ISP2_GS1, ISP3_GS1)의 측벽을 따라 연장되지 않을 수 있다. 제1 게이트 고유전율 절연막(132)은 제1 내측 스페이서(ISP1_GS1, ISP2_GS1, ISP3_GS1)의 측벽을 따라 연장된다. 다만, 제1 게이트 계면 절연막(131)을 형성하는 방법에 따라, 제1 게이트 계면 절연막(131)은 제1 내측 스페이서(ISP1_GS1, ISP2_GS1, ISP3_GS1)의 측벽을 따라 연장될 수 있다.
제1 내측 스페이서(ISP1_GS1, ISP2_GS1, ISP3_GS1)가 배치되므로, 이너 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1)는 제1 소오스/드레인 패턴(150)과 접촉하지 않는다.
제1 소오스/드레인 리세스(150R)의 측벽은 제1 시트 패턴(NS1) 및 제1 내측 스페이서(ISP1_GS1, ISP2_GS1, ISP3_GS1)에 의해 정의될 수 있다. 제1 소오스/드레인 리세스(150R)는 폭 확장 영역(도 2의 150R_ER)을 포함하지 않을 수 있다.
복수의 제2 내측 스페이서(ISP1_GS2, ISP2_GS2, ISP3_GS2)는 제3 방향(D3)으로 인접한 제2 시트 패턴(NS2) 사이와, 제2 하부 패턴(BP2) 및 제2 시트 패턴(NS2) 사이에 배치될 수 있다. 복수의 제2 내측 스페이서(ISP1_GS2, ISP2_GS2, ISP3_GS2)는 제2 하부 패턴의 상면(BP2_US), 제2 시트 패턴의 상면(NS2_US) 및 제2 시트 패턴의 하면(NS2_BS)과 접촉한다.
복수의 제2 내측 스페이서(ISP1_GS2, ISP2_GS2, ISP3_GS2)는 이너 게이트 구조체(INT1_GS2, INT2_GS2, INT3_GS2)와 제1 소오스/드레인 패턴(250) 사이에 배치된다. 제2 게이트 스페이서(240)는 제4 서브 내측 스페이서(ISP1_GS2)와, 제5 서브 내측 스페이서(ISP2_GS2)와, 제6 서브 내측 스페이서(ISP3_GS2)를 포함할 수 있다.
제6 서브 내측 스페이서(ISP3_GS2)는 제2 하부 패턴(BP2)과, 제2 시트 패턴(NS2) 사이에 배치될 수 있다. 제6 서브 내측 스페이서(ISP3_GS2)는 제2 내측 스페이서(ISP1_GS2, ISP2_GS2, ISP3_GS2) 중 최하부에 배치될 수 있다. 제5 서브 내측 스페이서(ISP2_GS2)는 제4 서브 내측 스페이서(ISP1_GS2)와 제6 서브 내측 스페이서(ISP3_GS2) 사이에 배치된다.
제2 게이트 계면 절연막(231)은 제2 내측 스페이서(ISP1_GS2, ISP2_GS2, ISP3_GS2)의 측벽을 따라 연장되지 않을 수 있다. 제2 게이트 고유전율 절연막(232)은 제2 내측 스페이서(ISP1_GS2, ISP2_GS2, ISP3_GS2)의 측벽을 따라 연장된다. 이너 게이트 구조체(INT1_GS2, INT2_GS2, INT3_GS2)는 제2 소오스/드레인 패턴(250)과 접촉하지 않는다. 제2 소오스/드레인 리세스(250R)의 측벽은 제2 시트 패턴(NS2) 및 제2 내측 스페이서(ISP1_GS2, ISP2_GS2, ISP3_GS2)에 의해 정의될 수 있다.
제1 내측 스페이서(ISP1_GS1, ISP2_GS1, ISP3_GS1) 및 제2 내측 스페이서(ISP1_GS2, ISP2_GS2, ISP3_GS2)는 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산화물(SiO2), 실리콘 산탄질화물(SiOCN), 실리콘 붕소질화물(SiBN), 실리콘 산붕소질화물(SiOBN), 실리콘 산탄화물(SiOC) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
도 5에서, 제1 서브 내측 스페이서(ISP1_GS1)의 제1 방향(D1)으로의 두께(t11)는 제2 서브 내측 스페이서(ISP2_GS1)의 제1 방향(D1)으로의 두께(t12)와 동일할 수 있다. 제3 서브 내측 스페이서(ISP3_GS1)의 제1 방향(D1)으로의 두께(t13)는 제2 서브 내측 스페이서(ISP2_GS1)의 제1 방향(D1)으로의 두께(t12)와 동일할 수 있다.
제2 서브 내측 스페이서(ISP2_GS1)를 예로 들면, 제2 서브 내측 스페이서(ISP2_GS1)의 제1 방향(D1)으로의 두께(t12)는 제3 방향(D3)으로 마주보는 제1 시트 패턴의 상면(NS1_US) 및 제1 시트 패턴의 하면(NS1_BS) 사이의 중간에서 측정될 수 있다.
도 6에서, 제4 서브 내측 스페이서(ISP1_GS2)의 제1 방향(D1)으로의 두께(t21)는 제5 서브 내측 스페이서(ISP2_GS2)의 제1 방향(D1)으로의 두께(t22)와 동일할 수 있다. 제6 서브 내측 스페이서(ISP3_GS2)의 제1 방향(D1)으로의 두께(t23)는 제5 서브 내측 스페이서(ISP2_GS2)의 제1 방향(D1)으로의 두께(t22)와 동일할 수 있다.
도 7은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 설명의 편의상, 도 5 및 도 6을 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 7을 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 제3 서브 내측 스페이서(ISP3_GS1)의 제1 방향(D1)으로의 두께(t13)는 제2 서브 내측 스페이서(ISP2_GS1)의 제1 방향(D1)으로의 두께(t12)보다 크다.
제1 서브 내측 스페이서(ISP1_GS1)의 제1 방향(D1)으로의 두께(t11)는 제2 서브 내측 스페이서(ISP2_GS1)의 제1 방향(D1)으로의 두께(t12)보다 작을 수 있다.
도시된 것과 달리, 제1 서브 내측 스페이서(ISP1_GS1)의 제1 방향(D1)으로의 두께(t11)는 제2 서브 내측 스페이서(ISP2_GS1)의 제1 방향(D1)으로의 두께(t12)와 동일할 수 있다.
제1 하부 패턴(BP1)에서 이격된 거리에 따라 제1 내측 스페이서(ISP1_GS1, ISP2_GS1, ISP3_GS1)의 두께는 달라지더라도, 제2 내측 스페이서(ISP1_GS2, ISP2_GS2, ISP3_GS2)의 두께는 도 6에서 설명한 것과 동일할 수 있다.
도 8은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 설명의 편의상, 도 1 내지 도 4를 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 8을 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 제3 이너 게이트 구조체(INT3_GS1)의 제1 방향(D1)으로의 폭(W13)은 제2 이너 게이트 구조체(INT2_GS1)의 제1 방향(D1)으로의 폭(W12)보다 클 수 있다.
제1 게이트 구조체(GS1)에 포함된 이너 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1) 중 제3 이너 게이트 구조체(INT3_GS1)의 폭(W13)이 가장 클 수 있다.
반면, 제2 게이트 구조체(GS2)에 포함된 이너 게이트 구조체(INT1_GS2, INT2_GS2, INT3_GS2)의 폭은 도 3을 이용하여 설명한 것과 동일할 수 있다.
도 9 내지 도 12는 각각 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 설명의 편의상, 도 1 내지 도 4를 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 9를 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 제1 소오스/드레인 패턴의 상면(150US)은 평면일 수 있다.
한편, 제2 소오스/드레인 패턴의 상면(250US)는 오목한(concave) 모양을 가질 수 있다.
도 10을 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 제1 소오스/드레인 패턴의 상면(150US) 및 제2 소오스/드레인 패턴의 상면(250US)은 각각 오목한 모양을 가질 수 있다.
도 11을 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 제1 소오스/드레인 리세스(150R)는 복수의 제1 폭 확장 영역(도 2의 150R_ER)을 포함하지 않는다.
제1 소오스/드레인 리세스(150R)의 측벽은 웨이비(wavy)한 형태를 갖지 않는다. 제1 소오스/드레인 리세스(150R)의 측벽 중 상부는 제1 하부 패턴(BP1)에서 멀어짐에 따라 제1 방향(D1)으로의 폭이 감소할 수 있다.
도시되지 않았지만, 제2 소오스/드레인 리세스(250R)는 복수의 제2 폭 확장 영역(도 3의 250R_ER)을 포함하지 않는다.
도 12를 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 이너 게이트 구조체(INT1_GS1, INT2_GS1, INT3_GS1)는 적어도 하나 이상의 제1 시트 패턴(NS1)보다 제1 소오스/드레인 패턴(150)을 향해 제1 방향(D1)으로 돌출될 수 있다.
예를 들어, 제1 이너 게이트 구조체(INT1_GS1)의 일부 및 제2 이너 게이트 구조체(INT_GS2)의 일부는 제1 이너 게이트 구조체(INT1_GS1) 및 제2 이너 게이트 구조체(INT2_GS1) 사이의 제1 시트 패턴(NS1)보다 제1 소오스/드레인 패턴(150)을 향해 돌출될 수 있다.
제2 이너 게이트 구조체(INT2_GS1)의 일부 및 제3 이너 게이트 구조체(INT3_GS1)의 일부는 제2 이너 게이트 구조체(INT2_GS1) 및 제3 이너 게이트 구조체(INT3_GS1) 사이의 제1 시트 패턴(NS1)보다 제1 소오스/드레인 패턴(150)을 향해 돌출될 수 있다.
도시되지 않았지만, 이너 게이트 구조체(INT1_GS2, INT2_GS2, INT3_GS2)는 적어도 하나 이상의 제2 시트 패턴(NS2)보다 제2 소오스/드레인 패턴(250)을 향해 제1 방향(D1)으로 돌출될 수 있다.
도 13은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 예시적인 레이아웃도이다. 도 14는 도 13의 D - D를 따라 절단한 단면도이다. 도 15는 도 13의 E - E를 따라 절단한 단면도이다.
참고적으로, 도 13의 A - A 및 B - B를 따라 절단한 단면도는 도 2, 도 3, 도 5 내지 도 12 중 하나와 동일할 수 있다. 덧붙여, 도 13의 제1 영역(I) 및 제2 영역(II)에 관한 설명은 도 1 내지 도 12를 이용하여 설명한 것과 실질적으로 동일할 수 있다. 따라서, 이하의 설명은 도 13의 제3 영역(III) 및 제4 영역(IV)에 관한 내용을 중심으로 설명한다.
도 13 내지 도 15를 참고하면, 몇몇 실시예들에 따른 반도체 장치는 제1 활성 패턴(AP1)과, 복수의 제1 게이트 전극(120)과, 제1 소오스/드레인 패턴(150)과, 제2 활성 패턴(AP2)과, 복수의 제2 게이트 전극(220)과, 제2 소오스/드레인 패턴(250)과, 제3 활성 패턴(AP3)과, 복수의 제3 게이트 전극(320)과, 제3 소오스/드레인 패턴(350)과, 제4 활성 패턴(AP4)과, 복수의 제4 게이트 전극(420)과, 제4 소오스/드레인 패턴(450)을 포함할 수 있다.
기판(100)은 제1 영역(I), 제2 영역(II), 제3 영역(III) 및 제4 영역(IV)을 포함할 수 있다. 제1 영역(I) 및 제2 영역(II)은 NMOS가 형성되는 영역이고, 제3 영역(III) 및 제4 영역(IV)은 PMOS가 형성되는 영역일 수 있다. 일 예로, 제3 영역(III) 및 제4 영역(IV)은 서로 동일한 기능을 하는 영역일 수 있다. 다른 예로, 제3 영역(III) 및 제4 영역(IV)은 서로 다른 기능을 하는 영역일 수 있다.
제3 활성 패턴(AP3)은 제3 하부 패턴(BP3)과, 복수의 제3 시트 패턴(NS3)을 포함할 수 있다. 제4 활성 패턴(AP4)은 제4 하부 패턴(BP4)과, 복수의 제4 시트 패턴(NS4)을 포함할 수 있다. 제3 하부 패턴(BP3)은 제1 방향(D1)으로 길게 연장될 수 있다. 복수의 제3 시트 패턴(NS3)은 제3 하부 패턴(BP3) 상에 배치될 수 있다. 제4 하부 패턴(BP4)은 제1 방향(D1)으로 길게 연장될 수 있다. 복수의 제4 시트 패턴(NS4)은 제4 하부 패턴(BP4) 상에 배치될 수 있다.
각각의 제3 시트 패턴(NS3)은 상면(NS3_US)과, 하면(NS3_BS)을 포함할 수 있다. 각각의 제4 시트 패턴(NS4)은 상면(NS4_US)과, 하면(NS4_BS)을 포함할 수 있다.
제3 하부 패턴(BP3) 및 제4 하부 패턴(BP4)은 각각 원소 반도체 물질인 실리콘 또는 게르마늄, IV-IV족 화합물 반도체 또는 III-V족 화합물 반도체 중 하나를 포함할 수 있다. 제3 시트 패턴(NS3) 및 제4 시트 패턴(NS4)은 각각 원소 반도체 물질인 실리콘 또는 게르마늄, IV-IV족 화합물 반도체 또는 III-V족 화합물 반도체 중 하나를 포함할 수 있다.
복수의 제3 게이트 구조체(GS3)는 기판(100) 상에 배치될 수 있다. 각각의 제3 게이트 구조체(GS3)는 제2 방향(D2)으로 연장될 수 있다. 제3 게이트 구조체(GS3)는 제1 방향(D1)으로 이격되어 배치될 수 있다. 복수의 제4 게이트 구조체(GS4)는 기판(100) 상에 배치될 수 있다. 각각의 제4 게이트 구조체(GS4)는 제2 방향(D2)으로 연장될 수 있다. 제4 게이트 구조체(GS4)는 제1 방향(D1)으로 이격되어 배치될 수 있다.
제3 게이트 구조체(GS3)는 제3 방향(D3)으로 인접한 제3 시트 패턴(NS3) 사이와, 제3 하부 패턴(BP3) 및 제3 시트 패턴(NS3) 사이에 배치된 복수의 이너 게이트 구조체(INT1_GS3, INT2_GS3, INT3_GS3)를 포함할 수 있다. 제3 게이트 구조체(GS3)는 제7 이너 게이트 구조체(INT1_GS3)와, 제8 이너 게이트 구조체(INT2_GS3)와, 제9 이너 게이트 구조체(INT3_GS3)를 포함할 수 있다. 이너 게이트 구조체(INT1_GS3, INT2_GS3, INT3_GS3)는 이 후에 설명될 제3 소오스/드레인 패턴(350)과 접촉할 수 있다.
제4 게이트 구조체(GS4)는 제3 방향(D3)으로 인접한 제4 시트 패턴(NS4) 사이와, 제4 하부 패턴(BP4) 및 제4 시트 패턴(NS4) 사이에 배치된 복수의 이너 게이트 구조체(INT1_GS4, INT2_GS4, INT3_GS4)를 포함할 수 있다. 제4 게이트 구조체(GS4)는 제10 이너 게이트 구조체(INT1_GS4)와, 제11 이너 게이트 구조체(INT2_GS4)와, 제12 이너 게이트 구조체(INT3_GS4)를 포함할 수 있다. 이너 게이트 구조체(INT1_GS4, INT2_GS4, INT3_GS4)는 이 후에 설명될 제4 소오스/드레인 패턴(450)과 접촉할 수 있다.
제3 게이트 구조체(GS3)는 예를 들어, 제3 게이트 전극(320), 제3 게이트 절연막(330), 제3 게이트 스페이서(340) 및 제3 게이트 캡핑 패턴(345)을 포함할 수 있다. 제4 게이트 구조체(GS4)는 예를 들어, 제4 게이트 전극(420), 제4 게이트 절연막(430), 제4 게이트 스페이서(440) 및 제4 게이트 캡핑 패턴(445)을 포함할 수 있다.
제3 게이트 전극(320)은 제3 하부 패턴(BP3) 상에 배치될 수 있다. 제4 게이트 전극(420)은 제4 하부 패턴(BP4) 상에 배치될 수 있다. 제1 방향(D1)으로 인접한 제3 게이트 전극(320)은 제3 거리(L3)만큼 이격될 수 있다. 제1 방향(D1)으로 인접한 제4 게이트 전극(420)은 제4 거리(L4)만큼 이격될 수 있다. 제4 게이트 전극(420)이 이격된 거리(L4)는 제3 게이트 전극(320)이 이격된 거리(L3)보다 크다.
제3 게이트 절연막(330)은 제3 게이트 계면 절연막(331)과, 제3 게이트 고유전율 절연막(332)을 포함할 수 있다. 제4 게이트 절연막(430)은 제4 게이트 계면 절연막(431)과, 제4 게이트 고유전율 절연막(432)을 포함할 수 있다.
제3 게이트 전극(320), 제4 게이트 전극(420), 제3 게이트 절연막(330), 제4 게이트 절연막(430), 제3 게이트 스페이서(340), 제4 게이트 스페이서(440), 제3 게이트 캡핑 패턴(345) 및 제4 게이트 캡핑 패턴(445)에 관한 다른 설명은 제1 게이트 전극(120), 제1 게이트 절연막(130), 제1 게이트 스페이서(140) 및 제1 게이트 캡핑 패턴(145)에 관한 설명과 실질적으로 동일하므로, 이하 생략한다.
제3 소오스/드레인 패턴(350)은 제3 활성 패턴(AP3) 상에 배치될 수 있다. 제3 소오스/드레인 패턴(350)은 제3 하부 패턴(BP3) 상에 배치될 수 있다. 제3 소오스/드레인 패턴(350)은 제3 시트 패턴(NS3)과 연결된다.
제4 소오스/드레인 패턴(450)은 제4 활성 패턴(AP4) 상에 배치될 수 있다. 제4 소오스/드레인 패턴(450)은 제4 하부 패턴(BP4) 상에 배치될 수 있다. 제4 소오스/드레인 패턴(450)은 제4 시트 패턴(NS3)과 연결된다.
제3 소오스/드레인 패턴(350)은 제3 소오스/드레인 리세스(350R) 내에 배치될 수 있다. 제4 소오스/드레인 패턴(450)은 제4 소오스/드레인 리세스(450R) 내에 배치될 수 있다. 몇몇 실시예들에 따른 반도체 장치에서, 제3 소오스/드레인 리세스(350R) 및 제4 소오스/드레인 리세스(450R)는 서로 다른 제조 공정에 의해 형성될 수 있다.
제3 소오스/드레인 리세스(350R)의 바닥면은 제3 하부 패턴(BP3)에 의해 정의될 수 있다. 제4 소오스/드레인 리세스(450R)의 바닥면은 제4 하부 패턴(BP4)에 의해 정의될 수 있다. 제3 소오스/드레인 리세스(350R)의 측벽은 제3 시트 패턴(NS3) 및 이너 게이트 구조체(INT1_GS3, INT2_GS3, INT3_GS3)에 의해 정의된다. 제4 소오스/드레인 리세스(450R)의 측벽은 제4 시트 패턴(NS4) 및 이너 게이트 구조체(INT1_GS4, INT2_GS4, INT3_GS4)에 의해 정의될 수 있다.
제3 소오스/드레인 리세스(350R)는 복수의 제3 폭 확장 영역(350R_ER)을 포함할 수 있다. 제4 소오스/드레인 리세스(450R)는 복수의 제4 폭 확장 영역(450R_ER)을 포함할 수 있다. 제3 소오스/드레인 리세스(350R) 및 제4 소오스/드레인 리세스(450R)의 모양에 관한 설명은 제1 소오스/드레인 리세스(150R) 및 제2 소오스/드레인 리세스(250R)와 유사할 수 있다.
도시된 것과 달리, 제3 소오스/드레인 리세스(350R)의 측벽 및 제4 소오스/드레인 리세스(450R)의 측벽은 도 11 및 도 12에서 도시된 제1 소오스/드레인 리세스(150R)과 유사한 모양을 가질 수 있다.
제3 소오스/드레인 패턴(350)은 제3 시트 패턴(NS3), 제3 하부 패턴(BP3) 및 이너 게이트 구조체(INT1_GS3, INT2_GS3, INT3_GS3)과 접촉할 수 있다. 제4 소오스/드레인 패턴(450)은 제4 시트 패턴(NS4), 제4 하부 패턴(BP4) 및 이너 게이트 구조체(INT1_GS4, INT2_GS4, INT3_GS4)과 접촉할 수 있다.
제3 소오스/드레인 패턴(350)은 제1 반도체 라이너(351)과, 제1 반도체 필링막(352)을 포함할 수 있다. 제1 반도체 라이너(351)는 제3 소오스/드레인 리세스(350R)의 바닥면 및 측벽을 따라 연장될 수 있다. 제1 반도체 필링막(352)은 제1 반도체 라이너(351) 상에 배치된다.
제4 소오스/드레인 패턴(450)은 제2 반도체 라이너(451)과, 제2 반도체 필링막(452)을 포함할 수 있다. 제2 반도체 라이너(451)는 제4 소오스/드레인 리세스(450R)의 바닥면 및 측벽을 따라 연장될 수 있다. 제2 반도체 필링막(452)은 제2 반도체 라이너(451) 상에 배치된다.
예를 들어, 제3 소오스/드레인 리세스(350R)의 바닥면에서 제1 반도체 라이너(351)의 두께(t31)는 제4 소오스/드레인 리세스(450R)의 바닥면에서 제2 반도체 라이너(451)의 두께(t32)와 같거나 클 수 있다.
제1 반도체 라이너(351)과, 제1 반도체 필링막(352)과, 제2 반도체 라이너(451)과, 제2 반도체 필링막(452)은 각각 실리콘 게르마늄을 포함할 수 있다. 제1 반도체 라이너(351)에서 게르마늄의 분율은 제1 반도체 필링막(352)에서 게르마늄의 분율보다 작다. 제2 반도체 라이너(451)에서 게르마늄의 분율은 제2 반도체 필링막(452)에서 게르마늄의 분율보다 작다.
제3 소오스/드레인 패턴(350) 및 제4 소오스/드레인 패턴(450)은 반도체 물질에 도핑된 불순물을 포함할 수 있다. 예를 들어, 제3 소오스/드레인 패턴(350) 및 제4 소오스/드레인 패턴(450)은 p형 불순물을 포함할 수 있다. 도핑된 불순물은 붕소(B)를 포함할 수 있지만, 이에 제한되는 것은 아니다.
제3 소오스/드레인 패턴의 상면(350US) 및 제4 소오스/드레인 패턴의 상면(450US)은 각각 볼록한 모양을 갖는 것으로 도시되었지만, 이에 제한되는 것은 아니다.
제3 하부 패턴의 상면(BP3_US)으로부터 제3 소오스/드레인 패턴(350)의 최하부까지의 깊이(H31)는 제4 하부 패턴의 상면(BP4_US)으로부터 제4 소오스/드레인 패턴(450)의 최하부까지의 깊이(H41)와 동일할 수 있지만, 이에 제한되는 것은 아니다. 즉, 제3 하부 패턴의 상면(BP3_US)으로부터 제3 소오스/드레인 패턴(350)의 최하부까지의 깊이(H31)는 제4 하부 패턴의 상면(BP4_US)으로부터 제4 소오스/드레인 패턴(450)의 최하부까지의 깊이(H41)보다 작을 수도 있고, 클 수도 있다.
제3 하부 패턴의 상면(BP3_US)으로부터 제3 소오스/드레인 패턴의 상면(350US)의 최하부까지의 높이(H32)는 제4 하부 패턴의 상면(BP4_US)으로부터 제4 소오스/드레인 패턴의 상면(450US)의 최하부까지의 높이(H42)와 동일할 수 있지만, 이에 제한되는 것은 아니다.
제3 소오스/드레인 패턴의 상면(350US)의 최하부로부터 제3 소오스/드레인 패턴의 상면(350US)의 최상부까지의 높이(H33)는 제4 소오스/드레인 패턴의 상면(450US)의 최하부로부터 제4 소오스/드레인 패턴의 상면(450US)의 최상부까지의 높이(H43)와 동일할 수 있지만, 이에 제한되는 것은 아니다.
제10 이너 게이트 구조체(INT1_GS4)는 제4 게이트 구조체(GS4) 중 최상부 이너 게이트 구조체이다. 몇몇 실시예들에 따른 반도체 장치에서, 제4 하부 패턴의 상면(BP4_US)으로부터 제4 소오스/드레인 패턴의 상면(450US)의 최하부까지의 높이(H42)는 제4 하부 패턴의 상면(BP4_US)으로부터 제10 이너 게이트 구조체(INT1_GS4)의 하면까지의 높이(H44)보다 클 수 있다. 예를 들어, 제4 하부 패턴의 상면(BP4_US)으로부터 제4 소오스/드레인 패턴의 상면(450US)의 최하부까지의 높이(H42)는 제4 하부 패턴의 상면(BP4_US)으로부터 제10 이너 게이트 구조체(INT1_GS4)의 상면까지의 높이보다 클 수 있다.
제7 이너 게이트 구조체(INT1_GS3)는 제3 게이트 구조체(GS3) 중 최상부 이너 게이트 구조체이다. 예를 들어, 제3 하부 패턴의 상면(BP3_US)으로부터 제3 소오스/드레인 패턴의 상면(350US)의 최하부까지의 높이(H32)는 제3 하부 패턴의 상면(BP3_US)으로부터 제7 이너 게이트 구조체(INT1_GS3)의 상면까지의 높이보다 클 수 있다.
제3 소오스/드레인 컨택(380)은 제3 소오스/드레인 패턴(350) 상에 배치된다. 제3 소오스/드레인 컨택(380)은 제3 소오스/드레인 패턴(150)과 연결된다.
제4 소오스/드레인 컨택(480)은 제4 소오스/드레인 패턴(450) 상에 배치된다. 제4 소오스/드레인 컨택(480)은 제4 소오스/드레인 패턴(450)과 연결된다.
제3 소오스/드레인 컨택(380)과 제3 소오스/드레인 패턴(350) 사이에, 제3 금속 실리사이드막(355)이 더 배치될 수 있다. 제4 소오스/드레인 컨택(480)과 제4 소오스/드레인 패턴(450) 사이에, 제4 금속 실리사이드막(455)이 더 배치될 수 있다.
도 16은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 설명의 편의상, 도 13 내지 도 15를 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 16을 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 제3 하부 패턴의 상면(BP3_US)으로부터 제3 소오스/드레인 패턴(350)의 최하부까지의 깊이(H31)는 제4 하부 패턴의 상면(BP4_US)으로부터 제4 소오스/드레인 패턴(450)의 최하부까지의 깊이(H41)보다 작다.
제3 하부 패턴의 상면(BP3_US)으로부터 제3 소오스/드레인 패턴의 상면(350US)의 최하부까지의 높이(H32)는 제4 하부 패턴의 상면(BP4_US)으로부터 제4 소오스/드레인 패턴의 상면(450US)의 최하부까지의 높이(H42)보다 크다.
제3 소오스/드레인 패턴의 상면(350US)의 최하부로부터 제3 소오스/드레인 패턴의 상면(350US)의 최상부까지의 높이(H33)는 제4 소오스/드레인 패턴의 상면(450US)의 최하부로부터 제4 소오스/드레인 패턴의 상면(450US)의 최상부까지의 높이(H43)보다 작다.
제3 소오스/드레인 패턴(350)의 높이(H31 + H32 + H33)는 제4 소오스/드레인 패턴(450)의 높이(H41 + H42 + H43)보다 작다.
제4 하부 패턴의 상면(BP4_US)으로부터 제4 소오스/드레인 패턴의 상면(450US)의 최하부까지의 높이(H42)는 제4 하부 패턴의 상면(BP4_US)으로부터 제10 이너 게이트 구조체(INT1_GS4)의 하면까지의 높이(H44)보다 작을 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 105: 필드 절연막
150, 250, 350, 450: 소오스/드레인 패턴
AP1, AP2, AP3, AP4: 활성 패턴
BP1, BP2, BP3, BP4: 하부 패턴
NS1, NS2, NS3, NS4: 시트 패턴
GS1, GS2, GS3, GS4: 게이트 구조체

Claims (20)

  1. 제1 방향으로 연장된 제1 하부 패턴과, 상기 제1 하부 패턴과 제2 방향으로 이격된 복수의 제1 시트 패턴을 포함하는 제1 활성 패턴;
    상기 제1 하부 패턴 상에 상기 제1 방향으로 이격되고, 제1 게이트 전극 및 제1 게이트 절연막을 포함하는 복수의 제1 게이트 구조체로, 상기 제1 방향으로 인접한 상기 제1 게이트 전극은 제1 거리만큼 이격된 복수의 제1 게이트 구조체;
    상기 제1 방향으로 연장된 제2 하부 패턴과, 상기 제2 하부 패턴과 상기 제2 방향으로 이격된 복수의 제2 시트 패턴을 포함하는 제2 활성 패턴;
    상기 제2 하부 패턴 상에 상기 제1 방향으로 이격되고, 제2 게이트 전극 및 제2 게이트 절연막을 포함하는 복수의 제2 게이트 구조체로, 상기 제1 방향으로 인접한 상기 제2 게이트 전극은 상기 제1 거리보다 큰 제2 거리만큼 이격된 복수의 제2 게이트 구조체;
    인접하는 상기 제1 게이트 구조체 사이에 정의된 제1 소오스/드레인 리세스;
    인접하는 상기 제2 게이트 구조체 사이에 정의된 제2 소오스/드레인 리세스;
    상기 제1 소오스/드레인 리세스 내에 배치된 제1 소오스/드레인 패턴; 및
    상기 제2 소오스/드레인 리세스 내에 배치된 제2 소오스/드레인 패턴을 포함하고,
    상기 제1 하부 패턴의 상면으로부터 상기 제1 소오스/드레인 패턴의 최하부까지의 깊이는 상기 제2 하부 패턴의 상면으로부터 상기 제2 소오스/드레인 패턴의 최하부까지의 깊이보다 작고,
    상기 제1 소오스/드레인 패턴 및 상기 제2 소오스/드레인 패턴은 동일한 도전형의 불순물을 포함하는 반도체 장치.
  2. 제1 항에 있어서,
    상기 제1 게이트 구조체는 상기 제1 하부 패턴 및 상기 제1 시트 패턴 사이와, 인접하는 상기 제1 시트 패턴 사이에 배치되고, 상기 제1 게이트 전극 및 상기 제1 게이트 절연막을 포함하는 이너(inner) 게이트 구조체를 포함하고,
    상기 제1 소오스/드레인 패턴은 상기 제1 이너 게이트 구조체의 상기 제1 게이트 절연막과 접촉하는 반도체 장치.
  3. 제1 항에 있어서,
    상기 제1 게이트 구조체는 상기 제1 하부 패턴 및 상기 제1 시트 패턴 사이와, 인접하는 상기 제1 시트 패턴 사이에 배치된 복수의 내측 스페이서를 포함하는 반도체 장치.
  4. 제1 항에 있어서,
    상기 제2 게이트 구조체는 상기 제2 하부 패턴 및 상기 제2 시트 패턴 사이에 배치된 제1 이너 게이트 구조체와, 인접하는 상기 제2 시트 패턴 사이에 배치된 제2 이너 게이트 구조체를 포함하고,
    상기 제1 이너 게이트 구조체의 상기 제1 방향으로의 폭은 상기 제2 이너 게이트 구조체의 상기 제1 방향으로의 폭과 동일한 반도체 장치.
  5. 제4 항에 있어서,
    상기 제1 게이트 구조체는 상기 제1 하부 패턴 및 상기 제1 시트 패턴 사이에 배치된 제3 이너 게이트 구조체와, 인접하는 상기 제1 시트 패턴 사이에 배치된 제4 이너 게이트 구조체를 포함하고,
    상기 제3 이너 게이트 구조체의 상기 제1 방향으로의 폭은 상기 제4 이너 게이트 구조체의 상기 제1 방향으로의 폭과 동일한 반도체 장치.
  6. 제4 항에 있어서,
    상기 제1 게이트 구조체는 상기 제1 하부 패턴 및 상기 제1 시트 패턴 사이에 배치된 제3 이너 게이트 구조체와, 인접하는 상기 제1 시트 패턴 사이에 배치된 제4 이너 게이트 구조체를 포함하고,
    상기 제3 이너 게이트 구조체의 상기 제1 방향으로의 폭은 상기 제4 이너 게이트 구조체의 상기 제1 방향으로의 폭보다 큰 반도체 장치.
  7. 제1 항에 있어서,
    상기 제1 소오스/드레인 패턴의 상면은 볼록한 모양을 갖고,
    상기 제2 소오스/드레인 패턴의 상면은 오목한 모양을 갖는 반도체 장치.
  8. 제1 항에 있어서,
    상기 제1 소오스/드레인 패턴의 상면은 평면이고,
    상기 제2 소오스/드레인 패턴의 상면은 오목한 모양을 갖는 반도체 장치.
  9. 제1 항에 있어서,
    상기 제1 소오스/드레인 패턴의 상면 및 상기 제2 소오스/드레인 패턴의 상면은 각각 오목한 모양을 갖는 반도체 장치.
  10. 제9 항에 있어서,
    상기 제1 소오스/드레인 패턴의 상면의 최하부로부터 상기 제1 소오스/드레인 패턴의 상면의 최상부까지의 높이는 제1 높이이고,
    상기 제2 소오스/드레인 패턴의 상면의 최하부로부터 상기 제2 소오스/드레인 패턴의 상면의 최상부까지의 높이는 상기 제1 높이보다 큰 제2 높이인 반도체 장치.
  11. 제1 방향으로 연장된 제1 하부 패턴과, 상기 제1 하부 패턴과 제2 방향으로 이격된 복수의 제1 시트 패턴을 포함하는 제1 활성 패턴;
    상기 제1 하부 패턴 상에 상기 제1 방향으로 이격되고, 제1 게이트 전극 및 제1 게이트 절연막을 포함하는 복수의 제1 게이트 구조체로, 상기 제1 방향으로 인접한 상기 제1 게이트 전극은 제1 거리만큼 이격된 복수의 제1 게이트 구조체;
    상기 제1 방향으로 연장된 제2 하부 패턴과, 상기 제2 하부 패턴과 상기 제2 방향으로 이격된 복수의 제2 시트 패턴을 포함하는 제2 활성 패턴;
    상기 제2 하부 패턴 상에 상기 제1 방향으로 이격되고, 제2 게이트 전극 및 제2 게이트 절연막을 포함하는 복수의 제2 게이트 구조체로, 상기 제1 방향으로 인접한 상기 제2 게이트 전극은 상기 제1 거리보다 큰 제2 거리만큼 이격된 복수의 제2 게이트 구조체;
    인접하는 상기 제1 게이트 구조체 사이에 정의된 제1 소오스/드레인 리세스;
    인접하는 상기 제2 게이트 구조체 사이에 정의된 제2 소오스/드레인 리세스;
    상기 제1 소오스/드레인 리세스 내에 배치된 제1 소오스/드레인 패턴; 및
    상기 제2 소오스/드레인 리세스 내에 배치된 제2 소오스/드레인 패턴을 포함하고,
    상기 제1 하부 패턴의 상면으로부터 상기 제1 소오스/드레인 패턴의 상면의 최하부까지의 높이는 상기 제2 하부 패턴의 상면으로부터 상기 제2 소오스/드레인 패턴의 상면의 최하부까지의 높이보다 크고,
    상기 제1 소오스/드레인 패턴 및 상기 제2 소오스/드레인 패턴은 각각 n형 불순물을 포함하는 반도체 장치.
  12. 제11 항에 있어서,
    상기 제1 소오스/드레인 패턴의 높이는 상기 제2 소오스/드레인 패턴의 높이보다 작은 반도체 장치.
  13. 제11 항에 있어서,
    상기 제1 하부 패턴의 상면으로부터 상기 제1 소오스/드레인 패턴의 최하부까지의 깊이는 상기 제2 하부 패턴의 상면으로부터 상기 제2 소오스/드레인 패턴의 최하부까지의 깊이보다 작은 반도체 장치.
  14. 제11 항에 있어서,
    상기 제1 게이트 구조체는 상기 제1 하부 패턴 및 상기 제1 시트 패턴 사이와, 인접하는 상기 제1 시트 패턴 사이에 배치되고, 상기 제1 게이트 전극 및 상기 제1 게이트 절연막을 포함하는 이너 게이트 구조체를 포함하고,
    상기 제1 소오스/드레인 패턴은 상기 제1 이너 게이트 구조체의 상기 제1 게이트 절연막과 접촉하는 반도체 장치.
  15. 제11 항에 있어서,
    상기 제1 게이트 구조체는 상기 제1 하부 패턴 및 상기 제1 시트 패턴 사이와, 인접하는 상기 제1 시트 패턴 사이에 배치된 복수의 내측 스페이서를 포함하는 반도체 장치.
  16. 제11 항에 있어서,
    상기 제2 게이트 구조체는 상기 제2 하부 패턴 및 상기 제2 시트 패턴 사이와, 인접하는 상기 제2 시트 패턴 사이에 배치된 복수의 이너 게이트 구조체를 포함하고,
    상기 복수의 이너 게이트 구조체는 상기 제2 하부 패턴으로부터 가장 멀리 떨어진 최상부 이너 게이트 구조체를 포함하고,
    상기 제2 하부 패턴의 상면으로부터 상기 제2 소오스/드레인 패턴의 상면의 최하부까지의 높이는 상기 제2 하부 패턴의 상면으로부터 상기 최상부 이너 게이트 구조체의 하면까지의 높이보다 작은 반도체 장치.
  17. 제1 방향으로 연장된 제1 하부 패턴과, 상기 제1 하부 패턴과 제2 방향으로 이격된 복수의 제1 시트 패턴을 포함하는 제1 활성 패턴;
    상기 제1 하부 패턴 상에 상기 제1 방향으로 이격되고, 제1 게이트 전극 및 제1 게이트 절연막을 포함하는 복수의 제1 게이트 구조체로, 상기 제1 방향으로 인접한 상기 제1 게이트 전극은 제1 거리만큼 이격된 복수의 제1 게이트 구조체;
    상기 제1 방향으로 연장된 제2 하부 패턴과, 상기 제2 하부 패턴과 상기 제2 방향으로 이격된 복수의 제2 시트 패턴을 포함하는 제2 활성 패턴;
    상기 제2 하부 패턴 상에 상기 제1 방향으로 이격되고, 제2 게이트 전극 및 제2 게이트 절연막을 포함하는 복수의 제2 게이트 구조체로, 상기 제1 방향으로 인접한 상기 제2 게이트 전극은 상기 제1 거리보다 큰 제2 거리만큼 이격된 복수의 제2 게이트 구조체;
    인접하는 상기 제1 게이트 구조체 사이에 정의된 제1 소오스/드레인 리세스;
    인접하는 상기 제2 게이트 구조체 사이에 정의된 제2 소오스/드레인 리세스;
    상기 제1 소오스/드레인 리세스 내에 배치된 제1 소오스/드레인 패턴; 및
    상기 제2 소오스/드레인 리세스 내에 배치된 제2 소오스/드레인 패턴을 포함하고,
    상기 제1 소오스/드레인 패턴의 상면의 최하부로부터 상기 제1 소오스/드레인 패턴의 상면의 최상부까지의 높이는 제1 높이이고,
    상기 제2 소오스/드레인 패턴의 상면의 최하부로부터 상기 제2 소오스/드레인 패턴의 상면의 최상부까지의 높이는 상기 제1 높이보다 큰 제2 높이인 반도체 장치.
  18. 제17 항에 있어서,
    상기 제1 하부 패턴의 상면으로부터 상기 제1 소오스/드레인 패턴의 최하부까지의 깊이는 상기 제2 하부 패턴의 상면으로부터 상기 제2 소오스/드레인 패턴의 최하부까지의 깊이보다 작은 반도체 장치.
  19. 제17 항에 있어서,
    상기 제1 소오스/드레인 패턴의 높이는 상기 제2 소오스/드레인 패턴의 높이보다 작은 반도체 장치.
  20. 제17 항에 있어서,
    상기 제1 소오스/드레인 패턴 및 상기 제2 소오스/드레인 패턴은 각각 n형 불순물을 포함하는 반도체 장치.
KR1020220026615A 2022-03-02 2022-03-02 반도체 장치 KR20230129697A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020220026615A KR20230129697A (ko) 2022-03-02 2022-03-02 반도체 장치
EP22208971.6A EP4239664A3 (en) 2022-03-02 2022-11-23 Semiconductor device
US18/079,209 US20230282640A1 (en) 2022-03-02 2022-12-12 Semiconductor device
TW112105815A TW202337037A (zh) 2022-03-02 2023-02-17 半導體裝置
CN202310147145.3A CN116705795A (zh) 2022-03-02 2023-02-20 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220026615A KR20230129697A (ko) 2022-03-02 2022-03-02 반도체 장치

Publications (1)

Publication Number Publication Date
KR20230129697A true KR20230129697A (ko) 2023-09-11

Family

ID=84462555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220026615A KR20230129697A (ko) 2022-03-02 2022-03-02 반도체 장치

Country Status (5)

Country Link
US (1) US20230282640A1 (ko)
EP (1) EP4239664A3 (ko)
KR (1) KR20230129697A (ko)
CN (1) CN116705795A (ko)
TW (1) TW202337037A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170263722A1 (en) * 2016-03-14 2017-09-14 Samsung Electronics Co., Ltd. Semiconductor device
KR102568562B1 (ko) * 2017-01-24 2023-08-18 삼성전자주식회사 반도체 장치
US11476166B2 (en) * 2019-07-30 2022-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Nano-sheet-based complementary metal-oxide-semiconductor devices with asymmetric inner spacers
US11349004B2 (en) * 2020-04-28 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Backside vias in semiconductor device

Also Published As

Publication number Publication date
EP4239664A2 (en) 2023-09-06
US20230282640A1 (en) 2023-09-07
TW202337037A (zh) 2023-09-16
CN116705795A (zh) 2023-09-05
EP4239664A3 (en) 2023-10-25

Similar Documents

Publication Publication Date Title
US20240063306A1 (en) Semiconductor devices
KR20220086217A (ko) 반도체 장치
KR20220080302A (ko) 반도체 장치
KR20220080855A (ko) 반도체 장치
KR20220034337A (ko) 반도체 장치
KR20230141032A (ko) 반도체 장치 및 이의 제조 방법
KR20220082482A (ko) 반도체 장치
EP4239664A2 (en) Semiconductor device
US20240138137A1 (en) Semiconductor device
EP4207263A1 (en) Multi gate semiconductor device
KR20240056115A (ko) 반도체 장치
US20230037672A1 (en) Semiconductor device
US20240153991A1 (en) Semiconductor device including multi-bridge channel field effect transistor
EP4156292A1 (en) Semiconductor device
US20230207654A1 (en) Semiconductor device and method for fabricating the same
KR20240056122A (ko) 반도체 장치
US20240096954A1 (en) Semiconductor device and method for manufacturing the same
KR20230168326A (ko) 반도체 장치
KR20230097935A (ko) 반도체 장치 및 이의 제조 방법
KR20240063487A (ko) 반도체 장치
KR20230174443A (ko) 반도체 장치 및 이의 제조 방법
KR20230174835A (ko) 반도체 장치
KR20240059198A (ko) 반도체 장치
KR20230164831A (ko) 반도체 장치
KR20240005318A (ko) 반도체 장치 및 이의 제조 방법