KR20220080855A - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR20220080855A KR20220080855A KR1020200170073A KR20200170073A KR20220080855A KR 20220080855 A KR20220080855 A KR 20220080855A KR 1020200170073 A KR1020200170073 A KR 1020200170073A KR 20200170073 A KR20200170073 A KR 20200170073A KR 20220080855 A KR20220080855 A KR 20220080855A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- gate
- sheet
- spacer
- disposed
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 137
- 125000006850 spacer group Chemical group 0.000 claims description 155
- 238000000034 method Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 134
- 239000000463 material Substances 0.000 description 61
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 41
- 229910052710 silicon Inorganic materials 0.000 description 41
- 239000010703 silicon Substances 0.000 description 41
- 238000010586 diagram Methods 0.000 description 20
- 150000001875 compounds Chemical class 0.000 description 17
- 239000000758 substrate Substances 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 11
- 229910052732 germanium Inorganic materials 0.000 description 11
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 239000002019 doping agent Substances 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910000449 hafnium oxide Inorganic materials 0.000 description 8
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000002135 nanosheet Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 229910052582 BN Inorganic materials 0.000 description 4
- 229910052688 Gadolinium Inorganic materials 0.000 description 4
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 4
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052727 yttrium Inorganic materials 0.000 description 4
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- CFOAUMXQOCBWNJ-UHFFFAOYSA-N [B].[Si] Chemical compound [B].[Si] CFOAUMXQOCBWNJ-UHFFFAOYSA-N 0.000 description 3
- VKJLWXGJGDEGSO-UHFFFAOYSA-N barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[Ti+4].[Ba+2] VKJLWXGJGDEGSO-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- KQHQLIAOAVMAOW-UHFFFAOYSA-N hafnium(4+) oxygen(2-) zirconium(4+) Chemical compound [O--].[O--].[O--].[O--].[Zr+4].[Hf+4] KQHQLIAOAVMAOW-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- UNASZPQZIFZUSI-UHFFFAOYSA-N methylidyneniobium Chemical compound [Nb]#C UNASZPQZIFZUSI-UHFFFAOYSA-N 0.000 description 2
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 2
- PCLURTMBFDTLSK-UHFFFAOYSA-N nickel platinum Chemical compound [Ni].[Pt] PCLURTMBFDTLSK-UHFFFAOYSA-N 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- KJXBRHIPHIVJCS-UHFFFAOYSA-N oxo(oxoalumanyloxy)lanthanum Chemical compound O=[Al]O[La]=O KJXBRHIPHIVJCS-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- CZXRMHUWVGPWRM-UHFFFAOYSA-N strontium;barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Sr+2].[Ba+2] CZXRMHUWVGPWRM-UHFFFAOYSA-N 0.000 description 2
- 229910003468 tantalcarbide Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- LFQCEHFDDXELDD-UHFFFAOYSA-N tetramethyl orthosilicate Chemical compound CO[Si](OC)(OC)OC LFQCEHFDDXELDD-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- -1 PolyTetraFluoroEthylene Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 239000004965 Silica aerogel Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical class CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- XWCMFHPRATWWFO-UHFFFAOYSA-N [O-2].[Ta+5].[Sc+3].[O-2].[O-2].[O-2] Chemical compound [O-2].[Ta+5].[Sc+3].[O-2].[O-2].[O-2] XWCMFHPRATWWFO-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- RVSGESPTHDDNTH-UHFFFAOYSA-N alumane;tantalum Chemical compound [AlH3].[Ta] RVSGESPTHDDNTH-UHFFFAOYSA-N 0.000 description 1
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- JQJCSZOEVBFDKO-UHFFFAOYSA-N lead zinc Chemical compound [Zn].[Pb] JQJCSZOEVBFDKO-UHFFFAOYSA-N 0.000 description 1
- QNZFKUWECYSYPS-UHFFFAOYSA-N lead zirconium Chemical compound [Zr].[Pb] QNZFKUWECYSYPS-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- QLOAVXSYZAJECW-UHFFFAOYSA-N methane;molecular fluorine Chemical compound C.FF QLOAVXSYZAJECW-UHFFFAOYSA-N 0.000 description 1
- CNEOGBIICRAWOH-UHFFFAOYSA-N methane;molybdenum Chemical compound C.[Mo] CNEOGBIICRAWOH-UHFFFAOYSA-N 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000008208 nanofoam Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 125000000962 organic group Chemical group 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001451 polypropylene glycol Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- VSSLEOGOUUKTNN-UHFFFAOYSA-N tantalum titanium Chemical compound [Ti].[Ta] VSSLEOGOUUKTNN-UHFFFAOYSA-N 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 150000003498 tellurium compounds Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
- H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
- H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
소자 성능 및 신뢰성을 개선할 수 있는 반도체 장치를 제공하는 것이다. 반도체 장치는 하부 패턴과, 하부 패턴과 제1 방향으로 이격된 시트 패턴을 포함하는 활성 패턴, 하부 패턴 상에 배치되고, 시트 패턴을 감싸는 게이트 전극을 포함하는 게이트 구조체로, 게이트 전극은 제1 방향과 수직인 제2 방향으로 연장된 게이트 구조체, 및 하부 패턴 상에 배치되고, 시트 패턴과 접촉하는 소오스/드레인 패턴을 포함하고, 시트 패턴 및 소오스/드레인 패턴 사이의 접촉면은 제2 방향으로 제1 폭을 갖고, 시트 패턴은 제2 방향으로 제1 폭보다 큰 제2 폭을 갖는다.
Description
본 발명은 반도체 장치에 관한 것으로, 좀 더 구체적으로, MBCFETTM(Multi-Bridge Channel Field Effect Transistor)를 포함하는 반도체 장치에 관한 것이다.
반도체 장치의 밀도를 높이기 위한 스케일링(scaling) 기술 중 하나로서, 기판 상에 핀(fin) 또는 나노 와이어(nanowire) 형상의 다채널 액티브 패턴(또는 실리콘 바디)을 형성하고 다채널 액티브 패턴의 표면 위에 게이트를 형성하는 멀티 게이트 트랜지스터(multi gate transistor)가 제안되었다.
이러한 멀티 게이트 트랜지스터는 3차원의 채널을 이용하기 때문에, 스케일링하는 것이 용이하다. 또한, 멀티 게이트 트랜지스터의 게이트 길이를 증가시키지 않아도, 전류 제어 능력을 향상시킬 수 있다. 뿐만 아니라, 드레인 전압에 의해 채널 영역의 전위가 영향을 받는 SCE(short channel effect)를 효과적으로 억제할 수 있다.
본 발명이 해결하려는 과제는, 소자 성능 및 신뢰성을 개선할 수 있는 반도체 장치를 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 일 태양(aspect)은 하부 패턴과, 하부 패턴과 제1 방향으로 이격된 시트 패턴을 포함하는 활성 패턴, 하부 패턴 상에 배치되고, 시트 패턴을 감싸는 게이트 전극을 포함하는 게이트 구조체로, 게이트 전극은 제1 방향과 수직인 제2 방향으로 연장된 게이트 구조체, 및 하부 패턴 상에 배치되고, 시트 패턴과 접촉하는 소오스/드레인 패턴을 포함하고, 시트 패턴 및 소오스/드레인 패턴 사이의 접촉면은 제2 방향으로 제1 폭을 갖고, 시트 패턴은 제2 방향으로 제1 폭보다 큰 제2 폭을 갖는다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 다른 태양은 하부 패턴과, 하부 패턴과 제1 방향으로 이격된 복수의 시트 패턴을 포함하는 활성 패턴, 하부 패턴 상에 배치되고, 복수의 시트 패턴을 감싸는 게이트 절연막과, 게이트 절연막 상의 게이트 전극과, 게이트 전극의 측벽 상의 게이트 스페이서를 포함하는 게이트 구조체로, 게이트 전극은 제1 방향과 수직인 제2 방향으로 연장된 게이트 구조체, 및 하부 패턴 상에 배치되고, 각각의 시트 패턴 및 게이트 절연막과 접촉하는 소오스/드레인 패턴을 포함하고, 게이트 스페이서는 각각의 시트 패턴과 제1 방향 및 제2 방향과 수직인 제3 방향으로 중첩되고, 각각의 시트 패턴 및 소오스/드레인 패턴 사이의 접촉면은 제2 방향으로 제1 폭을 갖고, 시트 패턴은 제2 방향으로 제1 폭보다 큰 제2 폭을 갖는다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 또 다른 태양은 하부 패턴과, 하부 패턴과 제1 방향으로 이격된 복수의 시트 패턴을 포함하는 활성 패턴, 하부 패턴 상에 배치되고, 복수의 시트 패턴을 감싸는 게이트 절연막과, 게이트 절연막 상의 게이트 전극과, 게이트 전극의 측벽 상의 게이트 스페이서를 포함하는 게이트 구조체로, 게이트 전극은 제1 방향과 수직인 제2 방향으로 연장된 게이트 구조체, 하부 패턴 상에 배치되고, 각각의 시트 패턴 및 게이트 절연막과 접촉하는 소오스/드레인 패턴, 및 게이트 스페이서와 소오스/드레인 패턴 사이에 배치되고, 제1 방향으로 연장된 에피 스페이서를 포함하고, 에피 스페이서는 각각의 시트 패턴으로부터 제1 방향 및 제2 방향과 수직은 제3 방향으로 돌출되고, 각각의 시트 패턴 및 게이트 절연막과 접촉한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 예시적인 평면도이다.
도 2는 도 1의 A - A를 따라 절단한 단면도이다.
도 3은 도 1의 B - B를 따라 절단한 단면도이다.
도 4는 도 1의 C - C를 따라 절단한 단면도들이다.
도 5는 도 2의 제1 시트 패턴의 형상을 설명하기 위한 도면이다.
도 6은 도 2의 D - D를 따라 절단한 단면도이다.
도 7은 도 2의 E - E를 따라 절단한 단면도이다.
도 8 및 도 9는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다.
도 10 내지 도 12는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다.
도 13 및 도 14는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다.
도 15는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 16은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 17 내지 도 19는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다.
도 20 및 도 21은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다.
도 22 및 도 23은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다.
도 24 및 도 25는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다.
도 26 및 도 27은 각각 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 28은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 예시적인 평면도이다.
도 29 및 도 30은 도 28의 F - F를 따라 절단한 단면도들이다.
도 31 내지 도 38은 몇몇 실시예들에 따른 반도체 장치 제조 방법을 설명하기 위한 중간단계 도면들이다.
도 39 내지 도 44는 몇몇 실시예들에 따른 반도체 장치 제조 방법을 설명하기 위한 중간단계 도면들이다.
도 2는 도 1의 A - A를 따라 절단한 단면도이다.
도 3은 도 1의 B - B를 따라 절단한 단면도이다.
도 4는 도 1의 C - C를 따라 절단한 단면도들이다.
도 5는 도 2의 제1 시트 패턴의 형상을 설명하기 위한 도면이다.
도 6은 도 2의 D - D를 따라 절단한 단면도이다.
도 7은 도 2의 E - E를 따라 절단한 단면도이다.
도 8 및 도 9는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다.
도 10 내지 도 12는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다.
도 13 및 도 14는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다.
도 15는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 16은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 17 내지 도 19는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다.
도 20 및 도 21은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다.
도 22 및 도 23은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다.
도 24 및 도 25는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다.
도 26 및 도 27은 각각 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다.
도 28은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 예시적인 평면도이다.
도 29 및 도 30은 도 28의 F - F를 따라 절단한 단면도들이다.
도 31 내지 도 38은 몇몇 실시예들에 따른 반도체 장치 제조 방법을 설명하기 위한 중간단계 도면들이다.
도 39 내지 도 44는 몇몇 실시예들에 따른 반도체 장치 제조 방법을 설명하기 위한 중간단계 도면들이다.
몇몇 실시예에 따른 반도체 장치는 터널링 트랜지스터(tunneling FET), 3차원(3D) 트랜지스터 또는 2차원 물질을 기반으로하는 트랜지스터(2D material based FETs) 및 이의 이종 구조(heterostructure)를 포함할 수 있다. 또한, 몇몇 실시예에 따른 반도체 장치는 양극성 접합(bipolar junction) 트랜지스터, 횡형 이중 확산 트랜지스터(LDMOS) 등을 포함할 수도 있다.
도 1 내지 도 7을 참조하여, 몇몇 실시예들에 따른 반도체 장치에 대해 설명한다.
도 1은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 예시적인 평면도이다. 도 2는 도 1의 A - A를 따라 절단한 단면도이다. 도 3은 도 1의 B - B를 따라 절단한 단면도이다. 도 4는 도 1의 C - C를 따라 절단한 단면도들이다. 도 5는 도 2의 제1 시트 패턴의 형상을 설명하기 위한 도면이다. 도 6은 도 2의 D - D를 따라 절단한 단면도이다. 도 7은 도 2의 E - E를 따라 절단한 단면도이다.
참고적으로, 도 6 및 도 7은 D1-D2 평면을 나타나는 도면이다. 또한, 도 1은 제1 게이트 절연막(130), 식각 정지막(185), 층간 절연막(190) 등을 제외하고 간략하게 도시되었다.
도 1 내지 도 7을 참고하면, 몇몇 실시예들에 따른 반도체 장치는 제1 활성 패턴(AP1)과, 복수의 제1 게이트 구조체(GS1)와, 제1 소오스/드레인 패턴(150)을 포함할 수 있다.
기판(100)은 벌크 실리콘 또는 SOI(silicon-on-insulator)일 수 있다. 이와 달리, 기판(100)은 실리콘 기판일 수도 있고, 또는 다른 물질, 예를 들어, 실리콘게르마늄, SGOI(silicon germanium on insulator), 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있으나, 이에 한정되는 것은 아니다.
제1 활성 패턴(AP1)은 기판(100) 상에 배치될 수 있다. 제1 활성 패턴(AP1)은 각각 제1 방향(D1)으로 길게 연장될 수 있다. 예를 들어, 제1 활성 패턴(AP1)은 PMOS가 형성되는 영역에 배치될 수 있다.
제1 활성 패턴(AP1)은 예를 들어, 다채널 활성 패턴일 수 있다. 제1 활성 패턴(AP1)은 제1 하부 패턴(BP1)과, 복수의 제1 시트 패턴(NS1)을 포함할 수 있다.
제1 하부 패턴(BP1)은 기판(100)으로부터 돌출될 수 있다. 제1 하부 패턴(BP1)은 제1 방향(D1)으로 길게 연장될 수 있다.
복수의 제1 시트 패턴(NS1)은 제1 하부 패턴의 상면(BP1_US) 상에 배치될 수 있다. 복수의 제1 시트 패턴(NS1)은 제1 하부 패턴(BP1)과 제3 방향(D3)으로 이격될 수 있다. 각각의 제1 시트 패턴(NS1)은 제3 방향(D3)으로 이격될 수 있다.
각각의 제1 시트 패턴(NS1)은 상면(NS1_US)과, 하면(NS1_BS)를 포함할 수 있다. 제1 시트 패턴의 상면(NS1_US)은 제1 시트 패턴의 하면(NS1_BS)과 제3 방향(D3)으로 대향(opposite)되는 면이다. 각각의 제1 시트 패턴(NS1)는 제1 방향(D1)으로 대향되는 제1 측벽(NS1_SW1)과, 제2 방향(D2)으로 대향되는 제2 측벽(NS1_SW2)을 포함할 수 있다.
제1 시트 패턴의 상면(NS1_US) 및 제1 시트 패턴의 하면(NS1_BS)은 제1 시트 패턴의 제1 측벽(NS1_SW1)과, 제1 시트 패턴의 제2 측벽(NS1_SW2)에 의해 연결될 수 있다. 제1 시트 패턴의 제1 측벽(NS1_SW1)은 이 후에 설명될 제1 소오스/드레인 패턴(150)과 연결되고, 접촉한다. 제1 시트 패턴의 제1 측벽(NS1_SW1)은 제1 시트 패턴의 종단(NS1_EP)일 수 있다.
도 5 및 도 6에서, 제1 시트 패턴의 제1 측벽(NS1_SW1)은 평면인 것으로 도시되었지만, 이에 제한되는 것은 아니다. 즉, 제1 시트 패턴의 제1 측벽(NS1_SW1)은 곡면 부분을 포함할 수 있다.
또한, 도 3 및 도 5에서, 제1 시트 패턴의 제2 측벽(NS1_SW2)은 곡면 부분과, 평면 부분의 조합인 것으로 도시하였지만, 이에 제한되는 것은 아니다. 즉, 제1 시트 패턴의 제2 측벽(NS1_SW2)은 전체적으로 곡면일 수도 있고, 전체적으로 평면일 수도 있다.
제3 방향(D3)은 제1 방향(D1) 및 제2 방향(D2)과 교차하는 방향일 수 있다. 예를 들어, 제3 방향(D3)은 기판(100)의 두께 방향일 수 있다. 제1 방향(D1)은 제2 방향(D2)과 교차하는 방향일 수 있다.
제1 시트 패턴(NS1)은 제3 방향(D3)으로 3개가 배치되는 것으로 도시하였지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다.
제1 하부 패턴(BP1)은 기판(100)의 일부의 식각하여 형성된 것일 수도 있고, 기판(100)으로부터 성장된 에피층(epitaxial layer)을 포함할 수 있다. 제1 하부 패턴(BP1)은 원소 반도체 물질인 실리콘 또는 게르마늄을 포함할 수 있다. 또한, 제1 하부 패턴(BP1)은 화합물 반도체를 포함할 수 있고, 예를 들어, IV-IV족 화합물 반도체 또는 III-V족 화합물 반도체를 포함할 수 있다.
IV-IV족 화합물 반도체는 예를 들어, 탄소(C), 규소(Si), 게르마늄(Ge), 주석(Sn) 중 적어도 2개 이상을 포함하는 이원계 화합물(binary compound), 삼원계 화합물(ternary compound) 또는 이들에 IV족 원소가 도핑된 화합물일 수 있다.
III-V족 화합물 반도체는 예를 들어, III족 원소로 알루미늄(Al), 갈륨(Ga) 및 인듐(In) 중 적어도 하나와 V족 원소인 인(P), 비소(As) 및 안티모늄(Sb) 중 하나가 결합되어 형성되는 이원계 화합물, 삼원계 화합물 또는 사원계 화합물 중 하나일 수 있다.
제1 시트 패턴(NS1)은 원소 반도체 물질인 실리콘 또는 게르마늄, IV-IV족 화합물 반도체 또는 III-V족 화합물 반도체 중 하나를 포함할 수 있다. 각각의 제1 시트 패턴(NS1)은 제1 하부 패턴(BP1)과 동일한 물질을 포함할 수도 있고, 제1 하부 패턴(BP1)과 다른 물질을 포함할 수도 있다.
몇몇 실시예들에 따른 반도체 장치에서, 제1 하부 패턴(BP1)은 실리콘을 포함하는 실리콘 하부 패턴이고, 제1 시트 패턴(NS1)은 실리콘을 포함하는 실리콘 시트 패턴일 수 있다.
제1 시트 패턴(NS1)의 제2 방향(D2)으로의 폭은 제1 하부 패턴(BP1)의 제2 방향(D2)으로의 폭에 비례하여 커지거나 작아질 수 있다. 일 예로, 제3 방향(D3)으로 적층된 제1 시트 패턴(NS1)의 제2 방향(D2)으로의 폭은 동일한 것으로 도시하였지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다. 도시된 것과 달리, 제1 하부 패턴(BP1)에서 멀어짐에 따라, 제3 방향(D3)으로 적층된 제1 시트 패턴(NS1)의 제2 방향(D2)으로의 폭은 작아질 수 있다.
필드 절연막(105)는 기판(100) 상에 형성될 수 있다. 필드 절연막(105)는 제1 하부 패턴(105)의 측벽 상에 배치될 수 있다. 필드 절연막(105)은 제1 하부 패턴의 상면(BP1_US) 상에 배치되지 않는다.
일 예로, 필드 절연막(105)은 제1 하부 패턴(105)의 측벽을 전체적으로 덮을 수 있다. 도시된 것과 달리, 필드 절연막(105)은 제1 하부 패턴(BP1)의 측벽의 일부를 덮을 수 있다. 이와 같은 경우, 제1 하부 패턴(BP1)의 일부는 필드 절연막(105)의 상면보다 제3 방향(D3)으로 돌출될 수 있다.
각각의 제1 시트 패턴(NS1)은 필드 절연막(105)의 상면보다 높게 배치된다. 필드 절연막(105)은 예를 들어, 산화막, 질화막, 산질화막 또는 이들의 조합막을 포함할 수 있다. 필드 절연막(105)은 단일막인 것으로 도시하였지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다.
복수의 제1 게이트 구조체(GS1)는 기판(100) 상에 배치될 수 있다. 각각의 제1 게이트 구조체(GS1)는 제2 방향(D2)으로 연장될 수 있다. 인접하는 제1 게이트 구조체(GS1)는 제1 방향(D1)으로 이격될 수 있다.
제1 게이트 구조체(GS1)는 제1 활성 패턴(AP1) 상에 배치될 수 있다. 제1 게이트 구조체(GS1)는 제1 활성 패턴(AP1)과 교차할 수 있다.
제1 게이트 구조체(GS1)는 제1 하부 패턴(BP1)과 교차할 수 있다. 제1 게이트 구조체(GS1)는 각각의 제1 시트 패턴(NS1)을 감쌀 수 있다.
제1 게이트 구조체(GS1)는 예를 들어, 제1 게이트 전극(120), 제1 게이트 절연막(130), 제1 게이트 스페이서(140) 및 제1 게이트 캡핑 패턴(145)을 포함할 수 있다.
제1 게이트 전극(120)은 제1 하부 패턴(BP1) 상에 형성될 수 있다. 제1 게이트 전극(120)은 제1 하부 패턴(BP1)과 교차할 수 있다. 제1 게이트 전극(120)은 제1 시트 패턴(NS1)을 감쌀 수 있다.
제1 게이트 전극(120)의 일부는 제3 방향(D3)으로 인접한 제1 시트 패턴(NS1) 사이에 배치될 수 있다. 제1 시트 패턴(NS1)이 서로 인접한 제1_1 시트 패턴 및 제1_2 시트 패턴을 포함할 때, 제1 게이트 전극(120)의 일부는 서로 마주보는 제1_1 시트 패턴의 상면(NS1_US) 및 제1_2 시트 패턴의 하면(NS1_BS) 사이에 배치될 수 있다.
제1 게이트 전극(120)은 금속, 금속합금, 도전성 금속 질화물, 금속 실리사이드, 도핑된 반도체 물질, 도전성 금속 산화물 및 도전성 금속 산질화물 중 적어도 하나를 포함할 수 있다. 제1 게이트 전극(120)은 예를 들어, 티타늄 질화물(TiN), 탄탈륨 탄화물(TaC), 탄탈륨 질화물(TaN), 티타늄 실리콘 질화물(TiSiN), 탄탈륨 실리콘 질화물(TaSiN), 탄탈륨 티타늄 질화물(TaTiN), 티타늄 알루미늄 질화물(TiAlN), 탄탈륨 알루미늄 질화물(TaAlN), 텅스텐 질화물(WN), 루테늄(Ru), 티타늄 알루미늄(TiAl), 티타늄 알루미늄 탄질화물(TiAlC-N), 티타늄 알루미늄 탄화물(TiAlC), 티타늄 탄화물(TiC), 탄탈륨 탄질화물(TaCN), 텅스텐(W), 알루미늄(Al), 구리(Cu), 코발트(Co), 티타늄(Ti), 탄탈륨(Ta), 니켈(Ni), 백금(Pt), 니켈 백금(Ni-Pt), 니오븀(Nb), 니오븀 질화물(NbN), 니오븀 탄화물(NbC), 몰리브덴(Mo), 몰리브덴 질화물(MoN), 몰리브덴 탄화물(MoC), 텅스텐 탄화물(WC), 로듐(Rh), 팔라듐(Pd), 이리듐(Ir), 오스뮴(Os), 은(Ag), 금(Au), 아연(Zn), 바나듐(V) 및 이들의 조합 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다. 도전성 금속 산화물 및 도전성 금속 산질화물은 상술한 물질이 산화된 형태를 포함할 수 있지만, 이에 제한되는 것은 아니다.
제1 게이트 전극(120)은 이 후에 설명될 제1 소오스/드레인 패턴(150)의 양측에 배치될 수 있다. 제1 게이트 구조체(GS1)은 제1 소오스/드레인 패턴(150)의 제1 방향(D1)으로 양측에 배치될 수 있다.
일 예로, 제1 소오스/드레인 패턴(150)의 양측에 배치된 제1 게이트 전극(120)이 모두 트랜지스터의 게이트로 사용되는 노말 게이트 전극일 수 있다. 다른 예로, 제1 소오스/드레인 패턴(150)의 일측에 배치된 제1 게이트 전극(120)은 트랜지스터의 게이트로 사용되지만, 제1 소오스/드레인 패턴(150)의 타측에 배치된 제1 게이트 전극(120)은 더미 게이트 전극일 수 있다.
제1 게이트 절연막(130)은 필드 절연막(105)의 상면, 제1 하부 패턴의 상면(BP1_US)을 따라 연장될 수 있다. 제1 게이트 절연막(130)은 제1 시트 패턴(NS1)을 감쌀 수 있다. 제1 게이트 절연막(130)은 제1 시트 패턴(NS1)의 둘레를 따라 배치될 수 있다. 제1 게이트 전극(120)은 제1 게이트 절연막(130) 상에 배치된다. 제1 게이트 절연막(130)은 제1 게이트 전극(120) 및 제1 시트 패턴(NS1) 사이에 배치된다.
제1 게이트 절연막(130)의 일부는 제3 방향(D3)으로 인접한 제1 시트 패턴(NS1) 사이에 배치될 수 있다. 제1 시트 패턴(NS1)이 서로 인접한 제1_1 시트 패턴 및 제1_2 시트 패턴을 포함할 때, 제1 게이트 절연막(130)의 일부는 서로 마주보는 제1_1 시트 패턴의 상면(NS1_US) 및 제1_2 시트 패턴의 하면(NS1_BS)을 따라 연장될 수 있다.
제1 게이트 절연막(130)은 실리콘 산화물, 실리콘 산질화물, 실리콘 질화물, 또는 실리콘 산화물보다 유전 상수가 큰 고유전율 물질을 포함할 수 있다. 고유전율 물질은 예를 들어, 보론 질화물(boron nitride), 하프늄 산화물(hafnium oxide), 하프늄 실리콘 산화물(hafnium silicon oxide), 하프늄 알루미늄 산화물(hafnium aluminum oxide), 란타늄 산화물(lanthanum oxide), 란타늄 알루미늄 산화물(lanthanum aluminum oxide), 지르코늄 산화물(zirconium oxide), 지르코늄 실리콘 산화물(zirconium silicon oxide), 탄탈륨 산화물(tantalum oxide), 티타늄 산화물(titanium oxide), 바륨 스트론튬 티타늄 산화물(barium strontium titanium oxide), 바륨 티타늄 산화물(barium titanium oxide), 스트론튬 티타늄 산화물(strontium titanium oxide), 이트륨 산화물(yttrium oxide), 알루미늄 산화물(aluminum oxide), 납 스칸듐 탄탈륨 산화물(lead scandium tantalum oxide), 또는 납 아연 니오브산염(lead zinc niobate) 중에서 하나 이상을 포함할 수 있다.
제1 게이트 절연막(130)은 단일막인 것으로 도시하였지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다. 제1 게이트 절연막(130)은 복수의 막을 포함할 수 있다. 제1 게이트 절연막(130)은 제1 시트 패턴(NS1)과 제1 게이트 전극(120) 사이에 배치된 계면막(interfacial layer)과, 고유전율 절연막을 포함할 수도 있다.
몇몇 실시예들에 따른 반도체 장치는 네거티브 커패시터(Negative Capacitor)를 이용한 NC(Negative Capacitance) FET을 포함할 수 있다. 예를 들어, 제1 게이트 절연막(130)은 강유전체 특성을 갖는 강유전체 물질막과, 상유전체 특성을 갖는 상유전체 물질막을 포함할 수 있다.
강유전체 물질막은 음의 커패시턴스를 가질 수 있고, 상유전체 물질막은 양의 커패시턴스를 가질 수 있다. 예를 들어, 두 개 이상의 커패시터가 직렬 연결되고, 각각의 커패시터의 커패시턴스가 양의 값을 가질 경우, 전체 커패시턴스는 각각의 개별 커패시터의 커패시턴스보다 감소하게 된다. 반면, 직렬 연결된 두 개 이상의 커패시터의 커패시턴스 중 적어도 하나가 음의 값을 가질 경우, 전체 커패시턴스는 양의 값을 가지면서 각각의 개별 커패시턴스의 절대값보다 클 수 있다.
음의 커패시턴스를 갖는 강유전체 물질막과, 양의 커패시턴스를 갖는 상유전체 물질막이 직렬로 연결될 경우, 직렬로 연결된 강유전체 물질막 및 상유전체 물질막의 전체적인 커패시턴스 값은 증가할 수 있다. 전체적인 커패시턴스 값이 증가하는 것을 이용하여, 강유전체 물질막을 포함하는 트랜지스터는 상온에서 60 mV/decade 미만의 문턱전압이하 스윙(subthreshold swing(SS))을 가질 수 있다.
강유전체 물질막은 강유전체 특성을 가질 수 있다. 강유전체 물질막은 예를 들어, 하프늄 산화물(hafnium oxide), 하프늄 지르코늄 산화물(hafnium zirconium oxide), 바륨 스트론튬 티타늄 산화물(barium strontium titanium oxide), 바륨 티타늄 산화물(barium titanium oxide) 및 납 지르코늄 티타늄 산화물(lead zirconium titanium oxide) 중 적어도 하나를 포함할 수 있다. 여기에서, 일 예로, 하프늄 지르코늄 산화물(hafnium zirconium oxide)은 하프늄 산화물(hafnium oxide)에 지르코늄(Zr)이 도핑된 물질일 수 있다. 다른 예로, 하프늄 지르코늄 산화물(hafnium zirconium oxide)은 하프늄(Hf)과 지르코늄(Zr)과 산소(O)의 화합물일 수도 있다.
강유전체 물질막은 도핑된 도펀트를 더 포함할 수 있다. 예를 들어, 도펀트는 알루미늄(Al), 티타늄(Ti), 니오븀(Nb), 란타넘(La), 이트륨(Y), 마그네슘(Mg), 실리콘(Si), 칼슘(Ca), 세륨(Ce), 디스프로슘(Dy), 어븀(Er), 가돌리늄(Gd), 게르마늄(Ge), 스칸듐(Sc), 스트론튬(Sr) 및 주석(Sn) 중 적어도 하나를 포함할 수 있다. 강유전체 물질막이 어떤 강유전체 물질을 포함하냐에 따라, 강유전체 물질막에 포함된 도펀트의 종류는 달라질 수 있다.
강유전체 물질막이 하프늄 산화물을 포함할 경우, 강유전체 물질막에 포함된 도펀트는 예를 들어, 가돌리늄(Gd), 실리콘(Si), 지르코늄(Zr), 알루미늄(Al) 및 이트륨(Y) 중 적어도 하나를 포함할 수 있다.
도펀트가 알루미늄(Al)일 경우, 강유전체 물질막은 3 내지 8 at%(atomic %)의 알루미늄을 포함할 수 있다. 여기에서, 도펀트의 비율은 하프늄 및 알루미늄의 합에 대한 알루미늄의 비율일 수 있다.
도펀트가 실리콘(Si)일 경우, 강유전체 물질막은 2 내지 10 at%의 실리콘을 포함할 수 있다. 도펀트가 이트륨(Y)일 경우, 강유전체 물질막은 2 내지 10 at%의 이트륨을 포함할 수 있다. 도펀트가 가돌리늄(Gd)일 경우, 강유전체 물질막은 1 내지 7 at%의 가돌리늄을 포함할 수 있다. 도펀트가 지르코늄(Zr)일 경우, 강유전체 물질막은 50 내지 80 at%의 지르코늄을 포함할 수 있다.
상유전체 물질막은 상유전체 특성을 가질 수 있다. 상유전체 물질막은 예를 들어, 실리콘 산화물(silicon oxide) 및 고유전율을 갖는 금속 산화물 중 적어도 하나를 포함할 수 있다. 상유전체 물질막에 포함된 금속 산화물은 예를 들어, 하프늄 산화물(hafnium oxide), 지르코늄 산화물(zirconium oxide) 및 알루미늄 산화물(aluminum oxide) 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다.
강유전체 물질막 및 상유전체 물질막은 동일한 물질을 포함할 수 있다. 강유전체 물질막은 강유전체 특성을 갖지만, 상유전체 물질막은 강유전체 특성을 갖지 않을 수 있다. 예를 들어, 강유전체 물질막 및 상유전체 물질막이 하프늄 산화물을 포함할 경우, 강유전체 물질막에 포함된 하프늄 산화물의 결정 구조는 상유전체 물질막에 포함된 하프늄 산화물의 결정 구조와 다르다.
강유전체 물질막은 강유전체 특성을 갖는 두께를 가질 수 있다. 강유전체 물질막의 두께는 예를 들어, 0.5 내지 10nm 일 수 있지만, 이에 제한되는 것은 아니다. 각각의 강유전체 물질마다 강유전체 특성을 나타내는 임계 두께가 달라질 수 있으므로, 강유전체 물질막의 두께는 강유전체 물질에 따라 달라질 수 있다.
일 예로, 제1 게이트 절연막(130)은 하나의 강유전체 물질막을 포함할 수 있다. 다른 예로, 제1 게이트 절연막(130)은 서로 간에 이격된 복수의 강유전체 물질막을 포함할 수 있다. 제1 게이트 절연막(130)은 복수의 강유전체 물질막과, 복수의 상유전체 물질막이 교대로 적층된 적층막 구조를 가질 수 있다.
제1 게이트 스페이서(140)는 제1 게이트 전극(120)의 측벽 상에 배치될 수 있다. 제1 게이트 스페이서(140)는 제1 하부 패턴(BP1) 및 제1 나노 시트(NS1) 사이와, 제3 방향(D3)으로 인접하는 제1 나노 시트(NS1) 사이에 배치되지 않는다.
제1 게이트 스페이서(140)은 제3 방향(D3)으로 연장된 스페이서 홀(140_H)를 포함할 수 있다. 제1 방향(D1)으로 연장된 스페이서 홀(140_H)의 측벽은 제1 게이트 스페이서(140) 및 제1 하부 패턴(BS1)에 의해 정의될 수 있다. 제1 시트 패턴(NS1)은 스페이서 홀(140_H)을 통해 제1 소오스/드레인 패턴(150)과 연결될 수 있다. 몇몇 실시예들에 따른 반도체 장치에서, 스페이서 홀(140_H)의 제2 방향(D2)으로의 폭은 제1 하부 패턴의 상면(BS1_US)의 제2 방향(D2)으로의 폭보다 작다. 다르게 설명하면, 제1 게이트 스페이서(140)의 일부는 제1 하부 패턴의 상면(BS1_US)에 걸쳐져 있을 수 있다.
도 6 및 도 7에서, 제1 게이트 구조체(GS1)는 제1 게이트 절연막(130)과, 제1 게이트 스페이서(140) 사이에서 정의된 스페이서 경계선(SP_B)을 포함할 수 있다. 스페이서 경계선(SP_B)은 제2 방향(D2)으로 연장된다. 제1 게이트 스페이서(140)가 제1 게이트 전극(120)을 바라보는 내측벽과, 층간 절연막(190)을 바라보는 외측벽을 포함할 때, 스페이서 경계선(SP_B)은 제1 게이트 스페이서(140)의 내측벽일 수 있다.
제1 게이트 스페이서(140)는 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산화물(SiO2), 실리콘 산탄질화물(SiOCN), 실리콘 붕소질화물(SiBN), 실리콘 산붕소질화물(SiOBN), 실리콘 산탄화물(SiOC) 및 이들의 조합 중 적어도 하나를 포함할 수 있다. 제1 게이트 스페이서(140)는 단일막인 것으로 도시되었지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다.
제1 게이트 캡핑 패턴(145)은 제1 게이트 전극(120) 및 제1 게이트 스페이서(140) 상에 배치될 수 있다. 제1 게이트 캡핑 패턴(145)의 상면은 층간 절연막(190)의 상면과 동일 평면에 놓일 수 있다. 도시된 것과 달리, 제1 게이트 캡핑 패턴(145)은 제1 게이트 스페이서(140) 사이에 배치될 수 있다.
제1 게이트 캡핑 패턴(145)은 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 탄질화물(SiCN), 실리콘 산탄질화물(SiOCN) 및 이들의 조합 중 적어도 하나를 포함할 수 있다. 제1 게이트 캡핑 패턴(145)은 층간 절연막(190)에 대한 식각 선택비를 갖는 물질을 포함할 수 있다.
제1 소오스/드레인 패턴(150)은 제1 활성 패턴(AP1) 상에 형성될 수 있다. 제1 소오스/드레인 패턴(150)은 제1 하부 패턴(BP1) 상에 배치될 수 있다. 제1 소오스/드레인 패턴(150)은 제1 시트 패턴(NS1)과 연결될 수 있다. 제1 소오스/드레인 패턴(150)은 제1 시트 패턴(NS1)과 접촉한다.
제1 소오스/드레인 패턴(150)은 제1 게이트 구조체(GS1)의 측면에 배치될 수 있다. 제1 소오스/드레인 패턴(150)은 제1 방향(D1)으로 인접하는 제1 게이트 구조체(GS1) 사이에 배치될 수 있다. 예를 들어, 제1 소오스/드레인 패턴(150)은 제1 게이트 구조체(GS1)의 양측에 배치될 수 있다. 도시된 것과 달리, 제1 소오스/드레인 패턴(150)은 제1 게이트 구조체(GS1)의 일측에 배치되고, 제1 게이트 구조체(GS1)의 타측에는 배치되지 않을 수 있다.
제1 소오스/드레인 패턴(150)은 제1 시트 패턴(NS1)을 채널 영역으로 사용하는 트랜지스터의 소오스/드레인에 포함될 수 있다.
제1 소오스/드레인 패턴(150)은 제1 소오스/드레인 리세스(150R) 내에 배치될 수 있다. 제1 소오스/드레인 리세스(150R)는 제3 방향(D3)으로 연장된다. 제1 소오스/드레인 리세스(150R)의 바닥면은 제1 하부 패턴(BP1)에 의해 정의될 수 있다. 제1 소오스/드레인 리세스(150R)의 측벽은 제1 시트 패턴(NS1) 및 제1 게이트 구조체(GS1)에 의해 정의될 수 있다. 제1 게이트 구조체(GS1) 중 제1 게이트 절연막(130) 및 제1 게이트 스페이서(140)는 제1 소오스/드레인 리세스(150R)의 일부를 정의할 수 있다. 도 6 및 도 7에서, 제1 소오스/드레인 리세스(150R)는 스페이서 홀(140_H)의 측벽을 포함한다.
제1 소오스/드레인 리세스(150R)의 측벽 중 상부는 제1 하부 패턴(BP1)에서 멀어짐에 따라 제1 방향(D1)으로의 폭이 감소하는 것으로 도시하였지만, 이에 제한되는 것은 아니다.
제1 소오스/드레인 패턴(150)의 일부는 스페이서 홀(140_H)을 통과할 수 있다. 제1 소오스/드레인 패턴(150)은 스페이서 홀(140_H)의 적어도 일부를 채울 수 있다. 제1 소오스/드레인 패턴(150)은 스페이서 홀(140_H)을 통해 제1 시트 패턴(NS1)과 접촉할 수 있다.
제1 게이트 스페이서(140)는 인접하는 제1 나노 시트(NS1) 사이의 제1 게이트 전극(120)과, 제1 소오스/드레인 패턴(150) 사이에 배치되지 않을 수 있다. 제1 게이트 절연막(130)은 제1 소오스/드레인 패턴(150)과 접촉한다.
최하부에 배치된 제1 나노 시트(NS1)와, 제1 하부 패턴(BP1) 사이에서, 제1 게이트 절연막(130)과 제1 하부 패턴(BP1) 사이의 경계는 제1 하부 패턴의 상면(BP1_US)일 수 있다. 다르게 설명하면, 도 2에서, 제1 게이트 구조체(GS1)은 제1 하부 패턴(BP1)과, 최하부에 배치된 제1 나노 시트(NS1) 사이에 배치된 최하부 서브 게이트 구조체를 포함할 수 있다. 최하부 서브 게이트 구조체는 제1 게이트 전극(120)의 일부 및 제1 게이트 절연막(130)의 일부를 포함할 수 있다. 제1 하부 패턴의 상면(BP1_US)은 최하부 서브 게이트 구조체와 제1 하부 패턴(BP1) 사이의 경계일 수 있다. 이 때, 제1 소오스/드레인 리세스(150R)의 바닥면은 제1 하부 패턴의 상면(BP1_US)보다 낮다.
제1 소오스/드레인 패턴(150)은 하부 반도체 패턴(151)과, 상부 반도체 패턴(152)과, 필링 반도체 패턴(153)과, 캡핑 반도체 패턴(154)을 포함할 수 있다.
하부 반도체 패턴(151)은 제1 소오스/드레인 리세스(150R)의 프로파일을 따라 연장될 수 있다. 하부 반도체 패턴(151)은 제1 게이트 절연막(130), 제1 시트 패턴(NS1) 및 제1 하부 패턴(BP1)과 접촉할 수 있다.
하부 반도체 패턴(151)은 스페이서 홀(140_H)의 적어도 일부를 채울 수 있다. 하부 반도체 패턴(151)은 스페이서 홀(140_H)의 측벽의 적어도 일부를 덮는다. 하부 반도체 패턴(151)은 스페이서 홀(140_H)의 측벽과 경계를 이룬다.
상부 반도체 패턴(152)은 하부 반도체 패턴(151) 상에 배치된다. 상부 반도체 패턴(152)은 하부 반도체 패턴(151)과 접촉할 수 있다. 필링 반도체 패턴(153)은 상부 반도체 패턴(152) 상에 배치된다. 필링 반도체 패턴(153)은 상부 반도체 패턴(152)과 접촉할 수 있다. 캡핑 반도체 패턴(154)은 필링 반도체 패턴(153) 상에 배치된다. 상부 반도체 패턴(152)과, 필링 반도체 패턴(153)과, 캡핑 반도체 패턴(154)은 제1 게이트 절연막(130)과 접촉하지 않는다.
하부 반도체 패턴(151)과, 상부 반도체 패턴(152)과, 필링 반도체 패턴(153)은 각각 실리콘-게르마늄을 포함할 수 있다. 다르게 설명하면, 하부 반도체 패턴(151)과, 상부 반도체 패턴(152)과, 필링 반도체 패턴(153)은 각각 실리콘-게르마늄막을 포함할 수 있다. 캡핑 반도체 패턴(154)은 예를 들어, 실리콘을 포함할 수 있다. 캡핑 반도체 패턴(154)은 실리콘막을 포함할 수 있다.
하부 반도체 패턴(151)과, 상부 반도체 패턴(152)과, 필링 반도체 패턴(153)은 각각 도핑된 p형의 불순물을 포함할 수 있다. 예를 들어, p형의 불순물은 붕소(B)일 수 있지만, 이에 제한되는 것은 아니다. 캡핑 반도체 패턴(154)은 도핑된 p형의 불순물을 포함할 수 있지만, 이에 제한되는 것은 아니다.
예를 들어, 상부 반도체 패턴(152)의 게르마늄의 분율은 하부 반도체 패턴(151)의 게르마늄의 분율보다 크고, 필링 반도체 패턴의 게르마늄의 분율보다 작을 수 있다. 제1 소오스/드레인 패턴(150)은 제1 하부 패턴(BP1) 상에, 제1 하부 패턴(BP1)에서 멀어짐에 따라 게르마늄 분율이 증가하는 복수의 실리콘-게르마늄막을 포함할 수 있다.
제1 소오스/드레인 패턴(150)은 제1 하부 패턴(BP1) 상에 순차적으로 형성된 3 층의 실리콘-게르마늄막을 포함하는 것으로 도시하였지만, 이에 제한되는 것은 아니다. 도시된 것과 달리, 제1 소오스/드레인 패턴(150)은 2 층의 실리콘-게르마늄막을 포함할 수도 있고, 4층 이상의 실리콘 게르마늄막을 포함할 수도 있다. 또한, 도시된 것과 달리, 제1 소오스/드레인 패턴(150)은 캡핑 반도체 패턴(154)을 포함하지 않을 수도 있다.
도시된 것과 달리, 제1 소오스/드레인 패턴(150)은 하부 반도체 패턴(151) 및 상부 반도체 패턴(152) 사이에 하부 반도체 패턴(151)보다 게르마늄 분율이 낮은 삽입 반도체 패턴을 더 포함할 수 있다. 또는, 제1 소오스/드레인 패턴(150)은 상부 반도체 패턴(152) 및 필링 반도체 패턴(153) 사이에 상부 반도체 패턴(152)보다 게르마늄 분율이 낮은 삽입 반도체 패턴을 더 포함할 수 있다.
제1 소오스/드레인 패턴(150)은 제1 시트 패턴(NS1)과 접촉하는 접촉면(150_CS)을 포함한다. 제1 소오스/드레인 패턴의 접촉면(150_CS)은 제2 방향(D2)으로 제1 폭(W1)을 갖는다. 제1 시트 패턴(NS1)은 제2 방향(D2)으로 제2 폭(W2)을 갖는다. 몇몇 실시예들에 따른 반도체 장치에서, 제1 폭(W1)은 제2 폭(W2)보다 작다. 여기에서, 제2 폭(W2)은 제1 시트 패턴(NS1)이 제1 게이트 전극(120)과 제2 방향(D2)으로 중첩되는 부분에서의 폭일 수 있다.
몇몇 실시예들에 따른 반도체 장치에서, 제1 게이트 스페이서(140)는 제1 시트 패턴(NS1)과 제1 방향(D1)으로 중첩된다. 즉, 제1 시트 패턴(NS1)의 일부는 제1 게이트 스페이서(140)와 제1 방향(D1)으로 중첩된다. 제1 게이트 스페이서(140)는 제1 시트 패턴의 제1 측벽(NS1_SW1)의 일부를 덮는다. 예를 들어, 스페이서 홀(140_H)의 제2 방향(D2)으로의 폭은 제1 시트 패턴(NS1)은 제2 방향(D2)으로 제2 폭(W2)보다 작다.
제1 소오스/드레인 패턴의 접촉면(150_CS)의 제2 방향(D2)으로의 폭(W1)이 제1 시트 패턴(NS1)은 제2 방향(D2)으로 폭(W2)보다 작아짐에 따라, 하부 반도체 패턴(151)이 성장되는 동안, 하부 반도체 패턴(151)의 패싯(facet) 발달이 지연될 수 있다. 제조 공정 중, 하부 반도체 패턴(151)의 패싯은 제1 시트 패턴(NS1)의 제2 방향(D2)으로의 가장자리 부분(예를 들어, 도 5의 제1 시트 패턴의 제2 측벽(NS1_SW2))에서 쉽게 발달될 수 있다. 하지만, 패싯이 쉽게 발달되는 제1 시트 패턴(NS1)의 가장자리 부분은 제1 게이트 스페이서(140)에 의해 덮여 있다. 이로 인해, 하부 반도체 패턴(151)의 패싯이 발달되기 전에, 제1 스페이서 홀(140_H)의 측벽과 경계를 이루는 하부 반도체 패턴(151)의 두께는 증가한다. 제1 스페이서 홀(140_H)의 측벽과 경계를 이루는 하부 반도체 패턴(151)의 두께가 커졌으므로, 제1 게이트 전극(120)을 형성하기 위한 희생 패턴(도 38의 SC_L)을 식각 공정에서, 상부 반도체 패턴(152) 및/또는 필링 반도체 패턴(153)이 식각되는 것이 방지된다.
몇몇 실시예들에 따른 반도체 장치에서, 제1 시트 패턴(NS1)은 스페이서 경계선(SP_B)보다 제1 방향(D1)으로 돌출된 부분을 포함하지 않는다. 즉, 제1 시트 패턴의 종단(NS1_EP)은 스페이서 경계선(SP_B)에 위치할 수 있다.
식각 정지막(185)은 제1 게이트 구조체(GS1)의 측벽과, 제1 소오스/드레인 패턴(150)의 상면과, 제1 소오스/드레인 패턴(150)의 측벽 상에 배치될 수 있다. 도시되지 않았지만, 식각 정지막(185)는 필드 절연막(105)의 상면 상에 배치될 수 있다. 식각 정지막(185)은 이 후에 설명될 층간 절연막(190)에 대해 식각 선택비를 갖는 물질을 포함할 수 있다. 식각 정지막(185)은 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산탄질화물(SiOCN), 실리콘 붕소질화물(SiBN), 실리콘 산붕소질화물(SiOBN), 실리콘 산탄화물(SiOC) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
층간 절연막(190)은 식각 정지막(185) 상에 배치될 수 있다. 층간 절연막(190)은 제1 소오스/드레인 패턴(150) 상에 배치될 수 있다. 층간 절연막(190)은 제1 게이트 캡핑 패턴(145)의 상면을 덮지 않을 수 있다. 예를 들어, 층간 절연막(190)의 상면은 제1 게이트 캡핑 패턴(145)의 상면과 동일 평면에 놓일 수 있다.
층간 절연막(190)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다. 저유전율 물질은 예를 들어, Fluorinated TetraEthylOrthoSilicate (FTEOS), Hydrogen SilsesQuioxane (HSQ), Bis-benzoCycloButene (BCB), TetraMethylOrthoSilicate (TMOS), OctaMethyleyCloTetraSiloxane (OMCTS), HexaMethylDiSiloxane (HMDS), TriMethylSilyl Borate (TMSB), DiAcetoxyDitertiaryButoSiloxane (DADBS), TriMethylSilil Phosphate (TMSP), PolyTetraFluoroEthylene (PTFE), TOSZ(Tonen SilaZen), FSG(Fluoride Silicate Glass), polypropylene oxide와 같은 polyimide nanofoams, CDO(Carbon Doped silicon Oxide), OSG(Organo Silicate Glass), SiLK, Amorphous Fluorinated Carbon, silica aerogels, silica xerogels, mesoporous silica 또는 이들의 조합을 포함할 수 있지만, 이에 제한되는 것은 아니다.
도 8 및 도 9는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다. 설명의 편의상, 도 1 내지 도 7을 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 8 및 도 9를 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 각각의 제1 시트 패턴(NS1)은 제1 시트 패턴의 종단(NS1_EP)에 배치된 에피 트렌치(NS1_ET)를 더 포함할 수 있다.
에피 트렌치(NS1_ET)는 제1 시트 패턴의 제1 측벽(NS1_SW1)에 형성될 수 있다. 에피 트렌치(NS1_ET)는 제1 시트 패턴의 제1 측벽(NS1_SW1)으로부터 제1 방향(D1)으로 만입될 수 있다.
제1 소오스/드레인 패턴(150)의 일부는 에피 트렌치(NS1_ET)를 채울 수 있다. 예를 들어, 하부 반도체 패턴(151)은 에피 트렌치(NS1_ET)를 채울 수 있다.
에피 트렌치(NS1_ET)를 채우는 제1 소오스/드레인 패턴(150)은 스페이서 경계선(SP_B)에서 제1 시트 패턴(NS1)을 향해 돌출될 수 있다.
도 9에서, 제1 소오스/드레인 패턴(150)이 돌출된 부분에서, 제1 게이트 절연막(130)은 제1 소오스/드레인 패턴(150)의 프로파일을 따라 제1 게이트 전극(120)을 향해 돌출될 수 있다.
도 10 내지 도 12는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다. 설명의 편의상, 도 1 내지 도 7을 이용하여 설명한 것과 다른 점을 중심으로 설명한다. 참고적으로, 도 10은 도 1의 C - C를 따라 절단한 단면도이고, 도 11 및 도 12는 도 2의 D - D 및 E - E를 따라 절단한 단면도이다.
도 10 내지 도 12를 참고하면, 몇몇 실시예들에 따른 반도체 장치는 제1 게이트 스페이서(140)과 제1 소오스/드레인 패턴(150) 사이에서, 제3 방향(D3)으로 연장된 에피 스페이서(155)를 더 포함할 수 있다.
에피 스페이서(155)는 스페이서 홀(140_H)의 측벽을 따라 연장될 수 있다. 에피 스페이서(155)는 제1 시트 패턴의 제1 측벽(NS1_SW1) 상에 배치될 수 있다.
에피 스페이서(155)는 제1 시트 패턴(NS1)으로부터 제1 방향(D1)으로 돌출될 수 있다. 좀 더 구체적으로, 에피 스페이서(155)는 제1 시트 패턴의 제1 측벽(NS1_SW1)으로부터 제1 소오스/드레인 패턴(150)을 향해 돌출된다. 제1 소오스/드레인 패턴(150)은 제1 방향(D1)으로 연장된 에피 스페이서(155)의 측벽을 덮을 수 있다.
제1 소오스/드레인 패턴의 접촉면(150_CS)의 제2 방향(D2)으로의 폭(W1)은 스페이서 홀(140_H)의 제2 방향(D2)으로의 폭보다 작다.
에피 스페이서(155)는 제1 소오스/드레인 리세스(150R)의 일부를 정의한다. 하부 반도체 패턴(151)은 에피 스페이서(155)와 경계를 이룬다. 에피 스페이서(155)는 제1 게이트 절연막(130)과 접촉할 수 있다.
에피 스페이서(155)는 제1 하부 패턴의 상면(BP1_US)과 중첩될 수 있다. 에피 스페이서(155)는 필드 절연막(105)의 상면과 중첩되지 않을 수 있다.
에피 스페이서(155)는 제1 하부 패턴의 상면(BP1_US)을 따라 연장되지 않을 수 있다. 에피 스페이서(155)는 스페이서 홀(140_H)의 최상부의 측벽을 따라 연장되지 않을 수 있다. 도시된 것과 달리, 에피 스페이서(155)는 스페이서 홀(140_H)의 전체 둘레를 따라 형성될 수도 있다.
에피 스페이서(155)는 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산화물(SiO2), 실리콘 산탄질화물(SiOCN), 실리콘 붕소질화물(SiBN), 실리콘 산붕소질화물(SiOBN), 실리콘 산탄화물(SiOC) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
도 13 및 도 14는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다. 설명의 편의상, 도 10 내지 12를 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 13 및 도 14를 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 제1 시트 패턴(NS1)의 일부는 스페이서 경계선(SP_B)보다 제1 방향(D1)으로 돌출될 수 있다.
제1 시트 패턴(NS1)의 일부는 스페이서 홀(140_H) 내에 배치될 수 있다. 제1 시트 패턴(NS1)의 일부는 제1 게이트 스페이서(140)과 제2 방향(D2)으로 중첩된다.
제1 소오스/드레인 패턴의 접촉면(150_CS)은 스페이서 경계선(SP_B)보다 필링 반도체 패턴(153)에 인접한다. 제1 소오스/드레인 패턴의 접촉면(150_CS)은 스페이서 홀(140_H) 내에 위치한다.
제1 소오스/드레인 패턴(150)과 접촉하는 제1 게이트 절연막(130)의 일부는 스페이서 홀(140_H) 내에 배치될 수 있다.
도 15는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 설명의 편의상, 도 13 및 도 14를 이용하여 설명한 것과 다른 점을 중심으로 설명한다. 참고적으로, 도 15는 도 2의 D - D를 따라 절단한 단면도이다.
도 15를 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 각각의 제1 시트 패턴(NS1)은 제1 시트 패턴의 제1 측벽(NS1_SW1) 및 에피 스페이서(155)의 경계로부터 제1 방향(D1)으로 만입된 에피 트렌치(NS1_ET)를 더 포함할 수 있다.
에피 트렌치(NS1_ET)는 제1 시트 패턴의 종단(NS1_EP)에 배치된다. 제1 소오스/드레인 패턴(150)의 일부는 에피 트렌치(NS1_ET)를 채울 수 있다. 에피 트렌치(NS1_ET)를 채우는 제1 소오스/드레인 패턴(150)의 일부는 제1 게이트 스페이서(140)와 제2 방향(D2)으로 중첩되지 않는 것으로 도시하였지만, 이에 제한되는 것은 아니다. 도시된 것과 달리, 에피 트렌치(NS1_ET)를 채우는 제1 소오스/드레인 패턴(150)은 전체적으로 스페이서 홀(140_H) 사이에 배치될 수 있다.
도 16은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 설명의 편의상, 도 1 내지 도 7을 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 16을 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 제1 시트 패턴(NS1) 중 최상부에 배치된 제1 최상부 시트 패턴의 상면(NS1_US)은 스페이서 홀(140_H)의 최상부보다 높다.
제1 하부 패턴의 상면(BP1_US)으로부터 제1 최상부 시트 패턴의 상면(NS1_US)까지의 높이(H2)는 제1 하부 패턴의 상면(BP1_US)으로부터 스페이서 홀(140_H)의 최상부까지의 높이(H1)보다 크다.
도 17 내지 도 19는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다. 설명의 편의상, 도 1 내지 도 7을 이용하여 설명한 것과 다른 점을 중심으로 설명한다. 도 17은 도 1의 C - C를 따라 절단한 단면도이고, 도 18 및 도 19는 도 2의 D - D 및 E - E를 따라 절단한 단면도이다.
도 17 내지 도 19를 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 제1 게이트 스페이서(140)과 제1 소오스/드레인 패턴(150) 사이에서, 제3 방향(D3)으로 연장된 에피 스페이서(155)를 더 포함한다. 제1 게이트 스페이서(140)는 제1 시트 패턴(NS1)과 제1 방향(D1)으로 중첩되지 않는다.
예를 들어, 스페이서 홀(140_H)의 제2 방향(D2)으로의 폭은 제1 하부 패턴의 상면(BS1_US)의 제2 방향(D2)으로의 폭과 동일할 수 있다. 다르게 설명하면, 제1 게이트 스페이서(140)는 제1 하부 패턴의 상면(BS1_US)에 걸쳐져 있지 않다.
제1 게이트 스페이서(140)는 제1 시트 패턴의 제1 측벽(NS1_SW1)을 덮지 않을 수 있다. 스페이서 홀(140_H)의 제2 방향(D2)으로의 폭은 제1 시트 패턴(NS1)의 제2 방향(D2)으로의 폭(W2)과 동일할 수 있다.
에피 스페이서(155)는 스페이서 홀(140_H)의 측벽을 따라 연장될 수 있다. 에피 스페이서(155)는 제1 시트 패턴의 제1 측벽(NS1_SW1) 상에 배치될 수 있다. 에피 스페이서(155)는 제1 시트 패턴(NS1)으로부터 제1 방향(D1)으로 돌출될 수 있다. 제1 소오스/드레인 패턴(150)은 제1 방향(D1)으로 연장된 에피 스페이서(155)의 측벽을 덮을 수 있다.
에피 스페이서(155)는 제1 소오스/드레인 리세스(150R)의 일부를 정의한다. 하부 반도체 패턴(151)은 에피 스페이서(155)와 경계를 이룬다. 에피 스페이서(155)는 제1 게이트 절연막(130)과 접촉할 수 있다.
에피 스페이서(155)는 제1 하부 패턴의 상면(BP1_US)과 중첩될 수 있다. 에피 스페이서(155)는 필드 절연막(105)의 상면과 중첩되지 않을 수 있다.
에피 스페이서(155)는 제1 하부 패턴의 상면(BP1_US)을 따라 연장되지 않을 수 있다. 에피 스페이서(155)는 스페이서 홀(140_H)의 최상부의 측벽을 따라 연장되지 않을 수 있다. 도시된 것과 달리, 에피 스페이서(155)는 스페이서 홀(140_H)의 전체 둘레를 따라 형성될 수도 있다.
도 20 및 도 21은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다. 설명의 편의상, 도 17 내지 도 19를 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 20 및 도 21을 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 각각의 제1 시트 패턴(NS1)은 제1 시트 패턴의 종단(NS1_EP)에 배치된 에피 트렌치(NS1_ET)를 더 포함할 수 있다.
에피 트렌치(NS1_ET)는 제1 시트 패턴의 제1 측벽(NS1_SW1)에 형성될 수 있다. 에피 트렌치(NS1_ET)는 제1 시트 패턴(NS1)과 에피 스페이서(155) 사이의 경계로부터 제1 방향(D1)으로 만입될 수 있다.
제1 소오스/드레인 패턴(150)은 에피 트렌치(NS1_ET)를 채울 수 있다. 예를 들어, 하부 반도체 패턴(151)은 에피 트렌치(NS1_ET)를 채울 수 있다.
도 22 및 도 23은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다. 설명의 편의상, 도 17 내지 19를 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 22 및 도 23을 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 제1 시트 패턴(NS1)의 일부는 스페이서 홀(140_H) 내에 배치될 수 있다.
제1 시트 패턴(NS1)의 일부는 제1 게이트 스페이서(140)과 제2 방향(D2)으로 중첩된다. 제1 시트 패턴(NS1)의 일부는 스페이서 경계선(SP_B)보다 제1 방향(D1)으로 돌출될 수 있다.
제1 소오스/드레인 패턴의 접촉면(150_CS)은 스페이서 경계선(SP_B)보다 필링 반도체 패턴(153)에 인접한다. 제1 소오스/드레인 패턴의 접촉면(150_CS)은 스페이서 홀(140_H) 내에 위치한다. 제1 소오스/드레인 패턴(150)과 접촉하는 제1 게이트 절연막(130)의 일부는 스페이서 홀(140_H) 내에 배치될 수 있다.
도 24 및 도 25는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면들이다. 설명의 편의상, 도 22 및 23을 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 24 및 도 25를 참고하면, 몇몇 실시예들에 따른 반도체 장치에서, 각각의 제1 시트 패턴(NS1)은 제1 시트 패턴의 제1 측벽(NS1_SW1) 및 에피 스페이서(155)의 경계로부터 제1 방향(D1)으로 만입된 에피 트렌치(NS1_ET)를 더 포함할 수 있다.
에피 트렌치(NS1_ET)를 채우는 제1 소오스/드레인 패턴(150)의 일부는 제1 게이트 스페이서(140)와 제2 방향(D2)으로 중첩되지 않는 것으로 도시하였지만, 이에 제한되는 것은 아니다. 도시된 것과 달리, 에피 트렌치(NS1_ET)를 채우는 제1 소오스/드레인 패턴(150)은 전체적으로 스페이서 홀(140_H) 사이에 배치될 수 있다.
도 26 및 도 27은 각각 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 도면이다. 설명의 편의상, 도 1 내지 도 7을 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 26 및 도 27을 참고하면, 몇몇 실시예들에 따른 반도체 장치는 제1 소오스/드레인 패턴(150) 상에 배치된 소오스/드레인 컨택(180)을 더 포함할 수 있다.
소오스/드레인 컨택(180)은 제1 소오스/드레인 패턴(150)과 연결된다. 소오스/드레인 컨택(180)은 층간 절연막(190) 및 식각 정지막(185)을 통과하여 제1 소오스/드레인 패턴(150)과 연결될 수 있다.
소오스/드레인 컨택(180)과 제1 소오스/드레인 패턴(150) 사이에, 금속 실리사이드막(175)이 더 배치될 수 있다.
도 26에서, 소오스/드레인 컨택(180)의 바닥면은 제1 시트 패턴(NS1) 중 최상부에 배치된 제1 나노 시트의 하면(NS1_BS)보다 높을 수 있다.
도 27에서, 소오스/드레인 컨택(180)의 바닥면은 제1 시트 패턴(NS1) 중 최하부에 배치되는 제1 시트 패턴의 하면(NS1_BS)과 최상부에 배치되는 제1 시트 패턴의 하면(NS1_BS) 사이에 위치할 수 있다.
소오스/드레인 컨택(180)은 단일막인 것으로 도시하였지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다. 소오스/드레인 컨택(180)은 예를 들어, 금속, 금속 합금, 도전성 금속 질화물, 도전성 금속 탄화물, 도전성 금속 산화물, 도전성 금속 탄질화물 및 2차원 물질(Two-dimensional(2D) material) 중 적어도 하나를 포함할 수 있다.
금속 실리사이드막(175)은 금속 실리사이드를 포함할 수 있다.
도 28은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 예시적인 평면도이다. 도 29 및 도 30은 도 28의 F - F를 따라 절단한 단면도들이다.
참고적으로, 도 28의 A - A를 따라 절단한 단면도는 도 2 및 도 16 중 하나와 동일할 수 있다. 덧붙여, 도 28의 제1 영역(I)에 관한 설명은 도 1 내지 도 25를 이용하여 설명한 것과 실질적으로 동일할 수 있다. 따라서, 이하의 설명은 도 28의 제2 영역(II)에 관한 내용을 중심으로 설명한다.
도 28 내지 도 30을 참고하면, 몇몇 실시예들에 따른 반도체 장치는 제1 활성 패턴(AP1)과, 복수의 제1 게이트 구조체(GS1)과, 제1 소오스/드레인 패턴(150)과, 제2 활성 패턴(AP2)과, 복수의 제2 게이트 구조체(GS2)와, 제2 소오스/드레인 패턴(250)을 포함할 수 있다.
기판(100)은 제1 영역(I) 및 제2 영역(II)을 포함할 수 있다. 제1 영역(I)은 PMOS가 형성되는 영역이고, 제2 영역(II)은 NMOS가 형성되는 영역일 수 있다.
제1 활성 패턴(AP1)과, 복수의 제1 게이트 구조체(GS1)와, 제1 소오스/드레인 패턴(150)은 기판(100)의 제1 영역(I)에 배치된다. 제2 활성 패턴(AP2)과, 복수의 제2 게이트 구조체(GS2)와, 제2 소오스/드레인 패턴(250)은 기판(100)의 제2 영역(II)에 배치된다.
제2 활성 패턴(AP2)은 제2 하부 패턴(BP2)과, 복수의 제2 시트 패턴(NS2)을 포함할 수 있다. 제2 하부 패턴(BP2)은 기판(100)으로부터 돌출될 수 있다. 제2 하부 패턴(BP2)은 제1 방향(D1)으로 길게 연장될 수 있다. 복수의 제2 시트 패턴(NS2)은 제2 하부 패턴(BP2) 상에 배치될 수 있다. 복수의 제2 시트 패턴(NS2)은 제2 하부 패턴(BP2)과 제3 방향(D3)으로 이격될 수 있다.
제2 하부 패턴(BP1) 및 제2 시트 패턴(NS2)은 각각 원소 반도체 물질인 실리콘 또는 게르마늄, IV-IV족 화합물 반도체 또는 III-V족 화합물 반도체 중 하나를 포함할 수 있다. 몇몇 실시예들에 따른 반도체 장치에서, 제2 하부 패턴(BP2)은 실리콘을 포함하는 실리콘 하부 패턴이고, 제2 시트 패턴(NS2)은 실리콘을 포함하는 실리콘 시트 패턴일 수 있다.
복수의 제2 게이트 구조체(GS2)는 기판(100) 상에 배치될 수 있다. 각각의 제2 게이트 구조체(GS2)는 제2 방향(D2)으로 연장될 수 있다. 인접하는 제2 게이트 구조체(GS2)는 제1 방향(D1)으로 이격될 수 있다.
제2 게이트 구조체(GS2)는 제2 활성 패턴(AP2) 상에 배치될 수 있다. 제2 게이트 구조체(GS2)는 제2 활성 패턴(AP2)과 교차할 수 있다. 제2 게이트 구조체(GS2)는 제2 하부 패턴(BP2)과 교차할 수 있다. 제2 게이트 구조체(GS2)는 각각의 제2 시트 패턴(NS2)을 감쌀 수 있다.
제2 게이트 구조체(GS2)는 예를 들어, 제2 게이트 전극(220), 제2 게이트 절연막(230), 제2 게이트 스페이서(240) 및 제2 게이트 캡핑 패턴(245)을 포함할 수 있다.
도 29에서, 제2 게이트 스페이서(240)은 제1 게이트 스페이서(140)와 달리, 외측 스페이서(241)와 내측 스페이서(242)를 포함할 수 있다. 내측 스페이서(242)는 제3 방향(D3)으로 인접한 제2 시트 패턴(NS2) 사이에 배치될 수 있다. 내측 스페이서(242)는 제2 게이트 절연막(230)과 접촉할 수 있다. 내측 스페이서(242)는 제2 소오스/드레인 리세스(250R)의 일부를 정의할 수 있다.
도 30에서, 제2 게이트 스페이서(240)은 제1 게이트 스페이서(140)와 같이 내측 스페이서를 포함하지 않는다. 즉, 제2 게이트 절연막(230)은 제2 소오스/드레인 패턴(250)과 접촉할 수 있다.
제2 게이트 전극(220), 제2 게이트 절연막(230), 제2 게이트 스페이서(240) 및 제2 게이트 캡핑 패턴(245)에 관한 설명은 제1 게이트 전극(120), 제1 게이트 절연막(130), 제1 게이트 스페이서(140) 및 제1 게이트 캡핑 패턴(145)에 관한 설명과 실질적으로 동일하므로, 이하 생략한다.
제2 소오스/드레인 패턴(250)은 제2 활성 패턴(AP2) 상에 형성될 수 있다. 제2 소오스/드레인 패턴(250)은 제2 하부 패턴(BP2) 상에 형성될 수 있다. 제2 소오스/드레인 패턴(250)은 제2 시트 패턴(NS2)과 연결될 수 있다.
제2 소오스/드레인 패턴(250)은 제2 게이트 구조체(GS2)의 측면에 배치될 수 있다. 제2 소오스/드레인 패턴(250)은 제1 방향(D1)으로 인접하는 제2 게이트 구조체(GS2) 사이에 배치될 수 있다. 예를 들어, 제2 소오스/드레인 패턴(250)은 제2 게이트 구조체(GS2)의 양측에 배치될 수 있다. 도시된 것과 달리, 제2 소오스/드레인 패턴(250)은 제2 게이트 구조체(GS2)의 일측에 배치되고, 제2 게이트 구조체(GS2)의 타측에는 배치되지 않을 수 있다.
제2 소오스/드레인 패턴(250)은 제2 시트 패턴(NS2)을 채널 영역으로 사용하는 트랜지스터의 소오스/드레인에 포함될 수 있다.
제2 소오스/드레인 패턴(250)은 제2 소오스/드레인 리세스(250R) 내에 배치될 수 있다. 제2 소오스/드레인 리세스(250R)의 바닥면은 제2 하부 패턴(BP2)에 의해 정의될 수 있다. 제2 소오스/드레인 리세스(250R)의 측벽은 제2 나노 시트(NS2) 및 제2 게이트 구조체(GS2)에 의해 정의될 수 있다.
제2 소오스/드레인 패턴(250)은 n형의 불순물이 도핑된 실리콘을 포함할 수 있다. n형의 불순물은 예를 들어, 인(P) 또는 비소(As)일 수 있지만, 이에 제한되는 것은 아니다.
도 30과 같이, 제2 소오스/드레인 패턴(250)이 제2 게이트 절연막(230)과 접촉할 경우, 상술한 것과 달리, 제2 소오스/드레인 패턴(250)은 제2 소오스/드레인 리세스(250R)의 프로파일을 따라 연장되는 실리콘-게르마늄 라이너를 포함할 수 있다. 제2 소오스/드레인 패턴(250)은 실리콘-게르마늄 라이너 상에, n형의 불순물이 도핑된 실리콘을 포함할 수 있다.
도 31 내지 도 38은 몇몇 실시예들에 따른 반도체 장치 제조 방법을 설명하기 위한 중간단계 도면들이다. 참고적으로, 도 31, 도 34, 도 36 및 도 37은 도 1의 A - A를 따라 절단한 단면도일 수 있다. 도 32, 도 33, 도 35 및 도 38은 도 31, 도 34 및 도 37의 E - E를 따라 절단한 단면도일 수 있다.
도 31 및 도 32를 참고하면, 제1 방향(D1)으로 길게 연장된 제1 하부 패턴(BP1) 및 상부 패턴 구조체(U_AP)가 형성될 수 있다.
상부 패턴 구조체(U_AP)는 제1 하부 패턴(BP1) 상에 배치될 수 있다. 상부 패턴 구조체(U_AP)는 제1 하부 패턴(BP1) 상에 교대로 적층된 희생 패턴(SC_L)과, 액티브 패턴(ACT_L)을 포함할 수 있다.
예를 들어, 희생 패턴(SC_L)은 실리콘-게르마늄막을 포함할 수 있다. 액티브 패턴(ACT_L)은 실리콘막을 포함할 수 있다.
이어서, 상부 패턴 구조체(U_AP) 상에, 더미 게이트 절연막(130p), 더미 게이트 전극(120p) 및 더미 게이트 캡핑막(120_HM)이 형성될 수 있다. 더미 게이트 절연막(130p)은 예를 들어, 실리콘 산화물을 포함할 수 있지만, 이에 제한되는 것은 아니다. 더미 게이트 전극(120p)은 예를 들어, 폴리 실리콘을 포함할 수 있지만, 이에 제한되는 것은 아니다. 더미 게이트 캡핑막(120_HM)은 예를 들어, 실리콘 질화물을 포함할 수 있지만, 이에 제한되는 것은 아니다.
도 33을 참고하면, 더미 게이트 전극(120p)에 의해 덮이지 않은 희생 패턴(SC_L)과, 액티브 패턴(ACT_L)의 일부를 식각할 수 있다. 이와 같은 식각 공정을 통해, , 더미 게이트 전극(120p)에 의해 덮이지 않은 희생 패턴(SC_L)과, 액티브 패턴(ACT_L)의 제2 방향(D2)으로의 폭이 감소할 수 있다.
일 예로, 희생 패턴(SC_L)과, 액티브 패턴(ACT_L)의 제2 방향(D2)으로의 폭이 감소하는 동안, 최상부의 액티브 패턴(ACT_L)의 일부가 식각되지 않을 수 있다. 다른 예로, 희생 패턴(SC_L)과, 액티브 패턴(ACT_L)의 제2 방향(D2)으로의 폭이 감소하는 동안, 최상부의 액티브 패턴(ACT_L)의 일부가 식각될 수 있다.
이하의 설명은 최상부의 액티브 패턴(ACT_L)의 일부가 식각되지 않은 경우를 이용하여 설명한다.
도 34 및 도 35를 참고하면, 더미 게이트 전극(120p)의 측벽 상에, 프리(pre) 게이트 스페이서(140p)가 형성될 수 있다.
프리 게이트 스페이서(140p)는 제2 방향(D2)으로 길게 연장될 수 있다.
도 36을 참고하면, 더미 게이트 전극(120p) 및 프리 게이트 스페이서(140p)를 마스크로 이용하여, 상부 패턴 구조체(U_AP) 내에 제1 소오스/드레인 리세스(150R)이 형성될 수 있다. 제1 소오스/드레인 리세스(150R)는 프리 게이트 스페이서(140p)의 하부로 언더컷될 수 있다.
제1 소오스/드레인 리세스(150R)의 일부는 제1 하부 패턴(BP1) 내에 형성될 수 있다.
도 37 및 도 38을 참고하면, 제1 소오스/드레인 리세스(150R) 내에 제1 소오스/드레인 패턴(150)이 형성된다.
제1 소오스/드레인 패턴(150)은 하부 반도체 패턴(151)과, 상부 반도체 패턴(152)과, 필링 반도체 패턴(153)과, 캡핑 반도체 패턴(154)을 포함할 수 있다.
이어서, 도 2 및 도 7을 참고하면, 제1 소오스/드레인 패턴(150) 상에 식각 정지막(185) 및 층간 절연막(190)이 순차적으로 형성된다. 이어서, 층간 절연막(190)의 일부와, 식각 정지막(185)의 일부와, 더미 게이트 캡핑막(120_HM)을 제거하여, 더미 게이트 전극(120p)의 상면을 노출시킨다. 더미 게이트 전극(120p)의 상면이 노출되는 동안, 제1 게이트 스페이서(140)이 형성될 수 있다.
이어서, 더미 게이트 절연막(130p), 더미 게이트 전극(120p)을 제거하여, 제1 게이트 스페이서(140) 사이의 상부 패턴 구조체(U_AP)가 노출될 수 있다. 이어서, 희생 패턴(SC_L)이 제거되어, 제1 시트 패턴(NS1)이 형성될 수 있다. 제1 시트 패턴(NS1)이 형성되는 동안, 제1 소오스/드레인 패턴(150)의 일부는 노출될 수 있다.
이어서, 제1 게이트 절연막(130) 및 제1 게이트 전극(120)이 형성될 수 있다. 또한, 제1 게이트 캡핑 패턴(145)이 형성될 수 있다.
도 39 내지 도 44는 몇몇 실시예들에 따른 반도체 장치 제조 방법을 설명하기 위한 중간단계 도면들이다. 참고적으로, 도 39, 도 41 및 도 43은 도 1의 A - A를 따라 절단한 단면도일 수 있다. 도 40, 도 42 및 도 44는 도 39, 도 41 및 도 43의 E - E를 따라 절단한 단면도일 수 있다. 또한, 이하의 설명에서, 도 31 내지 도 38을 이용하여 설명한 것과 중복되는 것은 간략히 설명한다.
도 39 및 도 40을 참고하면, 제1 하부 패턴(BP1) 및 상부 패턴 구조체(U_AP)가 형성될 수 있다.
이어서, 상부 패턴 구조체(U_AP) 상에, 더미 게이트 절연막(130p), 더미 게이트 전극(120p), 더미 게이트 캡핑막(120_HM) 및 프리 게이트 스페이서(140p)가 형성될 수 있다.
이어서, 더미 게이트 전극(120p) 및 프리 게이트 스페이서(140p)를 마스크로 이용하여, 상부 패턴 구조체(U_AP) 내에 제1 소오스/드레인 리세스(150R)이 형성될 수 있다.
도 41 및 도 42를 참고하면, 상부 패턴 구조체(U_AP) 및 프리 게이트 스페이서(140p)에 의해 정의된 제1 소오스/드레인 리세스(150R)의 측벽 상에, 프리 에피 스페이서(155p)가 형성될 수 있다.
좀 더 구체적으로, 제1 소오스/드레인 리세스(150R)의 프로파일을 따라 프리 에피 스페이서(155p)가 형성될 수 있다. 이어서, 이방성 식각을 이용하여, 제1 소오스/드레인 리세스(150R)의 바닥면 상에 형성된 프리 에피 스페이서(155p)가 제거될 수 있다.
도 43 및 도 44를 참고하면, 등방성 식각을 이용하여, 제1 소오스/드레인 리세스(150R)의 측벽 상에 형성된 프리 에피 스페이서(155p)의 일부가 제거될 수 있다.
이를 통해, 희생 패턴(SC_L) 및 액티브 패턴(ACT_L)으로부터 돌출된 에피 스페이서(155)가 형성될 수 있다.
에피 스페이서(155)가 형성되는 동안, 희생 패턴(SC_L) 및 액티브 패턴(ACT_L)의 일부가 제거되어, 제1 소오스/드레인 리세스(150R)의 제1 방향(D1)으로의 폭이 증가할 수 있다. 도시된 것과 달리, 에피 스페이서(155)가 형성되는 동안, 제1 소오스/드레인 리세스(150R)의 제1 방향(D1)으로의 폭은 증가하지 않을 수 있다.
이어서, 제1 소오스/드레인 리세스(150R) 내에 제1 소오스/드레인 패턴(150)이 형성된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판
105: 필드 절연막
140: 게이트 스페이서 150, 250: 소오스/드레인 패턴
155: 에피 스페이서 AP1, AP2: 활성 패턴
BP1, BP2: 하부 패턴 NS1, NS2: 시트 패턴
140: 게이트 스페이서 150, 250: 소오스/드레인 패턴
155: 에피 스페이서 AP1, AP2: 활성 패턴
BP1, BP2: 하부 패턴 NS1, NS2: 시트 패턴
Claims (10)
- 하부 패턴과, 상기 하부 패턴과 제1 방향으로 이격된 시트 패턴을 포함하는 활성 패턴;
상기 하부 패턴 상에 배치되고, 상기 시트 패턴을 감싸는 게이트 전극을 포함하는 게이트 구조체로, 상기 게이트 전극은 상기 제1 방향과 수직인 제2 방향으로 연장된 게이트 구조체; 및
상기 하부 패턴 상에 배치되고, 상기 시트 패턴과 접촉하는 소오스/드레인 패턴을 포함하고,
상기 시트 패턴 및 상기 소오스/드레인 패턴 사이의 접촉면은 상기 제2 방향으로 제1 폭을 갖고,
상기 시트 패턴은 상기 제2 방향으로 상기 제1 폭보다 큰 제2 폭을 갖는 반도체 장치. - 제1 항에 있어서,
상기 게이트 구조체는 상기 게이트 전극 상에 배치된 게이트 스페이서와, 상기 게이트 전극과 상기 게이트 스페이서 사이에 배치된 게이트 절연막을 포함하고,
상기 게이트 스페이서는 상기 시트 패턴과 상기 제1 방향 및 상기 제2 방향과 수직인 제3 방향으로 중첩되는 반도체 장치. - 제2 항에 있어서,
상기 게이트 구조체는 상기 게이트 절연막 및 상기 게이트 스페이서 사이에서 상기 제2 방향으로 연장된 스페이서 경계선을 포함하고,
상기 시트 패턴은 상기 스페이서 경계선보다 상기 제3 방향으로 돌출된 부분을 포함하지 않는 반도체 장치. - 제2 항에 있어서,
상기 시트 패턴은 상기 시트 패턴의 종단에 배치되고, 상기 제3 방향으로 만입된 에피 트렌치를 더 포함하고,
상기 소오스/드레인 패턴의 일부는 상기 에피 트렌치를 채우는 반도체 장치. - 제1 항에 있어서,
상기 시트 패턴으로부터 상기 제1 방향 및 상기 제2 방향과 수직인 제3 방향으로 돌출된 에피 스페이서를 포함하고,
상기 에피 스페이서는 상기 제3 방향으로 연장된 측벽을 포함하고,
상기 소오스/드레인 패턴은 상기 에피 스페이서의 측벽을 덮는 반도체 장치. - 제5 항에 있어서,
상기 게이트 구조체는 상기 게이트 전극 상에 배치된 게이트 스페이서와, 상기 게이트 전극과 상기 게이트 스페이서 사이에 배치된 게이트 절연막을 포함하고,
상기 게이트 스페이서는 상기 시트 패턴과 상기 제3 방향으로 중첩되지 않는 반도체 장치. - 제5 항에 있어서,
상기 시트 패턴은 상기 시트 패턴의 종단에 배치되고, 상기 제3 방향으로 만입된 에피 트렌치를 더 포함하고,
상기 소오스/드레인 패턴의 일부는 상기 에피 트렌치를 채우는 반도체 장치. - 제1 항에 있어서,
상기 게이트 구조체는 상기 게이트 전극과 상기 소오스/드레인 패턴 사이에 배치된 게이트 절연막을 포함하고,
상기 게이트 절연막은 상기 소오스/드레인 패턴과 접촉하는 반도체 장치. - 하부 패턴과, 상기 하부 패턴과 제1 방향으로 이격된 복수의 시트 패턴을 포함하는 활성 패턴;
상기 하부 패턴 상에 배치되고, 상기 복수의 시트 패턴을 감싸는 게이트 절연막과, 상기 게이트 절연막 상의 게이트 전극과, 상기 게이트 전극의 측벽 상의 게이트 스페이서를 포함하는 게이트 구조체로, 상기 게이트 전극은 상기 제1 방향과 수직인 제2 방향으로 연장된 게이트 구조체; 및
상기 하부 패턴 상에 배치되고, 각각의 상기 시트 패턴 및 상기 게이트 절연막과 접촉하는 소오스/드레인 패턴을 포함하고,
상기 게이트 스페이서는 각각의 상기 시트 패턴과 상기 제1 방향 및 상기 제2 방향과 수직인 제3 방향으로 중첩되고,
각각의 상기 시트 패턴 및 상기 소오스/드레인 패턴 사이의 접촉면은 상기 제2 방향으로 제1 폭을 갖고,
상기 시트 패턴은 상기 제2 방향으로 상기 제1 폭보다 큰 제2 폭을 갖는 반도체 장치. - 하부 패턴과, 상기 하부 패턴과 제1 방향으로 이격된 복수의 시트 패턴을 포함하는 활성 패턴;
상기 하부 패턴 상에 배치되고, 상기 복수의 시트 패턴을 감싸는 게이트 절연막과, 상기 게이트 절연막 상의 게이트 전극과, 상기 게이트 전극의 측벽 상의 게이트 스페이서를 포함하는 게이트 구조체로, 상기 게이트 전극은 상기 제1 방향과 수직인 제2 방향으로 연장된 게이트 구조체;
상기 하부 패턴 상에 배치되고, 각각의 상기 시트 패턴 및 상기 게이트 절연막과 접촉하는 소오스/드레인 패턴; 및
상기 게이트 스페이서와 상기 소오스/드레인 패턴 사이에 배치되고, 상기 제1 방향으로 연장된 에피 스페이서를 포함하고,
상기 에피 스페이서는 각각의 상기 시트 패턴으로부터 상기 제1 방향 및 상기 제2 방향과 수직은 제3 방향으로 돌출되고, 각각의 상기 시트 패턴 및 상기 게이트 절연막과 접촉하는 반도체 장치.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200170073A KR20220080855A (ko) | 2020-12-08 | 2020-12-08 | 반도체 장치 |
US17/533,719 US11990552B2 (en) | 2020-12-08 | 2021-11-23 | Semiconductor devices |
CN202111493819.2A CN114725201A (zh) | 2020-12-08 | 2021-12-08 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200170073A KR20220080855A (ko) | 2020-12-08 | 2020-12-08 | 반도체 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20220080855A true KR20220080855A (ko) | 2022-06-15 |
Family
ID=81849519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200170073A KR20220080855A (ko) | 2020-12-08 | 2020-12-08 | 반도체 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11990552B2 (ko) |
KR (1) | KR20220080855A (ko) |
CN (1) | CN114725201A (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102670495B1 (ko) * | 2019-12-18 | 2024-05-29 | 삼성전자주식회사 | 반도체 장치 |
KR20240010913A (ko) * | 2022-07-18 | 2024-01-25 | 삼성전자주식회사 | 반도체 장치 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9741811B2 (en) * | 2014-12-15 | 2017-08-22 | Samsung Electronics Co., Ltd. | Integrated circuit devices including source/drain extension regions and methods of forming the same |
US9853129B2 (en) | 2016-05-11 | 2017-12-26 | Applied Materials, Inc. | Forming non-line-of-sight source drain extension in an nMOS finFET using n-doped selective epitaxial growth |
US10541318B2 (en) | 2017-04-28 | 2020-01-21 | International Business Machines Corporation | Prevention of extension narrowing in nanosheet field effect transistors |
US10431696B2 (en) | 2017-11-08 | 2019-10-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of semiconductor device structure with nanowire |
US10355102B2 (en) | 2017-11-15 | 2019-07-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of manufacturing the same |
US10553679B2 (en) | 2017-12-07 | 2020-02-04 | International Business Machines Corporation | Formation of self-limited inner spacer for gate-all-around nanosheet FET |
US10672870B2 (en) * | 2018-07-16 | 2020-06-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
US11043578B2 (en) | 2018-08-30 | 2021-06-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Nanowire stack GAA device with inner spacer |
US10756175B2 (en) * | 2018-09-18 | 2020-08-25 | International Business Machines Corporation | Inner spacer formation and contact resistance reduction in nanosheet transistors |
KR20210032845A (ko) | 2019-09-17 | 2021-03-25 | 삼성전자주식회사 | 집적회로 소자 및 이의 제조 방법 |
-
2020
- 2020-12-08 KR KR1020200170073A patent/KR20220080855A/ko unknown
-
2021
- 2021-11-23 US US17/533,719 patent/US11990552B2/en active Active
- 2021-12-08 CN CN202111493819.2A patent/CN114725201A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN114725201A (zh) | 2022-07-08 |
US20220181500A1 (en) | 2022-06-09 |
US11990552B2 (en) | 2024-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20240063306A1 (en) | Semiconductor devices | |
US20220181459A1 (en) | Semiconductor device | |
KR20220086217A (ko) | 반도체 장치 | |
US11990552B2 (en) | Semiconductor devices | |
KR20220130352A (ko) | 반도체 장치 | |
US20240194789A1 (en) | Semiconductor devices | |
US20220406892A1 (en) | Semiconductor device | |
US20230207654A1 (en) | Semiconductor device and method for fabricating the same | |
US20230411529A1 (en) | Semiconductor device and method for fabricating the same | |
EP4135049A1 (en) | Nanosheet semiconductor device with reduced phosphor diffusion | |
US20230326964A1 (en) | Semiconductor devices and methods for fabricating the same | |
US20230058991A1 (en) | Semiconductor device | |
US20230207627A1 (en) | Semiconductor devices and methods for manufacturing the same | |
US20240096954A1 (en) | Semiconductor device and method for manufacturing the same | |
US20240105773A1 (en) | Semiconductor device | |
US20240194786A1 (en) | Semiconductor device | |
US20230122379A1 (en) | Semiconductor device and method for manufacturing the same | |
EP4207263A1 (en) | Multi gate semiconductor device | |
US20230070925A1 (en) | Semiconductor device and method of fabricating the same | |
KR20220080664A (ko) | 반도체 장치 | |
KR20230097935A (ko) | 반도체 장치 및 이의 제조 방법 | |
KR20230174443A (ko) | 반도체 장치 및 이의 제조 방법 | |
KR20230174835A (ko) | 반도체 장치 | |
KR20240086277A (ko) | 반도체 장치 | |
KR20240059198A (ko) | 반도체 장치 |