KR20230096772A - 화학적 처리 없는 나노트랜스퍼 수행 방법 - Google Patents

화학적 처리 없는 나노트랜스퍼 수행 방법 Download PDF

Info

Publication number
KR20230096772A
KR20230096772A KR1020210186617A KR20210186617A KR20230096772A KR 20230096772 A KR20230096772 A KR 20230096772A KR 1020210186617 A KR1020210186617 A KR 1020210186617A KR 20210186617 A KR20210186617 A KR 20210186617A KR 20230096772 A KR20230096772 A KR 20230096772A
Authority
KR
South Korea
Prior art keywords
substrate body
metal layer
mold
transferred
substrate
Prior art date
Application number
KR1020210186617A
Other languages
English (en)
Inventor
정준호
조지준
황순형
전소희
김문호
신상호
Original Assignee
한국기계연구원
난양 테크놀러지컬 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원, 난양 테크놀러지컬 유니버시티 filed Critical 한국기계연구원
Priority to KR1020210186617A priority Critical patent/KR20230096772A/ko
Priority to PCT/KR2022/021119 priority patent/WO2023121367A1/ko
Publication of KR20230096772A publication Critical patent/KR20230096772A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 일 실시예에 따른 나노트랜스퍼 수행 방법은, 기판에 나노트랜스퍼를 수행하는 방법에 있어서, (a) 하면에 설정 패턴에 대응하도록 몰드 돌출부가 형성된 폴리머 몰드가 준비되는 단계; (b) 금속이 폴리머 몰드의 하면에 증착되어, 금속층이 몰드 돌출부를 따라 형성되는 단계; (c) 폴리머 몰드가 소정의 온도에서 기판 몸체의 상면에 위치되어 기판 몸체를 소정의 시간 동안 소정의 압력으로 가압하여, 금속층이 설정 패턴을 따라 기판 몸체의 상면에 전사되는 단계; 및 (d) 폴리머 몰드가 기판 몸체로부터 이격되어, 기판 몸체의 상면에 전사된 금속층으로부터 이격되는 단계를 포함하는 것을 특징으로 할 수 있다.

Description

화학적 처리 없는 나노트랜스퍼 수행 방법{Method for performing nanotransfer without chemical treatment}
본 발명은 나노트랜스퍼 수행 방법에 관한 것으로서, 보다 상세하게는, 화학적 처리 없이 간단하면서 저렴하게 기판에 금속 패턴을 형성할 수 있도록 하는 화학적 처리 없는 나노트랜스퍼 수행 방법에 관한 것이다.
일반적으로 다양한 리소그래피 기술, 예컨대, 나노 스피어 리소그래피(nanosphere lithography), 포토 리소그래피(photo lithography), 간섭 리소그래피(interference lithography) 및 이-빔 리소그래피(e-beam lithography)는 후속적인 금속 보조 화학 에칭(metal-assisted chemical etching (MacEtch))을 위하여 바람직한 금속 촉매를 반도체의 기판의 상면에 형성하는 데에 광범위하게 이용되어 왔다. 이러한 리소그래피 방법들은 높은 비용과 시간 소모적인 공정, 제한된 크기의 패터닝가능하면서 결함이 없는 영역, 및 금속 보조 화학 에칭의 채택을 제한하는 패터닝, 금속 증착, 및 리프트-오프(lift-off) 공정을 포함하는 복잡한 공정 등과 같은 단점을 갖는다. 따라서, 나노 구조물 과학 및 기술을 발전시키기 위하여, 상기와 같은 단점을 극복하는 것이 중요하다.
최근에는 새로운 리소그래피 방법, 예컨대, 콜로이드 리소그래피(colloidal lithography) 및 팁-기반 리소그래피(tip-based lithography)를 기반으로 한 금속 보조 화학 에칭은 패터닝된 금속 촉매의 품질(즉, 균일성 및 연속성)에 따른 정확하게 제어된 직경을 갖는 실리콘(Si) 나노 와이어(NW) 어레이의 가공을 가능하게 하였다. 하지만, 금속 패터닝 공정 동안에 결함, 예컨대 입자 경계 및 누락된 구체의 형성으로 인해 콜로이드 리소그래피를 이용하여 웨이퍼-스케일로 고품질의 금속 나노 패턴들을 획득하는 것이 어렵다. 또한, 팁-기반 리소그래피는 낮은 패터닝 효율 및 (1㎠의 최대 면적을 갖는) 제한된 패턴 면적을 겪는다. 따라서, 웨이퍼-스케일로 고품질의 금속 나노 패턴과, 양호한 균일성 및 제어가능성을 갖는 실리콘 나노 구조물 어레이의 추가적인 형성을 실현할 수 있는 새로운 리소그래피 방법에 대한 요구가 존재하고 있는 실정이다.
본 발명의 기술적 사상에 따른 나노트랜스퍼 수행 방법이 이루고자 하는 기술적 과제는, 화학적 표면 처리, 화학적 접착층, 화학적 용매 등과 같은 화학적 처리 없이도 금속 패턴을 기판에 견고하게 전사할 수 있도록 하는 나노트랜스퍼 수행 방법을 제공하는 것이다.
또한, 본 발명의 기술적 사상에 따른 나노트랜스퍼 수행 방법이 이루고자 하는 기술적 과제는, 금속 패턴을 간단하면서 저렴한 비용으로 결함없이 기판에 전사할 수 있도록 하는 나노트랜스퍼 수행 방법을 제공하는 것이다.
또한, 본 발명의 기술적 사상에 따른 나노트랜스퍼 수행 방법이 이루고자 하는 기술적 과제는, 기판에 전사된 금속 패턴에 따라 용이하게 나노 구조체를 형성할 수 있도록 하는 나노트랜스퍼 수행 방법을 제공하는 것이다.
또한, 본 발명의 기술적 사상에 따른 나노트랜스퍼 수행 방법이 이루고자 하는 기술적 과제는, 상대적으로 넓은 면적에 걸쳐 나노 구조체를 기판에 형성할 수 있도록 하는 나노트랜스퍼 수행 방법을 제공하는 것이다.
본 발명의 기술적 사상에 따른 나노트랜스퍼 수행 방법이 이루고자 하는 기술적 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제는 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상에 의한 일 실시예에 따른 나노트랜스퍼 수행 방법은, 기판에 나노트랜스퍼를 수행하는 방법에 있어서, (a) 하면에 설정 패턴에 대응하도록 몰드 돌출부가 형성된 폴리머 몰드가 준비되는 단계; (b) 금속이 폴리머 몰드의 하면에 증착되어, 금속층이 몰드 돌출부를 따라 형성되는 단계; (c) 폴리머 몰드가 소정의 온도에서 기판 몸체의 상면에 위치되어 기판 몸체를 소정의 시간 동안 소정의 압력으로 가압하여, 금속층이 설정 패턴을 따라 기판 몸체의 상면에 전사되는 단계; 및 (d) 폴리머 몰드가 기판 몸체로부터 이격되어, 기판 몸체의 상면에 전사된 금속층으로부터 이격되는 단계를 포함하는 것을 특징으로 할 수 있다.
또한, 소정의 온도는 160℃ 내지 200℃이고, 소정의 압력은 3bar 내지 6bar이며, 소정의 시간은 1분 내지 10분일 수 있다.
또한, 금속층은 20㎚ 내지 40㎚의 두께를 가질 수 있다.
또한, 기판 몸체는 실리콘, 게르마늄 또는 갈륨비소 중 적어도 하나를 포함하고, 금속은 금, 은 또는 백금을 포함할 수 있다.
또한, (d) 단계는, 폴리머 몰드가 23℃ 내지 28℃의 온도에서 0.9분 내지 1.1분 동안 냉각된 이후에 기판 몸체로부터 이격되는 단계를 포함할 수 있다.
또한, 방법은, (d) 단계 이후에, 에칭 용액이 기판 몸체의 상면에 도포되어, 기판 몸체에서 금속층에 대응되는 부분이 제거되고, 금속층에 대응되지 않는 부분이 나노 구조체들로 생성되는 단계를 더 포함할 수 있다.
또한, 에칭 용액은 불산 또는 황산을 포함하는 산, 과산화수소 또는 과망간산칼륨을 포함하는 산화제, 이소프로필 알코올 및 탈이온수를 포함할 수 있다.
또한, (c) 단계에서, 기판 몸체의 상면은 화학적 처리가 이루어지지 않는 상태일 수 있다.
본 발명의 기술적 사상에 의한 일 실시예에 따른 나노트랜스퍼 수행 방법은, 기판에 나노트랜스퍼를 수행하는 방법에 있어서, (a) 하면에 설정 패턴에 대응하도록 몰드 돌출부가 형성된 폴리머 몰드가 준비되는 단계; (b) 금이 폴리머 몰드의 하면에 증착되어, 금속층이 몰드 돌출부를 따라 형성되는 단계; (c) 폴리머 몰드가 160℃ 내지 200℃에서 실리콘으로 이루어진 기판 몸체의 상면에 위치되어 기판 몸체를 1분 내지 10분 동안 3bar 내지 6bar로 가압하여, 금속층이 설정 패턴을 따라 기판 몸체의 상면에 전사되는 단계; 및 (d) 폴리머 몰드가 23℃ 내지 28℃의 온도에서 0.9분 내지 1.1분 동안 냉각된 이후에 기판 몸체로부터 이격되어, 기판 몸체의 상면에 전사된 금속층으로부터 이격되는 단계를 포함할 수 있다.
본 발명의 기술적 사상에 의한 일 실시예에 따른 기판은, 실리콘, 게르마늄 또는 갈륨비소 중 적어도 하나를 포함한 기판 몸체; 및 기판 몸체의 상면에서 설정 패턴으로 전사된 금속층을 포함하되, 기판 몸체와 금속층은 물리적으로 결합된 것을 특징으로 할 수 있다.
또한, 금속층의 하면의 원자들이 기판 몸체의 상면의 원자들 사이에 삽입되어 금속층을 기판 몸체의 상면에 물리적으로 결합시키고, 금속층은 기판 몸체의 상면에 전사될 수 있다.
본 발명의 기술적 사상에 의한 일 실시예에 따른 기판은, 하면에 설정 패턴에 대응하도록 몰드 돌출부가 형성된 폴리머 몰드가 준비되는 단계; 금속이 폴리머 몰드의 하면에 증착되어, 금속층이 몰드 돌출부를 따라 형성되는 단계; 폴리머 몰드가 소정의 온도에서 기판 몸체의 상면에 위치되어 기판 몸체를 소정의 시간 동안 소정의 압력으로 가압하여, 금속층이 설정 패턴을 따라 기판 몸체의 상면에 전사되는 단계; 폴리머 몰드가 기판 몸체로부터 이격되어, 기판 몸체의 상면에 전사된 금속층으로부터 이격되는 단계; 및 에칭 용액이 금속층이 전사된 기판 몸체의 상면에 도포되는 단계를 포함하는 나노트랜스퍼 수행 방법에 의해 제조될 수 있다.
본 발명의 기술적 사상에 의한 일 실시예에 따른 기판에 나노트랜스퍼를 수행하기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 매체는, 하면에 설정 패턴에 대응하도록 몰드 돌출부가 형성된 폴리머 몰드가 준비되는 단계; 금속이 폴리머 몰드의 하면에 증착되어, 금속층이 몰드 돌출부를 따라 형성되는 단계; 폴리머 몰드가 소정의 온도에서 기판 몸체의 상면에 위치되어 기판 몸체를 소정의 시간 동안 소정의 압력으로 가압하여, 금속층이 설정 패턴을 따라 기판 몸체의 상면에 전사되는 단계; 폴리머 몰드가 기판 몸체로부터 이격되어, 기판 몸체의 상면에 전사된 금속층으로부터 이격되는 단계; 및 에칭 용액이 금속층이 전사된 기판 몸체의 상면에 도포되는 단계를 실행하기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 매체일 수 있다.
본 발명의 기술적 사상에 의한 실시예들에 따른 나노트랜스퍼 수행 방법은 하기와 같은 효과를 가진다.
(1) 금속 패턴이 화학적 표면 처리, 화학적 접착층, 화학적 용매 등과 같은 화학적 처리없이 기판에 견고하게 전사될 수 있다.
(2) 금속 패턴이 간단하면서 저렴한 비용으로 결함없이 기판에 전사될 수 있다.
(3) 나노 구조체가 기판에 전사된 금속 패턴에 따라 용이하게 형성될 수 있다.
(4) 나노 구조체가 상대적으로 넓은 면적에 걸쳐 기판에 형성될 수 있다.
다만, 본 발명의 일 실시예에 따른 나노트랜스퍼 수행 방법이 달성할 수 있는 효과는 이상에서 언급한 것들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 명세서에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일 실시예에 따른 나노트랜스퍼 수행 방법을 도시하는 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 나노트랜스퍼 수행 방법의 단계들의 각각을 개략적으로 도시하는 도면들이다.
도 3는 본 발명의 일 실시예에 따른 나노트랜스퍼 수행 방법을 통해 금속층을 패턴 형태로 기판 몸체에 전사한 모습을 도시하는 SEM 이미지들이다.
도 4는 본 발명의 일 실시예에 따른 나노트랜스퍼 수행 방법에서 폴리머 몰드의 온도 및 금속의 두께에 따른 금속층의 전사 상태를 도시하는 이미지들이다.
도 5는 본 발명의 일 실시예에 따른 나노트랜스퍼 수행 방법을 통해 기판 몸체의 상면에 형성된 나노 구조체들을 도시하는 SEM 이미지들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명은 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제 1, 제 2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.
또한, 본 명세서에서, 일 구성요소가 다른 구성요소와 "연결된다" 거나 "접속된다" 등으로 언급된 때에는, 상기 일 구성요소가 상기 다른 구성요소와 직접 연결되거나 또는 직접 접속될 수도 있지만, 특별히 반대되는 기재가 존재하지 않는 이상, 중간에 또 다른 구성요소를 매개하여 연결되거나 또는 접속될 수도 있다고 이해되어야 할 것이다.
또한, 본 명세서에서 '~부'로 표현되는 구성요소는 2개 이상의 구성요소가 하나의 구성요소로 합쳐지거나 또는 하나의 구성요소가 보다 세분화된 기능별로 2개 이상으로 분화될 수도 있다. 또한, 이하에서 설명할 구성요소 각각은 자신이 담당하는 주기능 이외에도 다른 구성요소가 담당하는 기능 중 일부 또는 전부의 기능을 추가적으로 수행할 수도 있으며, 구성요소 각각이 담당하는 주기능 중 일부 기능이 다른 구성요소에 의해 전담되어 수행될 수도 있음은 물론이다.
이하, 본 발명의 기술적 사상에 의한 실시예들을 차례로 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 나노트랜스퍼 수행 방법을 도시하는 흐름도이고, 도 2는 본 발명의 일 실시예에 따른 나노트랜스퍼 수행 방법의 단계들의 각각을 개략적으로 도시하는 도면들이며, 도 3는 본 발명의 일 실시예에 따른 나노트랜스퍼 수행 방법을 통해 금속층을 패턴 형태로 기판 몸체에 전사한 모습을 도시하는 SEM 이미지들이고, 도 4는 본 발명의 일 실시예에 따른 나노트랜스퍼 수행 방법에서 폴리머 몰드의 온도 및 금속의 두께에 따른 금속층의 전사 상태를 도시하는 이미지들이며, 도 5는 본 발명의 일 실시예에 따른 나노트랜스퍼 수행 방법을 통해 기판 몸체의 상면에 형성된 나노 구조체들을 도시하는 SEM 이미지들이다.
도 1과 도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 나노트랜스퍼 수행 방법은 기판 몸체(10)에 박막 형상의 금속층(20)을 설정 패턴으로 전사하고, 나노 구조체(11)를 기판 몸체(10)에 형성하는 데에 있어 전사된 금속층(20)을 촉매로써 이용할 수 있도록 한다.
본 실시예의 기판 몸체(10)는 소정의 두께를 가지면서 실리콘(Si), 게르마늄(Ge) 및 갈륨비소(GaAs) 중 적어도 하나를 포함할 수 있고, 바람직하게는 실리콘을 포함할 수 있다. 여기서, 기판 몸체(10)는 2인치, 4인치, 6인치, 8인치, 12인치 등의 직경을 갖는 원형 판 형상으로 이루어질 수 있다.
또한, 금속층(20)은 금(Au), 은(Ag) 또는 백금(Pt)을 포함할 수 있고, 바람직하게는 금을 포함할 수 있다. 이러한 금속층(20)은 복수 개의 라인들이 일정하고 평행하게 이격된 패턴(즉, 라인 패턴), 복수 개의 홀(예를 들어, 원형홀, 크로스홀, 직사각형홀 등)들이 일정하게 이격된 패턴(즉, 메쉬 패턴), 복수 개의 도트(예를 들어, 원형 도트, 직사각형 도트, 크로스 도트 등)들이 일정하게 이격된 패턴(즉, 도트 패턴) 등과 같은 다양한 설정 패턴으로 형성될 수 있다.
우선, 폴리머 몰드(30)가 준비되는 단계(S101)가 이루어질 수 있다. S101 단계의 폴리머 몰드(30)는 폴리머 재료로 이루어진 판 형상으로 이루어질 수 있다. 또한, 폴리머 몰드(30)의 하면에는 몰드 돌출부(31)가 돌출 형성되고, 몰드 돌출부(31)는 기판 몸체(10)에 전사하고자 하는 금속층(20)의 패턴에 대응하도록 위치될 수 있고 각각 동일한 높이를 가질 수 있다(도 2(a) 참조). 몰드 돌출부(31)는 폴리머 몰드(30)와 동일한 재료로 이루어질 수 있다.
또한, 폴리머 몰드(30)의 하면은 기판 몸체(10)의 상면에 대응되는 형상 및 크기를 가질 수 있다.
이어서, 금속이 폴리머 몰드(30)의 하면에 증착되는 단계(S102)가 이루어질 수 있다. S102 단계에서, 금속은 몰드 돌출부(31)의 하면 및 몰드 돌출부(31) 사이의 폴리머 몰드(30)의 하면에 증착될 수 있다. 몰드 돌출부(31)로 인하여, 폴리머 몰드(30)에서 금속층(20)은 단차를 가질 수 있다. 여기서, 금속층(20)은 몰드 돌출부(31)에 대응하도록 설정 패턴으로 형성될 수 있다(도 2(b) 참조). 또한, 금속층(20)은 폴리머 몰드(30)에서 20㎚ 내지 40㎚, 바람직하게는 20㎚의 두께를 갖는 박막 형상으로 증착될 수 있다.
한편, 몰드 돌출부(31)는 폴리머 몰드(30)의 하면에 직접 증착되는 금속층(20)의 두께보다 큰 높이를 갖는 것이 바람직할 수 있고, 몰드 돌출부(31)에 증착되는 금속층(20) 및 몰드 돌출부(31) 사이의 폴리머 몰드(30)의 하면에 증착되는 금속층(20)은 상호 간에 이격될 수 있다.
이어서, 폴리머 몰드(30)가 기판 몸체(10)의 상면에 위치되고, 금속층(20)이 설정 패턴으로 기판 몸체(10)의 상면에 전사되는 단계(S103)가 이루어질 수 있다. S103 단계에서, 기판 몸체(10)의 상면은 화학적 표면 처리, 화학적 접착층, 화학적 용매 등과 같은 화학적 처리가 이루어지지 않은 상태이고, 폴리머 몰드(30)의 몰드 돌출부(31)에 증착된 금속층(20)은 기판 몸체(10)의 상면에 직접 접촉될 수 있다(도 2(c) 참조).
또한, 폴리머 몰드(30)는 160℃ 내지 200℃의 온도를 갖도록 가열되고 1분 내지 10분 동안 3bar 내지 6bar의 압력으로 기판 몸체(10)의 상면을 가압할 수 있다. 이로 인해, 금속층(20)은 기판 몸체(10)에 물리적으로 결합될 수 있어, 폴리머 몰드(30)의 몰드 돌출부(31)에 대응하도록 설정 패턴으로 기판 몸체(10)에 전사될 수 있다.
한편, 폴리머 몰드(30)가 1분보다 짧은 시간 동안 기판 몸체(10)의 상면을 가압하면, 금속층(20)은 견고하게 기판 몸체(10)에 전사되지 않을 수 있는 반면에, 폴리머 몰드(30)가 10분보다 긴 시간 동안 기판 몸체(10)의 상면을 가압하면, 금속층(20)은 변형되어 균일하지 않는 두께로 기판 몸체(10)의 상면에 전사될 수 있다.
또한, 폴리머 몰드(30)가 3bar보다 낮은 압력으로 기판 몸체(10)의 상면을 가압하면, 금속층(20)은 견고하게 기판 몸체(10)에 전사되지 않을 수 있는 반면에, 폴리머 몰드(30)가 6bar보다 높은 압력으로 기판 몸체(10)의 상면을 가압하면, 금속층(20)은 변형되어 균일하지 않는 두께로 기판 몸체(10)의 상면에 전사될 수 있다.
특히, 금속층(20)과 기판 몸체(10) 사이에는 다음과 같이 물리적 결합이 이루어질 수 있다.
S103 단계에서, 기판 몸체(10)의 상면의 원자들 사이에 금속층(20)의 하면의 원자가 삽입되어, 금속층(20)은 기판 몸체(10)에 물리적으로 결합되어 전사될 수 있다.
또한, 금속층(20)의 상면과 기판 몸체(10)의 하면 사이에는 고유 산화물(native oxide)이 생성될 수 있고, 금속층(20)과 고유 산화물 사이에는 공융 결합력(Eutectic bonding force)이 작용함으로써, 금속층(20)은 기판 몸체(10)에 물리적으로 결합되어 전사될 수 있다.
또한, 폴리머 몰드(30)와 금속층(20) 사이에는 물리적 흡수력(physical absorption force)가 작용할 수 있다. 이러한 물리적 흡수력은 금속층(20)과 기판 몸체(10) 사이에서 작용할 수 있는 공융 결합력(Eutectic bonding force)보다 작을 수 있다.
이어서, 폴리머 몰드(30)가 기판 몸체(10)로부터 이격되는 단계(S104)가 이루어질 수 있다. S104 단계에서, 폴리머 몰드(30)와 금속층(20) 사이의 물리적 흡수력(physical absorption force)은 금속층(20)과 기판 몸체(10) 사이의 공융 결합력(Eutectic bonding force)보다 작기에, 폴리머 몰드(30)는 금속층(20)으로부터 용이하게 분리될 수 있고, 금속층(20)은 기판 몸체(10)에 물리적으로 결합되어 전사된 상태로 유지될 수 있다. 즉, 금속층(20)은 패턴으로 기판 몸체(10)의 상면에 위치될 수 있다(도 2(d) 참조).
또한, S104 단계는 폴리머 몰드(30)가 23℃ 내지 28℃, 바람직하게는 25℃의 온도에서 0.9분 내지 1.1분, 바람직하게는 1분동안 냉각된 상태에서 이루어질 수 있다. 이로 인해, 폴리머 몰드(30)는 보다 용이하게 금속층(20)으로부터 분리될 수 있다.
한편, 도 3에 도시된 바와 같이, 금속층(20)은 기판 몸체(10)에 전사될 수 있다. 도 3에서 금속층(20)은 금을 포함하되, 다양하게 라인 패턴, 메쉬 패턴 및 도트 패턴 등과 같은 다양한 패턴으로 전사될 수 있다.
도 3(a)에서 패턴은 100㎚의 폭 및 100㎚의 간격을 갖는 라인들일 수 있고(도 3(a)의 (1) 참조), 200㎚의 폭 및 200㎚의 간격을 갖는 라인들일 수 있으며(도 3(a)의 (2) 참조), 400㎚의 폭 및 200㎚의 간격을 갖는 라인들일 수 있고(도 3(a)의 (3) 참조), 600㎚의 폭 및 200㎚의 간격을 갖는 라인들일 수 있다(도 3(a)의 (4) 참조). 또한, 도 3(b) 및 도 3(c)에서 패턴은 100㎚의 직경 및 300㎚의 피치를 갖는 원형 홀들일 수 있고(도 3(b)의 (1) 참조), 200㎚의 직경 및 400㎚의 피치를 갖는 원형 홀들일 수 있으며(도 3(b)의 (2) 참조), 400㎚의 직경 및 800㎚의 피치를 갖는 원형 홀들일 수 있고(도 3(b)의 (3) 참조), 750㎚의 직경 및 1500㎚의 피치를 갖는 원형 홀들 일 수 있으며(도 3(b)의 (4) 참조), 800㎚의 폭, 800㎚의 길이 및 1000㎚의 피치를 갖는 사각형 홀들일 수 있고(도 3(c)의 (1) 참조), 1.4㎛의 폭, 1.8㎛의 길이를 갖는 크로스 홀들일 수 있다(도 3(c)의 (2) 참조). 또한, 도 3(c)에서 패턴은 1.4㎛의 폭, 1.8㎛의 길이를 갖는 크로스 도트들일 수 있고(도 3(c)의 (3) 참조), 800㎚의 폭, 800㎚의 길이 및 1000㎚의 피치를 갖는 사각형 도트들일 수 있다(도 3(c)의 (4) 참조).
또한, 도 4에 도시된 바와 같이, 폴리머 몰드(30)는 상이한 온도 및 상이한 두께의 금속층(20)을 증착한 상태에서, 3bar의 압력으로 5분 동안 기판 몸체(10)의 상면을 가압하여, 기판 몸체(10)의 상면에 금속층(20)을 패턴으로 전사하였다. 여기서, 기판 몸체(10)는 실리콘을 포함하였고, 금속층(20)은 금을 포함하였다.
160℃의 온도에서 폴리머 몰드(30)는 20㎚의 두께로 증착된 금속층(20)의 99.7%를 기판 몸체(10)에 전사하였고, 30㎚의 두께로 증착된 금속층(20)의 67.55%를 기판 몸체(10)에 전사하였으며, 40㎚의 두께로 증착된 금속층(20)의 3.16%를 기판 몸체(10)에 전사하였다. 또한, 180℃의 온도에서 폴리머 몰드(30)는 20㎚의 두께로 증착된 금속층(20)의 99.99%를 기판 몸체(10)에 전사하였고, 30㎚의 두께로 증착된 금속층(20)의 99.39%를 기판 몸체(10)에 전사하였으며, 40㎚의 두께로 증착된 금속층(20)의 55.43%를 기판 몸체(10)에 전사하였다. 또한, 200℃의 온도에서 폴리머 몰드(30)는 20㎚의 두께로 증착된 금속층(20)의 99.99%를 기판 몸체(10)에 전사하였고, 30㎚의 두께로 증착된 금속층(20)의 99.85%를 기판 몸체(10)에 전사하였으며, 40㎚의 두께로 증착된 금속층(20)의 74.09%를 기판 몸체(10)에 전사하였다.
금속층(20)은 폴리머 몰드(30)에 20㎚의 두께로 증착된 경우, 160℃ 내지 200℃의 온도를 갖는 폴리머 몰드(30)를 통해 기판 몸체(10)에 전체적으로 전사되는 것으로 확인될 수 있다. 또한, 폴리머 몰드(30)는 180℃ 내지 200℃의 온도에서 20㎚의 두께로 증착된 경우뿐 아니라, 30㎚의 두께로 증착된 경우 및 40㎚의 두께로 증착된 경우의 금속층(20)을 기판 몸체(10)에 전체적으로 전사할 수 있다.
따라서, 금속층(20)은 폴리머 몰드(30)에 20㎚의 두께로 증착되는 것이 바람직할 수 있고, 폴리머 몰드(30)는 200℃의 온도에서 20㎚ 내지 40㎚의 두께로 증착된 금속층(20)을 안정적으로 기판 몸체(10)에 패턴으로 전사할 수 있다.
한편, 금속층(20)이 전사된 기판 몸체(10)가 아세톤 용액에 침지된 상태에서 30분 내지 120분 동안 초음파 처리될 때, 금속층(20)은 손상 없이 기판 몸체(10)에 전사된 상태로 유지될 수 있다. 즉, 본 실시예에서 금속층(20)은 견고하게 기판 몸체(10)에 전사될 수 있다.
본 실시예의 나노트랜스퍼 수행 방법은 기판 몸체(10)에 금속층(20)을 패턴으로 전사하는 데에 있어 압력, 온도 및 시간 등과 같은 조건만을 제어하여 기판 몸체(10)에 물리적으로 결합시켜, 기판 몸체(10)에 대한 금속층(20)의 견고한 전사를 구현할 수 있다. 이로 인해, 본 실시예의 나노트랜스퍼 수행 방법은 종래에 적용되는 화학적 표면 처리, 화학적 접착층, 화학적 용매 등과 같은 화학적 처리 없이도 금속층(20)을 기판 몸체(10)에 물리적으로 결합하여 전사할 수 있다.
또한, 본 실시예의 나노 트랜스퍼 수행 방법은 압력, 온도 및 시간 등과 같은 조건만을 제어하는 간단하면서도 저렴한 비용으로 구현가능한 공정을 통해 금속층(20)을 기판 몸체(10)에 전사하면서, 패턴으로 전사된 금속층(20)의 결함을 방지할 수도 있다.
한편, 본 실시예의 나노트랜스퍼 수행 방법은 에칭 용액이 기판 몸체(10)에 적용되는 단계(S105)가 이루어질 수 있다.
S105 단계는 S104 단계 이후에 이루어지되, 기판 몸체(10)에는 금속층(20)이 설정 패턴으로 전사된 상태이다. 여기서, 에칭 용액은 불산(HF) 또는 황산(H2SO4)인 산, 과산화수소(H2O2) 또는 과망간산칼륨(KMnO2)인 산화제, 이소프로필 알코올, 및 탈이온수(deionized water)를 포함할 수 있다.
한편, 기판 몸체(10)가 에칭 용액에 침지됨으로써, 에칭 용액은 기판 몸체(10)에 적용될 수 있다(도 2(e) 참조). 기판 몸체(10)에서 패턴으로 전사된 금속층(20)은 에칭 용액에 대하여 촉매로써 작용하고, 기판 몸체(10)에서 금속층(20)에 대응되는 부분은 제거될 수 있다.
상기와 같은 S105 단계를 통해 기판 몸체(10)에는 나노 구조체(11)들이 형성될 수 있고, 나노 구조체(11)들은 패턴으로 위치된 금속층(20)들 사이에 형성될 수 있다(도 2(f) 참조).
앞서 언급된 바와 같이, 금속층(20)이 기판 몸체(10)에 물리적으로 결합되어 견고하게 전사된 상태이기에, 금속층(20)은 에칭 용액에 의해 기판 몸체(10)로부터 분리되지 않고 안정적으로 에칭 용액에 대한 촉매로 작용하여 나노 구조체(11)를 형성하는 이용될 수 있다.
도 5에 도시된 바와 같이, 금속층(20)의 패턴을 따라 나노 구조체(11)는 나노 와이어, 나노 벽 등과 같은 형태로 기판 몸체(10)에 형성될 수 있다. 예를 들어, 나노 구조체(11)는 100㎚의 직경 및 2.5㎛의 높이를 갖는 나노 와이어들일 수 있고(도 5(1) 참조), 200㎚의 직경 및 6㎛의 높이를 갖는 나노 와이어들일 수 있으며(도 5(2) 참조), 400㎚의 직경 및 12㎛의 높이를 갖는 나노 와이어들일 수 있고(도 5(3) 참조), 100㎚의 폭 및 2㎛의 높이를 갖는 나노 월들일 수 있고(도 5(4) 참조). 여기서, 나노 구조체(11)들은 20:1 내지 30:1의 높은 종횡비를 갖도록 균일하게 형성되었다. 또한, 금속층(20)은 에칭 용액에 대한 촉매로써 이용되는 동안 최소한의 굽힘으로 손상되지 않고, 균일하게 나노 구조체(11)들을 형성하는 데에 이용되었다.
S104 단계를 통해 금속층(20)은 균일한 두께를 갖는 설정 패턴으로 기판 몸체(10)에 전사될 수 있다. 이로 인해, 금속층(20)은 기판 몸체(10)에 대하여 균일하게 에칭 용액에 대한 촉매로써 작용하여, 나노 구조체(11)들은 전체적으로 균일한 높이를 갖도록 형성될 수 있다. 따라서, 본 실시예의 나노트랜스퍼 수행 방법은 나노 구조체를 기판에 전사된 금속층을 따라 균일하고 정교하게 형성되도록 할 수 있다.
본 실시예의 나노트랜스퍼 수행 방법을 통해 나노 구조체(11)를 갖는 기판(10)은 포토디텍터(PD: photodetector), 연료 전지 등에 적용될 수 있다.
본 발명의 일 실시예에 따른 프로그램을 기록한 컴퓨터로 읽을 수 있는 매체는, 기판에 나노트랜스퍼를 수행하기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 매체이며, 하면에 설정 패턴에 대응하도록 몰드 돌출부(31)가 형성된 폴리머 몰드(30)가 준비되는 단계; 금속이 폴리머 몰드(30)의 하면에 증착되어, 금속층(20)이 몰드 돌출부(31)를 따라 형성되는 단계; 폴리머 몰드(31)가 소정의 온도(예를 들어, 160℃ 내지 200℃)에서 기판 몸체(10)의 상면에 위치되어 기판 몸체(10)를 소정의 시간(예를 들어, 1분 내지 10분) 동안 소정의 압력(예를 들어, 3bar 내지 6bar)으로 가압하여, 금속층(20)이 설정 패턴을 따라 기판 몸체(10)의 상면에 전사되는 단계; 폴리머 몰드(30)가 기판 몸체(10)로부터 이격되어, 기판 몸체(10)의 상면에 전사된 금속층으로부터 이격되는 단계; 및 에칭 용액이 금속층(20)이 전사된 기판 몸체(10)의 상면에 도포되는 단계를 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 매체일 수 있다.
이상 본 명세서에서 설명한 기능적 동작과 본 주제에 관한 실시형태들은 본 명세서에서 개시한 구조들 및 그들의 구조적인 등가물을 포함하여 디지털 전자 회로나 컴퓨터 소프트웨어, 펌웨어 또는 하드웨어에서 혹은 이들 중 하나 이상의 조합에서 구현 가능하다.
본 명세서에서 기술하는 주제의 실시형태는 하나 이상의 컴퓨터 프로그램 제품, 다시 말해 데이터 처리 장치에 의한 실행을 위하여 또는 그 동작을 제어하기 위하여 유형의 프로그램 매체 상에 인코딩되는 컴퓨터 프로그램 명령에 관한 하나 이상의 모듈로서 구현될 수 있다. 유형의 프로그램 매체는 전파형 신호이거나 컴퓨터로 판독 가능한 매체일 수 있다. 전파형 신호는 컴퓨터에 의한 실행을 위하여 적절한 수신기 장치로 전송하기 위한 정보를 인코딩하기 위하여 생성되는 예컨대 기계가 생성한 전기적, 광학적 혹은 전자기 신호와 같은 인공적으로 생성된 신호이다. 컴퓨터로 판독 가능한 매체는 기계로 판독 가능한 저장장치, 기계로 판독 가능한 저장 기판, 메모리 장치, 기계로 판독 가능한 전파형 신호에 영향을 미치는 물질의 조합 혹은 이들 중 하나 이상의 조합일 수 있다.
컴퓨터 프로그램(프로그램, 소프트웨어, 소프트웨어 어플리케이션, 스크립트 혹은 코드로도 알려져 있음)은 컴파일되거나 해석된 언어나 선험적 혹은 절차적 언어를 포함하는 프로그래밍 언어의 어떠한 형태로도 작성될 수 있으며, 독립형 프로그램이나 모듈, 컴포넌트, 서브루틴 혹은 컴퓨터 환경에서 사용하기에 적합한 다른 유닛을 포함하여 어떠한 형태로도 전개될 수 있다.
컴퓨터 프로그램은 파일 시스템의 파일에 반드시 대응하는 것은 아니다. 프로그램은 요청된 프로그램에 제공되는 단일 파일 내에, 혹은 다중의 상호 작용하는 파일(예컨대, 하나 이상의 모듈, 하위 프로그램 혹은 코드의 일부를 저장하는 파일) 내에, 혹은 다른 프로그램이나 데이터를 보유하는 파일의 일부(예컨대, 마크업 언어 문서 내에 저장되는 하나 이상의 스크립트) 내에 저장될 수 있다.
컴퓨터 프로그램은 하나의 사이트에 위치하거나 복수의 사이트에 걸쳐서 분산되어 통신 네트워크에 의해 상호 접속된 다중 컴퓨터 또는 하나의 컴퓨터 상에서 실행되도록 전개될 수 있다.
본 명세서에서 기술하는 프로세스와 논리 흐름은 입력 데이터 상에서 동작하고 출력을 생성함으로써 기능을 수행하기 위하여 하나 이상의 컴퓨터 프로그램을 실행하는 하나 이상의 프로그래머블 프로세서에 의하여 수행 가능하다.
컴퓨터 프로그램의 실행에 적합한 프로세서는, 예컨대 범용 및 특수 목적의 마이크로프로세서 양자 및 어떤 종류의 디지털 컴퓨터의 어떠한 하나 이상의 프로세서라도 포함한다. 일반적으로, 프로세서는 읽기 전용 메모리나 랜덤 액세스 메모리 혹은 양자로부터 명령어와 데이터를 수신할 것이다.
컴퓨터의 핵심적인 요소는 명령어와 데이터를 저장하기 위한 하나 이상의 메모리 장치 및 명령을 수행하기 위한 프로세서이다. 또한, 컴퓨터는 일반적으로 예컨대 자기, 자기광학 디스크나 광학 디스크와 같은 데이터를 저장하기 위한 하나 이상의 대량 저장 장치로부터 데이터를 수신하거나 그것으로 데이터를 전송하거나 혹은 그러한 동작 둘 다를 수행하기 위하여 동작가능 하도록 결합되거나 이를 포함할 것이다. 그러나, 컴퓨터는 그러한 장치를 가질 필요가 없다.
본 기술한 설명은 본 발명의 최상의 모드를 제시하고 있으며, 본 발명을 설명하기 위하여, 그리고 당업자가 본 발명을 제작 및 이용할 수 있도록 하기 위한 예를 제공하고 있다. 이렇게 작성된 명세서는 그 제시된 구체적인 용어에 본 발명을 제한하는 것이 아니다.
따라서, 상술한 예를 참조하여 본 발명을 상세하게 설명하였지만, 당업자라면 본 발명의 범위를 벗어나지 않으면서도 본 예들에 대한 개조, 변경 및 변형을 가할 수 있다.
이상, 본 발명의 기술적 사상을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명의 기술적 사상은 상기 실시예들에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다.
10: 기판 몸체
11: 나노 구조체
20: 금속층
30: 폴리머 몰드
31: 몰드 돌출부

Claims (15)

  1. 기판에 나노트랜스퍼를 수행하는 방법에 있어서,
    (a) 하면에 설정 패턴에 대응하도록 몰드 돌출부가 형성된 폴리머 몰드가 준비되는 단계;
    (b) 금속이 폴리머 몰드의 하면에 증착되어, 금속층이 몰드 돌출부를 따라 형성되는 단계;
    (c) 폴리머 몰드가 소정의 온도에서 기판 몸체의 상면에 위치되어 기판 몸체를 소정의 시간 동안 소정의 압력으로 가압하여, 금속층이 설정 패턴을 따라 기판 몸체의 상면에 전사되는 단계; 및
    (d) 폴리머 몰드가 기판 몸체로부터 이격되어, 기판 몸체의 상면에 전사된 금속층으로부터 이격되는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    소정의 온도는 160℃ 내지 200℃이고, 소정의 압력은 3bar 내지 6bar이고, 소정의 시간은 1분 내지 10분인 것을 특징으로 하는 방법.
  3. 제1항에 있어서,
    금속층은 20㎚ 내지 40㎚의 두께를 갖는 것을 특징으로 하는 방법.
  4. 제1항에 있어서,
    기판 몸체는 실리콘, 게르마늄 또는 갈륨비소 중 적어도 하나를 포함하고, 금속은 금, 은 또는 백금을 포함하는 것을 특징으로 하는 방법.
  5. 제1항에 있어서, (d) 단계는,
    폴리머 몰드가 23℃ 내지 28℃의 온도에서 0.9분 내지 1.1분 동안 냉각된 이후에 기판 몸체로부터 이격되는 단계를 포함하는 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 방법은,
    (d) 단계 이후에, 에칭 용액이 기판 몸체의 상면에 도포되어, 기판 몸체에서 금속층에 대응되는 부분이 제거되고, 금속층에 대응되지 않는 부분이 나노 구조체들로 생성되는 단계를 더 포함하는 것을 특징으로 하는 방법.
  7. 제6항에 있어서,
    에칭 용액은 불산 또는 황산을 포함하는 산, 과산화수소 또는 과망간산칼륨을 포함하는 산화제, 이소프로필 알코올 및 탈이온수를 포함하는 것을 특징으로 하는 방법.
  8. 제1항에 있어서,
    (c) 단계에서, 기판 몸체의 상면은 화학적 처리가 이루어지지 않는 상태인 것을 특징으로 하는 방법.
  9. 기판에 나노트랜스퍼를 수행하는 방법에 있어서,
    (a) 하면에 설정 패턴에 대응하도록 몰드 돌출부가 형성된 폴리머 몰드가 준비되는 단계;
    (b) 금이 폴리머 몰드의 하면에 증착되어, 금속층이 몰드 돌출부를 따라 형성되는 단계;
    (c) 폴리머 몰드가 160℃ 내지 200℃에서 실리콘으로 이루어진 기판 몸체의 상면에 위치되어 기판 몸체를 1분 내지 10분 동안 3bar 내지 6bar로 가압하여, 금속층이 설정 패턴을 따라 기판 몸체의 상면에 전사되는 단계; 및
    (d) 폴리머 몰드가 23℃ 내지 28℃의 온도에서 0.9분 내지 1.1분 동안 냉각된 이후에 기판 몸체로부터 이격되어, 기판 몸체의 상면에 전사된 금속층으로부터 이격되는 단계를 포함하는 것을 특징으로 하는 방법.
  10. 실리콘, 게르마늄 또는 갈륨비소 중 적어도 하나를 포함한 기판 몸체; 및
    기판 몸체의 상면에서 설정 패턴으로 전사된 금속층을 포함하되,
    기판 몸체와 금속층은 물리적으로 결합된 것을 특징으로 하는 기판.
  11. 제10항에 있어서,
    금속층은 금, 은 또는 백금을 포함하는 것을 특징으로 하는 기판.
  12. 제10항에 있어서,
    금속층은 20㎚ 내지 40㎚의 두께를 갖는 것을 특징으로 하는 기판.
  13. 제10항에 있어서,
    금속층의 하면의 원자들이 기판 몸체의 상면의 원자들 사이에 삽입되어 금속층을 기판 몸체의 상면에 물리적으로 결합시키고, 금속층은 기판 몸체의 상면에 전사된 것을 특징으로 하는 기판.
  14. 하면에 설정 패턴에 대응하도록 몰드 돌출부가 형성된 폴리머 몰드가 준비되는 단계;
    금속이 폴리머 몰드의 하면에 증착되어, 금속층이 몰드 돌출부를 따라 형성되는 단계;
    폴리머 몰드가 소정의 온도에서 기판 몸체의 상면에 위치되어 기판 몸체를 소정의 시간 동안 소정의 압력으로 가압하여, 금속층이 설정 패턴을 따라 기판 몸체의 상면에 전사되는 단계;
    폴리머 몰드가 기판 몸체로부터 이격되어, 기판 몸체의 상면에 전사된 금속층으로부터 이격되는 단계; 및
    에칭 용액이 금속층이 전사된 기판 몸체의 상면에 도포되는 단계를 포함하는 나노트랜스퍼 수행 방법에 의해 제조된 기판.
  15. 기판에 나노트랜스퍼를 수행하기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 매체에 있어서,
    하면에 설정 패턴에 대응하도록 몰드 돌출부가 형성된 폴리머 몰드가 준비되는 단계;
    금속이 폴리머 몰드의 하면에 증착되어, 금속층이 몰드 돌출부를 따라 형성되는 단계;
    폴리머 몰드가 소정의 온도에서 기판 몸체의 상면에 위치되어 기판 몸체를 소정의 시간 동안 소정의 압력으로 가압하여, 금속층이 설정 패턴을 따라 기판 몸체의 상면에 전사되는 단계;
    폴리머 몰드가 기판 몸체로부터 이격되어, 기판 몸체의 상면에 전사된 금속층으로부터 이격되는 단계; 및
    에칭 용액이 금속층이 전사된 기판 몸체의 상면에 도포되는 단계를 실행하기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 매체.
KR1020210186617A 2021-12-23 2021-12-23 화학적 처리 없는 나노트랜스퍼 수행 방법 KR20230096772A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210186617A KR20230096772A (ko) 2021-12-23 2021-12-23 화학적 처리 없는 나노트랜스퍼 수행 방법
PCT/KR2022/021119 WO2023121367A1 (ko) 2021-12-23 2022-12-22 화학적 처리 없는 나노트랜스퍼 수행 방법 및 이에 의해 제조되는 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210186617A KR20230096772A (ko) 2021-12-23 2021-12-23 화학적 처리 없는 나노트랜스퍼 수행 방법

Publications (1)

Publication Number Publication Date
KR20230096772A true KR20230096772A (ko) 2023-06-30

Family

ID=86903130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210186617A KR20230096772A (ko) 2021-12-23 2021-12-23 화학적 처리 없는 나노트랜스퍼 수행 방법

Country Status (2)

Country Link
KR (1) KR20230096772A (ko)
WO (1) WO2023121367A1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101618436B1 (ko) * 2014-06-02 2016-05-09 한양대학교 산학협력단 나노 전극층 생성 방법
KR101620981B1 (ko) * 2014-11-11 2016-05-16 연세대학교 산학협력단 기판 식각 방법
US10053361B2 (en) * 2014-12-26 2018-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of selectively removing an anti-stiction layer on a eutectic bonding area
KR20170076282A (ko) * 2015-12-24 2017-07-04 한국과학기술원 계면 에너지 차이를 이용하는 리프트-오프 공정 기반의 유연 투명전극 및 그 제조 방법
WO2019232835A1 (zh) * 2018-06-07 2019-12-12 上海尚理投资有限公司 硅极板及其制备方法、硅在燃料电池的应用、燃料电池电堆结构、燃料电池和应用
KR20210138197A (ko) * 2020-05-11 2021-11-19 (주)아이에스엘 임프린팅을 이용한 나노 패턴 메탈 메쉬 제조 방법

Also Published As

Publication number Publication date
WO2023121367A1 (ko) 2023-06-29

Similar Documents

Publication Publication Date Title
CN105789042B (zh) 一种硅微米线阵列的制备工艺
US5201996A (en) Patterning method for epitaxial lift-off processing
TW509976B (en) Method for forming a micro-pattern on a substrate by using capillary force
JP2010541194A (ja) 垂直配列ワイヤアレイ成長用ウェハの再利用方法
US20110195141A1 (en) Template and method of making high aspect ratio template for lithography and use of the template for perforating a substrate at nanoscale
US9437441B2 (en) Methods for etching substrate and semiconductor devices
JP2012507141A (ja) インプリント・プロセスの分離段階における歪みと動特性の制御
JP4240966B2 (ja) 近接場光マスク、これを用いた近接場露光装置、これを用いたドットパターン作製方法
JP4315742B2 (ja) 半導体薄膜の製造方法及び半導体装置の製造方法
US20230117159A1 (en) Nanoassembly methods for producing quasi-three-dimensional nanoarrays
KR20230096772A (ko) 화학적 처리 없는 나노트랜스퍼 수행 방법
Bauman et al. Fabrication of sub-lithography-limited structures via nanomasking technique for plasmonic enhancement applications
KR20140042671A (ko) 패턴 형성 방법
CN114142946B (zh) 一种集成量子纠缠光源的光量子芯片的制备方法及其结构
KR20110034710A (ko) 패턴 형성방법
JP6991399B2 (ja) 半導体素子の製造方法及び半導体素子の製造システム
JP2008122926A (ja) 光デバイスの製造方法
TWI276150B (en) Method to pattern at least one layer and electrical component with structures composed of said layer
JP4458958B2 (ja) 微細パターン形成方法および微細パターン形成装置
JP6155745B2 (ja) 半導体装置の製造方法及び半導体基板の製造方法
KR102371678B1 (ko) 금속 나노선 전극 및 이의 제조 방법
JP2696750B2 (ja) 半導体素子のパターン形成方法
KR101975940B1 (ko) 나노 구조물 제조 방법 및 나노 구조물 제조용 스탬프 제조 방법
WO2007072247A2 (en) An improved lift-off technique suitable for nanometer-scale patterning of metal layers
JP4819139B2 (ja) 半導体薄膜の製造方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal