KR20230096533A - 리페어 구조를 갖는 전계 발광 표시장치 - Google Patents

리페어 구조를 갖는 전계 발광 표시장치 Download PDF

Info

Publication number
KR20230096533A
KR20230096533A KR1020210186109A KR20210186109A KR20230096533A KR 20230096533 A KR20230096533 A KR 20230096533A KR 1020210186109 A KR1020210186109 A KR 1020210186109A KR 20210186109 A KR20210186109 A KR 20210186109A KR 20230096533 A KR20230096533 A KR 20230096533A
Authority
KR
South Korea
Prior art keywords
repair
electrode
layer
light emitting
pixel
Prior art date
Application number
KR1020210186109A
Other languages
English (en)
Inventor
심성빈
박상필
이준석
금도영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210186109A priority Critical patent/KR20230096533A/ko
Priority to US17/966,402 priority patent/US20230209894A1/en
Priority to TW111140100A priority patent/TWI844995B/zh
Priority to JP2022172031A priority patent/JP7446383B2/ja
Priority to DE102022128551.0A priority patent/DE102022128551A1/de
Priority to CN202211349755.3A priority patent/CN116367607A/zh
Publication of KR20230096533A publication Critical patent/KR20230096533A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

이 출원은 리페어 구조를 갖는 전계 발광 표시장치에 관한 것이다. 이 출원에 의한 전계 발광 표시장치는, 기판, 화소, 박막 트랜지스터, 발광 다이오드 그리고 리페어 소자를 포함한다. 화소는 기판 위에 배치된다. 박막 트랜지스터는, 화소에 배치되며, 반도체 층, 게이트 전극, 소스 전극 및 드레인 전극을 구비한다. 발광 다이오드는, 화소에 배치되며, 드레인 전극에 연결된다. 리페어 소자는, 발광 다이오드와 중첩하여 배치된다. 리페어 소자는, 리페어 배선 및 리페어 전극을 포함한다. 리페어 배선은, 기판 위에 형성되고, 역 테이퍼 형상을 갖는다. 리페어 전극은, 리페어 배선을 덮는 버퍼층 및 게이트 절연막 위에서 리페어 배선과 중첩한다. 리페어 전극은, 드레인 전극과 전기적으로 연결된다.

Description

리페어 구조를 갖는 전계 발광 표시장치{Electroluminescence Display Having Repair Structure}
이 출원은 리페어 구조를 갖는 전계 발광 표시장치에 관한 것이다. 특히, 이 출원은 화소 불량 발생시 암점 처리하지 않고 이웃하는 화소와 연결하는 리페어 구조를 갖는 전계 발광 표시장치에 관한 것이다.
근래 CRT(Cathode Ray Tube), LCD(Liquid Crystal Display), PDP(Plasma Display Panel) 및 전계 발광소자(Luminescent Display) 등 다양한 형태의 표시장치가 개발되어 발전하고 있다. 이 같이 다양한 형태의 표시장치는 각각의 고유 특성에 맞춰 컴퓨터, 휴대폰, 은행의 입출금장치(ATM) 및 차량의 네비게이션 시스템 등과 같은 다양한 제품의 영상 데이터 표시를 위해 사용되고 있다.
특히, 자발광 표시장치인 유기 전계 발광 표시장치는 시야각 및 색 재현성와 같은 광학적 성능이 우수하여, 점차 그 응용 분야가 넓어지며, 영상 표시장치용으로 각광을 받고 있다. 이러한 장점으로, 4K를 넘어 8K의 초 고해상도 표시장치를 구현하는 데 가장 적절한 표시장치로 주목 받고 있다. 해상도를 높일수록, 화소의 크기가 작아지게 되고, 화소 내에서 차지하는 발광 영역의 크기도 작아진다. 전계 발광 표시장치에서 화소의 크기가 작아질 경우, 발광 영역의 크기를 최대한 확보하는 것이 필요하다. 이를 위해서는 상부 발광형 구조를 적용하는 것이 바람직하다.
또한, 해상도가 높아질 수록 화소에 구비된 각종 구성 요소들의 전기적 연결성이나, 소자 자체의 불량으로 화소 불량이 발생하는 빈도가 높아진다. 불량 화소가 발생하는 경우, 암점 처리도 고려하고 있으나, 이웃하는 정상화소와 연결하는 리페어 방식도 고려할 수 있다. 리페어 소자는, 발광 소자와 불량 구동 소자사이의 연결성을 끊는 절단부(cutting)와, 발광 소자를 이웃하는 정상 소자와 우회하여 연결하는 용접부(welding)를 구비한다. 초고 해상도 구현을 위해, 상부 발광형을 적용한 전계발광 표시장치에서 리페어 소자를 배치하기 위해서는 발광 영역의 면적이 제한될 수밖에 없다. 이는 리페어를 위한 레이저 조사에서 발광 소자가 손상되지 않도록 하기 위해, 레이저 조사부를 발광 소자와 중첩하지 않도록 구성하기 때문이다.
즉, 발광 영역을 회피하여 리페어 소자를 배치하면 리페어 소자를 위한 면적이 더 필요하므로 해상도를 높이는데 제약이 따른다. 따라서, 초고 해상도 구현을 위한 상부 발광형 구조를 갖는 전계발광 표시장치에서, 리페어 소자에 의한 해상도 제약 문제를 해결할 수 있는 새로운 리페어 구조가 필요하다.
이 출원의 목적은 종래 기술의 문제점을 극복하기 위한 것으로, 리페어 소자를 발광 영역과 중첩 배치하여, 초고 해상도를 구현한 전계발광 표시장치를 제공하는 데 있다. 이 출원의 다른 목적은, 발광 영역과 중첩 배치되고, 발광 소자에 손상을 주지 않는 리페어 소자를 갖는 전계발광 표시장치를 제공하는 데 있다. 이 출원의 또 다른 목적은, 반도체 층에 낮은 에너지를 갖는 레이저를 조사하여, 절단부와 용접부를 동시에 처리할 수 있는 리페어 구조를 갖는 전계 발광 표시장치를 제공하는 데 있다.
상기 목적을 달성하기 위해, 이 출원에 의한 전계 발광 표시장치는, 기판, 화소, 박막 트랜지스터, 발광 다이오드 그리고 리페어 소자를 포함한다. 화소는 기판 위에 배치된다. 박막 트랜지스터는, 화소에 배치되며, 반도체 층, 게이트 전극, 소스 전극 및 드레인 전극을 구비한다. 발광 다이오드는, 화소에 배치되며, 드레인 전극에 연결된다. 리페어 소자는, 발광 다이오드와 중첩하여 배치된다. 리페어 소자는, 리페어 배선 및 리페어 전극을 포함한다. 리페어 배선은, 기판 위에 형성되고, 역 테이퍼 형상을 갖는다. 리페어 전극은, 리페어 배선을 덮는 버퍼층 및 게이트 절연막 위에서 리페어 배선과 중첩한다. 리페어 전극은, 드레인 전극과 전기적으로 연결된다.
일례로, 화소에 불량이 발생한 경우, 반도체 층은 제거되어 단선된다. 리페어 배선과 중첩하는 리페어 전극은, 버퍼층 및 게이트 절연막을 관통하여 물리적으로 연결된다.
일례로, 리페어 배선은, 용융되어 리페어 전극과 연결된다.
일례로, 발광 소자는, 애노드 전극, 발광층 및 캐소드 전극을 포함한다. 애노드 전극은, 박막 트랜지스터의 드레인 전극과 연결되며, 불투명 금속 물질을 포함한다. 발광층은, 애노드 전극 위에 적층된다. 캐소드 전극은, 발광층 위에 적층되며, 투명 도전 물질을 포함한다. 발광층에서 발생한 빛은, 캐소드 전극 방향으로 출광한다.
일례로, 발광 소자에서, 리페어 전극과 박막 트랜지스터의 드레인 전극이 중첩하는 부분에서도 빛이 캐소드 전극 방향으로 출광한다.
일례로, 리페어 배선은, 제1 금속층 및 제2 금속층을 포함한다. 제1 금속층은, 기판 위에서 제1 폭을 갖고 형성된다. 제2 금속층은, 제1 금속층 위에서 제1 폭보다 큰 제2 폭을 갖고 적층된다. 리페어 배선은, 버퍼층과 게이트 절연막으로 덮여진다.
일례로, 버퍼층 및 게이트 절연막은, 제1 금속층과 제2 금속층의 경계부를 따라 다른 부분보다 얇은 두께로 적층된 심(seam) 영역을 형성한다. 리페어 전극은, 심 영역을 메우면서 게이트 절연막 위에서 리페어 배선의 일부와 중첩하도록 배치된다.
일례로, 리페어 배선의 제2 금속층은, 용융되어, 심 영역을 관통하여 리페어 전극과 연결된다.
일례로, 리페어 배선은, 리페어 전극과 중첩하는 끝단부에 형성된 리페어 배선을 관통하는 개방 홀을 더 포함한다.
또한, 이 출원에 의한 전계 발광 표시장치는, 기판, 제1 화소, 제2 화소, 제1 발광 소자, 제2 발광 소자 그리고 리페어 소자를 포함한다. 제1 화소 및 제2 화소는, 기판 위에 배치된다. 제1 화소는, 제1 스위칭 박막 트랜지스터, 제1 스위칭 박막 트랜지스터와 연결된 제1 구동 박막 트랜지스터 및 제1 구동 박막 트랜지스터와 연결된 제1 발광 소자를 포함한다. 제2 화소는, 제2 스위칭 박막 트랜지스터, 제2 스위칭 박막 트랜지스터에 연결된 제2 구동 박막 트랜지스터 및 제2 구동 박막 트랜지스터에 연결된 제2 발광 소자를 포함한다. 리페어 소자는, 제1 발광 소자 및 제2 발광 소자와 중첩한다. 리페어 소자는, 리페어 배선, 제1 리페어 전극 및 제2 리페어 전극을 구비한다. 리페어 배선은, 제1 화소에서 제2 화소로 연장되며, 역-테이퍼 형상을 갖는다. 제1 리페어 전극은, 제1 구동 박막 트랜지스터의 구동 드레인 전극과 연결되며, 제1 스위칭 박막 트랜지스터의 게이트 전극과 동일한 물질로 동일한 층에 배치되고, 리페어 배선의 일측 단부와 중첩한다. 제2 리페어 전극은, 제2 구동 박막 트랜지스터의 구동 드레인 전극과 연결되며, 제2 스위칭 박막 트랜지스터의 게이트 전극과 동일한 물질로 동일한 층에 배치되고, 리페어 배선의 타측 단부와 중첩하는 제2 리페어 전극을 구비한다. 리페어 배선, 제1 리페어 전극 및 제2 리페어 전극 사이에는 버퍼층 및 게이트 절연막이 적층 개재된다.
일례로, 제1 화소는 정상 화소이고, 제2 화소는 불량 화소인 경우, 제2 스위칭 박막 트랜지스터의 스위칭 반도체 층의 일부가 제거되어, 단절된다. 제1 리페어 전극과 리페어 배선의 일측 단부, 그리고 제2 리페어 전극과 리페어 배선의 타측 단부가 서로 연결된다.
일례로, 리페어 배선의 일측 단부는, 용융되어 버퍼층 및 게이트 절연막을 관통하여 제1 리페어 전극과 연결된다. 리페어 배선의 타측 단부는, 용융되어 버퍼층 및 게이트 절연막을 관통하여 제2 리페어 전극과 연결된다.
일례로, 제1 및 제2 발광 소자 각각은, 애노드 전극, 발광층 및 캐소드 전극을 포함한다. 애노드 전극은, 구동 드레인 전극과 연결되며, 불투명 금속 물질을 포함한다. 발광층은, 애노드 전극 위에 적층된다. 캐소드 전극은, 발광층 위에 적층되며, 투명 도전 물질을 포함한다. 발광층에서 발생한 빛은 캐소드 전극 방향으로 출광한다.
일례로, 제1 발광 소자에서, 제1 리페어 전극과 리페어 배선의 일측 단부와 중첩하는 부분에서도 빛이 캐소드 전극 방향으로 출광된다. 제2 발광 소자에서, 제2 리페어 전극과 리페어 배선의 타측 단부와 중첩하는 부분에서도 빛이 캐소드 전극 방향으로 출광한다.
일례로, 리페어 배선은, 제1 금속층 및 제2 금속층을 포함한다. 제1 금속층은, 기판 위에서 제1 폭을 갖고 형성된다. 제2 금속층은, 제1 금속층 위에서 제1 폭보다 큰 제2 폭을 갖고 적층된다. 리페어 배선은, 버퍼층과 게이트 절연막으로 덮여진다.
일례로, 버퍼층 및 게이트 절연막은, 제1 금속층과 제2 금속층의 경계부를 따라 다른 부분보다 얇은 두께로 적층된 심(seam) 영역을 형성한다. 제1 리페어 전극 및 제2 리페어 전극은, 심 영역을 메우면서 게이트 절연막 위에서 리페어 배선의 일부와 중첩하도록 배치된다.
일례로, 리페어 배선의 제2 금속층은, 용융되어, 심 영역을 관통하여 제1 리페어 전극 및 제2 리페어 전극과 연결된다.
일례로, 리페어 배선은, 제1 리페어 전극과 중첩하는 일측 단부에 리페어 배선을 관통하는 제1 개방 홀, 그리고 제2 리페어 전극과 중첩하는 타측 단부에 리페어 배선을 관통하는 제2 개방 홀을 더 포함한다.
이 출원에 의한 전계 발광 표시장치는, 발광 영역 즉, 발광 소자와 중첩 배치된 리페어 소자를 포함한다. 따라서, 리페어 소자에 의한 해상도 제약 문제가 발생하지 않아, 초고해상도를 구현하는데 용이하다. 또한, 리페어의 절단 공정과 용접 공정은 266nm의 파장대 레이저를 사용하는 낮은 에너지로 수행한다. 리페어 소자가 발광 소자와 중첩 배치되더라도, 리페어의 절단 공정과 용접 공정 모두 낮은 에너지로 동시에 수행할 수 있다. 따라서, 리페어 공정에서 발생하는 열 에너지에 의해 리페어 소자와 중첩하는 발광 소자가 손상되지 않는다. 따라서, 이 출원은, 리페어 구조를 구비한 초고 해상도 전계발광 표시장치를 제공할 수 있다.
도 1은 이 출원에 의한 전계 발광 표시장치의 개략적인 구조를 나타내는 도면이다.
도 2는 이 출원에 의한 전계 발광 표시장치를 구성하는 한 화소의 회로 구성을 나타낸 도면이다.
도 3은 이 출원에 의한 리페어 소자를 구비한 전계 발광 표시장치에 배치된 화소들의 구조를 나타내는 평면도이다.
도 4는 도 3의 I-I'를 따라 절취한, 이 출원에 의한 리페어 소자를 구비한 전계 발광 표시장치의 구조를 나타내는 단면도이다.
도 5는 이 출원에 의한 리페어 소자를 구비한 전계 발광 표시장치에서, 용접과 절단이 수행된 이후의 구조를 나타내는 평면도이다.
도 6a는 도 5의 II-II'을 따라 절취한, 이 출원에 의한 전계 발광 표시장치에서, 리페어 수행 전, 절단부와 용접부의 구조를 나타내는 단면도이다.
도 6b는 도 5의 II-II'을 따라 절취한, 이 출원에 의한 전계 발광 표시장치에서, 리페어 수행 후, 절단부와 용접부의 구조를 나타내는 단면도이다.
도 7은 도 5의 III-III'을 따라 절취한, 이 출원에 의한 리페어 소자를 구비한 전계 발광 표시장치에서, 용접과 절단이 수행된 이후의 구조를 나타내는 단면도이다.
도 8은 이 출원의 다른 실시 예에 의한 리페어 소자를 구비한 전계 발광 표시장치에 배치된 화소들의 구조를 나타내는 평면도이다.
도 9는 도 8의 IV-IV'를 따라 절취한, 이 출원의 다른 실시 예에 의한 리페어 소자를 구비한 전계 발광 표시장치의 구조를 나타내는 단면도이다.
도 10은 이 출원의 다른 실시 예에 의한 전계 발광 표시장치에서, 리페어 수행 후, 절단부와 용접부의 구조를 나타내는 단면도이다.
도 11은 도 8의 IV-IV'를 따라 절취한, 이 출원의 또 다른 실시 예에 의한 리페어 소자를 구비한 전계 발광 표시장치의 구조를 나타내는 단면도이다.
이 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 이 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 이 출원의 일 예들은 본 출원의 개시가 완전하도록 하며, 이 출원의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 이 출원의 발명은 청구항의 범주에 의해 정의될 뿐이다.
이 출원의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로, 여기에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 이 출원의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이 출원 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 이 출원의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
이 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 이 출원에 따른 유기 발광 표시장치에 대한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.
이하, 첨부된 도면을 참조하여 이 출원에 대해 상세히 설명한다. 도 1은 이 출원에 의한 전계발광 표시장치의 개략적인 구조를 나타내는 도면이다. 도 1에서 X축은 스캔 배선과 나란한 방향을 나타내고, Y축은 데이터 배선과 나란한 방향을 나타내며, Z축은 표시 장치의 높이 방향을 나타낸다.
도 1을 참조하면, 이 출원에 의한 전계 발광 표시장치는 기판(110), 게이트(혹은 스캔) 구동부(200), 데이터 패드부(300), 소스 구동 집적회로(410), 연성 배선 필름(430), 회로 보드(450), 및 타이밍 제어부(500)를 포함한다.
기판(110)은 절연 물질, 또는 유연성(flexibility)을 가지는 재료를 포함할 수 있다. 기판(110)은 유리, 금속, 또는 플라스틱 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 전계발광 표시장치가 플렉서블(flexible) 표시장치인 경우, 기판(110)은 플라스틱 등과 같은 유연한 재질로 이루어질 수도 있다. 예를 들어 투명 폴리이미드(polyimide) 재질을 포함할 수 있다.
기판(110)은 표시 영역(DA), 및 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 영상이 표시되는 영역으로서, 기판(110)의 중앙부를 포함한 대부분 영역에 정의될 수 있으나, 이에 한정되는 것은 아니다. 표시 영역(DA)에는 스캔 배선들(혹은 게이트 배선들), 데이터 배선들 및 화소들이 형성된다. 화소들은 복수의 서브 화소들을 포함하며, 복수의 서브 화소들은 각각 스캔 배선들과 데이터 배선들을 포함한다.
비표시 영역(NDA)은 영상이 표시되지 않는 영역으로서, 표시 영역(DA)에 인접하여 배치될 수 있다. 예를 들어, 비표시 영역(NDA)은 표시 영역(DA)의 전체 또는 일부를 둘러싸도록 기판(110)의 가장자리 부분에 정의될 수 있다. 비표시 영역(NDA)에는 게이트 구동부(200)와 데이터 패드부(300)가 형성될 수 있다.
게이트 구동부(200)는 타이밍 제어부(500)로부터 입력되는 게이트 제어신호에 따라 스캔 배선들에 스캔(혹은 게이트) 신호들을 공급한다. 게이트 구동부(200)는 베이스 기판(110)의 표시 영역(DA)의 일측 바깥쪽의 비표시 영역(NDA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. GIP 방식은 게이트 구동부(200)가 기판(110) 상에 직접 형성되어 있는 구조를 일컫는다.
데이터 패드부(300)는 타이밍 제어부(500)로부터 입력되는 데이터 제어신호에 따라 데이터 배선들에 데이터 신호들을 공급한다. 데이터 패드부(300)는 구동 칩으로 제작되어 연성 배선 필름(430)에 실장 되고 TAB(tape automated bonding) 방식으로 기판(110)의 표시 영역(DA)의 일측 바깥 쪽의 비표시 영역(NDA)에 부착될 수 있다.
소스 구동 집적 회로(410)는 타이밍 제어부(500)로부터 디지털 비디오 데이터와 소스 제어신호를 입력 받는다. 소스 구동 집적 회로(410)는 소스 제어 신호에 따라 디지털 비디오 데이터를 아날로그 데이터 전압들로 변환하여 데이터 배선들에 공급한다. 소스 구동 집적 회로(410)가 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성 배선 필름(430)에 실장 될 수 있다.
연성 배선 필름(430)에는 데이터 패드부(300)와 소스 구동 집적 회로(410)를 연결하는 배선들, 데이터 패드부(300)와 회로 보드(450)를 연결하는 배선들이 형성될 수 있다. 연성 배선 필름(430)은 이방성 도전 필름(anisotropic conducting film)을 이용하여 데이터 패드부(300) 상에 부착되며, 이로 인해 데이터 패드부(300)와 연성 필름(430)의 배선들이 연결될 수 있다.
회로 보드(450)는 연성 배선 필름(430)들에 부착될 수 있다. 회로 보드(450)는 구동 칩들로 구현된 다수의 회로들이 실장 될 수 있다. 예를 들어, 회로 보드(450)에는 타이밍 제어부(500)가 실장 될 수 있다. 회로 보드(450)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.
타이밍 제어부(500)는 회로 보드(450)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력 받는다. 타이밍 제어부(500)는 타이밍 신호에 기초하여 게이트 구동부(200)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 구동 집적 회로(410)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(500)는 게이트 제어신호를 게이트 구동부(200)에 공급하고, 소스 제어신호를 소스 구동 집적 회로(410)들에 공급한다. 제품에 따라 타이밍 제어부(500)는 소스 구동 집적 회로(410)와 한 개의 구동 칩으로 형성되어 기판(110) 상에 실장 될 수도 있다.
도 2는 이 출원에 의한 전계발광 표시장치를 구성하는 한 화소의 회로 구성을 나타낸 도면이다. 도 3은 이 출원에 의한 리페어 소자를 구비한 전계 발광 표시장치에 배치된 화소들의 구조를 나타내는 평면도이다. 도 4는 도 3의 I-I'를 따라 절취한, 이 출원에 의한 리페어 소자를 구비한 전계 발광 표시장치의 구조를 나타내는 단면도이다. 도 2 내지 도 4에서는 전계 발광 표시장치의 한 종류인 유기 발광 표시장치일 수 있다.
도 2 내지 도 4를 참조하면, 전계 발광 표시장치는 다수 개의 화소(P)들을 포함한다. 전계 발광 표시장치의 한 화소(P)는 스캔 배선(SL), 데이터 배선(DL) 및 구동 전류 배선(VDD)에 의해 정의된다. 전계 발광 표시장치의 한 화소 내부에는 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT), 발광 다이오드(OLE) 그리고 보조 용량(Cst)이 배치되어 있다. 구동 전류 배선(VDD)에는 발광 다이오드(OLE)를 구동하기 위한 고 전위 전압이 인가된다.
예를 들어, 스위칭 박막 트랜지스터(ST)는 스캔 배선(SL)과 데이터 배선(DL)이 교차하는 부분에 배치될 수 있다. 스위칭 박막 트랜지스터(ST)는 스위칭 게이트 전극(SG), 스위칭 소스 전극(SS) 및 스위칭 드레인 전극(SD)을 포함한다. 스위칭 게이트 전극(SG)은 스캔 배선(SL)에 연결되거나, 도 3에 도시한 바와 같이 스캔 배선(SL)의 일부일 수 있다. 스위칭 소스 전극(SS)은 데이터 배선(DL)에 연결되며, 스위칭 드레인 전극(SD)은 구동 박막 트랜지스터(DT)에 연결된다. 스위칭 박막 트랜지스터(ST)는 구동 박막 트랜지스터(DT)에 데이터 신호를 인가함으로써 구동 시킬 화소를 선택하는 기능을 한다.
구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)에 의해 선택된 화소의 발광 다이오드(OLE)를 구동하는 기능을 한다. 구동 박막 트랜지스터(DT)는 구동 게이트 전극(DG), 구동 소스 전극(DS) 및 구동 드레인 전극(DD)을 포함한다. 구동 게이트 전극(DG)은 스위칭 박막 트랜지스터(ST)의 스위칭 드레인 전극(SD)에 연결된다. 일례로, 구동 게이트 전극(DG)을 덮는 게이트 절연막(GI)을 관통하는 드레인 콘택홀(DH)을 통해, 스위칭 드레인 전극(SD)이 구동 게이트 전극(DG)과 연결되어 있다. 구동 소스 전극(DS)은 구동 전류 배선(VDD)에 연결되며, 구동 드레인 전극(DD)은 발광 다이오드(OLE)의 애노드 전극(ANO)에 연결된다. 구동 박막 트랜지스터(DT)의 구동 게이트 전극(DG)과 발광 다이오드(OLE)의 애노드 전극(ANO) 사이에는 보조 용량(Cst)이 배치된다. 도 3 및 도 4에서는 도면의 복잡성을 피하기 위해 보조 용량(Cst)을 도시하지 않았다.
구동 박막 트랜지스터(DT)는 구동 전류 배선(VDD)과 발광 다이오드(OLE) 사이에 배치된다. 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)의 드레인 전극(SD)에 연결된 게이트 전극(DG)의 전압의 크기에 따라 구동 전류 배선(VDD)으로부터 발광 다이오드(OLE)로 흐르는 전류량를 조정한다.
도 4에서는 탑-게이트 구조의 박막 트랜지스터들(ST, DT)이 형성된 구조를 도시하였다. 탑-게이트 구조는 반도체 층(SA, DA) 위에 게이트 전극(SG, DG)이 배치된 구조를 말한다. 일례로, 탑-게이트 구조는 반도체 층(SA, DA)이 기판(110) 위에 먼저 형성되고, 반도체 층(SA, DA)을 덮는 게이트 절연막(GI) 위에 게이트 전극(SG, DG)이 형성된 구조를 갖는다. 하지만, 이 출원에 의한 전계 발광 표시장치는 탑-게이트 구조의 박막 트랜지스터만 구비할 수 있는 것은 아니다. 다른 예로, 바텀-게이트 구조의 박막 트랜지스터를 구비할 수도 있다. 바텀-게이트 구조는, 게이트 전극이 먼저 기판 위에 먼저 형성되고, 게이트 전극을 덮는 게이트 절연막 위에 반도체 층이 형성된 구조이다.
또한, 도 4에 도시한 탑-게이트 구조의 경우, 게이트 전극(SG, DG) 위에는 중간 절연막(ILD)이 적층되어 있다. 중간 절연막(ILD) 위에는 데이터 배선(DL), 소스 전극(SS, DS) 및 드레인 전극(SD, DD) 및 구동 전류 배선(VDD)이 배치되어 있다.
발광 다이오드(OLE)는 애노드 전극(ANO), 발광층(EL) 및 캐소드 전극(CAT)을 포함한다. 발광 다이오드(OLE)는 구동 박막 트랜지스터(DT)에 의해 조절되는 전류에 따라 발광한다. 다시 설명하면, 발광 다이오드(OLE)는 구동 박막 트랜지스터(DT)에 의해 조절되는 전류에 따라 전계발광 표시장치의 휘도를 조절할 수 있다. 발광 다이오드(OLE)의 애노드 전극(ANO)은 구동 박막 트랜지스터(DT)의 구동 드레인 전극(DD)에 접속되고, 캐소드 전극(CAT)은 저 전위 전압이 공급되는 저 전위 배선(VSS)에 접속된다. 즉, 발광 다이오드(OLE)는 저 전위 전압과 구동 박막 트랜지스터(DT)에 의해 조절된 고 전위 전압에 의해 구동된다.
박막 트랜지스터들(ST, DT)이 형성된 기판(110)의 표면 위에 보호막(PAS)이 적층되어 있다. 보호막(PAS)은 산화 실리콘 혹은 질화 실리콘과 같은 무기막으로 형성하는 것이 바람직하다. 보호막(PAS) 위에는 평탄화 막(PL)이 적층되어 있다. 평탄화 막(PL)은 박막 트랜지스터들(ST, DT)이 형성된 기판(110)의 표면이 균일하지 않게 되는데, 이를 평탄하게 하기 위한 박막이다. 높이 차이를 균일하게 하기 위해, 평탄화 막(PL)은 유기 물질로 형성할 수 있다. 보호막(PAS)과 평탄화 막(PL)에는 구동 박막 트랜지스터(DT)의 드레인 전극(DD) 일부를 노출하는 화소 콘택홀(PH)이 형성되어 있다.
평탄화 막(PL) 상부 표면에는 애노드 전극(ANO)이 형성되어 있다. 애노드 전극(ANO)은 화소 콘택홀(PH)을 통해 구동 박막 트랜지스터(DT)의 드레인 전극(DD)과 연결되어 있다. 애노드 전극(ANO)은 발광 다이오드(OLE)의 발광 구조에 따라 구성 요소가 달라질 수 있다. 일례로, 기판(110) 방향으로 빛을 제공하는 하부 발광형의 경우에는 투명 도전 물질로 형성할 수 있다. 다른 예로, 기판(110)과 대향하는 상부 방향으로 발광하는 경우에는 광 반사율이 우수한 금속 물질로 형성할 수 있다.
이 출원의 경우, 초고 해상도 구현에 적합한, 상부 발광형(Top Emission) 구조를 갖는 것이 바람직하다. 상부 발광형 구조에서는 애노드 전극(ANO)이 데이터 배선(DL), 구동 전류 배선(VDD) 및 스캔 배선(SL)으로 정의되는 화소 영역에서 최대 면적을 갖도록 형성하는 것이 바람직하다. 이 경우, 박막 트랜지스터들(ST, DT)이 애노드 전극(ANO) 아래에서 애노드 전극(ANO)과 중첩하도록 배치될 수 있다. 또한, 데이터 배선(DL), 구동 전류 배선(VDD) 및 스캔 배선(SL)도 일부가 애노드 전극(ANO)과 중첩하여 배치될 수 있다. 도 3에서는 도면의 복잡성을 피하기 위해, 애노드 전극(ANO)이 배선들과는 중첩하지 않는 구조로 도시하였다.
애노드 전극(ANO) 위에는 뱅크(BA)가 형성되어 있다. 뱅크(BA)는 애노드 전극(ANO)의 가장자리 영역을 덮으며, 중앙 영역 대부분을 노출하도록 배치된다. 애노드 전극(ANO)에서 뱅크(BA)에 의해 노출된 중앙 영역 대부분은 발광 영역으로 정의된다.
상부 발광형 구조에서는 박막 트랜지스터들(ST, DT)이 발광 영역과 중첩하도록 배치될 수 있다. 또한, 데이터 배선(DL), 구동 전류 배선(VDD) 및 스캔 배선(SL)도 일부가 발광 영역과 중첩하여 배치될 수 있다.
애노드 전극(AN0)과 뱅크(BA) 위에는, 발광층(EL)이 적층되어 있다. 발광층(EL)은 애노드 전극(ANO)과 뱅크(BA)를 덮도록 기판(110)의 표시 영역(DA) 전체에 형성될 수 있다. 일 예에 따른 발광층(EL)은 백색 광을 방출하기 위해 수직 적층된 2 이상의 발광부를 포함할 수 있다. 예를 들어, 발광층(EL)은 제1 광과 제2 광의 혼합에 의해 백색 광을 방출하기 위한 제1 발광부와 제2 발광부를 포함할 수 있다.
다른 예로 발광층(EL)은 화소에 설정된 색상과 대응되는 빛을 방출하기 위한, 청색 발광부, 녹색 발광부, 및 적색 발광부 중 어느 하나를 포함할 수 있다. 이 경우, 발광층(EL)은 뱅크(BA)에 의해 정의된 발광 영역 내부에만 배치될 수 있다. 또한, 발광 다이오드(OLE)는 발광층(EL)의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함하여 이루어질 수 있다.
캐소드 전극(CAT)은 발광층(EL)과 면 접촉을 이루도록 적층된다. 캐소드 전극(CAT)은 모든 화소들에 형성된 발광층(EL)과 공통적으로 연결되도록 기판(110) 전체에 걸쳐 형성된다. 상부 발광형의 경우, 캐소드 전극(CAT)은 인듐-주석-산화물(Indium-Tin-Oxide; ITO) 혹은 인듐-아연-산화물(Indium-Zinc-Oxide: IZO)와 같은 투명 도전 물질로 형성하는 것이 바람직하다.
이 출원에 의한 전계 발광 표시장치는 리페어 소자(RP)를 더 구비하고 있다. 리페어 소자(RP)는 어느 한 화소가 불량이 발생하는 경우, 이를 암점화(black)하지 않고, 정상 화소처럼 작동하도록 하기 위한 구성 요소이다.
리페어 소자(RP)는 리페어 배선(RL) 및 리페어 전극(RT)을 구비한다. 리페어 배선(RL)은 이웃하는 두 화소들(P1, P2) 사이에 걸쳐 배치된 선분 형상을 갖는다. 리페어 배선(RL)은 일측 단부가 어느 한 화소에 배치되고, 타측 단부는 이웃하는 다른 화소에 배치된다.
리페어 배선(RL)은 기판(110) 위에 먼저 형성되어 있을 수 있다. 특히, 리페어 배선(RL)은 이중층 구조를 가질 수 있다. 일례로, 리페어 배선(RL)은 순차 적층된 제1 금속층(LS1)과 제2 금속층(LS2)를 구비할 수 있다. 특히, 리페어 배선(RL)은 그 단면 형상이 역-테이퍼 구조를 갖는 것이 바람직하다. 일례로, 제1 금속층(LS1)은 제1 폭을 가지며, 제2 금속층(LS2)은 제1 폭보다 큰 제2 폭을 가질 수 있다. 그 결과, 리페어 배선(RL)은 단면 형상이 'T'자 형의 역-테이퍼 형상을 가질 수 있다. 그러나, 이에 한정되지는 않으며, 제1 금속층(LS1)의 폭과 제2 금속층(LS2)의 폭은 동일할 수도 있다.
리페어 배선(RL)은 기판(110) 전체 표면 위에 적층된 버퍼막(BUF)에 의해 덮여 있다. 이 경우, 역-테이퍼 구조에 의해 단차를 갖는 리페어 배선(RL)의 양 측변에서, 버퍼막(BUF)이 다른 부분보다 얇게 적층되는 심(seam) 영역을 형성할 수 있다.
버퍼막(BUF) 위에는 반도체 층(SA, DA)이 형성된다. 반도체 층(SA, DA)은 기판(110) 전체 표면 위에 적층된 게이트 절연막(GI)에 의해 덮여 있다. 버퍼막(BUF)의 심 영역에는 게이트 절연막(GI)도 다른 부분보다 얇게 적층되어 심(seam) 영역이 그대로 나타난다. 게이트 절연막(GI) 위에는 반도체 층(SA, DA)과 중첩하는 게이트 전극(SG, DG)이 형성된다. 게이트 전극(SG, DG)과 동일한 층에 동일한 물질로 리페어 전극(RT)이 형성되어 있다. 제1 금속층(LS1)의 폭과 제2 금속층(LS2)의 폭은 동일한 경우에도, 제2 금속층(LS2)의 양측 가장자리 영역에서 버퍼막(BUF) 및 게이트 절연막(GI)이 다른 부분도다 얇게 형성되는 심(seam) 영역을 형성할 수 있다.
리페어 전극(RT)은, 화소(P)에 할당된 애노드 전극(ANO)에 연결된 구동 드레인 전극(DD)과 연결된 일측 단부와, 일측 단부에서 연장되어 리페어 배선(RL)의 일측 단부와 중첩하는 타측 단부를 구비하는 짧은 선분 형상을 갖는다. 리페어 전극(RT)에서 리페어 배선(RL)과 중첩하는 타측 단부는 심 영역을 완전히 덮으며 적층된다. 리페어 전극(RT)이 심 영역을 메우면서 적층되므로, 심 영역에서는 리페어 전극(RT)과 리페어 배선(RL) 사이의 이격 거리가 다른 부분보다 현저히 가까워진다.
게이트 전극(SG, DG) 및 리페어 전극(RT)은 기판(110) 전체 표면 위에 적층된 중간 절연막(ILD)에 의해 덮여 있다. 중간 절연막(ILD) 위에는 소스 전극(SS, DS), 드레인 전극(SD, DD), 데이터 배선(DL) 및 구동 전류 배선(VDD)이 형성되어 있다. 중간 절연막(ILD)에는 리페어 전극(RT)의 일측 단부를 노출하는 리페어 콘택홀(RH)이 형성되어 있다. 구동 드레인 전극(DD)은 리페어 전극(RT)의 일측 단부로 연장되어, 리페어 콘택홀(RH)을 통해 리페어 전극(RT)과 연결된다.
한편, 리페어 전극(RT)의 상부에는 중간 절연막(ILD) 위에 배치된 구동 드레인 전극(DD)과 동일한 층에서 동일한 물질로 형성된 리페어 차폐층(SHL)이 더 형성될 수 있다. 리페어 차폐층(SHL)은 리페어 배선(RL)의 일측 단부와 중첩하는 리페어 전극(RT)의 타측 단부를 완전히 덮는 섬(island) 모양으로 형성될 수 있다. 리페어 차폐층(SHL)은 리페어 배선(RL)의 일측 단부와 리페어 전극(RT)의 타측 단부가 용접될 경우 발생하는 열이 상부에 배치된 발광 다이오드(OLE)로 전달되는 것을 막기 위한 금속층일 수 있다.
소스 전극(SS, DS), 드레인 전극(SD, DD), 데이터 배선(DL), 구동 전류 배선(VDD) 및 리페어 차폐층(SHL)이 형성된 기판(110) 위에 보호막(PAS)이 적층되어 있다. 보호막(PAS) 위에는 평탄화 막(PL)이 적층되어 있다.
리페어 배선(RL)의 일측 단부와 리페어 전극(RT)의 타측 단부가 중첩하는 부분, 혹은 리페어 차폐층(SHL)이 배치되는 부분을 용접부(WD)로 정의할 수 있다. 용접부(WD)는 스위칭 박막 트랜지스터(ST)의 스위칭 반도체 층(SA)과 인접하여 배치할 수 있다. 용접부(WD)와 인접하는 스위칭 반도체 층(SA)을 절단부(CU)로 정의할 수 있다. 하지만, 이에 국한되는 것은 아니며, 절단부(CU)는 구동 박막 트랜지스터(DA)의 일부에 정의할 수도 있다.
이 출원에 의한 리페어 소자는 어느 한 화소가 불량이 발생하는 경우, 불량 화소의 애노드 전극에 할당된 박막 트랜지스터와의 연결성을 절단하고, 이웃하는 정상 화소에 할당된 구동 박막 트랜지스터와 연결하는 소자를 말한다. 이하, 도 5 내지 도 7을 참조하여, 불량 화소가 발생한 경우 정상 화소와 연결하여 불량을 해소한 구조에 대해 설명한다.
도 5는 이 출원에 의한 리페어 소자를 구비한 전계 발광 표시장치에서, 용접과 절단이 수행된 이후의 구조를 나타내는 평면도이다. 도 6a는 도 5의 II-II'을 따라 절취한, 이 출원에 의한 전계 발광 표시장치에서, 리페어 수행 전, 절단부와 용접부의 구조를 나타내는 단면도이다. 도 6b는 도 5의 II-II'을 따라 절취한, 이 출원에 의한 전계 발광 표시장치에서, 리페어 수행 후, 절단부와 용접부의 구조를 나타내는 단면도이다. 도 7은 도 5의 III-III'을 따라 절취한, 이 출원에 의한 리페어 소자를 구비한 전계 발광 표시장치에서, 용접과 절단이 수행된 이후의 구조를 나타내는 단면도이다.
이 출원에 의한 전계 발광 표시장치는, 기판(110) 위에 매트릭스 방식으로 배열된 다수 개의 화소(P)들이 배치되어 있다. 일례로, 도 5에 도시한 바와 같이, 제1 화소(P1)와 제2 화소(P2)가 이웃하여 배치될 수 있다. 제1 화소(P1)에는 제1 애노드 전극(ANO1)이 배치되며, 제2 화소(P2)에는 제2 애노드 전극(ANO2)이 배치되어 있다. 각 화소들(P1, P2)에 포함된 박막 트랜지스터 및 배선들 관계는 앞에서 설명한 바와 같으므로 상세 설명은 생략한다.
리페어 소자(RP)는 리페어 배선(RL), 제1 리페어 전극(RT1) 및 제2 리페어 전극(RT2)을 포함할 수 있다. 리페어 배선(RL)은 제1 화소(P1)과 제2 화소(P2)에 걸쳐 배치된 구조를 갖는다. 제1 리페어 전극(RT1)은 제1 화소(P1)에 배치되며, 제2 리페어 전극(RT2)은 제2 화소(P2)에 배치된다.
제1 리페어 전극(RT1)은 제1 화소(P1)에 할당된 제1 애노드 전극(ANO1)에 연결된 제1 구동 드레인 전극(DD1)과 연결되어 있다. 특히, 제1 리페어 전극(RT1)을 덮는 중간 절연막(ILD)에 형성된 제1 리페어 콘택홀(RH1)을 통해 제1 리페어 전극(RT1)의 일측 단부와 제1 구동 드레인 전극(DD1)이 연결되어 있다. 제1 리페어 전극(RT1)의 타측단은 버퍼층(BUF) 및 게이트 절연막(GI)를 사이에 두고 수직 구조상에서 리페어 배선(RL)과 중첩하여 있다.
제2 리페어 전극(RT2)은 제2 화소(P2)에 할당된 제2 애노드 전극(ANO2)에 연결된 제2 구동 드레인 전극(DD2)과 연결되어 있다. 특히, 제2 리페어 전극(RT2)을 덮는 중간 절연막(ILD)에 형성된 제2 리페어 콘택홀(RH2)을 통해 제2 리페어 전극(RT2)의 일측 단부와 제2 구동 드레인 전극(DD2)이 연결되어 있다. 제2 리페어 전극(RT2)의 타측단은 버퍼층(BUF) 및 게이트 절연막(GI)를 사이에 두고 수직 구조상에서 리페어 배선(RL)과 중첩하여 있다.
리페어 배선(RL)의 일측 단부는 제1 리페어 단자(RT1)의 타측 단부와 중첩하여 있고, 리페어 배선(RL)의 타측 단부는 제2 리페어 단자(RT2)의 타측 단부와 중첩하여 있다. 제1 리페어 단자(RT1) 및 제1 리페어 단자(RT1)는 앞에서 설명한 바와 같이 버퍼층(BUF) 및/또는 게이트 절연막(GI)에 형성된 심 영역에서 리페어 배선(RL)과 이격된 거리가 다른 부분보다 더 가깝게 적층되어 있다. 따라서, 266nm 파장대의 낮은 에너지를 갖는 레이저를 이용하더라도, 리페어 배선(RL)이 용융되면서, 제1 리페어 단자(RT1) 및 제1 리페어 단자(RT1)와 물리적 및 전기적으로 연결될 수 있다.
또한, 266nm 파장대의 낮은 에너지를 갖는 레이저를 이용하면, 반도체 층(SA, DA)를 단절할 수 있다. 따라서, 용접부(WD)와 절단부(CU)에 낮은 에너지를 갖는 동일한 레이저를 조사하여, 용접과 절단을 수행할 수 있다.
일례로, 제1 화소(P1)은 정상 화소이고, 제2 화소(P2)에 불량이 발생할 수 있다. 불량 화소는 스위칭 박막 트랜지스터(ST) 혹은 구동 박막 트랜지스터(DT)에서 불량이 발생하여, 정상적으로 애노드 전극(ANO)을 구동할 수 없는 상태일 수 있다. 이 경우, 불량이 발생한 제2 화소(P2)을 암점화할 수 있다. 이는 제2 화소(P2)에 배치된 제2 애노드 전극(ANO2)을 구동하는 구성 요소인 스위칭 박막 트랜지스터(ST) 혹은 구동 박막 트랜지스터(DT)를 작동 불능 상태로 만드는 방법이다. 이 때, 기판(110)에 제일 가까이에 위치한 스위칭 반도체 층(SA) 혹은 구동 반도체 층(DA)의 일부를 절단하여, 박막 트랜지스터(ST, DT)를 불능화(disabled)할 수 있다.
이 출원에서는 불량 화소를 암점화하기 보다는 이웃하는 정상 화소의 구동 박막 트랜지스터와 불량 화소의 애노드 전극을 연결하는 방법이다. 이를 위해, 도 5에 도시한 바와 같이, 불량이 발생한 제2 화소(P2)에 배치된 스위칭 박막 트랜지스터(ST)의 스위칭 반도체 층(SA)의 일부에 레이저를 조사하여, 스위칭 반도체 층(SA)을 절단(cutting)한다. 이 때, 사용하는 레이저는 266nm 파장대의 낮은 에너지를 갖는 레이저를 사용하는 것이 바람직하다. 1064nm 파장대의 높은 에너지를 갖는 레이저를 사용하는 경우, 열 에너지가 너무 높아서, 스위칭 반도체 층(SA) 상부에 배치된 발광 다이오드(OLE)에 손상을 야기할 수 있다.
또한, 266nm 파장대의 낮은 에너지를 갖는 레이저를 제1 화소(P1)에 배치된 제1 리페어 단자(RT1)의 타측 단부와 리페어 배선(RL)의 일측 단부가 중첩하는 제1 용접부(WD1)에 조사한다. 그 결과, 리페어 배선(RL)이 용융되고, 다른 부분보다 두께가 얇은 심 영역을 관통하여 상부에 배치된 제1 리페어 단자(RT1)의 일측 단부와 물리적 및 전기적으로 연결된다.
또한, 266nm 파장대의 낮은 에너지를 갖는 레이저를 제2 화소(P2)에 배치된 제2 리페어 단자(RT2)의 타측 단부와 리페어 배선(RL)의 타측 단부가 중첩하는 제2 용접부(WD2)에 조사한다. 그 결과, 리페어 배선(RL)이 용융되고, 다른 부분보다 두께가 얇은 심 영역을 관통하여 상부에 배치된 제2 리페어 단자(RT2)의 일측 단부와 물리적 및 전기적으로 연결된다.
그 결과, 불량이 발생한 제2 화소(P2)에서는 제2 애노드 전극(ANO2)을 구동하기 위한 구동 박막 트랜지스터(DT)를 작동하는 스위칭 박막 트랜지스터(ST)가 불능화된다. 이와 동시에, 제2 애노드 전극(ANO2)은 리페어 소자(RP)에 의해 제1 화소(P1)에 배치된 제1 구동 드레인 전극(DD1)과 연결된다. 따라서, 제2 화소(P2)는 제1 화소(P1)와 동일하게 작동되는 상태가 된다.
이 출원에 의한 리페어 소자(RP)에 의해 불량 화소를 암점화 처리하기 보다는 이웃하는 정상 화소에 연결하여 구동하기 때문에, 불량에 의한 화질 저하를 방지할 수 있다. 특히, 이웃하는 화소와 동일하게 작동하기 때문에, 화질에 문제가 발생한 것을 관측자가 실질적으로 인지하기 매우 어렵다.
특히, 이 출원에 의한 전계 발광 표시장치에서, 불량 화소를 리페어할 때, 266nm 파장대의 낮은 에너지를 갖는 레이저를 사용하는 특징이 있다. 이 출원에 의한 전계 발광 표시장치는, 상부 발광형 구조를 가지므로, 리페어를 위한 용접부(WD)와 절단부(CU)가 모두 애노드 전극(ANO)과, 특히, 발광 영역과 중첩 배치된다. 이러한 구조에서, 기판(110)의 하면에서 레이저를 조사할 때, 레이저의 에너지가 너무 클 경우, 예를 들어, 용접에 적합한 1064nm 파장대의 레이저를 사용하는 경우, 높은 에너지가 발광 다이오드(OLE)에 악영향을 줄 수 있다. 즉, 리페어 공정을 수행하였음에도, 발광 다이오드(OLE)가 손상되어 오히려 파손될 수 있다.
하지만, 이 출원에 의한 전계 발광 표시장치에서는, 반도체 층(SA, DA)을 절단하는 데 적합한 266nm 파장대의 레이저를 사용하는 것을 특징으로 한다. 즉, 절단부(CU)에서 반도체 층을 절단하는 데 사용하는 낮은 에너지를 갖는 레이저로 용접부(WD)에서 금속으로 이루어진 리페어 단자(RT)와 리페어 배선(RL)을 연결할 수 있다.
리페어 배선(RL)이 역-테이퍼 구조를 가짐으로 인해, 리페어 배선(RL)을 덮는 버퍼층(BUF)과 게이트 절연막(GI)에 다른 부분보다 두께가 얇은 심 영역이 형성된다. 게이트 절연막(GI) 위에서 심 영역을 덮는 리페어 전극(RT1, RT2)은 심 영역에서 다른 부분보다 리페어 배선(RL)과 이격된 거리가 좁아진다. 그 결과, 266nm의 낮은 에너지 레이저로도 리페어 배선(RL)이 용융되면서, 심 영역을 관통하여 리페어 전극(RT1, RT2)과 물리적 및 전기적으로 연결될 수 있다. 즉, 절단 공정과 용융 공정을 별도의 레이저를 이용한 분리된 공정으로 수행하지 않고, 동일한 레이저를 이용한 단일 공정에서 수행할 수 있다.
도 6a를 참조하면, 용접부(WD)와 절단부(CU)에 266nm 파장의 낮은 에너지를 갖는 레이저를 조사할 수 있다. 이 때, 레이저(LASER)는 기판(110) 위에 배치된 리페어 배선(RL) 및 스위칭 반도체 층(SA)에 조사된다. 특히, 리페어 배선(RL)에서는 심 영역에 조사하는 것이 바람직하다. 그 결과, 도 6b에 도시한 바와 같이, 절단부(CU)에서는 스위칭 반도체 층(SA)가 열에 의해 녹아 절단된다. 스위칭 반도체 층(SA) 위에는 직접 중첩하는 금속 물질이 없으므로, 레이저 에너지가 다른 층에는 영향을 주지 않는다. 경우에 따라 스위칭 게이트 전극과 스위칭 소스 전극이 스위칭 반도체 층(SA)과 일부 중첩 배치될 수 있으나, 스위칭 게이트 전극과 스위칭 소스 전극이 녹아서 연결되더라도, 반도체 층이 절단되어 연결성은 단절된다.
한편, 도 6b의 용접부(WD)에서는 리페어 배선(RL)이 용융되면서, 다른 부분보다 두께가 얇은 심 영역을 관통하여, 상부에 배치된 리페어 전극(RT1, RT2)과 연결된다. 심 영역에서 버퍼층(BUF)과 게이트 절연막(GI)의 두께가 매우 얇기 때문에 낮은 에너지로도 리페어 배선(RL)이 녹으면서, 심 영역을 관통할 수 있다.
도 7을 참조하면, 절단부(CU)에서 스위칭 반도체 층(SA)이 끊어져, 불량이 발생한 제2 화소(P2)에 배치된 발광 다이오드(OLE)는 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)와의 연결성은 단절된다. 반면에, 용접부(WD)에서 리페어 배선(RL)은 제1 리페어 단자(RT1) 연결된다. 도 7에는 나타나지 않았으나, 도 5에서와 같이, 리페어 배선(RL)은 제2 리페어 단자(RT2)와 서로 연결된다. 따라서, 제2 애노드 전극(ANO2)은, 제1 리페어 단자(RT1), 리페어 배선(RL) 및 제2 리페어 단자(RT2)를 통해, 제1 구동 드레인 전극(DD1)에 의해 구동되는 연결 상태가 이루어 진다.
이하, 도 8 내지 도 10을 참조하여, 이 출원의 다른 실시 예에 대하여 설명한다. 도 8은 이 출원의 다른 실시 예에 의한 리페어 소자를 구비한 전계 발광 표시장치에 배치된 화소들의 구조를 나타내는 평면도이다. 도 9는 도 8의 IV-IV'를 따라 절취한, 이 출원의 다른 실시 예에 의한 리페어 소자를 구비한 전계 발광 표시장치의 구조를 나타내는 단면도이다. 도 10은 이 출원의 다른 실시 예에 의한 전계 발광 표시장치에서, 리페어 수행 후, 절단부와 용접부의 구조를 나타내는 단면도이다.
도 8을 참조하면, 이 출원의 다른 실시 예는 기본적인 구성이 도 3에 의한 실시 예와 거의 동일하다. 차이가 있는 부분은, 리페어 배선(RL)의 양 끝단에서 리페어 전극들(RT1, RT2)과 중첩하는 부분에, 개방 홀(OH)이 형성된 것에 있다. 개발 홀(OH)은 레이저 용접 과정에서 가해지는 열 에너지가 리페어 배선(RL)과 리페어 전극들(RT1, RT2)이 중첩하는 부분에서 집중되어, 버퍼층(BUF) 및 게이트 절연막(GI)이 부풀어 올라, 상부에 적층된 애노드 전극(ANO) 및 발광층(EL)에 손상이 발생하는 것을 방지하기 위함이다.
이하, 도면들을 참조하여, 간단히 설명한다. 도 3, 도 4와 동일한 부호를 사용한 동일한 구성 요소들에 대해서는 설명을 생략하므로, 필요한 경우, 도 3 내지 도 7의 설명을 참조한다.
도 8을 참조하면, 이 출원의 다른 실시 예에 의한 전계 발광 표시장치는 리페어 소자(RP)를 구비하고 있다. 리페어 소자(RP)는 리페어 배선(RL) 및 리페어 전극(RT)을 구비한다. 리페어 배선(RL)은 이웃하는 두 화소들(P1, P2) 사이에 걸쳐 배치된 선분 형상을 갖는다. 리페어 배선(RL)은 일측 단부가 어느 한 화소에 배치되고, 타측 단부는 이웃하는 다른 화소에 배치된다.
리페어 배선(RL)은 기판(110) 위에 먼저 형성되어 있을 수 있다. 특히, 리페어 배선(RL)은 이중층 구조를 가질 수 있다. 일례로, 리페어 배선(RL)은 순차 적층된 제1 금속층(LS1)과 제2 금속층(LS2)를 구비할 수 있다. 특히, 리페어 배선(RL)은 그 단면 형상이 역-테이퍼 구조를 갖는 것이 바람직하다. 일례로, 제1 금속층(LS1)은 제1 폭을 가지며, 제2 금속층(LS2)은 제1 폭보다 큰 제2 폭을 가질 수 있다. 그 결과, 리페어 배선(RL)은 단면 형상이 'T'자 형의 역-테이퍼 형상을 가질 수 있다. 그러나, 이에 한정되지는 않으며, 제1 금속층(LS1)의 폭과 제2 금속층(LS2)의 폭을 동일할 수도 있다.
리페어 배선(RL)은 기판(110) 전체 표면 위에 적층된 버퍼막(BUF)에 의해 덮여 있다. 이 경우, 역-테이퍼 구조에 의해 단차를 갖는 리페어 배선(RL)의 양 측변에서, 버퍼막(BUF)이 다른 부분보다 얇게 적층되는 심(seam) 영역을 형성할 수 있다. 제1 금속층(LS1)의 폭과 제2 금속층(LS2)의 폭은 동일한 경우에도, 제2 금속층(LS2)의 양측 가장자리 영역에서 버퍼막(BUF) 및 게이트 절연막(GI)이 다른 부분도다 얇게 형성되는 심(seam) 영역을 형성할 수 있다.
버퍼막(BUF) 위에는 반도체 층(SA, DA)이 형성된다. 반도체 층(SA, DA)은 기판(110) 전체 표면 위에 적층된 게이트 절연막(GI)에 의해 덮여 있다. 버퍼막(BUF)의 심 영역에는 게이트 절연막(GI)도 다른 부분보다 얇게 적층되어 심(seam) 영역이 그대로 나타난다. 게이트 절연막(GI) 위에는 반도체 층(SA, DA)과 중첩하는 게이트 전극(SG, DG)이 형성된다. 게이트 전극(SG, DG)과 동일한 층에 동일한 물질로 리페어 전극(RT)이 형성되어 있다.
리페어 전극(RT)은, 화소(P)에 할당된 애노드 전극(ANO)에 연결된 구동 드레인 전극(DD)과 연결된 일측 단부와, 일측 단부에서 연장되어 리페어 배선(RL)의 일측 단부와 중첩하는 타측 단부를 구비하는 짧은 선분 형상을 갖는다. 리페어 전극(RT)에서 리페어 배선(RL)과 중첩하는 타측 단부는 심 영역을 완전히 덮으며 적층된다. 리페어 전극(RT)이 심 영역을 메우면서 적층되므로, 심 영역에서는 리페어 전극(RT)과 리페어 배선(RL) 사이의 이격 거리가 다른 부분보다 현저히 가까워진다.
게이트 전극(SG, DG) 및 리페어 전극(RT)은 기판(110) 전체 표면 위에 적층된 중간 절연막(ILD)에 의해 덮여 있다. 중간 절연막(ILD) 위에는 소스 전극(SS, DS), 드레인 전극(SD, DD), 데이터 배선(DL) 및 구동 전류 배선(VDD)이 형성되어 있다. 중간 절연막(ILD)에는 리페어 전극(RT)의 일측 단부를 노출하는 리페어 콘택홀(RH)이 형성되어 있다. 구동 드레인 전극(DD)은 리페어 전극(RT)의 일측 단부로 연장되어, 리페어 콘택홀(RH)을 통해 리페어 전극(RT)과 연결된다.
한편, 리페어 전극(RT)의 상부에는 중간 절연막(ILD) 위에 배치된 구동 드레인 전극(DD)과 동일한 층에서 동일한 물질로 형성된 리페어 차폐층(SHL)이 더 형성될 수 있다. 리페어 차폐층(SHL)은 리페어 배선(RL)의 일측 단부와 중첩하는 리페어 전극(RT)의 타측 단부를 완전히 덮는 섬(island) 모양으로 형성될 수 있다. 리페어 차폐층(SHL)은 리페어 배선(RL)의 일측 단부와 리페어 전극(RT)의 타측 단부가 용접될 경우 발생하는 열이 상부에 배치된 발광 다이오드(OLE)로 전달되는 것을 방지하기 위한 금속층일 수 있다.
리페어 배선(RL)의 일측 단부와 리페어 전극(RT)의 타측 단부가 중첩하는 부분, 혹은 리페어 차폐층(SHL)이 배치되는 부분을 용접부(WD)로 정의할 수 있다. 용접부(WD)는 스위칭 박막 트랜지스터(ST)의 스위칭 반도체 층(SA)과 인접하여 배치할 수 있다. 용접부(WD)와 인접하는 스위칭 반도체 층(SA)을 절단부(CU)로 정의할 수 있다. 하지만, 이에 국한되는 것은 아니며, 절단부(CU)는 구동 박막 트랜지스터(DA)의 일부에 정의할 수도 있다.
특히, 용접부(WD) 부분을 보면, 리페어 배선(RL)의 일측 단부와 타측 단부 각각에 개방 홀(OH)이 형성되어 있다. 용접부(WD)에 레이저로 열을 인가할 때, 열 에너지는 금속을 통해 더 빠르게 집중되는 특징이 있다. 따라서, 개방 홀(OH) 주변에 있는 리페어 배선(RL)으로 열 에너지가 집중되며, 개방 홀(OH)로는 열 에너지가 상대적으로 덜 집중된다.
그 결과, 적은 열 에너지로도 리페어 배선(RL)이 용융되고 상부에 있는 리페어 전극(RT)과 용접될 수 있다. 또한, 개방 홀(OH) 부분으로는 열 에너지가 집중되지 않으므로, 개방 홀(OH) 상부에 위치한 소자들에 열 에너지가 전달되는 것을 최소화할 수 있다. 즉, 이 출원은 상부 발광형 전계 발광 표시장치에서 발광 다이오드(OLE)와 리페어 패턴(RT)가 중첩된 것이 특징인 바, 리페어 패턴(RT)에 인가되는 열이 발광 다이오드(OLE)를 손상하지 않는다.
이 출원에 의한 리페어 소자는 어느 한 화소가 불량이 발생하는 경우, 리페어 배선(RL)의 일측 단부는 제1 리페어 단자(RT1)의 타측 단부와 중첩하여 있고, 리페어 배선(RL)의 타측 단부는 제2 리페어 단자(RT2)의 타측 단부와 중첩하여 있다. 제1 리페어 단자(RT1) 및 제1 리페어 단자(RT1)는 앞에서 설명한 바와 같이 버퍼층(BUF) 및/또는 게이트 절연막(GI)에 형성된 심 영역에서 리페어 배선(RL)과 이격된 거리가 다른 부분보다 더 가깝게 적층되어 있다. 따라서, 266nm 파장대의 낮은 에너지를 갖는 레이저를 이용하더라도, 리페어 배선(RL)이 용융되면서, 제1 리페어 단자(RT1) 및 제1 리페어 단자(RT1)와 물리적 및 전기적으로 연결될 수 있다.
또한, 266nm 파장대의 낮은 에너지를 갖는 레이저를 이용하면, 반도체 층(SA, DA)를 단절할 수 있다. 따라서, 용접부(WD)와 절단부(CU)에 낮은 에너지를 갖는 동일한 레이저를 조사하여, 용접과 절단을 수행할 수 있다.
용접부(WD)와 절단부(CU)에 266nm 파장의 낮은 에너지를 갖는 레이저를 조사할 수 있다. 이 때, 레이저(LASER)는 기판(110) 위에 배치된 리페어 배선(RL) 및 스위칭 반도체 층(SA)에 조사된다. 특히, 리페어 배선(RL)에서는 심 영역과 가까이에 배치된 개방 홀(OH)의 주변에 조사하는 것이 바람직하다. 그 결과, 도 10에 도시한 바와 같이, 절단부(CU)에서는 스위칭 반도체 층(SA)가 열에 의해 녹아 절단된다. 스위칭 반도체 층(SA) 위에는 직접 중첩하는 금속 물질이 없으므로, 레이저 에너지가 다른 층에는 영향을 주지 않는다. 경우에 따라 스위칭 게이트 전극과 스위칭 소스 전극이 스위칭 반도체 층(SA)과 일부 중첩 배치될 수 있으나, 스위칭 게이트 전극과 스위칭 소스 전극이 녹아서 연결되더라도, 반도체 층이 절단되어 연결성은 단절된다.
한편, 용접부(WD)에서는 리페어 배선(RL)이 용융되면서, 다른 부분보다 두께가 얇은 심 영역을 관통하여, 상부에 배치된 리페어 전극(RT1, RT2)과 연결된다. 심 영역에서 버퍼층(BUF)과 게이트 절연막(GI)의 두께가 매우 얇기 때문에 낮은 에너지로도 리페어 배선(RL)이 녹으면서, 심 영역을 관통할 수 있다.
이하, 도 11을 참조하여, 이 출원의 다른 실시 예에 의한 리페어 배선(RL)의 일측 단부와 타측 단부에 형성된 개방 홀(OH)의 다양한 형상에 대해 설명한다. 이 출원의 다른 실시 예에서는 개방 홀(OH)의 형상은 다양한 형상을 가질 수 있다. 예를 들어, 원형, 사각형, 육각형 및 다양한 형상을 가질 수 있다. 또한, 리페어 배선(RL)의 끝단에서 리페어 전극(RT)의 끝단 일부와 중첩하는 형상을 가질 수도 있다.
일례로, 도 11의 (a) 내지 (e)에서 도시한 바와 같이, 원형, 타원형, 사각형과 같은 다각형, 별형, 십자형 등 다양한 형상을 가질 수 있다. 도 11에서 빗금친 부분은 리페어 배선(RL)의 끝단에 형성된 개방 홀(OH)을 제외한 부분과 리페어 전극(RT)이 중첩된 부분이다. 이 빗금친 부분은, 레이저를 이용한 리페어 공정에 의해 리페어 배선(RL)과 리페어 전극(RT)이 용융되어 접합되는 영역이다.
이하, 도 12를 참조하여, 이 출원의 또 다른 실시 예에 대하여 설명한다. 도 12는 도 8의 IV-IV'를 따라 절취한, 이 출원의 또 다른 실시 예에 의한 리페어 소자를 구비한 전계 발광 표시장치의 구조를 나타내는 단면도이다.
도 12를 참조하면, 도 9에 의한 전계 발광 표시장치의 구조와 실질적으로 동일하다. 차이점으로는, 용접부(WD)에 형성된 개방 홀(OH)이 리페어 배선(RL)의 양 끝단뿐 아니라, 리페어 배선(RL)과 중첩하는 리페어 전극(RT)에도 동일하게 형성된 것을 특징으로 한다.
이 구조로 인해, 더 낮은 에너지의 레이저를 사용하더라도, 용접부(WD)에서 리페어 배선(RL)이 용융되어 리페어 전극(RT)과의 연결이 매우 용이하게 이루어질 수 있다. 도 9와 동일한 번호를 사용하는 도 12의 구성 요소들은 실질적으로 동일한 것이므로, 중복 설명은 생략하고, 필요한 경우, 도 9의 설명을 참조하면 용이하게 이해할 수 있다.
상술한 이 출원의 예에 설명된 특징, 구조, 효과 등은 본 출원의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 이 출원의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 이 출원이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 이 출원의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 설명한 이 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 이 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 이 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 이 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 이 출원의 범위에 포함되는 것으로 해석되어야 한다.
OLE: 발광 다이오드 ANO: 애노드 전극
EL: 발광층 CAT: 캐소드 전극
RL: 리페어 배선 RT: 리페어 패턴
RT1: 제1 리페어 패턴 RT2: 제2 리페어 전극
DD1: 제1 구동 드레인 전극 DD2: 제2 구동 드레인 전극
ST: 스위칭 박막 트랜지스터 DT: 구동 박막 트랜지스터
SA: 스위칭 반도체 층 DA: 구동 반도체 층
SG: 스위칭 게이트 전극 DG: 구동 게이트 전극
SS: 스위칭 소스 단자 DS: 구동 소스 단자
SD: 스위칭 드레인 단자 DD: 구동 드레인 단자

Claims (18)

  1. 기판;
    상기 기판 상에 있는 버퍼층;
    상기 기판의 화소에 배치되며, 소스 전극, 드레인 전극, 반도체 층, 및 게이트 절연막을 사이에 두고서 상기 반도체층과 중첩하는 게이트 전극을 구비한 박막 트랜지스터;
    상기 화소에 배치되며, 상기 드레인 전극에 연결된 발광 다이오드; 그리고
    상기 발광 다이오드와 중첩하여 배치된 리페어 소자를 포함하되,
    상기 리페어 소자는,
    상기 기판과 상기 버퍼층 사이에 배치되고, 상기 기판상에 배치된 제1 금속층과 상기 제1 금속층 상에 배치된 제2 금속층을 포함하는 리페어 배선; 그리고
    상기 리페어 배선을 덮는 상기 버퍼층 및 게이트 절연막 상에 배치되고, 상기 리페어 배선과 중첩하는 리페어 전극을 구비하며,
    상기 리페어 전극은 상기 드레인 전극과 전기적으로 연결된 전계 발광 표시장치.
  2. 제 1 항에 있어서,
    상기 화소에 불량이 발생한 경우,
    상기 반도체 층은 제거되어 단선되고,
    상기 리페어 배선과 중첩하는 상기 리페어 전극은 상기 버퍼층 및 상기 게이트 절연막을 관통하여 물리적으로 연결된 전계 발광 표시장치.
  3. 제 2 항에 있어서,
    상기 리페어 배선은, 용융되어 상기 리페어 전극과 연결된 전계 발광 표시장치.
  4. 제 1 항에 있어서,
    상기 발광 소자는,
    상기 박막 트랜지스터의 상기 드레인 전극과 연결되며, 불투명 금속 물질을 포함하는 애노드 전극;
    상기 애노드 전극 위에 적층된 발광층;
    상기 발광층 위에 적층되며, 투명 도전 물질을 포함하는 캐소드 전극을 포함하며,
    상기 발광층에서 발생한 빛은 상기 캐소드 전극 방향으로 출광되는 전계 발광 표시장치.
  5. 제 4 항에 있어서,
    상기 발광 소자에서, 상기 리페어 전극과 상기 박막 트랜지스터의 상기 드레인 전극이 중첩하는 부분에서도 상기 빛이 상기 캐소드 전극 방향으로 출광되는 전계 발광 표시장치.
  6. 제 1 항에 있어서,
    상기 리페어 배선의 상기 제1 금속층은,
    제1 폭을 가지며,
    상기 제2 금속층은 상기 제1 폭보다 큰 제2 폭을 가지며,
    상기 리페어 배선은 상기 버퍼층과 상기 게이트 절연막으로 덮여진 전계 발광 표시장치.
  7. 제 6 항에 있어서,
    상기 버퍼층 및 상기 게이트 절연막은, 상기 제1 금속층과 상기 제2 금속층의 경계부를 따라 다른 부분보다 얇은 두께로 적층된 심(seam) 영역을 형성하고,
    상기 리페어 전극은, 상기 심 영역을 메우면서 상기 게이트 절연막 위에서 상기 리페어 배선의 일부와 중첩하도록 배치된 전계 발광 표시장치.
  8. 제 6 항에 있어서,
    상기 리페어 배선의 상기 제2 금속층은, 용융되어, 상기 심 영역을 관통하여 상기 리페어 전극과 연결되는 전계 발광 표시장치.
  9. 제 1 항에 있어서,
    상기 리페어 배선은,
    상기 리페어 전극과 중첩하는 끝단부에 형성된 상기 리페어 배선을 관통하는 개방 홀을 더 포함하는 전계 발광 표시장치.
  10. 기판 위에 배치된 제1 화소 및 제2 화소;
    상기 제1 화소에 배치된 제1 스위칭 박막 트랜지스터, 상기 제1 스위칭 박막 트랜지스터와 연결된 제1 구동 박막 트랜지스터 및 상기 제1 구동 박막 트랜지스터와 연결된 제1 발광 소자;
    상기 제2 화소에 배치된 제2 스위칭 박막 트랜지스터, 상기 제2 스위칭 박막 트랜지스터에 연결된 제2 구동 박막 트랜지스터 및 상기 제2 구동 박막 트랜지스터에 연결된 제2 발광 소자;
    상기 제1 발광 소자 및 상기 제2 발광 소자와 중첩하는 리페어 소자를 구비하되,
    상기 리페어 소자는,
    상기 제1 화소에서 상기 제2 화소로 연장되며, 역-테이퍼 형상을 갖는 리페어 배선;
    상기 제1 구동 박막 트랜지스터의 구동 드레인 전극과 연결되며, 상기 제1 스위칭 박막 트랜지스터의 게이트 전극과 동일한 물질로 동일한 층에 배치되고, 상기 리페어 배선의 일측 단부와 중첩하는 제1 리페어 전극; 및
    상기 제2 구동 박막 트랜지스터의 구동 드레인 전극과 연결되며, 상기 제2 스위칭 박막 트랜지스터의 게이트 전극과 동일한 물질로 동일한 층에 배치되고, 상기 리페어 배선의 타측 단부와 중첩하는 제2 리페어 전극을 구비하며,
    상기 리페어 배선과 상기 제1 리페어 전극 및 상기 제2 리페어 전극 사이에는 버퍼층 및 게이트 절연막이 적층된 전계 발광 표시장치.
  11. 제 10 항에 있어서,
    상기 제1 화소는 정상 화소이고, 상기 제2 화소는 불량 화소인 경우,
    상기 제2 스위칭 박막 트랜지스터의 상기 스위칭 반도체 층의 일부가 제거되어, 단절되고,
    상기 제1 리페어 전극과 상기 리페어 배선의 상기 일측 단부, 그리고 상기 제2 리페어 전극과 상기 리페어 배선의 상기 타측 단부가 서로 연결된 전계 발광 표시장치.
  12. 제 11 항에 있어서,
    상기 리페어 배선의 상기 일측 단부는, 용융되어 상기 버퍼층 및 상기 게이트 절연막을 관통하여 상기 제1 리페어 전극과 연결되고,
    상기 리페어 배선의 상기 타측 단부는, 용융되어 상기 버퍼층 및 상기 게이트 절연막을 관통하여 상기 제2 리페어 전극과 연결된 전계 발광 표시장치.
  13. 제 10 항에 있어서,
    상기 제1 및 상기 제2 발광 소자 각각은,
    상기 구동 드레인 전극과 연결되며, 불투명 금속 물질을 포함하는 애노드 전극;
    상기 애노드 전극 위에 적층된 발광층;
    상기 발광층 위에 적층되며, 투명 도전 물질을 포함하는 캐소드 전극을 포함하며,
    상기 발광층에서 발생한 빛은 상기 캐소드 전극 방향으로 출광되는 전계 발광 표시장치.
  14. 제 13 항에 있어서,
    상기 제1 발광 소자에서, 상기 제1 리페어 전극과 상기 리페어 배선의 상기 일측 단부와 중첩하는 부분에서도 상기 빛이 상기 캐소드 전극 방향으로 출광되고,
    상기 제2 발광 소자에서, 상기 제2 리페어 전극과 상기 리페어 배선의 상기 타측 단부와 중첩하는 부분에서도 상기 빛이 상기 캐소드 전극 방향으로 출광되는 전계 발광 표시장치.
  15. 제 10 항에 있어서,
    상기 리페어 배선은,
    상기 기판 위에서 제1 폭을 갖고 형성된 제1 금속층; 및
    상기 제1 금속층 위에서 상기 제1 폭보다 큰 제2 폭을 갖고 적층된 제2 금속층을 포함하며,
    상기 리페어 배선은 상기 버퍼층과 상기 게이트 절연막으로 덮여진 전계 발광 표시장치.
  16. 제 15 항에 있어서,
    상기 버퍼층 및 상기 게이트 절연막은, 상기 제1 금속층과 상기 제2 금속층의 경계부를 따라 다른 부분보다 얇은 두께로 적층된 심(seam) 영역을 형성하고,
    상기 제1 리페어 전극 및 상기 제2 리페어 전극은, 상기 심 영역을 메우면서 상기 게이트 절연막 위에서 상기 리페어 배선의 일부와 중첩하도록 배치된 전계 발광 표시장치.
  17. 제 15 항에 있어서,
    상기 리페어 배선의 상기 제2 금속층은, 용융되어, 상기 심 영역을 관통하여 상기 제1 리페어 전극 및 상기 제2 리페어 전극과 연결되는 전계 발광 표시장치.
  18. 제 10 항에 있어서,
    상기 리페어 배선은,
    상기 제1 리페어 전극과 중첩하는 상기 일측 단부에 상기 리페어 배선을 관통하는 제1 개방 홀; 그리고
    상기 제2 리페어 전극과 중첩하는 상기 타측 단부에 상기 리페어 배선을 관통하는 제2 개방 홀을 더 포함하는 전계 발광 표시장치.
KR1020210186109A 2021-12-23 2021-12-23 리페어 구조를 갖는 전계 발광 표시장치 KR20230096533A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020210186109A KR20230096533A (ko) 2021-12-23 2021-12-23 리페어 구조를 갖는 전계 발광 표시장치
US17/966,402 US20230209894A1 (en) 2021-12-23 2022-10-14 Electroluminescence Display Having Repair Structure
TW111140100A TWI844995B (zh) 2021-12-23 2022-10-21 具有修復結構的電致發光顯示器
JP2022172031A JP7446383B2 (ja) 2021-12-23 2022-10-27 リペア構造を有する電界発光表示装置
DE102022128551.0A DE102022128551A1 (de) 2021-12-23 2022-10-27 Elektrolumineszenzanzeige mit Reparaturstruktur
CN202211349755.3A CN116367607A (zh) 2021-12-23 2022-10-31 具有修复结构的电致发光显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210186109A KR20230096533A (ko) 2021-12-23 2021-12-23 리페어 구조를 갖는 전계 발광 표시장치

Publications (1)

Publication Number Publication Date
KR20230096533A true KR20230096533A (ko) 2023-06-30

Family

ID=86693545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210186109A KR20230096533A (ko) 2021-12-23 2021-12-23 리페어 구조를 갖는 전계 발광 표시장치

Country Status (6)

Country Link
US (1) US20230209894A1 (ko)
JP (1) JP7446383B2 (ko)
KR (1) KR20230096533A (ko)
CN (1) CN116367607A (ko)
DE (1) DE102022128551A1 (ko)
TW (1) TWI844995B (ko)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5072227B2 (ja) 2005-01-31 2012-11-14 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP2007121424A (ja) 2005-10-25 2007-05-17 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置およびそのリペア方法
KR102148487B1 (ko) * 2014-05-08 2020-08-26 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 그의 리페어 방법
KR102308620B1 (ko) 2014-11-27 2021-10-05 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102387784B1 (ko) * 2014-12-29 2022-04-15 엘지디스플레이 주식회사 유기발광표시장치 및 이의 리페어 방법
KR102566630B1 (ko) 2015-12-30 2023-08-16 엘지디스플레이 주식회사 유기발광표시장치
KR102380330B1 (ko) * 2017-08-31 2022-03-31 엘지디스플레이 주식회사 리페어 구조를 갖는 대면적 유기발광 다이오드 표시장치
CN207134356U (zh) 2017-09-04 2018-03-23 京东方科技集团股份有限公司 一种阵列基板及显示装置
KR102482990B1 (ko) 2017-12-27 2022-12-29 엘지디스플레이 주식회사 상부 발광형 유기발광 다이오드 표시장치
KR102701040B1 (ko) 2018-09-10 2024-08-29 엘지디스플레이 주식회사 표시장치
KR20200080896A (ko) * 2018-12-27 2020-07-07 엘지디스플레이 주식회사 유기발광 표시장치
KR20210086441A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 표시패널과 그 리페어 방법
US11765948B2 (en) 2019-12-31 2023-09-19 Lg Display Co., Ltd. Display device including a repair pattern to repair a defective pixel and method of repairing same

Also Published As

Publication number Publication date
US20230209894A1 (en) 2023-06-29
DE102022128551A1 (de) 2023-06-29
TW202327079A (zh) 2023-07-01
JP2023094543A (ja) 2023-07-05
TWI844995B (zh) 2024-06-11
JP7446383B2 (ja) 2024-03-08
CN116367607A (zh) 2023-06-30

Similar Documents

Publication Publication Date Title
US9761644B2 (en) Organic electroluminescent device and repairing method thereof
KR101286094B1 (ko) 유기전계발광소자의 제조 방법 및 수리방법
US20230200169A1 (en) Electroluminescence Display
KR102519823B1 (ko) 정전기 보호용 더미 화소를 구비한 평판 표시장치
US20230209884A1 (en) Top emission type electroluminescence display
KR20230096533A (ko) 리페어 구조를 갖는 전계 발광 표시장치
EP3113227B1 (en) Organic light emitting display device
KR20230096476A (ko) 리페어 구조를 갖는 전계 발광 표시장치 및 그 제조 방법
KR20230099293A (ko) 리페어 구조를 갖는 전계 발광 표시장치
US20230217747A1 (en) Display panel and display device
KR20230094649A (ko) 전계 발광 표시장치
US20230354658A1 (en) Light emitting display device
KR20240086306A (ko) 발광 표시장치
US20240260354A1 (en) Display panel and display device
US20230217743A1 (en) Light emitting display device
US20220199728A1 (en) Transparent display device
KR102660313B1 (ko) 전계 발광 표시장치
KR20230171727A (ko) 전계 발광 표시장치
KR20240048625A (ko) 디스플레이 장치 및 이의 리페어 방법
KR20240030049A (ko) 표시장치 및 표시장치의 리페어 방법
KR20230089293A (ko) 전계 발광 표시장치
JP2009026606A (ja) 有機ｅｌ表示装置
KR20170125485A (ko) 유기발광 표시장치 및 그의 제조방법