JP2023094543A - リペア構造を有する電界発光表示装置 - Google Patents

Abstract

【課題】リペア構造を有する電界発光表示装置に関するものである。【解決手段】電界発光表示装置は、基板１１０、画素、薄膜トランジスタ、発光ダイオードＯＬＥ、及びリペア素子ＲＰを含む。画素は、基板上に配置される。薄膜トランジスタは、画素に配置され、半導体層、ゲート電極、ソース電極及びドレイン電極を具備する。発光ダイオードは、画素に配置され、ドレイン電極に連結する。リペア素子は、発光ダイオードと重畳して配置される。リペア素子は、リペア配線ＲＴ１およびリペア電極ＲＬを含む。リペア配線は、基板上に形成され、逆テーパ形状を有する。リペア電極は、リペア配線を覆うバッファ層及びゲート絶縁膜上でリペア配線と重畳する。【選択図】図４

Description

この出願は、リペア構造を有する電界発光表示装置に関するものである。特に、この出願は、画素不良発生時に暗点処理を行わずに隣接する画素と連結するリペア構造を有する電界発光表示装置に関するものである。

近年、ＣＲＴ（Cathode Ray Tube）、ＬＣＤ（Liquid Crystal Display）、ＰＤＰ（Plasma Display Panel）及び電界発光素子（Luminescent Display）など様々な形態の表示装置が開発され発展している。このように多様な形態の表示装置は、それぞれの固有特性に合わせて、コンピュータ、携帯電話、銀行の入出金装置（ＡＴＭ）及び車両のナビゲーションシステム等のような多様な製品の映像データ表示のために使用されている。

特に、自発光表示装置である電界発光表示装置は、視野角や色の具現度のような光学的性能に優れ、徐々にその応用分野が広がり、映像表示装置用として脚光を浴びている。このような利点により、４Ｋを超えて８Ｋの超高解像度表示装置を実現するのに最も適切な表示装置として注目されている。解像度を上げるほど、画素の大きさが小さくなり、画素内で占める発光領域の大きさも小さくなる。電界発光表示装置において画素の大きさが小さくなる場合、発光領域の大きさを最大限に確保することが必要である。このためには、上部発光型構造を適用することが好ましい。

また、解像度が高くなるほど画素に具備された各種構成要素の電気的連結性や、素子自体の不良で画素不良が発生する頻度が高くなる。不良画素が発生する場合、暗点処理も考慮しているが、隣接する正常画素と連結するリペア方式も考慮することができる。リペア素子は、発光素子と不良駆動素子の連結性を切断する切断部（cutting）と、発光素子を隣接する正常素子を迂回して連結する溶接部（welding）とを具備する。超高解像度実現のために、上部発光型を適用した電界発光表示装置にリペア素子を配置するためには、発光領域の面積を制限するしかない。これは、リペアのためのレーザー照射において発光素子が損傷しないようにするために、レーザー照射部を発光素子と重ならないように構成するためである。

すなわち、発光領域を回避してリペア素子を配置すると、リペア素子のための面積がさらに必要となるため、解像度を高めるのに制約が伴う。したがって、超高解像度を実現するための上部発光型構造を有する電界発光表示装置において、リペア素子による解像度制約問題を解決することができる新たなリペア構造が必要である。

この出願の目的は、従来技術の問題点を克服するためのものであり、リペア素子を発光領域と重畳配置して、超高解像度を具現した電界発光表示装置を提供することにある。この出願の他の目的は、発光領域と重複して配置され、発光素子に損傷を与えないリペア素子を有する電界発光表示装置を提供することにある。この出願の他の目的は、半導体層に適用するのに適したレベルの低いエネルギーを有するレーザーを照射して、切断部と溶接部を同時に処理できるリペア構造を有する電界発光表示装置を提供することにある。

上記目的を達成するために、この出願による電界発光表示装置は、基板、バッファ層、画素、薄膜トランジスタ、発光ダイオード及びリペア素子を含む。画素は、基板上に配置される。薄膜トランジスタは、画素に配置され、ソース電極、ドレイン電極、半導体層、及びゲート絶縁膜を挟んで前記半導体層と重畳するゲート電極を具備する。発光ダイオードは、画素に配置され、ドレイン電極に連結する。リペア素子は、発光ダイオードと重畳して配置される。リペア素子は、リペア配線およびリペア電極を含む。リペア配線は、基板と前記バッファ層の間に配置され、基板上に配置された第１金属層と、第１金属層上に配置された第２金属層を含む。リペア電極は、リペア配線を覆うバッファ層及びゲート絶縁膜上でリペア配線と重畳する。リペア電極は、ドレイン電極と電気的に連結する。

一例として、画素に不良が発生した場合、半導体層は除去され断線する。リペア配線と重畳するリペア電極は、バッファ層及びゲート絶縁膜を貫通して物理的に連結する。

一例として、リペア配線は、溶融してリペア電極と連結する。

一例として、発光素子は、アノード電極、発光層及びカソード電極を含む。アノード電極は、薄膜トランジスタのドレイン電極と連結し、不透明金属物質を含む。発光層は、アノード電極上に積層される。カソード電極は、発光層上に積層され、透明導電物質を含む。発光層で発生した光は、カソード電極方向に出光する。

一例として、発光素子において、リペア電極と薄膜トランジスタのドレイン電極が重畳する部分でも、光がカソード電極方向に出光する。

一例として、リペア配線は、第１金属層及び第２金属層を含む。第１金属層は、基板上に第１幅を有して形成される。第２金属層は、第１金属層上で第１幅よりも大きい第２幅を有して積層される。リペア配線は、バッファ層とゲート絶縁膜で覆われる。

一例として、バッファ層及びゲート絶縁膜は、第１金属層と第２金属層の端に沿って他の部分よりも薄い厚さに積層されたシーム（seam）領域を形成する。リペア電極は、シーム領域を埋めながらゲート絶縁膜上のリペア配線の一部と重畳するように配置される。

一例として、リペア配線の第２金属層は、溶融してシーム領域を貫通してリペア電極と連結する。

一例として、リペア配線は、リペア電極と重畳する端部に形成されたリペア配線を貫通する開放ホールをさらに含む。

また、この出願による電界発光表示装置は、基板、第１画素、第２画素、第１発光素子、第２発光素子及びリペア素子を含む。第１画素および第２画素は、基板上に配置される。第１画素は、第１スイッチング薄膜トランジスタ、第１スイッチング薄膜トランジスタに連結した第１駆動薄膜トランジスタ、および第１駆動薄膜トランジスタに連結した第１発光素子を含む。第２画素は、第２スイッチング薄膜トランジスタ、第２スイッチング薄膜トランジスタに連結した第２駆動薄膜トランジスタ、および第２駆動薄膜トランジスタに連結した第２発光素子を含む。リペア素子は、第１発光素子及び第２発光素子と重畳する。リペア素子は、リペア配線、第１リペア電極及び第２リペア電極を具備する。リペア配線は、第１画素から第２画素に延長して、逆テーパ形状を有する。第１リペア電極は、第１駆動薄膜トランジスタの駆動ドレイン電極と連結し、第１スイッチング薄膜トランジスタのゲート電極と同じ物質で同じ層に配置され、リペア配線の第１端部と重畳する。第２リペア電極は、第２駆動薄膜トランジスタの駆動ドレイン電極と連結し、第２スイッチング薄膜トランジスタのゲート電極と同じ物質で同じ層に配置され、リペア配線の第２端部と重畳する第２リペア電極を具備する。リペア配線、第１リペア電極および第２リペア電極の間には、バッファ層およびゲート絶縁膜が積層される。

一例として、第１画素は正常画素であり、第２画素は不良画素である場合、第２スイッチング薄膜トランジスタのスイッチング半導体層の一部が除去され、分離する。第１リペア電極とリペア配線の一側端部、そして第２リペア電極とリペア配線の他側端部が互いに連結する。

一例として、リペア配線の第１端部は、溶融してバッファ層及びゲート絶縁膜を貫通して第１リペア電極と連結する。リペア配線の第２端部は、溶融してバッファ層及びゲート絶縁膜を貫通して第２リペア電極と連結する。

一例として、第１及び第２発光素子のそれぞれは、アノード電極、発光層及びカソード電極を含む。アノード電極は、駆動ドレイン電極と連結し、不透明金属物質を含む。発光層は、アノード電極上に積層される。カソード電極は、発光層上に積層され、透明導電物質を含む。発光層で発生した光は、カソード電極方向に出光する。

一例として、第１発光素子において、第１リペア電極とリペア配線の第１端部と重畳する部分でも、光がカソード電極方向に出光する。第２発光素子では、第２リペア電極とリペア配線の第２端部と重畳する部分でも、光がカソード電極方向に出光する。

一例として、リペア配線は、第１金属層及び第２金属層を含む。第１金属層は、基板上に第１幅を有して形成される。第２金属層は、第１金属層上で第１幅よりも大きい第２幅を有して積層される。リペア配線は、バッファ層とゲート絶縁膜で覆われる。

一例として、バッファ層及びゲート絶縁膜は、第１金属層と第２金属層の端に沿って他の部分よりも薄い厚さに積層されたシーム領域を形成する。第１リペア電極および第２リペア電極は、シーム領域を埋めながらゲート絶縁膜上でリペア配線の一部と重畳するように配置される。

一例として、リペア配線の第２金属層は、溶融して、シーム領域を貫通して第１リペア電極及び第２リペア電極と連結する。

一例として、リペア配線は、第１リペア電極と重畳する第１端部にリペア配線を貫通する第１開放ホール、及び第２リペア電極と重畳する第２端部にリペア配線を貫通する第２開放ホールをさらに含む。

この出願による電界発光表示装置は、発光領域すなわち、発光素子と重畳配置されたリペア素子を含む。したがって、リペア素子による解像度制約の問題が発生せず、超高解像度を実現することが容易である。また、リペアの切断工程と溶接工程は、２６６ｎｍの波長帯レーザーを用いた低いエネルギーで行う。リペア素子が発光素子と重畳するように配置されていても、リペアの切断工程と溶接工程の両方が低いエネルギーで同時に行われ得る。このため、リペア工程で発生する熱エネルギーによってリペア素子と重畳する発光素子が損傷することはない。したがって、この出願は、リペア構造を具備した超高解像度電界発光表示装置を提供することができる。

この出願による電界発光表示装置の概略的な構造を示す平面図である。 この出願による電界発光表示装置を構成する一画素の回路構成を示す図である。 この出願によるリペア素子を具備した電界発光表示装置に配置された画素の構造を示す平面図である。 図３のＩ－Ｉ’に沿って切断した、この出願によるリペア素子を具備した電界発光表示装置の構造を示す断面図である。 この出願によるリペア素子を具備した電界発光表示装置において、溶接と切断が行われた後の構造を示す平面図である。 図５のＩＩ－ＩＩ’に沿って切断した、この出願による電界発光表示装置において、リペアを行う前の切断部と溶接部の構造を示す断面図である。 図５のＩＩ－ＩＩ’に沿って切断した、この出願による電界発光表示装置において、リペアを行った後の切断部と溶接部の構造を示す断面図である。 図５のＩＩＩ－ＩＩＩ'に沿って切断した、この出願によるリペア素子を具備した電界発光表示装置において、溶接と切断が行われた後の構造を示す断面図である。 この出願の他の実施例によるリペア素子を具備した電界発光表示装置に配置された画素の構造を示す平面図である。 図８のＩＶ－ＩＶ'に沿って切断した、この出願の他の実施例によるリペア素子を具備した電界発光表示装置の構造を示す断面図である。 この出願の他の実施例による電界発光表示装置において、リペアを行った後の切断部と溶接部の構造を示す断面図である。 この出願の他の実施例による開放ホールの様々な形状を示す平面図である。 この出願の他の実施例による開放ホールの様々な形状を示す平面図である。 この出願の他の実施例による開放ホールの様々な形状を示す平面図である。 この出願の他の実施例による開放ホールの様々な形状を示す平面図である。 この出願の他の実施例による開放ホールの様々な形状を示す平面図である。 図８のＩＶ－ＩＶ’に沿って切断した、この出願のまた他の実施例によるリペア素子を具備した電界発光表示装置の構造を示す断面図である。

この出願の利点と特徴、そしてそれらを達成する方法は、添付の図と共に詳細に後述されている実施例を参照すると明確になるだろう。しかし、本明細書は、以下で開示される実施例に限定されるものではなく、異なる多様な形態で実現されるものであり、単に本実施例は、本発明の開示を完全にし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本明細書は、請求項の範疇によってのみ定義される。

この出願の実施例を説明するための図に開示された形状、大きさ、比率、角度、数などは例示的なものであり、本発明が示した事項に限定されるものではない。明細書全体にわたって、同じ参照番号は同じ構成要素を指す。また、本発明の説明において、関連する公知技術の具体的な説明が本発明の要旨を不必要に曖昧にすると判断される場合、その詳細な説明は省略する。

この出願の例示的な実施例を添付の図を詳細に参照して説明する。図全体を通じて同じ参照番号は、同じまたは類似の構成要素を指すために使用される。この出願の明細書における他の図において同様の構成要素を示すために既に使用されている類似の参照番号は、可能な限り１つの構成要素に使用される。以下の説明において、この出願が属する技術分野において通常の知識を有する者に公知の機能及び構成が、この出願の本質的な構成とは無関係である場合、その詳細な説明は省略することができる。この出願の明細書に記載されている用語は、以下のように理解されなければならない。

この出願明細書で言及される「含む」、「有する」、「からなる」などが使用される場合、「～のみ」が使用されていない限り、他の部分が追加され得る。構成要素を単数で表現した場合に、特に明示的な記載事項がない限り複数を含む場合を含む。

構成要素を解釈する際に、別途の明示的な記載がなくても誤差範囲を含むものと解釈する。

位置関係の説明である場合、例えば、「～上に」、「～上部に」、「～下部に」、「～隣に」などで２つの部分の位置関係が説明される場合、「すぐ」または「直接」が使用されない限り、２つの部分の間に一つ以上の他の部分が配置され得る。

時間関係の説明である場合、例えば、「～後に」、「～に続いて」、「～次に」、「～前に」などで時間的前後関係が説明される場合、「すぐ」または「直接」が使用されていない限り連続的でない場合も含むことができる。

第1、第2などは様々な構成要素を説明するために使用されるが、これらの構成要素はこれらの用語によって限定されない。これらの用語は、一つの構成要素を他の構成要素と区別するために使用されるものである。したがって、以下で言及される第1構成要素は、本発明の技術的思想内で第2構成要素でもあり得る。

この出願の構成要素を説明するにあたり、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）などの用語を用いることができる。この用語は、その構成要素を他の構成要素と区別するためのものであり、その用語によってその構成要素の本質、順番、順序、または数などが限定されない。ある構成要素が他の構成要素に「連結」、「結合」、または「接続」すると記載されている場合、その構成要素は、他の構成要素に直接に連結または接続することができるが、特に明示的な記載事項がない間接的に連結したり接続することができる各構成要素間に他の構成要素が「介在」することができると理解されなければならない。

「少なくとも一つ」の用語は、一つ以上の関連項目から提示可能なすべての組み合わせを含むものと理解されなければならない。例えば、「第１項目、第２項目、第３項目のうち少なくとも一つ」の意味は、第１項目、第２項目、または第３項目のそれぞれ、ならびに第１項目、第２項目、および第３項目の中の２つ以上の組み合わせで提示できるすべての項目の組み合わせを意味することができる。

この出願のいくつかの例のそれぞれの特徴は、部分的または全体的に互いに結合または組み合わせ可能であり、技術的に様々な連動および駆動が可能であり、各例は互いに対して独立的に実施可能であり得、連関関係で一緒に実施することもできる。

以下では、この出願に係る表示装置の例を添付の図を参照して詳細には説明する。各図の構成要素に参照符号を付加する際に、同一の構成要素については、たとえ異なる図に表示されていても、可能な限り同一の符号を有することができる。そして、添付の図に示される構成要素のスケールは、説明の便宜上、実際とは異なるスケールを有するので、図に示されるスケールに限定されない。

以下、添付の図を参照して、この出願について詳細に説明する。この出願による電界発光表示装置の概略的な構造を示す図である。図１において、Ｘ軸はスキャン配線と平行な方向を示し、Ｙ軸はデータ配線と平行な方向を示し、Ｚ軸は表示装置の高さ方向を示す。

図１を参照すれば、この出願による電界発光表示装置は、基板１１０、ゲート（またはスキャン）駆動部２００、データパッド部３００、ソース駆動集積回路４１０、軟性フィルム４３０、回路ボード４５０、及びタイミング制御部５００を含む。

基板１１０は、絶縁物質、または柔軟性を有する材料を含むことができる。基板１１０は、ガラス、金属、またはプラスチックなどからなり得るが、これに限定されるものではない。電界発光表示装置がフレキシブル表示装置である場合、基板１１０はプラスチック等のような柔軟な材質からもなり得る。例えば、透明ポリイミド（polyimide）材質を含むことができる。

基板１１０は、表示領域（ＡＡ）、及び非表示領域（ＮＤＡ）に区分され得る。表示領域（ＡＡ）は、映像が表示される領域であり、基板１１０の中央部を含む大部分の領域に定義することができるが、これに限定されるものではない。表示領域（ＡＡ）には、スキャン配線（またはゲート配線）、データ配線および画素が形成される。画素は複数のサブ画素を含み、複数のサブ画素はそれぞれスキャン配線とデータ配線を含む。

非表示領域（ＮＤＡ）は、映像が表示されない領域であり、表示領域（ＡＡ）に隣接して配置され得る。例えば、非表示領域（ＮＤＡ）は、表示領域（ＡＡ）の全部または一部を囲むように基板１１０の端部分に定義することができる。非表示領域（ＮＤＡ）には、ゲート駆動部２００とデータパッド部３００が形成される。

ゲート駆動部２００は、タイミング制御部５００から入力するゲート制御信号によって、スキャン配線にスキャン（あるいはゲート）信号を供給する。ゲート駆動部２００は、ベース基板１１０の表示領域（ＡＡ）の一側の外側の非表示領域（ＮＤＡ）にＧＩＰ（gate driver in panel）方式で形成することができる。ＧＩＰ方式は、ゲート駆動部２００が基板１１０上に直接に形成される構造を称する。

データパッド部３００は、タイミング制御部５００から入力するデータ制御信号によってデータ配線にデータ信号を供給する。データパッド部３００は、駆動チップで製作され、軟性フィルム４３０に実装され、ＴＡＢ（tape automated bonding）方式で基板１１０の表示領域（ＡＡ）の一側の外側の非表示領域（ＮＤＡ）に付着することができる。

ソース駆動集積回路４１０は、タイミング制御部５００からデジタルビデオデータとソース制御信号の入力を受ける。ソース駆動集積回路４１０は、ソース制御信号によってデジタルビデオデータをアナログデータ電圧に変換してデータ配線に供給する。ソース駆動集積回路４１０がチップで製作される場合、ＣＯＦ（チップオンフィルム）またはＣＯＰ（チップオンプラスチック）方式で軟性フィルム４３０に実装することができる。

軟性フィルム４３０には、データパッド部３００とソース駆動集積回路４１０を連結する配線、データパッド部３００と回路ボード４５０を連結する配線が形成され得る。軟性フィルム４３０は、異方性導電フィルム（antisotropic conducting film）を利用してデータパッド部３００上に付着し、これによりデータパッド部３００と軟性フィルム４３０の配線を連結することができる。

回路ボード４５０は、軟性フィルム４３０に付着することができる。回路ボード４５０は、駆動チップで具現された多数の回路を実装することができる。例えば、回路ボード４５０にタイミング制御部５００を実装することができる。回路ボード４５０は、印刷回路ボード（printed circuit board）または軟性印刷回路ボード（flexible printed circuit board）であり得る。

タイミング制御部５００は、回路ボード４５０のケーブルを介して、外部のシステムボードからデジタルビデオデータとタイミング信号の入力を受ける。タイミング制御部５００は、タイミング信号に基づいて、ゲート駆動部２００の動作タイミングを制御するためのゲート制御信号とソース駆動集積回路４１０を制御するためのソース制御信号を生成する。タイミング制御部５００は、ゲート制御信号をゲート駆動部２００に供給し、ソース制御信号をソース駆動集積回路４１０に供給する。製品に応じてタイミング制御部５００は、ソース駆動集積回路４１０と１つの駆動チップで形成し、基板１１０上に実装することもできる。

図２は、この出願による電界発光表示装置を構成する一画素の回路構成を示す図である。図３は、この出願によるリペア素子を具備した電界発光表示装置に配置された画素の構造を示す平面図である。図４は、図３のＩ－Ｉ'に沿って切断した、この出願によるリペア素子を具備した電界発光表示装置の構造を示す断面図である。

図２～図４を参照すると、電界発光表示装置は複数の画素（Ｐ）を含む。電界発光表示装置の一画素（Ｐ）は、スキャン配線（ＳＬ）、データ配線（ＤＬ）及び駆動電流配線（ＶＤＤ）によって定義される。電界発光表示装置の一画素内部には、スイッチング薄膜トランジスタ（ＳＴ）、駆動薄膜トランジスタ（ＤＴ）、発光ダイオード（ＯＬＥ）、及び補助容量（Ｃｓｔ）を含む。駆動電流配線（ＶＤＤ）は、発光ダイオード（ＯＬＥ）を駆動するための高電位電圧が印加される。

例えば、スイッチング薄膜トランジスタ（ＳＴ）は、スキャン配線（ＳＬ）とデータ配線（ＤＬ）が交差する部分に配置され得る。スイッチング薄膜トランジスタ（ＳＴ）は、スイッチングゲート電極（ＳＧ）、スイッチングソース電極（ＳＳ）及びスイッチングドレイン電極（ＳＤ）を含む。スイッチングゲート電極（ＳＧ）は、スキャン配線（ＳＬ）に連結するか、または図３に示すようにスキャン配線（ＳＬ）の一部であり得る。スイッチングソース電極（ＳＳ）は、データ配線（ＤＬ）に連結し、スイッチングドレイン電極（ＳＤ）は、駆動薄膜トランジスタ（ＤＴ）に連結する。スイッチング薄膜トランジスタ（ＳＴ）は、駆動薄膜トランジスタ（ＤＴ）にデータ信号を印加することで、駆動させる画素を選択する機能をする。

駆動薄膜トランジスタ（ＤＴ）は、スイッチング薄膜トランジスタ（ＳＴ）によって選択された画素の発光ダイオード（ＯＬＥ）を駆動する機能をする。駆動薄膜トランジスタ（ＤＴ）は、駆動ゲート電極（ＤＧ）、駆動ソース電極（ＤＳ）、及び駆動ドレイン電極（ＤＤ）を含む。駆動ゲート電極（ＤＧ）は、スイッチング薄膜トランジスタ（ＳＴ）のスイッチングドレイン電極（ＳＤ）に連結する。一例として、駆動ゲート電極（ＤＧ）を覆う中間絶縁膜（ＩＬＤ）を貫通するドレインコンタクトホール（ＤＨ）を介して、スイッチングドレイン電極（ＳＤ）が、駆動ゲート電極（ＤＧ）と連結している。駆動ソース電極（ＤＳ）は、駆動電流配線（ＶＤＤ）に連結し、駆動ドレイン電極（ＤＤ）は、発光ダイオード（ＯＬＥ）のアノード電極（ＡＮＯ）に連結する。駆動薄膜トランジスタ（ＤＴ）の駆動ゲート電極（ＤＧ）と発光ダイオード（ＯＬＥ）のアノード電極（ＡＮＯ）との間には、補助容量（Ｃｓｔ）が配置される。図３および図４では、図の複雑さを避けるために補助容量（Ｃｓｔ）を示していない。

駆動薄膜トランジスタ（ＤＴ）は、駆動電流配線（ＶＤＤ）と発光ダイオード（ＯＬＥ）の間に配置される。駆動薄膜トランジスタ（ＤＴ）は、スイッチング薄膜トランジスタ（ＳＴ）のスイッチングドレイン電極（ＳＤ）に連結した駆動ゲート電極（ＤＧ）の電圧の大きさに応じて、駆動電流配線（ＶＤＤ）から有機発光ダイオード（ＯＬＥ）に流れる電流量を調整する。

図４では、トップゲート構造の薄膜トランジスタ（ＳＴ、ＤＴ）が形成された構造を示した。トップゲート構造は、半導体層（ＳＡ、ＤＡ）上にゲート電極（ＳＧ、ＤＧ）が配置された構造をいう。一例として、トップゲート構造は、半導体層（ＳＡ、ＤＡ）が基板１１０上に先に形成され、半導体層（ＳＡ、ＤＡ）を覆うゲート絶縁膜（ＧＩ）上にゲート電極（ＳＧ、ＤＧ）が形成された構造を有する。しかしながら、この出願による電界発光表示装置は、トップゲート構造の薄膜トランジスタのみを具備することができるわけではない。他の例として、ボトムゲート構造の薄膜トランジスタを具備することもできる。ボトムゲート構造は、まずゲート電極が基板上に形成され、ゲート電極を覆うゲート絶縁膜上に半導体層が形成された構造である。

また、図４に示すトップゲート構造の場合、ゲート電極（ＳＧ、ＤＧ）上には中間絶縁膜（ＩＬＤ）が積層されている。中間絶縁膜（ＩＬＤ）上には、データ配線（ＤＬ）、ソース電極（ＳＳ、ＤＳ）及びドレイン電極（ＳＤ、ＤＤ）及び駆動電流配線（ＶＤＤ）が配置されている。

発光ダイオード（ＯＬＥ）は、アノード電極（ＡＮＯ）、発光層（ＥＬ）及びカソード電極（ＣＡＴ）を含む。発光ダイオード（ＯＬＥ）は、駆動薄膜トランジスタ（ＤＴ）によって調整される電流によって発光する。再び説明すると、発光ダイオード（ＯＬＥ）は、駆動薄膜トランジスタ（ＤＴ）によって調節される電流に応じて発光量が調節されるので、電界発光表示装置の輝度を調節することができる。発光ダイオード（ＯＬＥ）のアノード電極（ＡＮＯ）は、駆動薄膜トランジスタ（ＤＴ）の駆動ドレイン電極（ＤＤ）に接続し、カソード電極（ＣＡＴ）は、低電位電圧が供給される低電源配線（ＶＳＳ）に接続する。すなわち、発光ダイオード（ＯＬＥ）は、低電位電圧と駆動薄膜トランジスタ（ＤＴ）によって調整された高電位電圧によって駆動する。

薄膜トランジスタ（ＳＴ、ＤＴ）が形成された基板１１０の表面上に保護膜（ＰＡＳ）が積層されている。保護膜（ＰＡＳ）は、酸化シリコンや窒化シリコンなどの無機膜で形成することが好ましい。保護膜（ＰＡＳ）上には、平坦化膜（ＰＬ）が積層されている。平坦化膜（ＰＬ）は、薄膜トランジスタ（ＳＴ、ＤＴ）が形成された基板１１０の表面が均一にならず、これを平坦にするための薄膜である。高さ差を均一にするために、平坦化膜（ＰＬ）は、有機物質で形成することができる。保護膜（ＰＡＳ）と平坦化膜（ＰＬ）には、駆動薄膜トランジスタ（ＤＴ）の駆動ドレイン電極（ＤＤ）の一部を露出する画素コンタクトホール（ＰＨ）が形成されている。

平坦化膜（ＰＬ）上面には、アノード電極（ＡＮＯ）が形成されている。アノード電極（ＡＮＯ）は、画素コンタクトホール（ＰＨ）を介して、駆動薄膜トランジスタ（ＤＴ）のドレイン電極（ＤＤ）に連結している。アノード電極（ＡＮＯ）は、発光ダイオード（ＯＬＥ）の発光構造によって構成要素が異なり得る。一例として、基板１１０方向に光を提供する下部発光型の場合には、透明導電物質で形成することができる。他の例として、基板１１０と対向する上方向に発光する場合には、光反射率に優れた金属物質で形成することができる。

この出願の場合、超高解像度実施に適した、上部発光型（Top Emision）構造を有することが好ましい。上部発光型構造では、アノード電極（ＡＮＯ）が、データ配線（ＤＬ）、駆動電流配線（ＶＤＤ）及びスキャン配線（ＳＬ）で定義される画素領域において、最大面積を有するように形成することが好ましい。この場合、薄膜トランジスタ（ＳＴ、ＤＴ）は、アノード電極（ＡＮＯ）の下でアノード電極（ＡＮＯ）と重畳するように配置することができる。また、データ配線（ＤＬ）、駆動電流配線（ＶＤＤ）及びスキャン配線（ＳＬ）も、一部がアノード電極（ＡＮＯ）と重畳して配置され得る。図３では、図の複雑さを避けるために、アノード電極（ＡＮＯ）が配線とは重畳しない構造で示した。

アノード電極（ＡＮＯ）上には、バンク（ＢＡ）が形成されている。バンク（ＢＡ）は、アノード電極（ＡＮＯ）の端領域を覆い、中央領域の大部分を露出するように配置され得る。アノード電極（ＡＮＯ）において、バンク（ＢＡ）によって露出した中央領域の大部分は、発光領域として定義される。

上部発光型構造では、薄膜トランジスタ（ＳＴ、ＤＴ）が、発光領域と重畳するように配置され得る。また、データ配線（ＤＬ）、駆動電流配線（ＶＤＤ）及びスキャン配線（ＳＬ）も一部が発光領域と重畳するように配置され得る。

アノード電極（ＡＮＯ）とバンク（ＢＡ）上には、発光層（ＥＬ）が積層されている。発光層（ＥＬ）は、アノード電極（ＡＮＯ）とバンク（ＢＡ）を覆うように基板１１０の表示領域（ＡＡ）全体に形成することができる。一例による発光層（ＥＬ）は、白色光を放出するために垂直に積層された２つ以上の発光部を含むことができる。例えば、発光層（ＥＬ）は、第１光と第２光の混合によって白色光を放出するための第１発光部と第２発光部を含むことができる。

他の例として、発光層（ＥＬ）は、画素に設定された色相と対応する光を放出するための、青色発光部、緑色発光部、及び赤色発光部の中のいずれか1つを含むことができる。この場合、発光層（ＥＬ）は、バンク（ＢＡ）によって定義された発光領域内にのみ配置することができる。また、発光ダイオード（ＯＬＥ）は、発光層（ＥＬ）の発光効率および／または寿命などを向上させるための機能層をさらに含むことができる。

カソード電極ＣＡＴは、発光層（ＥＬ）と面接触を成すように積層される。カソード電極ＣＡＴは、全ての画素に形成された発光層（ＥＬ）と共通に連結するように基板１１０全体に形成される。上部発光型の場合、カソード電極（ＣＡＴ）は、インジウム錫酸化物（Indio-Tin-Oxide；ＩＴＯ）あるいは、インジウム亜鉛酸化物（Indium-Zinc-Oxide：ＩＺＯ）のような透明導電物質で形成することが好ましい。

この出願による電界発光表示装置は、リペア素子（ＲＰ）をさらに具備している。リペア素子（ＲＰ）は、いずれか1つの画素が不良が発生した場合、これを暗点化せず、正常画素のように動作するようにするための構成要素である。

リペア素子（ＲＰ）は、リペア配線（ＲＬ）及びリペア電極（ＲＴ）を具備する。リペア配線（ＲＬ）は、隣接する２つの画素（Ｐ１、Ｐ２）の間に渡って配置された線分形状を有する。リペア配線（ＲＬ）は、一側の端部がいずれか1つの画素に配置され、他側の端部が隣接する他の画素に配置される。

リペア配線（ＲＬ）は、基板１１０上に先に形成されていてもよい。特に、リペア配線（ＲＬ）は、二重層構造を有することができる。一例として、リペア配線（ＲＬ）は、順に積層された第１金属層（ＬＳ１）と第２金属層（ＬＳ２）を具備することができる。特に、リペア配線（ＲＬ）は、その断面形状が逆テーパ構造を有することが好ましい。一例として、第１金属層（ＬＳ１）は、第１幅を有し、第２金属層（ＬＳ２）は、第１幅より大きい第２幅を有することができる。その結果、リペア配線（ＲＬ）は、断面形状が「Ｔ」字型の逆テーパ形状を有することができる。しかし、これに限定されず、第１金属層（ＬＳ１）の幅と第２金属層（ＬＳ２）の幅は、同じであってもよい。

リペア配線（ＲＬ）は、基板１１０全体の表面上に積層されたバッファ膜（ＢＵＦ）によって覆われている。この場合、逆テーパ構造により段差を有するリペア配線（ＲＬ）の両側辺に、バッファ膜（ＢＵＦ）が他の部分よりも薄く積層されるシーム（seam）領域を形成することができる。

バッファ膜（ＢＵＦ）上には、半導体層（ＳＡ、ＤＡ）が形成される。半導体層（ＳＡ、ＤＡ）は、基板１１０の全体表面上に積層されたゲート絶縁膜（ＧＩ）で覆われている。バッファ膜（ＢＵＦ）のシーム領域には、ゲート絶縁膜（ＧＩ）も他の部分よりも薄く積層され、シーム領域がそのまま現れる。ゲート絶縁膜（ＧＩ）上には、半導体層（ＳＡ、ＤＡ）と重畳するゲート電極（ＳＧ、ＤＧ）が形成される。ゲート電極（ＳＧ、ＤＧ）と同じ層に同じ物質でリペア電極（ＲＴ）が形成されている。第１金属層（ＬＳ１）の幅と第２金属層（ＬＳ２）の幅は、同じ場合にも、第２金属層（ＬＳ２）の両側端領域において、バッファ膜（ＢＵＦ）及びゲート絶縁膜（ＧＩ）が、他の部分よりも薄く形成されるシーム領域を形成することができる。

リペア電極（ＲＴ）は、画素（Ｐ）に割り当てられたアノード電極（ＡＮＯ）に連結した駆動ドレイン電極（ＤＤ）に連結した一側端部と、一側端部から延長してリペア配線（ＲＬ）の一側端部と重畳する他側端部を具備する短い線分形状を有する。リペア電極（ＲＴ）において、リペア配線（ＲＬ）と重畳する他側端部は、シーム領域を完全に覆って積層される。リペア電極（ＲＴ）が、シーム領域を埋めながら積層されるので、シーム領域では、リペア電極（ＲＴ）とリペア配線（ＲＬ）の間の離隔距離が、他の部分よりも著しく近づく。

ゲート電極（ＳＧ、ＤＧ）及びリペア電極（ＲＴ）は、基板１１０の全体表面上に積層された中間絶縁膜（ＩＬＤ）によって覆われている。中間絶縁膜（ＩＬＤ）上には、ソース電極（ＳＳ、ＤＳ）、ドレイン電極（ＳＤ、ＤＤ）、データ配線（ＤＬ）及び駆動電流配線（ＶＤＤ）が形成されている。中間絶縁膜（ＩＬＤ）には、リペア電極（ＲＴ）の一側端部を露出するリペアコンタクトホール（ＲＨ）が形成されている。駆動ドレイン電極（ＤＤ）は、リペア電極（ＲＴ）の一側端部に延び、リペアコンタクトホール（ＲＨ）を介してリペア電極（ＲＴ）と連結する。

一方、リペア電極（ＲＴ）の上部には、中間絶縁膜（ＩＬＤ）上に配置された駆動ドレイン電極（ＤＤ）と同じ層に同じ物質で形成されたリペア遮蔽層（ＳＨＬ）をさらに形成することができる。リペア遮蔽層（ＳＨＬ）は、リペア配線（ＲＬ）の一端と重畳するリペア電極（ＲＴ）の他側端部を完全に覆う島（island）状に形成することができる。リペア遮蔽層（ＳＨＬ）は、リペア配線（ＲＬ）の一側端部とリペア電極（ＲＴ）の他側端部が溶接される場合に発生する熱が、上部に配置された発光ダイオード（ＯＬＥ）に伝達されるのを防ぐための金属層であり得る。

ソース電極（ＳＳ、ＤＳ）、ドレイン電極（ＳＤ、ＤＤ）、データ配線（ＤＬ）、駆動電流配線（ＶＤＤ）及びリペア遮蔽層（ＳＨＬ）が形成された基板１１０上に、保護膜（ＰＡＳ）が積層されている。保護膜（ＰＡＳ）上には、平坦化膜（ＰＬ）が積層されている。

リペア配線（ＲＬ）の一側端部とリペア電極（ＲＴ）の他側端部が重畳する部分、あるいはリペア遮蔽層（ＳＨＬ）が配置される部分を溶接部（ＷＤ）と定義することができる。溶接部（ＷＤ）は、スイッチング薄膜トランジスタ（ＳＴ）のスイッチング半導体層（ＳＡ）に隣接して配置することができる。溶接部（ＷＤ）に隣接するスイッチング半導体層（ＳＡ）を切断部（ＣＵ）と定義することができる。しかし、これに限定されるものではなく、切断部（ＣＵ）は、駆動薄膜トランジスタ（ＤＴ）の一部に定義することもできる。

この出願によるリペア素子は、いずれか1つの画素に不良が発生する場合、不良画素のアノード電極に割り当てられた薄膜トランジスタとの連結性を切断し、隣接する正常画素に割り当てられた駆動薄膜トランジスタと連結する素子を言う。以下、図５～図７を参照して、不良画素が発生した場合に正常画素と連結して不良を解消した構造について説明する。

図５は、この出願によるリペア素子を具備した電界発光表示装置において、溶接と切断が行われた後の構造を示す平面図である。図６Ａは、図５のＩＩ－ＩＩ'に沿って切断した、この出願による電界発光表示装置において、リペアを行う前、切断部と溶接部の構造を示す断面図である。図６Ｂは、図５のＩＩ－ＩＩ’に沿って切断した、この出願による電界発光表示装置において、リペアを行った後、切断部と溶接部の構造を示す断面図である。図７は、図５のＩＩＩ－ＩＩＩ’に沿って切断した、この出願によるリペア素子を具備した電界発光表示装置において、溶接と切断が行われた後の構造を示す断面図である。

この出願による電界発光表示装置は、基板１１０上にマトリックス方式で配列された複数の画素（Ｐ）が配置されている。一例として、図５に示すように、第１画素（Ｐ１）と第２画素（Ｐ２）を隣接して配置することができる。第１画素（Ｐ１）には第１アノード電極（ＡＮＯ１）が配置され、第２画素（Ｐ２）には第２アノード電極（ＡＮＯ２）が配置されている。各画素（Ｐ１、Ｐ２）に含まれる薄膜トランジスタと配線の関係は、前述した通りであるので詳細な説明は省略する。

リペア素子（ＲＰ）は、リペア配線（ＲＬ）、第１リペア電極（ＲＴ１）及び第２リペア電極（ＲＴ２）を含むことができる。リペア配線（ＲＬ）は、第１画素（Ｐ１）と第２画素（Ｐ２）にわたって配置された構造を有する。第１リペア電極（ＲＴ１）は第１画素（Ｐ１）に配置され、第２リペア電極（ＲＴ２）は第２画素（Ｐ２）に配置される。

第１リペア電極（ＲＴ１）は、第１画素（Ｐ１）に割り当てられた第１アノード電極（ＡＮＯ１）に連結した第１駆動ドレイン電極（ＤＤ１）と連結している。特に、第１リペア電極（ＲＴ１）を覆う中間絶縁膜（ＩＬＤ）に形成された第１リペアコンタクトホール（ＲＨ１）を介して、第１リペア電極（ＲＴ１）の一側端部と第１駆動ドレイン電極（ＤＤ１）が連結している。第１リペア電極（ＲＴ１）の他側端は、バッファ層（ＢＵＦ）およびゲート絶縁膜（ＧＩ）を挟んで垂直構造上でリペア配線（ＲＬ）と重畳している。

第２リペア電極（ＲＴ２）は、第２画素（Ｐ２）に割り当てられた第２アノード電極（ＡＮＯ２）に連結した第２駆動ドレイン電極（ＤＤ２）と連結している。特に、第２リペア電極（ＲＴ２）を覆う中間絶縁膜（ＩＬＤ）に形成された第２リペアコンタクトホール（ＲＨ２）を介して、第２リペア電極（ＲＴ２）の一側端部と第２駆動ドレイン電極（ＤＤ２）が連結している。第２リペア電極（ＲＴ２）の他側端は、バッファ層（ＢＵＦ）およびゲート絶縁膜（ＧＩ）を挟んで垂直構造上でリペア配線（ＲＬ）と重畳している。

リペア配線（ＲＬ）の一側端部は、第１リペア端子（または第１リペア電極）（ＲＴ１）の他側端部と重畳していて、リペア配線（ＲＬ）の他側端部は、第２リペア端子（または第２リペア電極）（ＲＴ２）の他側端部と重畳している。第１リペア端子（ＲＴ１）及び第２リペア端子（ＲＴ２）は、前述したようにバッファ層（ＢＵＦ）及び／又はゲート絶縁膜（ＧＩ）に形成されたシーム領域において、リペア配線（ＲＬ）と離隔した距離が異なる部分よりもより近く積層されている。したがって、２６６ｎｍ波長帯の低いエネルギーを有するレーザーを用いても、リペア配線（ＲＬ）が溶融しながら、第１リペア端子（ＲＴ１）及び第２リペア端子（ＲＴ２）と物理的及び電気的に連結することができる。

また、２６６ｎｍ波長帯の低いエネルギーを有するレーザーを用いると、半導体層（ＳＡ、ＤＡ）を切断することができる。したがって、溶接部（ＷＤ）と切断部（ＣＵ）に低いエネルギーを有する同じレーザーを照射して、溶接と切断を行うことができる。

一例として、第１画素（Ｐ１）は正常画素であり、第２画素（Ｐ２）に不良が発生することがある。不良画素は、スイッチング薄膜トランジスタ（ＳＴ）または駆動薄膜トランジスタ（ＤＴ）で不良が発生し、正常にアノード電極（ＡＮＯ）を駆動できない状態であり得る。この場合、不良が発生した第２画素（Ｐ２）を暗点化することができる。これは、第２画素（Ｐ２）に配置された第２アノード電極（ＡＮＯ２）を駆動する構成要素であるスイッチング薄膜トランジスタ（ＳＴ）または駆動薄膜トランジスタ（ＤＴ）を動作不能状態にする方法である。ここで、基板１１０に一番近くに位置するスイッチング半導体層（ＳＡ）または駆動半導体層（ＤＡ）の一部を切断して、薄膜トランジスタ（ＳＴ、ＤＴ）を不能化（disabled）することができる。

この出願では、不良画素を暗点化するのではなく、隣接する正常画素の駆動薄膜トランジスタと不良画素のアノード電極とを連結する方法である。このために、図５に示すように、不良が発生した第２画素（Ｐ２）に配置されたスイッチング薄膜トランジスタ（ＳＴ）のスイッチング半導体層（ＳＡ）の一部にレーザーを照射し、スイッチング半導体層（ＳＡ）を切断する。ここで、使用するレーザーは、２６６ｎｍ波長帯の低いエネルギーを有するレーザーを用いることが好ましい。１０６４ｎｍ波長帯の高いエネルギーを有するレーザーを用いる場合、熱エネルギーが高すぎて、スイッチング半導体層（ＳＡ）の上に配置された発光ダイオード（ＯＬＥ）に損傷を引き起こすことがある。

また、２６６ｎｍ波長帯の低いエネルギーを有するレーザーを第１画素（Ｐ１）に配置された第１リペア端子（ＲＴ１）の他側端部とリペア配線（ＲＬ）の一側端部とが重畳する第１溶接部（ＷＤ１）に照射する。その結果、リペア配線（ＲＬ）が溶融し、他の部分よりも厚みの薄いシーム領域を貫通して上部に配置された第１リペア端子（ＲＴ１）の他側端部と物理的かつ電気的に連結する。

また、２６６ｎｍ波長帯の低いエネルギーを有するレーザーを第２画素（Ｐ２）に配置された第２リペア端子（ＲＴ２）の他側端部とリペア配線（ＲＬ）の他側端部とが重畳する第２溶接部（ＷＤ２）に照射する。その結果、リペア配線（ＲＬ）が溶融し、他の部分よりも厚みの薄いシーム領域を貫通して上部に配置された第２リペア端子（ＲＴ２）の他側端部と物理的かつ電気的に連結する。

その結果、不良が発生した第２画素（Ｐ２）では、第２アノード電極（ＡＮＯ２）を駆動するための駆動薄膜トランジスタ（ＤＴ）を動作するスイッチング薄膜トランジスタ（ＳＴ）が不能化される。一方、第２アノード電極（ＡＮＯ２）は、リペア素子（ＲＰ）によって第１画素（Ｐ１）に配置された第１駆動ドレイン電極（ＤＤ１）と連結する。したがって、第２画素（Ｐ２）は、第１画素（Ｐ１）と同様に動作する状態となる。

この出願によるリペア素子（ＲＰ）により不良画素を暗点化処理するよりは、隣接する正常画素に連結して駆動するため、不良による画質低下を防止することができる。特に、隣接する画素と同様に動作するため、画質に問題が発生したことを観察者が実質的に認識することは、非常に困難である。

この出願による電界発光表示装置において、不良画素をリペアする際、２６６ｎｍ波長帯の低いエネルギーを有するレーザーを用いる特徴がある。この出願による電界発光表示装置は、上部発光型構造を有するため、リペアのための溶接部（ＷＤ）と切断部（ＣＵ）の両方がアノード電極（ＡＮＯ）と、特に、発光領域と重畳するように配置される。このような構造において、基板１１０の下面でレーザーを照射する際、レーザーのエネルギーが大きすぎる場合、例えば、溶接に適した１０６４ｎｍ波長帯のレーザーを使用する場合、高エネルギーが発光ダイオード（ＯＬＥ）に悪影響を与え得る。すなわち、リペア工程を行ったにもかかわらず、発光ダイオード（ＯＬＥ）が損傷してむしろ破損することがある。

しかし、この出願による電界発光表示装置では、半導体層（ＳＡ、ＤＡ）を切断するのに適した２６６ｎｍ波長帯のレーザーを用いることを特徴とする。すなわち、切断部（ＣＵ）で半導体層を切断するために用いられる低エネルギーを有するレーザーで、溶接部（ＷＤ）で金属からなるリペア端子（ＲＴ）とリペア配線（ＲＬ）とを連結することができる。

リペア配線（ＲＬ）が逆テーパ構造を有することにより、リペア配線（ＲＬ）を覆うバッファ層（ＢＵＦ）とゲート絶縁膜（ＧＩ）に、他の部分より厚さが薄いシーム領域が形成される。ゲート絶縁膜（ＧＩ）上でシーム領域を覆うリペア電極（ＲＴ１、ＲＴ２）は、シーム領域の他の部分よりもリペア配線（ＲＬ）と離隔した距離が狭くなる。その結果、２６６ｎｍの低いエネルギーレーザーでもリペア配線（ＲＬ）が溶融し、シーム領域を貫通して、リペア電極（ＲＴ１、ＲＴ２）と物理的かつ電気的に連結することができる。すなわち、切断工程と溶融工程を別々のレーザーを用いた分離された工程で行うことなく、同じレーザーを用いた単一工程で行うことができる。

シーム領域がない状態で、溶接部（ＷＤ）に２６６ｎｍ波長の低いエネルギーを有するレーザーで溶接工程を行う場合、リペア配線（ＲＬ）を溶かすことができるが、溶けた部分がリペア配線（ＲＬ）を覆うバッファ層（ＢＵＦ）とゲート絶縁膜（ＧＩ）を貫通できない。その結果、リペア配線（ＲＬ）が、リペア電極（ＲＴ１、ＲＴ２）と連結されない。

図６Ａを参照すると、溶接部（ＷＤ）と切断部（ＣＵ）に２６６ｎｍ波長の低いエネルギーを有するレーザーを照射することができる。ここで、レーザー（LASER）は、基板１１０上に配置されたリペア配線（ＲＬ）及びスイッチング半導体層（ＳＡ）に照射される。特に、リペア配線（ＲＬ）では、シーム領域に照射することが好ましい。その結果、図６Ｂに示すように、切断部（ＣＵ）では、スイッチング半導体層（ＳＡ）が熱によって溶融して切断される。スイッチング半導体層（ＳＡ）上には直接重畳する金属物質がないため、レーザーエネルギーが他の層に影響を与えない。場合によっては、スイッチングゲート電極とスイッチングソース電極をスイッチング半導体層（ＳＡ）と一部重畳して配置することができるが、スイッチングゲート電極とスイッチングソース電極が溶融して連結しても、半導体層が切断されて連結性が切断され、スイッチング薄膜トランジスタは不能化される。

一方、図６Ｂの溶接部（ＷＤ）では、リペア配線（ＲＬ）が溶融し、他の部分よりも厚みの薄いシーム領域を貫通し、上部に配置されたリペア電極（ＲＴ１、ＲＴ２）と連結する。シーム領域でバッファ層（ＢＵＦ）とゲート絶縁膜（ＧＩ）の厚さが非常に薄いため、低エネルギーでもリペア配線（ＲＬ）が溶けながら、シーム領域を貫通することができる。

図７を参照すると、切断部（ＣＵ）でスイッチング半導体層（ＳＡ）が切断され、不良が発生した第２画素（Ｐ２）に配置された発光ダイオード（ＯＬＥ）は、スイッチング薄膜トランジスタ（ＳＴ）及び駆動薄膜トランジスタ（ＤＴ）との連結性は断絶される。一方、溶接部（ＷＤ）では、リペア配線（ＲＬ）は、第２リペア端子（ＲＴ２）に連結する。図７には示されていないが、図５と同様に、リペア配線（ＲＬ）は、第１リペア端子（ＲＴ１）と互いに連結する。したがって、第２アノード電極（ＡＮＯ２）は、第１リペア端子（ＲＴ１）、リペア配線（ＲＬ）及び第２リペア端子（ＲＴ２）を介して、第１駆動ドレイン電極（ＤＤ１）によって駆動する連結状態が成される。

以下、図８～図１０を参照して、この出願の他の実施例について説明する。図８は、この出願の他の実施例によるリペア素子を具備した電界発光表示装置に配置された画素の構造を示す平面図である。図９は、図８のＩＶ－ＩＶ'に沿って切断した、この出願の他の実施例によるリペア素子を具備した電界発光表示装置の構造を示す断面図である。図１０は、この出願の他の実施例による電界発光表示装置において、リペアを行った後の切断部と溶接部の構造を示す断面図である。

図８を参照すると、この出願の他の実施例は、基本的な構成が図３による実施例とほぼ同じである。差がある部分は、リペア配線（ＲＬ）の両端でリペア電極（ＲＴ１、ＲＴ２）と重畳する部分に、開放ホール（ＯＨ）が形成されたことにある。開放ホール（ＯＨ）は、レーザー溶接過程で加わる熱エネルギーが、リペア配線（ＲＬ）とリペア電極（ＲＴ１、ＲＴ２）が重畳する部分に集中し、バッファ層（ＢＵＦ）およびゲート絶縁膜（ＧＩ）が膨らんで、上部に積層されたアノード電極（ＡＮＯ）および発光層（ＥＬ）に損傷が発生することを防止するためである。

以下、図を参照して、簡単に説明する。図３、図４と同一符号を用いた同一の構成要素については、説明を省略するので、必要の場合図３～図７の説明を参照する。

図８を参照すると、この出願の他の実施例による電界発光表示装置は、リペア素子（ＲＰ）を具備している。リペア素子（ＲＰ）は、リペア配線（ＲＬ）及びリペア電極（ＲＴ）を具備する。リペア配線（ＲＬ）は、隣接する２つの画素（Ｐ１、Ｐ２）の間に渡って配置された線分形状を有する。リペア配線（ＲＬ）は、一側端部がいずれ1つの画素に配置され、他側端部が隣接する他の画素に配置される。

リペア配線（ＲＬ）は、基板１１０上に先に形成されていてもよい。特に、リペア配線（ＲＬ）は、二重層構造を有することができる。一例として、リペア配線（ＲＬ）は、順に積層された第１金属層（ＬＳ１）と第２金属層（ＬＳ２）を具備することができる。特に、リペア配線（ＲＬ）は、その断面形状が逆テーパ構造を有することが好ましい。一例として、第１金属層（ＬＳ１）は第１幅を有し、第２金属層（ＬＳ２）は第１幅より大きい第２幅を有することができる。その結果、リペア配線（ＲＬ）は、断面形状が「Ｔ」字型の逆テーパ形状を有することができる。ただし、これに限定されず、第１金属層（ＬＳ１）の幅と第２金属層（ＬＳ２）の幅とを同じにすることもできる。

リペア配線（ＲＬ）は、基板１１０全体表面上に積層されたバッファ膜（ＢＵＦ）によって覆われている。この場合、逆テーパ構造により段差を有するリペア配線（ＲＬ）の両側辺に、バッファ膜（ＢＵＦ）が他の部分よりも薄く積層されるシーム領域を形成することができる。第１金属層（ＬＳ１）の幅と第２金属層（ＬＳ２）の幅は同じであっても、第２金属層（ＬＳ２）の両側端領域においてバッファ膜（ＢＵＦ）及びゲート絶縁膜（ＧＩ）が、他の部分よりも薄く形成されるシーム領域を形成することができる。

バッファ膜（ＢＵＦ）上には、半導体層（ＳＡ、ＤＡ）が形成される。半導体層（ＳＡ、ＤＡ）は、基板１１０の全体表面上に積層されたゲート絶縁膜（ＧＩ）で覆われている。バッファ膜（ＢＵＦ）のシーム領域には、ゲート絶縁膜（ＧＩ）も他の部分よりも薄く積層され、シーム領域がそのまま現れる。ゲート絶縁膜（ＧＩ）上には、半導体層（ＳＡ、ＤＡ）と重畳するゲート電極（ＳＧ、ＤＧ）が形成される。ゲート電極（ＳＧ、ＤＧ）と同じ層に同じ物質でリペア電極（ＲＴ）が形成されている。

リペア電極（ＲＴ）は、画素（Ｐ）に割り当てられたアノード電極（ＡＮＯ）に連結した駆動ドレイン電極（ＤＤ）に連結した一側端部と、一側端部から延長してリペア配線（ＲＬ）の一側端部と重畳する他側端部を具備する短い線分形状を有する。リペア電極（ＲＴ）においてリペア配線（ＲＬ）と重畳する他側端部は、シーム領域を完全に覆って積層される。リペア電極（ＲＴ）が、シーム領域を埋めながら積層されるので、シーム領域では、リペア電極（ＲＴ）とリペア配線（ＲＬ）の間の離隔距離が他の部分よりも著しく近くなる。

ゲート電極（ＳＧ、ＤＧ）及びリペア電極（ＲＴ）は、基板１１０の全体表面上に積層された中間絶縁膜（ＩＬＤ）によって覆われている。中間絶縁膜（ＩＬＤ）上には、ソース電極（ＳＳ、ＤＳ）、ドレイン電極（ＳＤ、ＤＤ）、データ配線（ＤＬ）及び駆動電流配線（ＶＤＤ）が形成されている。中間絶縁膜（ＩＬＤ）には、リペア電極（ＲＴ）の一側端部を露出するリペアコンタクトホール（ＲＨ）が形成されている。駆動ドレイン電極（ＤＤ）は、リペア電極（ＲＴ）の一側端部に延長され、リペアコンタクトホール（ＲＨ）を介してリペア電極（ＲＴ）と連結する。

一方、リペア電極（ＲＴ）の上部には、中間絶縁膜（ＩＬＤ）上に配置された駆動ドレイン電極（ＤＤ）と同じ層に同じ物質で形成されたリペア遮蔽層（ＳＨＬ）をさらに形成することができる。リペア遮蔽層（ＳＨＬ）は、リペア配線（ＲＬ）の一側端部と重畳するリペア電極（ＲＴ）の他側端部を完全に覆う島状に形成することができる。リペア遮蔽層（ＳＨＬ）は、リペア配線（ＲＬ）の一側端部とリペア電極（ＲＴ）の他側端部が溶接された場合に発生する熱が、上部に配置された発光ダイオード（ＯＬＥ）に伝達することを防止するための金属層であり得る。

リペア配線（ＲＬ）の一側端部とリペア電極（ＲＴ）の他側端部が重畳する部分、あるいはリペア遮蔽層（ＳＨＬ）が配置される部分を溶接部（ＷＤ）と定義することができる。溶接部（ＷＤ）は、スイッチング薄膜トランジスタ（ＳＴ）のスイッチング半導体層（ＳＡ）に隣接して配置することができる。溶接部（ＷＤ）に隣接するスイッチング半導体層（ＳＡ）を切断部（ＣＵ）と定義することができる。しかし、これに限定されるものではなく、切断部（ＣＵ）は、駆動薄膜トランジスタ（ＤＴ）の一部に定義することもできる。

特に、溶接部（ＷＤ）部分を見ると、リペア配線（ＲＬ）の一側端部と他側端部それぞれに開放ホール（ＯＨ）が形成されている。溶接部（ＷＤ）にレーザーで熱を加えるとき、熱エネルギーは、金属を介してより速く集中するという特徴がある。したがって、開放ホール（ＯＨ）の周囲にあるリペア配線（ＲＬ）に熱エネルギーが集中し、開放ホール（ＯＨ）には熱エネルギーが相対的に集中しにくい。

その結果、少ない熱エネルギーでもリペア配線（ＲＬ）が溶融され、上部にあるリペア電極（ＲＴ）と溶接され得る。また、開放ホール（ＯＨ）部分には熱エネルギーが集中しないので、開放ホール（ＯＨ）の上部に位置する素子に熱エネルギーが伝達されることを最小限に抑えることができる。すなわち、この出願は、上部発光型電界発光表示装置で発光ダイオード（ＯＬＥ）とリペア電極（ＲＴ）が重畳していることが特徴であるが、リペア電極（ＲＴ）に印加される熱が発光ダイオード（ＯＬＥ）を損傷しない。

この出願によれば、リペア配線（ＲＬ）の一側端部は、第１リペア端子（ＲＴ１）の他側端部と重畳していて、リペア配線（ＲＬ）の他側端部は、第２リペア端子（ＲＴ２）の他側端部と重畳している。第１リペア端子（ＲＴ１）及び第２リペア端子（ＲＴ２）は、前述したようにバッファ層（ＢＵＦ）及び／又はゲート絶縁膜（ＧＩ）に形成されたシーム領域において、リペア配線（ＲＬ）と離隔した距離が異なる部分よりもより近く積層されている。したがって、２６６ｎｍ波長帯の低いエネルギーを有するレーザーを用いても、リペア配線（ＲＬ）が溶融しながら、第１リペア端子（ＲＴ１）及び第２リペア端子（ＲＴ２）と物理的及び電気的に連結することができる。

また、２６６ｎｍ波長帯の低いエネルギーを有するレーザーを用いると、半導体層（ＳＡ、ＤＡ）を切断することができる。したがって、溶接部（ＷＤ）と切断部（ＣＵ）に低いエネルギーを有する同じレーザーを照射して、溶接と切断を行うことができる。

溶接部（ＷＤ）と切断部（ＣＵ）に、２６６ｎｍ波長の低いエネルギーを有するレーザーを照射することができる。ここで、レーザー（LASER）は、基板１１０上に配置されたリペア配線（ＲＬ）及びスイッチング半導体層（ＳＡ）に照射される。特に、リペア配線（ＲＬ）では、シーム領域と近くに配置された開放ホール（ＯＨ）の周辺に照射することが好ましい。その結果、図１０に示すように、切断部（ＣＵ）では、スイッチング半導体層（ＳＡ）が熱によって溶融して切断される。スイッチング半導体層（ＳＡ）上には、直接重畳する金属物質がないため、レーザーエネルギーが他の層に影響を与えない。場合によっては、スイッチングゲート電極とスイッチングソース電極をスイッチング半導体層（ＳＡ）と一部重畳して配置することができるが、スイッチングゲート電極とスイッチングソース電極が溶融して連結しても、半導体層が切断されて連結性が切断され、スイッチング薄膜トランジスタは不能化される。

一方、溶接部（ＷＤ）では、リペア配線（ＲＬ）が溶融し、他の部分より厚さの薄いシーム領域を貫通し、上部に配置されたリペア電極（ＲＴ１、ＲＴ２）と連結する。シーム領域でバッファ層（ＢＵＦ）とゲート絶縁膜（ＧＩ）の厚さが非常に薄いため、低いエネルギーでもリペア配線（ＲＬ）が溶けながら、シーム領域を貫通することができる。

以下、図１１を参照して、この出願の他の実施例によるリペア配線（ＲＬ）の一側端部と他側端部に形成された開放ホール（ＯＨ）の多様な形状について説明する。図１１は、この出願の他の実施例による開放ホールの多様な形状を示す平面図である。この出願の他の実施例では、開放ホール（ＯＨ）の形状は、多様な形状を有することができる。例えば、円形、四角形、六角形、および多様な形状を有することができる。また、リペア配線（ＲＬ）の端部でリペア電極（ＲＴ）の端部の一部と重畳する形状を有することもできる。

一例として、図１１（ａ）～（ｅ）に示すように、円形、楕円形、四角形のような多角形、星形、十字形など多様な形状を有することができる。図１１において、斜線の部分は、リペア配線（ＲＬ）の端部に形成された開放ホール（ＯＨ）を除いた部分とリペア電極（ＲＴ）が重畳した部分である。この斜線の部分は、レーザーを用いたリペア工程によりリペア配線（ＲＬ）とリペア電極（ＲＴ）が溶融して接合する領域である。

以下、図１２を参照して、この出願のまた他の実施例について説明する。図１２は、図８のＩＶ－ＩＶ'に沿って切断した、この出願のまた他の実施例によるリペア素子を具備した電界発光表示装置の構造を示す断面図である。

図１２を参照すると、図９による電界発光表示装置の構造と実質的に同じである。相違点としては、溶接部（ＷＤ）に形成された開放ホール（ＯＨ）が、リペア配線（ＲＬ）の両端だけでなく、リペア配線（ＲＬ）と重畳するリペア電極（ＲＴ）にも同様に形成されたことを特徴とする。

この構造により、さらに低いエネルギーのレーザーを用いても、溶接部（ＷＤ）でリペア配線（ＲＬ）が溶融して、リペア電極（ＲＴ）との連結を非常に容易に行うことができる。図９と同じ番号を用いる図１２の構成要素は、実質的に同じものであるので、重複説明は省略し、必要に応じて図９の説明を参照すれば容易に理解することができる。

上述したこの出願の例に記載された特徴、構造、効果等は、この出願の少なくとも１つの例に含まれ、必ずしも１つの例にのみ限定されるものではない。さらに、この出願の少なくとも１つの例で例示された特徴、構造、効果などは、この出願が属する分野の通常の知識を有する者によって、他の例に対しても組み合わせまたは変形して実施可能である。したがって、そのような組み合わせと変形に関連する内容は、この出願の範囲に含まれると解釈されなければならない。

以上、添付の図を参照してこの出願の実施例をさらに詳細に説明したが、本明細書は必ずしもこのような実施例に限定されるものではなく、この出願の技術思想から逸脱しない範囲内で多様に変形実施することができる。したがって、この出願に開示された実施例は、この出願の技術思想を限定するためのものではなく説明するためのものであり、このような実施例によって、本発明の技術思想の範囲が限定されるものではない。したがって、上記で説明した実施例は、すべての点で例示的なものであり、限定的なものではないと理解されなければならない。この出願の保護範囲は、特許請求の範囲によって解釈されなければならず、それと同等の範囲内にあるすべての技術思想は、本発明の権利範囲に含まれるものと解釈されなければならない。

Claims (18)

1. 基板、
   前記基板上にあるバッファ層、
   前記基板の画素に配置され、ソース電極、ドレイン電極、半導体層、およびゲート絶縁膜を挟んで前記半導体層と重畳するゲート電極を具備した薄膜トランジスタ、
   前記画素に配置され、前記ドレイン電極に連結した発光ダイオード、および
   前記発光ダイオードと重畳して配置されたリペア素子を含み、
   前記リペア素子が、
   前記基板と前記バッファ層の間に配置され、前記基板上に配置された第１金属層と、前記第１金属層上に配置された第２金属層とを含むリペア配線、および
   前記リペア配線を覆う前記バッファ層及びゲート絶縁膜上に配置され、前記リペア配線と重畳するリペア電極を具備し、
   前記リペア電極は、前記ドレイン電極と電気的に連結する電界発光表示装置。
2. 前記画素に不良が発生した場合、
   前記半導体層が除去され断線し、
   前記リペア配線と重畳する前記リペア電極が、前記バッファ層及び前記ゲート絶縁膜を貫通して前記リペア配線と物理的に連結した、請求項１に記載の電界発光表示装置。
3. 前記リペア配線が、溶融して前記リペア電極と連結した、請求項２に記載の電界発光表示装置。
4. 前記発光素子が、
   前記薄膜トランジスタの前記ドレイン電極と連結し、不透明金属物質を含むアノード電極、
   前記アノード電極上に積層された発光層、
   前記発光層上に積層され、透明導電物質を含むカソード電極を含み、
   前記発光層で発生した光は、前記カソード電極方向に出光する、請求項１に記載の電界発光表示装置。
5. 前記発光素子において、前記リペア電極と前記薄膜トランジスタの前記ドレイン電極とが重畳する部分においても、前記発光層で発生した光が、前記カソード電極方向に出光する、請求項４に記載の電界発光表示装置。
6. 前記リペア配線の前記第１金属層が、
   第１幅を有し、
   前記第２金属層は、前記第１幅より大きい第２幅を有し、
   前記リペア配線は、前記バッファ層と前記ゲート絶縁膜で覆われた、請求項１に記載の電界発光表示装置。
7. 前記バッファ層及び前記ゲート絶縁膜が、前記第１金属層と前記第２金属層の端に沿って他の部分よりも薄い厚さに積層されたシーム（seam）領域を形成し、
   前記リペア電極は、前記シーム領域を埋めながら前記ゲート絶縁膜上で前記リペア配線の一部と重畳するように配置された、請求項６に記載の電界発光表示装置。
8. 前記リペア配線の前記第２金属層が、溶融して、前記シーム領域を貫通して前記リペア電極と連結する、請求項６に記載の電界発光表示装置。
9. 前記リペア配線が、
   前記リペア電極と重畳する端部に形成された前記リペア配線を貫通する開放ホールをさらに含む、請求項１に記載の電界発光表示装置。
10. 基板上に配置された第１画素および第２画素、
    前記第１画素に配置された第１スイッチング薄膜トランジスタ、前記第１スイッチング薄膜トランジスタに連結した第１駆動薄膜トランジスタ、および前記第１駆動薄膜トランジスタに連結した第１発光素子、
    前記第２画素に配置された第２スイッチング薄膜トランジスタ、前記第２スイッチング薄膜トランジスタに連結した第２駆動薄膜トランジスタ、および前記第２駆動薄膜トランジスタに連結した第２発光素子、並びに
    前記第１発光素子及び前記第２発光素子と重畳するリペア素子を具備し、
    前記リペア素子が、
    前記第１画素から前記第２画素に延長され、逆テーパ形状を有するリペア配線、
    前記第１駆動薄膜トランジスタの駆動ドレイン電極と連結し、前記第１スイッチング薄膜トランジスタのゲート電極と同じ物質で同じ層に配置され、前記リペア配線の第１端部と重畳する第１リペア電極、および
    前記第２駆動薄膜トランジスタの駆動ドレイン電極と連結し、前記第２スイッチング薄膜トランジスタのゲート電極と同じ物質で同じ層に配置され、前記リペア配線の第２端部と重畳する第２リペア電極を具備し、
    前記リペア配線と前記第１リペア電極および前記第２リペア電極の間には、バッファ層およびゲート絶縁膜が積層した、電界発光表示装置。
11. 前記第１画素が、正常画素であり、前記第２画素は、不良画素である場合、
    前記第２スイッチング薄膜トランジスタのスイッチング半導体層の一部が除去されて断線し、
    前記第１リペア電極と前記リペア配線の前記第１端部、および前記第２リペア電極と前記リペア配線の前記第２端部とが互いに連結した、請求項１０に記載の電界発光表示装置。
12. 前記リペア配線の前記第１端部が、溶融して前記バッファ層及び前記ゲート絶縁膜を貫通して前記第１リペア電極と連結し、
    前記リペア配線の前記第２端部は、溶融して前記バッファ層及び前記ゲート絶縁膜を貫通して前記第２リペア電極と連結した、請求項１１に記載の電界発光表示装置。
13. 前記第１及び前記第２発光素子のそれぞれが、
    前記駆動薄膜トランジスタと連結し、不透明金属物質を含むアノード電極、
    前記アノード電極上に積層された発光層、及び
    前記発光層上に積層され、透明導電物質を含むカソード電極を含み、
    前記発光層で発生した光は、前記カソード電極方向に出光する、請求項１０に記載の電界発光表示装置。
14. 前記第１発光素子において、前記第１リペア電極と前記リペア配線の前記第１端部とが重畳する部分においても、前記発光層で発生した光が前記カソード電極方向に出光し、
    前記第２発光素子において、前記第２リペア電極と前記リペア配線の前記第２端部とが重畳する部分においても、前記発光層で発生した光が前記カソード電極方向に出光する、請求項１３に記載の電界発光表示装置。
15. 前記リペア配線が、
    前記基板上で第１幅を有して形成された第１金属層、および
    前記第１金属層上に前記第１幅より大きい第２幅を有して積層された第２金属層を含み、
    前記リペア配線は、前記バッファ層と前記ゲート絶縁膜で覆われた、請求項１０に記載の電界発光表示装置。
16. 前記バッファ層及び前記ゲート絶縁膜が、前記第１金属層と前記第２金属層の端に沿って他の部分よりも薄い厚さに積層されたシーム領域を形成し、
    前記第１リペア電極及び前記第２リペア電極は、前記シーム領域を埋めながら前記ゲート絶縁膜上に前記リペア配線の一部と重畳するように配置された、請求項１５に記載の電界発光表示装置。
17. 前記リペア配線の前記第２金属層が、溶融して、前記シーム領域を貫通して前記第１リペア電極及び前記第２リペア電極と連結する、請求項１５に記載の電界発光表示装置。
18. 前記リペア配線が、
    前記第１リペア電極と重畳する前記第１端部に前記リペア配線を貫通する第１開放ホール、および
    前記第２リペア電極と重畳する前記第２端部に前記リペア配線を貫通する第２開放ホールをさらに含む、請求項１０に記載の電界発光表示装置。

Images