KR20230069286A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230069286A
KR20230069286A KR1020210154706A KR20210154706A KR20230069286A KR 20230069286 A KR20230069286 A KR 20230069286A KR 1020210154706 A KR1020210154706 A KR 1020210154706A KR 20210154706 A KR20210154706 A KR 20210154706A KR 20230069286 A KR20230069286 A KR 20230069286A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
disposed
opening
electrodes
Prior art date
Application number
KR1020210154706A
Other languages
English (en)
Inventor
베이더스 바슈르
이현욱
이희근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210154706A priority Critical patent/KR20230069286A/ko
Priority to US17/979,888 priority patent/US20230145007A1/en
Priority to PCT/KR2022/017541 priority patent/WO2023085764A1/ko
Publication of KR20230069286A publication Critical patent/KR20230069286A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 기판 상에 서로 이격되어 배치된 제1 서브 전극과 제2 서브 전극을 포함하는 제1 전극들, 상기 기판 상에 배치되며 상기 제1 전극의 상면 일부를 노출하는 개구부들을 포함하는 제1 절연층, 상기 제1 절연층 상에 배치되며 상기 제1 전극들과 중첩하도록 배치된 복수의 제2 전극들, 상기 개구부들 내에서 상기 제1 전극들 상에 배치된 복수의 발광 소자들, 상기 개구부 내에 배치되어 상기 발광 소자들의 제1 단부 및 상기 제1 전극과 접촉하는 복수의 제1 연결 전극들, 상기 개구부 내에 배치되어 상기 발광 소자들을 둘러싸는 제2 절연층, 및 상기 제2 전극 및 상기 제2 절연층 상에 배치되어 상기 제2 전극과 상기 발광 소자들의 제2 단부와 접촉하는 복수의 제2 연결 전극들을 포함하고, 상기 제1 연결 전극은 상기 제1 서브 전극 상에 배치된 제1 발광 소자와 접촉하는 제1 전극부, 및 상기 제2 서브 전극 상에 배치된 제2 발광 소자와 접촉하는 제2 전극부를 포함하고, 상기 제2 연결 전극은 상기 제1 발광 소자 및 상기 제2 절연층을 관통하는 제1 컨택홀을 통해 상기 제2 전극부와 접촉하는 제3 전극부, 및 상기 제2 발광 소자와 접촉하는 제4 전극부를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 발광 소자를 포함하는 자발광 표시 장치가 있다. 자발광 표시 장치는 발광 소자로서 유기물을 발광 물질로 이용하는 유기 발광 표시 장치, 또는 무기물을 발광 물질로 이용하는 무기 발광 표시 장치 등이 있다.
본 발명이 해결하고자 하는 과제는 발광 소자들을 기판에 평행하지 않는 방향으로 배치하여 단위 영역 당 배치되는 발광 소자의 개수가 증가된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판 상에 서로 이격되어 배치된 제1 서브 전극과 제2 서브 전극을 포함하는 제1 전극들, 상기 기판 상에 배치되며 상기 제1 전극의 상면 일부를 노출하는 개구부들을 포함하는 제1 절연층, 상기 제1 절연층 상에 배치되며 상기 제1 전극들과 중첩하도록 배치된 복수의 제2 전극들, 상기 개구부들 내에서 상기 제1 전극들 상에 배치된 복수의 발광 소자들, 상기 개구부 내에 배치되어 상기 발광 소자들의 제1 단부 및 상기 제1 전극과 접촉하는 복수의 제1 연결 전극들, 상기 개구부 내에 배치되어 상기 발광 소자들을 둘러싸는 제2 절연층, 및 상기 제2 전극 및 상기 제2 절연층 상에 배치되어 상기 제2 전극과 상기 발광 소자들의 제2 단부와 접촉하는 복수의 제2 연결 전극들을 포함하고, 상기 제1 연결 전극은 상기 제1 서브 전극 상에 배치된 제1 발광 소자와 접촉하는 제1 전극부, 및 상기 제2 서브 전극 상에 배치된 제2 발광 소자와 접촉하는 제2 전극부를 포함하고, 상기 제2 연결 전극은 상기 제1 발광 소자 및 상기 제2 절연층을 관통하는 제1 컨택홀을 통해 상기 제2 전극부와 접촉하는 제3 전극부, 및 상기 제2 발광 소자와 접촉하는 제4 전극부를 포함한다.
상기 개구부는 상기 제1 서브 전극과 상기 제2 서브 전극과 각각 부분적으로 중첩하는 제1 개구부를 포함하고, 상기 제1 컨택홀은 상기 제1 개구부 내에 배치될 수 있다.
상기 개구부는 상기 제1 개구부와 이격되고 상기 제1 서브 전극과 부분적으로 중첩하는 제2 개구부, 및 상기 제1 개구부와 이격되고 상기 제2 서브 전극과 부분적으로 중첩하는 제3 개구부를 더 포함하고, 상기 제1 발광 소자는 일부가 상기 제1 개구부 내에 배치되고 다른 일부는 상기 제2 개구부 내에 배치되며, 상기 제2 발광 소자는 일부가 상기 제1 개구부 내에 배치되고 다른 일부가 상기 제3 개구부 내에 배치될 수 있다.
상기 제1 연결 전극은 각각 상기 제2 개구부 및 상기 제3 개구부 내에 배치되어 상기 발광 소자들의 상기 제1 단부와 접촉하는 복수의 제5 전극부들을 더 포함할 수 있다.
상기 제1 전극부와 상기 제2 전극부는 각각 상기 제1 개구부 내에서 각각 상기 제1 서브 전극 및 상기 제2 서브 전극 상에 배치되고, 상기 제2 전극부는 상기 제1 전극부보다 큰 폭을 갖고 일부분이 상기 제1 서브 전극과 상기 제2 서브 전극 사이 영역에 배치될 수 있다.
상기 제1 전극부와 상기 제2 전극부는 상기 제2 절연층 하부에서 서로 이격되어 배치되고, 상기 제3 전극부와 상기 제4 전극부는 상기 제2 절연층 상에서 서로 이격되어 배치될 수 있다.
상기 제1 절연층은 상기 개구부들 사이에 위치하며 상기 제1 전극과 상기 제2 전극 사이에 배치된 복수의 절연 패턴부들을 포함할 수 있다.
상기 발광 소자는 일 방향으로 연장된 형상을 갖고, 측면이 상기 절연 패턴부의 측면과 접하도록 배치될 수 있다.
상기 발광 소자는 제1 반도체층, 상기 제1 반도체층 상에 배치된 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 발광층, 및 적어도 발광층의 외면을 둘러싸는 절연막을 포함하고, 상기 발광 소자의 길이는 상기 절연막의 길이보다 길 수 있다.
상기 발광 소자의 길이는 상기 제1 절연층의 두께보다 작고, 상기 제2 절연층의 두께보다 클 수 있다.
상기 기판과 상기 제1 전극들 사이에 배치된 비아층, 및 상기 비아층과 상기 기판 사이에 배치된 도전 패턴과 전압 배선을 더 포함하고, 상기 제1 서브 전극은 상기 비아층을 관통하는 제2 컨택홀을 통해 상기 도전 패턴과 접촉하고, 상기 제4 전극부는 상기 비아층을 관통하는 제3 컨택홀을 통해 상기 전압 배선과 접촉할 수 있다.
상기 제1 절연층 상에 배치되어 상기 발광 소자들이 배치된 영역을 둘러싸는 뱅크층을 더 포함하고, 상기 제2 컨택홀과 상기 제3 컨택홀은 각각 상기 뱅크층의 외곽에 배치될 수 있다.
상기 제4 전극부는 일부분이 상기 뱅크층 상에 배치될 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 배열된 복수의 화소들, 상기 화소 내에 서로 이격되어 배치된 복수의 서브 전극들을 포함하는 제1 전극들, 상기 제1 전극과 부분적으로 중첩하는 복수의 개구부들을 포함하는 제1 절연층, 상기 제1 절연층 상에서 상기 제1 전극과 중첩하도록 배치된 복수의 제2 전극들, 상기 개구부 내에 배치되어 상기 제2 전극의 적어도 일 측변을 따라 배치된 복수의 발광 소자들, 상기 개구부 내에서 적어도 일부분이 상기 제1 전극 상에 배치되고 상기 발광 소자들과 접촉하는 복수의 제1 연결 전극들, 및 상기 제2 전극 상에 배치되며 상기 발광 소자들 중 일부를 덮도록 배치된 복수의 제2 연결 전극들을 포함하고, 상기 개구부는 서로 이격된 상기 제1 전극들과 부분적으로 중첩하는 제1 개구부를 포함하고, 상기 제1 연결 전극은 상기 제1 개구부 내에서 상기 제1 서브 전극 상에 배치된 제1 전극부, 및 상기 제1 개구부 내에서 상기 제2 서브 전극 상에 배치된 제2 전극부를 포함하고, 상기 제2 연결 전극은 상기 제1 서브 전극 상에 배치된 상기 제2 전극 및 제1 발광 소자을 덮는 제3 전극부, 및 상기 제2 서브 전극 상에 배치된 상기 제2 전극 및 제2 발광 소자들을 덮는 제4 전극부를 포함하고, 상기 제3 전극부와 상기 제2 전극부는 상기 제1 개구부 내에서 서로 접촉한다.
상기 개구부는 제1 서브 전극 상에 배치된 상기 제2 전극을 사이에 두고 상기 제1 개구부와 이격된 제2 개구부, 및 제2 서브 전극 상에 배치된 상기 제2 전극을 사이에 두고 상기 제1 개구부와 이격된 제3 개구부를 더 포함하고, 상기 제1 발광 소자는 상기 제1 개구부 및 상기 제2 개구부 내에 배치되고, 상기 제2 발광 소자는 상기 제1 개구부 및 상기 제3 개구부 내에 배치될 수 있다.
상기 제1 개구부, 제2 개구부 및 제3 개구부는 상기 제1 방향으로 연장된 형상을 갖되, 상기 제1 개구부의 상기 제2 방향으로 측정된 폭은 상기 제2 개구부 및 상기 제3 개구부의 폭보다 크고, 상기 복수의 제1 발광 소자들 및 상기 제2 발광 소자들은 각각 서로 다른 상기 제2 전극의 양 측변에 인접하여 배치될 수 있다.
상기 제1 전극들 사이의 간격은 상기 제2 전극들 사이의 간격보다 작을 수 있다.
상기 제1 전극과 상기 제2 전극은 각각 상기 제1 방향 및 상기 제2 방향 사이의 사선 방향으로 연장된 형상을 갖고, 복수의 상기 발광 소자들 각각은 상기 사선 방향으로 배열될 수 있다.
상기 제1 전극과 상기 제2 전극은 각각 중심부를 기준으로 상기 제1 방향 양측 및 상기 제2 방향 양측이 돌출된 형상을 갖고, 상기 개구부는 상기 제2 전극들 각각을 둘러싸는 메인 홀들, 및 상기 메인 홀들을 연결하는 홀 연결부들을 포함하며, 상기 제3 전극부와 상기 제2 전극부는 상기 홀 연결부들 내에서 일부분이 서로 중첩하도록 배치될 수 있다.
상기 제1 전극과 상기 제2 전극은 각각 상기 제1 방향 및 상기 제2 방향으로 연장된 측변들을 포함한 형상을 갖고, 상기 개구부는 상기 제2 전극들 각각을 둘러싸도록 배치되며, 상기 발광 소자들은 상기 제2 전극의 측변들을 둘러싸도록 배치될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 일 방향으로 연장된 발광 소자들이 각 화소 내에서 세워진 상태로 배치됨에 따라, 단위 면적 당 많은 수의 발광 소자들이 배치될 수 있다. 표시 장치는 복수의 발광 소자들의 출광 방향이 기판 상면에 수직하게 배치될 수 있어 출광 효율이 향상될 수 있고, 각 화소의 휘도가 개선될 수 있는 이점이 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 도 2의 일 화소에서 전극들과 발광 소자들의 상대적인 배치를 나타내는 평면도이다.
도 4는 도 2의 일 화소에서 연결 전극들과 발광 소자들의 상대적인 배치를 나타내는 평면도이다.
도 5는 도 2의 N1-N1'선을 따라 자른 단면도이다.
도 6은 도 2의 N2-N2'선을 따라 자른 단면도이다.
도 7은 일 실시예에 따른 발광 소자의 개략도이다.
도 8은 도 7의 발광 소자의 단면도이다.
도 9는 도 8의 발광 소자가 개구부 내에 배치된 것을 나타내는 개략도이다.
도 10 내지 도 16은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 단면도들이다.
도 17은 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 18은 도 17의 N3-N3'선을 따라 자른 단면도이다.
도 19는 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 20은 도 19의 N4-N4'선을 따라 자른 단면도이다.
도 21 및 도 22는 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도들이다.
도 23은 다른 실시예에 따른 표시 장치의 일 화소에서 전극들과 개구부 및 발광 소자들의 상대적인 배치를 나타내는 평면도이다.
도 24는 도 23의 표시 장치에서 일부 발광 소자 그룹들과 연결 전극의 상대적인 배치를 나타내는 평면도이다.
도 25는 다른 실시예에 따른 표시 장치의 일 화소에서 전극들과 개구부 및 발광 소자들의 상대적인 배치를 나타내는 평면도이다.
도 26은는 도 25의 표시 장치에서 일부 발광 소자 그룹들과 연결 전극의 상대적인 배치를 나타내는 평면도이다.
도 27은 다른 실시예에 따른 표시 장치의 일 화소에서 전극들과 개구부 및 발광 소자들의 상대적인 배치를 나타내는 평면도이다.
도 28은 도 27의 표시 장치에서 일부 발광 소자 그룹들과 연결 전극의 상대적인 배치를 나타내는 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DPA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 제2 방향(DR2)의 길이가 긴 직사각형 형상의 표시 장치(10)가 예시되어 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 아일랜드 타입으로 배열될 수 있다. 또한, 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(10)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 2를 참조하면, 표시 장치(10)의 화소(PX)들 각각은 복수의 발광 소자(ED)들을 포함하여 특정 색의 광을 발광할 수 있다. 도면에서는 하나의 화소(PX)만을 도시하고 있으나, 이에 제한되지 않는다. 표시 장치(10)는 복수의 화소(PX)들이 하나의 그룹을 이루며 반복 배치될 수 있다. 예를 들어, 표시 장치(10)는 2개 내지 4개의 화소(PX)가 하나의 그룹을 이루며 반복하여 배치되고, 2개 내지 4개의 각 화소(PX)들은 서로 다른 색 또는 동일한 색의 광을 발광할 수 있다. 일 예로, 각 화소(PX)들은 청색의 광을 발광할 수 있으나, 이에 제한되지 않는다. 하나의 그룹을 이루는 복수의 화소(PX)들은 동일한 색의 광을 발광하거나, 서로 다른 색의 광을 발광할 수도 있다.
표시 장치(10)의 각 화소(PX)들은 발광 영역(EMA) 및 비발광 영역을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)가 배치되어 특정 파장대의 광이 출사되는 영역일 수 있다. 비발광 영역은 발광 소자(ED)가 배치되지 않고, 발광 소자(ED)에서 방출된 광들이 도달하지 않아 출사되지 않는 영역일 수 있다. 발광 영역은 발광 소자(ED)가 배치된 영역을 포함하여, 발광 소자(ED)와 인접한 영역으로 발광 소자(ED)에서 방출된 광들이 출사되는 영역을 포함할 수 있다. 이에 제한되지 않고, 발광 영역(EMA)은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다.
일 실시예에 따른 표시 장치(10)는 각 화소(PX)에 배치된 복수의 전극(E1, E2)들과 발광 소자(ED)들, 및 연결 전극(CNE1, CNE2, CNE3, CNE4)들을 포함할 수 있다. 또한, 표시 장치(10)는 표시 영역(DPA) 전면에서 각 화소(PX)에 배치되는 제1 절연층(PAS1)과, 각 화소(PX)에서 제1 절연층(PAS1)의 개구부(OP1, OP2, OP3) 내에 배치되는 제2 절연층(도 4의 'PAS2'), 및 표시 영역(DPA) 전면에서 화소(PX)들 사이에 배치된 뱅크층(BNL)을 포함할 수 있다.
복수의 전극(E1, E2)들은 제1 절연층(PAS1)을 기준으로 그 하부에 배치되는 전극(예컨대 제1 전극(E1))과 제1 절연층(PAS1) 상에 배치되는 전극(예컨대 제2 전극(E2))을 포함할 수 있다. 제1 절연층(PAS1)을 기준으로 서로 동일한 층에 배치된 전극들은 제2 방향(DR2)으로 이격되고, 제1 절연층(PAS1)의 하부에 배치되는 전극과 제1 절연층(PAS1)의 상부에 배치되는 전극은 서로 두께 방향으로 중첩하도록 배치될 수 있다.
복수의 발광 소자(ED; ED1, ED2)들은 제1 절연층(PAS1)의 개구부(OP; OP1, OP2, OP3) 내에 배치되며, 제1 절연층(PAS1)을 사이에 두고 중첩하는 한 쌍의 전극(E1, E2)들과 인접하게 배치될 수 있다. 제1 절연층(PAS1)을 사이에 두고 중첩하는 한 쌍의 전극(E1, E2)들과 이에 인접한 발광 소자(ED)들은 하나의 발광 그룹(EMG; EMG1, EMG2)을 구성하며, 각 화소(PX)에는 복수의 발광 그룹(EMG)들이 배치될 수 있다. 복수의 발광 그룹(EMG)들은 복수의 연결 전극(CNE; CNE1, CNE2, CNE3, CNE4)을 통해 그 하부의 도전층 또는 다른 발광 그룹(EMG)과 전기적으로 연결될 수 있다.
뱅크층(BNL)은 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA) 전면에서 격자형 패턴으로 배치될 수 있다. 뱅크층(BNL)은 각 화소(PX)들의 경계에 걸쳐 배치되어 이웃하는 화소(PX)들을 구분하면서 각 화소(PX)에 배치된 발광 영역(EMA)을 둘러쌀 수 있다. 이하에서는 다른 도면들을 더 참조하여 표시 장치(10)의 각 화소(PX) 구조에 대하여 상세히 설명하기로 한다.
도 3은 도 2의 일 화소에서 전극들과 발광 소자들의 상대적인 배치를 나타내는 평면도이다. 도 4는 도 2의 일 화소에서 연결 전극들과 발광 소자들의 상대적인 배치를 나타내는 평면도이다. 도 5는 도 2의 N1-N1'선을 따라 자른 단면도이다. 도 6은 도 2의 N2-N2'선을 따라 자른 단면도이다. 도 5에서는 제1 컨택홀(CTD)과 제3 컨택홀(CTS)을 포함하여 서로 다른 발광 그룹(EMG)에 포함된 발광 소자(ED)들을 가로지르는 단면을 도시하고 있고, 도 6에서는 일 화소(PX)에 배치된 복수의 발광 소자(ED)들과 전극(E1, E2)들을 제2 방향(DR2)으로 가로지르는 단면을 도시하고 있다.
도 2에 결부하여 도 3 내지 도 6을 참조하면, 표시 장치(10)는 제1 기판(SUB), 및 제1 기판(SUB) 상에 배치되는 반도체층, 복수의 도전층, 및 복수의 절연층들을 포함할 수 있다. 상기 반도체층, 도전층 및 절연층들은 각각 표시 장치(10)의 회로층과 표시 소자층을 구성할 수 있다.
구체적으로, 제1 기판(SUB)은 절연 기판일 수 있다. 제1 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 제1 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
제1 도전층은 제1 기판(SUB) 상에 배치될 수 있다. 제1 도전층은 하부 금속층(BML)을 포함하고, 하부 금속층(BML)은 제1 트랜지스터(T1)의 제1 액티브층(ACT1)과 중첩하도록 배치된다. 하부 금속층(BML)은 제1 트랜지스터의 제1 액티브층(ACT1)에 광이 입사되는 것을 방지하거나, 제1 액티브층(ACT1)과 전기적으로 연결되어 제1 트랜지스터(T1)의 전기적 특성을 안정화하는 기능을 수행할 수 있다.다만, 하부 금속층(BML)은 생략될 수 있다.
버퍼층(BL)은 하부 금속층(BML) 및 제1 기판(SUB) 상에 배치될 수 있다. 버퍼층(BL)은 투습에 취약한 제1 기판(SUB)을 통해 침투하는 수분으로부터 화소(PX)의 트랜지스터들을 보호하기 위해 제1 기판(SUB) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다.
반도체층은 버퍼층(BL) 상에 배치된다. 반도체층은 제1 트랜지스터(T1)의 제1 액티브층(ACT1) 및 제2 트랜지스터(T2)의 제2 액티브층(ACT2)을 포함할 수 있다. 제1 액티브층(ACT1)과 제2 액티브층(ACT2)은 각각 후술하는 제2 도전층의 제1 게이트 전극(G1) 및 제2 게이트 전극(G2)과 부분적으로 중첩하도록 배치될 수 있다.
반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 다른 실시예에서, 반도체층은 다결정 실리콘을 포함할 수도 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 예를 들어, 상기 산화물 반도체는 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 갈륨 산화물(Indium Gallium Oxide, IGO), 인듐 아연 주석 산화물(Indium Zinc Tin Oxide, IZTO), 인듐 갈륨 주석 산화물(Indium Gallium Tin Oxide, IGTO), 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO), 인듐 갈륨 아연 주석 산화물(Indium Gallium Zinc Tin Oxide, IGZTO) 중 적어도 하나일 수 있다.
도면에서는 표시 장치(10)의 화소(PX)에 하나의 제1 트랜지스터(T1)와 하나의 제2 트랜지스터(T2)가 배치된 것을 예시하고 있으나, 이에 제한되지 않고 표시 장치(10)는 더 많은 수의 트랜지스터들을 포함할 수 있다.
제1 게이트 절연층(GI)은 반도체층 및 버퍼층(BL)상에 배치된다. 제1 게이트 절연층(GI)은 각 트랜지스터(T1, T2)들의 게이트 절연막의 역할을 할 수 있다.
제2 도전층은 제1 게이트 절연층(GI) 상에 배치된다. 제2 도전층은 제1 트랜지스터(T1)의 제1 게이트 전극(G1)과 제2 트랜지스터(T2)의 제2 게이트 전극(G2)을 포함할 수 있다. 제1 게이트 전극(G1)은 제1 액티브층(ACT1)의 채널 영역과 두께 방향인 제3 방향(DR3)으로 중첩하도록 배치되고, 제2 게이트 전극(G2)은 제2 액티브층(ACT2)의 채널 영역과 제3 방향(DR3)으로 중첩하도록 배치될 수 있다. 도면에 도시하지 않았으나, 제2 도전층은 스토리지 커패시터의 일 전극을 더 포함할 수도 있다.
제1 층간 절연층(IL1)은 제2 도전층 상에 배치된다. 제1 층간 절연층(IL1)은 제2 도전층과 그 상에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며 제2 도전층을 보호할 수 있다.
제3 도전층은 제1 층간 절연층(IL1) 상에 배치된다. 제3 도전층은 표시 영역(DPA)에 배치되는 제1 전압 배선(VL1)과 제2 전압 배선(VL2), 및 제1 도전 패턴(CDP1)과, 각 트랜지스터(T1, T2)들의 소스 전극(S1, S2) 및 드레인 전극(D1, D2)을 포함할 수 있다. 도면에 도시되지 않았으나, 제3 도전층은 스토리지 커패시터의 타 전극을 더 포함할 수도 있다.
제1 전압 배선(VL1)은 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다. 제1 전압 배선(VL1)은 일부분이 제1 층간 절연층(IL1)과 제1 게이트 절연층(GI)을 관통하는 컨택홀을 통해 제1 트랜지스터(T1)의 제1 액티브층(ACT1)과 접촉할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(T1)의 제1 드레인 전극(D1)의 역할을 할 수 있다. 제2 전압 배선(VL2)은 후술하는 제2 연결 전극(CNE2)과 직접 연결될 수 있다.
제1 도전 패턴(CDP1)은 제1 층간 절연층(IL1)과 제1 게이트 절연층(GI)을 관통하는 컨택홀을 통해 제1 트랜지스터(T1)의 제1 액티브층(ACT1)과 접촉할 수 있다. 또한, 제1 도전 패턴(CDP1)은 다른 컨택홀을 통해 하부 금속층(BML)과 접촉할 수 있다. 제1 도전 패턴(CDP1)은 제1 트랜지스터(T1)의 제1 소스 전극(S1)의 역할을 할 수 있다. 또한, 제1 도전 패턴(CDP1)은 후술하는 제1 전극(RME1)과 전기적으로 연결되고, 제1 트랜지스터(T1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 전극(E1)으로 전달할 수 있다.
제2 소스 전극(S2)과 제2 드레인 전극(D2)은 각각 제1 층간 절연층(IL1)과 제1 게이트 절연층(GI)을 관통하는 컨택홀을 통해 제2 트랜지스터(T2)의 제2 액티브층(ACT2)과 접촉할 수 있다. 제2 트랜지스터(T2)는 도 3을 참조하여 상술한 스위칭 트랜지스터들 중 어느 하나일 수 있다.
한편, 도면에서는 제1 도전 패턴(CDP1)과 제1 전압 배선(VL1) 및 제2 전압 배선(VL2)이 동일한 층에 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 제1 전압 배선(VL1) 및 제2 전압 배선(VL2)은 제1 도전 패턴(CDP1)과 다른 도전층, 예컨대 제3 도전층과 몇몇 절연층을 사이에 두고 제3 도전층 상에 배치된 제4 도전층으로 형성될 수도 있다. 이 경우, 제1 전압 배선(VL1)은 다른 도전 패턴을 통해 제1 트랜지스터(T1)의 제1 드레인 전극(D1)과 전기적으로 연결될 수 있다.
제1 보호층(PV1)은 제3 도전층 상에 배치된다. 제1 보호층(PV1)은 제3 도전층 다른 층들 사이에서 절연막의 기능을 수행하며 제3 도전층을 보호할 수 있다.
상술한 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1), 및 제1 보호층(PV1)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1), 및 제1 보호층(PV1)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다. 다만, 이에 제한되지 않으며 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1), 및 제1 보호층(PV1)은 상술한 절연성 재료를 포함하여 하나의 무기층으로 이루어질 수도 있다. 또한, 몇몇 실시예에서, 제1 층간 절연층(IL1)은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질로 이루어질 수도 있다.
제2 도전층, 및 제3 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
비아층(VIA)은 표시 영역(DPA)에서 제1 보호층(PV1) 상에 배치된다. 비아층(VIA)은 유기 절연 물질, 예를 들어 폴리이미드(PI)와 같은 유기 절연 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
비아층(VIA) 상에는 복수의 전극(E1, E2)들과 절연층(PAS1, PAS2), 뱅크층(BNL), 복수의 발광 소자(ED)들과 복수의 연결 전극(CNE; CNE1, CNE2, CNE3, CNE4)들이 배치된다.
복수의 전극(E1, E2)들 중, 제1 전극(E1)은 비아층(VIA) 상에 배치된다. 각 화소(PX)에는 적어도 하나의 제1 전극(E1)이 배치될 수 있다. 도 2 내지 도 4에서는 하나의 화소(PX)에 2개의 제1 전극(E1)이 배치된 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 각 화소(PX)에 배치되는 제1 전극(E1)의 개수는 해당 화소(PX)에 배치되는 발광 그룹(EMG)의 개수에 따라 달라질 수 있다.
각 화소(PX)에 배치되는 제1 전극(E1)들은 서로 이격되어 배치될 수 있다. 예를 들어, 하나의 화소(PX)에 2개의 제1 전극(E1)이 배치된 실시예에서, 서로 다른 두 제1 전극(E1)들은 제2 방향(DR2)으로 서로 이격될 수 있다. 하나의 화소(PX)에 더 많은 수의 제1 전극(E1)들이 배치되는 실시예에서, 제1 전극(E1)들은 서로 제1 방향(DR1) 또는 제2 방향(DR2)으로 이격되거나, 제1 방향(DR1)과 제2 방향(DR2) 사이의 대각선 방향으로 이격될 수도 있다.
제1 전극(E1)은 각 화소(PX)의 발광 영역(EMA)에서 제2 방향(DR2) 일 측인 좌측에 배치된 제1 서브 전극(SE1)과 발광 영역(EMA)에서 제2 방향(DR2) 타 측인 우측에 배치된 제2 서브 전극(SE2)을 포함할 수 있다. 제1 서브 전극(SE1)과 제2 서브 전극(SE2)은 각각 서로 다른 발광 그룹(EMG)에 속할 수 있다. 제1 서브 전극(SE1)과 제2 서브 전극(SE2)은 비아층(VIA) 하부의 도전층과의 연결에 따라 서로 구분될 수 있다. 예를 들어, 제1 서브 전극(SE1)은 비아층(VIA)을 관통하는 컨택홀을 통해 도전층과 직접 접촉하는 제1 타입 전극이고, 제2 서브 전극(SE2)은 그렇지 않은 제2 타입 전극일 수 있다.
일 실시예에서, 표시 장치(10)는 각 화소(PX)에 배치되는 제1 전극(E1) 중 하나의 전극이 제1 타입 전극이거나, 모든 제1 전극(E1)이 제2 타입 전극일 수 있다. 예를 들어, 도 2 내지 도 4와 같이, 각 화소(PX)가 2개의 제1 전극(E1)을 포함하는 실시예에서, 각 화소(PX)는 하나의 제1 타입 전극인 제1 서브 전극(SE1)을 포함할 수 있다. 각 화소(PX)가 둘 이상의 제1 전극(E1)을 포함하는 실시예에서, 각 화소(PX)는 하나의 제1 타입 전극만을 포함하고, 그 이외의 모든 제1 전극(E1)들은 제2 타입 전극일 수 있다. 다만, 이에 제한되지 않으며, 제1 전극(E1)이 비아층(VIA) 하부의 도전층과 직접 접촉하지 않는 실시예에서, 제1 전극(E1)은 모두 제2 타입 전극일 수 있다.
제1 전극(E1)은 각 화소(PX)의 발광 영역(EMA)에 배치되는 제1 메인 전극부(EM1)와 제1 메인 전극부(EM1)에 연결되어 후술하는 뱅크층(BNL)을 넘어 발광 영역(EMA)의 외측으로 연장된 제1 전극 연결부(EC1)를 포함할 수 있다. 제1 메인 전극부(EM1)는 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 측변들을 포함하여 평면도 상 직사각형의 형상을 가질 수 있고, 제1 전극 연결부(EC1)는 제1 메인 전극부(EM1)의 측변들 어느 하나에서 일 방향으로 돌출된 형상을 가질 수 있다. 일 실시예에서, 제1 전극 연결부(EC1)는 제1 메인 전극부(EM1)의 측변들 중 상측 측변의 중심부에서 제1 방향(DR1)으로 돌출된 형상을 가질 수 있다. 다만, 이에 제한되지 않으며, 제1 전극(E1)의 평면도 상 형상은 다양하게 변형될 수 있다.
제1 메인 전극부(EM1)는 발광 영역(EMA) 내에서 제1 절연층(PAS1) 및 제1 절연층(PAS1)의 개구부(OP1, OP2, OP3)와 부분적으로 중첩할 수 있다. 제1 메인 전극부(EM1)는 후술하는 제2 전극(E2)과 두께 방향으로 중첩하는 부분으로서, 제1 메인 전극부(EM1) 상에는 복수의 발광 소자(ED)들과 제2 전극(E2)이 배치될 수 있다.
제1 전극 연결부(EC1)는 제1 메인 전극부(EM1)로부터 돌출되어 뱅크층(BNL)을 넘어 연장될 수 있다. 제1 전극 연결부(EC1)는 해당 화소(PX)의 발광 영역(EMA)의 외측에 배치될 수 있다. 각 화소(PX)에 배치되는 복수의 제1 전극(E1)들 중 어느 하나는 제1 전극 연결부(EC1)에서 제1 컨택홀(CTD)을 통해 비아층(VIA) 하부의 도전층과 전기적으로 연결된 제1 타입 전극일 수 있다. 예를 들어, 제1 전극(E1)들 중 발광 영역(EMA)의 좌측에 배치된 제1 서브 전극(SE1)은 제1 전극 연결부(EC1)가 비아층(VIA)을 관통하는 제1 컨택홀(CTD)을 통해 제1 도전 패턴(CDP1)과 접촉할 수 있다. 제1 서브 전극(SE1)은 제1 트랜지스터(T1)와 전기적으로 연결될 수 있고, 제1 전압 배선(VL1)을 통해 인가되는 제1 전원 전압이 전달될 수 있다. 반면, 제2 서브 전극(SE2)은 제1 전극 연결부(EC1)를 포함하더라도, 비아층(VIA) 하부의 도전층과 직접 접촉하지 않는 제2 타입 전극일 수 있다.
한편, 각 제1 전극(E1)의 제1 전극 연결부(EC1)는 발광 영역(EMA)의 외측에 배치된 도전 패턴(미도시)과 분리된 형상을 가질 수 있다. 상기 도전 패턴은 비아층(VIA) 하부의 도전층에 배치된 배선과 전기적으로 연결될 수 있고, 각 제1 전극(E1)은 제1 전극 연결부(EC1)에서 상기 도전 패턴과 연결된 상태로 형성되어 상기 배선과 전기적으로 연결되었다가 표시 장치(10)의 제조 공정에서 분리되어 형성될 수 있다. 표시 장치(10)의 제조 공정에서, 각 제1 전극(E1)은 제1 전극 연결부(EC1) 및 상기 배선을 통해 발광 소자(ED)들의 정렬을 위한 전기 신호가 전달될 수 있다.
제1 절연층(PAS1)은 비아층(VIA) 및 제1 전극(E1) 상에 배치될 수 있다. 제1 절연층(PAS1)은 각 화소(PX)의 발광 영역(EMA)에 대응하여 배치되되, 뱅크층(BNL)이 둘러싸는 발광 영역(EMA)보다 면적이 더 클 수 있다. 제1 절연층(PAS1)은 평면도 상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 측변들을 포함한 형상을 갖고, 표시 영역(DPA)에서 각 화소(PX)에 대응하여 배치될 수 있다. 예를 들어, 제1 절연층(PAS1)은 표시 영역(DPA)에서 섬형의 패턴을 갖고 제1 방향(DR1) 및 제2 방향(DR2)으로 서로 이격되어 배열될 수 있다. 다만, 이에 제한되지 않는다. 제1 절연층(PAS1)은 각 화소(PX)에 대응되어 배치되지 않고, 표시 영역(DPA) 전면에 걸쳐 배치될 수도 있다.
일 실시예에 따르면, 제1 절연층(PAS1)은 각 화소(PX)의 발광 영역(EMA)에 배치된 복수의 개구부(OP; OP1, OP2, OP3)들을 포함할 수 있다. 복수의 개구부(OP)들은 각각 제1 전극(E1) 중 일부분과 비아층(VIA) 상면 일부를 노출할 수 있다. 개구부(OP)들 각각에는 적어도 하나의 발광 소자(ED)들이 배치될 수 있으며, 발광 소자(ED)들은 개구부(OP)에 의해 노출된 제1 전극(E1) 상에 배치될 수 있다.
복수의 개구부(OP)들은 서로 이격된 복수의 제1 전극(E1)들에 걸쳐 배치되는 제1 개구부(OP1), 및 제1 개구부(OP1)와 이격되어 제1 전극(E1) 중 어느 하나 상에 배치되는 제2 개구부(OP2) 및 제3 개구부(OP3)를 포함할 수 있다. 예를 들어, 제1 개구부(OP1)는 제1 서브 전극(SE1) 및 제2 서브 전극(SE2)에 걸쳐 배치되며, 제1 서브 전극(SE1) 및 제2 서브 전극(SE2)의 일부분과 이들 사이의 비아층(VIA) 상면 일부를 노출할 수 있다. 제2 개구부(OP2)는 제1 개구부(OP1)와 제2 방향(DR2)으로 이격되어 제1 서브 전극(SE1)의 일부분 및 비아층(VIA) 상면 일부를 노출하고, 제3 개구부(OP3)는 제1 개구부(OP1)와 제2 방향(DR2)으로 이격되어 제2 서브 전극(SE2)의 일부분 및 비아층(VIA) 상면 일부를 노출할 수 있다. 각 개구부(OP)들은 대체로 제1 방향(DR1)으로 연장된 형상을 갖되, 제1 개구부(OP1)의 제2 방향(DR2)으로 측정된 폭(WO1)은 제2 개구부(OP2) 및 제3 개구부(OP3)의 제2 방향(DR2)으로 측정된 폭(WO2)보다 클 수 있다. 복수의 개구부(OP)들 중, 서로 다른 발광 그룹(EMG)에 속한 제1 전극(E1)들과 중첩하도록 배치되는 개구부(예컨대 제1 개구부(OP1))는 어느 한 제1 전극(E1)과 중첩하도록 배치되는 개구부(예컨대 제2 개구부(OP2)와 제3 개구부(OP3))보다 큰 폭을 가질 수 있다. 다만, 개구부(OP)들의 개수 및 그 형상은 제1 전극(E1)과 제2 전극(E2)의 형상, 및 이들의 배치에 따라 다양하게 변형될 수 있다.
제1 절연층(PAS1)은 비아층(VIA)과 유사하게 유기 절연 물질, 예를 들어 폴리이미드(PI)와 같은 유기 절연 물질을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 제1 절연층(PAS1)은 무기 절연 물질을 포함한 단층, 또는 다중층 구조를 가질 수도 있다.
복수의 제2 전극(E2)은 제1 절연층(PAS1) 상에 배치될 수 있다. 각 화소(PX)에 배치되는 복수의 제2 전극(E2)들은 각각 제1 절연층(PAS1) 상에 직접 배치되며 하부의 제1 전극(E1)과 두께 방향으로 중첩하도록 배치된다. 예를 들어, 하나의 화소(PX)에 2개의 제1 전극(E1)이 배치된 실시예에서, 하나의 화소(PX)에는 2개의 제2 전극(E2)이 제1 전극(E1)과 각각 두께 방향으로 중첩하도록 배치될 수 있다. 서로 다른 제2 전극(E2)은 각각 서로 다른 발광 그룹(EMG)에 속할 수 있다.
제2 전극(E2)은 제1 절연층(PAS1)의 복수의 개구부(OP)들 사이에 배치될 수 있다. 서로 다른 두 제2 전극(E2)들은 제1 개구부(OP1)를 사이에 두고 서로 제2 방향(DR2)으로 이격될 수 있다. 하나의 제2 전극(E2)은 제1 개구부(OP1)와 제2 개구부(OP2) 사이에 배치되어 제1 서브 전극(SE1)과 두께 방향으로 중첩하도록 배치되고, 다른 제2 전극(E2)은 제1 개구부(OP1)와 제3 개구부(OP3) 사이에 배치되어 제2 서브 전극(SE2)과 두께 방향으로 중첩하도록 배치될 수 있다. 다만, 제2 전극(E2)들의 개수 및 배치도 각 화소(PX)에 배치되는 제1 전극(E1)의 개수 및 배치에 따라 다양하게 변형될 수 있다.
제2 전극(E2)은 각 화소(PX)의 발광 영역(EMA)에 배치되는 제2 메인 전극부(EM2)와 제2 메인 전극부(EM2)에 연결되어 뱅크층(BNL)을 넘어 발광 영역(EMA)의 외측으로 연장된 제2 전극 연결부(EC2)를 포함할 수 있다. 제1 전극(E1)과 유사하게, 제2 전극(E2)도 제2 메인 전극부(EM2)가 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 측변들을 포함하여 평면도 상 직사각형의 형상을 가질 수 있고, 제2 전극 연결부(EC2)는 제2 메인 전극부(EM2)의 측변들 중 어느 하나에서 일 방향으로 돌출된 형상을 가질 수 있다. 일 실시예에서, 제2 전극 연결부(EC2)는 제2 메인 전극부(EM2)의 측변들 중 하측 측변에서 제1 방향(DR1)으로 돌출되되, 제2 메인 전극부(EM2)의 측변들 중 좌측 또는 우측 측변으로부터 연장된 형상을 가질 수 있다. 예를 들어, 제1 서브 전극(SE1) 상에 배치된 제2 전극(E2)은 제2 전극 연결부(EC2)가 제2 메인 전극부(EM2)의 우측 측변과 나란하게 배치되고, 제2 서브 전극(SE2) 상에 배치된 제2 전극(E2)은 제2 전극 연결부(EC2)가 제2 메인 전극부(EM2)의 좌측 측변과 나란하게 배치될 수 있다. 서로 다른 제2 전극(E2)은 발광 영역(EMA)의 중심부를 제1 방향(DR1)으로 가로지르는 연장선을 기준으로 서로 대칭구조를 가질 수 있다. 다만, 이에 제한되지 않으며, 제2 전극(E2)의 평면도 상 형상은 제1 전극(E1)의 형상에 대응하여 다양하게 변형될 수 있다.
제2 메인 전극부(EM2)는 발광 영역(EMA) 내에서 제1 절연층(PAS1) 중 개구부(OP)들 사이의 절연 패턴부(IP1, IP2)들 상에 배치될 수 있다. 제1 절연층(PAS1) 중 제1 개구부(OP1)와 제2 개구부(OP2) 사이에는 제1 절연 패턴부(IP1)가 배치되고, 제1 절연 패턴부(IP1)는 제1 서브 전극(SE1)의 제1 메인 전극부(EM1) 상에 배치될 수 있다. 제2 전극(E2) 중 어느 하나는 제2 메인 전극부(EM2)가 제1 절연 패턴부(IP1) 상에 배치되어 제1 서브 전극(SE1)의 제1 메인 전극부(EM1)와 두께 방향으로 중첩할 수 있다.
제1 절연층(PAS1) 중 제1 개구부(OP1)와 제3 개구부(OP3) 사이에는 제2 절연 패턴부(IP2)가 배치되고, 제2 절연 패턴부(IP2)는 제2 서브 전극(SE2)의 제1 메인 전극부(EM1) 상에 배치될 수 있다. 제2 전극(E2) 중 다른 하나는 제2 메인 전극부(EM2)가 제2 절연 패턴부(IP2) 상에 배치되어 제2 서브 전극(SE2)의 제1 메인 전극부(EM1)와 두께 방향으로 중첩할 수 있다.
일 실시예에서, 제2 전극(E2)의 제2 메인 전극부(EM2)들은 평면도 상 크기가 제1 전극(E1)의 제1 메인 전극부(EM1)들보다 작을 수 있다. 제1 전극(E1)의 제1 메인 전극부(EM1)들이 서로 제2 방향(DR2)으로 이격된 것과 유사하게, 제2 전극(E2)의 제2 메인 전극부(EM2)들도 제2 방향(DR2)으로 이격될 수 있다. 제2 메인 전극부(EM2)는 제1 메인 전극부(EM1)와 두께 방향으로 중첩하되 그 크기는 작게 형성됨에 따라, 제1 전극(E1)의 제1 메인 전극부(EM1)들이 이격된 간격은 제2 전극(E2)의 제2 메인 전극부(EM2)들이 이격된 간격보다 작을 수 있다. 복수의 제1 전극(E1)들과 제2 전극(E2)들이 각각 서로 제2 방향(DR2)으로 이격된 실시예에서, 제1 메인 전극부(EM1)들이 제2 방향(DR2)으로 이격된 간격은 제2 메인 전극부(EM2)들이 제2 방향(DR2)으로 이격된 간격보다 작을 수 있다. 제1 메인 전극부(EM1)와 제2 메인 전극부(EM2)는 그 중심이 서로 두께 방향으로 나란하게 위치하도록 배치될 수 있다. 그에 따라 각 전극(E1, E2)들의 형상 및 배치가 다른 실시예에서도, 제1 메인 전극부(EM1)들이 이격된 간격은 제2 메인 전극부(EM2)들이 이격된 간격보다 작을 수 있다.
각 제2 전극(E2)의 제2 전극 연결부(EC2)는 제2 메인 전극부(EM2)로부터 돌출되어 뱅크층(BNL)을 넘어 연장될 수 있다. 제2 전극 연결부(EC2)는 해당 화소(PX)의 발광 영역(EMA)의 외측에 배치될 수 있다. 제1 전극 연결부(EC1)와 유사하게 제2 전극 연결부(EC2)는 발광 영역(EMA)의 외측에 배치된 도전 패턴(미도시)과 분리된 형상을 가질 수 있다. 상기 도전 패턴은 비아층(VIA) 하부의 도전층 중 어느 하나와 전기적으로 연결될 수 있고, 각 제2 전극(E2)은 제2 전극 연결부(EC2)에서 상기 도전 패턴과 연결된 상태로 형성되었다가 표시 장치(10)의 제조 공정에서 분리되어 형성될 수 있다. 표시 장치(10)의 제조 공정에서, 각 제2 전극(E2)은 제2 전극 연결부(EC2) 및 상기 도전 패턴을 통해 하부의 도전층과 전기적으로 연결될 수 있고, 발광 소자(ED)들의 정렬을 위한 전기 신호가 전달될 수 있다.
복수의 전극(E1, E2)들은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 전극(E1, E2)들은 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금, 또는 티타늄(Ti), 및 몰리브덴(Mo)과 같은 금속층과 상기 합금이 적층된 구조를 가질 수도 있다. 몇몇 실시예에서, 전극(E1, E2)들은 알루미늄(Al)을 포함하는 합금과 티타늄(Ti) 또는 몰리브덴(Mo)으로 이루어진 적어도 한 층 이상의 금속층이 적층된 이중층 또는 다중층으로 이루어질 수 있다.
이에 제한되지 않고, 각 전극(E1, E2)들은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 각 전극(E1, E2)은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서 각 전극(E1, E2)들은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 각 전극(E1, E2)은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
뱅크층(BNL)은 제1 절연층(PAS1) 상에 배치될 수 있다. 뱅크층(BNL)은 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하며, 각 화소(PX)들의 경계에 배치되어 발광 영역(EMA)을 둘러쌀 수 있다. 또한, 뱅크층(BNL)은 표시 영역(DPA)의 최외곽을 둘러싸며 표시 영역(DPA)과 비표시 영역(NDA)을 구분할 수 있다. 뱅크층(BNL)은 표시 영역(DPA)에 전면적으로 배치되어 격자형 패턴을 형성하며, 표시 영역(DPA)에서 뱅크층(BNL)이 개구하는 영역은 발광 영역(EMA)일 수 있다.
뱅크층(BNL)은 제1 절연층(PAS1) 상에서 일정 높이를 가질 수 있다. 몇몇 실시예에서, 뱅크층(BNL)은 표시 장치(10)의 제조 공정 중 잉크젯 프린팅 공정에서 잉크가 인접한 화소(PX)로 넘치는 것을 방지할 수 있다. 뱅크층(BNL)은 폴리 이미드와 같은 유기 절연 물질을 포함할 수 있다.
복수의 발광 소자(ED)들은 복수의 개구부(OP)들 내에서 제1 전극(E1) 상에 배치될 수 있다. 발광 소자(ED)는 일 방향으로 연장된 형상을 갖고, 개구부(OP)들 내에서 세워진 상태로 배치될 수 있다. 예를 들어, 복수의 발광 소자(ED)들은 연장된 방향의 일 단부가 제1 기판(SUB)을 향하도록 배치될 수 있으며, 적어도 일부의 발광 소자(ED)들은 제1 기판(SUB)의 상면에 수직하게 배치될 수 있다. 발광 소자(ED)는 상기 연장된 일 방향을 따라 배치된 복수의 반도체층들을 포함할 수 있고, 상기 복수의 반도체층들은 제1 기판(SUB)의 상면과 수직한 방향을 따라 순차적으로 배치될 수 있다.
표시 장치(10)의 제조 공정에서 서로 다른 층에 배치된 전극(E1, E2)들에 전기 신호가 인가되면, 이들 사이에는 전기장이 생성될 수 있다. 복수의 발광 소자(ED)들은 잉크 내에 분산된 상태로 뱅크층(BNL)이 둘러싸는 영역에 제공될 수 있고, 상기 전기장에 의해 힘을 받아 배향 방향 및 위치가 변할 수 있다. 제1 전극(E1)과 제2 전극(E2)이 제1 절연층(PAS1)을 사이에 두고 두께 방향으로 중첩하므로, 상기 전기장은 제1 기판(SUB)의 상면에 수직한 방향을 향하도록 생성될 수 있다. 그에 따라, 발광 소자(ED)들은 연장된 방향이 대체로 제1 기판(SUB)의 상면에 수직한 방향이 되도록 배치될 수 있다.
복수의 발광 소자(ED)들은 서로 이격된 상태로 제1 전극(E1) 상에 배치되며, 개구부(OP)의 측벽 및 제2 전극(E2)에 인접하도록 배치될 수 있다. 예를 들어, 제1 기판(SUB)의 상면에 수직하게 배치된 발광 소자(ED)는 측면이 개구부(OP)의 측벽, 또는 제1 절연층(PAS1)의 절연 패턴부(IP1, IP2)들의 측면과 접하도록 배치될 수 있다. 또한, 복수의 발광 소자(ED)들은 절연 패턴부(IP1, IP2)들 상에 배치된 제2 전극(E2)의 제2 메인 전극부(EM2)의 측변들 중 개구부(OP)와 맞닿는 측변들에 인접하게 배치될 수 있다. 각 제2 전극(E2)들이 개구부(OP)들 사이에 배치되어 제2 전극(E2)의 제2 방향(DR2) 양 측변이 개구부(OP)와 맞닿는 실시예에서, 각 발광 소자(ED)들은 제2 전극(E2)의 제2 방향(DR2) 양 측변에 인접하여 배치될 수 있다. 복수의 발광 소자(ED)들은 개구부(OP) 또는 제2 전극(E2)의 제2 메인 전극부(EM2)의 형상에 대응하여 서로 이격되어 배열될 수 있다. 예를 들어, 각 개구부(OP)들 및 제2 전극(E2)의 제2 메인 전극부(EM2)가 제1 방향(DR1)으로 연장된 형상을 가지므로, 동일한 개구부(OP) 내에서 어느 한 제2 전극(E2)에 인접하여 배치된 발광 소자(ED)들은 제1 방향(DR1)으로 서로 이격되어 배치될 수 있다. 다만, 이에 제한되지 않는다. 제1 절연층(PAS1)의 개구부(OP)들이 절연 패턴부(IP1, IP2)를 둘러싸도록 형성되는 실시예에서, 복수의 발광 소자(ED)들은 평면도 상 절연 패턴부(IP1, IP2) 및 제2 전극(E2)의 측변들을 둘러싸도록 배치될 수도 있다.
발광 소자(ED)는 연장된 길이가 제1 절연층(PAS1)의 두께보다 작을 수 있고, 제1 단부가 제1 전극(E1) 상에 배치되고 제2 단부가 제2 전극(E2) 및 제1 절연층(PAS1) 상면보다 낮은 높이에 위치할 수 있다. 발광 소자(ED)의 제1 단부 및 제2 단부는 후술하는 연결 전극(CNE)을 통해 비아층(VIA) 하부의 도전층과 전기적으로 연결될 수 있고, 발광 소자(ED)는 전원 전압을 전달 받아 광을 방출할 수 있다.
발광 소자(ED)들은 연장된 방향의 양 단부를 향해 광을 방출할 수 있다. 발광 소자(ED)들은 각 화소(PX) 내에서 출광 방향이 제1 기판(SUB)의 상면에 수직하도록 배치됨에 따라, 표시 장치(10)의 출광 효율이 향상될 수 있다. 또한, 표시 장치(10)는 일 방향으로 연장된 형상을 갖는 발광 소자(ED)가 단위 영역 당 많은 수로 배치될 수 있고, 각 화소(PX)의 휘도도 향상되는 이점이 있다.
각 화소(PX)는 제1 절연층(PAS1)을 사이에 두고 두께 방향으로 중첩한 한 쌍의 전극(E1, E2)들과 이들에 인접 또는 그 상에 배치된 복수의 발광 소자(ED)들을 포함하는 복수의 발광 그룹(EMG; EMG1, EMG2)들을 포함할 수 있다. 예를 들어, 복수의 발광 그룹(EMG)은 제1 전극(E1)의 각 서브 전극(SE1, SE2)들에 따라 구분된 제1 발광 그룹(EMG1) 및 제2 발광 그룹(EMG2)을 포함할 수 있다. 제1 발광 그룹(EMG1)은 제1 서브 전극(SE1), 제1 서브 전극(SE1) 상에 배치된 제2 전극(E2), 및 제1 개구부(OP1)와 제2 개구부(OP2) 내에 배치되어 제1 절연 패턴부(IP1)의 측면에 인접하여 배치된 복수의 제1 발광 소자(ED1)들을 포함할 수 있다. 제2 발광 그룹(EMG2)은 제2 서브 전극(SE2), 제2 서브 전극(SE2) 상에 배치된 제2 전극(E2), 및 제1 개구부(OP1)와 제3 개구부(OP3) 내에 배치되어 제2 절연 패턴부(IP2)의 측면에 인접하여 배치된 복수의 제2 발광 소자(ED2)들을 포함할 수 있다. 각 화소(PX)는 발광 영역(EMA)에 배치되는 제1 전극(E1)에 대응하여 각각 제2 전극(E2)이 배치되고, 복수의 개구부(OP)들도 제1 전극(E1)의 배치에 대응하여 형성되므로, 각 화소(PX)에 배치되는 발광 그룹(EMG)의 수는 제1 전극(E1)의 개수와 관련이 있을 수 있다. 도 2 내지 도 4에 예시된 바와 같이, 하나의 화소(PX)에 2개의 제1 전극(E1)이 배치된 실시예에서, 각 화소(PX)에는 한쌍의 전극(E1, E2)과 복수의 발광 소자(ED)들을 포함한 발광 그룹(EMG)이 2개씩 배치될 수 있다.
제1 발광 그룹(EMG1) 및 제2 발광 그룹(EMG2)에서, 제1 발광 소자(ED1)들과 제2 발광 소자(ED2)들은 배치된 개구부(OP)에 따라 서로 다른 발광 소자(ED)들로 구분될 수 있다. 제1 발광 소자(ED1)들 중 일부는 제1 개구부(OP1) 내에서 제1 서브 전극(SE1) 상에 배치되고, 다른 일부는 제2 개구부(OP2) 내에서 제1 서브 전극(SE1) 상에 배치될 수 있다. 제2 발광 소자(ED2)들 중 일부는 제1 개구부(OP1) 내에서 제2 서브 전극(SE2) 상에 배치되고, 다른 일부는 제3 개구부(OP3) 내에서 제2 서브 전극(SE2) 상에 배치될 수 있다. 다만, 각 발광 소자(ED)들은 후술하는 연결 전극(CNE)을 통해 서로 전기적으로 연결될 수 있고, 동일한 발광 그룹(EMG)에 속한 발광 소자(ED1, ED2)들은 서로 동일한 전극(E1, E2) 또는 연결 전극(CNE)과 전기적으로 연결될 수 있다. 이에 대한 설명은 연결 전극(CNE)의 배치와 함께 후술하기로 한다.
복수의 연결 전극(CNE; CNE1, CNE2)들은 발광 소자(ED)의 제1 단부와 접촉하는 복수의 제1 연결 전극(CNE1)들과, 발광 소자(ED)의 제2 단부와 접촉하는 복수의 제2 연결 전극(CNE2)들을 포함할 수 있다. 제1 연결 전극(CNE1)은 각 개구부(OP) 내에서 제1 전극(E1) 및 발광 소자(ED)들의 제1 단부와 접촉하고, 제2 연결 전극(CNE2)은 제2 전극(E2)과 후술하는 제2 절연층(PAS2) 상에 배치되어 발광 소자(ED)의 제2 단부와 접촉할 수 있다. 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 발광 소자(ED)와 전기적으로 연결되며, 이들 중 일부는 비아층(VIA) 하부의 도전층과 전기적으로 연결될 수 있다.
제1 연결 전극(CNE1)은 복수의 전극부(CN1, CN2, CN3)들을 포함하고, 각 전극부(CN1, CN2, CN3)들은 각 개구부(OP) 내 발광 소자(ED)들의 배치에 대응한 형상을 가질 수 있다. 예를 들어, 제1 연결 전극(CNE1)은 제1 개구부(OP1) 내에 배치된 제1 전극부(CN1)와 제2 전극부(CN2), 및 제2 개구부(OP2)와 제3 개구부(OP3) 내에 배치된 복수의 제3 전극부(CN3)들을 포함할 수 있다. 각 개구부(OP) 내의 발광 소자(ED)들이 제1 방향(DR1)으로 서로 이격되어 배열된 실시예에서, 제1 내지 제3 전극부(CN1, CN2, CN3)들은 각각 일정 폭을 갖고 제1 방향(DR1)으로 연장된 형상을 가질 수 있다.
제1 전극부(CN1)는 제1 개구부(OP1) 내에서 제1 서브 전극(SE1) 상에 배치될 수 있다. 제1 전극부(CN1)는 제1 개구부(OP1) 내에 배치된 복수의 제1 발광 소자(ED1)들의 제1 단부 및 제1 서브 전극(SE1)과 각각 접촉할 수 있다. 제2 전극부(CN2)는 제1 개구부(OP1) 내에서 일부분이 제2 서브 전극(SE2) 상에 배치될 수 있다. 제2 전극부(CN2)는 제1 개구부(OP1) 내에 배치된 복수의 제2 발광 소자(ED2)들의 제1 단부 및 제2 서브 전극(SE2)과 각각 접촉할 수 있다. 제1 전극부(CN1)와 제2 전극부(CN2)는 동일한 개구부(OP), 예컨대 제1 개구부(OP1) 내에 배치되나, 이들은 서로 제2 방향(DR2)으로 이격되어 직접 접촉하지 않을 수 있다.
복수의 제3 전극부(CN3)들은 각각 제2 개구부(OP2) 또는 제3 개구부(OP3) 내에서 제1 전극(E1) 상에 배치될 수 있다. 제3 전극부(CN3) 중 어느 하나는 제2 개구부(OP2) 내에서 제1 서브 전극(SE1) 상에 배치되고, 제2 개구부(OP2) 내의 제1 발광 소자(ED1)들 및 제1 서브 전극(SE1)과 접촉할 수 있다. 제3 전극부(CN3) 중 다른 하나는 제3 개구부(OP3) 내에서 제2 서브 전극(SE2) 상에 배치되고, 제3 개구부(OP3) 내의 제2 발광 소자(ED2)들 및 제2 서브 전극(SE2)과 접촉할 수 있다. 각 제3 전극부(CN3)들은 절연 패턴부(IP1, IP2)를 사이에 두고 제1 전극부(CN1) 또는 제2 전극부(CN2)와 이격될 수 있다. 예를 들어, 제2 개구부(OP2)에 배치된 제3 전극부(CN3)는 제1 절연 패턴부(IP1)를 사이에 두고 제1 전극부(CN1)와 제2 방향(DR2)으로 이격되고, 제3 개구부(OP3)에 배치된 제3 전극부(CN3)는 제2 절연 패턴부(IP2)를 사이에 두고 제2 전극부(CN2)와 제2 방향(DR2)으로 이격될 수 있다. 각 전극부(CN1, CN2, CN3)들은 대체로 제1 방향(DR1)으로 연장된 형상을 갖고, 제1 방향(DR1)으로 배열된 복수의 발광 소자(ED)들의 제1 단부들과 접촉할 수 있다. 제1 전극부(CN1)와 제3 전극부(CN3) 중 어느 하나는 제1 발광 그룹(EMG1)의 제1 전극(E1) 및 제1 발광 소자(ED1)들과 접촉하고, 제2 전극부(CN2)와 제3 전극부(CN3) 중 다른 하나는 제2 발광 그룹(EMG2)의 제1 전극(E1) 및 제2 발광 소자(ED2)들과 접촉할 수 있다. 제1 연결 전극(CNE1)의 각 전극부(CN1, CN2, CN3)들은 발광 소자(ED)가 배치된 이후에 형성되므로, 일부분이 발광 소자(ED)의 측면과 접촉할 수 있다. 예를 들어, 각 전극부(CN1, CN2, CN3)들은 발광 소자(ED) 중 제1 전극(E1) 상에 배치된 제1 단부의 측면에 부분적으로 접촉할 수 있다.
각 발광 소자(ED)들은 제1 연결 전극(CNE1)을 통해 제1 전극(E1)의 전기적으로 연결될 수 있다. 제1 서브 전극(SE1)은 제1 전극 연결부(EC1)가 제1 컨택홀(CTD)을 통해 비아층(VIA) 하부의 도전층과 전기적으로 연결되므로, 제1 발광 소자(ED1)들은 제1 전극부(CN1) 및 제3 전극부(CN3) 중 어느 하나를 통해 비아층(VIA) 하부의 도전층과 전기적으로 연결될 수 있다. 제1 발광 소자(ED1)들의 제1 단부는 제1 전극부(CN1) 또는 제3 전극부(CN3)와 제1 서브 전극(SE1)을 통해 제1 트랜지스터(T1)와 전기적으로 연결될 수 있다.
일 실시예에 따르면, 제2 전극부(CN2)는 제2 방향(DR2)으로 측정된 폭이 제1 전극부(CN1) 및 제3 전극부(CN3)와 다를 수 있다. 제1 전극부(CN1) 및 제3 전극부(CN3)의 제2 방향(DR2)으로 측정된 제1 폭(W1)은 제2 전극부(CN2)의 제2 방향(DR2)으로 측정된 제2 폭(W2)보다 작을 수 있고, 제2 전극부(CN2)는 일부분이 제1 서브 전극(SE1)과 제2 서브 전극(SE2)이 이격된 사이에 배치될 수 있다. 제1 전극부(CN1) 및 제3 전극부(CN3) 각각은 발광 소자(ED)들과 접촉하면서 제1 전극(E1) 상에 배치된다. 반면, 제2 전극부(CN2)는 비교적 큰 폭을 갖고 제2 서브 전극(SE2)과 비아층(VIA) 상에 걸쳐 배치되며, 제2 연결 전극(CNE2) 중 어느 하나와 접촉할 수 있다.
제2 절연층(PAS2)은 각 개구부(OP) 내에 배치되어 발광 소자(ED)들을 감쌀 수 있다. 제2 절연층(PAS2)은 제1 개구부(OP1), 제2 개구부(OP2) 및 제3 개구부(OP3)에 각각 배치되어 개구부(OP) 내를 채울 수 있다. 제1 절연층(PAS1)의 절연 패턴부(IP1, IP2)의 측면에 배치된 발광 소자(ED)들은 제2 절연층(PAS2)에 의해 세워진 상태로 고정될 수 있다. 제2 절연층(PAS2)은 평면도 상 개구부(OP)의 형상과 유사한 패턴 형상을 가질 수 있다. 각 개구부(OP)들이 일정 폭을 갖고 제1 방향(DR1)으로 연장된 형상을 갖는 실시예에서, 각 개구부(OP)들 내에 배치된 제2 절연층(PAS2)들도 일 방향으로 연장된 형상을 가질 수 있다.
일 실시예에서 제2 절연층(PAS2)은 그 두께가 제1 절연층(PAS1) 및 발광 소자(ED)의 길이보다 작을 수 있다. 제2 절연층(PAS2)은 개구부(OP) 내에서 제1 연결 전극(CNE1) 및 제1 전극(E1) 일부분을 덮으며 발광 소자(ED)들 측면 중 일부를 감싸되, 발광 소자(ED)들의 제2 단부는 노출하도록 배치될 수 있다. 발광 소자(ED)들의 제2 단부는 단부면, 또는 발광 소자(ED)의 하면과 함께 단부 측면까지 함께 노출될 수 있다. 제2 절연층(PAS2)은 후술하는 발광 소자(ED)의 반도체층 일부가 노출될 수 있을 정도의 두께를 가질 수 있고, 제2 연결 전극(CNE2)은 제2 절연층(PAS2) 상에 배치되어 발광 소자(ED)들의 제2 단부와 직접 접촉할 수 있다.
제2 절연층(PAS2)은 제1 절연층(PAS1)과 유사하게 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 다만, 이에 제한되지 않는다.
제2 연결 전극(CNE2)은 복수의 전극부(CN4, CN5)들을 포함하고, 각 전극부(CN4, CN5)들은 제2 절연층(PAS2) 및 제2 전극(E2) 상에 배치된다. 각 전극부(CN4, CN5)들은 제2 전극(E2)의 평면 형상 및 발광 소자(ED)들의 배치에 대응한 형상을 가질 수 있다. 예를 들어, 제2 연결 전극(CNE2)은 제1 발광 그룹(EMG1)의 제2 전극(E2) 상에 배치된 제4 전극부(CN4), 및 제2 발광 그룹(EMG2)의 제2 전극(E2) 상에 배치된 제5 전극부(CN5)를 포함할 수 있다. 제4 전극부(CN4)와 제5 전극부(CN5) 각각은 각 발광 그룹(EMG)에 속한 발광 소자(ED)들과 제2 전극(E2)을 커버할 수 있는 형상을 가질 수 있다.
제4 전극부(CN4)는 제1 발광 그룹(EMG1)의 제2 전극(E2) 상에서 복수의 제1 발광 소자(ED1)들을 덮도록 배치될 수 있다. 제4 전극부(CN4)는 제1 서브 전극(SE1) 및 제2 전극(E2) 중 어느 하나와 두께 방향으로 중첩하며, 제1 개구부(OP1)와 제2 개구부(OP2)에 배치된 제1 발광 소자(ED1)들 각각의 제2 단부, 및 제2 전극(E2)과 접촉할 수 있다. 상술한 바와 같이, 제2 절연층(PAS2)의 두께가 발광 소자(ED)들의 길이보다 작음으로써, 발광 소자(ED)들은 제2 단부가 제2 절연층(PAS2) 상부로 노출될 수 있고, 제4 전극부(CN4)는 제1 발광 소자(ED1)들의 노출된 제2 단부와 각각 접촉할 수 있다. 예를 들어, 제4 전극부(CN4)는 제1 발광 소자(ED1)들의 제2 단부 중 상면과 측면에 접촉할 수 있다. 제4 전극부(CN4)는 평면도 상 형상이 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 측변들을 포함하여 직사각형 형상을 가질 수 있으나, 이에 제한되지 않는다. 제4 전극부(CN4)의 형상은 제2 전극(E2) 및 제1 발광 소자(ED1)들의 배치 형상에 따라 달라질 수 있다. 제4 전극부(CN4)는 제2 전극(E2)보다 제2 방향(DR2) 폭이 더 크게 형성됨에 따라, 일부분이 제2 절연층(PAS2) 상에 직접 배치될 수 있다.
제5 전극부(CN5)는 제2 발광 그룹(EMG2)의 제2 전극(E2) 상에서 복수의 제2 발광 소자(ED2)들을 덮도록 배치될 수 있다. 제5 전극부(CN5)는 제2 서브 전극(SE2) 및 제2 전극(E2) 중 어느 하나와 두께 방향으로 중첩하며, 제1 개구부(OP1)와 제3 개구부(OP3)에 배치된 제2 발광 소자(ED2)들 각각의 제2 단부, 및 제2 전극(E2)과 접촉할 수 있다. 예를 들어, 제5 전극부(CN5)는 제2 발광 소자(ED2)들의 제2 단부 중 상면과 측면에 접촉할 수 있다. 제5 전극부(CN5)는 평면도 상 형상이 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 측변들을 포함하여 직사각형 형상을 가질 수 있으나, 이에 제한되지 않는다. 제5 전극부(CN5)의 형상은 제2 전극(E2) 및 제2 발광 소자(ED2)들의 배치 형상에 따라 달라질 수 있다. 제5 전극부(CN5)도 제2 전극(E2)보다 제2 방향(DR2) 폭이 더 크게 형성됨에 따라, 일부분이 제2 절연층(PAS2) 상에 직접 배치될 수 있다.
일 실시예에 따르면, 제4 전극부(CN4)는 제2 방향(DR2)으로 측정된 제3 폭(W3)이 제5 전극부(CN5)의 제2 방향(DR2)으로 측정된 제4 폭(W4)보다 클 수 있고, 제2 절연층(PAS2) 하부의 제2 전극부(CN2)와 두께 방향으로 중첩할 수 있다. 또한, 제2 절연층(PAS2)은 제2 전극부(CN2) 중 비아층(VIA) 상에 배치된 부분의 상면을 노출하는 제2 컨택홀(CTE)을 포함할 수 있고, 제4 전극부(CN4)는 제2 컨택홀(CTE)을 통해 제2 전극부(CN2)와 직접 접촉할 수 있다. 제1 발광 소자(ED1)들은 제1 전극부(CN1) 및 제3 전극부(CN3)를 통해 제1 트랜지스터(T1)와 전기적으로 연결되고, 제4 전극부(CN4)와 제2 전극부(CN2)를 통해 제2 발광 소자(ED2)들과 전기적으로 연결될 수 있다. 제4 전극부(CN4)와 제2 전극부(CN2)가 서로 접촉함에 따라, 서로 다른 발광 그룹(EMG)에 속한 발광 소자(ED)들이 서로 전기적으로 연결될 수 있다. 제2 컨택홀(CTE)은 서로 다른 발광 그룹(EMG)에 속한 발광 소자(ED)들이 함께 배치된 개구부(OP)에 배치된 제2 절연층(PAS2)에 형성될 수 있다.
도 2 내지 도 4의 실시예에서, 제1 발광 그룹(EMG1)의 제1 발광 소자(ED1)들 중 일부와 제2 발광 그룹(EMG2)의 제2 발광 소자(ED2)들 중 일부는 각각 제1 개구부(OP1) 내에 함께 배치되며, 서로 다른 서브 전극(SE1, SE2) 상에 배치되도록 서로 제2 방향(DR2)으로 이격될 수 있다. 제2 컨택홀(CTE)은 제1 개구부(OP1) 내에 배치된 제2 절연층(PAS2)에 형성되고, 제1 발광 그룹(EMG1)의 발광 소자(ED)들과 전기적으로 연결된 제2 연결 전극(CNE2, 예컨대 제4 전극부(CN4))은 제2 발광 그룹(EMG2)의 발광 소자(ED)들과 전기적으로 연결된 제1 연결 전극(CNE1, 예컨대 제2 전극부(CN2))와 서로 연결될 수 있다.
또한, 일 실시예에 따르면, 제5 전극부(CN5)는 측변들 중 어느 하나로부터 일 방향으로 돌출되어 뱅크층(BNL) 외측으로 연장된 전극 연장부(CNP)를 포함할 수 있다. 전극 연장부(CNP)는 제5 전극부(CN5)의 하측 측변 중심부로부터 제1 방향(DR1)으로 돌출될 수 있다. 전극 연장부(CNP)는 뱅크층(BNL) 외곽부에서 비아층(VIA) 상에 배치될 수 있고, 비아층(VIA) 및 제1 보호층(PV1)을 관통하여 제2 전압 배선(VL2) 상면 일부를 노출하는 제3 컨택홀(CTS)을 통해 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다. 제2 발광 소자(ED2)들은 제5 전극부(CN5)를 통해 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다.
제1 발광 그룹(EMG1)의 제1 발광 소자(ED1)들은 제1 연결 전극(CNE1)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되고, 제2 발광 그룹(EMG2)의 제2 발광 소자(ED2)들은 제2 연결 전극(CNE2)을 통해 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다. 또한, 제1 발광 소자(ED1)들과 제2 발광 소자(ED2)들은 제1 발광 그룹(EMG1)의 제1 발광 소자(ED1)들과 연결된 제2 연결 전극(CNE2, 예컨대 제4 전극부(CN4)), 및 제2 발광 그룹(EMG2)의 제2 발광 소자(ED2)들과 연결된 제1 연결 전극(CNE1, 예컨대 제2 전극부(CN2))을 통해 서로 전기적으로 연결될 수 있다. 표시 장치(10)는 각 화소(PX)에 복수의 발광 그룹(EMG)들이 배치되고, 서로 다른 발광 그룹(EMG)의 발광 소자(ED)들은 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)을 통해 서로 전기적으로 연결될 수 있다.
특히, 어느 한 발광 그룹(EMG)의 발광 소자(ED)들과 연결된 제1 연결 전극(CNE1)과 다른 발광 그룹(EMG)의 발광 소자(ED)들과 연결된 제2 연결 전극(CNE2)은 제2 절연층(PAS2)을 관통하는 제2 컨택홀(CTE)을 통해 서로 연결될 수 있다. 제2 컨택홀(CTE)은 제2 절연층(PAS2) 중 서로 다른 발광 그룹(EMG)의 발광 소자(ED)들이 동시에 배치된 개구부(OP)에 위치하도록 설계될 수 있고, 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)을 통해 발광 소자(ED)들 간 직렬 연결을 구성할 수 있다. 일 실시예에 따른 표시 장치(10)는 각 화소(PX)에 배치된 각 발광 그룹(EMG)의 발광 소자(ED)들을 제1 기판(SUB)의 상면에 세워진 상태로 배치하며 이들을 직렬로 연결하여 단위 면적 당 높은 휘도를 가질 수 있다.
한편, 상술한 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 제1 절연층(PAS1)을 기준으로 배치된 위치에 따라 구분된 것이고, 각 전극부(CN1, CN2, CN3, CN4, CN5)들도 배치된 위치 및 연결된 발광 소자(ED)들에 따라 구분된 것일 수 있다. 각 화소(PX)에 배치되는 발광 그룹(EMG)의 개수 및 배치에 따라 각 연결 전극(CNE1, CNE2)에 포함된 전극부(CN1, CN2, CN3, CN4, CN5)들의 배치와 개수는 달라질 수 있다. 이에 대한 설명은 다른 실시예가 참조된다.
도 7은 일 실시예에 따른 발광 소자의 개략도이다. 도 8은 도 7의 발광 소자의 단면도이다. 도 8은 도 7의 발광 소자(ED)를 길이 방향으로 절단한 단면을 도시하고 있다.
도 7 및 도 8을 참조하면, 발광 소자(ED)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(ED)는 나노 미터(Nano-meter) 내지 마이크로 미터(Micro-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 발광 소자(ED)는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(ED)는 원통, 로드(Rod), 와이어(Wire), 튜브(Tube) 등의 형상을 가질 수 있다. 다만, 발광 소자(ED)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(ED)는 다양한 형태를 가질 수 있다.
발광 소자(ED)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다. 발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제1 반도체층(31)은 n형 도펀트로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)에 도핑된 n형 도펀트는 Si, Ge, Sn 등일 수 있다.
제2 반도체층(32)은 발광층(36)을 사이에 두고 제1 반도체층(31) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제2 반도체층(32)은 p형 도펀트로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)에 도핑된 p형 도펀트는 Mg, Zn, Ca, Ba 등일 수 있다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 우물층(Well layer)과 배리어층(Barrier layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 발광층(36)은 AlGaN, AlGaInN, InGaN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 우물층과 배리어층이 교번적으로 적층된 구조인 경우, 우물층은 GaN, InGaN 또는 AlInN, 배리어층은 AlGaN, 또는 AlGaInN N 등과 같은 물질을 포함할 수 있다.
발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다.
전극층(37)은 오믹(Ohmic) 연결 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 연결 전극일 수도 있다. 발광 소자(ED)는 적어도 하나의 전극층(37)을 포함할 수 있다. 발광 소자(ED)는 하나 이상의 전극층(37)을 포함할 수 있으나, 이에 제한되지 않고 전극층(37)은 생략될 수도 있다.
전극층(37)은 표시 장치(10)에서 발광 소자(ED)가 전극 또는 연결 전극과 전기적으로 연결될 때, 발광 소자(ED)와 전극 또는 연결 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO, IZO 및 ITZO 중에서 적어도 어느 하나를 포함할 수 있다.
절연막(38)은 상술한 복수의 반도체층 및 전극층의 외면을 둘러싸도록 배치된다. 예를 들어, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되되, 발광 소자(ED)의 길이방향의 양 단부는 노출되도록 형성될 수 있다. 또한, 절연막(38)은 발광 소자(ED)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물 (SiOxNy), 질화알루미늄(AlNx), 산화알루미늄(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 및 티타늄 산화물(TiOx) 중 적어도 하나를 포함할 수 있다. 도면에서는 절연막(38)이 단일층으로 형성된 것이 예시되어 있으나 이에 제한되지 않으며, 몇몇 실시예에서 절연막(38)은 복수의 층이 적층된 다중층 구조로 형성될 수도 있다.
절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 절연막(38)은 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발광층(36)에 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광 소자(ED)의 발광 효율의 저하를 방지할 수 있다.
또한, 절연막(38)은 외면이 표면 처리될 수 있다. 발광 소자(ED)는 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(ED)가 잉크 내에서 인접한 다른 발광 소자(ED)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다.
일 실시예에 따르면, 발광 소자(ED)는 절연막(38)이 발광 소자(ED)의 양 단부에서 반도체층(31, 32) 또는 전극층(37)의 측면 일부가 노출되도록 형성될 수 있다. 절연막(38)은 적어도 발광층(36)의 측면을 둘러싸도록 배치되되, 발광 소자(ED)의 제1 단부에 위치한 전극층(37) 측면과 제2 단부에 위치한 제1 반도체층(31) 측면을 노출시킬 수 있다. 발광 소자(ED)의 길이(L1)는 절연막(38)의 길이(L2)보다 클 수 있다. 표시 장치(10)에 배치된 발광 소자(ED)는 양 단부가 각각 제1 연결 전극(CNE1) 또는 제2 연결 전극(CNE2) 중 하나와 접촉할 수 있다. 발광 소자(ED)는 절연막(38)이 둘러싸는 반도체층(31, 32) 또는 전극층(37)이 연결 전극(CNE)과 접촉함으로써 이와 전기적으로 연결될 수 있다. 절연막(38)이 복수의 반도체층(31, 32) 및 전극층(37)의 측면을 완전히 둘러싸는 경우, 표시 장치(10)의 절연 패턴부(IP1, IP2) 측면에 인접하여 배치된 발광 소자(ED)와 연결 전극(CNE)의 접촉이 원활하지 않을 수 있다. 일 실시예에 따른 발광 소자(ED)는 절연막(38)이 반도체층(31, 32) 또는 전극층(37)의 측면 일부를 노출하도록 배치됨으로써, 연결 전극(CNE)들이 발광 소자(ED)의 양 단부면에 더하여 측면에서 노출된 반도체층(31, 32) 또는 전극층(37)과 접촉할 수 있고, 연결 전극(CNE)과 발광 소자(ED)들 간 연결이 원활할 수 있다.
도 9는 도 8의 발광 소자가 개구부 내에 배치된 것을 나타내는 개략도이다.
도 9를 참조하면, 발광 소자(ED)는 제2 반도체층(32) 또는 전극층(37)이 위치한 제1 단부와 제1 반도체층(31)이 위치한 제2 단부를 포함할 수 있다. 발광 소자(ED)의 제1 단부는 제1 전극(E1) 상에 배치되며 제1 연결 전극(CNE1)과 접촉하고, 제2 단부는 제2 절연층(PAS2) 상에 노출되어 제2 연결 전극(CNE2)과 접촉할 수 있다. 상술한 바와 같이, 발광 소자(ED)의 길이(L1)는 제1 절연층(PAS1)의 절연 패턴부(IP1, IP2)가 갖는 두께(TH1)보다 작고, 제2 절연층(PAS2)이 갖는 두께(TH2)보다 클 수 있다. 발광 소자(ED)의 제1 단부가 제1 전극(E1) 상에 배치되면, 제2 단부는 제2 절연층(PAS2) 상에 노출될 수 있다.
표시 장치(10)의 제조 공정에서, 제1 연결 전극(CNE1)들은 발광 소자(ED)들을 배치한 뒤, 제2 절연층(PAS2)을 배치하기 전에 형성될 수 있다. 발광 소자(ED)들이 제1 전극(E1) 상에서 수직하게 배치될 경우, 제1 단부의 단부면, 또는 전극층(37)의 상면이 제1 전극(E1)에 접촉할 수 있다. 발광 소자(ED)가 완전히 수직하게 배치될 경우, 제1 전극(E1)과 발광 소자(ED)의 제1 단부면이 직접 접촉함으로써, 제1 연결 전극(CNE1) 및 제1 전극(E1)과 전기적으로 연결될 수 있다. 다만, 도면과 달리 발광 소자(ED)가 완전히 수직하게 배치되지 않는다면, 발광 소자(ED)의 제1 단부는 제1 연결 전극(CNE1)을 통해 제1 전극(E1)과 전기적으로 연결될 수 있다. 여기서, 발광 소자(ED)의 제1 단부에서 전극층(37) 또는 제2 반도체층(32)이 제1 연결 전극(CNE2)과 원활하게 전기적으로 연결될 수 있도록, 발광 소자(ED)의 절연막(38)은 전극층(37) 또는 제2 반도체층(32)의 측면 일부가 노출되도록 형성될 수 있다.
이와 유사하게, 제2 연결 전극(CNE2)들은 제2 절연층(PAS2)을 배치한 뒤에 형성될 수 있다. 제2 연결 전극(CNE2)들은 제2 절연층(PAS2) 상면으로 돌출된 발광 소자(ED)의 제2 단부를 감싸도록 배치될 수 있다. 제2 연결 전극(CNE2)이 발광 소자(ED)의 제2 단부와 원활하게 전기적으로 연결될 수 있도록, 발광 소자(ED)의 절연막(38)은 제1 반도체층(31)의 측면 일부가 노출되도록 형성될 수 있다. 일 실시예에 따르면, 발광 소자(ED)가 절연막(38)이 반도체층(31, 32) 또는 전극층(37)의 측면 일부를 노출하도록 형성됨으로써, 연결 전극(CNE)들이 발광 소자(ED)의 단부면에 접촉하지 않더라도, 단부의 측면에 접촉하여 전기적으로 연결될 수 있다.
이하, 다른 도면들을 참조하여 일 실시예에 따른 표시 장치(10)의 제조 공정에 대하여 설명하기로 한다.
도 10 내지 도 16은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 단면도들이다.
도 10 내지 도 16에서는 표시 장치(10)의 일 화소(PX)에서 각 층들의 형성 순서에 따른 구조를 각각 단면도로 도시하고 있다. 도 10 내지 도 16은 발광 영역(EMA)에 배치되는 전극(E1, E2), 발광 소자(ED) 및 연결 전극(CNE)들의 형성 순서를 예시적으로 도시하고 있으며, 이들은 도 5에 도시된 구조에 대응될 수 있다. 각 층들의 형성 공정은 일반적인 패터닝 공정으로 수행될 수 있다. 이하에서는 각 공정의 형성 방법에 대한 설명은 간략히 하고, 형성 순서를 중심으로 설명하기로 한다.
먼저, 도 10을 참조하면, 제1 기판(SUB)을 준비하고, 제1 기판(SUB) 상에 제1 내지 제3 도전층, 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1), 제1 보호층(PV1) 및 비아층(VIA)을 형성한다. 이어, 비아층(VIA) 상에 제1 전극(E1)들, 제1 절연층(PAS1) 및 제2 전극(E2)들을 형성한다. 제1 기판(SUB) 상에 배치되는 제1 내지 제3 도전층은 각각 각 층들을 이루는 재료, 예컨대 금속 재료를 증착하고 이를 마스크를 이용한 패터닝 공정으로 형성될 수 있다. 또한, 제1 기판(SUB) 상에 배치되는 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1), 제1 보호층(PV1) 및 비아층(VIA)은 각 층을 이루는 재료, 예컨대 절연 물질을 도포하거나, 필요에 따라 마스크를 이용한 패터닝 공정을 통해 형성될 수 있다. 또한, 제1 전극(E1)들, 제1 절연층(PAS1) 및 제2 전극(E2)들도 유사한 방식으로 형성될 수 있다.
비아층(VIA) 및 제1 보호층(PV1)에는 이들을 관통하는 제1 컨택홀(CTD)과 제3 컨택홀(CTS)이 형성될 수 있다. 제1 컨택홀(CTD) 및 제3 컨택홀(CTS)은 각각 제1 보호층(PV1)과 비아층(VIA)을 형성하는 공정에서 일부분이 패터닝되어 제3 도전층의 제1 도전 패턴(CDP1) 및 제2 전압 배선(VL2)의 상면 일부를 노출할 수 있다.
복수의 제1 전극(E1)들은 비아층(VIA) 상에서 서로 이격되어 배치되고, 제1 절연층(PAS1)은 발광 영역(EMA) 내에서 제1 전극(E1)들을 완전하게 덮도록 배치될 수 있다. 제1 절연층(PAS1)은 제1 개구부(OP1)가 형성된 상태로 배치되되, 후속 공정에서 일부 식각되어 제1 개구부(OP1)의 폭이 더 커지고 제1 전극(E1)의 일부분을 노출하도록 형성될 수 있다. 이와 유사하게, 제2 전극(E2)도 제1 전극(E1)들이 서로 이격된 간격과 동일한 간격을 두고 제1 절연층(PAS1) 상에 배치될 수 있다. 이후 공정에서 제2 전극(E2)과 제1 절연층(PAS1)이 일부 식각되면서 제1 전극(E1)들 사이의 간격과 제2 전극(E2)들 사이의 간격이 달라질 수 있다.
도 11을 참조하면, 제1 절연층(PAS1)과 제2 전극(E2) 중 제1 전극(E1)이 서로 이격된 공간에 인접하여 배치된 부분을 식각하여 제1 전극(E1)의 상면 일부를 노출시킨다. 제1 절연층(PAS1)은 최초 형성 상태보다 제1 개구부(OP1)가 폭이 커지게 되고, 제1 전극(E1)은 서로 이격된 부분의 측변들이 부분적으로 노출될 수 있다. 제2 전극(E2)은 서로 이격 대향하는 측변들이 제1 전극(E1)의 측변들로부터 내측으로 이격되도록 형성되고, 서로 다른 제2 전극(E2)들 사이의 간격은 제1 전극(E1)들 사이의 간격보다 커질 수 있다.
이어, 도 12 및 도 13을 참조하면, 제1 절연층(PAS1) 상에 뱅크층(BNL)을 형성하고, 개구부(OP) 내에 발광 소자(ED)들을 배치한다.
뱅크층(BNL)은 증착 또는 도포 및 패터닝 공정을 통해 형성될 수 있다. 뱅크층(BNL)은 제1 절연층(PAS1) 상에서 발광 영역(EMA)을 둘러싸도록 배치될 수 있으며, 도면에 도시되지 않은 복수의 개구부(OP)들도 둘러쌀 수 있다.
일 실시예에서, 복수의 발광 소자(ED)들은 잉크젯 프린팅 공정(Inkjet Printing Process)을 통해 전극(E1, E2) 상에 배치될 수 있다. 발광 소자(ED)들이 분산된 잉크를 개구부(OP) 내에 분사한 뒤, 전극(E1, E2)들에 전기 신호를 인가하면, 잉크 내의 발광 소자(ED)들이 위치 및 배향 방향이 변하면서 개구부(OP) 내에 배치될 수 있다. 도면에 도시되지 않았으나, 상술한 바와 같이 각 전극(E1, E2)들은 전극 연결부(EC1, EC2)를 통해 다른 배선과 전기적으로 연결될 수 있고, 상기 배선으로부터 발광 소자(ED)들의 정렬을 위한 전기 신호가 인가될 수 있다.
제1 절연층(PAS1)을 사이에 두고 두께 방향으로 배치된 제1 전극(E1)과 제2 전극(E2)에 각각 전기 신호가 인가되면, 이들 사이에는 제1 기판(SUB)에 수직한 방향의 전기장이 생성될 수 있다. 발광 소자(ED)들은 상기 전기장에 의해 힘을 받아 연장된 방향의 일 단부가 제1 기판(SUB)의 상면을 향하도록 세워진 상태로 배치될 수 있다. 발광 소자(ED)들이 원활하게 배치된다면, 발광 소자(ED)의 제1 단부는 제1 전극(E1) 상에 배치되고, 측면은 제1 절연층(PAS1)의 절연 패턴부(IP1, IP2)의 측면과 맞닿도록 배치될 수 있다.
다음으로, 도 14 및 도 15를 참조하면, 개구부(OP) 내에 발광 소자(ED)들 및 제1 전극(E1)과 접촉하는 제1 연결 전극(CNE1)을 형성한다. 제1 연결 전극(CNE1)을 형성하는 공정은 발광 소자(ED)들과 개구부(OP) 내의 제1 전극(E1)들 및 비아층(VIA)을 덮는 연결 전극층(CNL)을 형성한 뒤, 이를 부분적으로 패터닝하여 복수의 전극부(CN1, CN2)들로 분리할 수 있다. 도면에서는 제1 개구부(OP1) 내에 배치되는 발광 소자(ED; ED1, ED2)들과 제1 연결 전극(CNE1)의 제1 전극부(CN1)와 제2 전극부(CN2)만이 도시되어 있다.
연결 전극층(CNL)은 제1 개구부(OP1) 내에 배치된 발광 소자(ED)들의 측면 및 제2 단부와 제1 전극(E1) 및 제2 전극(E2) 각각의 일부를 덮도록 형성될 수 있다. 이어 연결 전극층(CNL)의 패터닝 공정을 통해 발광 소자(ED)들의 제2 단부 및 제2 전극(E2) 상에 배치된 부분을 제거하고, 제1 개구부(OP1) 내에서 비아층(VIA) 및 제1 전극(E1) 상에 배치된 일부분을 제거하여 연결 전극층(CNL)은 서로 다른 전극부(CN1, CN2)로 분리될 수 있다.
다음으로, 도 16을 참조하면, 개구부(OP) 내에 제2 절연층(PAS2)을 형성한다. 제2 절연층(PAS2)을 형성하는 공정은 제2 절연층(PAS2)을 이루는 재료를 증착 또는 도포한 뒤 일부분을 패터닝하여 형성될 수 있다. 도면으로 도시하지 않았으나, 제2 절연층(PAS2)은 제1 절연층(PAS1) 및 제2 전극(E2)과 개구부(OP)를 완전히 덮도록 형성되었다가, 제1 절연층(PAS1) 및 제2 전극(E2)과 발광 소자(ED)의 제2 단부가 노출되도록 일부분이 제거되어 형성될 수 있다. 이와 동시에, 서로 다른 발광 그룹(EMG)의 발광 소자(ED)들이 함께 배치된 개구부, 예를 들어 제1 개구부(OP1)에서는 제2 절연층(PAS2)을 관통하는 제2 컨택홀(CTE)이 형성될 수 있다.
마지막으로 도면으로 도시하지 않았으나, 제2 절연층(PAS2), 및 제2 전극(E2) 상에 배치되는 제2 연결 전극(CNE2)들을 형성하여 표시 장치(10)를 제조할 수 있다. 제2 연결 전극(CNE2)의 형성 방법은 실질적으로 제1 연결 전극(CNE1)의 형성 방법과 동일할 수 있다. 본 공정에서 제2 연결 전극(CNE2) 중 제4 전극부(CN4)는 제2 절연층(PAS2)의 제2 컨택홀(CTE)을 통해 제1 연결 전극(CNE1)의 제2 전극부(CN2)와 접촉할 수 있고, 서로 다른 발광 그룹(EMG)의 발광 소자(ED)들은 전기적으로 연결될 수 있다.
이하, 다른 도면들을 더 참조하여 표시 장치(10)의 다양한 실시예들에 대하여 설명하기로 한다.
도 17은 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 18은 도 17의 N3-N3'선을 따라 자른 단면도이다. 도 18은 도 17의 제1 컨택홀(CTD), 제2 컨택홀(CTE) 및 제3 컨택홀(CTS)을 가로지르며, 서로 다른 발광 그룹(EMG)의 발광 소자(ED1, ED2)들 일부를 가로지르는 단면을 도시하고 있다.
도 17 및 도 18을 참조하면, 일 실시예에 따른 표시 장치(10)는 제1 절연층(PAS1)이 각 화소(PX)에 대응되어 배치된 형상이 아닌 표시 영역(DPA) 전면에 걸쳐 배치된 형상일 수 있다. 제1 절연층(PAS1)은 표시 영역(DPA) 전면에 배치되되 각 발광 영역(EMA) 내에 형성된 복수의 개구부(OP1, OP2, OP3)들과 제1 컨택홀(CTD) 및 제3 컨택홀(CTS)과 대응되는 부분에만 배치되지 않을 수 있다. 본 실시예는 제1 절연층(PAS1)의 배치가 다른 점에서 도 2 및 도 5의 실시예와 차이가 있다.
도 2 및 도 5의 실시예에서는 제1 절연층(PAS1)이 각 화소(PX)의 제1 절연층(PAS1)이 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 각 변들을 포함하는 패턴의 형상으로 배치될 수 있으나, 본 실시예에서는 제1 절연층(PAS1)이 표시 영역(DPA) 전면에 배치되면서 일부분을 노출하는 복수의 개구부(OP1, OP2, OP3)들을 포함하는 형상을 가질 수 있다. 제1 절연층(PAS1)은 복수의 화소(PX)들의 위치 및 경계에 무관하게 전면적으로 배치될 수 있다. 제1 절연층(PAS1)은 각 화소(PX)의 발광 영역(EMA)에 형성된 복수의 개구부(OP1, OP2, OP3)들을 포함할 수 있다. 또한, 제1 절연층(PAS1)은 제1 컨택홀(CTD)과 제3 컨택홀(CTS)은 노출하도록 배치될 수 있다. 도 17에서는 도시되지 않았으나, 제1 절연층(PAS1)은 복수의 화소(PX)들에 걸쳐 배치되면서 제1 컨택홀(CTD)과 제3 컨택홀(CTS)을 노출하는 관통홀을 포함한 형상을 가질 수 있다.
도 19는 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다. 도 20은 도 19의 N4-N4'선을 따라 자른 단면도이다. 도 20은 도 19의 제1 컨택홀(CTD), 제2 컨택홀(CTE) 및 제3 컨택홀(CTS)을 가로지르며, 서로 다른 발광 그룹(EMG)의 발광 소자(ED1, ED2)들 일부를 가로지르는 단면을 도시하고 있다.
도 19 및 도 20을 참조하면, 일 실시예에 따른 표시 장치(10_1)는 제1 연결 전극(CNE1) 중 어느 하나가 비아층(VIA) 하부의 도전층과 직접 접촉할 수 있다. 제1 연결 전극(CNE1)들 중, 제1 발광 그룹(EMG)의 제1 발광 소자(ED1)들과 접촉하는 전극부로서, 제2 개구부(OP2_1) 내에 배치된 제3 전극부(CN3_1)는 발광 영역(EMA) 및 제2 개구부(OP2_1) 내에 배치되어 비아층(VIA)을 관통하는 제1 컨택홀(CTD)을 통해 제3 도전층의 제1 도전 패턴(CDP1)과 직접 접촉할 수 있다. 제2 개구부(OP2_1) 내에 배치된 제3 전극부(CN3_1)는 제1 트랜지스터(T1)와 직접 연결될 수 있고, 제1 개구부(OP1) 내에 배치된 제1 전극부(CN1)는 제1 서브 전극(SE1)을 통해 제3 전극부(CN3_1) 및 제1 트랜지스터(T1)와 전기적으로 연결될 수 있다.
각 화소(PX)마다 2개의 발광 그룹(EMG), 또는 그 이상의 발광 그룹(EMG)들이 배치되는 실시예에서, 제1 연결 전극(CNE1) 중 하나의 제3 전극부(CN3_1)는 제1 컨택홀(CTD)을 통해 제3 도전층과 직접 접촉하고, 다른 제3 전극부(CN3_1)들은 그렇지 않을 수 있다. 또한, 제1 전극(E1)들은 어느 발광 그룹(EMG)에 속하는지 여부와 무관하게 제3 도전층과 직접 연결되지 않을 수 있다. 제1 전극(E1)들 각각은 표시 장치(10_1)의 제조 공정에서 다른 배선과 전기적으로 연결되었다가, 발광 소자(ED)들을 배치한 뒤 상기 배선과의 전기적 연결이 끊어질 수 있다.
본 실시예는 제1 트랜지스터(T1)와 제1 발광 그룹(EMG1)의 제1 발광 소자(ED1)들의 전기적 연결에 있어서, 제3 도전층의 제1 도전 패턴(CDP1)이 제1 연결 전극(CNE1) 중 어느 하나와 직접 연결된 점에서 도 2 내지 도 4의 실시예와 차이가 있다. 제3 전극부(CN3_1)와 제3 도전층의 연결 경로인 제1 컨택홀(CTD)이 형성될 수 있는 공간 확보를 위해, 제1 절연층(PAS1)의 개구부(OP)들 중, 제2 개구부(OP2)는 다른 개구부들보다 제1 방향(DR1)으로 연장된 길이가 더 클 수 있다. 다만, 이에 제한되지 않으며, 도 2의 실시예와 같이 제1 컨택홀(CTD)이 뱅크층(BNL)의 외곽부에 배치되는 경우, 제1 연결 전극(CNE1)의 제3 전극부(CN3_1) 중 어느 하나는 뱅크층(BNL)을 넘어 그 외곽부까지 연장될 수도 있다. 해당 제3 전극부(CN3_1)는 일부분이 제1 절연층(PAS1) 및 뱅크층(BNL) 상에 배치될 수도 있다.
각 전극(E1, E2)이 특정 금속을 포함함에 따라, 연결 전극(CNE)과 전극(E1, E2)의 접촉부에서 접촉 저항이 증가할 수도 있다. 본 실시예의 표시 장치(10_1)는 제1 연결 전극(CNE1) 중 어느 하나가 제3 도전층과 직접 접촉함에 따라, 전극(E1, E2)과 제1 연결 전극(CNE1)의 접촉부에서 접촉 저항이 증가하더라도, 적어도 일부의 제1 발광 소자(ED1)들은 발광할 수 있고, 다른 발광 그룹(EMG)의 발광 소자(ED)들도 제1 트랜지스터(T1)와의 전기적 연결이 가능한 이점이 있다.
도 21 및 도 22는 다른 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도들이다. 도 21 및 도 22는 일 화소(PX)에 배치된 복수의 발광 그룹(EMG; EMG1, EMG2, EMG3, EMG4)들의 평면 배치를 도시하고 있다. 설명의 편의를 위해 각 발광 그룹(EMG)의 전극(E1, E2)들에 있어서 메인 전극부(EM1, EM2)들만을 도시하고 있다.
도 21 및 도 22를 참조하면, 일 실시예에 따른 표시 장치(10_2, 10_3)는 각 화소(PX)마다 더 많은 수의 발광 그룹(EMG; EMG1, EMG2, EMG3, EMG4)들이 배치될 수 있고, 그에 따라 더 많은 수의 발광 소자(ED; ED1, ED2, ED3, ED4)들, 제1 전극(E1)과 제2 전극(E2)들, 및 연결 전극(CNE1, CNE2, CNE3, CNE4)들이 배치될 수 있다. 각 화소(PX) 당 많은 수의 발광 그룹(EMG)들이 배치됨에 따라, 표시 장치(10_2, 10_3)는 단위 면적 당 발광 효율 및 휘도 등이 향상될 수 있다. 각 화소(PX)에 배치되는 전극(E1, E2)들과 연결 전극(CNE1, CNE2, CNE3, CNE4)들의 배치 구조는 발광 그룹(EMG)의 발광 소자(ED)들의 전기적 연결을 형성하기 위하여 설계될 수 있다.
표시 장치(10_2, 10_3)는 각 화소(PX) 당 4개의 발광 그룹(EMG), 예컨대 제1 발광 그룹(EMG1), 제2 발광 그룹(EMG2), 제3 발광 그룹(EMG3) 및 제4 발광 그룹(EMG4)이 배치될 수 있다. 그에 대응하여, 각 화소(PX)에는 더 많은 수의 제1 전극(E1)들과 제2 전극(E2)들이 배치될 수 있다. 제1 전극(E1)은 복수의 서브 전극(SE1, SE2, SE3, SE4)들로서 제1 발광 그룹(EMG1)의 제1 서브 전극(SE1), 제2 발광 그룹(EMG2)의 제2 서브 전극(SE2), 제3 발광 그룹(EMG3)의 제3 서브 전극(SE3) 및 제4 발광 그룹(EMG4)의 제4 서브 전극(SE4)을 포함할 수 있다. 각 서브 전극(SE1, SE2, SE3, SE4)들은 서로 제1 방향(DR1) 및 제2 방향(DR2)으로 이격될 수 있다. 예를 들어, 제1 서브 전극(SE1)은 화소(PX)의 발광 영역(EMA)에서 좌상측에 배치되고, 제2 서브 전극(SE2)은 제1 서브 전극(SE1)과 제2 방향(DR2) 타 측인 우측에 이격되어 배치될 수 있다. 제3 서브 전극(SE3)은 제2 서브 전극(SE2)과 제1 방향(DR1) 타 측인 하측에 이격되어 배치되고, 제4 서브 전극(SE4)은 제3 서브 전극(SE3)의 제2 방향(DR2) 일 측인 좌측에 이격되어 배치될 수 있다. 도면에서는 서브 전극(SE1, SE2, SE3, SE4)들의 메인 전극부만이 도시되어 있으나, 각 서브 전극(SE1, SE2, SE3, SE4)들은 메인 전극부의 일 측변에서 돌출된 전극 연결부를 더 포함할 수 있다.
복수의 제2 전극(E2)들은 제1 절연층(PAS1)을 사이에 두고 제1 전극(E1)의 각 서브 전극(SE1, SE2, SE3, SE4)들과 두께 방향으로 중첩하도록 배치될 수 있다. 복수의 제2 전극(E2)들 각각은 서로 다른 발광 그룹(EMG)에 각각 속할 수 있다. 복수의 제2 전극(E2)들은 서로 제1 방향(DR1) 및 제2 방향(DR2)으로 이격되며, 제1 전극(E1)과 제2 전극(E2) 사이에는 제1 절연층(PAS1)의 절연 패턴부가 위치할 수 있다. 제2 전극(E2)의 경우에도 도면에서는 메인 전극부만이 도시되어 있으나, 제2 전극(E2)들 각각은 메인 전극부의 일 측변에서 돌출된 전극 연결부를 더 포함할 수 있다.
제1 절연층(PAS1)은 각 화소(PX)에 대응되어 배치되며 복수의 개구부(OP; OP1, OP2, OP3, OP4, OP5)들을 포함할 수 있다. 제1 개구부(OP1)는 제1 서브 전극(SE1)과 제2 서브 전극(SE2)의 일부분, 및 이들이 이격된 영역과 중첩하도록 배치되고, 제2 개구부(OP2) 및 제3 개구부(OP3)는 각각 제1 개구부(OP1)와 제2 방향(DR2)으로 이격되도록 배치될 수 있다. 제2 개구부(OP2)는 제1 발광 그룹(EMG1)의 제2 전극(E2)과 맞닿도록 위치하고, 제3 개구부(OP3)는 제2 발광 그룹(EMG2)의 제2 전극(E2)과 맞닿도록 위치할 수 있다.
제4 개구부(OP4)는 제1 개구부(OP1)와 제1 방향(DR1)으로 이격되어 제3 서브 전극(SE3)과 제4 서브 전극(SE4)의 일부분, 및 이들이 이격된 영역과 중첩하도록 배치될 수 있다. 제5 개구부(OP5)는 제4 개구부(OP4)와 제2 방향(DR2)으로 이격되어 배치될 수 있다. 제1 개구부(OP1)가 제2 개구부(OP2) 및 제3 개구부(OP3)보다 큰 폭을 갖는 것과 유사하게, 제4 개구부(OP4)는 제1 개구부(OP1)와 동일한 폭을 가지며 제5 개구부(OP5)보다 큰 폭을 가질 수 있다.
복수의 발광 소자(ED)들은 각각 서로 다른 발광 그룹(EMG)에 속한 발광 소자(ED; ED1, ED2, ED3, ED4)들로 구분될 수 있다. 제1 발광 소자(ED1)는 제1 발광 그룹(EMG1)에 포함되고, 제1 서브 전극(SE1) 상에 배치될 수 있다. 제1 발광 소자(ED1)들은 제1 서브 전극(SE1)과 두께 방향으로 중첩한 제2 전극(E2)의 측변들과 인접하여 배치될 수 있다. 제2 발광 소자(ED2)는 제2 발광 그룹(EMG2)에 포함되고, 제2 서브 전극(SE2) 상에 배치될 수 있다. 제2 발광 소자(ED2)들은 제2 서브 전극(SE2)과 두께 방향으로 중첩한 제2 전극(E2)의 측변들과 인접하여 배치될 수 있다. 제3 발광 소자(ED3)는 제3 발광 그룹(EMG3)에 포함되고, 제3 서브 전극(SE3) 상에 배치될 수 있다. 제3 발광 소자(ED3)들은 제3 서브 전극(SE3)과 두께 방향으로 중첩한 제2 전극(E2)의 측변들과 인접하여 배치될 수 있다. 제4 발광 소자(ED4)는 제4 발광 그룹(EMG4)에 포함되고, 제4 서브 전극(SE4) 상에 배치될 수 있다. 제4 발광 소자(ED4)들은 제4 서브 전극(SE4)과 두께 방향으로 중첩한 제2 전극(E2)의 측변들과 인접하여 배치될 수 있다.
복수의 개구부(OP)들 중 제2 개구부(OP2), 제3 개구부(OP3) 및 제5 개구부(OP5)의 위치 및 형상은 서로 다른 발광 그룹(EMG)들의 연결에 따라 달라질 수 있다. 상술한 바와 같이 어느 한 발광 그룹(EMG)에 속한 발광 소자(ED)들의 제1 단부와 연결된 제1 연결 전극(CNE1)과 다른 발광 그룹(EMG)에 속한 발광 소자(ED)들의 제2 단부와 연결된 제2 연결 전극(CNE2)을 통해 서로 다른 발광 그룹(EMG)이 전기적으로 연결될 수 있다. 도 2 내지 도 4에서 상술한 바와 유사하게 제2 방향(DR2)으로 이웃한 발광 그룹(EMG)들은 복수의 제1 전극(E1)들과 중첩한 개구부에 배치된 제2 컨택홀(CTE)을 통해 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)이 서로 연결될 수 있다. 각 화소(PX)가 더 많은 수의 발광 그룹(EMG)을 포함함에 따라, 더 많은 수의 연결 전극(CNE)들과 제2 컨택홀(CTE)들이 배치될 수 있다. 이들의 배치 및 연결관계는 발광 그룹(EMG)들의 전기적 연결 구조에 따라 달라질 수 있다.
예를 들어, 도 21의 표시 장치(10_2)는 제1 발광 그룹(EMG1)과 제2 발광 그룹(EMG2)이 전기적으로 연결되고, 제3 발광 그룹(EMG3)과 제4 발광 그룹(EMG4)이 전기적으로 연결되며, 제2 발광 그룹(EMG2)과 제3 발광 그룹(EMG3)이 전기적으로 연결될 수 있다. 제2 발광 그룹(EMG2)의 제2 서브 전극(SE2)과 부분적으로 중첩한 제3 개구부(OP3)는 제1 개구부(OP1)보다 제1 방향(DR1)으로 연장된 길이가 더 클 수 있고, 제3 발광 그룹(EMG3)의 제3 서브 전극(SE3)과 부분적으로 중첩할 수 있다. 제5 개구부(OP5)는 제4 개구부(OP4)의 제2 방향(DR2) 일 측인 좌측에 이격될 수 있고, 제4 발광 그룹(EMG4)의 제2 전극(E2)과 맞닿아 위치할 수 있다.
복수의 연결 전극(CNE)들은 제1 발광 그룹(EMG1) 및 제2 발광 그룹(EMG2)에 속한 발광 소자(ED)들의 제1 단부와 연결된 제1 연결 전극(CNE1) 및 제2 단부와 연결된 제2 연결 전극(CNE2)을 포함할 수 있다. 이에 더하여, 복수의 연결 전극(CNE)들은 제3 발광 그룹(EMG3) 및 제4 발광 그룹(EMG4)에 속한 발광 소자(ED)들의 제1 단부와 연결된 제3 연결 전극(CNE3) 및 제2 단부와 연결된 제4 연결 전극(CNE4)을 더 포함할 수 있다.
제1 연결 전극(CNE1)은 제1 전극부(CN1), 제2 전극부(CN2) 및 복수의 제3 전극부(CN3)를 포함할 수 있다. 제2 연결 전극(CNE2)은 제4 전극부(CN4) 및 제5 전극부(CN5)를 포함할 수 있다. 이들의 배치 및 발광 소자(ED)들과의 연결 관계는 상술한 바와 동일한 바, 자세한 설명은 생략하기로 한다.
제3 연결 전극(CNE3)은 제1 연결 전극(CNE1)과 같이 제2 절연층(PAS2) 하부에 배치될 수 있다. 제3 연결 전극(CNE3)은 제6 전극부(CN6), 제7 전극부(CN7) 및 복수의 제8 전극부(CN8)들을 포함할 수 있다. 제6 전극부(CN6)는 제4 개구부(OP4) 내에 배치되어 제3 발광 소자(ED3)들의 제1 단부 및 제3 서브 전극(SE3)과 접촉할 수 있다. 제7 전극부(CN7)는 제4 개구부(OP4) 내에 배치되어 제4 발광 소자(ED4)들의 제1 단부 및 제4 서브 전극(SE4)과 접촉할 수 있다. 제1 전극부(CN1) 및 제2 전극부(CN2)와 유사하게, 제6 전극부(CN6)와 제7 전극부(CN7)는 서로 제2 방향(DR2)으로 이격될 수 있고, 그 중 제7 전극부(CN7)는 제6 전극부(CN6)보다 큰 폭을 가질 수 있다.
복수의 제8 전극부(CN8)들은 각각 제3 개구부(OP3)와 제5 개구부(OP5) 내에 배치된다. 제8 전극부(CN8) 중 하나는 제3 개구부(OP3) 내에서 제3 발광 소자(ED3)들 및 제3 서브 전극(SE3)과 접촉하고, 제8 전극부(CN8) 중 다른 하나는 제5 개구부(OP5) 내에서 제4 발광 소자(ED4)들 및 제4 서브 전극(SE4)과 접촉할 수 있다.
제4 연결 전극(CNE4)은 제2 연결 전극(CNE2)과 같이 제2 절연층(PAS2) 상부에 배치될 수 있다. 제4 연결 전극(CNE4)은 제9 전극부(CN9) 및 제10 전극부(CN10)를 포함할 수 있다. 제9 전극부(CN9)는 제3 발광 그룹(EMG3)에 속한 제2 전극(E2) 상에 배치되며, 제3 발광 소자(ED3)들의 제2 단부 및 제2 전극(E2)과 접촉할 수 있다. 제9 전극부(CN9)는 제2 전극(E2) 및 복수의 제3 발광 소자(ED3)들의 제2 단부를 커버할 수 있을 정도의 크기를 가질 수 있다. 제10 전극부(CN10)는 제4 발광 그룹(EMG4)에 속한 제2 전극(E2) 상에 배치되며, 제4 발광 소자(ED4)들의 제2 단부 및 제2 전극(E2)과 접촉할 수 있다. 제10 전극부(CN10)는 제2 전극(E2) 및 복수의 제4 발광 소자(ED4)들의 제2 단부를 커버할 수 있을 정도의 크기를 가질 수 있다.
서로 다른 발광 그룹(EMG)에 속한 발광 소자(ED)들은 제1 연결 전극(CNE1) 중 어느 하나와 제2 연결 전극(CNE2) 중 어느 하나가 제2 컨택홀(CTE; CTE1, CTE2, CTE3)을 통해 서로 접촉하여 전기적으로 연결될 수 있다. 각 화소(PX)가 더 많은 수의 발광 그룹(EMG)들을 포함함에 따라, 제2 컨택홀(CTE)의 개수도 더 증가할 수 있다.
예를 들어, 제1 발광 소자(ED1)들과 제2 발광 소자(ED2)들은 제4 전극부(CN4)와 제2 전극부(CN2)가 접촉하여 서로 전기적으로 연결될 수 있다. 제4 전극부(CN4)는 일부분이 제2 전극부(CN2)와 두께 방향으로 중첩하도록 배치되고, 제1 개구부(OP1) 내에 형성된 제1 서브 컨택홀(CTE1)을 통해 서로 연결될 수 있다.
제2 발광 소자(ED2)들과 제3 발광 소자(ED3)들은 제5 전극부(CN5)와 제8 전극부(CN8) 중 어느 하나가 접촉하여 서로 전기적으로 연결될 수 있다. 제5 전극부(CN5)는 하측 측변에서 돌출된 제1 전극 연장부(CNP1)를 포함하고, 제1 전극 연장부(CNP1)는 제1 방향(DR1)으로 돌출되었다가 제2 방향(DR2)으로 절곡되어 제3 개구부(OP3)에서 제8 전극부(CN8)와 중첩하도록 배치될 수 있다. 제3 개구부(OP3) 내에 배치된 제8 전극부(CN8)는 제1 방향(DR1)으로 연장된 길이가 다른 제8 전극부(CN8), 또는 제6 전극부(CN6)보다 길 수 있고, 제1 전극 연장부(CNP1)와 두께 방향으로 중첩할 수 있다. 제1 전극 연장부(CNP1)와 제8 전극부(CN8)는 제3 개구부(OP3) 내에 형성된 제2 서브 컨택홀(CTE2)을 통해 서로 연결될 수 있고, 제5 전극부(CN5)와 제3 개구부(OP3) 내에 배치된 제8 전극부(CN8)는 서로 전기적으로 연결될 수 있다.
제3 발광 소자(ED3)들과 제4 발광 소자(ED4)들은 제9 전극부(CN9)와 제7 전극부(CN7)가 접촉하여 서로 전기적으로 연결될 수 있다. 제9 전극부(CN9)는 일부분이 제7 전극부(CN7)와 두께 방향으로 중첩하도록 배치되고, 제4 개구부(OP4) 내에 형성된 제3 서브 컨택홀(CTE3)을 통해 서로 연결될 수 있다.
제10 전극부(CN10)는 하측 측변에서 돌출된 제2 전극 연장부(CNP2)를 포함하고, 제2 전극 연장부(CNP2)는 제1 방향(DR1)으로 돌출되어 뱅크층(BNL)을 넘어 배치될 수 있다. 제2 전극 연장부(CNP2)는 뱅크층(BNL)의 외곽부에서 제3 컨택홀(CTS)을 통해 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다.
도 21의 표시 장치(10_2)는 제2 발광 소자(ED2)들이 제3 발광 소자(ED3)들과 전기적으로 연결될 수 있고, 이들 사이를 연결하는 전극부, 예컨대 제5 전극부(CN5)와 제8 전극부(CN8)가 연결되는 제2 서브 컨택홀(CTE2)은 제3 개구부(OP3)에 형성될 수 있다. 제1 개구부(OP1) 및 제4 개구부(OP4)와 유사하게 제3 개구부(OP3)에는 서로 다른 발광 그룹(EMG)에 속한 발광 소자(ED)들이 배치될 수 있고, 제2 컨택홀(CTE)이 형성될 수 있다.
도 22의 표시 장치(10_3)는 제2 발광 소자(ED2)들이 제4 발광 소자(ED4)와 전기적으로 연결될 수 있다. 제1 발광 그룹(EMG1)의 제1 서브 전극(SE1)과 부분적으로 중첩한 제2 개구부(OP2)는 제1 개구부(OP1)보다 제1 방향(DR1)으로 연장된 길이가 더 클 수 있고, 제4 발광 그룹(EMG4)의 제4 서브 전극(SE4)과 부분적으로 중첩할 수 있다. 제5 개구부(OP5)는 제4 개구부(OP4)의 제2 방향(DR2) 타 측인 우측에 이격될 수 있고, 제3 발광 그룹(EMG3)의 제2 전극(E2)과 맞닿아 위치할 수 있다. 도 22의 실시예는 제2 발광 소자(ED2)와 제4 발광 소자(ED4)들이 전기적으로 연결됨에 따라 복수의 연결 전극(CNE)들 및 개구부(OP)의 형상이 다른 점에서 도 21의 실시예와 차이가 있다. 이하에서는 도 21의 실시예와 다른점을 중심으로 설명하고, 중복된 내용은 생략하기로 한다.
제3 연결 전극(CNE3)은 제6 전극부(CN6), 제7 전극부(CN7) 및 복수의 제8 전극부(CN8)들을 포함할 수 있다. 제6 전극부(CN6)는 제4 개구부(OP4) 내에 배치되어 제3 발광 소자(ED3)들의 제1 단부 및 제3 서브 전극(SE3)과 접촉할 수 있다. 제7 전극부(CN7)는 제4 개구부(OP4) 내에 배치되어 제4 발광 소자(ED4)들의 제1 단부 및 제4 서브 전극(SE4)과 접촉할 수 있다. 제1 전극부(CN1) 및 제2 전극부(CN2)와 유사하게, 제6 전극부(CN6)와 제7 전극부(CN7)는 서로 제2 방향(DR2)으로 이격될 수 있고, 그 중 제6 전극부(CN6)는 제7 전극부(CN7)보다 큰 폭을 가질 수 있다.
복수의 제8 전극부(CN8)들은 각각 제3 개구부(OP3)와 제5 개구부(OP5) 내에 배치된다. 제8 전극부(CN8) 중 하나는 제3 개구부(OP3) 내에서 제3 발광 소자(ED3)들 및 제3 서브 전극(SE3)과 접촉하고, 제8 전극부(CN8) 중 다른 하나는 제5 개구부(OP5) 내에서 제4 발광 소자(ED4)들 및 제4 서브 전극(SE4)과 접촉할 수 있다.
제4 연결 전극(CNE4)은 제9 전극부(CN9) 및 제10 전극부(CN10)를 포함할 수 있다. 제9 전극부(CN9)는 제3 발광 그룹(EMG3)에 속한 제2 전극(E2) 상에 배치되며, 제3 발광 소자(ED3)들의 제2 단부 및 제2 전극(E2)과 접촉할 수 있다. 제10 전극부(CN10)는 제4 발광 그룹(EMG4)에 속한 제2 전극(E2) 상에 배치되며, 제4 발광 소자(ED4)들의 제2 단부 및 제2 전극(E2)과 접촉할 수 있다.
제2 발광 소자(ED2)들과 제4 발광 소자(ED4)들은 제5 전극부(CN5)와 제8 전극부(CN8) 중 어느 하나가 접촉하여 서로 전기적으로 연결될 수 있다. 제5 전극부(CN5)는 하측 측변에서 돌출된 제1 전극 연장부(CNP1)를 포함하고, 제1 전극 연장부(CNP1)는 제1 방향(DR1)으로 돌출되었다가 제2 방향(DR2)으로 절곡되어 제2 개구부(OP2)에서 제8 전극부(CN8)와 중첩하도록 배치될 수 있다. 제2 개구부(OP2) 내에 배치된 제8 전극부(CN8)는 제1 방향(DR1)으로 연장된 길이가 다른 제8 전극부(CN8), 또는 제6 전극부(CN6)보다 길 수 있고, 제1 전극 연장부(CNP1)와 두께 방향으로 중첩할 수 있다. 제1 전극 연장부(CNP1)와 제8 전극부(CN8)는 제2 개구부(OP2) 내에 형성된 제2 서브 컨택홀(CTE2)을 통해 서로 연결될 수 있고, 제5 전극부(CN5)와 제2 개구부(OP2) 내에 배치된 제8 전극부(CN8)는 서로 전기적으로 연결될 수 있다.
제3 발광 소자(ED3)들과 제4 발광 소자(ED4)들은 제10 전극부(CN10)와 제6 전극부(CN6)가 접촉하여 서로 전기적으로 연결될 수 있다. 제10 전극부(CN10)는 일부분이 제6 전극부(CN6)와 두께 방향으로 중첩하도록 배치되고, 제4 개구부(OP4) 내에 형성된 제3 서브 컨택홀(CTE3)을 통해 서로 연결될 수 있다.
제9 전극부(CN9)는 하측 측변에서 돌출된 제2 전극 연장부(CNP2)를 포함하고, 제2 전극 연장부(CNP2)는 제1 방향(DR1)으로 돌출되어 뱅크층(BNL)을 넘어 배치될 수 있다. 제2 전극 연장부(CNP2)는 뱅크층(BNL)의 외곽부에서 제3 컨택홀(CTS)을 통해 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다.
도 22의 표시 장치(10_3)는 제2 발광 소자(ED2)들이 제4 발광 소자(ED4)들과 전기적으로 연결될 수 있고, 이들 사이를 연결하는 전극부, 예컨대 제5 전극부(CN5)와 제8 전극부(CN8)가 연결되는 제2 서브 컨택홀(CTE2)은 제2 개구부(OP2)에 형성될 수 있다. 제1 개구부(OP1) 및 제4 개구부(OP4)와 유사하게 제2 개구부(OP2)에는 서로 다른 발광 그룹(EMG)에 속한 발광 소자(ED)들이 배치될 수 있고, 제2 컨택홀(CTE)이 형성될 수 있다.
도 21 및 도 22의 표시 장치(10_2, 10_3)는 각 화소(PX) 당 4개의 발광 그룹(EMG)들이 배치되고, 이들의 발광 소자(ED)들은 서로 다른 연결 전극(CNE)들을 통해 전기적으로 연결될 수 있다. 각 화소(PX)에 배치되는 발광 소자(ED)들은 제1 절연층(PAS1)의 개구부 내에서 세워진 상태로 배치되므로, 뱅크층(BNL)이 둘러싸는 영역 내에서 전극(E1, E2)들의 배치 구조를 달리 설계하여 단위 면적 당 더 많은 수의 발광 소자(ED)들을 배치하는데 비교적 자유로울 수 있다. 각 전극(E1, E2)들의 배치 구조에 대응하여 제1 절연층(PAS1)의 개구부(OP)들, 및 연결 전극(CNE)들의 배치를 설계함으로써 복수의 발광 소자(ED)들을 직렬로 연결할 수 있다. 일 실시예에 따른 표시 장치(10_2, 10_3)는 단위 면적 당 출광 효율 및 휘도가 더욱 향상될 수 있다.
이상에서 설명한 실시예들은 복수의 제1 전극(E1)들 및 제2 전극(E2)들이 제1 방향(DR1) 또는 제2 방향(DR2)으로 이격되고, 각 측변들이 제1 방향(DR1) 또는 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 그에 따라, 동일한 발광 그룹(EMG) 내에 속한 발광 소자(ED)들은 서로 제1 방향(DR1) 또는 제2 방향(DR2)으로 이격되어 배열될 수 있다. 다만, 표시 장치(10)의 각 화소(PX)에서 발광 그룹(EMG)들의 형상 및 배열은 이에 제한되지 않는다. 단위 면적 당 많은 수의 발광 소자(ED)들을 배치시킬 수 있다면 발광 그룹(EMG)들의 형상 및 배열은 다양하게 변형될 수 있다.
도 23은 다른 실시예에 따른 표시 장치의 일 화소에서 전극들과 개구부 및 발광 소자들의 상대적인 배치를 나타내는 평면도이다. 도 24는 도 23의 표시 장치에서 일부 발광 소자 그룹들과 연결 전극의 상대적인 배치를 나타내는 평면도이다. 도 23에서는 일 화소(PX)에 배치된 복수의 발광 그룹(EMG; EMG1, EMG2, EMG3, EMG4)들의 평면 배치를 도시하고, 도 24에서는 인접한 다른 발광 그룹(EMG)들의 발광 소자(ED)들을 전기적으로 연결하는 연결 전극(CNE)의 일부분을 도시하고 있다. 설명의 편의를 위해 도 23에서는 각 발광 그룹(EMG)에서 전극(E1, E2)들의 메인 전극부와 발광 소자(ED)들, 및 제1 절연층(PAS1)의 개구부(OP) 형상만을 도시하고 있고, 도 24에서는 서로 다른 발광 그룹(EMG)들의 발광 소자(ED)들 사이에 배치된 연결 전극(CNE)들의 배치를 도시하고 있다.
도 23 및 도 24를 참조하면, 일 실시예에 따른 표시 장치(10_4)는 복수의 제1 전극(E1) 및 제2 전극(E2)들이 각각 제1 방향(DR1)과 제2 방향(DR2) 사이의 사선 방향으로 연장된 형상을 가질 수 있고, 동일한 발광 그룹(EMG) 내에 속한 발광 소자(ED)들은 서로 사선 방향으로 이격 배열될 수 있다. 각 화소(PX)에는 복수의 발광 그룹(EMG)들이 배치되고, 이들은 발광 소자(ED)들이 배열된 방향이 동일하고 서로 인접한 발광 그룹(EMG)들이 한 쌍을 이룰 수 있다. 한 쌍의 발광 그룹(EMG)들의 제2 전극(E2)들 사이에는 사선 방향으로 연장된 형상의 제2 개구부(OP2) 또는 제3 개구부(OP3)가 배치되고, 서로 다른 쌍의 발광 그룹(EMG)들의 제2 전극(E2)들 사이에는 평면도 상 사다리꼴 형상의 제1 개구부(OP1)가 배치될 수 있다. 각 발광 그룹(EMG)들이 포함하는 전극(E1, E2)들의 형상, 발광 소자(ED)들의 배치 등은 상술한 바와 실질적으로 동일한 방, 이하에서는 차이점을 중심으로 설명하기로 한다.
각 화소(PX)에는 제1 내지 제8 발광 그룹(EMG1, EMG2, EMG3, EMG4, EMG5, EMG6, EMG7, EMG8)들이 배치될 수 있다. 제1 발광 그룹(EMG1)과 제2 발광 그룹(EMG2)은 각 화소(PX)의 좌상측에서 한 쌍을 이루어 배치될 수 있다. 제1 발광 그룹(EMG1)과 제2 발광 그룹(EMG2)의 제1 전극(E1)들은 제2 개구부(OP2)와 부분적으로 중첩할 수 있다. 제1 발광 그룹(EMG1)과 제2 발광 그룹(EMG2)의 제2 전극(E2)들은 제1 방향(DR1)으로부터 제2 방향(DR2) 일 측인 좌측으로 기울어진 제1 사선 방향으로 연장된 형상을 가질 수 있다. 제1 발광 그룹(EMG1)과 제2 발광 그룹(EMG2)의 발광 소자(ED)들은 각각 상기 제1 사선 방향으로 배열될 수 있다.
제3 발광 그룹(EMG3)과 제4 발광 그룹(EMG4)은 제1 발광 그룹(EMG1) 및 제2 발광 그룹(EMG2)과 제2 방향(DR2)으로 이격되고, 각 화소(PX)의 우상측에서 한 쌍을 이루어 배치될 수 있다. 제1 발광 그룹(EMG1)과 제2 발광 그룹(EMG2)의 제1 전극(E1)들은 제3 개구부(OP3)와 부분적으로 중첩할 수 있다. 제3 발광 그룹(EMG3)과 제4 발광 그룹(EMG4)의 제2 전극(E2)들은 제1 방향(DR1)으로부터 제2 방향(DR2) 타 측인 우측으로 기울어진 제2 사선 방향으로 연장된 형상을 가질 수 있다. 제3 발광 그룹(EMG3)과 제4 발광 그룹(EMG4)의 발광 소자(ED)들은 각각 상기 제2 사선 방향으로 배열될 수 있다.
이와 유사하게, 제5 발광 그룹(EMG5)과 제6 발광 그룹(EMG6)은 제3 발광 그룹(EMG3) 및 제4 발광 그룹(EMG4)과 제1 방향(DR1)으로 이격되고, 각 화소(PX)의 우하측에서 한 쌍을 이루어 배치될 수 있다. 제5 발광 그룹(EMG5)과 제6 발광 그룹(EMG6)의 제1 전극(E1)들은 제2 개구부(OP2)와 부분적으로 중첩할 수 있다. 제5 발광 그룹(EMG5)과 제6 발광 그룹(EMG6)의 제2 전극(E2)들은 상기 제1 사선 방향으로 연장된 형상을 가질 수 있고, 제5 발광 그룹(EMG5)과 제6 발광 그룹(EMG6)의 발광 소자(ED)들은 각각 상기 제1 사선 방향으로 배열될 수 있다.
제7 발광 그룹(EMG7)과 제8 발광 그룹(EMG8)은 제5 발광 그룹(EMG5) 및 제6 발광 그룹(EMG6)과 제2 방향(DR2)으로 이격되고, 각 화소(PX)의 좌하측에서 한 쌍을 이루어 배치될 수 있다. 제7 발광 그룹(EMG7)과 제8 발광 그룹(EMG8)의 제1 전극(E1)들은 제3 개구부(OP3)와 부분적으로 중첩할 수 있다. 제7 발광 그룹(EMG7)과 제8 발광 그룹(EMG8)의 제2 전극(E2)들은 상기 제2 사선 방향으로 연장된 형상을 가질 수 있고, 제7 발광 그룹(EMG7)과 제8 발광 그룹(EMG8)의 발광 소자(ED)들은 각각 상기 제2 사선 방향으로 배열될 수 있다.
한 쌍의 발광 그룹(EMG)들에 위치한 서로 다른 발광 소자(ED)들은 상술한 바와 같이 어느 한 발광 그룹(EMG)에 연결된 제2 연결 전극(CNE2)과 다른 발광 그룹(EMG)에 연결된 제1 연결 전극(CNE1)을 통해 전기적으로 연결될 수 있다. 서로 다른 쌍의 발광 그룹(EMG)들에 위치한 서로 다른 발광 소자(ED)들도 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)이 제1 개구부(OP1)에 위치한 제2 컨택홀(CTE)을 통해 접촉함으로써 서로 전기적으로 연결될 수 있다.
예를 들어, 제2 발광 그룹(EMG2)의 발광 소자(ED)들은 제1 단부가 제1 전극부(CN1) 또는 제3 전극부(CN3)와 접촉하고, 제2 단부가 제4 전극부(CN4)와 접촉할 수 있다. 제3 발광 그룹(EMG3)의 발광 소자(ED)들은 제1 단부가 제2 전극부(CN2) 또는 제3 전극부(CN3)와 접촉하고, 제2 단부가 제5 전극부(CN5)와 접촉할 수 있다. 제2 발광 그룹(EMG2)과 제3 발광 그룹(EMG3)의 제1 전극(E1)들은 사다리꼴 형상의 제1 개구부(OP1)와 중첩하고, 제1 개구부(OP1)에는 제2 컨택홀(CTE)이 형성될 수 있다. 제4 전극부(CN4)는 제1 개구부(OP1)에서 제2 방향(DR2)으로 연장된 형상의 전극 연장부(CNP)를 포함하고, 제2 전극부(CN2)는 제1 개구부(OP1)에서 제2 방향(DR2)으로 연장된 형상의 전극 돌출부(CNS)를 포함할 수 있다. 제4 전극부(CN4)의 전극 연장부(CNP)는 제2 컨택홀(CTE)을 통해 제2 전극부(CN2)의 전극 돌출부(CNS)와 접촉할 수 있고, 제2 발광 그룹(EMG2)의 발광 소자(ED)들은 제3 발광 그룹(EMG3)의 발광 소자(ED)들과 전기적으로 연결될 수 있다. 도면으로 도시하지 않았으나, 다른 발광 그룹(EMG)들의 발광 소자(ED)들 간의 전기적 연결은 다른 도면들 및 도 24를 참조하여 상술한 바와 동일한 바, 자세한 설명은 생략하기로 한다.
도 25는 다른 실시예에 따른 표시 장치의 일 화소에서 전극들과 개구부 및 발광 소자들의 상대적인 배치를 나타내는 평면도이다. 도 26은 도 25의 표시 장치에서 일부 발광 소자 그룹들과 연결 전극의 상대적인 배치를 나타내는 평면도이다. 도 25에서는 도 23과 유사하게 각 발광 그룹(EMG)들의 전극(E1, E2) 및 발광 소자(ED)들과 개구부(OP)의 평면 형상을 도시하고 있고, 도 26에서는 도 24와 유사하게 서로 다른 발광 그룹(EMG)들의 발광 소자(ED)들 사이에 배치된 연결 전극(CNE)들의 배치를 도시하고 있다.
도 25 및 도 26을 참조하면, 일 실시예에 따른 표시 장치(10_5)는 각 전극(E1, E2)들이 중심부를 기준으로 제1 방향(DR1) 및 제2 방향(DR2) 양측으로 각각 돌출된 형상을 가질 수 있다. 각 전극(E1, E2)들은 평면도 상 십자 형상(+)을 가질 수 있고, 각 발광 그룹(EMG)의 발광 소자(ED)들은 제2 전극(E2)의 외측을 둘러싸며 제1 전극(E1) 상에 배치될 수 있다. 하나의 제1 전극(E1)과 제2 전극(E2), 및 복수의 발광 소자(ED)들은 하나의 발광 그룹(EMG)을 형성할 수 있고, 각 화소(PX)에는 십자 형상의 전극(E1, E2)을 포함한 복수의 발광 그룹(EMG)들이 배치될 수 있다. 도 23의 실시예에서는 5개의 발광 그룹(EMG)들이 배치된 것이 예시되어 있다.
제1 발광 그룹(EMG1)은 각 화소(PX)의 좌상측에 배치되고, 제2 발광 그룹(EMG2)은 제1 발광 그룹(EMG1)과 제2 방향(DR2)으로 이격되어 각 화소(PX)의 우상측에 배치될 수 있다. 제3 발광 그룹(EMG3)은 각 화소(PX)의 중심부에 배치되고, 제4 발광 그룹(EMG4)과 제5 발광 그룹(EMG5)은 각각 제1 발광 그룹(EMG1) 및 제2 발광 그룹(EMG2)과 제1 방향(DR1)으로 이격될 수 있다. 본 실시예에 따른 표시 장치(10_5)는 제1 전극(E1)과 제2 전극(E2)이 십자 형상을 가짐에 따라 발광 소자(ED)들이 제2 전극(E2)의 측변을 둘러싸게 배치될 수 있도록 제1 절연층(PAS1)의 개구부(OP) 및 연결 전극(CNE)들의 배치가 설계될 수 있다.
예를 들어, 제1 절연층(PAS1)은 각 제1 전극(E1) 상면 일부와 서로 이격된 제1 전극(E1)들 사이의 영역을 개구하는 개구부(OP)를 포함할 수 있다. 개구부(OP)는 제2 전극(E2)의 외측변을 둘러싸며 십자 형상으로 제1 전극(E1)의 상면 일부를 노출하는 복수의 제1 메인 홀(OM1)과, 서로 다른 제1 메인 홀(OM1)들을 연결하는 복수의 홀 연결부(OC1, OC2)들을 포함할 수 있다. 복수의 제1 메인 홀(OM1)들과 이들을 연결하는 홀 연결부(OC1, OC2)들은 실질적으로 서로 일체화되어 하나의 개구부(OP)를 형성할 수 있다.
복수의 제1 메인 홀(OM1)들은 제1 전극(E1) 및 제2 전극(E2)의 형상에 대응하여, 제2 전극(E2)의 외측변들을 둘러싸는 형상을 가질 수 있다. 각 제1 메인 홀(OM1)들은 제1 전극(E1)들과 중첩하도록 배치되며, 복수의 제1 메인 홀(OM1)들은 서로 이격될 수 있다. 제1 절연층(PAS1)은 제1 메인 홀(OM1)이 둘러싸는 부분에 위치한 절연 패턴부(IP)를 포함할 수 있고, 각 절연 패턴부(IP)들은 제1 전극(E1) 및 제2 전극(E2) 사이에 배치될 수 있다. 각 절연 패턴부(IP)들은 제2 전극(E2)과 유사하게 평면도 상 십자 형상을 가질 수 있다. 복수의 발광 소자(ED)들은 제1 메인 홀(OM1) 내에 배치되어 제2 전극(E2)의 측변들을 둘러싸도록 배치되며, 절연 패턴부(IP)들의 측벽와 접할 수 있다.
제1 홀 연결부(OC1)는 제2 방향(DR2)으로 이격된 제1 메인 홀(OM1)들을 연결할 수 있다. 어느 한 제1 홀 연결부(OC1)는 제1 발광 그룹(EMG1)과 제2 발광 그룹(EMG2)의 제1 전극(E1) 상에 배치된 제1 메인 홀(OM1)들을 연결하고, 다른 제1 홀 연결부(OC1)는 제4 발광 그룹(EMG4)과 제5 발광 그룹(EMG5)의 제1 전극(E1) 상에 배치된 제1 메인 홀(OM1)들을 연결할 수 있다. 제1 홀 연결부(OC1)들은 제2 방향(DR2)으로 연장된 형상을 가질 수 있다.
제2 홀 연결부(OC2)는 화소(PX)의 중심부에 위치한 제1 메인 홀(OM1)과 다른 제1 메인 홀(OM1) 중 일부를 연결할 수 있다. 어느 한 제2 홀 연결부(OC2)는 제2 발광 그룹(EMG2)과 제3 발광 그룹(EMG3)의 제1 전극(E1) 상에 배치된 제1 메인 홀(OM1)들을 연결하고, 다른 제2 홀 연결부(OC2)는 제3 발광 그룹(EMG3)과 제4 발광 그룹(EMG4)의 제1 전극(E1) 상에 배치된 제1 메인 홀(OM1)들을 연결할 수 있다. 제2 홀 연결부(OC2)들은 제2 방향(DR2)으로 연장되다가 제1 방향(DR1)으로 절곡된 형상을 가질 수 있다.
서로 이격된 발광 그룹(EMG)들의 발광 소자(ED)들은 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)이 서로 접촉하여 전기적으로 연결될 수 있다. 서로 다른 발광 그룹(EMG)에 연결된 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 홀 연결부(OC1, OC2)에 형성된 제2 컨택홀(CTE)을 통해 상호 접촉할 수 있다.
예를 들어, 제1 발광 그룹(EMG1)의 발광 소자(ED)들은 제1 단부가 제1 전극부(CN1)와 접촉하고, 제2 단부가 제4 전극부(CN4)와 접촉할 수 있다. 제1 전극부(CN1)는 일정 폭을 갖고 제1 전극(E1)의 외측변을 따라 연장된 형상을 가질 수 있다. 즉, 제1 전극부(CN1)는 제2 전극(E2)의 외측변을 둘러싸는 형상을 가지며, 평면도 상 제1 메인 홀(OM1)과 유사한 형상을 가질 수 있다. 제4 전극부(CN4)는 평면도 상 제1 전극(E1)과 유사하게 십자 형상을 가질 수 있고, 제2 전극(E2) 및 복수의 발광 소자(ED)들을 커버할 수 있는 형상을 가질 수 있다.
제2 발광 그룹(EMG2)의 발광 소자(ED)들은 제1 단부가 제2 전극부(CN2)와 접촉하고, 제2 단부가 제5 전극부(CN5)와 접촉할 수 있다. 제2 전극부(CN2)는 제1 전극부(CN1)와 유사한 형상을 갖고, 제5 전극부(CN5)는 제4 전극부(CN4)와 유사한 형상을 가질 수 있다.
제1 발광 그룹(EMG1)과 제2 발광 그룹(EMG2)의 제1 전극(E1)들은 개구부(OP)의 제1 홀 연결부(OC1)에 부분적으로 중첩할 수 있고, 제1 홀 연결부(OC1)에는 제2 컨택홀(CTE)이 형성될 수 있다. 제4 전극부(CN4)는 제1 홀 연결부(OC1)에서 제2 방향(DR2)으로 연장된 형상의 전극 연장부(CNP)를 포함하고, 제2 전극부(CN2)는 제1 홀 연결부(OC1)에서 제2 방향(DR2)으로 연장된 형상의 전극 돌출부(CNS)를 포함할 수 있다. 제4 전극부(CN4)의 전극 연장부(CNP)는 제2 컨택홀(CTE)을 통해 제2 전극부(CN2)의 전극 돌출부(CNS)와 접촉할 수 있고, 제1 발광 그룹(EMG1)의 발광 소자(ED)들은 제2 발광 그룹(EMG2)의 발광 소자(ED)들과 전기적으로 연결될 수 있다. 도면으로 도시하지 않았으나, 다른 발광 그룹(EMG)들의 발광 소자(ED)들 간의 전기적 연결은 다른 도면들 및 도 26을 참조하여 상술한 바와 동일한 바, 자세한 설명은 생략하기로 한다.
도 27은 다른 실시예에 따른 표시 장치의 일 화소에서 전극들과 개구부 및 발광 소자들의 상대적인 배치를 나타내는 평면도이다. 도 28은 도 27의 표시 장치에서 일부 발광 소자 그룹들과 연결 전극의 상대적인 배치를 나타내는 평면도이다. 도 27에서는 도 23과 유사하게 각 발광 그룹(EMG)들의 전극(E1, E2) 및 발광 소자(ED)들과 개구부(OP)의 평면 형상을 도시하고 있고, 도 28에서는 도 24와 유사하게 서로 다른 발광 그룹(EMG)들의 발광 소자(ED)들 사이에 배치된 연결 전극(CNE)들의 배치를 도시하고 있다.
도 27 및 도 28을 참조하면, 일 실시예에 따른 표시 장치(10_6)는 각 전극(E1, E2)들이 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 측변들을 포함한 사각형 형상을 가질 수 있다. 각 발광 그룹(EMG)의 발광 소자(ED)들은 제2 전극(E2)의 외측을 둘러싸며 제1 전극(E1) 상에 배치될 수 있다. 하나의 제1 전극(E1)과 제2 전극(E2), 및 복수의 발광 소자(ED)들은 하나의 발광 그룹(EMG)을 형성할 수 있고, 각 화소(PX)에는 사각형 형상의 전극(E1, E2)을 포함한 복수의 발광 그룹(EMG)들이 배치될 수 있다. 본 실시예는 전극(E1, E2)들의 형상이 실질적으로 도 2의 실시예와 유사하되, 개구부(OP)의 형상이 달라 발광 소자(ED)들이 제2 전극(E2)을 둘러싸도록 배치된 점에서 차이가 있다. 도 25의 실시예에서는 4개의 발광 그룹(EMG)들이 배치된 것이 예시되어 있다.
제1 발광 그룹(EMG1)은 각 화소(PX)의 좌상측에 배치되고, 제2 발광 그룹(EMG2)은 제1 발광 그룹(EMG1)과 제2 방향(DR2)으로 이격되어 각 화소(PX)의 우상측에 배치될 수 있다. 제3 발광 그룹(EMG3)과 제4 발광 그룹(EMG4)은 각각 제2 발광 그룹(EMG2) 및 제1 발광 그룹(EMG1)과 제1 방향(DR1)으로 이격될 수 있다. 본 실시예에 따른 표시 장치(10_6)는 도 23의 실시예와 유사하게 개구부(OP)가 제2 전극(E2)의 측변을 둘러싸도록 형성되며, 제1 전극(E1)과 제2 전극(E2) 사이에는 각각 절연 패턴부(IP)들이 배치될 수 있다. 발광 소자(ED)들이 제2 전극(E2)의 측변을 둘러싸게 배치될 수 있도록 제1 절연층(PAS1)의 개구부(OP) 및 연결 전극(CNE)들의 배치가 설계될 수 있다.
예를 들어, 제1 절연층(PAS1)은 각 제1 전극(E1) 상면 일부와 서로 이격된 제1 전극(E1)들 사이의 영역을 개구하는 개구부(OP)를 포함할 수 있다. 개구부(OP)는 제2 전극(E2)의 외측변을 둘러싸도록 형성되며, 제1 절연층(PAS1)은 개구부(OP)가 둘러싸며 제1 전극(E1)과 제2 전극(E2) 사이에 배치된 절연 패턴부(IP)들을 포함할 수 있다. 각 절연 패턴부(IP)들은 제2 전극(E2)과 유사하게 평면도 상 사각형 형상을 가질 수 있고, 서로 이격되어 배치될 수 있다. 복수의 발광 소자(ED)들은 개구부(OP) 내에 배치되어 제2 전극(E2)의 측변들을 둘러싸도록 배치되며, 절연 패턴부(IP)들의 측벽와 접할 수 있다.
서로 이격된 발광 그룹(EMG)들의 발광 소자(ED)들은 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)이 서로 접촉하여 전기적으로 연결될 수 있다. 서로 다른 발광 그룹(EMG)에 연결된 제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 개구부(OP)에 형성된 제2 컨택홀(CTE)을 통해 상호 접촉할 수 있다.
예를 들어, 제1 발광 그룹(EMG1)의 발광 소자(ED)들은 제1 단부가 제1 전극부(CN1)와 접촉하고, 제2 단부가 제4 전극부(CN4)와 접촉할 수 있다. 제1 전극부(CN1)는 일정 폭을 갖고 제1 전극(E1)의 외측변을 따라 연장된 형상을 가질 수 있다. 즉, 제1 전극부(CN1)는 제2 전극(E2)의 외측변을 둘러싸는 형상을 가지며, 평면도 상 각진 폐곡선의 형상을 가질 수 있다. 제4 전극부(CN4)는 평면도 상 제1 전극(E1)과 유사하게 사각형 형상을 가질 수 있고, 제2 전극(E2) 및 복수의 발광 소자(ED)들을 커버할 수 있는 형상을 가질 수 있다.
제2 발광 그룹(EMG2)의 발광 소자(ED)들은 제1 단부가 제2 전극부(CN2)와 접촉하고, 제2 단부가 제5 전극부(CN5)와 접촉할 수 있다. 제2 전극부(CN2)는 제1 전극부(CN1)와 유사한 형상을 갖고, 제5 전극부(CN5)는 제4 전극부(CN4)와 유사한 형상을 가질 수 있다.
제1 발광 그룹(EMG1)과 제2 발광 그룹(EMG2) 사이의 개구부(OP)에는 제2 컨택홀(CTE)이 형성될 수 있다. 제4 전극부(CN4)는 제2 방향(DR2)으로 연장된 형상의 전극 연장부(CNP)를 포함하고, 제2 전극부(CN2)는 제2 방향(DR2)으로 연장된 형상의 전극 돌출부(CNS)를 포함할 수 있다. 제4 전극부(CN4)의 전극 연장부(CNP)는 제2 컨택홀(CTE)을 통해 제2 전극부(CN2)의 전극 돌출부(CNS)와 접촉할 수 있고, 제1 발광 그룹(EMG1)의 발광 소자(ED)들은 제2 발광 그룹(EMG2)의 발광 소자(ED)들과 전기적으로 연결될 수 있다. 도면으로 도시하지 않았으나, 다른 발광 그룹(EMG)들의 발광 소자(ED)들 간의 전기적 연결은 다른 도면들을 참조하여 상술한 바와 동일한 바, 자세한 설명은 생략하기로 한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
E1, E2, E3, E4: 전극
BNL: 뱅크층
PAS1, PAS2: 제1 및 제2 절연층
OP: 개구부
ED: 발광 소자
CNE: 연결 전극

Claims (20)

  1. 기판 상에 서로 이격되어 배치된 제1 서브 전극과 제2 서브 전극을 포함하는 제1 전극들;
    상기 기판 상에 배치되며 상기 제1 전극의 상면 일부를 노출하는 개구부들을 포함하는 제1 절연층;
    상기 제1 절연층 상에 배치되며 상기 제1 전극들과 중첩하도록 배치된 복수의 제2 전극들;
    상기 개구부들 내에서 상기 제1 전극들 상에 배치된 복수의 발광 소자들;
    상기 개구부 내에 배치되어 상기 발광 소자들의 제1 단부 및 상기 제1 전극과 접촉하는 복수의 제1 연결 전극들;
    상기 개구부 내에 배치되어 상기 발광 소자들을 둘러싸는 제2 절연층; 및
    상기 제2 전극 및 상기 제2 절연층 상에 배치되어 상기 제2 전극과 상기 발광 소자들의 제2 단부와 접촉하는 복수의 제2 연결 전극들을 포함하고,
    상기 제1 연결 전극은 상기 제1 서브 전극 상에 배치된 제1 발광 소자와 접촉하는 제1 전극부, 및 상기 제2 서브 전극 상에 배치된 제2 발광 소자와 접촉하는 제2 전극부를 포함하고,
    상기 제2 연결 전극은 상기 제1 발광 소자 및 상기 제2 절연층을 관통하는 제1 컨택홀을 통해 상기 제2 전극부와 접촉하는 제3 전극부, 및 상기 제2 발광 소자와 접촉하는 제4 전극부를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 개구부는 상기 제1 서브 전극과 상기 제2 서브 전극과 각각 부분적으로 중첩하는 제1 개구부를 포함하고,
    상기 제1 컨택홀은 상기 제1 개구부 내에 배치된 표시 장치.
  3. 제2 항에 있어서,
    상기 개구부는 상기 제1 개구부와 이격되고 상기 제1 서브 전극과 부분적으로 중첩하는 제2 개구부, 및 상기 제1 개구부와 이격되고 상기 제2 서브 전극과 부분적으로 중첩하는 제3 개구부를 더 포함하고,
    상기 제1 발광 소자는 일부가 상기 제1 개구부 내에 배치되고 다른 일부는 상기 제2 개구부 내에 배치되며,
    상기 제2 발광 소자는 일부가 상기 제1 개구부 내에 배치되고 다른 일부가 상기 제3 개구부 내에 배치된 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 연결 전극은 각각 상기 제2 개구부 및 상기 제3 개구부 내에 배치되어 상기 발광 소자들의 상기 제1 단부와 접촉하는 복수의 제5 전극부들을 더 포함하는 표시 장치.
  5. 제2 항에 있어서,
    상기 제1 전극부와 상기 제2 전극부는 각각 상기 제1 개구부 내에서 각각 상기 제1 서브 전극 및 상기 제2 서브 전극 상에 배치되고,
    상기 제2 전극부는 상기 제1 전극부보다 큰 폭을 갖고 일부분이 상기 제1 서브 전극과 상기 제2 서브 전극 사이 영역에 배치된 표시 장치.
  6. 제2 항에 있어서,
    상기 제1 전극부와 상기 제2 전극부는 상기 제2 절연층 하부에서 서로 이격되어 배치되고,
    상기 제3 전극부와 상기 제4 전극부는 상기 제2 절연층 상에서 서로 이격되어 배치된 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 절연층은 상기 개구부들 사이에 위치하며 상기 제1 전극과 상기 제2 전극 사이에 배치된 복수의 절연 패턴부들을 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 발광 소자는 일 방향으로 연장된 형상을 갖고, 측면이 상기 절연 패턴부의 측면과 접하도록 배치된 표시 장치.
  9. 제8 항에 있어서,
    상기 발광 소자는 제1 반도체층, 상기 제1 반도체층 상에 배치된 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 발광층, 및 적어도 발광층의 외면을 둘러싸는 절연막을 포함하고,
    상기 발광 소자의 길이는 상기 절연막의 길이보다 긴 표시 장치.
  10. 제8 항에 있어서,
    상기 발광 소자의 길이는 상기 제1 절연층의 두께보다 작고, 상기 제2 절연층의 두께보다 큰 표시 장치.
  11. 제1 항에 있어서,
    상기 기판과 상기 제1 전극들 사이에 배치된 비아층; 및
    상기 비아층과 상기 기판 사이에 배치된 도전 패턴과 전압 배선을 더 포함하고,
    상기 제1 서브 전극은 상기 비아층을 관통하는 제2 컨택홀을 통해 상기 도전 패턴과 접촉하고,
    상기 제4 전극부는 상기 비아층을 관통하는 제3 컨택홀을 통해 상기 전압 배선과 접촉하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제1 절연층 상에 배치되어 상기 발광 소자들이 배치된 영역을 둘러싸는 뱅크층을 더 포함하고,
    상기 제2 컨택홀과 상기 제3 컨택홀은 각각 상기 뱅크층의 외곽에 배치된 표시 장치.
  13. 제12 항에 있어서,
    상기 제4 전극부는 일부분이 상기 뱅크층 상에 배치된 표시 장치.
  14. 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 배열된 복수의 화소들;
    상기 화소 내에 서로 이격되어 배치된 복수의 서브 전극들을 포함하는 제1 전극들;
    상기 제1 전극과 부분적으로 중첩하는 복수의 개구부들을 포함하는 제1 절연층;
    상기 제1 절연층 상에서 상기 제1 전극과 중첩하도록 배치된 복수의 제2 전극들;
    상기 개구부 내에 배치되어 상기 제2 전극의 적어도 일 측변을 따라 배치된 복수의 발광 소자들;
    상기 개구부 내에서 적어도 일부분이 상기 제1 전극 상에 배치되고 상기 발광 소자들과 접촉하는 복수의 제1 연결 전극들; 및
    상기 제2 전극 상에 배치되며 상기 발광 소자들 중 일부를 덮도록 배치된 복수의 제2 연결 전극들을 포함하고,
    상기 개구부는 서로 이격된 상기 제1 전극들과 부분적으로 중첩하는 제1 개구부를 포함하고,
    상기 제1 연결 전극은 상기 제1 개구부 내에서 제1 서브 전극 상에 배치된 제1 전극부, 및 상기 제1 개구부 내에서 제2 서브 전극 상에 배치된 제2 전극부를 포함하고,
    상기 제2 연결 전극은 상기 제1 서브 전극 상에 배치된 상기 제2 전극 및 제1 발광 소자들을 덮는 제3 전극부, 및 상기 제2 서브 전극 상에 배치된 상기 제2 전극 및 제2 발광 소자들을 덮는 제4 전극부를 포함하고,
    상기 제3 전극부와 상기 제2 전극부는 상기 제1 개구부 내에서 서로 접촉하는 표시 장치.
  15. 제14 항에 있어서,
    상기 개구부는 제1 서브 전극 상에 배치된 상기 제2 전극을 사이에 두고 상기 제1 개구부와 이격된 제2 개구부, 및 제2 서브 전극 상에 배치된 상기 제2 전극을 사이에 두고 상기 제1 개구부와 이격된 제3 개구부를 더 포함하고,
    상기 제1 발광 소자는 상기 제1 개구부 및 상기 제2 개구부 내에 배치되고,
    상기 제2 발광 소자는 상기 제1 개구부 및 상기 제3 개구부 내에 배치된 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 개구부, 제2 개구부 및 제3 개구부는 상기 제1 방향으로 연장된 형상을 갖되, 상기 제1 개구부의 상기 제2 방향으로 측정된 폭은 상기 제2 개구부 및 상기 제3 개구부의 폭보다 크고,
    상기 복수의 제1 발광 소자들 및 상기 제2 발광 소자들은 각각 서로 다른 상기 제2 전극의 양 측변에 인접하여 배치된 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 전극들 사이의 간격은 상기 제2 전극들 사이의 간격보다 작은 표시 장치.
  18. 제14 항에 있어서,
    상기 제1 전극과 상기 제2 전극은 각각 상기 제1 방향 및 상기 제2 방향 사이의 사선 방향으로 연장된 형상을 갖고,
    복수의 상기 발광 소자들 각각은 상기 사선 방향으로 배열된 표시 장치.
  19. 제14 항에 있어서,
    상기 제1 전극과 상기 제2 전극은 각각 중심부를 기준으로 상기 제1 방향 양측 및 상기 제2 방향 양측이 돌출된 형상을 갖고,
    상기 개구부는 상기 제2 전극들 각각을 둘러싸는 메인 홀들, 및 상기 메인 홀들을 연결하는 홀 연결부들을 포함하며,
    상기 제3 전극부와 상기 제2 전극부는 상기 홀 연결부들 내에서 일부분이 서로 중첩하도록 배치된 표시 장치.
  20. 제14 항에 있어서,
    상기 제1 전극과 상기 제2 전극은 각각 상기 제1 방향 및 상기 제2 방향으로 연장된 측변들을 포함한 형상을 갖고,
    상기 개구부는 상기 제2 전극들 각각을 둘러싸도록 배치되며,
    상기 발광 소자들은 상기 제2 전극의 측변들을 둘러싸도록 배치된 표시 장치.
KR1020210154706A 2021-11-11 2021-11-11 표시 장치 KR20230069286A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210154706A KR20230069286A (ko) 2021-11-11 2021-11-11 표시 장치
US17/979,888 US20230145007A1 (en) 2021-11-11 2022-11-03 Display device
PCT/KR2022/017541 WO2023085764A1 (ko) 2021-11-11 2022-11-09 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210154706A KR20230069286A (ko) 2021-11-11 2021-11-11 표시 장치

Publications (1)

Publication Number Publication Date
KR20230069286A true KR20230069286A (ko) 2023-05-19

Family

ID=86229190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210154706A KR20230069286A (ko) 2021-11-11 2021-11-11 표시 장치

Country Status (3)

Country Link
US (1) US20230145007A1 (ko)
KR (1) KR20230069286A (ko)
WO (1) WO2023085764A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10643981B2 (en) * 2014-10-31 2020-05-05 eLux, Inc. Emissive display substrate for surface mount micro-LED fluidic assembly
CN106941108B (zh) * 2017-05-23 2019-09-17 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法
KR20200088959A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
KR20210025144A (ko) * 2019-08-26 2021-03-09 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
KR20210116833A (ko) * 2020-03-17 2021-09-28 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
WO2023085764A1 (ko) 2023-05-19
US20230145007A1 (en) 2023-05-11

Similar Documents

Publication Publication Date Title
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
KR20220021949A (ko) 표시 장치
KR20210143969A (ko) 표시 장치
KR20220025986A (ko) 표시 장치
KR20210104392A (ko) 표시 장치
KR20220058761A (ko) 표시 장치
KR20220037017A (ko) 표시 장치 및 이의 제조 방법
KR20230069286A (ko) 표시 장치
CN219979570U (zh) 显示装置
KR20230128179A (ko) 표시 장치
KR20220170386A (ko) 표시 장치
KR20230142012A (ko) 표시 장치
KR20240050554A (ko) 표시 장치
TW202329485A (zh) 發光元件以及包含其之顯示裝置
KR20230121656A (ko) 표시 장치
KR20230054532A (ko) 표시 장치
KR20230142010A (ko) 표시 장치
KR20220083901A (ko) 표시 장치
KR20230014038A (ko) 표시 장치
KR20230120152A (ko) 표시 장치
KR20230097282A (ko) 표시 장치
KR20230136819A (ko) 표시 장치 및 이의 제조 방법
KR20220153140A (ko) 표시 장치
KR20230132031A (ko) 표시 장치 및 이의 제조 방법
KR20230102038A (ko) 표시 장치