KR20230050499A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20230050499A
KR20230050499A KR1020210132910A KR20210132910A KR20230050499A KR 20230050499 A KR20230050499 A KR 20230050499A KR 1020210132910 A KR1020210132910 A KR 1020210132910A KR 20210132910 A KR20210132910 A KR 20210132910A KR 20230050499 A KR20230050499 A KR 20230050499A
Authority
KR
South Korea
Prior art keywords
layer
support
folding
fibers
electronic device
Prior art date
Application number
KR1020210132910A
Other languages
English (en)
Inventor
히로츠구 키시모토
구다솜
안성국
이용혁
정철호
조현준
한소라
홍승균
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210132910A priority Critical patent/KR20230050499A/ko
Priority to US17/960,417 priority patent/US20230114397A1/en
Priority to CN202222639792.XU priority patent/CN219246300U/zh
Priority to CN202211225418.3A priority patent/CN115953945A/zh
Publication of KR20230050499A publication Critical patent/KR20230050499A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H05K5/0217—Mechanical details of casings
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0266—Details of the structure or mounting of specific components for a display module assembly
    • H04M1/0268—Details of the structure or mounting of specific components for a display module assembly including a flexible display panel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/14—Layered products comprising a layer of metal next to a fibrous or filamentary layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/266—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by an apertured layer, the apertures going through the whole thickness of the layer, e.g. expanded metal, perforated layer, slit layer regular cells B32B3/12
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/02—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by structural features of a fibrous or filamentary layer
    • B32B5/12—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by structural features of a fibrous or filamentary layer characterised by the relative arrangement of fibres or filaments of different layers, e.g. the fibres or filaments being parallel or perpendicular to each other
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K7/00—Use of ingredients characterised by shape
    • C08K7/02—Fibres or whiskers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K7/00—Use of ingredients characterised by shape
    • C08K7/02—Fibres or whiskers
    • C08K7/04—Fibres or whiskers inorganic
    • C08K7/06—Elements
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K7/00—Use of ingredients characterised by shape
    • C08K7/02—Fibres or whiskers
    • C08K7/04—Fibres or whiskers inorganic
    • C08K7/14—Glass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/0206—Portable telephones comprising a plurality of mechanically joined movable body parts, e.g. hinged housings
    • H04M1/0208—Portable telephones comprising a plurality of mechanically joined movable body parts, e.g. hinged housings characterized by the relative motions of the body parts
    • H04M1/0214—Foldable telephones, i.e. with body parts pivoting to an open position around an axis parallel to the plane they define in closed position
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0054—Casings specially adapted for display applications
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2262/00—Composition or structural features of fibres which form a fibrous or filamentary layer or are present as additives
    • B32B2262/02—Synthetic macromolecular fibres
    • B32B2262/0261—Polyamide fibres
    • B32B2262/0269—Aromatic polyamide fibres
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/208—Touch screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실싱에 따른 전자 장치는 일 방향으로 연장되는 폴딩축을 기준으로 폴딩되는 폴딩 영역, 및 폴딩 영역을 사이에 두고 서로 이격된 제1 비폴딩 영역 및 제2 비폴딩 영역을 포함하는 표시패널, 및 표시패널 아래에 배치된 하측부재를 포함하고, 하측부재는 표시패널 아래에 배치되고, 제1 비폴딩 영역에 중첩하는 제1 지지부분, 및 제2 비폴딩 영역에 중첩하는 제2 지지부분을 포함하는 지지층, 및 표시패널 아래에 배치되고, 제1 지지부분 및 상기 제2 지지부분에 대응하는 디지타이저를 포함하고, 제1 지지부분 및 상기 제2 지지부분은 각각 독립적으로 아라미드 섬유를 포함하거나, 또는 탄소 섬유 및 유리 섬유를 포함하는 강화 섬유를 포함한다.

Description

전자 장치{DISPLAY DEVICE}
본 발명은 전자 장치에 관한 것으로, 좀 더 상세히 폴딩 가능한 전자 장치에 관한 것이다.
사용자에게 영상을 제공하는 스마트 폰, 디지털 카메라, 노트북 컴퓨터, 내비게이션, 및 스마트 텔레비젼 등의 전자 기기는 영상을 표시하기 위한 전자 장치를 포함한다. 전자 장치는 영상을 생성하고, 표시 화면을 통해 사용자에게 영상을 제공한다.
최근 전자 장치의 기술 발달과 함께 다양한 형태의 전자 장치가 개발되고, 있다. 예를 들어, 곡면 형태로 변형되거나, 접히거나 말릴 수 있는 다양한 플렉서블 전자 장치들이 개발되고 있다. 형상이 다양하게 변형될 수 있는 플렉서블 전자 장치들은 휴대가 용이하고, 사용자의 편의성을 향상시킨다.
플렉서블 전자 장치들 중 폴더블 전자 장치는 일 방향으로 연장하는 폴딩축을 기준으로 폴딩되는 표시 모듈을 포함한다. 표시 모듈은 폴딩축을 중심으로 폴딩되거나 펄쳐진다.
본 발명의 목적은, 디지타이저 모듈의 구동에 적합한 지지층을 구비하는 폴더블 전자 장치를 제공하는데 있다.
본 발명의 일 실시예에 따른 전자 장치는 일 방향으로 연장되는 폴딩축을 기준으로 폴딩되는 폴딩 영역, 및 상기 폴딩 영역을 사이에 두고 서로 이격된 제1 비폴딩 영역 및 제2 비폴딩 영역을 포함하는 표시패널, 및 상기 표시패널 아래에 배치된 하측부재를 포함하고, 상기 하측부재는 상기 표시패널 아래에 배치되고, 상기 제1 비폴딩 영역에 중첩하는 제1 지지부분, 및 상기 제2 비폴딩 영역에 중첩하는 제2 지지부분을 포함하는 지지층, 및 상기 표시패널 아래에 배치되고, 상기 제1 지지부분 및 상기 제2 지지부분에 대응하는 디지타이저를 포함하고, 상기 제1 지지부분 및 상기 제2 지지부분은 각각 독립적으로 아라미드 섬유를 포함하거나, 또는 탄소 섬유 및 유리 섬유를 포함하는 강화 섬유를 포함한다.
상기 강화 섬유는 상기 일 방향으로 연장된 복수의 제1 섬유, 및 상기 복수의 제1 섬유와 평면상에서 교차하도록 연장된 복수의 제2 섬유를 포함할 수 있다.
상기 지지층은 상기 강화 섬유의 배열 방향이 상이한 복수의 서브 지지층을 포함하고, 상기 복수의 서브 지지층은 두께 방향을 따라 순차적으로 적층될 수 있다.
상기 복수의 서브 지지층은 상기 일 방향과 나란하게 배열되는 복수의 제1 섬유를 포함하는 제1 서브 지지층, 및 상기 일 방향과 수직하는 방향과 나란하게 배열되는 복수의 제2 섬유를 포함하는 제2 서브 지지층을 포함할 수 있다.
상기 제1 지지부분 및 상기 제2 지지부분 각각은 상기 강화 섬유가 분산되는 매트릭스부를 더 포함할 수 있다.
상기 지지층은 상기 폴딩 영역에 대응하고, 상기 제1 지지부분과 상기 제2 지지부분 사이에 배치되며, 복수의 개구부들이 정의된 폴딩부분을 더 포함할 수 있다.
상기 폴딩부분은 상기 강화 섬유를 포함할 수 있다.
상기 폴딩부분은 금속을 포함할 수 있다.
상기 디지타이저는 상기 표시패널 및 상기 지지층 사이에 배치될 수 있다.
상기 디지타이저는 상기 지지층 아래에 배치될 수 있다.
상기 디지타이저는 상기 제1 지지부분에 대응하는 제1 감지영역을 구비한 제1 디지타이저, 및 상기 제2 지지부분에 대응하는 대응하는 제2 감지영역을 구비하고, 상기 제1 디지타이저와 이격된 제2 디지타이저를 할 수 있다.
상기 하측부재는 상기 디지타이저 아래에 배치된 전자기 차폐층, 및 상기 전자기 차폐층 아래에 배치된 하부 금속 플레이트를 더 포함할 수 있다.
상기 하측부재는 상기 지지층 아래에 배치되고, 상기 폴딩 영역, 상기 제1 비폴딩 영역, 및 상기 제2 비폴딩 영역에 중첩하는 커버층을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 일 방향으로 연장되는 폴딩축을 기준으로 폴딩되는 폴딩 영역, 및 상기 폴딩 영역을 사이에 두고 서로 이격된 제1 비폴딩 영역 및 제2 비폴딩 영역을 포함하는 표시패널, 및 상기 표시패널 아래에 배치된 하측부재를 포함하고, 상기 하측부재는 상기 표시패널 아래에 배치되고, 상기 제1 비폴딩 영역에 중첩하는 제1 지지부분, 및 상기 제2 비폴딩 영역에 중첩하는 제2 지지부분을 포함하는 지지층을 포함하고, 상기 제1 지지부분 및 상기 제2 지지부분은 각각 독립적으로 아라미드 섬유를 포함하거나, 또는 상기 아라미드 섬유, 탄소 섬유, 및 유리 섬유 중 적어도 두 개를 포함하는 강화 섬유를 포함한다.
상기 강화 섬유는 상기 일 방향으로 연장된 복수의 제1 섬유, 및 상기 복수의 제1 섬유와 평면상에서 교차하도록 연장된 복수의 제2 섬유를 포함할 수 있다.
상기 표시패널 및 상기 지지층 사이에 배치되는 디지타이저를 더 포함하고, 상기 디지타이저는 상기 제1 비폴딩 영역, 상기 폴딩 영역, 및 상기 제2 비폴딩 영역에 중첩할 수 있다.
상기 지지층 아래에 배치되는 디지타이저를 더 포함하고, 상기 디지타이저는 상기 제1 지지부분에 대응하는 제1 감지영역을 구비한 제1 디지타이저, 및 상기 제2 지지부분에 대응하는 대응하는 제2 감지영역을 구비하고, 상기 제1 디지타이저와 이격된 제2 디지타이저를 포함할 수 있다.
상기 지지층은 상기 폴딩 영역에 대응하고, 상기 제1 지지부분과 상기 제2 지지부분 사이에 배치되며, 복수의 개구부들이 정의된 폴딩부분을 더 포함할 수 있다.
상기 폴딩부분은 금속을 포함할 수 있다.
상기 폴딩부분은 상기 강화 섬유를 포함하고, 상기 제1 지지부분, 상기 제2 지지부분, 및 상기 폴딩부분은 일체의 형상을 가질 수 있다.
본 발명에 따르면, 지지층에 섬유 강화 복합재를 포함하여 가벼운 무게를 가지면서도 우수한 가요성 및 양호한 기계적 물성을 갖는 전자 장치를 제공할 수 있다.
또한, 본 발명에 따르면, 지지층이 아라미드 섬유를 포함하거나, 또는 탄소 섬유 및 유리 섬유를 포함하는 강화 섬유를 포함하여 디지타이저의 감도 및 안테나 효율이 증가되며, 전도성 이물 발생이 방지되므로 전자 장치의 효율 및 신뢰성이 개선될 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 전자 장치의 사시도들이다.
도 2a는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다.
도 2b는 본 발명의 일 실시예에 따른 전자 장치의 블록도이다.
도 3은 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 모듈의 일부 구성을 나타낸 단면도이다.
도 6은 본 발명의 일 실시예에 따른 전자 장치의 단면도이다.
도 7a는 본 발명의 일 실시예에 따른 지지층의 사시도이다.
도 7b는 본 발명의 일 실시예에 따른 지지층의 부분 평면도이다.
도 7c는 도 7b에 도시된 일부 개구부들의 확대도이다.
도 7d는 본 발명의 일 실시예에 따른 전자 장치의 부분 단면도이다.
도 7e는 본 발명의 일 실시예에 따른 지지층의 분해 사시도이다.
도 7f는 본 발명의 일 실시예에 따른 지지층의 부분 단면도이다.
도 7g는 본 발명의 일 실시예에 따른 전자 장치의 부분 단면도이다.
도 8a는 본 발명의 일 실시예에 따른 지지층의 사시도이다.
도 8b는 본 발명의 일 실시예에 따른 지지층의 부분 평면도이다.
도 8c는 본 발명의 일 실시예에 따른 전자 장치의 부분 단면도이다.
도 8d는 본 발명의 일 실시예에 따른 지지층의 분해 사시도이다.
도 9a는 본 발명의 일 실시예에 따른 지지층의 사시도이다.
도 9b는 본 발명의 일 실시예에 따른 전자 장치의 부분 단면도이다.
도 9c는 본 발명의 일 실시예에 따른 지지층의 분해 사시도이다.
도 10a는 본 발명의 일 실시예에 따른 디지타이저의 평면도이다.
도 10b는 본 발명의 일 실시예에 따른 디지타이저의 감지영역의 평면도이다.
도 10c는 본 발명의 일 실시예에 따른 디지타이저의 감지영역의 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안 된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 전자 장치(ED)의 사시도들이다. 도 1a는 전자 장치(ED)의 펼쳐진 상태(또는 언폴딩 상태)를, 도 1b는 전자 장치(ED)의 폴딩 상태를 도시하였다.
도 1a 및 도 1b를 참조하면, 본 발명의 실시예에 따른 전자 장치(ED)는 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)이 정의하는 표시면(DS)을 포함할 있다. 전자 장치(ED)는 표시면(DS)을 통해 이미지(IM)를 사용자에게 제공할 수 있다.
표시면(DS)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 이미지(IM)를 표시하고, 비표시 영역(NDA)은 이미지(IM)를 표시하지 않을 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 다만, 이에 제한되지 않고, 표시 영역(DA)의 형상과 비표시 영역(NDA)의 형상은 변형될 수 있다.
이하, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 실질적으로 수직하게 교차하는 방향은 제3 방향(DR3)으로 정의된다. 또한, 본 명세서에서 "평면 상에서"는 제3 방향(DR3)에서 바라본 상태로 정의될 수 있다.
전자 장치(ED)의 표시 영역(DA) 내에서는 센싱 영역(ED-SA)이 정의될 수 있다. 도 1a에는 하나의 센싱 영역(ED-SA)이 예시적으로 도시되었으나, 센싱 영역(ED-SA)의 개수가 이에 제한되는 것은 아니다. 센싱 영역(ED-SA)은 표시 영역(DA)의 일부분일 수 있다. 따라서, 전자 장치(ED)는 센싱 영역(ED-SA)을 통해 영상을 표시할 수 있다.
센싱 영역(ED-SA)과 중첩하는 영역에는 전자 모듈이 배치될 수 있다. 전자 모듈은 센싱 영역(ED-SA)을 통해 전달되는 외부 입력을 수신하거나, 센싱 영역(ED-SA)을 통해 출력을 제공할 수 있다. 예를 들어, 전자 모듈은 카메라 모듈, 근접 센서와 같이 거리를 측정하는 센서, 사용자의 신체의 일부(예, 지문, 홍채, 또는 얼굴)을 인식하는 센서, 또는 광을 출력하는 소형 램프일 수 있으며, 특별히 이에 제한되는 것은 아니다. 이하에서는, 센싱 영역(ED-SA)과 중첩하는 전자 모듈이 카메라 모듈인 것을 예로 들어 설명한다.
전자 장치(ED)는 폴딩 영역(FA) 및 복수 개의 비폴딩 영역들(NFA1, NFA2)을 포함할 수 있다. 비폴딩 영역들(NFA1, NFA2)은 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)을 포함할 수 있다. 제2 방향(DR2) 내에서, 폴딩 영역(FA)은 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2) 사이에 배치될 수 있다. 폴딩 영역(FA)은 폴더블 영역으로 지칭되고, 제1 및 제2 비폴딩 영역들(NFA1, NFA2)은 제1 및 제2 비폴더블 영역으로 지칭될 수 있다.
도 1b에 도시된 것과 같이, 폴딩 영역(FA)은 제1 방향(DR1)에 평행한 폴딩축(FX)을 기준으로 폴딩될 수 있다. 전자 장치(ED)가 폴딩된 상태에서 폴딩 영역(FA)은 소정의 곡률 및 곡률반경을 갖는다. 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)은 서로 마주보고, 전자 장치(ED)는 표시면(DS)이 외부에 노출되지 않도록 인-폴딩(inner-folding)될 수 있다.
본 발명의 일 실시예에서 전자 장치(ED)는 표시면(DS)이 외부에 노출되도록 아웃-폴딩(outer-folding)될 수 있다. 본 발명의 일 실시예에서 전자 장치(ED)는 펼침 동작으로부터 인-폴딩 또는 아웃-폴딩 동작이 상호 반복되도록 구성될 수 있으나 이에 제한되지 않는다. 본 발명의 일 실시예에서 전자 장치(ED)는 펼침 동작, 인-폴딩 동작, 및 아웃-폴딩 동작 중 어느 하나를 선택할 수 있도록 구성될 수 있다.
도 1a 및 도 1b에서는 폴더블 전자 장치(ED)를 예로 들어 설명하였으나, 본 발명의 적용이 폴더블 전자 장치(ED)에 한정되는 것은 아니다. 예를 들어, 본 발명은 리지드 전자 장치, 예를 들어, 폴딩 영역(FA)을 포함하지 않는 전자 장치에도 적용될 수 있다.
도 2a는 본 발명의 일 실시예에 따른 전자 장치(ED)의 분해 사시도이다. 도 2b는 본 발명의 일 실시예에 따른 전자 장치(ED)의 블록도이다.
도 2a 및 도 2b를 참조하면, 전자 장치(ED)는 표시 장치(DD), 제1 전자 모듈(EM1), 제2 전자 모듈(EM2), 전원 모듈(PM) 및 하우징(EDC1, EDC2)을 포함할 수 있다. 별도로 도시하지 않았으나, 전자 장치(ED)는 표시 장치(DD)의 폴딩 동작을 제어하기 위한 기구 구조물을 더 포함할 수 있다.
표시 장치(DD)는 윈도우 모듈(WM) 및 표시 모듈(DM)을 포함한다. 윈도우 모듈(WM)은 전자 장치(ED)의 전면을 제공한다. 표시 모듈(DM)은 적어도 표시 패널(DP)을 포함할 수 있다. 표시 모듈(DM)은 이미지를 생성하고 외부 입력을 감지한다.
도 2a에서 표시 모듈(DM)은 표시 패널(DP)과 동일한 것으로 도시하였으나, 실질적으로 표시 모듈(DM)은 표시 패널(DP)을 포함한 복수 개의 구성이 적층된 적층 구조물일 수 있다. 표시 모듈(DM)의 적층 구조에 대한 상세한 설명은 후술한다.
표시 패널(DP)은 전자 장치(ED)의 표시 영역(DA, 도 1a) 및 비표시 영역(NDA, 도 1a)에 각각 대응하는 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)을 포함한다. 본 명세서에서 "영역/부분과 영역/부분이 대응한다"는 것은 중첩한다는 것을 의미하며, 동일한 면적으로 제한되지 않는다.
표시 영역(DP-DA)은 제1 영역(A1) 및 제2 영역(A2)을 포함할 수 있다. 제1 영역(A1)은 전자 장치(ED)의 센싱 영역(ED-SA, 도 1a)과 중첩 또는 대응될 수 있다. 본 실시예에서, 제1 영역(A1)은 원 형상으로 도시되었으나, 다각형, 타원, 적어도 하나의 곡선 변을 가진 도형, 또는 비정형의 형상 등 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다. 제1 영역(A1)은 컴포넌트 영역, 제2 영역(A2)은 주 표시 영역 또는 일반 표시 영역으로 지칭될 수 있다.
제1 영역(A1)은 제2 영역(A2)보다 높은 투과율을 가질 수 있다. 또한, 제1 영역(A1)의 해상도는 제2 영역(A2)의 해상도보다 낮을 수 있다. 제1 영역(A1)은 후술되는 카메라 모듈(CMM)과 중첩할 수 있다.
표시 모듈(DM)은 표시 패널(DP) 및 입력 센서(IS)를 포함할 수 있다.
표시 패널(DP)은 실질적으로 영상을 생성하는 구성일 수 있다. 표시 패널(DP)은 발광형 표시패널일 수 있으며, 예를 들어, 표시 패널(DP)은 유기발광 표시층, 무기발광 표시층, 유기-무기발광 표시층, 퀀텀닷 표시층, 마이크로 엘이디 표시층, 또는 나노 엘이디 표시층 등을 포함할 수 있다.
입력 센서(IS)는 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 사용자의 입력일 수 있다. 사용자의 입력은 사용자 신체의 일부, 광, 열, 펜, 또는 압력 등 다양한 형태의 외부 입력들을 포함할 수 있다.
표시 모듈(DM)은 비표시 영역(DP-NDA) 상에 배치된 구동칩(DIC)을 포함할 수 있다. 표시 모듈(DM)은 비표시 영역(DP-NDA)에 결합된 연성회로필름(FCB)을 더 포함할 수 있다.
구동칩(DIC)은 표시 패널(DP)의 화소를 구동하기 위한 구동 소자들 예를 들어, 데이터 구동회로를 포함할 수 있다. 도 2a에서는 구동칩(DIC)이 표시 패널(DP) 상에 실장된 구조를 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 구동칩(DIC)은 연성회로필름(FCB) 상에 실장될 수도 있다.
전원 모듈(PM)은 전자 장치(ED)의 전반적인 동작에 필요한 전원을 공급한다. 전원 모듈(PM)은 통상적인 배터리 모듈을 포함할 수 있다.
제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)은 전자 장치(ED)를 동작시키기 위한 다양한 기능성 모듈을 포함한다. 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2) 각각은 표시 패널(DP)과 전기적으로 연결된 마더보드에 직접 실장되거나 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 마더보드에 전기적으로 연결될 수 있다.
제1 전자 모듈(EM1)은 제어 모듈(CM), 무선통신 모듈(TM), 영상입력 모듈(IIM), 음향입력 모듈(AIM), 메모리(MM), 및 외부 인터페이스(IF)를 포함할 수 있다.
제어 모듈(CM)은 전자 장치(ED)의 전반적인 동작을 제어한다. 제어 모듈(CM)은 마이크로프로세서일 수 있다. 예를 들어, 제어 모듈(CM)은 표시 패널(DP)을 활성화 시키거나, 비활성화 시킨다. 제어 모듈(CM)은 표시 패널(DP)로부터 수신된 터치 신호에 근거하여 영상입력 모듈(IIM)이나 음향입력 모듈(AIM) 등의 다른 모듈들을 제어할 수 있다.
무선통신 모듈(TM)은 제1 네트워크(예를 들어, 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제2 네트워크 (예를 들어, 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 무선통신 모듈(TM)에 포함된 통신 모듈들은 하나의 구성 요소(예를 들어, 단일 칩)로 통합되거나, 또는 서로 분리된 복수의 구성 요소들(예를 들어, 복수 칩들)로 구현될 수 있다. 무선통신 모듈(TM)은 일반 통신회선을 이용하여 음성신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 송신할 신호를 변조하여 송신하는 송신부(TM1)와, 수신되는 신호를 복조하는 수신부(TM2)를 포함할 수 있다.
영상입력 모듈(IIM)은 영상 신호를 처리하여 표시 패널(DP)에 표시 가능한 영상 데이터로 변환한다. 음향입력 모듈(AIM)은 녹음 모드, 음성인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력 받아 전기적인 음성 데이터로 변환한다.
외부 인터페이스(IF)는 전자 장치(ED)와 외부 전자 장치를 물리적으로 연결시킬 수 있는 커넥터를 포함할 수 있다. 예를 들어, 외부 인터페이스(IF)는 외부 충전기, 유/무선 데이터 포트, 카드 소켓(예를 들어, 메모리 카드, SIM/UIM 카드) 등에 연결되는 인터페이스 역할을 한다.
제2 전자 모듈(EM2)은 음향출력 모듈(AOM), 발광 모듈(LTM), 수광 모듈(LRM), 및 카메라 모듈(CMM) 등을 포함할 수 있다. 음향출력 모듈(AOM)은 무선통신 모듈(TM)로부터 수신된 음향 데이터 또는 메모리(MM)에 저장된 음향 데이터를 변환하여 외부로 출력한다.
발광 모듈(LTM)은 광을 생성하여 출력한다. 발광 모듈(LTM)은 적외선을 출력할 수 있다. 발광 모듈(LTM)은 LED 소자를 포함할 수 있다. 수광 모듈(LRM)은 적외선을 감지할 수 있다. 수광 모듈(LRM)은 소정 레벨 이상의 적외선이 감지된 때 활성화될 수 있다. 수광 모듈(LRM)은 CMOS 센서를 포함할 수 있다. 발광 모듈(LTM)에서 생성된 적외광이 출력된 후, 외부 물체(예컨대 사용자 손가락 또는 얼굴)에 의해 반사되고, 반사된 적외광이 수광 모듈(LRM)에 입사될 수 있다.
카메라 모듈(CMM)은 정지 영상 및 동영상을 촬영할 수 있다. 카메라 모듈(CMM)은 복수로 제공될 수 있다. 그 중 일부 카메라 모듈(CMM)은 제1 영역(A1)과 중첩할 수 있다. 외부 입력(예를 들어, 광)은 제1 영역(A1)을 통해 카메라 모듈(CMM)로 제공될 수 있다. 예를 들어, 카메라 모듈(CMM)은 제1 영역(A1)을 통해 자연 광을 수신하여 외부 이미지를 촬영할 수 있다.
하우징(EDC1, EDC2)은 표시 모듈(DM), 제1 및 제2 전자 모듈들(EM1, EM2), 및 전원 모듈(PM)을 수용한다. 하우징(EDC1, EDC2)은 표시 모듈(DM), 제1 및 제2 전자 모듈들(EM1, EM2), 및 전원 모듈(PM) 등 하우징(EDC1, EDC2)에 수용된 구성들을 보호한다. 도 2a에는 서로 분리된 2개의 하우징(EDC1, EDC2)을 예시적으로 도시하였으나 이에 제한되지 않는다. 미-도시하였으나, 전자 장치(ED)는 2개의 하우징(EDC1, EDC2)을 연결하기 위한 힌지 구조물을 더 포함할 수 있다. 하우징(EDC1, EDC2)은 윈도우 모듈(WM)과 결합될 수 있다.
도 3을 참조하면, 표시 모듈(DM)은 표시패널(DP), 표시패널(DP) 상에 배치된 입력센서(IS), 입력센서(IS) 상에 배치된 반사방지층(LF), 및 표시패널(DP) 하측에 배치된 하측부재(LM)을 포함할 수 있다. 상기 부재들 사이에는 필요에 따라 접착층이 배치될 수 있다.
표시패널(DP)은 베이스층, 베이스층 상에 배치된 회로 소자층, 회로 소자층 상에 배치된 표시 소자층, 및 표시 소자층 상에 배치된 박막 봉지층를 포함할 수 있다. 베이스층은 플라스틱 필름을 포함할 수 있다. 예를 들어, 베이스층은 폴리 이미드를 포함할 수 있다. 실질적으로 베이스층의 평면상 형상은 후술하는 도 4에 도시된 표시패널(DP)의 평면상 형상과 동일하다.
회로 소자층은 유기층, 무기층, 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함할 수 있다. 코팅 및 증착 등의 방식으로 유기층, 무기층, 반도체층, 및 도전층이 베이스층상에 형성될 수 있다. 이후, 복수 회의 포토리소그래피 공정들을 통해 유기층, 무기층, 반도체층, 및 도전층이 선택적으로 패터닝되어 반도체 패턴, 도전 패턴, 및 신호 라인이 형성될 수 있다.
반도체 패턴, 도전 패턴, 및 신호 라인은 후술하는 도 4에 도시된 화소들(PX)의 화소 구동회로 및 신호라인들(SL1-SLm, DL1-DLn, ECL1-ECLm, CSL1, CSL2, PL)을 형성할 수 있다. 화소 구동회로는 적어도 하나의 트랜지스터를 포함할 수 있다.
표시 소자층은 후술하는 도 4에 도시된 화소들(PX)의 발광소자를 포함한다. 발광소자는 상기 적어도 하나의 트랜지스터에 전기적으로 연결된다. 박막 봉지층은 표시 소자층을 밀봉하도록 회로 소자층상에 배치될 수 있다. 박막 봉지층은 순차적으로 적층된 무기층, 유기층 및 무기층을 포함할 수 있다. 박막 봉지층의 적층 구조는 특별히 제한되지 않는다.
입력센서(IS)는 외부의 입력을 감지하기 위한 복수 개의 감지전극들(미 도시됨), 상기 복수 개의 감지전극들에 연결된 트레이스 라인들(미 도시됨), 및 복수 개의 감지전극들 또는 트레이스 라인들을 절연/보호하기 위한 무기층 및/또는 유기층을 포함할 수 있다. 입력센서(IS)는 정전용량식센서일 수 있으나, 특별히 제한되지 않는다.
반사방지층(LF)은 외부광 반사율을 낮출 수 있다. 반사방지층(LF)은 위상 지연자(retarder) 및/또는 편광자(polarizer)를 포함할 수 있다. 반사방지층(LF)은 적어도 편광필름을 포함할 수 있다.
하측부재(LM)는 다양한 기능성 부재를 포함할 수 있다. 표시패널(DP)에 입사되는 광을 차단하는 차광층, 외부 충격을 흡수하는 충격흡수층, 표시패널(DP)을 지지하는 지지층, 표시패널(DP)에서 발생한 열을 방출하는 방열층 등을 포함할 수 있다. 하측부재(LM)에 적층구조는 특별히 제한되지 않는다.
도 4는 본 발명의 일 실시예에 따른 표시 패널(DP)의 평면도이다.
도 4를 참조하면, 표시 패널(DP)에는 표시 영역(DP-DA) 및 표시 영역(DP-DA) 주변의 비표시 영역(DP-NDA)이 정의될 수 있다. 표시 영역(DP-DA)과 비표시 영역(DP-NDA)은 화소(PX)의 배치 유무에 의해 구분될 수 있다. 표시 영역(DP-DA)에 화소(PX)가 배치된다. 비표시 영역(DP-NDA)에 주사 구동부(SDV), 데이터 구동부, 및 발광 구동부(EDV)가 배치될 수 있다. 데이터 구동부는 구동칩(DIC)에 구성된 일부 회로일 수 있다.
표시 영역(DP-DA)은 제1 영역(A1) 및 제2 영역(A2)을 포함할 수 있다. 제1 영역(A1)과 제2 영역(A2)은 화소(PX)의 배열 간격, 화소(PX)의 크기, 또는 투과 영역(TP, 도 5)의 유무에 의해 구분될 수 있다. 제1 영역(A1)과 제2 영역(A2)에 대한 상세한 설명은 후술한다.
표시 패널(DP)은 제2 방향(DR2)을 따라 정의된 제1 패널 영역(AA1), 벤딩 영역(BA), 및 제2 패널 영역(AA2)을 포함할 수 있다. 제2 패널 영역(AA2) 및 벤딩 영역(BA)은 비표시 영역(DP-NDA)의 일부 영역일 수 있다. 벤딩 영역(BA)은 제1 패널 영역(AA1)과 제2 패널 영역(AA2) 사이에 배치된다.
제1 패널 영역(AA1)은 도 1a의 표시면(DS)에 대응하는 영역이다. 제1 패널 영역(AA1)은 제1 비폴딩 영역(NFA10), 제2 비폴딩 영역(NFA20), 및 폴딩 영역(FA0)을 포함할 수 있다. 제1 비폴딩 영역(NFA10), 제2 비폴딩 영역(NFA20), 및 폴딩 영역(FA0)은 도 1a 및 도 1b의 제1 비폴딩 영역(NFA1), 제2 비폴딩 영역(NFA2), 및 폴딩 영역(FA)에 각각 대응한다.
제1 방향(DR1)과 나란한 벤딩 영역(BA)의 폭 및 제2 패널 영역(AA2)의 폭(또는 길이)은 제1 방향(DR1)과 나란한 제1 패널 영역(AA1)의 폭(또는 길이)보다 작을 수 있다. 표시 패널(DP)에서 제1 방향(DR1)의 길이가 짧은 영역은 제1 방향(DR1)으로의 길이가 긴 영역보다 쉽게 벤딩될 수 있다. 즉, 벤딩 영역(BA)이 제1 패널 영역(AA1)보다 쉽게 벤딩 될 수 있다.
표시 패널(DP)은 복수 개의 화소들(PX), 복수 개의 스캔선들(SL1-SLm), 복수 개의 데이터선들(DL1-DLn), 복수 개의 발광제어선들(ECL1-ECLm), 제1 및 제2 제어 라인들(CSL1, CSL2), 구동 전압선(PL), 및 복수 개의 패드들(PD)을 포함할 수 있다. 여기서, m 및 n은 자연수이다. 화소들(PX)은 스캔선들(SL1-SLm), 데이터선들(DL1-DLn), 및 발광제어선들(ECL1-ECLm)에 연결될 수 있다.
스캔선들(SL1-SLm)은 제1 방향(DR1)으로 연장되어 주사 구동부(SDV)에 전기적으로 연결될 수 있다. 데이터선들(DL1-DLn)은 제2 방향(DR2)으로 연장되고, 벤딩 영역(BA)을 경유하여 구동칩(DIC)에 전기적으로 연결될 수 있다. 발광제어선들(ECL1-ECLm)은 제1 방향(DR1)으로 연장되어 발광 구동부(EDV)에 전기적으로 연결될 수 있다.
구동 전압선(PL)은 제1 방향(DR1)으로 연장된 부분과 제2 방향(DR2)으로 연장된 부분을 포함할 수 있다. 제1 방향(DR1)으로 연장된 부분과 제2 방향(DR2)으로 연장된 부분은 서로 다른 층 상에 배치될 수 있다. 구동 전압선(PL) 중 제2 방향(DR2)으로 연장된 부분은 벤딩 영역(BA)을 경유하여 제2 패널 영역(AA2)으로 연장될 수 있다. 구동 전압선(PL)은 제1 전압을 화소들(PX)에 제공할 수 있다.
제1 제어 라인(CSL1)은 주사 구동부(SDV)에 연결되고, 벤딩 영역(BA)을 경유하여 제2 패널 영역(AA2)의 하단을 향해 연장될 수 있다. 제2 제어 라인(CSL2)은 발광 구동부(EDV)에 연결되고, 벤딩 영역(BA)을 경유하여 제2 패널 영역(AA2)의 하단을 향해 연장될 수 있다.
평면 상에서 봤을 때, 패드들(PD)은 제2 패널 영역(AA2)의 하단에 인접하게 배치될 수 있다. 구동칩(DIC), 구동 전압선(PL), 제1 제어 라인(CSL1), 및 제2 제어 라인(CSL2)은 패드들(PD)에 전기적으로 연결될 수 있다. 연성회로필름(FCB)은 이방성 도전 접착층을 통해 패드들(PD)에 전기적으로 연결될 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 모듈(DM)의 일부 구성을 나타낸 단면도이다. 도 5에서는 도 3에 도시된 표시 모듈(DM) 중 표시패널(DP), 입력센서(IS) 및 반사방지층(LF)에 대하여 하나의 화소에 대응하는 구성들을 보다 자세히 도시하였다.
도 5에는 하나의 발광소자(LD) 및 하나의 트랜지스터(TFT)가 도시되었다. 트랜지스터(TFT)는 실리콘 트랜지스터, 또는 산화물 트랜지스터일 수 있다. 하나의 화소에는 복수의 트랜지스터가 포함되고, 복수의 트랜지스터 중 어느 하나는 산화물 트랜지스터이고, 나머지 트랜지스터들은 실리콘 트랜지스터 일 수 있다.
버퍼층(BFL)은 베이스층(BL) 위에 배치될 수 있다. 버퍼층(BFL)은 베이스층(BL)으로부터 금속 원자들이나 불순물들이 상측의 제1 반도체 패턴(SP1)으로 확산되는 현상을 방지할 수 있다. 제1 반도체 패턴(SP1)은 트랜지스터(TFT)의 액티브 영역(AC1)을 포함한다. 버퍼층(BFL)은 제1 반도체 패턴(SP1)을 형성하기 위한 결정화 공정 동안 열의 제공 속도를 조절하여, 제1 반도체 패턴(SP1)이 균일하게 형성되도록 할 수 있다.
제1 반도체 패턴(SP1)은 버퍼층(BFL) 위에 배치될 수 있다. 제1 반도체 패턴(SP1)은 실리콘 반도체를 포함할 수 있다. 예를 들어, 실리콘 반도체는 비정질 실리콘, 다결정 실리콘 등을 포함할 수 있다. 예를 들어, 제1 반도체 패턴(SP1)은 저온 폴리 실리콘을 포함할 수 있다. 또는, 제1 반도체 패턴(SP1)은 산화물 반도체를 포함할 수 있다. 제1 반도체 패턴(SP1)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐갈륨아연산화물(IGZO), 아연 산화물(ZnO) 또는 인듐 산화물(In2O3)등의 투명 도전성 산화물(transparent conductive oxide, TCO)을 포함할 수 있다.
도 5에서는 버퍼층(BFL) 위에 배치된 제1 반도체 패턴(SP1)의 일부분을 도시한 것일 뿐이고, 다른 영역에 제1 반도체 패턴(SP1)이 더 배치될 수 있다. 제1 반도체 패턴(SP1)은 화소들에 걸쳐 특정한 규칙으로 배열될 수 있다. 제1 반도체 패턴(SP1)은 도핑 여부에 따라 전기적 성질이 다를 수 있다. 제1 반도체 패턴(SP1)은 전도율이 높은 제1 영역과 전도율이 낮은 제2 영역을 포함할 수 있다. 제1 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함하고, N타입의 트랜지스터는 N형 도판트로 도핑된 도핑영역을 포함할 수 있다. 제2 영역은 비-도핑 영역이거나, 제1 영역 대비 낮은 농도로 도핑된 영역일 수 있다.
제1 영역의 전도성은 제2 영역의 전도성보다 크고, 제1 영역은 실질적으로 전극 또는 신호 라인의 역할을 할 수 있다. 제2 영역은 실질적으로 트랜지스터의 액티브 영역(또는 채널)에 해당할 수 있다. 다시 말해, 제1 반도체 패턴(SP1)의 일부분은 트랜지스터의 액티브 영역일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 전극 또는 연결 신호라인일 수 있다.
트랜지스터(TFT)의 소스 영역(SE1, 또는 소스), 액티브 영역(AC1, 또는 채널), 및 드레인 영역(DE1, 또는 드레인)은 제1 반도체 패턴(SP1)으로부터 형성될 수 있다. 소스 영역(SE1) 및 드레인 영역(DE1)은 단면 상에서 액티브 영역(AC1)로부터 서로 반대 방향으로 연장될 수 있다.
제1 절연층(IL1)은 버퍼층(BFL) 위에 배치될 수 있다. 제1 절연층(IL1)은 복수 개의 화소들에 공통으로 중첩하며, 제1 반도체 패턴(SP1)을 커버할 수 있다. 제1 절연층(IL1)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(IL1)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(IL1)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(IL1)뿐만 아니라 후술하는 회로층(DP-CL)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
트랜지스터(TFT)의 게이트(GT1)는 제1 절연층(IL1) 위에 배치된다. 게이트(GT1)는 금속 패턴의 일부분일 수 있다. 게이트(GT1)는 액티브 영역(AC1)에 중첩한다. 제1 반도체 패턴(SP1)을 도핑하는 공정에서 게이트(GT1)는 마스크로 기능할 수 있다. 게이트(GT1)는 티타늄(Ti), 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 포함할 수 있으나, 이에 특별히 제한되는 것은 아니다.
제2 절연층(IL2)은 제1 절연층(IL1) 위에 배치되며, 게이트(GT1)를 커버할 수 있다. 제3 절연층(IL3)은 제2 절연층(IL2) 위에 배치될 수 있다. 제2 절연층(IL2)과 제3 절연층(IL3) 사이에는 스토리지 커패시터(Cst)의 제2 전극(CE20)이 배치될 수 있다. 또한, 스토리지 커패시터(Cst)의 제1 전극(CE10)은 제1 절연층(IL1)과 제2 절연층(IL2) 사이에 배치될 수 있다.
제4 절연층(IL4)은 제3 절연층(IL3) 위에 배치될 수 있다. 제1 연결 전극(CNE1)은 제4 절연층(IL4) 위에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 내지 제3 절연층들(IL1, IL2, IL3, IL4)을 관통하는 컨택홀을 통해 트랜지스터(TFT)의 드레인 영역(DE1)에 접속될 수 있다.
제5 절연층(IL5)은 제4 절연층(IL4) 위에 배치될 수 있다. 제2 연결 전극(CNE2)은 제5 절연층(IL5) 위에 배치될 수 있다. 제2 연결 전극(CNE2)은 제5 절연층(IL5)을 관통하는 컨택홀을 통해 제1 연결 전극(CNE1)에 접속될 수 있다. 제6 절연층(IL6)은 제5 절연층(IL5) 위에 배치되며, 제2 연결 전극(CNE2)을 커버할 수 있다. 제7 절연층(IL7)은 제6 절연층(IL6) 위에 배치될 수 있다.
제5 절연층(IL5), 제6 절연층(IL6), 및 제7 절연층(IL7) 각각은 유기층일 수 있다. 예를 들어, 제5 절연층(IL5), 제6 절연층(IL6), 및 제7 절연층(IL7) 각각은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
발광소자(LD)는 제1 전극(AE), 발광층(EL), 및 제2 전극(CE)을 포함할 수 있다. 제2 전극(CE)은 복수의 발광소자들 상에 공통으로 제공될 수 있다.
발광소자(LD)의 제1 전극(AE)은 제7 절연층(IL7) 위에 배치될 수 있다. 발광소자(LD)의 제1 전극(AE)은 (반)투광성 전극 또는 반사 전극일 수 있다. 본 발명의 일 실시예에 따르면, 발광소자(LD)의 제1 전극(AE) 각각은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 또는 이들의 화합물 등으로 형성된 반사층과, 반사층 상에 형성된 투명 또는 반투명 전극층을 포함할 수 있다. 투명 또는 반투명 전극층은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐갈륨아연산화물(IGZO), 아연 산화물(ZnO) 또는 인듐 산화물(In2O3), 및 알루미늄 도핑된 아연 산화물(AZO)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 예컨대, 발광소자(LD)의 제1 전극(AE)은 ITO/Ag/ITO의 적층 구조물을 포함할 수 있다.
화소 정의막(PDL)은 제7 절연층(IL7) 위에 배치될 수 있다. 화소 정의막(PDL)은 광을 흡수하는 성질을 가질 수 있으며, 예를 들어, 화소 정의막(PDL)은 블랙의 색상을 가질 수 있다. 화소 정의막(PDL)은 블랙 성분(black coloring agent)을 포함할 수 있다. 블랙 성분은 블랙 염료, 블랙 안료를 포함할 수 있다. 블랙 성분은 카본 블랙, 크롬과 같은 금속 또는 이들의 산화물을 포함할 수 있다. 화소 정의막(PDL)은 차광 특성을 갖는 차광패턴에 해당할 수 있다.
화소 정의막(PDL)은 발광소자(LD)의 제1 전극(AE)의 일부분을 커버할 수 있다. 예를 들어, 화소 정의막(PDL)에는 발광소자(LD)의 제1 전극(AE)의 일부분을 노출시키는 개구(PDL-OP)가 정의될 수 있다. 화소 정의막(PDL)은 발광소자(LD)의 제1 전극(AE)의 가장 자리와 제2 전극(CE)의 거리를 증가시킬 수 있다. 따라서, 화소 정의막(PDL)에 의해 제1 전극(AE)의 가장 자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다.
도시되지 않았으나, 제1 전극(AE)과 발광층(EL) 사이에는 정공 제어층이 배치될 수 있다. 정공 제어층은 정공 수송층을 포함할 수 있다. 정공 제어층은 정공 수송층과 제1 전극(AE) 사이에 정공 주입층을 더 포함할 수 있다. 발광층(EL)과 제2 전극(CE) 사이에는 전자 제어층이 배치될 수 있다. 전자 제어층은 전자 수송층을 포함할 수 있다. 전자 제어층은 전자 수송층과 제2 전극(CE) 사이에 전자 주입층을 더 포함할 수 있다. 정공 제어층과 전자 제어층은 오픈 마스크를 이용하여 복수 개의 화소들(PX, 도 4)에 공통으로 형성될 수 있다.
봉지층(TFE)은 발광소자층(DP-EL) 위에 배치될 수 있다. 봉지층(TFE)은 순차적으로 적층된 무기층(TFE1), 유기층(TFE2), 및 무기층(TFE3)을 포함할 수 있으나, 봉지층(TFE)을 구성하는 층들이 이에 제한되는 것은 아니다.
무기층들(TFE1, TFE3)은 수분 및 산소로부터 발광소자층(DP-EL)을 보호하고, 유기층(TFE2)은 먼지 입자와 같은 이물질로부터 발광소자층(DP-EL)을 보호할 수 있다. 무기층들(TFE1, TFE3)은 실리콘나이트라이드층, 실리콘옥시나이트라이드층, 실리콘옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다. 유기층(TFE2)은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다.
입력센서(IS)는 표시패널(DP) 위에 배치될 수 있다. 입력센서(IS)는 센서, 입력 감지층, 또는 입력 감지 패널로 지칭될 수 있다. 입력센서(IS)는 센서 베이스층(210), 제1 도전층(220), 감지 절연층(230) 및 제2 도전층(240)을 포함할 수 있다.
센서 베이스층(210)은 표시패널(DP) 위에 직접 배치될 수 있다. 센서 베이스층(210)은 실리콘나이트라이드, 실리콘옥시나이트라이드, 및 실리콘옥사이드 중 적어도 어느 하나를 포함하는 무기층일 수 있다. 또는 센서 베이스층(210)은 에폭시 수지, 아크릴 수지, 또는 이미드 계열 수지를 포함하는 유기층일 수도 있다. 센서 베이스층(210)은 단층 구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다.
제1 도전층(220) 및 제2 도전층(240) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다. 제1 도전층(220) 및 제2 도전층(240)은 메쉬 형상의 감지전극을 정의하는 도전라인들을 포함할 수 있다. 도전라인들은 개구(PDL-OP)에 비중첩하고, 화소 정의막(PDL)에 중첩할 수 있다.
단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 크롬, 니켈, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 투명 도전층은 인듐주석산화물(indium tin oxide, ITO), 인듐아연산화물(indium zinc oxide, IZO), 산화아연(zinc oxide, ZnO), 또는 인듐아연주석산화물(indium zinc tin oxide, IZTO) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층은 순차적으로 적층된 금속층들을 포함할 수 있다. 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
감지 절연층(230)은 제1 도전층(220)과 제2 도전층(240) 사이에 배치될 수 있다. 감지 절연층(230)은 무기막을 포함할 수 있다. 무기막은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다.
또는 감지 절연층(230)은 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
반사방지층(LF)은 입력센서(IS) 위에 배치될 수 있다. 반사방지층(LF)은 분할층(310), 복수의 컬러필터(320), 및 평탄화층(330)를 포함할 수 있다.
분할층(310)을 구성하는 물질은 광을 흡수하는 물질이라면 특별히 한정되지 않는다. 분할층(310)은 블랙컬러를 갖는 층으로, 일 실시예에서 분할층(310)은 블랙 성분(black coloring agent)을 포함할 수 있다. 블랙 성분은 블랙 염료, 블랙 안료를 포함할 수 있다. 블랙 성분은 카본 블랙, 크롬과 같은 금속 또는 이들의 산화물을 포함할 수 있다.
분할층(310)은 입력센서(IS)의 제2 도전층(240)을 커버할 수 있다. 분할층(310)은 제2 도전층(240)에 의한 외부광 반사를 방지할 수 있다. 표시 모듈(DM)의 일부 영역에서, 분할층(310)은 생략될 수도 있다. 분할층(310)이 생략되어 미배치된 영역의 투과율은 다른 영역에 비해 높을 수 있다.
분할층(310)에는 개구(310-OP)가 정의될 수 있다. 개구(310-OP)는 발광소자(LD)의 제1 전극(AE)과 중첩할 수 있다. 복수의 컬러필터(320) 중 어느 하나는 발광소자(LD)의 제1 전극(AE)과 중첩할 수 있다. 복수의 컬러필터(320) 중 어느 하나는 개구(310-OP)를 커버할 수 있다. 복수의 컬러필터(320) 각각은 분할층(310)과 접촉할 수 있다.
평탄화층(330)은 분할층(310) 및 복수의 컬러필터(320)를 커버할 수 있다. 평탄화층(330)은 유기물을 포함할 수 있으며, 평탄화층(330)의 상면에 평탄면을 제공할 수 있다. 본 발명의 일 실시예에서, 평탄화층(330)은 생략될 수도 있다.
도 3을 참조하면, 표시 모듈(DM)은 표시패널(DP), 표시패널(DP) 상에 배치된 입력센서(IS), 입력센서(IS) 상에 배치된 반사방지층(LF), 및 표시패널(DP) 하측에 배치된 하측부재(LM)을 포함할 수 있다. 상기 부재들 사이에는 필요에 따라 접착층이 배치될 수 있다.
도 6은 본 발명의 일 실시예에 따른 도 2a의 I-I'을 따라 절단한 전자 장치(ED)의 단면도이다. 도 6에서는 도 2a에 도시된 전자 장치(ED)의 구성 중 윈도우 모듈(WM) 및 표시 모듈(DM)의 구성을 보다 상세히 도시하였고, 연성회로기판(FCB), 제1 전자 모듈(EM1), 제2 전자 모듈(EM2), 전원 모듈(PM) 및 하우징(EDC1, EDC2) 구성은 도시하지 않고 생략하였다.
도 6을 참조하면, 전자 장치(ED)는 윈도우 모듈(WM) 및 표시 모듈(DM)을 포함할 수 있다.
윈도우 모듈(WM)은 윈도우(UT), 윈도우(UT) 상에 배치된 보호 필름(PF), 및 베젤 패턴(BP)을 포함할 수 있다.
윈도우(UT)는 화학 강화 유리일 수 있다. 윈도우(UT)가 전자 장치(ED)에 적용됨에 따라, 전자 장치(ED)의 폴딩과 펼침이 반복되더라도 전자 장치(ED) 표면 상의 주름 발생이 최소화될 수 있다.
보호 필름(PF)은 폴리이미드(Polyimide), 폴리 카보네이트(Polycarbonate), 폴리아미드(Polyamide), 트리아세틸셀루로오스(Triacetylcellulose), 또는 폴리 메틸메타크릴레이트(Polymethylmethacrylate), 또는 폴리에틸렌 테레프탈레이트(polyethylene terephthalate)를 포함할 수 있다. 별도로 도시하지 않았으나, 보호 필름(PF)의 상면 상에는 하드코팅층, 지문방지층, 및 반사방지층 중 적어도 하나가 배치될 수 있다.
베젤 패턴(BP)은 도 1a에 도시된 비표시 영역(NDA)과 중첩한다. 베젤 패턴(BP)은 윈도우(UT)의 일면 또는 보호 필름(PF)의 일면 상에 배치될 수 있다. 도 6에는 보호 필름(PF)의 하면에 배치된 베젤 패턴(BP)을 예시적으로 도시하였다. 이에 제한되지 않고, 베젤 패턴(BP)은 보호 필름(PF)의 상면, 윈도우(UT)의 상면, 또는 윈도우(UT)의 하면에 배치될 수도 있다. 베젤 패턴(BP)은 유색의 차광막으로써 예컨대, 코팅 방식으로 형성될 수 있다. 베젤 패턴(BP)은 베이스 물질 및 베이스 물질에 혼합된 염료 또는 안료를 포함할 수 있다. 베젤 패턴(BP)은 평면 상에서 폐라인 형상을 가질 수 있다.
제1 접착층(AL1)은 보호 필름(PF)과 윈도우(UT) 사이에 배치될 수 있다. 제1 접착층(AL1)은 감압접착필름(PSA, Pressure Sensitive Adhesive film) 또는 광학 투명 접착부재(OCA, Optically Clear Adhesive)일 수 있다. 이하에서 설명되는 접착층들 역시 제1 접착층(AL1)과 동일하고, 통상의 접착제를 포함할 수 있다.
제1 접착층(AL1)은 베젤 패턴(BP)을 커버할 정도의 두께를 가질 수 있다. 예를 들어, 베젤 패턴(BP)의 두께는 3 ㎛ 내지 8 ㎛일 수 있으며, 제1 접착층(AL1)은 베젤 패턴(BP)의 주변부에 기포가 발생되지 않을 수준의 두께를 가질 수 있다.
제1 접착층(AL1)은 윈도우(UT)으로부터 분리될 수 있다. 보호 필름(PF)은 윈도우(UT) 대비 강도가 낮기 때문에 스크래치가 상대적으로 쉽게 발생할 수 있다. 제1 접착층(AL1)과 손상된 보호 필름(PF)을 윈도우(UT)로부터 분리한 후 새로운 보호 필름(PF)을 윈도우(UT)에 부착할 수 있다.
표시 모듈(DM)은 충격 흡수층(DML), 표시패널(DP), 및 하측부재(LM)를 포함할 수 있다. 충격 흡수층(DML)과 표시패널(DP) 사이에는 입력센서(IS) 및 반사방지층(LF)이 배치될 수 있다. 입력센서(IS)는 표시패널(DP) 상에 직접 배치되고, 반사방지층(LF)은 입력센서(IS) 상에 직접 배치될 수 있다.
충격 흡수층(DML)은 표시패널(DP) 위에 배치될 수 있다. 충격 흡수층(DML)은 외부 충격으로부터 표시패널(DP)을 보호하기 위한 기능층일 수 있다. 충격 흡수층(DML)은 제2 접착층(AL2)을 통해 윈도우(UT)에 결합될 수 있다. 충격 흡수층(DML)은 반사방지층(LF) 상에 직접 배치될 수 있다. 다만 이에 한정되지 않고, 충격 흡수층(DML)과 반사방지층(LF) 사이에는 접착층이 배치될 수도 있다.
하측부재(LM)는 표시패널(DP) 아래에 배치될 수 있다. 하측부재(LM)는 제3 접착층(AL3)을 통해 표시패널(DP)에 결합될 수 있다. 하측부재(LM)는 패널 보호층(PPF), 배리어층(BRL), 지지층(PLT), 커버층(SCV), 디지타이저(DGZ), 전자기 차폐층(EMS), 하부 플레이트(RHL), 쿠션층(CUL), 및 방수 테이프(WFT)를 포함할 수 있다. 본 발명의 일 실시예에서 하측부재(LM)는 상술한 구성들 중 일부를 포함하지 않거나, 다른 구성들을 더 포함할 수 있다. 또한, 도 6에 도시된 적층 순서는 예시적인 순서일 뿐, 각 구성들의 적층 순서는 변경될 수도 있다.
패널 보호층(PPF)은 표시패널(DP) 아래에 배치될 수 있다. 제3 접착층(AL3)은 패널 보호층(PPF)과 표시패널(DP)을 결합시킬 수 있다. 패널 보호층(PPF)은 표시패널(DP)의 하부를 보호할 수 있다. 패널 보호층(PPF)은 가요성 플라스틱 물질을 포함할 수 있다. 패널 보호층(PPF)은 표시패널(DP) 제조 공정 중에 표시패널(DP)의 배면에 스크래치가 발생되는 것을 방지할 수 있다. 패널 보호층(PPF)은 유색의 폴리이미드 필름일 수 있다. 예를 들어, 패널 보호층(PPF)은 불투명한 황색 필름일 수 있으나, 이에 제한되는 것은 아니다.
배리어층(BRL)은 패널 보호층(PPF) 아래에 배치될 수 있다. 제4 접착층(AL4)은 패널 보호층(PPF)과 배리어층(BRL) 사이에 배치되어, 배리어층(BRL)을 패널 보호층(PPF)에 결합시킬 수 있다. 배리어층(BRL)은 외부의 눌림에 따른 압축력에 대한 저항력을 높일 수 있다. 따라서, 배리어층(BRL)은 표시패널(DP)의 변형을 막아주는 역할을 할 수 있다. 배리어층(BRL)은 폴리이미드 또는 폴리에틸렌테레프탈레이트와 같은 가요성 플라스틱 물질을 포함할 수 있다.
또한, 배리어층(BRL)은 외부로부터 입사되는 광을 흡수할 수 있다. 배리어층(BRL)은 차광성 물질을 포함하거나, 광투과율이 낮은 유색의 필름일 수 있다. 예를 들어, 배리어층(BRL)은 검정색 플라스틱 필름일 수 있으며, 예를 들어, 검정색 폴리이미드 필름일 수 있다. 윈도우 모듈(WM)의 상측으로부터 표시 모듈(DM)을 바라봤을 때, 배리어층(BRL) 아래에 배치된 구성 요소들은 사용자에게 시인되지 않을 수 있다.
지지층(PLT)은 표시패널(DP) 아래에 배치된다. 구체적으로, 지지층(PLT)은 배리어층(BRL) 아래에 배치될 수 있다. 지지층(PLT)은 지지층(PLT)의 상측에 배치된 구성들을 지지하고, 전자 장치(ED)의 펼쳐진 상태와 폴딩된 상태를 유지한다. 본 발명의 일 실시예에서, 지지층(PLT)은 적어도 제1 비폴딩 영역(NFA1)에 대응하는 제1 지지부분(PLT1), 제2 비폴딩 영역(NFA2)에 대응하는 제2 지지부분(PLT2), 및 폴딩 영역(FA)에 대응하는 폴딩부분(PLT-F)을 포함할 수 있다. 제1 지지부분(PLT1)과 제2 지지부분(PLT2)은 제2 방향(DR2)으로 서로 이격될 수 있다. 폴딩부분(PLT-F)은 제1 지지부분(PLT1)과 제2 지지부분(PLT2) 사이에 배치되며, 폴딩부분(PLT-F)에는 복수의 개구부(OP)가 정의될 수 있다. 복수의 개구부(OP)에 의해 지지층(PLT)의 일부분의 가요성이 향상될 수 있다. 복수의 개구부(OP)에 의해 지지층(PLT) 중 폴딩 영역(FA)에 중첩하는 부분의 가요성이 향상될 수 있다. 다만, 이에 한정되는 것은 아니고, 도 6에 도시된 바와 달리, 본 발명의 일 실시예에서 지지층(PLT)은 폴딩부분(PLT-F)를 포함하지 않을 수도 있다.
제1 지지부분(PLT1)과 제2 지지부분(PLT2)은 후술하는 디지타이저(DGZ)에서 발생한 자기장을 손실없이 또는 최소한의 손실로써 투과시킬 수 있는 재료를 포함할 수 있다. 제1 지지부분(PLT1)과 제2 지지부분(PLT2) 각각은 비-금속 재료를 포함할 수 있다. 제1 지지부분(PLT1)과 제2 지지부분(PLT2) 각각은 섬유 강화 복합재(FRP: Fiber Reinforced Plastic)를 포함 할 수 있다.
본 발명의 일 실시예에 따른 지지층(PLT)은 섬유 강화 복합재를 포함하는 것일 수 있다. 지지층(PLT)의 제1 지지부분(PLT1) 및 제2 지지부분(PLT2) 각각은 섬유 강화 복합재를 포함할 수 있다. 일 실시예에서, 제1 지지부분(PLT1) 및 제2 지지부분(PLT2) 각각은 아라미드 섬유를 포함하거나, 또는 아라미드 섬유, 탄소 섬유, 및 유리 섬유 중 적어도 두 개를 포함하는 강화 섬유를 포함하는 것일 수 있다. 예를 들어, 제1 지지부분(PLT1) 및 제2 지지부분(PLT2) 각각은 아라미드 섬유를 포함하는 강화 섬유를 포함하거나, 또는 탄소 섬유 및 유리 섬유를 포함하는 강화 섬유를 포함하는 것일 수 있다. 지지층(PLT)을 구성하는 제1 지지부분(PLT1) 및 제2 지지부분(PLT2) 각각이 섬유 강화 복합재를 포함하여 형성됨으로써 두께가 용이하게 조절될 수 있다. 즉, 금속 재료로 지지층을 형성하는 경우와 비교하여, 섬유 강화 복합재를 포함하는 지지층(PLT)은 두께 조절을 용이하게 할 수 있다.
지지층(PLT)의 제1 지지부분(PLT1)과 제2 지지부분(PLT2)은 서로 동일한 물질을 포함할 수 있다. 지지층(PLT)의 폴딩부분(PLT-F)은 제1 지지부분(PLT1) 및 제2 지지부분(PLT2)과 동일한 물질을 포함할 수도 있고, 상이한 물질을 포함할 수도 있다. 폴딩부분(PLT-F)은 제1 지지부분(PLT1) 및 제2 지지부분(PLT2)과 동일하게 섬유 강화 복합재를 포함할 수도 있다. 예를 들어, 폴딩부분(PLT-F)은 아라미드 섬유를 포함하거나, 또는 아라미드 섬유, 탄소 섬유, 및 유리 섬유 중 적어도 두 개를 포함하는 강화 섬유를 포함할 수도 있다. 또는, 폴딩부분(PLT-F)은 60Gpa 이상의 탄성계수를 갖는 물질을 포함할 수 있고, 스테인리스스틸과 같은 금속 물질을 포함할 수 있다. 예를 들어, 폴딩부분(PLT-F)은 SUS 304를 포함할 수 있으나, 이에 한정되는 것은 아니고 폴딩부분(PLT-F)은 다양한 금속 물질들을 포함할 수 있다.
지지층(PLT)의 두께는 전자 장치(ED)의 기구 디자인 특성, 전자 장치(ED)의 기계적 물성 등을 고려하여 변경될 수 있다. 예를 들어, 지지층(PLT)의 두께는 50㎛ 내지 500㎛ 일 수 있다. 구체적으로 지지층(PLT)의 두께는 100㎛ 내지 300㎛ 일 수 있다. 다만, 실시예가 이에 한정되는 것은 아니다.
제5 접착층(AL5)은 배리어층(BRL)과 지지층(PLT) 사이에 배치될 수 있다. 제6 접착층(AL6)은 배리어층(BRL)과 지지층(PLT)을 서로 결합시킬 수 있다. 평면 상에서, 제5 접착층(AL5)은 복수의 개구부(OP)와 비중첩할 수 있다. 또한, 평면 상에서, 제5 접착층(AL5)은 복수의 개구부(OP)와 이격될 수 있다.
제5 접착층(AL5-)은 서로 이격된 제1 부분(AL5-1)과 제2 부분(AL5-2)을 포함할 수 있다. 제1 부분(AL5-1)과 제2 부분(AL5-2)은 복수의 개구부(OP)를 사이에 두고 이격될 수 있다. 제1 부분(AL5-1)은 제1 비폴딩 영역(NFA1)과 중첩하고, 제2 부분(AL5-2)은 제2 비폴딩 영역(NFA2)과 중첩하고, 제1 부분(AL5-1) 및 제2 부분(AL5-2) 각각은 폴딩 영역(FA)과 비중첩할 수 있다. 폴딩 영역(FA)에 대응하는 영역에 제5 접착층(AL5)이 미-배치됨으로써 지지층(PLT)의 가요성이 향상될 수 있다.
폴딩 영역(FA)과 중첩하는 영역에서, 배리어층(BRL)은 지지층(PLT)과 이격될 수 있다. 즉, 폴딩 영역(FA)과 중첩하는 부분에서 지지층(PLT)과 배리어층(BRL) 사이에는 빈 공간이 정의될 수 있다.
전자 장치(ED, 도 1a)가 폴딩 시, 배리어층(BRL)과 지지층(PLT) 사이에 빈 공간이 정의되기 때문에, 지지층(PLT)에 정의된 복수의 개구부(OP)의 형상이 전자 장치(ED, 도 1a)의 외부에서 시인되지 않을 수 있다.
또한, 배리어층(BRL)이 차광성 물질을 포함하거나, 광투과율이 낮은 유색 필름으로 적용됨에 따라, 지지층(PLT)의 색감 차이가 외부에서 시인되지 않을 수 있다. 예를 들어, 지지층(PLT)에서 복수의 개구부(OP)가 정의된 제1 지지영역과 복수의 개구부(OP)가 정의되지 않은 제2 지지영역의 색감 차이가 외부에서 시인되지 않을 수 있다. 상기 제1 지지영역은 폴딩 영역(FA)과 중첩하는 영역일 수 있고, 상기 제2 지지영역은 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)과 중첩하는 영역일 수 있다.
제5 접착층(AL5-1, AL5-2)의 두께는 제4 접착층(AL4)의 두께보다 작을 수 있다. 예를 들어, 제4 접착층(AL4)의 두께는 25 ㎛일 수 있고, 제5 접착층(AL5-1, AL5-2)의 두께는 16 ㎛일 수 있다.
제6 접착층(AL6)은 지지층(PLT) 아래에 배치되고, 커버층(SCV)은 제6 접착층(AL6) 아래에 배치될 수 있다. 제6 접착층(AL6)에 의해 지지층(PLT)과 커버층(SCV)이 결합될 수 있다. 커버층(SCV)은 시트 형태로 제조되어 지지층(PLT)에 부착될 수 있다.
제6 접착층(AL6)과 커버층(SCV)은 지지층(PLT)에 정의된 복수의 개구부(OP)를 커버할 수 있다. 따라서, 커버층(SCV)은 복수의 개구부(OP)로 이물이 유입되는 것을 방지할 수 있다. 커버층(SCV)은 지지층(PLT)보다 낮은 탄성계수를 가질 수 있다. 예를 들어, 커버층(SCV)은 열가소성 폴리 우레탄, 고무, 실리콘을 포함할 수 있으나, 이에 제한되는 것은 아니다.
제7 접착층(AL7)은 커버층(SCV) 아래에 배치될 수 있다. 제7 접착층(AL7)은 제1 부분(AL7-1)과 제2 부분(AL7-2)을 포함할 수 있다. 제1 부분(AL7-1)과 제2 부분(AL7-2)은 서로 이격될 수 있다. 평면 상에서, 제1 부분(AL7-1)과 제2 부분(AL7-2)은 복수의 개구부(OP)를 사이에 두고 이격될 수 있다. 제1 부분(AL7-1)과 제2 부분(AL7-2)은 폴딩 영역(FA)에서 비중첩할 수 있다.
디지타이저(DGZ)는 제7 접착층(AL7)의 제1 부분(AL7-1) 아래에 배치된 제1 디지타이저(DGZ1) 및 제7 접착층(AL7)의 제2 부분(AL7-2) 아래에 배치된 제2 디지타이저(DGZ2)를 포함할 수 있다. 제1 디지타이저(DGZ1)는 제1 부분(AL7-1)에 부착되고, 제2 디지타이저(DGZ2)는 제2 부분(AL7-2)에 부착될 수 있다. 제1 디지타이저(DGZ1)와 제2 디지타이저(DGZ2)는 소정의 갭을 두고 이격되어 배치된다. 갭은 폴딩 영역(FA)에 대응하도록 배치될 수 있다. 평면 상에서, 제1 디지타이저(DGZ1)의 일부분은 복수의 개구부(OP)의 일부분과 중첩하고, 제2 디지타이저(DGZ2)의 일부분은 복수의 개구부(OP)의 다른 일부분과 중첩할 수 있다.
제1 및 제2 디지타이저들(DGZ1, DGZ2) 각각은 전자 펜과의 미리 설정된 공진 주파수의 자기장을 발생하는 다수의 루프 코일(loop coil)을 포함할 수 있다. 제1 및 제2 디지타이저들(DGZ1, DGZ2)은 EMR 감지 패널으로 지칭될 수도 있다.
제1 디지타이저(DGZ1) 및 제2 디지타이저(DGZ2)에서 형성된 자기장은 펜의 인덕터(코일)와 커패시터로 구성된 LC 공진 회로(LC resonance circuit)에 인가된다. 코일은 수신된 자기장에 의하여 전류를 발생하고, 발생된 전류를 커패시터로 전달한다. 이에 따라 커패시터는 코일로부터 입력되는 전류를 충전하고, 충전된 전류를 코일로 방전시킨다. 결국, 코일에는 공진주파수의 자기장이 방출된다. 펜에 의하여 방출된 자기장은 디지타이저의 루프 코일에 의하여 다시 흡수될 수 있으며, 이에 따라 펜이 제1 디지타이저(DGZ1) 및 제2 디지타이저(DGZ2)의 어느 위치에 근접하여 있는지를 판단할 수 있다.
디지타이저(DGZ)의 하측에 전자기 차폐층(EMS)이 배치될 수 있다. 도 2a에 도시된 제1 전자모듈(EM1)로부터 발생된 전자기파가 노이즈로써 디지타이저(DTM)에 영향을 미치는 것을 차단하기 위해 전자기 차폐층(EMS)이 추가될 수 있다. 전자기 차폐층(EMS)은 제1 디지타이저(DGZ-1)와 제2 디지타이저(DGZ-2)에 각각 대응하는 제1 전자기 차폐층(EMS-1)과 제2 전자기 차폐층(EMS-2)를 포함할 수 있다. 본 실시예에서 전자기 차폐층(EMS)은 자성 금속 파우더층(MMP, magnetic metal powder)을 포함할 수 있다. 자성 금속 파우더층은 코팅 및 경화공정을 통해서 디지타이저(DGZ)의 하면에 직접 형성될 수 있다. 본 발명의 일 실시예에서 전자기 차폐층(EMS)은 생략될 수 있다.
제8 접착층(AL8)은 제1 전자기 차폐층(EMS-1) 및 제2 전자기 차폐층(EMS-2) 아래에 배치될 수 있다. 제8 접착층(AL8)은 제1 부분(AL8-1)과 제2 부분(AL8-2)을 포함할 수 있다. 제1 부분(AL8-1)과 제2 부분(AL8-2)은 서로 이격될 수 있다.
하부 플레이트(RHL)은 제8 접착층(AL8)의 제1 부분(AL8-1) 아래에 배치된 제1 하부 플레이트(RHL1) 및 제8 접착층(AL8)의 제2 부분(AL8-2) 아래에 배치된 제2 하부 플레이트(RHL2)를 포함할 수 있다. 제1 하부 플레이트(RHL1) 및 제2 하부 플레이트(RHL2)는 외부압력으로부터 제1 하부 플레이트(RHL1) 및 제2 하부 플레이트(RHL2) 상측의 구성들을 보호할 수 있다. 제1 하부 플레이트(RHL1) 및 제2 하부 플레이트(RHL2)는 SUS 316을 포함할 수 있으나, 특별히 이에 제한되지 않는다.
쿠션층(CUL)은 제1 하부 플레이트(RHL1) 아래에 배치된 제1 쿠션층(CUL1) 및 제2 하부 플레이트(RHL2) 아래에 배치된 제2 쿠션층(CUL2)을 포함할 수 있다. 제1 쿠션층(CUL1) 및 제2 쿠션층(CUL2)은 외부의 충격을 흡수하여 표시패널(DP)을 보호할 수 있다. 제1 쿠션층(CUL1) 및 제2 쿠션층(CUL2)은 소정의 탄성력을 갖는 발포(foam) 시트를 포함할 수 있다. 제1 쿠션층(CUL1) 및 제2 쿠션층(CUL2) 각각은 스펀지 또는 폴리 우레탄을 포함할 수 있다.
방수 테이프(WFT)는 제1 하부 플레이트(RHL1) 및 제2 하부 플레이트(RHL2)에 부착될 수 있다. 예를 들어, 방수 테이프(WFT)는 제1 쿠션층(CUL1) 및 제2 쿠션층(CUL2)의 외곽에 배치될 수 있다. 방수 테이프(WFT)는 세트 브라켓(미도시)에 부착될 수 있다. 방수 테이프(WFT)의 두께는 제1 쿠션층(CUL1) 및 제2 쿠션층(CUL2) 각각의 두께보다 두꺼울 수 있다. 전자 장치(ED, 도 2a)가 침수되더라도, 방수 테이프(WFT)에 의해 구동칩(DIC, 도 2a) 등이 침수될 리스크가 감소될 수 있다.
하측부재(LM)를 구성하는 적어도 일부의 구성 요소들에는 관통홀(COP)이 정의될 수 있다. 관통홀(COP)은 전자 장치(ED)의 센싱 영역(ED-SA, 도 1a)과 중첩 또는 대응될 수 있다. 관통홀(COP)에는 카메라 모듈(CMM, 도 2a)의 적어도 일부가 삽입될 수 있다.
도 7a는 본 발명의 일 실시예에 따른 지지층(PLT)의 사시도이다. 도 7b는 본 발명의 일 실시예에 따른 지지층(PLT)의 부분 평면도이다. 도 7c는 도 7b에 도시된 일부 개구부들(OP)의 확대도이다. 도 7d는 본 발명의 일 실시예에 따른 전자 장치(ED)의 부분 단면도이다. 도 7e는 본 발명의 일 실시예에 따른 지지층(PLT)의 분해 사시도이다. 도 7f는 본 발명의 일 실시예에 따른 지지층(PLT)의 부분 단면도이다. 도 7f은 도 7e의 Ⅱ-Ⅱ'을 따라 절단한 지지층(PLT)의 단면도를 도시하였다. 도 7g는 본 발명의 일 실시예에 따른 전자 장치(ED)의 부분 단면도이다. 이하, 도 7a 내지 도 7g를 참조하여 본 발명의 일 실시예에 따른 지지층(PLT)를 설명함에 있어, 도 6에서 앞서 설명한 구성에 대해서는 동일한 참조부호를 부여하고 자세한 설명은 생략한다. 한편, 도 7a 및 도 7g에서는 도 6에 도시된 전자 장치(ED)의 구성 중 표시 패널(DP) 아래에 배치된 하측부재(LM)의 일부 구성만 도시하였다.
도 7a 내지 도 7d를 참조하면, 일 실시예에 따른 전자 장치의 하측부재는 전자기 차폐층(EMS), 전자기 차폐층(EMS) 상에 배치된 디지타이저(DGZ), 디지타이저(DGZ) 상에 배치된 커버층(SCV), 및 커버층(SCV) 상에 배치된 지지층(PLT)을 포함할 수 있다. 제6 접착층(AL6)은 지지층(PLT)과 커버층(SCV)를 부착할 수 있고, 제7 접착층(AL7)은 커버층(SCV)과 디지타이저(DGZ)를 부착할 수 있다.
도 7a를 참조하면, 일 실시예에 따른 전자 장치에 포함된 지지층(PLT)은 제2 방향(DR2)을 따라 배열된 제1 지지부분(PLT1), 폴딩부분(PLT-F), 및 제2 지지부분(PLT2)을 포함할 수 있다. 폴딩부분(PLT-F)은 제1 지지부분(PLT1) 및 제2 지지부분(PLT2) 사이에 배치될 수 있다. 폴딩부분(PLT-F)은 전자 장치(ED, 도 1a)의 폴딩 영역(FA, 도 1a)에 중첩할 수 있다. 지지층(PLT)의 제1 지지부분(PLT1) 중 적어도 일부는 전자 장치(ED, 도 1a)의 제1 비폴딩 영역(NFA1, 도 1a)에 중첩하고, 지지층(PLT)의 제2 지지부분(PLT1) 중 적어도 일부는 전자 장치(ED, 도 1a)의 제2 비폴딩 영역(NFA2, 도 1a)에 중첩할 수 있다. 제1 지지부분(PLT1) 및 제2 지지부분(PLT2) 중 적어도 일부는 전자 장치(ED, 도 1a)의 비표시 영역(NDA, 도 1a)에 중첩할 수 있다. 일 실시예에서, 지지층(PLT)의 제1 지지부분(PLT1), 폴딩부분(PLT-F), 및 제2 지지부분(PLT2)은 일체의 형상을 가질 수 있다.
도 7a 내지 도 7c를 참조하면, 지지층(PTL)의 폴딩부분(PLT-F)에는 복수의 개구부(OP)가 형성될 수 있다. 복수의 개구부(OP)는 전자 장치(ED, 도 1a)의 폴딩 영역(FA, 도 1a)에 중첩할 수 있다. 복수의 개구부(OP)는 복수의 행으로 제공될 수 있다. 복수의 개구부(OP)는 서로 어긋나도록 배열된 복수의 행으로 제공될 수 있다. 일 실시예에서, 복수의 개구부(OP)는 제1 행에 배열된 복수의 제1 개구부(OP1) 및 제2 행에 배열된 복수의 제2 개구부(OP2)를 포함할 수 있다. 복수의 제1 개구부(OP1) 각각은 제1 방향(DR1)으로 연장되고, 서로 제1 방향(DR1)으로 이격될 수 있다. 복수의 제2 개구부(OP2) 각각은 복수의 제1 개구부(OP1)와 제2 방향(DR2)으로 이격되는 것일 수 있다. 제2 개구부(OP2)는 제1 방향(DR1)으로 연장되며, 서로 제1 방향(DR1)으로 이격될 수 있다. 복수의 제1 개구부(OP1) 및 복수의 제2 개구부(OP2)는 제2 방향(DR2)을 따라 교대로 형성될 수 있다.
복수의 개구부(OP)는 다양한 방법으로 형성될 수 있다. 예를 들어, 복수의 개구부(OP)는 레이저 공정 또는 마이크로 블라스트 공정을 통해 형성될 수 있으나, 이에 제한되는 것은 아니다.
복수의 개구부(OP) 각각은 제1 방향(DR1)을 기준으로 제1 폭(WT1)를 가지고, 제2 방향(DR2)을 기준으로 제2 폭(WT2)을 가질 수 있다. 복수의 개구부(OP) 각각의 제1 폭(WT1)은 복수의 개구부(OP) 각각의 제2 폭(WT2) 보다 클 수 있다. 일 실시예에서, 복수의 개구부(OP) 각각의 제2 폭(WT2)은 0.05 mm 이상 0.2 mm 이하일 수 있다. 제2 폭(WT2)이 0.05 mm 미만인 경우 정밀 가공을 위한 공정 시간이 증가할 수 있고, 제2 폭(WT2)이 0.2 mm 초과인 경우 복수의 개구부(OP)에 의한 격자 패턴이 외부에서 시인되는 문제가 발생할 수 있다.
폴딩부분(PLT-F)에는 제2 방향(DR2)으로 서로 인접한 개구부들(OP) 사이에 배치된 복수의 가지부(BR)를 포함할 수 있다. 폴딩부분(PLT-F)에 복수의 개구부(OP)가 형성됨에 따라 제2 방향(DR2)으로 서로 인접한 개구부들(OP) 사이에 복수의 가지부(BR)가 형성될 수 있다. 복수의 가지부(BR)는 제1 방향(DR1)으로 연장할 수 있다. 복수의 가지부(BR) 각각은 제2 방향(DR2)을 기준으로 제3 폭(WT3)을 가질 수 있다.
일 실시예에서, 복수의 가지부(BR) 각각의 제3 폭(WT3)은 0.05 mm 이상 0.3 mm 이하일 수 있다. 복수의 가지부(BR) 각각의 제3 폭(WT3)이 전술한 범위를 만족하는 경우, 복수의 개구부(OP)가 형성될 때 가지부들(BR)의 손상이 최소화 될 수 있고, 복수의 개구부(OP) 형성을 위한 공정시간이 단축될 수 있다. 복수의 가지부(BR) 각각의 제3 폭(WT3)이 0.05 mm 미만인 경우, 정밀 가공을 위한 공정 시간이 증가하거나, 복수의 가지부(BR)가 손상되어 제2 방향(DR2)으로 서로 인접한 개구부들(OP)이 서로 연결될 수도 있다. 복수의 가지부(BR) 각각의 제3 폭(WT3)이 0.3 mm 초과인 경우, 지지층(PTL)의 폴딩부분(PLT-F)에서의 폴딩 특성이 저하되고, 복수의 가지부(BR)에서 발생하는 응력에 의해 폴딩부분(PLT-F)에 크랙과 같은 손상이 발생할 수 있다.
도 7e 및 도 7f를 참조하면, 일 실시예에 따른 지지층(PLT)은 섬유 강화 복합재를 포함하는 것일 수 있다. 지지층(PLT)의 제1 지지부분(PLT1) 및 제2 지지부분(PLT2) 각각은 섬유 강화 복합재를 포함하여 형성된 것일 수 있다.
지지층(PLT)은 강화 섬유(FB1, FB2)를 포함하는 것일 수 있다. 지지층(PLT)의 제1 지지부분(PLT1), 폴딩부분(PLT-F), 및 제2 지지부분(PLT2)은 강화 섬유(FB1, FB2)를 포함하는 것일 수 있다. 강화 섬유(FB1, FB2)는 아라미드 섬유를 포함하거나, 또는 아라미드 섬유, 탄소 섬유, 및 유리 섬유 중 적어도 두 개를 포함하는 것일 수 있다. 예를 들어, 강화 섬유(FB1, FB2)는 아라미드 섬유를 포함하거나, 또는 탄소 섬유 및 유리 섬유를 포함하는 것일 수 있다. 강화 섬유(FB1, FB2)는 하나의 섬유 가닥으로 형성될 수 있다. 강화 섬유(FB1, FB2)는 복수의 서브 섬유들의 집합으로 구성될 수 있다. 예를 들어, 복수의 서브 섬유들이 하나의 묶음으로 접합되어 하나의 섬유 가닥을 구성할 수 있다.
지지층(PLT)에 포함되는 강화 섬유(FB1, FB2)가 아라미드 섬유를 포함하거나, 또는 탄소 섬유 및 유리 섬유를 함께 포함하는 경우, 탄소 섬유만 포함하는 지지층에 비하여 전자 장치에 적용되었을 때 전자 장치의 안테나 효율이 증가될 수 있다. 일반적으로 전자 장치는 무선 통신을 위한 안테나들을 포함할 수 있다. 탄소 섬유만 포함하는 지지층을 포함하는 전자 장치의 경우, 도전성을 가지는 탄소 섬유로 인해 안테나 동작이 차단될 수 있다. 즉, 탄소 섬유만 포함하는 지지층의 경우 무선 주파수 신호들을 차단할 수 있어 전자 장치의 안테나 효율이 감소될 수 있다. 또한, 탄소 섬유를 포함하는 탄소 섬유 복합재는 강도가 높아, 가공이 용이하지 않다는 단점이 있다. 특히, 탄소 섬유 복합재 가공시 발생하는 칩(chip)은 분진형태로 남아 전도성 이물로 작용하여 전자 장치(ED)의 효율 및 신뢰성을 감소시킬 수 있다.
본 발명에 따르면, 지지층(PLT)이 탄소 섬유가 아닌 아라미드 섬유를 포함하는 아라미드 섬유 강화 복합재(AFRP: aramid fiber-reinforced plastic)를 포함하거나, 또는 탄소 섬유에 유리 섬유 또는 아라미드 섬유를 혼합한 하이브리드 섬유 강화 복합재(HFRP: Hybrid fiber-reinforced plastic)를 포함함으로써 기존 탄소 섬유로만 형성된 지지층에 비하여 전자 장치의 안테나 효율을 증가시킬 수 있고, 가공시 전도성 이물 발생을 방지하여 전자 장치의 효율 및 신뢰성을 증가시킬 수 있는 이점이 있다.
일 실시예에서, 탄소 섬유에 유리 섬유 또는 아라미드 섬유를 혼합하여 사용할 경우, 탄소 섬유와 유리 섬유의 혼합비율 및 탄소 섬유와 아라미드 섬유의 혼합비율은 각각 10:90 내지 50:50일 수 있다. 예를 들어, 탄소 섬유와 유리 섬유의 혼합비율 및 탄소 섬유와 아라미드 섬유의 혼합비율은 각각 30:70 내지 50:50일 수 있다. 즉, 일 실시예의 강화 섬유에 포함되는 탄소 섬유의 함량은 유리 섬유 또는 아라미드 섬유에 비하여 같거나 작을 수 있다. 탄소 섬유와 유리 섬유의 혼합비율 및 탄소 섬유와 아라미드 섬유의 혼합비율이 전술한 범위를 만족하는 경우 우수한 기계적 물성을 가지는 지지층(PLT)을 구현할 수 있고, 탄소 섬유에 의한 안테나 효율 저하 및 전도성 이물 발생을 감소시켜 전자 장치(ED)의 신뢰성이 향상될 수 있다.
일 실시예에서, 강화 섬유(FB1, FB2)는 복수의 섬유를 포함할 수 있다. 강화 섬유(FB1, FB2)는 서로 다른 방향으로 연장된 복수의 제1 섬유(FB1) 및 복수의 제2 섬유(FB2)를 포함할 수 있다. 폴딩축(FX)과 평행한 제1 방향(DR1)으로 연장된 복수의 제1 섬유(FB1), 및 복수의 제1 섬유(FB1)와 평면상에서 교차하도록 제2 방향(DR2)으로 연장된 복수의 제2 섬유(FB2)를 포함할 수 있다.
지지층(PLT)은 매트릭스부(RIN1, RIN2)를 더 포함할 수 있다. 지지층(PLT)의 제1 지지부분(PLT1), 폴딩부분(PLT-F), 및 제2 지지부분(PLT2)은 강화 섬유(FB1, FB2)가 분산되는 매트릭스부(RIN1, RIN2)를 더 포함할 수 있다. 강화 섬유(FB1, FB2)는 매트릭스부(RIN1, RIN2)에 분산되어 배열된 것일 수 있다. 제1 지지부분(PLT1), 폴딩부분(PLT-F), 및 제2 지지부분(PLT2) 각각은 복수의 제1 섬유(FB1)가 분산되는 제1 매트릭스부(RIN1), 및 복수의 제2 섬유(FB2)가 분산되는 제2 매트릭스부(RIN2)를 포함할 수 있다.
제1 매트릭스부(RIN1) 및 제2 매트릭스부(RIN2) 각각은 고분자 수지를 포함하여 형성된 것일 수 있다. 예를 들어, 제1 매트릭스부(RIN1) 및 제2 매트릭스부(RIN2) 각각은 폴리에폭시계 수지, 폴리에스테르계 수지, 폴리아미드계 수지, 폴리카보네이트계 수지, 폴리프로필렌계 수지, 폴리부틸렌계 수지, 또는 폴리비닐에스테르계 수지를 포함하는 것일 수 있다.
일 실시예의 전자 장치(ED, 도 1a)는 지지층(PLT)으로 섬유 강화 복합재를 포함하여 경량화될 수 있다. 일 실시예에 따른 지지층(PLT)은 섬유 강화 복합재를 포함하여 금속 재료에 비하여 가벼운 무게를 가지면서도 금속 플레이트와 유사하거나 낮은 수준의 모듈러스 및 강도를 나타낼 수 있다. 이에 따라, 일 실시예의 전자 장치(ED, 도 1a)는 금속 지지층을 사용한 경우에 비하여 가벼운 무게를 가지면서도 양호한 기계적 물성 및 신뢰성 특성을 나타낼 수 있다.
또한, 일 실시예에 따른 지지층(PLT)은 매트릭스부(RIN1, RIN2)로 고분자 수지를 포함하는 것으로 금속 플레이트와 비교하여 형상 가공이 용이할 수 있다. 예를 들어, 섬유 강화 복합재를 포함하는 지지층(PLT)을 레이저 컷팅을 이용하여 형상이 가공될 수 있다. 개구부들(OP)은 레이저 컷팅법을 이용하여 용이하게 지지층(PLT)에 형성될 수 있다.
도 7e를 참조하면, 일 실시예에 따른 지지층(PLT)은 두께 방향인 제3 방향(DR3)으로 적층된 복수의 서브 지지층(SPL1, SPL2)을 포함할 수 있다. 복수의 서브 지지층(SPL1, SPL2) 각각은 강화 섬유(FB1, FB2)를 포함하는 섬유 강화 복합재로 형성된 것일 수 있다. 복수의 서브 지지층(SPL1, SPL2)은 제1 서브 지지층(SPL1) 및 제2 서브 지지층(SPL2)을 포함할 수 있다. 제1 서브 지지층(SPL1)은 폴딩축(FX)과 나란하게 배열되는 복수의 제1 섬유(FB1)를 포함하고, 제2 서브 지지층(SPL2)은 폴딩축(FX)과 수직하는 방향과 나란하게 배열되는 복수의 제2 섬유(FB2)를 포함할 수 있다. 한편, 도 7e에서는 지지층(PLT)이 두 개의 제1 서브 지지층(SPL1)과 하나의 제2 서브 지지층(SPL2)을 포함하는 것을 도시하였으나, 이는 예시적인 도시일 뿐이며, 본 발명이 이에 한정되는 것은 아니다. 일 실시예에서, 제1 서브 지지층(SPL1) 및 제2 서브 지지층(SPL2)은 제3 방향(DR3)으로 교번하여 적층될 수 있다.
제1 서브 지지층(SPL1) 및 제2 서브 지지층(SPL2) 각각에는 상술한 복수의 개구부(OP)가 정의될 수 있다. 지지층(PLT)의 폴딩부분(PLT-F)에 해당하는 제1 서브 지지층(SPL1) 및 제2 서브 지지층(SPL2) 각각에 복수의 개구부(OP)가 정의될 수 있다.
일 실시예에 따른 지지층(PLT)은 연장 방향이 서로 상이한 복수의 제1 섬유(FB1) 및 복수의 제2 섬유(FB2)를 각각 포함하는 제1 서브 지지층(SPL1) 및 제2 서브 지지층(SPL2)을 모두 포함하여 양호한 폴딩 특성을 가지면서 높은 기계적 강도를 나타낼 수 있다. 즉, 일 실시예에 따른 지지층(PLT)은 폴딩축(FX)과 나란한 방향으로 연장되는 복수의 제1 섬유(FB1)를 포함하는 제1 서브 지지층(PLT1), 및 폴딩축(FX)과 수직한 방향으로 연장되는 복수의 제2 섬유(FB2)를 포함하는 제2 서브 지지층(PLT2)을 포함하여 양호한 폴딩 특성과 우수한 기계적 물성을 나타낼 수 있다.
일 실시예에서, 지지층(PLT)이 적층된 복수의 서브 지지층(SPL1, SPL2)을 포함할 경우 최상층의 서브 지지층 및 최하층의 서브 지지층에 포함되는 강화 섬유의 배열 방향은 폴딩축(FX)과 나란한 것일 수 있다. 또한, 일 실시예에서 지지층(PLT)은 폴딩축(FX)에 나란한 방향으로 배열된 강화 섬유를 포함하는 최상층의 서브 지지층 및 최하층의 서브 지지층 사이에 배치되고 강화 섬유의 배열 방향이 폴딩축(FX)에 수직하는 방향인 서브 지지층을 적어도 하나 포함할 수 있다.
일 실시예에서, 지지층(PLT)은 n개의 제1 서브 지지층(SPL1) 및 n-1개의 제2 서브 지지층(SPL2)을 포함하는 것일 수 있다. 이 때, n은 2 이상의 정수일 수 있다. 예를 들어, n은 2 또는 3 일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 지지층(PLT)은 적어도 두 개의 제1 서브 지지층(SPL1)을 포함할 수 있다. 이 때, 제1 서브 지지층(SPL1) 중 두 개의 제1 서브 지지층(SPL1)은 지지층(PLT)의 표면을 형성할 수 있다. 두 개의 제1 서브 지지층(SPL1) 중 하나는 지지층(PLT)의 상면을 형성하고, 나머지 하나는 지지층(PLT)의 하면을 형성할 수 있다.
폴딩축(FX)과 수직하게 배열되는 복수의 제2 섬유(FB2)를 포함하는 제2 서브 지지층(SPL2)이 지지층(PLT)의 표면을 형성하는 경우 복수의 개구부(OP) 가공시 문제가 발생할 수 있다. 예를 들어, 폴딩축(FX)과 수직하는 방향으로 배열되는 복수의 제2 섬유(FB2)를 포함하는 제2 서브 지지층(SPL2)에 폴딩축(FX)과 나란한 방향으로 연장되는 복수의 개구부(OP)를 형성하는 경우, 복수의 제2 섬유(FB2)의 절단 부분들이 외부로 돌출될 수 있다. 즉, 복수의 제2 섬유(FB2)와 교차하도록 복수의 개구부(OP)가 형성될 때, 패턴이 형성되는 지지층(PLT)의 폴딩부분(PLT-F)의 표면이 거칠어질 수 있다.
본 발명의 일 실시예에 따르면, 폴딩축(FX)과 나란하게 배열되는 복수의 제1 섬유(FB1)를 포함하는 제1 서브 지지층(SPL1)이 지지층(PLT)의 표면을 형성함에 따라, 복수의 개구부(OP)의 가공이 용이해질 수 있다. 즉, 복수의 제1 섬유(FB1)의 연장 방향과 평행한 방향으로 복수의 개구부(OP)가 가공될 때, 복수의 개구부(OP)가 형성되는 지지층(PLT)의 폴딩부분(PLT-F)의 표면이 거칠어지지 않을 수 있다.
도 7g에 도시된 전자 장치는 도 6에 도시된 전자 장치와 비교하여 디지타이저(DGZ)의 단면상 배치가 상이한 것일 수 있다.
도 7g를 참조하면, 일 실시예에 따른 전자 장치의 하측부재는 전자기 차폐층(EMS), 전자기 차폐층(EMS) 상에 배치된 커버층(SCV), 커버층(SCV) 상에 배치된 지지층(PLT), 및 지지층(PLT) 상에 배치된 디지타이저(DGZ)를 포함할 수 있다. 이 때, 제6 접착층(AL6)은 지지층(PLT)과 커버층(SCV)를 부착할 수 있고, 제7 접착층(AL7)은 커버층(SCV)와 전자기 차폐층(EMS)을 부착할 수 있다.
도 7g에 도시된 것과 같이, 디지타이저(DGZ)는 지지층(PLT) 상에 배치될 수 있다. 디지타이저(DGZ)는 지지층(PLT) 상에 배치되고, 지지층(PLT)의 제1 지지부분(PLT1), 폴딩부분(PLT-F), 및 제2 지지부분(PLT2)에 중첩하는 것일 수 있다. 다만, 이에 제한 되는 것은 아니며, 디지타이저(DGZ)은 지지층(PLT) 상에서 서로 이격된 제1 디지타이저 및 제2 디지타이저를 포함할 수도 있다. 디지타이저(DGZ)가 지지층(PLT) 상에 배치됨에 따라, 전자기 차폐층(EMS)이 제7 접착층(AL7)을 통해 커버층(SCV)의 아래에 부착될 수 있다. 제1 전자기 차폐층(EMS1)은 제7 접착층(AL7)의 제1 부분(AL7-1) 아래에 부착되고, 제2 전자기 차폐층(EMS2)은 제7 접착층(AL7)의 제2 부분(AL7-2) 아래에 부착될 수 있다.
도 8a는 본 발명의 일 실시예에 따른 지지층(PLT)의 사시도이다. 도 8b는 본 발명의 일 실시예에 따른 지지층(PLT)의 부분 평면도이다. 도 8b는 도 8a의 일부 영역(AA-1)을 확대 도시하였다. 도 8c는 본 발명의 일 실시예에 따른 전자 장치(ED)의 부분 단면도이다. 도 8d는 본 발명의 일 실시예에 따른 지지층(PLT)의 분해 사시도이다. 이하, 도 8a 내지 도 8d를 참조하여 본 발명의 일 실시예에 따른 장치 장치를 설명함에 있어, 도 6, 및 도 7a 내지 7g에서 앞서 설명한 구성에 대해서는 동일한 참조부호를 부여하고 자세한 설명은 생략한다.
도 8a를 참조하면, 지지층(PLT-1)은 제2 방향(DR2) 내에서 이격된 제1 지지부분(PLT1-1), 폴딩부분(PLT-F-1), 및 제2 지지부분(PLT2-1)을 포함할 수 있다. 제1 지지부분(PLT1-1) 및 제2 지지부분(PLT2-1)은 서로 동일한 물질을 포함할 수 있다. 제1 지지부분(PLT1-1) 및 제2 지지부분(PLT2-1) 각각은 섬유 강화 복합재를 포함할 수 있다. 일 실시예에서, 제1 지지부분(PLT1-1) 및 제2 지지부분(PLT2-1) 각각은 아라미드 섬유를 포함하거나, 또는 아라미드 섬유, 탄소 섬유, 및 유리 섬유 중 적어도 두 개를 포함하는 강화 섬유를 포함할 수 있다. 예를 들어, 제1 지지부분(PLT1-1) 및 제2 지지부분(PLT2-1) 각각은 아라미드 섬유를 포함하는 강화 섬유, 또는 탄소 섬유 및 유리 섬유를 포함하는 강화 섬유를 포함하는 것일 수 있다.
일 실시예에 따른 지지층(PLT-1)의 폴딩부분(PLT-F-1)은 제1 지지부분(PLT1-1) 및 제2 지지부분(PLT2-1)과 상이한 물질을 포함할 수 있다. 폴딩부분(PLT-F-1)은 60Gpa 이상의 탄성계수를 갖는 물질을 포함할 수 있고, 스테인리스스틸과 같은 금속 물질을 포함할 수 있다. 예를 들어, 폴딩부분(PLT-F-1)은 SUS 304를 포함할 수 있으나, 이에 한정되는 것은 아니고 폴딩부분(PLT-F-1)은 다양한 금속 물질들을 포함할 수 있다.
지지층(PLT-1)의 폴딩부분(PLT-F-1)은 평면 상에서 제1 지지부분(PLT1-1) 및 제2 지지부분(PLT2-1)으로부터 이격될 수 있다. 도 8b에 도시된 것과 같이 지지층(PLT-1)의 폴딩부분(PLT-F-1)은 제1 지지부분(PLT1-1) 및 제2 지지부분(PLT2-1)으로부터 제1 거리(D1)만큼 이격될 수 있다. 제1 거리(D1)는 수 ㎛ 내지 수십 ㎛일 수 있다.
도 8b에 도시된 것과 같이, 지지층(PLT-1)의 폴딩부분(PLT-F-1)에 형성된 복수의 개구부(OP)는 격자 형태로 배치될 수 있다. 도 1b와 같이 전자 장치(ED)가 폴딩될 때, 지지층(PLT-1)의 폴딩부분(PLT-F-1)은 연신될 수 있으므로 폴딩 동작이 더 용이해질 수 있다. 서로 분리된 제1 지지부분(PLT1-1), 폴딩부분(PLT-F-1), 및 제2 지지부분(PLT2-1)은 도 8c에 도시된 것과 같이 제6 접착층(AL6)에 모두 부착될 수 있다. 따라서, 도 1b와 같이 전자 장치(ED)가 폴딩될 때, 서로 분리된 제1 지지부분(PLT1-1), 폴딩부분(PLT-F-1), 및 제2 지지부분(PLT2-1)은 하나의 부재와 같이 동작할 수 있다.
도시하지 않았으나, 지지층(PLT-1)은 폴딩부분(PLT-F-1)을 제1 지지부분(PLT1-1)과 제2 지지부분(PLT2-1)에 각각 결합시키는 결합부분을 더 포함할 수도 있다. 결합부분은 폴딩부분(PLT-F-1)과 제1 지지부분(PLT1-1)의 이격된 영역과 폴딩부분(PLT-F-1)과 제2 지지부분(PLT2-1)의 이격된 영역에 배치될 수 있다. 지지층(PLT-1)이 결합부분을 더 포함하는 경우, 결합부분은 플라스틱을 포함할 수 있다. 예를 들어, 폴딩부분(PLT-F-1)을 제1 지지부분(PLT1-1)과 제2 지지부분(PLT2-1)으로부터 이격되도록 배치시킨 후, 폴딩부분(PLT-F-1)과 제1 지지부분(PLT1-1)의 이격된 영역과 폴딩부분(PLT-F-1)과 제2 지지부분(PLT2-1)의 이격된 영역에 열가소성 플라스틱을 주입하여 결합부분을 형성할 수 있다. 이 때, 폴딩부분(PLT-F-1)의 복수의 개구부(OP)를 커버하는 커버층(SCV, 도 6)을 부착시킨 상태에서 결합부분을 형성할 수 있다.
또는, 도 8a 내지 도 8c에 도시된 바와 달리, 지지층(PLT-1)의 폴딩부분(PLT-F-1)은 제1 지지부분(PLT1-1)과 제2 지지부분(PLT2-1) 각각에 직접 결합될 수도 있다. 이 때, 인서트 몰딩방식으로 폴딩부분(PLT-F-1)에 제1 지지부분(PLT1-1)과 제2 지지부분(PLT2-1) 각각을 직접 결합시킬 수도 있다.
도 8d를 참조하면, 제1 지지부분(PLT1-1) 및 제2 지지부분(PLT2-1) 각각은 강화 섬유(FB1-1, FB2-1)를 포함할 수 있다. 강화 섬유(FB1-1, FB2-1)는 아라미드 섬유를 포함하거나, 또는 아라미드 섬유, 탄소 섬유, 및 유리 섬유 중 적어도 두 개를 포함하는 것일 수 있다. 예를 들어, 강화 섬유(FB1-1, FB2-1)는 아라미드 섬유를 포함하거나, 또는 탄소 섬유 및 유리 섬유를 포함하는 것일 수 있다. 일 실시예에서, 강화 섬유(FB1-1, FB2-1)는 복수의 섬유를 포함할 수 있다. 강화 섬유(FB1-1, FB2-1)는 폴딩축(FX)과 평행한 제1 방향(DR1)으로 연장된 복수의 제1 섬유(FB1-1), 및 복수의 제1 섬유(FB1-1)와 평면상에서 교차하도록 제2 방향(DR2)으로 연장된 복수의 제2 섬유(FB2-1)를 포함할 수 있다.
제1 지지부분(PLT1-1) 및 제2 지지부분(PLT2-1) 각각은 매트릭스부(RIN1-1, RIN2-1)를 더 포함할 수 있다. 제1 지지부분(PLT1-1) 및 제2 지지부분(PLT2-1) 각각은 복수의 제1 섬유(FB1-1)가 분산되는 제1 매트릭스부(RIN1-1), 및 복수의 제2 섬유(FB2-1)가 분산되는 제2 매트릭스부(RIN2-1)를 포함할 수 있다. 제1 매트릭스부(RIN1-1) 및 제2 매트릭스부(RIN2-1) 각각은 고분자 수지를 포함하여 형성된 것일 수 있다. 예를 들어, 제1 매트릭스부(RIN1-1) 및 제2 매트릭스부(RIN2-1) 각각은 폴리에폭시계 수지, 폴리에스테르계 수지, 폴리아미드계 수지, 폴리카보네이트계 수지, 폴리프로필렌계 수지, 폴리부틸렌계 수지, 또는 폴리비닐에스테르계 수지를 포함하는 것일 수 있다.
도 8d에 도시된 일 실시예의 지지층(PLT-1)은 제2 방향(DR2)으로 이격된 제1 지지부분(PLT1-1) 및 제2 지지부분(PLT2-1)을 포함하고, 제1 지지부분(PLT1-1) 및 제2 지지부분(PLT2-1) 각각은 두께 방향인 제3 방향(DR3)으로 적층된 복수의 서브 지지층(SPL1-1, SPL2-1)을 포함하는 것일 수 있다. 복수의 서브 지지층(SPL1-1, SPL2-1)은 폴딩축(FX)과 나란한 제1 방향(DR1)으로 배열된 복수의 제1 섬유(FB1-1)를 포함하는 제1 서브 지지층(SPL1-1), 및 폴딩축(FX)과 수직한 제2 방향(DR2)으로 배열된 복수의 제2 섬유(FB2-1)를 포함하는 제2 서브 지지층(SPL2-1)을 포함할 수 있다. 제1 서브 지지층(SPL1-1) 및 제2 서브 지지층(SPL2-1)은 제3 방향(DR3)으로 서로 교번하여 적층될 수 있다.
지지층(PLT-1)은 제1 지지부분(PLT1-1) 및 제2 지지부분(PLT2-1) 사이에 배치된 폴딩부분(PLT-F-1)을 포함하고, 폴딩부분(PLT-F-1)은 두께 방향인 제3 방향(DR3)으로 적층된 복수의 서브 메탈층(MP1, MP2)을 포함하는 것일 수 있다. 즉, 폴딩부분(PLT-F-1)은 제1 서브 메탈층(MP1) 및 제2 서브 메탈층(MP2)를 포함할 수 있다. 제1 서브 메탈층(MP1)은 서로 이격된 제1 지지부분(PLT1-1)의 제1 서브 지지층(SPL1-1)과 제2 지지부분(PLT2-1)의 제1 서브 지지층(SPL1-1) 사이에 배치될 수 있다. 제2 서브 메탈층(MP2)은 서로 이격된 제1 지지부분(PLT1-1)의 제2 서브 지지층(SPL2-1)과 제2 지지부분(PLT2-1)의 제2 서브 지지층(SPL2-1) 사이에 배치될 수 있다. 제1 서브 메탈층(MP1) 및 제2 서브 메탈층(MP2) 각각에는 상술한 복수의 개구부(OP)가 정의될 수 있다. 한편, 도 8d에서는 제1 서브 메탈층(MP1) 및 제2 서브 메탈층(MP2)이 서로 분리된 것으로 도시하였으나, 이에 제한되는 것은 아니다. 제1 서브 메탈층(MP1) 제2 서브 메탈층(MP2)은 지지층(PLT-1)에서 일체의 형상을 가지는 것일 수 있다.
도 9a는 본 발명의 일 실시예에 따른 지지층(PLT-2)의 사시도이다. 도 9b는 본 발명의 일 실시예에 따른 전자 장치(ED)의 부분 단면도이다. 도 9c는 본 발명의 일 실시예에 따른 지지층(PLT-2)의 분해 사시도이다. 이하, 도 9a 내지 도 9c를 참조하여 본 발명의 일 실시예에 따른 전자 장치를 설명함에 있어, 도 6, 및 도 7a 내지 7g에서 앞서 설명한 구성에 대해서는 동일한 참조부호를 부여하고 자세한 설명은 생략한다.
도 9a 내지 도 9c를 참조하면, 일 실시예에 따른 지지층(PLT-2)은 도 6에 도시된 지지층(PLT)와 비교하여, 폴딩부분(PLT-F)이 생략될 수 있다. 일 실시예의 지지층(PLT-2)은 제2 방향(DR2) 내에서 서로 이격된 제1 지지부분(PLT1-2) 및 제2 지지부분(PLT2-2)을 포함하고, 도 6에 도시된 폴딩부분(PLT-F)를 포함하지 않는 것일 수 있다. 제1 지지부분(PLT1-2)은 전자 장치(ED, 도 1a)의 제1 비폴딩 영역(NFA1, 도 1a)에 중첩하고, 제2 지지부분(PLT2-2)은 전자 장치(ED, 도 1a)의 제2 비폴딩 영역(NFA2, 도 1a)에 중첩할 수 있다. 도시된 제1 지지부분(PLT1-2) 및 제2 지지부분(PLT2-2)가 서로 이격된 갭은 전자 장치(ED, 도 1a)의 폴딩 영역(FA, 도 1a)에 중첩할 수 있다. 제1 지지부분(PLT1-2) 및 제2 지지부분(PLT2-2)이 서로 이격된 갭은 도 6에 도시된 제1 지지부분(PLT1) 및 제2 지지부분(PLT2)이 서로 이격된 갭에 비해 작을 수 있으나, 이에 제한되는 것은 아니다.
도 9c를 참조하면, 제1 지지부분(PLT1-2) 및 제2 지지부분(PLT2-2) 각각은 강화 섬유(FB1-2, FB2-2)를 포함할 수 있다. 강화 섬유(FB1-2, FB2-2)는 아라미드 섬유를 포함하거나, 또는 아라미드 섬유, 탄소 섬유, 및 유리 섬유 중 적어도 두 개를 포함하는 것일 수 있다. 예를 들어, 강화 섬유(FB1-2, FB2-2)는 아라미드 섬유를 포함하거나, 또는 탄소 섬유 및 유리 섬유를 포함하는 것일 수 있다. 일 실시예에서, 강화 섬유(FB1-2, FB2-2)는 복수의 섬유를 포함할 수 있다. 강화 섬유(FB1-2, FB2-2)는 폴딩축(FX)과 평행한 제1 방향(DR1)으로 연장된 복수의 제1 섬유(FB1-2), 및 복수의 제1 섬유(FB1-2)와 평면상에서 교차하도록 제2 방향(DR2)으로 연장된 복수의 제2 섬유(FB2-2)를 포함할 수 있다.
제1 지지부분(PLT1-2) 및 제2 지지부분(PLT2-2) 각각은 강화 섬유(FB1-2, FB2-2)가 분산되는 매트릭스부(RIN1-2, RIN2-2)를 더 포함할 수 있다. 제1 지지부분(PLT1-2) 및 제2 지지부분(PLT2-2) 각각은 복수의 제1 섬유(FB1-2)가 분산되는 제1 매트릭스부(RIN1-2), 및 복수의 제2 섬유(FB2-2)가 분산되는 제2 매트릭스부(RIN2-2)를 포함할 수 있다. 제1 매트릭스부(RIN1-2) 및 제2 매트릭스부(RIN2-2) 각각은 고분자 수지를 포함하여 형성된 것일 수 있다. 예를 들어, 제1 매트릭스부(RIN1-2) 및 제2 매트릭스부(RIN2-2) 각각은 폴리에폭시계 수지, 폴리에스테르계 수지, 폴리아미드계 수지, 폴리카보네이트계 수지, 폴리프로필렌계 수지, 폴리부틸렌계 수지, 또는 폴리비닐에스테르계 수지를 포함하는 것일 수 있다.
일 실시예에서, 제1 지지부분(PLT1-2) 및 제2 지지부분(PLT2-2) 각각은 두께 방향인 제3 방향(DR3)으로 적층된 복수의 서브 지지층(SPL1-2, SPL2-2)을 포함하는 것일 수 있다. 제1 지지부분(PLT1-2) 및 제2 지지부분(PLT2-2) 각각은 제1 서브 지지층(SPL1-2) 및 제2 서브 지지층(SPL2-2)을 포함하는 것일 수 있다. 예를 들어, 제1 지지부분(PLT1-2) 및 제2 지지부분(PLT2-2)은 각각 순차적으로 적층된 제1 서브 지지층(SPL1-2) 및 제2 서브 지지층(SPL2-2)을 포함하는 것일 수 있다.
도 9c를 참조하면, 복수의 서브 지지층(SPL1-2, SPL2-2) 각각은 강화 섬유(FB1-2, FB2-2)를 포함하는 섬유 강화 복합재로 형성된 것일 수 있다. 복수의 서브 지지층(SPL1-2, SPL2-2)은 폴딩축(FX)과 나란하게 배열되는 복수의 제1 섬유(FB1-2)를 포함하는 제1 서브 지지층(SPL1-2), 및 폴딩축(FX)과 수직하는 방향과 나란하게 배열되는 복수의 제2 섬유(FB2-2)를 포함하는 제2 서브 지지층(SPL2-2)을 포함할 수 있다.
일 실시예의 전자 장치는 섬유 강화 복합재를 포함하는 지지층을 포함하여 경량화가 가능하며, 지지층이 폴딩축의 연장 방향과 나란하게 배열된 강화 섬유를 포함하는 지지층을 적어도 하나 포함하여 폴딩축과 나란한 방향으로의 우수한 기계적 물성을 나타낼 수 있다. 또한, 일 실시예의 전자 장치는 지지층에 강화 섬유의 배열 방향이 상이한 복수의 서브 지지층을 포함하여 양호한 폴딩 특성을 가지면서도 우수한 기계적 물성을 나타낼 수 있다.
도 10a는 본 발명의 일 실시예에 따른 디지타이저(DGZ)의 평면도이다. 도 10b는 본 발명의 일 실시예에 따른 디지타이저(DGZ)의 감지영역(SA1)의 평면도이다. 도 10c는 본 발명의 일 실시예에 따른 디지타이저(DGZ)의 감지영역(SA1)의 단면도이다.
도 10a에 도시된 것과 같이, 디지타이저(DGZ)는 서로 이격된 제1 디지타이저(DGZ-1)와 제2 디지타이저(DGZ-2)를 포함할 수 있다. 제1 디지타이저(DGZ-1)와 제2 디지타이저(DGZ-2)는 소정의 갭(GP)을 두고 이격되어 배치될 수 있다. 갭(GP)은 0.3mm 이상 3mm 이하일 수 있다. 예를 들어, 갭(GP)은 0.4mm 이상 2mm 이하일 수 있다. 갭(GP)은 전술한 폴딩 영역(FA, 도 1a)에 대응하도록 정의될 수 있다.
제1 디지타이저(DGZ-1)와 제2 디지타이저(DGZ-2)에 제1 연성회로필름(FCB1)과 제2 연성회로필름(FCB2)이 각각 전기적으로 연결될 수 있다. 제1 연성회로필름(FCB1)과 제2 연성회로필름(FCB2)은 동일한 회로기판에 연결될 수 있다. 예를 들어, 도 2a에서 설명된 인쇄회로기판(PCB)이나, 인쇄회로기판(PCB)에 연결된 메인회로기판 등에 제1 연성회로필름(FCB1)과 제2 연성회로필름(FCB2)이 각각 연결될 수 있다. 제1 연성회로필름(FCB1)과 제2 연성회로필름(FCB2)은 하나의 회로필름으로 대체될 수도 있다.
제1 디지타이저(DGZ-1)와 제2 디지타이저(DGZ-2) 각각은 제1 감지영역(SA1)과 제2 감지영역(SA2)을 각각 포함하고, 제1 비감지영역(NSA1)과 제2 비감지영역(NSA2)을 각각 포함한다. 제1 비감지영역(NSA1)과 제2 비감지영역(NSA2)은 제1 감지영역(SA1)과 제2 감지영역(SA2)에 각각 인접하게 배치된다. 제1 디지타이저(DGZ-1)와 제2 디지타이저(DGZ-2)의 구성은 실질적으로 동일한 바, 이하 제1 디지타이저(DGZ-1)를 중심으로 설명한다.
도 10b에 도시된 것과 같이, 감지영역(SA1)에는 복수 개의 제1 루프 코일들(510, 이하 제1 코일들) 및 복수의 제2 루프 코일들(520, 이하 제2 코일들)을 포함할 수 있다. 제1 코일들(510)은 구동 코일들로 지칭될 수 있고, 제2 코일들(520)은 감지 코일들로 지칭될 수 있으나 이에 제한되지 않고, 그 반대일 수도 있다.
제1 코일들(510) 각각은 제1 방향(DR1)을 따라 배열되며 각각은 제2 방향(DR2)을 따라 연장된다. 제2 코일들(520) 각각은 제1 방향(DR1)을 따라 연장되며, 제2 코일들(520)은 제2 방향(DR2)으로 서로 이격되어 배열될 수 있다. 도 10b에 도시된 것과 달리, 제1 코일들(510)은 인접한 코일들이 서로 중첩하도록 배열될 수 있다. 제1 코일들(510)의 교차영역에는 브릿지 패턴이 배치될 수 있다. 제2 코일들(520)은 인접한 코일들이 서로 중첩하도록 배열될 수 있다. 제2 코일들(520)의 교차영역에는 브릿지 패턴이 배치될 수 있다.
제1 코일들(510)의 제1 단자들(510t)로 교류 신호가 순차적으로 제공될 수 있다. 제1 코일들(510)의 제1 단자들(510t)과 다른 하나의 단자들은 접지될 수 있다. 제1 코일들(510)의 제1 단자들(510t)에는 신호라인들이 각각 연결될 수 있으나, 도 10b에는 미-도시되었다. 이러한 신호라인들은 도 10a에 도시된 비감지영역(NSA1)에 배치될 수 있다.
제1 코일들(510)에 전류가 흐르면, 제1 코일들(510)과 제2 코일들(520) 사이에 자기력선이 유도될 수 있다. 제2 코일들(520)은 전자 펜에서 방출된 유도 전자기력을 감지하여 감지신호로써 제2 코일들(520)의 제2 단자들(520t)로 출력할 수 있다. 제2 코일들(520)의 제2 단자들(520t)과 다른 하나의 단자들은 접지될 수 있다. 제2 코일들(520)의 제2 단자들(520t)에는 신호라인들이 각각 연결될 수 있으나, 도 10b에는 미-도시되었다. 이러한 신호라인들은 도 10a에 도시된 비감지영역(NSA1)에 배치될 수 있다.
도 10a 내지 도 10c를 함께 참조하면, 제1 디지타이저(DGZ-1)는 베이스층(DGZ-BL), 베이스층(DGZ-BL)의 일면 상에 배치된 제1 코일들(510) 및 베이스층(BL)의 타면 상에 배치된 제2 코일들(520)을 포함한다. 베이스층(DTM-BL)은 플라스틱 필름을 포함할 수 있고, 예컨대 폴리이미드 필름을 포함할 수 있다. 제1 코일들(510)과 제2 코일들(520)은 금속을 포함하고, 금(Au), 은(Ag), 구리(Cu), 또는 알루미늄(Al) 등을 포함할 수 있다.
베이스층(DTM-BL)의 일면과 타면 상에 제1 코일들(510)과 제2 코일들(520)을 보호하는 보호층이 배치될 수 있다. 본 실시예에서 보호층은 제1 코일들(510) 상에 배치되고, 제1 접착층(AL-D1)을 통해 접착된 제1 보호층(PL-D1) 및 제2 코일들(520) 상에 배치되고, 제2 접착층(AL-D2)을 통해 접착된 제2 보호층(PL-D2)을 포함할 수 있다. 제1 보호층(PL-D1)과 제2 보호층(PL-D2) 각각은 플라스틱을 포함할 수 있고, 폴리이미드 필름을 포함할 수 있다.
도 10c에 도시된 것과 같이, 제1 디지타이저(DGZ-1)의 상면과 하면에 굴곡이 발생할 수 있다. 제1 디지타이저(DGZ-1)의 상면 및 하면에 발생한 굴곡에 의해 사용자에게 제1 코일들(510)과 제2 코일들(520)이 시인되는 불량이 발생할 수 있으나, 디지타이저(DGZ)의 상부에 배치된 지지층(PLT, 도 6)에 의해 제1 코일들(510)과 제2 코일들(520)에 의해 발생한 굴곡이 상측으로 전사되는 것을 방지할 수 있다. 즉, 지지층(PLT, 도 6)은 그 하측에 배치된 제1 코일들(510)과 제2 코일들(520)이 전자 장치 의 상측에서 시인되는 불량을 방지할 수 있다.
상술한 것과 같이, 지지층(PLT, 도 6)은 절연성을 가지는 비금속 재료를 갖기 때문에 자기장이 지지층(PLT, 도 6)을 통과할 수 있다. 지지층(PLT, 도 6)의 하측에 배치된 디지타이저(DGZ)는 외부 입력을 감지할 수 있다. 지지층(PLT, 도 6)이 금속 재료를 포함할 경우, 지지층(PLT, 도 6)에 포함된 금속 재료에 의해 디지타이저(DGZ)에서 발생한 자기장이 간섭되어 디지타이저(DGZ)의 감도가 떨어지는 문제가 발생하나, 본 발명에 따르면 그러한 문제가 발생하지 않는다.
이하, 구체적인 실시예 및 비교예의 지지층을 전자 장치에 적용한 경우의 특성값을 통해 본 발명을 보다 구체적으로 설명한다. 하기 실시예는 본 발명의 이해를 돕기 위한 예시에 불과하며, 본 발명의 범위가 이에 한정되는 것은 아니다.
1. 전자 장치 특성 평가
하기 표 1 및 표 2에서는 본 발명의 일 실시예 및 비교예에 따른 전자 장치의 특성 평가 데이터를 표시하였다. 표 1의 실시예 1 내지 실시예 5에서는 일 실시예에 따른 지지층을 포함하는, 도 6에 도시된 적층 구조를 포함하는 전자 장치의 저장 모듈러스, 펜 인식 성능, 안테나 효율, 및 전도성 이물 발생 정도를 측정하여 나타내었고, 표 2의 비교예 1 내지 비교예 3에서는 본 발명의 일 실시예와 상이한 지지층을 포함하는 전자 장치의 저장 모듈러스, 펜 인식 성능, 안테나 효율, 및 전도성 이물 발생 정도를 측정하여 나타내었다. 실시예들 및 비교예들에 따른 전자 장치는 지지층을 제외한 모든 구성이 동일하다. 실시예들 및 비교예들의 전자 장치에 포함된 지지층의 구성은 하기 표와 같다. 실시예 1은 아라미드 섬유를 포함하는 지지층을 포함하고, 실시예 2 및 실시예 3은 탄소 섬유 및 유리 섬유를 포함하는 지지층을 포함하고, 실시예 4 및 실시예 5는 탄소 섬유 및 아라미드 섬유를 포함하는 지지층을 포함한다. 비교예 1은 탄소 섬유만 포함하는 지지층을 포함하고, 비교예 2는 유리 섬유만 포함하는 지지층을 포함하고, 비교예 3은 SUS로 형성된 지지층을 포함한다.
(1) 저장 모듈러스
실시예 및 비교예에 포함된 상부 플레이트의 저장 모듈러스를 측정하였다. 저장 모듈러스는 JIS K 7074-1988 (Testing Methods for Flexural Properties of Carbon Fiber Reinforced Plastics) 기준에 따라 측정하였다.
(2) 펜 인식 성능 평가
실시예 및 비교예의 표시 장치에 전자 유도 방식(Electro-Magnetic Resonance;　EMR) 방식의 펜(Pen)을 사용하여 직선 기입의 가능 여부를 확인하였다.
(3) 안테나 효율 평가
실시예 및 비교예에 대한 안테나 효율 평가는 “電通信普及財團 硏究調査助成報告書(전기통신보급재단 연구조사조성보고서), No.32 2017”에 개시된 안테나 효율 측정 방법에 따라 측정하였다. 이 때, 효율 저하가 없으면 “효율 저하 없음”으로 하고, 효율 저하가 10% 미만이면 "소"로 하고, 효율 저하가 10% 이상이면 “대”으로 판정하였다.
(4) 전도성 이물 발생 정도
실시예 및 비교예에 포함된 지지층의 가공 특성을 분석하기 위하여 지지층의 폴딩 부분에 복수의 개구부가 형성되도록 격자 패턴 가공을 수행하였다. 실시예 1 내지 실시예 5, 비교예 1, 및 비교예 2는 CO2 레이저 가공을 수행하였고, SUS를 포함하는 비교예 3은 염화제이철을 식각액으로 사용하여 에칭 가공을 수행하였다. 격자 패턴을 가공 후 상부 플레이트 상에 남아있는 전도성 이물 발생 여부 및 발생 정도를 현미경으로 관찰하여 가공 특성을 분석하였다.
실시예 1 실시예 2 실시예 3 실시예 4 실시예 5
지지층 아라미드 섬유 탄소 섬유 및 유리 섬유 탄소 섬유 및 유리 섬유 탄소 섬유 및 아라미드 섬유 탄소 섬유 및 아라미드 섬유
강화 섬유 비율 아라미드 섬유 100% 탄소 섬유:유리 섬유
(30:70)		 탄소 섬유:유리 섬유
(50:50)		 탄소 섬유:아라미드 섬유
(30:70)		 탄소 섬유:아라미드 섬유
(50:50)
저장 모듈러스
(Gpa)		 110 90 110 140 160
펜 인식 성능 가능 가능 가능 가능 가능
안테나 효율 악화 정도 효율 저하 없음 소 소 소 소
전도성 이물 발생 정도 없음 소량 소량 소량 소량
비교예 1 비교예 2 비교예 3
지지층 탄소 섬유 유리 섬유 SUS
강화 섬유 비율 탄소 섬유 100% 유리 섬유 100% SUS 100%
저장 모듈러스
(Gpa)		 230 35 200
펜 인식 성능 가능 가능 불가능
안테나 효율 악화 정도 대 효율 저하 없음 소
전도성 이물 발생 정도 다량 없음 소량
표 1 및 표 2의 결과를 참조할 때, 일 실시예에 따른 지지층을 포함하는 전자 장치의 경우, 비교예에 비하여 펜 인식 성능, 안테나 효율, 및 전도성 이물 발생 정도가 모두 개선된 것을 확인할 수 있다. 이를 통해, 일 실시예에 다른 지지층을 포함하는 전자 장치는 탄소 섬유만 포함하는 지지층, 유리 섬유만 포함하는 지지층, 및 금속 재질로 이루어진 지지층에 비해 우수한 펜 인식 성능을 가지고, 안테나 효율 저하가 없으며, 전도성 이물 발생 정도가 작아으므로, 이에 따라 전자 장치의 내구성 및 신뢰성이 향상됨을 확인할 수 있다. 또한, 일 실시예의 전자 장치는 탄소 섬유만을 포함하는 지지층 및 금속 재질로 이루어진 지지층에 비하여 낮은 저장 모듈러스를 가지므로 지지층의 유연성이 향상되므로 일 실시예의 전자 장치는 우수한 굴곡 신뢰성을 가질 수 있다.
탄소 섬유만을 포함하는 지지층을 포함하는 비교예 1은 펜 인식 성능은 유지되나, 안테나 효율 악화 정도 및 전도성 이물 발생 정도가 모두 증가된 것을 확인할 수 있다.
유리 섬유만을 포함하는 지지층을 포함하는 비교예 2는 펜 인식 성능이 유지되고, 안테나 효율 악화 정도 및 전도성 이물 발생 정도가 거의 없으나, 저장 모듈러스가 실시예들에 비하여 현저히 낮으므로 구조적 변형에 견디기에 충분히 단단하지 않아 폴더블 전자 장치, 벤딩 전자 장치 등으로 구현되는 일 실시예의 전자 장치에 사용될 경우 내구성 및 신뢰성이 확보되지 않을 수 있다.
SUS만을 포함하는 지지층을 포함하는 비교예 3은 안테나 효율 악화 정도 및 전도성 이물 발생 정도가 탄소 섬유를 포함하는 비교예 1 보다 비교적 적으나, 펜 인식이 불가능한 것을 확인할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.
ED: 전자 장치 DP: 표시패널
PLT: 지지층 DGZ: 디지타이저
PLT1: 제1 지지부분 PLT2: 제2 지지부분
PLT-F: 폴딩부분 SPL1: 제1 서브 지지층
SPL2: 제2 서브 지지층 FB1, FB2: 강화 섬유
RIN1, RIN2: 매트릭스부

Claims (20)

  1. 일 방향으로 연장되는 폴딩축을 기준으로 폴딩되는 폴딩 영역, 및 상기 폴딩 영역을 사이에 두고 서로 이격된 제1 비폴딩 영역 및 제2 비폴딩 영역을 포함하는 표시패널; 및
    상기 표시패널 아래에 배치된 하측부재를 포함하고,
    상기 하측부재는
    상기 표시패널 아래에 배치되고, 상기 제1 비폴딩 영역에 중첩하는 제1 지지부분, 및 상기 제2 비폴딩 영역에 중첩하는 제2 지지부분을 포함하는 지지층; 및
    상기 표시패널 아래에 배치되고, 상기 제1 지지부분 및 상기 제2 지지부분에 대응하는 디지타이저를 포함하고,
    상기 제1 지지부분 및 상기 제2 지지부분은 각각 독립적으로 아라미드 섬유를 포함하거나, 또는 탄소 섬유 및 유리 섬유를 포함하는 강화 섬유를 포함하는 전자 장치.
  2. 제1항에 있어서,
    상기 강화 섬유는
    상기 일 방향으로 연장된 복수의 제1 섬유; 및
    상기 복수의 제1 섬유와 평면상에서 교차하도록 연장된 복수의 제2 섬유를 포함하는 전자 장치.
  3. 제1항에 있어서,
    상기 지지층은 상기 강화 섬유의 배열 방향이 상이한 복수의 서브 지지층을 포함하고,
    상기 복수의 서브 지지층은 두께 방향을 따라 순차적으로 적층되는 전자 장치.
  4. 제3항에 있어서,
    상기 복수의 서브 지지층은
    상기 일 방향과 나란하게 배열되는 복수의 제1 섬유를 포함하는 제1 서브 지지층; 및
    상기 일 방향과 수직하는 방향과 나란하게 배열되는 복수의 제2 섬유를 포함하는 제2 서브 지지층을 포함하는 전자 장치.
  5. 제1항에 있어서,
    상기 제1 지지부분 및 상기 제2 지지부분 각각은 상기 강화 섬유가 분산되는 매트릭스부를 더 포함하는 전자 장치.
  6. 제1항에 있어서,
    상기 지지층은 상기 폴딩 영역에 대응하고, 상기 제1 지지부분과 상기 제2 지지부분 사이에 배치되며, 복수의 개구부들이 정의된 폴딩부분을 더 포함하는 전자 장치.
  7. 제6항에 있어서,
    상기 폴딩부분은 상기 강화 섬유를 포함하는 전자 장치.
  8. 제6항에 있어서,
    상기 폴딩부분은 금속을 포함하는 전자 장치.
  9. 제1항에 있어서,
    상기 디지타이저는 상기 표시패널 및 상기 지지층 사이에 배치되는 전자 장치.
  10. 제1항에 있어서,
    상기 디지타이저는 상기 지지층 아래에 배치되는 전자 장치.
  11. 제1항에 있어서,
    상기 디지타이저는 상기 제1 지지부분에 대응하는 제1 감지영역을 구비한 제1 디지타이저, 및 상기 제2 지지부분에 대응하는 대응하는 제2 감지영역을 구비하고, 상기 제1 디지타이저와 이격된 제2 디지타이저를 포함하는 전자 장치.
  12. 제1항에 있어서,
    상기 하측부재는
    상기 디지타이저 아래에 배치된 전자기 차폐층; 및
    상기 전자기 차폐층 아래에 배치된 하부 금속 플레이트를 더 포함하는 전자 장치.
  13. 제1항에 있어서,
    상기 하측부재는
    상기 지지층 아래에 배치되고, 상기 폴딩 영역, 상기 제1 비폴딩 영역, 및 상기 제2 비폴딩 영역에 중첩하는 커버층을 더 포함하는 전자 장치.
  14. 일 방향으로 연장되는 폴딩축을 기준으로 폴딩되는 폴딩 영역, 및 상기 폴딩 영역을 사이에 두고 서로 이격된 제1 비폴딩 영역 및 제2 비폴딩 영역을 포함하는 표시패널; 및
    상기 표시패널 아래에 배치된 하측부재를 포함하고,
    상기 하측부재는
    상기 표시패널 아래에 배치되고, 상기 제1 비폴딩 영역에 중첩하는 제1 지지부분, 및 상기 제2 비폴딩 영역에 중첩하는 제2 지지부분을 포함하는 지지층을 포함하고,
    상기 제1 지지부분 및 상기 제2 지지부분은 각각 독립적으로 아라미드 섬유를 포함하거나, 또는 상기 아라미드 섬유, 탄소 섬유, 및 유리 섬유 중 적어도 두 개를 포함하는 강화 섬유를 포함하는 전자 장치.
  15. 제14항에 있어서,
    상기 강화 섬유는
    상기 일 방향으로 연장된 복수의 제1 섬유; 및
    상기 복수의 제1 섬유와 평면상에서 교차하도록 연장된 복수의 제2 섬유를 포함하는 전자 장치.
  16. 제14항에 있어서,
    상기 표시패널 및 상기 지지층 사이에 배치되는 디지타이저를 더 포함하고,
    상기 디지타이저는 상기 제1 비폴딩 영역, 상기 폴딩 영역, 및 상기 제2 비폴딩 영역에 중첩하는 전자 장치.
  17. 제14항에 있어서,
    상기 지지층 아래에 배치되는 디지타이저를 더 포함하고,
    상기 디지타이저는 상기 제1 지지부분에 대응하는 제1 감지영역을 구비한 제1 디지타이저, 및 상기 제2 지지부분에 대응하는 대응하는 제2 감지영역을 구비하고, 상기 제1 디지타이저와 이격된 제2 디지타이저를 포함하는 전자 장치.
  18. 제14항에 있어서,
    상기 지지층은 상기 폴딩 영역에 대응하고, 상기 제1 지지부분과 상기 제2 지지부분 사이에 배치되며, 복수의 개구부들이 정의된 폴딩부분을 더 포함하는 전자 장치.
  19. 제18항에 있어서,
    상기 폴딩부분은 금속을 포함하는 전자 장치.
  20. 제18항에 있어서,
    상기 폴딩부분은 상기 강화 섬유를 포함하고,
    상기 제1 지지부분, 상기 제2 지지부분, 및 상기 폴딩부분은 일체의 형상을 가지는 전자 장치.
KR1020210132910A 2021-10-07 2021-10-07 전자 장치 KR20230050499A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210132910A KR20230050499A (ko) 2021-10-07 2021-10-07 전자 장치
US17/960,417 US20230114397A1 (en) 2021-10-07 2022-10-05 Electronic device
CN202222639792.XU CN219246300U (zh) 2021-10-07 2022-10-09 电子装置
CN202211225418.3A CN115953945A (zh) 2021-10-07 2022-10-09 电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210132910A KR20230050499A (ko) 2021-10-07 2021-10-07 전자 장치

Publications (1)

Publication Number Publication Date
KR20230050499A true KR20230050499A (ko) 2023-04-17

Family

ID=85798156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210132910A KR20230050499A (ko) 2021-10-07 2021-10-07 전자 장치

Country Status (3)

Country Link
US (1) US20230114397A1 (ko)
KR (1) KR20230050499A (ko)
CN (2) CN219246300U (ko)

Also Published As

Publication number Publication date
US20230114397A1 (en) 2023-04-13
CN115953945A (zh) 2023-04-11
CN219246300U (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
CN220105925U (zh) 电子装置
US20240094766A1 (en) Display device and electronic device including the same
KR20220169516A (ko) 표시 패널 및 이를 포함하는 전자 장치
CN218004309U (zh) 显示设备和包括其的电子设备
CN218886765U (zh) 电子设备
CN115707292A (zh) 显示装置及其提供方法
KR20230050499A (ko) 전자 장치
CN220820976U (zh) 可折叠显示装置以及包括其的电子装置
KR20240036765A (ko) 표시장치 및 이의 제조 방법
KR20230020061A (ko) 전자 장치
CN218497728U (zh) 显示装置
US20240134413A1 (en) Display device and electronic device including the same
KR20230006735A (ko) 전자 장치 및 이에 포함된 표시 패널
KR20230010889A (ko) 표시 패널, 이를 포함하는 전자 장치, 및 표시 패널 제조 방법
KR20230041143A (ko) 전자 장치
KR20230120158A (ko) 표시장치 및 이의 제조 방법
KR20230118218A (ko) 전자 장치
CN117412636A (zh) 电子装置