KR20230120158A - 표시장치 및 이의 제조 방법 - Google Patents

Abstract

본 발명의 일 실시예에 따른 표시장치는 제1 영역, 제2 영역, 및 상기 제1 영역과 상기 제2 영역 사이에 배치되고 소정의 곡률반경을 갖는 벤딩영역을 포함하는 표시패널, 상기 제1 영역 하부에 배치되는 제1 결합층, 및 상기 제1 결합층 하부에 배치되는 제1 보호층을 포함하는 제1 보호부재, 상기 제2 영역 하부에 배치되는 제2 보호부재를 포함하고, 상기 제1 보호부재의 제1 두께는 상기 제2 보호부재의 제2 두께와 상이하다. 이에 따라, 표시장치의 벤딩이 용이해질 수 있다.

Description

표시장치 및 이의 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD OF THE SAME}

본 발명은 표시장치 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 벤딩에 유리한 표시패널 보호부재를 가지는 표시장치 및 이의 제조 방법에 관한 것이다.

표시장치는 전기적 신호에 따라 활성화되는 액티브 영역을 포함한다. 표시장치는 액티브 영역을 통해 외부에서 인가되는 입력를 감지하고, 이와 동시에 다양한 이미지를 표시하여 사용자에게 정보를 제공할 수 있다. 최근 다양한 형상의 표시장치들이 개발되면서, 다양한 형상을 가진 액티브 영역이 구현되고 있다.

본 발명은 벤딩에 유리한 표시패널 보호부재를 가지는 표시장치 및 이의 제조 방법을 제공하는 것을 목적으로 한다.

본 발명의 일 실시예에 따른 표시장치는 제1 영역, 제2 영역, 및 상기 제1 영역과 상기 제1 영역과 상기 제2 영역 사이에 위치하고 벤딩 가능한 벤딩 영역을 포함하는 표시패널, 상기 제1 영역 하부에 배치되는 제1 결합층, 및 상기 제1 결합층 하부에 배치되는 제1 보호층을 포함하는 제1 보호부재; 및 상 상기 제2 영역 하부에 배치되는 제2 보호부재를 포함하고, 상기 제1 보호부재의 제1 두께는 상기 제2 보호부재의 제2 두께와 상이하다.

상기 제2 보호부재에 포함된 물질은 상기 제1 보호부재에 포함된 물질과 상이할 수 있다.

본 발명의 일 실시예에 따른 표시장치는 상기 제2 보호부재 하부에 배치되는 지지부재를 더 포함할 수 있다.

본 발명의 일 실시예에 따른 표시장치는 상기 표시패널의 상기 제1 영역에 배치되는 구동회로를 더 포함할 수 있다.

상기 제1 보호층은 폴리에틸렌 테레프탈레이트(PET: polyethylene terephthalate)를 포함할 수 있다. 상기 제1 결합층은 감압접착제(PSA, Pressure sensitive adhesive)를 포함할 수 있다.

상기 제2 보호부재는 상기 제2 영역 아래에 배치되는 제2 보호층을 포함할 수 있다. 상기 제2 보호층에 포함된 물질은 상기 제1 보호층에 포함된 물질과 상이할 수 있다. 상기 제2 보호층의 모듈러스는 상기 제1 보호층의 모듈러스보다 낮을 수 있다. 상 기 제2 보호층의 유리전이온도는 상기 제1 보호층의 유리전이온도보다 높을 수 있다.

상기 제2 보호부재는 상기 제2 영역 하부에 배치되는 제2 결합층, 및 상기 제2 결합층 아래에 배치되는 제2 보호층을 포함할 수 있다. 상기 제2 결합층에 포함된 물질은 상기 제1 결합층에 포함된 물질과 상이할 수 있다. 상기 제2 결합층은 감압접착제(PSA, Pressure sensitive adhesive)를 포함할 수 있다.

본 발명의 일 실시예에 따른 표시장치의 제조 방법은 제1 영역의 제1 하면에 제1 결합층을 통해 부착되는 제1 보호층, 및 상기 제2 영역의 제2 하면에 예비 결합층을 통해 부착되는 예비 보호층을 포함하는 예비 표시모듈을 준비하는 단계, 상기 예비 결합층에 광을 조사하여 상기 제2 하면으로부터 상기 예비 보호층을 제거하는 단계 및 상기 제2 영역 하부에 제2 보호층을 형성하는 단계를 포함한다. 상기 예비 보호층에 포함된 제1 물질은 상기 제2 보호층에 포함된 제2 물질과 상이할 수있다.

상기 제2 물질은 상기 제1 보호층에 포함된 제3 물질과 상이할 수 있다.

상기 광은 자외선 광일 수 있다.

상기 예비 표시모듈을 준비하는 단계에서, 상기 예비 결합층이 상기 제2 하면에 대하여 가지는 점착력은 300gf/inch 이상 1000gf/inch 이하일 수 있다.

상기 제2 하면으로부터 상기 예비 보호층을 제거하는 단계에서, 상기 예비 결합층이 상기 제2 하면에 대하여 가지는 점착력은 1 gf/inch이상 20 gf/inch 이하일 수 있다.

상기 제2 영역 하부에 상기 제2 보호층을 형성하는 단계는 상기 제2 하면에 제2 결합층을 통해 상기 제2 보호층을 부착하는 단계를 포함할 수 있다.

상기 제2 결합층에 포함된 물질은 상기 예비 결합층에 포함된 물질과 상이할 수 있다.

본 발명의 일 실시예에 따르면, 표시패널의 보호부재의 물질 또는 두께를 표시영역과 비표시영역에 따라 달리 배치할 수 있다. 이에 따라 표시영역 표시패널의 경우 벤딩에 유리해지는 한편, 비표시영역 표시패널의 경우 OLB 공정에도 변형이 발생하지 않을 수 있다. 표시영역의 보호부재를 교체하는 공정에 의해 보호부재를 새로 형성함으로써, 공정 상 효율을 저감시키지 않을 수 있다.

도 1a 및 도 1b는 본 발명의 일 실시예에 따른 표시장치의 사시도들이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 표시장치의 사시도들이다.
도 3는 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 4는 본 발명의 일 실시예에 따른 표시패널의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시장치의 일부 구성을 나타낸 단면도이다.
도 6a는 본 발명의 일 실시예에 따른 표시장치가 펼쳐진 상태의 단면도이다.
도 6b는 본 발명의 일 실시예에 따른 표시장치가 벤딩된 상태의 단면도이다.
도 7a 내지 도 7d는 본 발명의 본 발명의 일 실시예에 따른 표시모듈을 확대하여 도시한 단면도들이다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 표시장치의 제조 방법 중 일부 단계를 나타낸 순서도이다.
도 9a 내지 도 9c는 본 발명의 일 실시예에 따른 표시장치의 제조 방법 중 일부 단계를 순차적으로 나타낸 도면들이다.

이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.

본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.

동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.

"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

본 명세서에서, "직접 배치"된다는 것은 층, 막, 영역, 판 등의 부분과 다른 부분 사이에 추가되는 층, 막, 영역, 판 등이 없는 것을 의미하는 것일 수 있다. 예를 들어, "직접 배치"된다는 것은 두 개의 층 또는 두 개의 부재들 사이에 접착 부재 등의 추가 부재를 사용하지 않고 배치하는 것을 의미하는 것일 수 있다.

다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.

이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.

도 1a는 본 발명의 일 실시예에 따른 표시장치의 사시도이다. 도 1b는 본 발명의 일 실시예에 따른 표시장치의 사시도이다. 도 1a는 표시장치(DD)가 언폴딩된 상태를 도시한 것이고, 도 1b는 도 1a에 도시된 표시장치(DD)가 폴딩된 상태를 도시한 것이다.

도 1a 및 도 1b를 참조하면, 표시장치(DD)는 폴더블 표시장치 일 수 있다. 본 발명에 따른 표시장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 휴대 전화, 태블릿, 자동차 내비게이션, 게임기, 스마트 워치 등과 같은 중소형 전자장치 등에 사용될 수 있다.

표시장치(DD)의 상면은 표시면(DS)으로 정의될 수 있으며, 언폴딩된 상태, 즉 표시장치(DD)가 플랫한 상태에서 표시면(DS)은 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면을 가질 수 있다. 표시장치(DD)의 두께 방향은 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 제3 방향(DR3)과 나란할 수 있다. 따라서, 표시장치(DD)를 구성하는 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)을 기준으로 정의될 수 있다.

표시면(DS)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 영상(IM)이 표시되는 영역이고, 비표시 영역(NDA)은 영상(IM)이 표시되지 않는 영역이다. 도 1a에서는 영상(IM)의 일 예로 어플리케이션 아이콘들을 도시하였다.

표시 영역(DA)은 사각형상일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 다만, 이에 제한되지 않고, 표시 영역(DA)의 형상과 비표시 영역(NDA)의 형상은 상대적으로 디자인될 수 있다.

본 발명에 따른 표시장치(DD)는 외부에서 인가되는 사용자의 입력(TC)을 감지할 수 있다. 사용자의 입력(TC)은 사용자 신체의 일부, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 본 실시예에서, 사용자의 입력(TC)은 전면에 인가되는 사용자의 손으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 상술한 바와 같이 사용자의 입력(TC)은 다양한 형태(예를 들면, 사용자의 손을 이용한 입력, 터치 펜, 스타일러스 펜과 같은 기구를 이용한 입력 등)로 제공될 수 있다. 또한, 표시장치(DD)는 표시장치(DD)의 구조에 따라 표시장치(DD)의 측면이나 배면에 인가되는 사용자의 입력(TC)을 감지할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.

표시장치(DD)는 표시면(DS)을 활성화시켜 영상(IM)을 표시하는 동시에 외부 입력(TC)을 감지할 수 있다. 본 실시예에서 외부 입력(TC)을 감지하는 영역은 영상(IM)이 표시되는 표시 영역(DA)에 구비된 것으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 외부 입력(TC)을 감지하는 영역은 비표시 영역(NDA)에 제공되거나, 표시면(DS)의 모든 영역에 제공될 수도 있다.

표시장치(DD)에는 제2 방향(DR2)을 따라 순차적으로 제1 비폴딩 영역(NFA1), 폴딩 영역(FA), 및 제2 비폴딩 영역(NFA2)이 정의될 수 있다. 즉, 폴딩 영역(FA)은 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2) 사이에 정의될 수 있다. 도 1a 및 도 1b에서는 하나의 폴딩 영역(FA)과 제1 및 제2 비폴딩 영역들(NFA1, NFA2)이 도시되었으나, 폴딩 영역(FA) 및 제1 및 제2 비폴딩 영역들(NFA1, NFA2)의 개수는 이에 한정되지 않는다. 예를 들어, 표시장치(DD)는 2개보다 많은 복수 개의 비폴딩 영역들 및 비폴딩 영역들 사이에 배치된 폴딩 영역들을 포함할 수 있다.

표시장치(DD)는 폴딩축(FX)을 기준으로 폴딩될 수 있다. 즉, 폴딩 영역(FA)은 폴딩축(FX)을 기준으로 휘어질 수 있다. 폴딩축(FX)은 제1 방향(DR1)을 따라 연장될 수 있다. 폴딩축(FX)은 표시장치(DD)의 단변에 평행한 단축으로 정의될 수 있다.

표시장치(DD)가 폴딩되면, 제1 비폴딩 영역(NFA1)의 표시면 및 제2 비폴딩 영역(NFA2)의 표시면은 서로 마주할 수 있다. 따라서, 폴딩된 상태에서 표시면(DS)은 외부에서 노출되지 않을 수 있다. 다만, 이는 예시적인 것으로 본 발명이 이에 제한되는 것은 아니다. 본 발명의 일 실시예에서, 표시장치(DD)가 폴딩되면, 제1 비폴딩 영역(NFA1)의 표시면 및 제2 비폴딩 영역(NFA2)의 표시면은 서로 대향할 수 있다. 따라서, 폴딩된 상태에서, 표시면(DS)은 외부에 노출될 수도 있다.

도 2a는 본 발명의 일 실시예에 따른 표시장치의 사시도이다. 도 2b는 본 발명의 일 실시예에 따른 표시장치의 사시도이다. 도 2a는 표시장치(DD-a)가 언폴딩된 상태를 도시한 것이고, 도 2b는 도 2a에 도시된 표시장치(DD-a)가 폴딩된 상태를 도시한 것이다.

도 2a 및 도 2b를 참조하면, 표시장치(DD-a)에는 제1 방향(DR1)을 따라 순차적으로 제1 비폴딩 영역(NFA1-1), 폴딩 영역(FA-1), 및 제2 비폴딩 영역(NFA2-1)이 정의될 수 있다. 폴딩 영역(FA-1)은 제1 비폴딩 영역(NFA1-1)과 제2 비폴딩 영역(NFA2-1) 사이에 정의될 수 있다.

표시장치(DD-a)는 폴딩축(FX-1)을 기준으로 폴딩될 수 있다. 즉, 폴딩 영역(FA-1)은 폴딩축(FX-1)을 기준으로 휘어질 수 있다. 폴딩축(FX-1)은 제2 방향(DR2)을 따라 연장될 수 있다. 폴딩축(FX-1)은 표시장치(DD-a)의 장변에 평행한 장축으로 정의될 수 있다.

이하, 단축을 기준으로 폴딩되는 표시장치(DD)에 대한 구조가 설명될 것이나, 이에 한정되지 않고, 이후에 설명될 구조들은 장축을 기준으로 폴딩되는 표시장치(DD-a)에도 적용될 수 있다.

도 3는 본 발명의 일 실시예에 따른 표시패널의 평면도이다. 도 4는 본 발명의 일 실시예에 따른 표시패널의 단면도이다.

본 발명의 일 실시예에 따른 표시패널(DP)은 발광형 표시패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시패널(DP)은 유기 발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다. 유기 발광 표시패널의 발광층은 유기 발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시패널(DP)은 유기 발광 표시패널로 설명된다.

도 3을 참조하면, 표시패널(DP)은 표시 영역(DP-DA) 및 표시 영역(DP-DA) 주변의 비표시 영역(DP-NDA)을 포함할 수 있다. 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)은 화소(PX)의 배치 유무에 의해 구분된다. 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)은 도 1a의 표시 영역(DA) 및 비표시 영역(NDA)에 각각 대응한다. 본 명세서에서 "영역/부분과 영역/부분이 대응한다"는 것은 중첩한다는 것을 의미하며 동일한 면적으로 제한되지 않는다. 비표시 영역(DP-NDA)에 주사 구동부(SDV, scan driver), 구동회로(DIC), 및 발광 구동부(EDV, emission driver)가 배치될 수 있다.

표시패널(DP)은 제2 방향(DR2) 내에서 구분되는 제1 영역(AA1), 제2 영역(AA2), 및 벤딩영역(BA)을 포함한다. 완성된 표시장치(DD)가 도 1a와 같이 펼쳐진 상태에서, 표시장치(DD)에 장착된 표시패널(DP)의 제1 영역(AA1)과 제2 영역(AA2)은 서로 다른 평면 상에 배치된다. 이는 도 6b에 도시되었다. 벤딩영역(BA)은 제1 영역(AA1)과 제2 영역(AA2) 사이에 배치된다. 벤딩영역(BA)의 벤딩 형상에 대해서는 도 6b를 참조하여 후술한다. 도 3은 표시패널(DP)이 표시장치(DD)에 장착되기 이전의 펼쳐진 상태를 도시하였다.

제2 영역(AA2)은 도 1a의 표시면(DS)에 대응하는 영역이다. 제2 영역(AA2)은 제1 비폴딩 영역(NFA10), 제2 비폴딩 영역(NFA20), 및 폴딩 영역(FA0)을 포함할 수 있다. 제1 비폴딩 영역(NFA10), 제2 비폴딩 영역(NFA20), 및 폴딩 영역(FA0)은 도 1a의 제1 비폴딩 영역(NFA1), 제2 비폴딩 영역(NFA2), 및 폴딩 영역(FA)에 각각 대응한다.

제1 방향(DR1)에서 벤딩영역(BA) 및 제1 영역(AA1) 각각의 폭은 제2 영역(AA2)의 폭보다 작을 수 있다. 제1 영역(AA1) 및 벤딩영역(BA)은 비표시 영역(DP-NDA)의 일부 영역일 수 있다.

표시패널(DP)은 복수 개의 화소들(PX), 복수 개의 주사 라인들(SL1~SLm), 복수 개의 데이터 라인들(DL1~DLn), 복수 개의 발광 라인들(EL1~ELm), 제1 및 제2 제어 라인들(CSL1, CSL2), 제1 전원 라인(PL1), 제2 전원 라인(PL2) 및 복수 개의 패드들(PD)을 포함할 수 있다. 여기서, m 및 n은 2 이상의 자연수이다. 화소들(PX)은 주사 라인들(SL1~SLm), 데이터 라인들(DL1~DLn), 및 발광 라인들(EL1~ELm)에 연결될 수 있다.

구동회로(DIC)는 제1 영역(AA1)에 배치될 수 있다. 구동회로(DIC)는 집적 회로 칩일 수 있다. 주사 라인들(SL1~SLm)은 제1 방향(DR1)으로 연장되어 주사 구동부(SDV)에 연결될 수 있다. 데이터 라인들(DL1~DLn)은 제2 방향(DR2)으로 연장되고, 벤딩영역(BA)을 경유하여 구동회로(DIC)에 연결될 수 있다. 발광 라인들(EL1~ELm)은 제2 방향(DR2)으로 연장되어 발광 구동부(EDV)에 연결될 수 있다.

제1 전원 라인(PL1)은 제1 방향(DR1)으로 연장된 부분과 제2 방향(DR2)으로 연장된 부분을 포함할 수 있다. 제1 방향(DR1)으로 연장된 부분과 제2 방향(DR2)으로 연장된 부분은 서로 다른 층 상에 배치될 수 있다. 제1 전원 라인(PL1) 중 제2 방향(DR2)으로 연장된 부분은 벤딩영역(BA)을 경유하여 제1 영역(AA1)으로 연장될 수 있다. 제1 전원 라인(PL1)은 제1 전압을 화소들(PX)에 제공할 수 있다.

제2 전원 라인(PL2)은 제2 영역(AA2)의 엣지를 따라 비표시 영역(DP-NDA)에 배치될 수 있다. 제2 전원 라인(PL2)은 주사 구동부(SDV) 및 발광 구동부(EDV)보다 외곽에 배치될 수 있다.

제1 제어 라인(CSL1)은 주사 구동부(SDV)에 연결되고, 벤딩영역(BA)을 경유하여 제1 영역(AA1)의 하단을 향해 연장될 수 있다. 제2 제어 라인(CSL2)은 발광 구동부(EDV)에 연결되고, 벤딩영역(BA)을 경유하여 제1 영역(AA1)의 하단을 향해 연장될 수 있다.

평면 상에서 봤을 때, 패드들(PD)은 제1 영역(AA1)의 하단에 인접하게 배치될 수 있다. 구동회로(DIC), 제1 전원 라인(PL1), 제2 전원 라인(PL2), 제1 제어 라인(CSL1), 및 제2 제어 라인(CSL2)은 패드들(PD)에 연결될 수 있다. 인쇄회로기판(PCB)은 이방성 도전 접착층을 통해 패드들(PD)에 전기적으로 연결될 수 있다.

화소들(PX) 각각은 발광소자 및 발광소자의 발광을 제어하는 화소 구동회로를 포함할 수 있다. 화소 구동회로는 복수 개의 트랜지스터 및 적어도 하나의 커패시터를 포함한다.

도 4를 참조하면, 표시패널(DP)은 베이스층(SUB), 베이스층(SUB) 상에 배치된 회로 소자층(DP-CL), 회로 소자층(DP-CL) 상에 배치된 표시 소자층(DP-OLED), 및 표시 소자층(DP-OLED) 상에 배치된 박막 봉지층(TFE)를 포함할 수 있다.

베이스층(SUB)은 합성수지 필름을 포함할 수 있다. 예를 들어, 베이스층(SUB)은 폴리 이미드(PI, polyimide)를 포함할 수 있다. 베이스층(SUB)은 다층구조를 가질 수 있다. 베이스층(SUB)은 제1 합성수지 필름, 제1 합성수지 필름 상에 배치된 적어도 하나의 무기층 및 상기 무기층 상에 배치된 제2 합성수지 필름을 포함할 수 있다. 제1 합성수지 필름 및 제2 합성수지 필름은 폴리 이미드 필름일 수 있다.

회로 소자층(DP-CL)은 유기층, 무기층, 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함할 수 있다. 코팅 및 증착 등의 방식으로 유기층, 무기층, 반도체층, 및 도전층이 베이스층(SUB) 상에 형성될 수 있다. 이후, 복수 회의 포토리소그래피 공정들을 통해 유기층, 무기층, 반도체층, 및 도전층이 선택적으로 패터닝되어 반도체 패턴, 도전 패턴, 및 신호 라인이 형성될 수 있다.

반도체 패턴, 도전 패턴, 및 신호 라인은 도 3을 참조한 설명한 화소들(PX)의 화소 구동회로 및 신호라인들(SL1~SLm, DL1~DLn, EL1~ELm, CSL1, CSL2, PL1, PL2)을 형성할 수 있다. 화소 구동회로는 적어도 하나의 트랜지스터를 포함할 수 있다.

표시 소자층(DP-OLED)은 도 3을 참조하여 설명한 화소들(PX)의 발광소자를 포함한다. 발광소자는 상기 적어도 하나의 트랜지스터에 전기적으로 연결된다. 그밖에, 표시 소자층(DP-OLED)은 유기층 및 무기층 중 적어도 하나를 더 포함할 수 있다.

박막 봉지층(TFE)은 표시 소자층(DP-OLED)을 덮도록 회로 소자층(DP-CL) 상에 배치될 수 있다. 박막 봉지층(TFE)은 순차적으로 적층된 무기층, 유기층 및 무기층을 포함할 수 있다. 박막 봉지층(TFE)의 적층 구조는 특별히 제한되지 않는다.

실질적으로 베이스층(SUB)의 평면상 형상은 도 3에 도시된 표시패널(DP)의 평면상 형상과 동일하다. 베이스층(SUB)은 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)에 배치된다.

회로 소자층(DP-CL)의 화소 구동회로는 표시 영역(DP-DA)에 배치된다. 그밖에 회로 소자층(DP-CL)의 신호라인들(SL1~SLm, DL1~DLn, EL1~ELm, CSL1, CSL2, PL1, PL2) 중 일부는 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)에 배치된다.

표시 소자층(DP-OLED)의 발광소자는 표시 영역(DP-DA)에 배치된다. 박막 봉지층(TFE)은 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)에 배치된다. 그러나, 박막 봉지층(TFE)은 표시 영역(DP-DA)을 커버하면 충분하고, 비표시 영역(DP-NDA)은 완전히 커버하지 않을 수 있다.

도 5는 본 발명의 일 실시예에 따른 표시장치의 일부 구성을 나타낸 단면도이다. 도 5에서는 표시장치(DD) 중 표시 패널(DP), 입력센서(IS), 반사방지층(LF) 및 충격 흡수층(DMP)에 대하여 하나의 화소에 대응하는 구성들을 보다 자세히 도시하였다.

도 5에는 하나의 발광소자(LD) 및 화소 회로(PC)의 실리콘 트랜지스터(S-TFT) 및 산화물 트랜지스터(O-TFT)가 도시되었다. 화소 회로(PC)에 포함된 복수의 트랜지스터 중 적어도 하나는 산화물 트랜지스터(O-TFT)일 수 있고, 나머지 트랜지스터들은 실리콘 트랜지스터(S-TFT) 일 수 있다.

버퍼층(BFL)은 베이스층(BL) 위에 배치될 수 있다. 버퍼층(BFL)은 베이스층(BL)으로부터 금속 원자들이나 불순물들이 상측의 제1 반도체 패턴(SP1)으로 확산되는 현상을 방지할 수 있다. 제1 반도체 패턴(SP1)은 실리콘 트랜지스터(S-TFT)의 액티브 영역(AC1)을 포함한다. 버퍼층(BFL)은 제1 반도체 패턴(SP1)을 형성하기 위한 결정화 공정 동안 열의 제공 속도를 조절하여, 제1 반도체 패턴(SP1)이 균일하게 형성되도록 할 수 있다.

실리콘 트랜지스터(S-TFT) 하부에는 제1 배면 금속층(BMLa)이 배치되고, 산화물 트랜지스터(O-TFT) 하부에는 제2 배면 금속층(BMLb)이 배치될 수 있다. 제1 및 제2 배면 금속층들(BMLa, BMLb)은 화소 회로(PC)와 중첩하여 배치될 수 있다. 제1 및 제2 배면 금속층들(BMLa, BMLb)은 외부 광이 화소 회로(PC)에 도달하는 것을 차단할 수 있다.

제1 배면 금속층(BMLa)은 화소 회로(PC)의 적어도 일부 영역에 대응하여 배치될 수 있다. 제1 배면 금속층(BMLa)은 실리콘 트랜지스터(S-TFT)로 구현되는 구동 트랜지스터와 중첩하도록 배치될 수 있다.

제1 배면 금속층(BMLa)은 베이스층(BL)과 버퍼층(BFL) 사이에 배치될 수 있다. 본 발명의 일 실시예에서, 제1 배면 금속층(BMLa)과 버퍼층(BFL) 사이에는 무기 배리어층이 더 배치될 수도 있다. 제1 배면 금속층(BMLa)은 전극 또는 배선과 연결될 수 있고, 이들로부터 정전압 또는 신호를 수신할 수 있다. 본 발명의 일 실시예에 따르면, 제1 배면 금속층(BMLa)은 다른 전극 또는 배선과 고립된(isolated) 형태의 플로팅 전극일 수도 있다.

제2 배면 금속층(BMLb)은 산화물 트랜지스터(O-TFT)의 하부에 대응하여 배치될 수 있다. 제2 배면 금속층(BMLb)은 제2 절연층(IL2)과 제3 절연층(IL3) 사이에 배치될 수 있다. 제2 배면 금속층(BMLb)은 스토리지 커패시터(Cst)의 제2 전극(CE20)과 동일 층에 배치될 수 있다. 제2 배면 금속층(BMLb)은 컨택 전극(BML2-C)과 연결되어 정전압 또는 신호를 인가 받을 수 있다. 컨택 전극(BML2-C)은 산화물 트랜지스터(O-TFT)의 게이트(GT2)와 동일 층에 배치될 수 있다.

제1 배면 금속층(BMLa) 및 제2 배면 금속층(BMLb) 각각은 반사형 금속을 포함할 수 있다. 예를 들어, 제1 배면 금속층(BMLa) 및 제2 배면 금속층(BMLb) 각각은 은(Ag), 은(Ag)을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 및 p+ 도핑된 비정질 실리콘등을 포함할 수 있다. 제1 배면 금속층(BMLa) 및 제2 배면 금속층(BMLb)은 동일한 물질을 포함할 수도 있고, 다른 물질을 포함할 수도 있다.

별도로 도시하지 않았으나, 본 발명의 일 실시예에 따르면, 제2 배면 금속층(BMLb)은 생략될 수 있다. 제1 배면 금속층(BMLa)이 산화물 트랜지스터(O-TFT) 하부까지 연장되어 제1 배면 금속층(BMLa)이 산화물 트랜지스터(O-TFT) 하부로 입사되는 광을 차단할 수 있다.

제1 반도체 패턴(SP1)은 버퍼층(BFL) 위에 배치될 수 있다. 제1 반도체 패턴(SP1)은 실리콘 반도체를 포함할 수 있다. 예를 들어, 실리콘 반도체는 비정질 실리콘, 다결정 실리콘 등을 포함할 수 있다. 예를 들어, 제1 반도체 패턴(SP1)은 저온 폴리 실리콘을 포함할 수 있다.

도 5에서는 버퍼층(BFL) 위에 배치된 제1 반도체 패턴(SP1)의 일부분을 도시한 것일 뿐이고, 다른 영역에 제1 반도체 패턴(SP1)이 더 배치될 수 있다. 제1 반도체 패턴(SP1)은 화소들에 걸쳐 특정한 규칙으로 배열될 수 있다. 제1 반도체 패턴(SP1)은 도핑 여부에 따라 전기적 성질이 다를 수 있다. 제1 반도체 패턴(SP1)은 전도율이 높은 제1 영역과 전도율이 낮은 제2 영역을 포함할 수 있다. 제1 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함하고, N타입의 트랜지스터는 N형 도판트로 도핑된 도핑영역을 포함할 수 있다. 제2 영역은 비-도핑 영역이거나, 제1 영역 대비 낮은 농도로 도핑된 영역일 수 있다.

제1 영역의 전도성은 제2 영역의 전도성보다 크고, 제1 영역은 실질적으로 전극 또는 신호 라인의 역할을 할 수 있다. 제2 영역은 실질적으로 트랜지스터의 액티브 영역(또는 채널)에 해당할 수 있다. 다시 말해, 제1 반도체 패턴(SP1)의 일부분은 트랜지스터의 액티브 영역일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 전극 또는 연결 신호라인일 수 있다.

실리콘 트랜지스터(S-TFT)의 소스 영역(SE1, 또는 소스), 액티브 영역(AC1, 또는 채널), 및 드레인 영역(DE1, 또는 드레인)은 제1 반도체 패턴(SP1)으로부터 형성될 수 있다. 소스 영역(SE1) 및 드레인 영역(DE1)은 단면 상에서 액티브 영역(AC1)로부터 서로 반대 방향으로 연장될 수 있다.

제1 절연층(IL1)은 버퍼층(BFL) 위에 배치될 수 있다. 제1 절연층(IL1)은 복수 개의 화소들에 공통으로 중첩하며, 제1 반도체 패턴(SP1)을 커버할 수 있다. 제1 절연층(IL1)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(IL1)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(IL1)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(IL1)뿐만 아니라 후술하는 회로 소자층(DP-CL)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.

실리콘 트랜지스터(S-TFT)의 게이트(GT1)는 제1 절연층(IL1) 위에 배치된다. 게이트(GT1)는 금속 패턴의 일부분일 수 있다. 게이트(GT1)는 액티브 영역(AC1)에 중첩한다. 제1 반도체 패턴(SP1)을 도핑하는 공정에서 게이트(GT1)는 마스크로 기능할 수 있다. 게이트(GT1)는 티타늄(Ti), 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 포함할 수 있으나, 이에 특별히 제한되는 것은 아니다.

제2 절연층(IL2)은 제1 절연층(IL1) 위에 배치되며, 게이트(GT1)를 커버할 수 있다. 제3 절연층(IL3)은 제2 절연층(IL2) 위에 배치될 수 있다. 제2 절연층(IL2)과 제3 절연층(IL3) 사이에는 스토리지 커패시터(Cst)의 제2 전극(CE20)이 배치될 수 있다. 또한, 스토리지 커패시터(Cst)의 제1 전극(CE10)은 제1 절연층(IL1)과 제2 절연층(IL2) 사이에 배치될 수 있다.

제2 반도체 패턴(SP2)은 제3 절연층(IL3) 위에 배치될 수 있다. 제2 반도체 패턴(SP2)은 후술하는 산화물 트랜지스터(O-TFT)의 액티브 영역(AC2)을 포함할 수 있다. 제2 반도체 패턴(SP2)은 산화물 반도체를 포함할 수 있다. 제2 반도체 패턴(SP2)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐갈륨아연산화물(IGZO), 아연 산화물(ZnO) 또는 인듐 산화물(In₂O₃)등의 투명 도전성 산화물(transparent conductive oxide, TCO)을 포함할 수 있다.

산화물 반도체는 투명 도전성 산화물이 환원되었는지의 여부에 따라 구분되는 복수 개의 영역들을 포함할 수 있다. 투명 도전성 산화물이 환원된 영역(이하, 환원 영역)은 그렇지 않은 영역(이하, 비-환원 영역) 대비 큰 전도성을 갖는다. 환원 영역은 실질적으로 트랜지스터의 소스/드레인 또는 신호라인의 역할을 갖는다. 비-환원 영역이 실질적으로 트랜지스터의 반도체 영역(또는 액티브 영역 또는 채널)에 해당한다. 다시 말해, 제2 반도체 패턴(SP2)의 일부 영역은 트랜지스터의 반도체 영역일 수 있고, 다른 일부 영역은 트랜지스터의 소스 영역/드레인 영역일 수 있으며, 또 다른 일부분은 신호 전달영역일 수 있다.

산화물 트랜지스터(O-TFT)의 소스 영역(SE2, 또는 소스), 액티브 영역(AC2, 또는 채널), 및 드레인 영역(DE2, 또는 드레인)은 제2 반도체 패턴(SP2)으로부터 형성될 수 있다. 소스 영역(SE2) 및 드레인 영역(DE2)은 단면 상에서 액티브 영역(AC2)로부터 서로 반대 방향으로 연장될 수 있다.

제4 절연층(IL4)은 제3 절연층(IL3) 위에 배치될 수 있다. 도 5에 도시된 것과 같이, 제4 절연층(IL4)은 산화물 트랜지스터(O-TFT)의 게이트(GT2)에 중첩하고, 산화물 트랜지스터(O-TFT)의 소스 영역(SE2) 및 드레인 영역(DE2)이 노출시키는 절연 패턴일 수 있다. 도 5에 도시된 것과 같이, 제4 절연층(IL4)은 제2 반도체 패턴(SP2)을 커버할 수 있다.

도 5에 도시된 것과 같이, 산화물 트랜지스터(O-TFT)의 게이트(GT2)는 제4 절연층(IL4) 위에 배치된다. 산화물 트랜지스터(O-TFT)의 게이트(GT2)는 금속 패턴의 일부분일 수 있다. 산화물 트랜지스터(O-TFT)의 게이트(GT2)는 액티브 영역(AC2)에 중첩한다.

제5 절연층(IL5)은 제4 절연층(IL4) 위에 배치되며, 게이트(GT2)를 커버할 수 있다. 제1 연결 전극(CNE1)은 제5 절연층(IL5) 위에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 내지 제5 절연층들(IL1, IL2, IL3, IL4, IL5)을 관통하는 컨택홀을 통해 실리콘 트랜지스터(S-TFT)의 드레인 영역(DE1)에 접속될 수 있다.

제6 절연층(IL6)은 제5 절연층(IL5) 위에 배치될 수 있다. 제2 연결 전극(CNE2)은 제6 절연층(IL6) 위에 배치될 수 있다. 제2 연결 전극(CNE2)은 제6 절연층(IL6)을 관통하는 컨택홀을 통해 제1 연결 전극(CNE1)에 접속될 수 있다. 제7 절연층(IL7)은 제6 절연층(IL6) 위에 배치되며, 제2 연결 전극(CNE2)을 커버할 수 있다. 제8 절연층(IL8)은 제7 절연층(IL7) 위에 배치될 수 있다.

제6 절연층(IL6), 제7 절연층(IL7), 및 제8 절연층(IL8) 각각은 유기층일 수 있다. 예를 들어, 제6 절연층(IL6), 제7 절연층(IL7), 및 제8 절연층(IL8) 각각은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.

발광소자(LD)는 제1 전극(AE), 발광층(EL), 및 제2 전극(CE)을 포함할 수 있다. 제2 전극(CE)은 복수의 발광소자들 상에 공통으로 제공될 수 있다.

발광소자(LD)의 제1 전극(AE)은 제8 절연층(IL8) 위에 배치될 수 있다. 발광소자(LD)의 제1 전극(AE)은 (반)투광성 전극 또는 반사 전극일 수 있다. 본 발명의 일 실시예에 따르면, 발광소자(LD)의 제1 전극(AE) 각각은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 또는 이들의 화합물 등으로 형성된 반사층과, 반사층 상에 형성된 투명 또는 반투명 전극층을 포함할 수 있다. 투명 또는 반투명 전극층은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐갈륨아연산화물(IGZO), 아연 산화물(ZnO) 또는 인듐 산화물(In₂O₃), 및 알루미늄 도핑된 아연 산화물(AZO)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 예컨대, 발광소자(LD)의 제1 전극(AE)은 ITO/Ag/ITO의 적층 구조물을 포함할 수 있다.

화소 정의막(PDL)은 제8 절연층(IL8) 위에 배치될 수 있다. 화소 정의막(PDL)은 광을 흡수하는 성질을 가질 수 있으며, 예를 들어, 화소 정의막(PDL)은 블랙의 색상을 가질 수 있다. 화소 정의막(PDL)은 블랙 성분(black coloring agent)을 포함할 수 있다. 블랙 성분은 블랙 염료, 블랙 안료를 포함할 수 있다. 블랙 성분은 카본 블랙, 크롬과 같은 금속 또는 이들의 산화물을 포함할 수 있다. 화소 정의막(PDL)은 차광 특성을 갖는 차광패턴에 해당할 수 있다.

화소 정의막(PDL)은 발광소자(LD)의 제1 전극(AE)의 일부분을 커버할 수 있다. 예를 들어, 화소 정의막(PDL)에는 발광소자(LD)의 제1 전극(AE)의 일부분을 노출시키는 개구(PDL-OP)가 정의될 수 있다. 화소 정의막(PDL)은 발광소자(LD)의 제1 전극(AE)의 가장 자리와 제2 전극(CE)의 거리를 증가시킬 수 있다. 따라서, 화소 정의막(PDL)에 의해 제1 전극(AE)의 가장 자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다.

도시되지 않았으나, 제1 전극(AE)과 발광층(EL) 사이에는 정공 제어층이 배치될 수 있다. 정공 제어층은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 발광층(EL)과 제2 전극(CE) 사이에는 전자 제어층이 배치될 수 있다. 전자 제어층은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층과 전자 제어층은 오픈 마스크를 이용하여 복수 개의 화소들(PX, 도 3 참조)에 공통으로 형성될 수 있다.

봉지층(TFE)은 발광소자층(DP-EL) 위에 배치될 수 있다. 봉지층(TFE)은 순차적으로 적층된 무기층(TFE1), 유기층(TFE2), 및 무기층(TFE3)을 포함할 수 있으나, 봉지층(TFE)을 구성하는 층들이 이에 제한되는 것은 아니다.

무기층들(TFE1, TFE3)은 수분 및 산소로부터 발광소자층(DP-EL)을 보호하고, 유기층(TFE2)은 먼지 입자와 같은 이물질로부터 발광소자층(DP-EL)을 보호할 수 있다. 무기층들(TFE1, TFE3)은 실리콘나이트라이드층, 실리콘옥시나이트라이드층, 실리콘옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다. 유기층(TFE2)은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다.

입력센서(IS)는 표시패널(DP) 위에 배치될 수 있다. 입력센서(IS)는 센서, 입력 감지층, 또는 입력 감지 패널로 지칭될 수 있다. 입력센서(IS)는 센서 베이스층(210), 제1 도전층(220), 감지 절연층(230) 및 제2 도전층(240)을 포함할 수 있다.

센서 베이스층(210)은 표시패널(DP) 위에 직접 배치될 수 있다. 센서 베이스층(210)은 실리콘나이트라이드, 실리콘옥시나이트라이드, 및 실리콘옥사이드 중 적어도 어느 하나를 포함하는 무기층일 수 있다. 또는 센서 베이스층(210)은 에폭시 수지, 아크릴 수지, 또는 이미드 계열 수지를 포함하는 유기층일 수도 있다. 센서 베이스층(210)은 단층 구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다.

제1 도전층(220) 및 제2 도전층(240) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다. 제1 도전층(220) 및 제2 도전층(240)은 메쉬 형상의 감지전극을 정의하는 도전라인들을 포함할 수 있다. 도전라인들은 개구(PDL-OP)에 비중첩하고, 화소 정의막(PDL)에 중첩할 수 있다.

단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 투명 도전층은 인듐주석산화물(indium tin oxide, ITO), 인듐아연산화물(indium zinc oxide, IZO), 산화아연(zinc oxide, ZnO), 또는 인듐아연주석산화물(indium zinc tin oxide, IZTO) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.

다층구조의 도전층은 순차적으로 적층된 금속층들을 포함할 수 있다. 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.

감지 절연층(230)은 제1 도전층(220)과 제2 도전층(240) 사이에 배치될 수 있다. 감지 절연층(230)은 무기막을 포함할 수 있다. 무기막은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다.

또는 감지 절연층(230)은 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.

반사방지층(LF)은 입력센서(IS) 위에 배치될 수 있다. 반사방지층(LF)은 분할층(310), 복수의 컬러필터(320), 및 평탄화층(330)를 포함할 수 있다.

분할층(310)을 구성하는 물질은 광을 흡수하는 물질이라면 특별히 한정되지 않는다. 분할층(310)은 블랙컬러를 갖는 층으로, 일 실시예에서 분할층(310)은 블랙 성분(black coloring agent)을 포함할 수 있다. 블랙 성분은 블랙 염료, 블랙 안료를 포함할 수 있다. 블랙 성분은 카본 블랙, 크롬과 같은 금속 또는 이들의 산화물을 포함할 수 있다.

분할층(310)은 입력센서(IS)의 제2 도전층(240)을 커버할 수 있다. 분할층(310)은 제2 도전층(240)에 의한 외부광 반사를 방지할 수 있다. 표시 모듈(DM)의 일부 영역에서, 분할층(310)은 생략될 수도 있다. 분할층(310)이 생략되어 미배치된 영역의 투과율은 다른 영역에 비해 높을 수 있다.

분할층(310)에는 개구(310-OP)가 정의될 수 있다. 개구(310-OP)는 발광소자(LD)의 제1 전극(AE)과 중첩할 수 있다. 복수의 컬러필터(320) 중 어느 하나는 발광소자(LD)의 제1 전극(AE)과 중첩할 수 있다. 복수의 컬러필터(320) 중 어느 하나는 개구(310-OP)를 커버할 수 있다. 복수의 컬러필터(320) 각각은 분할층(310)과 접촉할 수 있다.

평탄화층(330)은 분할층(310) 및 복수의 컬러필터(320)를 커버할 수 있다. 평탄화층(330)은 유기물을 포함할 수 있으며, 평탄화층(330)의 상면에 평탄면을 제공할 수 있다. 본 발명의 일 실시예에서, 평탄화층(330)은 생략될 수도 있다.

충격 흡수층(DMP)은 표시패널(DP) 상에 배치될 수 있다. 구체적으로, 충격 흡수층(DMP)은 반사 방지층(LF) 상에 배치될 수 있다. 충격 흡수층(DMP)은 다층 구조 또는 단층 구조를 포함할 수 있고, 예를 들어 단층 구조일 수 있다.

충격 흡수층(DMP)은 폴리머를 포함할 수 있다. 예를 들어, 충격 흡수층(DMP)은 폴리이미드(Polyimide), 폴리 카보네이트(Polycarbonate), 폴리아미드(Polyamide), 트리아세틸셀루로오스(Triacetylcellulose), 또는 폴리 메틸메타크릴레이트(Polymethylmethacrylate), 또는 폴리에틸렌 테레프탈레이트(polyethylene terephthalate)를 포함할 수 있다.

충격 흡수층(DMP)은 표시장치(DD)의 전면으로 인가되는 외부 충격을 흡수할 수 있다. 구체적으로, 충격 흡수층(DMP)은 표시패널(DP)의 변형을 막아주는 역할을 할 수 있다. 예를 들어, 충격 흡수층(DMP)은 손톱 가압이나 펜 등에 의한 충격에 대한 저항력을 높일 수 있다. 이에 따라 표시패널(DP)에 명점 등의 불량이 발생하는 것이 방지될 수 있다.

본 발명의 표시장치(DD)는 편광필름을 대체하여 컬러필터층(300)을 반사방지층(LF)에 포함할 수 있다. 충격 흡수층(DMP)은 편광필름을 포함하지 않음에 따라 표시장치(DD)의 충격 강도가 감소되는 것을 보상하여, 충격 강도를 증가시킬 수 있다. 본 발명의 표시장치(DD)는 컬러필터층(300) 및 충격 흡수층(DMP)을 포함하여, 내충격성을 우수하게 유지할 수 있다.

도 6a는 본 발명의 일 실시예에 따른 표시장치가 펼쳐진 상태의 단면도이다. 도 6b는 본 발명의 일 실시예에 따른 표시장치가 벤딩된 상태의 단면도이다. 도 6a는 도 3의 I-I' 절단선에 대응하는 단면을 도시하였다. 도 6b는 도 6a의 벤딩영역(BA)이 벤딩된 상태의 단면을 일부 도시하였다. 도 6a는 표시패널(DP)이 벤딩되기 이전 펼쳐진 상태의 도면으로, 표시패널(DP)이 표시장치(DD)에 설치된 상태를 가정하면, 도 1a와 같이 표시장치(DD)가 펼쳐진 상태에서, 표시패널(DP)의 제1 영역(AA1)과 제2 영역(AA2)은 서로 다른 평면 상에 배치된다. 이는 도 6b에 도시되었다. 벤딩영역(BA)의 벤딩 형상에 대해서는 도 6b를 참조하여 후술한다.

도 6a 및 도 6b를 참조하면, 표시장치(DD)는 윈도우모듈(WM) 및 표시모듈(DM)을 포함한다.

윈도우모듈(WM)은 윈도우 베이스층(WBL), 윈도우 베이스층(WBL) 상에 배치된 윈도우 보호층(PF), 및 윈도우 보호층(PF)의 하면에 배치된 베젤패턴(BP)을 포함할 수 있다. 본 실시예에서 윈도우 보호층(PF)은 플라스틱 필름을 포함할 수 있다. 윈도우모듈(WM)은 윈도우 보호층(PF)과 윈도우 베이스층(WBL)을 결합하는 접착층(AL1, 이하 제1 접착층) 더 포함할 수 있다.

베젤패턴(BP)은 표시패널(DP)의 비표시영역(DP-NDA, 도 3 참조)에 중첩할 수 있다. 베젤패턴(BP)은 윈도우 베이스층(WBL)의 일면 또는 윈도우 보호층(PF)의 일면 상에 배치될 수 있다. 도 6a에서는 윈도우 보호층(PF)의 하면에 배치된 베젤패턴(BP)을 예시적으로 도시하였다. 이에 제한되지 않고, 베젤패턴(BP)은 윈도우 보호층(PF)의 상면에 배치될 수도 있다. 베젤패턴(BP)은 유색의 차광막으로써 예컨대, 코팅 방식으로 형성될 수 있다. 베젤패턴(BP)은 베이스 물질 및 베이스 물질에 혼합된 염료 또는 안료를 포함할 수 있다. 베젤패턴(BP)은 평면 상에서 폐라인 형상을 가질 수 있다.

평면 상에서, 윈도우 베이스층(WBL)의 엣지는 베젤 패턴(BP)에 비중첩할 수 있다. 상술한 조건을 만족함에 따라, 윈도우 베이스층(WBL)의 엣지가 베젤 패턴(BP)으로부터 노출되고, 검사 장치를 통해 윈도우 베이스층(WBL)의 엣지에 발생한 미세한 크랙을 검사할 수 있다. 예를 들어, 현미경 등의 검사 장치로 윈도우 보호층(PF)의 상면 상에서 윈도우 베이스층(WBL)의 엣지를 촬영하여 윈도우 베이스층(WBL)의 엣지로부터 시작된 크랙을 확인할 수 있다. 다만 이에 한정되지 않고, 베젤 패턴(BP)은 윈도우 베이스층(WBL)의 엣지에 중첩할 수도 있다.

윈도우 베이스층(WBL)은 유리 기판 또는 플라스틱 기판을 포함할 수 있다. 예를 들어, 윈도우 베이스층(WBL)은 폴리이미드(Polyimide), 폴리 카보네이트(Polycarbonate), 또는 폴리에틸렌 테레프탈레이트(polyethylene terephthalate)를 포함하는 플라스틱 기판일 수 있다. 또는, 윈도우 베이스층(WBL)은 화학 강화 유리일 수 있다. 윈도우 베이스층(WBL)이 화학 강화 유리일 경우, 두께는 15㎛ 내지 45㎛ 일 수 있다. 윈도우 베이스층(WBL)는 폴딩과 펼침이 반복되더라도 주름의 발생을 최소화할 수 있다.

윈도우 보호층(PF)의 두께는 50㎛ 내지 80㎛ 일 수 있다. 윈도우 보호층(PF)은 폴리이미드(Polyimide), 폴리 카보네이트(Polycarbonate), 폴리아미드(Polyamide), 트리아세틸셀루로오스(Triacetylcellulose), 또는 폴리 메틸메타크릴레이트(Polymethylmethacrylate), 또는 폴리에틸렌 테레프탈레이트(polyethylene terephthalate)를 포함할 수 있다. 별도로 도시하지 않았으나, 윈도우 보호층(PF)의 상면 상에는 하드코팅층, 지문방지층, 및 반사방지층 중 적어도 하나가 배치될 수 있다.

제1 접착층(AL1)은 감압접착필름(PSA, Pressure Sensitive Adhesive film) 또는 광학 투명 접착부재(OCA, Optically Clear Adhesive))일 수 있다. 이하에서 설명되는 접착층들 역시 제1 접착층(AL1)과 동일하고, 통상의 접착제를 포함할 수 있다.

제1 접착층(AL1)은 윈도우 베이스층(WBL)으로부터 분리될 수 있다. 윈도우 베이스층(WBL) 대비 윈도우 보호층(PF)의 강도가 낮기 때문에 스크래치가 상대적으로 쉽게 발생할 수 있다. 제1 접착층(AL1)과 윈도우 보호층(PF)을 분리한 후 새로운 윈도우 보호층(PF)을 윈도우 베이스층(WBL)에 부착할 수 있다.

별도로 도시하지 않았으나, 윈도우 보호층(PF)은 윈도우 베이스층(WBL)의 상면에 직접 배치된 플라스틱 수지층을 포함할 수 있다. 인서트 몰딩 방식을 이용하여 윈도우 베이스층(WBL)의 상면에 접촉하는 플라스틱 수지층을 형성할 수 있다. 플라스틱 수지층을 형성하기 전에 윈도우 베이스층(WBL)의 상면에 베젤패턴(BP)을 형성할 수 있다. 따라서 플라스틱 수지층이 베젤패턴(BP)을 커버할 수 있다.

별도로 도시하지 않았으나, 윈도우 보호층(PF) 상에는 하드 코팅층이 배치될 수 있다. 하드 코팅층은 표시장치(DD)의 최 외면에 배치되어, 표시장치(DD)의 사용 특성을 향상시키기 위한 기능층일 수 있다. 예를 들어, 하드 코팅층에 의해 지문 방지 특성, 오염 방지 특성, 스크래치 방지 특성 등이 향상될 수 있다.

표시모듈(DM)은 충격 흡수층(DMP), 반사방지층(LF), 표시패널(DP), 패널 보호부재(PM), 및 지지부재(SM)를 포함한다. 지지부재(SM)는 배리어층(BRL), 지지층(PLT), 커버층(SCV), 디지타이저(DTM), 전자기 차폐층(EMS), 하부 금속 플레이트(MP), 방열층(HRP) 및 자기장 차폐시트(MSM)를 포함할 수 있다. 표시모듈(DM)은 제2 내지 제7 접착층들(AL2 ~ AL7)을 포함할 수 있다. 제2 내지 제7 접착층들(AL2 ~ AL7)은 감압 접착제 또는 광학 투명 접착제와 같은 접착제를 포함할 수 있다. 본 발명의 일 실시예에서 상술한 구성들 중 일부는 생략될 수 있다. 예를 들어, 하부 금속 플레이트(MP)와 그에 연관된 제7 접착층(AL7)은 생략될 수 있다. 예를 들어, 방열층(HRP) 및 자기장 차폐시트(MSM)는 생략될 수 있다. 한편, 도 6a 및 도 6b에서는 표시패널(DP)과 반사방지층(LF)만 도시되었으나, 도 5에 도시된 바와 같이 표시패널(DP)과 반사방지층(LF) 사이에는 입력센서(IS)가 더 배치될 수 있다.

충격 흡수층(DMP)은 표시패널(DP) 상에 배치되어, 외부 충격으로부터 표시패널(DP)을 보호하는 기능을 수행할 수 있다. 충격 흡수층(DMP)을 통해 표시패널(DP)의 내충격성이 향상될 수 있다. 특히, 반사방지층(LF)이 컬러필터층(300, 도 5 참조) 및 분할층(310, 도 5 참조)을 포함하는 구조에서 충격 강도가 감소될 수 있으나, 충격 흡수층(DMP)을 포함함에 따라 충격 강도가 증가하여, 표시패널(DP)의 내충격성이 향상될 수 있다. 제2 접착층(AL2)이 충격 흡수층(DMP)과 윈도우모듈(WM)을 결합할 수 있다. 도시하지는 않았으나, 충격 흡수층(DMP)과 반사방지층(LF) 사이에도 접착층이 배치되어, 접착층을 통해 충격 흡수층(DMP)과 반사방지층(LF)이 결합될 수도 있다. 제3 접착층(AL3)이 반사방지층(LF)과 표시패널(DP)을 결합할 수 있다.

패널 보호부재(PM)는 표시패널(DP) 하측에 배치된다. 패널 보호부재(PM)는 표시패널(DP)의 하부를 보호할 수 있다. 본 발명의 일 실시예에서 패널 보호부재(PM)는 폴딩 영역(FA0)에는 중첩하지 않을 수도 있다. 즉, 표시패널(DP) 중 폴딩 영역(FA0)의 하부에는 패널 보호부재(PM)가 배치되지 않을 수 있다. 패널 보호부재(PM)는 표시패널(DP)의 제1 영역(AA1)에 대응하는 제1 보호부재(PM1) 및 제2 영역(AA2)에 대응하는 제2 보호부재(PM2)를 포함할 수 있다.

제1 보호부재(PM1)는 제1 보호층(PPL1)을 포함할 수 있다. 제1 보호층(PPL1)은 가요성 플라스틱 물질을 포함할 수 있다. 예를 들어, 제1 보호층(PPL1)은 폴리에틸렌 테레프탈레이트(polyethylene terephthalate)를 포함할 수 있다. 제1 보호부재(PM1)는 제1 결합층(PAL1)을 통해 제1 보호층(PPL1)을 포함할 수 있다. 제1 결합층(PAL1)은 제1 보호층(PPL1)과 표시패널(DP)을 접착할 수 있다. 제1 결합층(PAL1)은 감압접착필름(PSA, Pressure Sensitive Adhesive film)일 수 있고, 통상의 감압접착제를 포함할 수 있다.

제2 보호부재(PM2)는 제2 보호층을 포함할 수 있다. 제2 보호층은 벤딩에 유리한 플라스틱을 포함할 수 있다.

도 6b에 도시된 것과 같이, 벤딩영역(BA)이 휘어질 때, 제1 보호부재(PM1)는 제1 영역(AA1)과 함께 제2 영역(AA2) 및 제2 보호부재(PM2)의 하측에 배치될 수 있다. 표시패널(DP)의 벤딩영역(BA)이 휘어짐에 따라, 제1 영역(AA1)과 제2 영역(AA2)은 서로 다른 평면 상에 배치될 수 있다. 제1 영역(AA1)에 배치된 구동회로(DIC)는 제2 영역(AA2)의 아래에 배치될 수 있다. 벤딩영역(BA)에는 패널 보호부재(PM)가 배치되지 않으므로, 벤딩영역(BA)이 보다 용이하게 벤딩될 수 있다.

벤딩영역(BA)은 소정의 곡률 및 곡률 반경을 갖는다. 벤딩영역(BA)의 곡률 반경은 약 0.1 mm 내지 0.5mm일 수 있다.

도 6a 및 도 6b에 도시된 것과 같이, 제4 접착층(AL4)이 제2 보호부재(PM2)와 배리어층(BRL)을 결합한다. 배리어층(BRL)은 제2 보호부재(PM2)의 하측에 배치될 수 있다. 배리어층(BRL)은 외부의 눌림에 따른 압축력에 대한 저항력을 높일 수 있다. 따라서, 배리어층(BRL)은 표시패널(DP)의 변형을 막아주는 역할을 할 수 있다. 배리어층(BRL)은 폴리 이미드 또는 폴리에틸렌 테레프탈레이트와 같은 가요성 플라스틱 물질을 포함할 수 있다. 또한, 배리어층(BRL)은 광투과율이 낮은 유색의 필름일 수 있다. 배리어층(BRL)은 외부로부터 입사되는 광을 흡수할 수 있다. 예를 들어, 배리어층(BRL)은 검정색 플라스틱 필름일 수 있다. 윈도우 보호층(WP)의 상측으로부터 표시장치(DD)를 바라봤을 때, 배리어층(BRL)의 하측에 배치된 구성 요소들은 사용자에게 시인되지 않을 수 있다.

제5 접착층(AL5)이 배리어층(BRL)과 지지층(PLT)을 결합한다. 제5 접착층(AL5)은 서로 이격된 제1 접착 부분(AL5-1)과 제2 접착 부분(AL5-2)을 포함할 수 있다. 제1 접착 부분(AL5-1)과 제2 접착 부분(AL5-2)의 이격된 거리(W3), 즉 제1 접착 부분(AL5-1)과 제2 접착 부분(AL5-2) 사이의 간격은 폴딩 영역(FA0)의 너비에 대응하고, 후술하는 디지타이저(DTM) 사이의 갭보다 크다. 제1 접착 부분(AL5-1)과 제2 접착 부분(AL5-2)의 이격된 거리(W3)는 7mm 내지 15mm일 수 있고, 바람직하게는 9mm 내지 12mm일 수 있다. 예를 들어, 제1 접착 부분(AL5-1)과 제2 접착 부분(AL5-2)의 이격된 거리(W3)는 9.65mm 일 수 있다.

본 실시예에서 제1 접착 부분(AL5-1)과 제2 접착 부분(AL5-2)은 하나의 접착층의 서로 다른 부분으로 정의되지만, 이에 제한되지 않는다. 제1 접착 부분(AL5-1)이 하나의 접착층(예컨대, 제1 접착층)으로 정의될 때 제2 접착 부분(AL5-2)은 다른 하나의 접착층(예컨대, 제2 접착층)으로 정의될 수도 있다.

지지층(PLT)은 배리어층(BRL) 하측에 배치된다. 지지층(PLT)은 지지층의 상측에 배치된 구성들을 지지하고, 표시장치(DD)의 펼쳐진 상태와 폴딩된 상태를 유지한다. 지지층(PLT)은 적어도 제1 비폴딩 영역(NFA10)에 대응하는 제1 지지부분(PLT-1) 및 제2 비폴딩 영역(NFA20)에 대응하는 제2 지지부분(PLT-2)을 포함한다. 제1 지지부분(PLT-1)과 제2 지지부분(PLT-2)은 제2 방향(DR2) 내에서 서로 이격된다.

본 실시예와 같이, 지지층(PLT)은 폴딩 영역(FA0)에 대응하고 제1 지지부분(PLT-1)과 제2 지지부분(PLT-2) 사이에 배치되며, 복수의 개구부(OP)가 정의된 폴딩부분(PLT-F)을 더 포함할 수 있다. 폴딩부분(PLT-F)에는 복수의 개구부(OP)가 정의되어, 도 1b 및 도 1c에 도시된 폴딩 동작시 지지층(PLT)에 가해지는 스트레스가 감소될 수 있다. 한편, 폴딩부분(PLT-F)에 정의된 복수의 개구부(OP)는 서로 어긋나도록 배열된 복수의 행으로 제공될 수 있다.

지지층(PLT)은 후술하는 디지타이저(DTM)에서 발생한 자기장을 손실없이 또는 최소한의 손실로써 투과시킬 수 있는 재료로부터 선택될 수 있다. 지지층(PLT)은 비금속 재료를 포함할 수 있다. 지지층(PLT)은 플라스틱, 유리섬유 강화 플라스틱 또는 유리를 포함 할 수 있다. 지지층(PLT)은 예를 들어, 탄소섬유 강화 플라스틱(Carbon Fiber Reinforced Plastic, CFRP)을 포함할 수 있다. 지지층(PLT)에 포함된 제1 지지부분(PLT-1), 제2 지지부분(PLT-2) 및 폴딩부분(PLT-F)은 서로 동일한 물질을 포함할 수 있다. 제1 지지부분(PLT-1), 제2 지지부분(PLT-2) 및 폴딩부분(PLT-F)은 일체의 형상을 가질 수 있다. 다만 이에 제한되지 않고, 지지층(PLT)은 금속 재료를 포함할 수도 있다. 일 실시예의 표시장치(DD)에서는 디지타이저(DTM)가 생략되고, 지지층(PLT)은 금속 재료를 포함하는 것일 수 있다.

폴딩 영역(FA0)에 대응하는 지지층(PLT)의 일부 영역에는 복수의 개구부들(OP)이 정의될 수 있다. 지지층(PLT)의 폴딩부분(PLT-F)에 복수의 개구부들(OP)이 정의될 수 있다. 개구부들(OP)에 의해 지지층(PLT)의 가요성이 향상된다. 폴딩 영역(FA0)에 대응하는 영역에 제5 접착층(AL5)이 미배치됨으로써 지지층(PLT)의 가요성을 향상시킬 수 있다.

지지층(PLT)의 아래에는 제6 접착층(AL6) 및 커버층(SCV)이 배치된다. 이하, 본 명세서에서 제6 접착층(AL6)은 하부 접착층으로 지칭될 수 있다.

커버층(SCV)은 시트 형태로 제조되어 지지층(PLT)에 부착될 수 있다. 커버층(SCV)은 지지층(PLT)보다 낮은 탄성 계수를 가질 수 있다. 예를 들어, 커버층(SCV)은 열가소성 폴리 우레탄(Thermoplastic polyurethane, TPU), 고무 및 실리콘 중 적어도 어느 하나를 포함할 수 있다. 도시하지는 않았으나, 커버층(SCV)은 별도의 추가 접착층에 의해 지지층(PLT)의 아래에 부착되는 것일 수 있다.

하부 접착층(AL6)은 지지층(PLT)의 아래에 배치되어, 지지층(PLT)과 디지타이저(DTM)를 부착할 수 있다. 하부 접착층(AL6)은 제1 지지부분(PLT-1)의 아래에 배치되는 제1 하부 접착층(AL6-1) 및 제2 지지부분(PLT-2)의 아래에 배치되는 제2 하부 접착층(AL6-2)을 포함할 수 있다.

디지타이저(DTM)는 EMR 감지 패널으로도 불리는데, 전자 펜과의 미리 설정된 공진 주파수의 자기장을 발생하는 다수의 루프 코일(loop coil)을 포함한다. 루프 코일에서 형성된 자기장은 전자 펜의 인덕터(코일)와 커패시터로 구성된 LC 공진 회로(LC resonance circuit)에 인가된다. 코일은 수신된 자기장에 의하여 전류를 발생하고, 발생된 전류를 커패시터로 전달한다. 이에 따라 커패시터는 코일로부터 입력되는 전류를 충전하고, 충전된 전류를 코일로 방전시킨다. 결국, 코일에는 공진주파수의 자기장이 방출된다. 전자 펜에 의하여 방출된 자기장은 디지타이저의 루프 코일에 의하여 다시 흡수될 수 있으며, 이에 따라 전자 펜이 터치스크린의 어느 위치에 근접하여 있는지를 판단할 수 있다.

디지타이저(DTM)는 제1 하부 접착층(AL6-1) 아래에 부착된 제1 디지타이저(DTM-1) 및 제2 하부 접착층(AL6-2)에 부착된 제2 디지타이저(DTM-2)를 포함할 수 있다. 제1 디지타이저(DTM-1)와 제2 디지타이저(DTM-2)는 소정의 갭을 두고 이격되어 배치될 수 있다. 갭은 0.3mm 이상 3mm 이하일 수 있다. 보다 바람직하게는, 갭은 0.4mm 이상 2mm 이하일 수 있다. 갭은 폴딩 영역(FA0)에 대응하도록 정의될 수 있다. 본 발명의 일 실시예에서 디지타이저(DTM)는 생략될 수도 있다.

디지타이저(DTM)의 하측에 전자기 차폐층(EMS)이 배치될 수 있다. 도시하지는 않았으나, 표시장치(DD)에는 카메라모듈, 센서모듈 등의 전자모듈과 이를 제어하는 제어모듈 등이 포함될 수 있고, 지지부재(SM)의 하부에 배치된 전자모듈 및 제어모듈 등으로부터 발생된 전자기파가 노이즈로써 디지타이저(DTM)에 영향을 미치는 것을 차단하기 위해 전자기 차폐층(EMS)이 추가될 수 있다. 전자기 차폐층(EMS)은 제1 디지타이저(DTM-1)와 제2 디지타이저(DTM-2)에 각각 대응하는 제1 전자기 차폐층(EMS-1)과 제2 전자기 차폐층(EMS-2)를 포함할 수 있다. 본 실시예에서 전자기 차폐층(EMS)은 구리 시트일 수 있다. 전자기 차폐층(EMS)은 자성 금속 파우더층(MMP, magnetic metal powder)을 포함할 수 있다. 자성 금속 파우더층은 코팅 및 경화공정을 통해서 디지타이저(DTM)의 하면에 직접 형성될 수 있다. 본 발명의 일 실시예에서 전자기 차폐층(EMS)은 생략될 수 있다.

제7 접착층(AL7)이 전자기 차폐층(EMS)과 하부 금속 플레이트(MP)를 결합한다. 제7 접착층(AL7)은 서로 이격된 제1 부분(AL7-1)과 제2 부분(AL7-2)을 포함할 수 있다. 하부 금속 플레이트(MP)는 제1 부분(AL7-1)과 제2 부분(AL7-2)에 각각 부착된 제1 하부 금속 플레이트(MP1)와 제2 하부 금속 플레이트(MP2)를 포함할 수 있다. 하부 금속 플레이트(MP)는 방열성을 향상시키고, 도 6b에 도시된 것과 같이 제1 보호부재(PM1)을 벤딩 후 고정시킬 때, 부착 공정에서 발생하는 외부압력으로부터 하부 금속 플레이트(MP) 상측의 구성을 보호할 수 있다. 하부 금속 플레이트(MP)는 60GPa 이상의 탄성계수를 갖는 물질을 포함할 수 있고, 스테인레스스틸과 같은 금속 물질을 포함할 수 있다. 예를 들어, 하부 금속 플레이트(MP)는 SUS 304를 포함할 수 있다.

하부 금속 플레이트(MP) 아래에는 방열층(HRP)이 배치될 수 있다. 방열층(HRP)은 높은 열 전도성을 갖는 시트일 수 있다. 방열층(HRP)은 금속 또는 금속 합금을 포함할 수 있으며, 예를 들어, 방열층(HRP)은 구리, 구리합금, 또는 그라파이트를 포함할 수 있다.

방열층(HRP)은 제1 방열층(HRP1) 및 제2 방열층(HRP2)을 포함할 수 있다. 제1 방열층(HRP1)과 제2 방열층(HRP2)은 소정의 간격만큼 이격될 수 있다. 제1 방열층(HRP1)과 제2 방열층(HRP2) 사이의 간격은 0.4 mm 내지 2 mm일 수 있으나, 특별히 이에 제한되는 것은 아니다. 제1 방열층(HRP1)과 제2 방열층(HRP2) 사이의 간격은 폴딩 영역(FA0)에 대응하도록 배치될 수 있다.

자기장 차폐시트(MSM)는 디지타이저(DTM) 아래에 배치될 수 있다. 자기장 차폐시트(MSM)는 복수 개의 부분들을 포함할 수 있다. 복수 개의 부분들 중 적어도 일부는 다른 두께를 가질 수 있다. 자기장 차폐시트(MSM)의 복수 개의 부분들은 표시장치(DD)의 하측에 배치된 브라켓(미-도시)이 갖는 단차에 부합하게 배치될 수 있다. 자기장 차폐시트(MSM)는 예를 들어, 디지타이저(DTM)의 아래 중 전자기 차폐층(EMS)이 배치되지 않은 부분의 아래에 배치될 수 있다. 또한, 자기장 차폐시트(MSM)는 예를 들어, 하부 금속 플레이트(MP)의 아래 중 방열층(HRP)이 배치되지 않은 부분의 아래에 배치될 수 있다. 자기장 차폐시트(MSM)는 자기장 차폐층과 접착층이 교번하게 적층된 구조를 가질 수 있다. 자기장 차폐시트(MSM)는 하측에 배치된 자성체(미-도시)에서 발생한 자기장을 차폐한다. 자기장 차폐시트(MSM)는 자기장 차폐시트(MSM)는 자성체에서 발생한 자기장이 디지타이저(DTM)에 간섭하는 것을 방지할 수 있다. 도시하지는 않았으나, 인쇄회로기판(PCB)은 자기장 차폐시트(MSM) 상에 배치될 수 있다.

표시장치(DD)는 벤딩 보호층(BPL)을 포함할 수 있다. 벤딩 보호층(BPL)은 벤딩 영역(BA) 상에 배치될 수 있다. 벤딩 보호층(BPL)은 제1 영역(AA1)으로 연장하여 벤딩 영역(BA)에 인접한 제1 영역(AA1)의 부분 상에 배치될 수 있다. 벤딩 보호층(BPL)은 구동회로(DIC)와 이격될 수 있다. 제2 영역(AA2)에 인접한 벤딩 보호층(BPL)의 일측면은 벤딩 영역(BA)에 인접한 충격 흡수층(DMP), 반사 방지층(LF)의 일측면 및 벤딩 영역(BA)에 인접한 제3 접착층(AL3)의 일측면과 마주볼 수 있다. 벤딩 보호층(BPL)은 아크릴계 수지 또는 우레탄계 수지를 포함할 수 있다.

벤딩 보호층(BPL)은 벤딩 영역(BA)을 보호하는 역할을 할 수 있다. 벤딩 보호층(BPL)은 벤딩 영역(BA)에 배치된 배선들을 커버하여 벤딩 영역(BA)에 배치된 배선들을 보호할 수 있다. 벤딩 보호층(BPL)은 벤딩 영역(BA)의 강성을 보완하여, 벤딩 영역(BA)이 휘어질 때, 벤딩 영역(BA)의 크랙을 방지할 수 있다. 벤딩 보호층(BPL)은 외부의 충격으로부터 벤딩 영역(BA)을 보호할 수 있다.

도시하지는 않았으나, 표시장치(DD)는 표시 패널(DP)이 벤딩된 상태에서 구동회로(DIC)와 중첩하는 스페이서를 더 포함할 수 있다. 스페이서는 표시장치(DD)가 작동되는 과정에서 구동회로(DIC)로부터 발생한 발열을 분산시켜, 열화 현상을 방지하는 것일 수 있다.

도 7a 내지 도 7d 각각은 본 발명의 일 실시예에 따른 표시모듈을 확대하여 도시한 단면도들이다. 도 7a에서는 도 6a에 도시된 표시모듈(DM)에 포함된 구성 중 표시패널(DP)과 패널 보호부재(PM)을 확대하여 도시하였다. 도 7b 내지 7d에서는 도 7a에 도시된 실시예와 다른 실시예의 표시모듈에 포함된 구성을 확대하여 도시하였다.

도 7a 내지 도 7d를 참조하면, 패널 보호부재(PM)는 표시패널(DP)의 제1 영역(AA1) 하부에 배치되는 제1 보호부재(PM1) 및 표시패널(DP)의 제2 영역(AA2) 하부에 배치되는 제2 보호부재(PM2)를 포함할 수 있다. 패널 보호부재(PM)는 표시패널(DP)의 제1 하면(US1)에 배치되는 제1 보호부재(PM1) 및 표시패널(DP)의 제2 하면(US2)에 배치되는 제2 보호부재(PM2)를 포함할 수 있다. 한편, 제1 하면(US1)은 표시패널(DP)의 하면 중 제1 영역(AA1)에 중첩하는 면을 의미한다. 제2 하면(US2)은 표시패널(DP)의 하면 중 제2 영역(AA2)에 중첩하는 면을 의미한다.

제1 보호부재(PM1)는 제1 결합층(PAL1)과 제1 보호층(PPL1)을 포함할 수 있다. 도 7b에 도시된 바와 같이, 제2 보호부재(PM2)는 제2 보호층(PPL2)만으로 구성될 수 있다. 제2 보호층(PPL2)은 별도의 접착층없이 제2 영역(AA2) 하부에 배치될 수 있다. 즉, 제2 보호층(PPL2)은 제2 하면(US2)에 직접 배치되는 것일 수 있다.

또는, 도 7c에 도시된 바와 같이, 제2 보호부재(PM2)는 제2 보호층(PPL2)과 제2 결합층(PAL2)을 포함할 수 있다. 제2 보호층(PPL2)은 제2 결합층(PAL2)을 통해 제2 영역(AA2) 하부에 부착될 수 있다. 제2 결합층(PAL2)은 제2 보호층(PPL2) 및 표시패널(DP) 사이에 배치될 수 있다. 제2 결합층(PAL2)의 상면은 제2 하면(US2)에 접촉하고, 제2 결합층(PAL2)의 하면은 제2 보호부재(PM2)의 상면에 접촉하는 것일 수 있다.

도 7d를 참조하면, 제2 보호부재(PM2) 하부에는 지지부재(SM)가 배치될 수 있다. 도 6a 및 도 6b에서 전술한 바와 같이, 지지부재(SM)는 배리어층, 지지층, 커버층, 디지타이저, 전자기 차폐층, 하부 금속 플레이트, 방열층 및 자기장 차폐시트 등을 포함할 수 있다. 한편, 용이한 벤딩을 위해 표시패널(DP)의 벤딩 영역(BA) 하부에는 보호층 또는 보호부재가 배치되지 않을 수 있다.

도 7a를 참조하면, 일 실시예의 표시장치(DD)에서 제1 보호부재(PM1)의 두께인 제1 두께(PMT1)와 제2 보호부재(PM2)의 두께인 제2 두께(PMT2)는 상이할 수 있다. 제1 보호부재(PM1)의 두께인 제1 두께(PMT1)는 제2 보호부재(PM2)의 두께인 제2 두께(PMT2)보다 두꺼울 수 있다. 두께가 얇은 제2 보호부재(PM2)가 제2 하면(US2)에 배치됨으로써 제2 영역(AA2)의 표시패널(DP)은 벤딩, 폴딩에 유리해질 수 있다.

도 7a 및 도 7b에 도시된 바와 같이, 제2 보호부재(PM2)가 제2 보호층(PPL2)만으로 구성된 경우, 제1 결합층(PAL1)과 제1 보호층(PPL1)를 포함하는 제1 보호부재(PM1)의 제1 두께(PMT1)는 제2 보호층(PPL2)의 두께인 제2 두께(PMT2)와 상이할 수 있다. 제1 결합층(PAL1)과 제1 보호층(PPL1)를 포함하는 제1 보호부재(PM1)의 제1 두께(PMT1)는 제2 보호층(PPL2)의 두께인 제2 두께(PMT2)보다 두꺼울 수 있다.

도 7a 및 도 7c에 도시된 바와 같이, 제2 보호부재(PM2)가 제2 결합층(PAL2)과 제2 보호층(PPL2)만으로 구성된 경우, 제1 결합층(PAL1)과 제1 보호층(PPL1)를 포함하는 제1 보호부재(PM1)의 제1 두께(PMT1)는 제2 결합층(PAL2)과 제2 보호층(PPL2)를 포함하는 제2 보호부재(PM2)의 제2 두께(PMT2)와 상이할 수 있다. 제1 결합층(PAL1)과 제1 보호층(PPL1)를 포함하는 제1 보호부재(PM1)의 제1 두께(PMT1)는 제2 결합층(PAL2)과 제2 보호층(PPL2)를 포함하는 제2 보호부재(PM2)의 제2 두께(PMT2)보다 두꺼울 수 있다. 일 실시예에서, 제1 결합층(PAL1)과 제2 결합층(PAL2)의 두께는 실질적으로 동일하고, 제1 보호층(PPL1)의 두께가 제2 보호층(PPL2)의 두께보다 두꺼울 수 있다. 한편, 본 명세서에서, "실질적으로 동일" 하다는 것은 구성의 두께 등이 물리적으로 완전히 동일한 경우뿐만 아니라, 동일한 설계에도 불구하고 공정상 발생하는 오차 범위만큼의 차이가 있는 경우를 포함한다.

일 실시예의 표시장치(DD)에서, 제1 보호부재(PM1)와 제2 보호부재(PM2)는 서로 다른 물질을 포함할 수 있다. 일 실시예의 표시장치(DD)에서, 구동회로(DIC, 도 3 참조)가 배치되는 제1 영역(AA1)에 중첩하는 제1 보호부재(PM1)는 OLB(Out Lead Bonding) 공정에 의해 변형이 적은 물질을 포함하고, 폴딩 영역(FA0, 도 3 참조)을 포함하는 제2 영역(AA2)에 중첩하는 제2 보호부재(PM2)는 폴딩에 유리한 물질을 포함하는 것일 수 있다.

도 7a 내지 7d에 도시된 실시예에서, 제1 보호층(PPL1) 및 제2 보호층(PPL2)은 서로 다른 물질을 포함할 수 있다. 제1 보호층(PPL1) 및 제2 보호층(PPL2)은 서로 다른 물질로 구성될 수 있다. 제1 보호층(PPL1)에 포함된 물질은 폴리에틸렌 테레프탈레이트(PET: polyethylene terephthalate)일 수 있다. 제2 보호층(PPL2)에 포함된 물질은 폴리머, 금속 등에 해당할 수 있으나, 이에 한정되지 않고 폴딩에 유리한 물질이라면 제한없이 포함할 수 있다.

제2 보호층(PPL2)의 모듈러스는 제1 보호층(PPL1)의 모듈러스보다 작은 값을 가질 수 있다. 일 실시예에서, 제2 보호층(PPL2)의 모듈러스는 3 Gpa 이상 6 Gpa 이하의 값을 가질 수 있다. 제2 보호층(PPL2)의 유리전이온도는 제1 보호층(PPL1)의 유리전이온도보다 높은 값을 가질 수 있다. 제2 보호층(PPL2)의 유리전이온도는 90℃ 이상 300℃ 이하일 수 있다. 제2 보호층(PPL2)이 제1 보호층(PPL1)에 비해 낮은 모듈러스와 높은 유리전이온도를 가짐에 따라, 제2 영역(AA2)의 표시패널(DP)을 벤딩 또는 폴딩하기에 유리하며 제2 보호층(PPL2)에 가해지는 스트레스를 저감시킬 수 있고, 제조 공정상 단가를 절감할 수 있다.

도 7c에 도시된 실시예에서, 제1 결합층(PAL1)과 제2 결합층(PAL2)은 서로 다른 물질을 포함할 수 있다. 제1 결합층(PAL1) 및 제2 결합층(PAL2)은 고분자 수지, 열경화성 수지 또는 광경화성 수지를 포함할 수 있다. 제1 결합층(PAL1) 및 제2 결합층(PAL2)은 실리콘계 수지 또는 아크릴계 수지를 포함할 수 있다. 제1 결합층(PAL1)은 감압접착필름(PSA, Pressure Sensitive Adhesive film)일 수 있다. 제1 결합층(PAL1)은 자외선에 의해 변형되는 감압접착필름(PSA, Pressure Sensitive Adhesive film)일 수 있다. 제1 결합층(PAL1)은 340 내지 350nm 파장 영역의 자외선 노출 시에 경화되는 감압접착필름(PSA, Pressure Sensitive Adhesive film)일 수 있다. 제1 결합층(PAL1)은 개시제, 경화제의 종류 및 용량에 따라 UV 가변형 감압접착필름이 될 수 있다. 제2 결합층(PAL2)은 감압접착필름(PSA, Pressure Sensitive Adhesive film) 또는 통상의 접착제를 포함할 수 있다. 제2 결합층(PAL2)의 모듈러스는 제1 결합층(PAL1)의 모듈러스보다 작은 값을 가질 수 있다.

제1 보호부재(PM1)와 제2 보호부재(PM2)는 서로 다른 공정을 통해 형성될 수 있다. 서로 다른 공정에 의해 각 부재가 형성됨으로써, 제1 보호부재(PM1)와 제2 보호부재(PM2)는 각 물질이나 두께가 상이할 수 있다. 제1 보호부재(PM1)와 제2 보호부재(PM2)를 서로 다른 공정을 통해 형성함에 따라, 일 실시예의 표시장치에서는 OLB(Out Lead Bonding) 공정에 유리한 물질을 포함하는 제1 보호부재(PM1)를 제1 영역(AA1) 아래에 배치하고, 폴딩에 유리한 물질을 포함하는 제2 보호부재(PM2)를 제2 영역(AA2) 아래에 배치할 수 있다.

이하 도 8a 내지 8b, 도 9a 내지 9d를 참조하여 본 발명의 일 실시예의 표시장치(DD)의 제조 방법에 대하여 설명한다.

도 8a는 본 발명의 일 실시예의 표시장치의 제조 방법 중 일부 단계를 나타낸 순서도이다. 도 8b는 본 발명의 일 실시예의 표시장치의 제조 방법 중 예비 표시모듈을 준비하는 단계를 나타낸 순서도이다. 한편, 본 발명의 일 실시예에 따른 표시장치 제조방법을 설명함에 있어, 앞서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 붙이고 자세한 설명은 생략한다.

도 8a를 참조하면, 본 발명의 일 실시예의 표시장치(DD) 제조 방법은 예비 표시모듈(DM-P)을 준비하는 단계(S100), 제2 하면(US2)에서 예비 보호층(SPL)을 제거하는 단계(S200), 제2 영역(AA2) 하부에 제2 보호층(PPL2)을 형성하는 단계(S300)를 포함하는 것일 수 있다.

도 8b를 참조하면, 예비 표시모듈(DM-P)을 준비하는 단계(S100)는 제1 영역(AA1), 제2 영역(AA2), 벤딩 영역(BA)을 포함하는 표시패널(DP)을 준비하는 단계(S110) 및 제1 하면(US1)에 제1 결합층(PAL1)을 통해 제1 보호층(PPL1)이 부착되고 제2 하면(US2)에 예비 결합층(SAL)을 통해 예비 보호층(SPL)이 부착되는 단계(S120)를 포함하는 것일 수 있다.

도 9a 내지 도 9c는 본 발명의 일 실시예에 따른 표시장치의 제조 방법 중 일부 단계를 순차적으로 나타낸 도면들이다.

도 9a를 참조하면, 일 실시예의 표시장치 제조방법에서는 예비 표시모듈(DM-P)을 준비하는 단계를 포함한다. 예비 표시모듈(DM-P)은 표시 패널(DP), 표시 패널(DP)의 제1 하면(US1)에 배치되고, 제1 결합층(PAL1)과 제1 보호층(PPL1)을 포함하는 제1 보호부재(PM1), 제2 하면(US2)에 배치되고, 예비 결합층(SAL)과 예비 보호층(SPL)을 포함하는 예비 보호부재(SPM)를 포함할 수 있다. 예비 결합층(SAL)은 표시 패널(DP)과 예비 보호층(SPL) 사이에 배치되어, 표시 패널(DP)에 예비 보호층(SPL)을 접착시킬 수 있다.

예비 보호층(SPL)은 제1 보호부재(PM1)의 제1 보호층(PPL1)과 동일한 물질을 포함할 수 있다. 일 실시예에서, 예비 보호층(SPL)은 제1 물질을 포함하고, 제1 보호층(PPL1)은 제3 물질을 포함하고, 제1 물질과 제3 물질은 동일한 것일 수 있다. 예비 보호층(SPL)의 두께는 제1 보호부재(PM1)의 제1 보호층(PPL1)의 두께와 실질적으로 동일할 수 있다. 예비 결합층(SAL)은 제1 보호부재(PM1)의 제1 결합층(PAL1)과 동일한 물질을 포함할 수 있다. 예비 결합층(SAL)의 두께는 제1 보호부재(PM1)의 제1 결합층(PAL1)의 두께와 실질적으로 동일할 수 있다. 예비 표시모듈(DM-P)을 준비하는 단계에서, 예비 보호부재(SPM) 및 제1 보호부재(PM1)는 동일한 공정을 통해 표시패널(DP)의 하면에 형성되는 것일 수 있다. 일 실시예에서, 예비 보호부재(SPM) 및 제1 보호부재(PM1)는 벤딩 영역(BA)에 중첩하는 부분이 제거된 일체의 패턴화된 보호부재 형태로 제공될 수 있다.

예비 결합층(SAL)은 감압접착필름(PSA, Pressure Sensitive Adhesive film)일 수 있다. 예비 결합층(SAL)은 고분자 수지, 열경화성 수지 또는 광경화성 수지를 포함할 수 있다. 예비 결합층(SAL)은 자외선에 의해 변형되는 감압접착필름(PSA, Pressure Sensitive Adhesive film)일 수 있다. 예비 결합층(SAL)은 340nm 내지 350nm 파장 영역의 자외선 노출 시에 경화되는 감압접착필름(PSA, Pressure Sensitive Adhesive film)일 수 있다. 예비 결합층(SAL)은 개시제, 경화제의 종류 및 용량에 따라 UV 가변형 감압접착필름일 수 있다.

예비 표시모듈(DM-P)을 준비하는 단계에서, 예비 결합층(SAL)이 제2 하면(US2)에 대하여 가지는 점착력은 300gf/inch 이상 1000gf/inch 이하일 수 있다. 예비 결합층(SAL)이 준비 단계에서 제2 하면(US2)에 대하여 전술한 범위의 점착력을 가짐에 따라, 상부 구성을 형성하는 공정에서 예비 보호층(SPL)이 표시패널(DP)의 하면으로부터 이탈하지 않을 수 있고, 이에 따라 표시패널(DP)에 포함된 구성들이 공정상 가해지는 압력으로부터 보호될 수 있다.

별도로 도시하지 않았으나, 일 실시예의 표시장치 제조방법에서 예비 표시모듈(DM-P)은 예비 보호층(SPL) 및 제1 보호층(PPL1)의 하면에 이형 필름이 부착된 상태에서 이송될 수 있다. 이형 필름은 예비 보호층(SPL) 및 제1 보호층(PPL1)을 보호할 수 있다. 예비 보호층(SPL) 및 제1 보호층(PPL1)의 하면에 부착된 이형 필름이 제거된 후, 예비 결합층(SAL)에 광(LS)이 조사될 수 있다.

도 9a 및 9b를 참조하면, 본 발명의 일 실시예에 따른 표시장치(DD)의 제조 방법에는 예비 결합층(SAL)에 광(LS)을 조사하여 제2 하면(US2)으로부터 예비 보호층(SPL)을 제거하는 단계를 포함한다.

광(LS)은 램프나 레이저 빔의 형태로 조사될 수 있다. 광(LS)은 예비 보호층(SPL) 하면을 통해 예비 결합층(SAL)에 조사될 수 있다. 광(LS)은 예비 결합층(SAL)에 직접 조사될 수 있다. 광(LS)은 자외선에 해당하는 파장의 빛일 수 있다. 광(LS)은 340nm 내지 350nm 파장에 해당하는 빛일 수 있다.

예비 결합층(SAL)에 광(LS)이 조사됨으로써, 예비 결합층(SAL)은 경화될 수 있다. 도 9b를 참조하면, 예비 결합층(SAL)이 경화됨으로써 접착 기능을 상실하여 예비 보호층(SPL)이 표시패널(DP)로부터 제거될 수 있다. 광(LS) 조사로 인해 예비 결합층(SAL)이 경화되고 예비 보호층(SPL)이 제거된 이후, 제2 하면(US2)에 어떠한 층 또는 부재가 배치되지 않을 수 있다.

한편, 제2 하면(US2)으로부터 예비 보호층(SPL)을 제거하는 단계에서 예비 결합층(SAL)이 제2 하면(US2)에 대하여 가지는 점착력은 1 gf/inch이상 20 gf/inch이하 일 수 있다. 예비 결합층(SAL)이 광(LS) 조사 이후 제2 하면(US2)에 대하여 전술한 점착력을 가짐에 따라, 제2 하면(US2)에서 예비 보호층(SPL)을 제거하는 단계에서 예비 보호층(SPL)이 용이하게 제거될 수 있다.

도 9c를 참조하면, 본 발명의 일 실시예에 따른 표시장치(DD)의 제조 방법은 제2 영역(AA2) 하부에 제2 보호층(PPL2)을 형성하는 단계를 포함한다.

제2 보호층(PPL2)은 별도의 접착층없이 제2 영역(AA2) 하부에 직접 형성될 수 있다. 다만 이에 제한되지 않고, 본 발명의 일 실시예의 표시장치 제조방법의 제2 보호층(PPL2)을 형성하는 단계에서, 제2 보호층(PPL2)은 도 7c에 도시된 바와 같이 제2 결합층(PAL2, 도 7c 참조)을 통해 제2 영역(AA2) 하부에 부착될 수 있다.

도 9a 내지 도 9c를 함께 참조하면, 본 발명의 일 실시예에서, 제2 영역(AA2) 하부에 형성되는 제2 보호층(PPL2)은 예비 보호층(SPL)과 서로 다른 물질을 포함할 수 있다. 제2 보호층(PPL2)은 제1 보호층(PPL1)과 서로 다른 물질을 포함할 수 있다. 일 실시예에서, 예비 보호층(SPL)은 제1 물질을 포함하고, 제2 보호층(PPL2)은 제2 물질을 포함하고, 제1 물질과 제2 물질은 상이한 것일 수 있다. 한편, 제1 보호층(PPL1)은 제3 물질을 포함하고, 제2 물질과 제3 물질은 상이한 것일 수 있다.

본 발명의 일 실시예에서, 도 7c와 같이 제2 결합층(PAL2, 도 7c 참조)을 통해 제2 보호층(PPL2)이 제2 영역(AA2) 하부에 부착되는 경우, 제2 결합층(PAL2, 도 7c 참조)은 예비 결합층(SAL)과 서로 다른 물질로 구성될 수 있다. 제2 결합층(PAL2, 도 7c 참조)은 제1 결합층(PAL1)과 서로 다른 물질로 구성될 수 있다.

도시하지는 않았으나, 일 실시예의 제2 보호층(PPL2)은 도 7d에 도시된 바와 같이 지지부재(SM, 도 7d 참조)의 상면에 부착된 상태로 제2 영역(AA2) 하부에 형성될 수 있다. 예를 들어, 제2 보호층(PPL2)은 제4 접착층(AL4, 도 6b 참조)에 의해 지지부재(SM) 상면에 부착된 상태로 제2 영역(AA2) 하부에 부착되는 것일 수 있다.

일 실시예에 따른 표시장치 제조방법에서는 최초에 예비 표시모듈을 준비하는 단계에서부터 제1 보호부재(PM1)에 포함된 제1 보호층(PPL1)과 제2 보호층(PPL2)을 각각 다른 물질 또는 다른 두께로 형성하는 것이 아니라, 다른 공정이 진행된 이후 제2 영역(AA2)에 중첩하는 예비 보호층(SPL)을 제2 보호층(PPL2)로 교체하는 공정을 진행하여, 제1 보호부재(PM1)와 제2 보호층(PPL2)이 상이한 물질을 포함하거나 상이한 두께로 형성되더라도 공정 상 효율을 저감시키지 않을 수 있다.

종래의 표시장치에서는 표시패널을 보호하기 위한 패널 보호부재를 표시패널 하면에 형성해왔으나, 표시영역의 표시패널을 벤딩 또는 폴딩하고자 하는 추세에 따라 패널 보호부재를 접는 자국이 남지 않고 벤딩에 유리한 플렉서블한 물질로 대체하고자 하였다. 다만 패널 보호부재를 플렉서블한 물질로 대체할 경우, 비표시영역의 OLB(Out Lead Bonding) 공정 시 스트레스 상승 등의 문제가 발생하였다. 이러한 문제 해결을 위해 패널 보호부재 형성 시 표시 영역과 비표시영역의 보호부재를 각각 다른 물질로 형성하는 공정이 고려되었으나, 제작 공차 등으로 인해 공정 효율이 떨어져 비용이 상승하는 문제가 발생하였다.

본 발명의 일 실시예에 따른 표시장치에서는 표시영역과 이외의 영역의 패널 보호부재를 서로 다른 물질 및 두께로 배치하여, 벤딩에 유리함과 동시에 단가 상승 방지, OLB(Out Lead Bonding) 압착에도 유리한 구조가 될 수 있다. 한편, 일 실시예의 표시장치 제조방법에서는 비표시영역의 OLB(Out Lead Bonding) 공정 단계나, 표시패널 상에 상부 구성을 형성하는 팹(FAB) 공정 등의 선행 공정 단계에서부터 표시영역과 비표시영역의 패널 보호부재를 다른 물질로 형성하는 것이 아니라, 선행 공정 단계에서는 동일한 물질과 동일한 두께를 가지는 보호부재를 표시패널의 하면에 형성하고 이후 공정에서 표시영역 하부의 패널 보호부재를 보다 플렉서블한 물질로 대체함으로써, 제작 공차 등으로 인해 공정 효율이 떨어지는 문제를 방지할 수 있다. 이에 따라, 공정 효율 저감 등의 문제들을 방지함과 동시에 최종적으로 제조된 표시장치에서는 표시 영역과 비표시영역의 보호부재를 각각 다른 물질 및 두께로 형성할 수 있다. 따라서, 일 실시예의 표시장치 제조방법을 통해, 표시영역의 패널 보호부재는 벤딩이 용이해지고 비표시영역의 패널 보호부재는 OLB(Out Lead Bonding) 공정 이후에도 변형이 발생하지 않는 표시장치를 제조할 수 있다.

이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.

DD: 표시장치 DP: 표시 패널
DM: 표시모듈 PM: 패널 보호부재
DM-P: 예비 표시모듈 SPM: 예비 보호부재
PPL1: 제1 보호층 PAL1: 제1 결합층
PPL2: 제2 보호층 PAL2: 제2 결합층

Claims (20)

1. 제1 영역, 표시영역을 포함하는 제2 영역, 및 상기 제1 영역과 상기 제2 영역 사이에 배치되고 소정의 곡률반경을 갖는 벤딩영역을 포함하는 표시패널;
   상기 제1 영역 하부에 배치되는 제1 결합층, 및 상기 제1 결합층 하부에 배치되는 제1 보호층을 포함하는 제1 보호부재; 및
   상기 제2 영역 하부에 배치되는 제2 보호부재를 포함하고,
   상기 제1 보호부재의 제1 두께는 상기 제2 보호부재의 제2 두께와 상이한 표시장치.
2. 제1 항에 있어서,
   상기 제1 두께는 상기 제2 두께보다 두꺼운 표시장치.
3. 제1 항에 있어서,
   상기 제2 보호부재에 포함된 물질은 상기 제1 보호부재에 포함된 물질과 상이한 표시장치.
4. 제1 항에 있어서,
   상기 제2 보호부재 하부에 배치되는 지지부재를 더 포함하는 표시장치.
5. 제1 항에 있어서,
   상기 표시패널의 상기 제1 영역에 배치되는 구동회로를 더 포함하는 표시장치.
6. 제1 항에 있어서,
   상기 제1 보호층은 폴리에틸렌 테레프탈레이트(PET: polyethylene terephthalate)를 포함하는 표시장치.
7. 제1 항에 있어서,
   상기 제1 결합층은 감압접착제(PSA, Pressure sensitive adhesive)를 포함하는 표시장치.
8. 제1 항에 있어서,
   상기 제2 보호부재는 상기 제2 영역 아래에 배치되는 제2 보호층을 포함하는 표시장치.
9. 제8 항에 있어서,
   상기 제2 보호층에 포함된 물질은 상기 제1 보호층에 포함된 물질과 상이한 표시장치.
10. 제8 항에 있어서,
    상기 제2 보호층의 모듈러스는 상기 제1 보호층의 모듈러스보다 낮은 표시장치.
11. 제1 항에 있어서,
    상기 제2 보호부재는 상기 제2 영역 하부에 배치되는 제2 결합층, 및 상기 제2 결합층 아래에 배치되는 제2 보호층을 포함하는 표시장치.
12. 제11 항에 있어서,
    상기 제2 결합층에 포함된 물질은 상기 제1 결합층에 포함된 물질과 상이한 표시장치.
13. 제11 항에 있어서,
    상기 제2 결합층은 감압접착제(PSA, Pressure sensitive adhesive)를 포함하는 표시장치.
14. 제1 영역, 표시영역을 포함하는 제2 영역, 및 상기 제1 영역과 상기 제2 영역 사이에 배치되고 소정의 곡률반경을 갖는 벤딩영역을 포함하는 표시패널, 상기 제1 영역의 제1 하면에 제1 결합층을 통해 부착되는 제1 보호층, 및 상기 제2 영역의 제2 하면에 예비 결합층을 통해 부착되는 예비 보호층을 포함하는 예비 표시모듈을 준비하는 단계;
    상기 예비 결합층에 광을 조사하여 상기 제2 하면으로부터 상기 예비 보호층을 제거하는 단계; 및
    상기 제2 영역 하부에 제2 보호층을 형성하는 단계를 포함하고,
    상기 예비 보호층에 포함된 제1 물질은 상기 제2 보호층에 포함된 제2 물질과 상이한 표시장치의 제조방법.
15. 제14 항에 있어서,
    상기 제2 물질은 상기 제1 보호층에 포함된 제3 물질과 상이한 표시장치의 제조방법.
16. 제14 항에 있어서,
    상기 광은 자외선 광인 표시장치의 제조방법.
17. 제14 항에 있어서,
    상기 예비 표시모듈을 준비하는 단계에서, 상기 예비 결합층이 상기 제2 하면에 대하여 가지는 점착력은 300gf/inch 이상 1000gf/inch 이하인 표시장치의 제조방법.
18. 제14 항에 있어서,
    상기 제2 하면으로부터 상기 예비 보호층을 제거하는 단계에서, 상기 예비 결합층이 상기 제2 하면에 대하여 가지는 점착력은 1 gf/inch이상 20 gf/inch이하인 표시장치의 제조방법.
19. 제14 항에 있어서,
    상기 제2 영역 하부에 상기 제2 보호층을 형성하는 단계는 상기 제2 하면에 제2 결합층을 통해 상기 제2 보호층을 부착하는 단계를 포함하는 표시장치의 제조방법.
20. 제19 항에 있어서,
    상기 제2 결합층에 포함된 물질은 상기 예비 결합층에 포함된 물질과 상이한 표시장치의 제조방법.
    

Images