CN118019407A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN118019407A
CN118019407A CN202311470151.9A CN202311470151A CN118019407A CN 118019407 A CN118019407 A CN 118019407A CN 202311470151 A CN202311470151 A CN 202311470151A CN 118019407 A CN118019407 A CN 118019407A
Authority
CN
China
Prior art keywords
region
transistor
partial
light emitting
pixel circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311470151.9A
Other languages
English (en)
Inventor
崔钟炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN118019407A publication Critical patent/CN118019407A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1615—Constructional details or arrangements for portable computers with several enclosures having relative motions, each enclosure supporting at least one I/O or computing function
    • G06F1/1616—Constructional details or arrangements for portable computers with several enclosures having relative motions, each enclosure supporting at least one I/O or computing function with folding flat displays, e.g. laptop computers or notebooks having a clamshell configuration, with body parts pivoting to an open position around an axis parallel to the plane they define in closed position
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/0206—Portable telephones comprising a plurality of mechanically joined movable body parts, e.g. hinged housings
    • H04M1/0208—Portable telephones comprising a plurality of mechanically joined movable body parts, e.g. hinged housings characterized by the relative motions of the body parts
    • H04M1/0214—Foldable telephones, i.e. with body parts pivoting to an open position around an axis parallel to the plane they define in closed position
    • H04M1/0216—Foldable in one direction, i.e. using a one degree of freedom hinge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示装置包括：支撑板，包括根据操作模式的切换而改变的第一区域和第二区域，以及显示面板，包括分别与第一区域和第二区域重叠的第一显示区域和第二显示区域。第二显示区域包括：第一部分区域，包括第一组的像素电路、第二组的像素电路和电连接到第一组的像素电路或第二组的像素电路的第一发光器件；以及第二部分区域，各自包括电连接到第一组的像素电路或第二组的像素电路的第二发光器件。第二组的像素电路包括第一部分电路和第二部分电路，其中第二部分区域当中的对应的第二部分区域位于第一部分电路与第二部分电路之间。

Description

显示装置
相关申请的交叉引用
本申请要求于2022年11月8日在韩国知识产权局提交的韩国专利申请第10-2022-0147834号的优先权和权益，其全部内容通过引用并入本文。
技术领域
在本文中描述的实施例涉及显示装置，并且涉及其中一个像素电路可以包括彼此间隔开的部分电路的显示装置。
背景技术
诸如智能电话、平板计算机、笔记本计算机、汽车导航系统和智能电视的电子装置正在被开发。电子装置包括用于提供信息的显示装置。
正在开发各种类型的显示装置以满足用户的用户体验(UX)/用户界面(UI)。在显示装置当中，柔性显示装置正在被积极开发。
将理解，此背景技术部分意在部分地提供用于理解该技术的有用背景。然而，此背景技术部分也可能包括不构成在本文中公开的主题的对应有效申请日之前相关领域的技术人员已经知晓或理解的部分的想法、构思或认识。
发明内容
实施例提供一种具有改进的抗冲击特性的显示装置。
根据实施例，显示装置可以包括：支撑板，可以包括第一区域和第二区域；以及显示面板，可以包括与第一区域重叠的第一显示区域以及与第二区域重叠的第二显示区域，第二区域包括开口以及与开口邻近的支撑区域，第二区域的形状随着操作模式切换而改变。第二显示区域可以包括：第一部分区域，可以包括第一组的像素电路、第二组的像素电路和电连接到第一组的像素电路或第二组的像素电路的第一发光器件，并且在平面图中与支撑区域重叠；以及第二部分区域，各自可以包括电连接到第一组的像素电路或第二组的像素电路的第二发光器件，并且在平面图中分别与开口重叠。第二组的像素电路可以包括第一部分电路和第二部分电路，并且第二部分区域当中的对应的第二部分区域布置在第一部分电路与第二部分电路之间。
第一区域可以提供基本平坦的支撑表面。
第一发光器件的分辨率可以与第二发光器件的分辨率基本相同。
第一显示区域可以包括第三发光器件，并且第一显示区域中的发光器件的分辨率可以与第二显示区域中的发光器件的分辨率基本相同。
第一显示区域中的发光器件的分辨率和第二显示区域中的发光器件的分辨率可以小于第一部分区域中的像素电路的分辨率。
第一显示区域可以包括第三发光器件和电连接到第三发光器件的第三组的像素电路，并且第一显示区域中的像素电路的分辨率可以小于第二显示区域的第一部分区域中的像素电路的分辨率。
第一区域可以包括多个第一区域，并且第二区域可以布置在多个第一区域当中的彼此邻近的两个第一区域之间。
第二组的像素电路可以包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管以及电容器，并且接触孔可以限定在显示面板中，以与第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管相对应。
第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管中的至少一些晶体管以及接触孔中的至少一些接触孔可以布置在第一部分电路中，并且第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管中的其余晶体管以及接触孔中的其余接触孔可以布置在第二部分电路中。
与接触孔中的其余接触孔的位置相对应的第一虚设接触孔可以限定在与第一部分电路邻近的第二部分区域中。
与接触孔中的一些接触孔的位置相对应的第二虚设接触孔可以限定在与第二部分电路邻近的第二部分区域中。
支撑区域可以基本呈格子形状。
第二组的像素电路可以包括多个像素电路，并且多个像素电路可以包括：第2-1像素电路，电连接到第一发光器件和第二发光器件当中的对应的发光器件；和第2-2像素电路，电连接到第一发光器件和第二发光器件当中的对应的发光器件。
第一部分电路和第二部分电路可以利用布置在第一部分电路与第二部分电路之间的对应的第二部分区域而在第一方向上彼此间隔开，并且第2-1像素电路和第2-2像素电路可以关于第一方向基本对称。
像素电路可以不布置在第二部分区域中。
第二区域可以在第一模式下展开并且可以在第二模式下折叠或卷曲。
显示面板可以进一步包括将第一部分电路与第二部分电路电连接的连接线，并且在平面图中，连接线的至少一些可以与开口当中的对应的开口重叠。
显示面板可以进一步包括将扫描信号供给到第一组的像素电路和第二组的像素电路的扫描线，并且扫描线在平面图中可以与支撑区域重叠。
根据实施例的显示装置可以进一步包括：数据线，在平面图中与扫描线交叉，并且将数据信号供给到第一组的像素电路和第二组的像素电路，并且，数据线的一部分在平面图中可以与开口当中的对应的开口重叠。
根据实施例，显示装置可以包括：显示面板，可以包括第一区域和第二区域。第一区域的形状是固定的，第二区域的形状随着操作模式切换而改变。第二区域可以包括：第一部分区域，可以包括第一组的像素电路、第二组的像素电路和电连接到第一组的像素电路或第二组的像素电路的第一发光器件；以及第二部分区域，可以包括电连接到第一组的像素电路和第二组的像素电路的第二发光器件。第二组的像素电路可以包括布置在第一部分区域的区域和相对区域中的、彼此邻近的第一部分电路和第二部分电路，第二部分区域布置在第一部分电路与第二部分电路之间，并且第一部分电路和第二部分电路可以通过与第二部分区域交叉的连接线电连接。
附图说明
通过参照附图详细描述本公开的实施例，本公开的上述及其他目的和特征将变得显而易见。
图1是根据实施例的展开的电子装置的示意性透视图。
图2和图3是根据实施例的折叠的电子装置的示意性透视图。
图4是根据实施例的电子装置的分解示意性透视图。
图5是根据实施例的显示面板的示意性平面图。
图6是根据实施例的显示模块的示意性截面图。
图7是根据实施例的显示装置的示意性截面图。
图8是根据实施例的支撑板的示意性透视图。
图9是图8中图示的支撑板的区域CC的放大示意性平面图。
图10是对应于图9的线I-I’的示意性截面图。
图11是根据实施例的像素的等效电路的示意图。
图12是图示根据实施例的驱动像素的方法的时序图。
图13是根据实施例的第一显示区域的放大示意性平面图。
图14是根据实施例的第二显示区域的放大示意性平面图。
图15是根据实施例的第一显示区域的示意性截面图。
图16是根据实施例的第一部分区域和第二部分区域的示意性截面图。
图17是图示图14的第二单元像素电路的配置的示意性平面图。
图18是图17的第2-1像素电路的等效电路的示意图。
图19是图示根据实施例的第二单元像素电路的配置的示意性平面图。
图20是图19的第2-1像素电路的等效电路的示意图。
图21是根据实施例的第一部分区域和第二部分区域的放大示意性平面图。
图22是图示根据实施例的虚设区域的示意性平面图。
具体实施方式
现在将在下文中参照其中示出实施例的附图来更充分地描述本公开。然而，本公开可以以不同的形式来体现，而不应被解释为限于本文阐述的实施例。相反，这些实施例被提供，使得本公开将是全面和完整的，并且将向本领域技术人员充分传达本公开的范围。
在说明书中，第一部件(或区域、层、零件、部分等)“在”第二部件“上”、“与”第二部件“连接”或“结合到”第二部件的表述是指第一部件直接在第二部件上、与第二部件直接连接或直接结合到第二部件，或者是指第三部件或者其他部件可以布置在其间。
相同的附图标记指代相同的部件。此外，在附图中，为了技术内容的描述的有效性，夸大了部件的厚度、比例和尺寸。
在说明书和权利要求书中，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以理解为表示“A、B或者A和B”。术语“和”与“或”可以以结合或分离的意义来使用，并且可以理解为等同于“和/或”。
尽管术语“第一”、“第二”等可用于描述各种部件，但部件不应被解释为受这些术语限制。这些术语仅用于将一个部件与另一部件区分开。例如，在不脱离本公开的范围和精神的情况下，第一部件可以被称为“第二部件”，并且类似地，第二部件可以被称为“第一部件”。
如本文中所使用的，单数形式“一”和“该(所述)”也旨在包括复数形式，除非上下文另有明确指示。
此外，术语“下方”、“下”、“上”、“上方”等用于描述附图中图示的部件的相关性。术语是相对的并且参照附图中指示的方向进行描述，但不限于此。
将进一步理解，当在本说明书中使用时，术语“包括”、“包含”和“具有”及其变体指明所陈述的特征、整体、步骤、操作、元件、部件和/或其组的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组的存在或添加。
考虑到所讨论的测量以及与特定量的测量值相关联的误差(即，测量系统的限制)，本文所用的术语“大约”或“近似”包括陈述的值，并且意味着在由本领域普通技术人员确定的该特定值的可接受的偏差范围内。例如，“大约”可能意味着在一个或多个标准偏差内，或者在陈述的值的±30％、±20％、±10％、±5％内。
术语“和/或”包括关联的配置可以限定的一个或多个的所有组合。例如，“A和/或B”可以被理解为是指“A、B或者A和B”。
出于本公开的目的，短语“A和B中的至少一个”可以被解释为仅A、仅B或者A和B的任意组合。此外，“X、Y和Z中的至少一个”和“选自由X、Y和Z组成的组中的至少一个”可以被解释为仅X、仅Y、仅Z或者X、Y和Z中的两个或更多个的任何组合。术语“重叠”或“重叠的”是指第一对象可以在第二对象的上方或下方或一侧，并且反之亦然。附加地，术语“重叠”可以包括层叠、堆叠、面向或面对、在……之上延伸、覆盖或部分覆盖或者本领域普通技术人员所了解和理解的任何其他合适的术语。表述“不重叠”可以包括诸如“与……分开”或“设置在……旁边”或“从……偏移”的含义以及本领域普通技术人员将了解和理解的任何其他合适的等同含义。术语“面向”和“面对”可以是指第一对象可以直接或间接地与第二对象相对。在第三对象介于第一对象与第二对象之间的情况下，第一对象和第二对象可以被理解为彼此间接地相对，不过仍然彼此面对。除非本文中另有限定或暗示，否则在本说明书中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的含义相同的含义。术语(诸如常用词典中限定的术语)应被解释为具有与相关技术的上下文中的含义一致的含义，并且不应以理想化或过于正式的含义来解释，除非本文中明确地限定。
在下文中，将参照附图描述实施例。
图1是根据实施例的展开的电子装置ED的示意性透视图。图2和图3是根据实施例的折叠的电子装置ED的示意性透视图。
图1至图3是根据实施例的电子装置ED的示意性透视图。图1示出展开状态，并且图2和图3示出折叠状态。
参照图1至图3，根据本公开的实施例的电子装置ED可以包括由第一方向DR1以及与第一方向DR1交叉的第二方向DR2限定的显示表面DS。电子装置ED可以通过显示表面DS将图像IM提供给用户。
显示表面DS可以包括显示区域DA和在显示区域DA周围的非显示区域NDA。显示区域DA可以显示图像IM，并且非显示区域NDA可以不显示图像IM。非显示区域NDA可以围绕显示区域DA或可以与显示区域DA邻近。然而，本公开不限于此。例如，可以修改显示区域DA的形状和非显示区域NDA的形状。
下面，与由第一方向DR1和第二方向DR2限定的平面基本垂直的方向被定义为第三方向DR3。第三方向DR3可以用作对每个构件的前表面和后表面进行划分的基准。在本说明书中，表述“当从平面上方观看时”可以是指“当在第三方向DR3上观看时”。下面，第一至第三方向DR1、DR2和DR3在第一至第三方向DR1、DR2和DR3中的各个方向所指示的方向上参考相同的附图标记。
电子装置ED可以包括折叠区域FA和非折叠区域NFA1和NFA2。非折叠区域NFA1和NFA2可以包括第一非折叠区域NFA1和第二非折叠区域NFA2。在第二方向DR2上，折叠区域FA可以布置在第一非折叠区域NFA1与第二非折叠区域NFA2之间。
第一模式的电子装置ED可以被定义为处于展开状态，并且第二模式的电子装置ED可以被定义为处于折叠状态。当电子装置ED从第一模式改变成第二模式时，折叠区域FA的形状可以改变，但非折叠区域NFA1和NFA2的形状可以不改变。
如图2中所图示的，折叠区域FA可以绕平行于第一方向DR1的折叠轴FX折叠。折叠区域FA具有给定曲率和曲率半径R1。第一非折叠区域NFA1和第二非折叠区域NFA2可以彼此面对；电子装置ED可以向内折叠，使得显示表面DS不暴露于外部。
在实施例中，电子装置ED可以向外折叠，使得显示表面DS暴露于外部。在实施例中，电子装置ED可以被配置成使得从展开操作到向内折叠或向外折叠操作的切换以及从向内折叠或向外折叠操作到展开操作的切换被重复，但本公开不限于此。在实施例中，电子装置ED可以被配置成选择展开操作、向内折叠操作和向外折叠操作中的一种。
如图2中所图示的，第一非折叠区域NFA1与第二非折叠区域NFA2之间的距离可以基本等于曲率半径R1的两倍；然而，如图3中所图示的，第一非折叠区域NFA1与第二非折叠区域NFA2之间的距离可以小于曲率半径R1的两倍。图2和图3是基于显示表面DS图示的，并且形成电子装置ED的外部的壳体HM(参照图4)可以接触第一非折叠区域NFA1和第二非折叠区域NFA2的端部区域。
图4是根据实施例的电子装置ED的分解示意性透视图。
如图4中所图示的，电子装置ED可以包括显示装置DD、电子模块EM、电源模块PSM和壳体HM。尽管没有单独图示，但电子装置ED可以进一步包括用于控制显示装置DD的折叠操作的机械结构。
显示装置DD生成图像并感测外部输入。显示装置DD可以包括窗口WM和显示模块DM。窗口WM提供电子装置ED的前表面。
显示模块DM可以至少包括显示面板DP。图4中仅图示显示模块DM的堆叠结构的显示面板DP，但显示模块DM实质上可以进一步包括布置在显示面板DP的上侧的部件。稍后将详细描述显示模块DM的堆叠结构。
显示面板DP可以不受特别限制；例如，显示面板DP可以是诸如有机发光显示面板或无机发光显示面板的发光显示面板。
显示面板DP可以包括分别与电子装置ED的显示区域DA(参照图1)和非显示区域NDA(参照图1)相对应的显示区域DP-DA和非显示区域DP-NDA。在本说明书中，表述“区域/部分与另一区域/部分相对应”是指区域/部分与另一区域/部分重叠，而不是指这些区域/部分具有相同的面积。
如图4中所图示的，驱动器芯片DIC可以布置在显示面板DP的非显示区域DP-NDA上。柔性电路板FCB可以结合或连接到显示面板DP的非显示区域DP-NDA。柔性电路板FCB可以与主电路板连接。主电路板可以是构成电子模块EM的一个电子部件。
驱动器芯片DIC可以包括用于驱动显示面板DP的像素的驱动元件(例如，数据驱动电路)。在图4中图示驱动器芯片DIC安装在显示面板DP上的结构，但本公开不限于此。例如，驱动器芯片DIC可以安装在柔性电路板FCB上。
电子模块EM可以包括控制模块、无线通信模块、图像输入模块、声音输入模块、声音输出模块、存储器、外部接口等。电子模块EM可以包括主电路板，并且这些模块可以安装在主电路板上或者可以通过柔性电路板与主电路板电连接。电子模块EM与电源模块PSM电连接。
参照图4，电子模块EM可以布置在第一壳体HM1和第二壳体HM2中的每一个中，并且电源模块PSM可以布置在第一壳体HM1和第二壳体HM2中的每一个中。尽管未图示，但布置在第一壳体HM1中的电子模块EM和布置在第二壳体HM2中的电子模块EM可以通过柔性电路板电连接。
尽管没有单独图示，但电子装置ED可以进一步包括电光模块。电光模块可以是输出或接收光信号的电子部件。电光模块可以包括相机模块和/或接近传感器。相机模块可以通过显示面板DP的部分区域拍摄外部图像。
图4中所图示的壳体HM结合或连接到显示装置DD(例如，窗口WM)以容纳其他模块。图示了壳体HM可以包括彼此分离的第一壳体HM1和第二壳体HM2的示例，但本公开不限于此。尽管未图示，但电子装置ED可以进一步包括用于连接第一壳体HM1和第二壳体HM2的铰链结构。
图5是根据实施例的显示面板DP的示意性平面图。
参照图5，显示面板DP可以包括显示区域DP-DA和在显示区域DP-DA周围的非显示区域DP-NDA。像素PX布置在显示区域DP-DA中。扫描驱动器SDV、数据驱动器和发射驱动器EDV可以布置在非显示区域DP-NDA中。数据驱动器可以是在图4中所图示的驱动器芯片DIC中实现的电路的一部分。
显示面板DP可以包括在第二方向DR2上彼此划分的第一区域AA1、第二区域AA2和弯曲区域BA。第二区域AA2和弯曲区域BA可以是非显示区域DP-NDA的一部分。弯曲区域BA布置在第一区域AA1与第二区域AA2之间。
第一区域AA1是与图1的显示表面DS相对应的区域。第一区域AA1可以包括第一非折叠区域NFA10、第二非折叠区域NFA20和折叠区域FA0。第一非折叠区域NFA10、第二非折叠区域NFA20和折叠区域FA0可以分别与图3的第一非折叠区域NFA1、第二非折叠区域NFA2和折叠区域FA相对应。
显示区域DP-DA可以包括与第一非折叠区域NFA10和第二非折叠区域NFA20相对应的两个第一显示区域DA1以及与折叠区域FA0相对应的第二显示区域DA2。
弯曲区域BA和第二区域AA2的在第一方向DR1上的长度可以小于第一区域AA1的在第一方向DR1上的长度。其中弯曲轴方向上的长度是短的区域可以更容易被弯曲。
显示面板DP可以包括像素PX、扫描线SL1至SLm、数据线DL1至DLn、发射线EL1至ELm、第一控制线CSL1、第二控制线CSL2、电源线PL和焊盘PD。在本文中，m和n是大于0的自然数。像素PX可以与扫描线SL1至SLm、数据线DL1至DLn以及发射线EL1至ELm连接。
扫描线SL1至SLm可以在第一方向DR1上延伸并且可以与扫描驱动器SDV连接。数据线DL1至DLn可以在第二方向DR2上延伸并且可以通过弯曲区域BA与驱动器芯片DIC连接。发射线EL1至ELm可以在第一方向DR1上延伸并且可以与发射驱动器EDV连接。
电源线PL可以包括在第二方向DR2上延伸的部分和在第一方向DR1上延伸的部分。在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分可以布置在不同层。电源线PL的在第二方向DR2上延伸的部分可以通过弯曲区域BA延伸到第二区域AA2。电源线PL可以将第一电压提供到像素PX。
第一控制线CSL1可以与扫描驱动器SDV连接，并且可以通过弯曲区域BA延伸到第二区域AA2的下端。第二控制线CSL2可以与发射驱动器EDV连接，并且可以通过弯曲区域BA延伸到第二区域AA2的下端。
在平面图中，焊盘PD可以布置成与第二区域AA2的下端邻近。驱动器芯片DIC、电源线PL、第一控制线CSL1和第二控制线CSL2可以与焊盘PD连接。柔性电路板FCB可以通过各向异性导电粘合层与焊盘PD电连接。
图6是根据实施例的显示模块DM的示意性截面图。
参照图6，显示模块DM可以包括显示面板DP、输入传感器ISP和抗反射层ARL。显示面板DP可以包括基底层110、电路层120、发光器件层130和封装层140。
基底层110可以提供电路层120布置在其上的基底表面。基底层110可以是允许弯曲、折叠或卷曲的柔性基板。基底层110可以是玻璃基板、金属基板、聚合物基板等。然而，实施例不限于此。例如，基底层110可以是无机层、有机层或复合材料层。
基底层110可以具有多层结构。例如，基底层110可以包括第一合成树脂层、多层结构或单层结构的无机层以及布置在多层结构或单层结构的无机层上的第二合成树脂层。第一合成树脂层和第二合成树脂层中的每一个可以包括聚酰亚胺类树脂，但本公开不限于此。
电路层120可以布置在基底层110上。电路层120可以包括绝缘层、半导体图案、导电图案、信号线等。
发光器件层130可以布置在电路层120上。发光器件层130可以包括发光器件。例如，发光器件可以包括有机发光材料、无机发光材料、有机-无机发光材料、量子点、量子棒、微米LED或纳米LED。
封装层140可以布置在发光器件层130上。封装层140可以保护发光器件层130免受诸如湿气、氧和灰尘颗粒的异物的影响。封装层140可以包括至少一个无机层。封装层140可以包括其中无机层、有机层和无机层可以彼此顺序地堆叠的结构。
输入传感器ISP可以布置或者可以直接布置在显示面板DP上。输入传感器ISP可以以电容方式感测用户的输入。显示面板DP和输入传感器ISP可以通过连续的工艺形成。在本文中，表述“直接布置”可以是指第三部件不布置在输入传感器ISP与显示面板DP之间。也就是说，单独的粘合层可以不布置在输入传感器ISP与显示面板DP之间。
抗反射层ARL可以布置或者可以直接布置在输入传感器ISP上。抗反射层ARL可以减少从显示装置DD(参照图4)的外部入射的外部光的反射率。抗反射层ARL可以包括滤色器。滤色器可以具有给定的排列。例如，可以考虑从包括在显示面板DP中的像素发射的光的颜色来排列或布置滤色器。此外，抗反射层ARL可以进一步包括与滤色器邻近的黑矩阵。
在实施例中，输入传感器ISP和抗反射层ARL的位置可以互换。在示例中，抗反射层ARL可以主要是偏振膜。偏振膜可以通过粘合层结合或连接到输入传感器ISP。
图7是根据实施例的显示装置DD的示意性截面图，图8是根据实施例的支撑板PLT的示意性透视图，图9是图8中所图示的支撑板PLT的区域CC的放大示意性平面图，并且图10是对应于图9的线I-I’的示意性截面图。
图7示出显示模块DM未折叠的展开状态。在图7中，显示模块DM基于图5的显示面板DP被划分成各区域。
参照图7，显示装置DD可以包括窗口WM、上构件UM、显示模块DM和下构件LM。上构件UM被统称为布置在窗口WM与显示模块DM之间的配置，并且下构件LM被统称为布置在显示模块DM的下侧的配置。
窗口WM可以包括超薄玻璃基板UTG、布置在超薄玻璃基板UTG上的窗口保护层PF以及布置在窗口保护层PF的下表面上的边框图案BP。在实施例中，窗口保护层PF可以包括合成树脂膜。窗口WM可以进一步包括将窗口保护层PF和超薄玻璃基板UTG结合或连接在一起的粘合层AL1(在下文中被称为“第一粘合层”)。
边框图案BP与图1中所图示的非显示区域NDA重叠。边框图案BP可以布置在超薄玻璃基板UTG的表面上或者布置在窗口保护层PF的表面上。在图7中图示了边框图案BP布置在窗口保护层PF的下表面上的示例。然而，本公开不限于此。例如，边框图案BP可以布置在窗口保护层PF的上表面上。可以例如以涂覆方式形成为有色遮光膜的边框图案BP。边框图案BP可以包括基底材料以及与基底材料混合的染料或颜料。
超薄玻璃基板UTG的厚度可以在大约15μm至大约45μm的范围中。超薄玻璃基板UTG可以是化学强化玻璃。即使重复折叠操作和展开操作，超薄玻璃基板UTG也可以最小化褶皱的发生。
窗口保护层PF的厚度可以在大约50μm至大约80μm的范围中。窗口保护层PF的合成树脂膜可以包括聚酰亚胺、聚碳酸酯、聚酰胺、三乙酰纤维素、聚甲基丙烯酸甲酯或聚对苯二甲酸乙二醇酯。尽管没有单独图示，但硬涂层、防指纹层和抗反射层中的至少一个可以布置在窗口保护层PF的上表面上。
第一粘合层AL1可以是压敏粘合膜(PSA)或光学透明粘合剂(OCA)。下面要描述的粘合层也可以与第一粘合层AL1包括相同的粘合剂。
第一粘合层AL1可以与超薄玻璃基板UTG分离(或从超薄玻璃基板UTG去除)。因为窗口保护层PF的强度与超薄玻璃基板UTG相比是低的，所以窗口保护层PF上可能相对容易发生划痕。在将第一粘合层AL1与窗口保护层PF分离之后，新的窗口保护层PF可以附接到超薄玻璃基板UTG。
上构件UM可以包括上膜DDL。上膜DDL可以包括合成树脂膜。合成树脂膜可以包括聚酰亚胺、聚碳酸酯、聚酰胺、三乙酰纤维素、聚甲基丙烯酸甲酯或聚对苯二甲酸乙二醇酯。
上膜DDL可以吸收施加到显示装置DD的前表面的外部冲击。参照图6描述的显示模块DM可以包括代替偏振膜的抗反射层ARL；并且在这种情况下，显示装置DD的前表面的冲击强度可能减小。上膜DDL可以补偿由于应用抗反射层ARL而减小的冲击强度。在实施例中，可以省略上膜DDL。上构件UM可以包括将上膜DDL和窗口WM结合或连接在一起的第二粘合层AL2以及将上膜DDL和显示模块DM结合或连接在一起的第三粘合层AL3。
下构件LM可以包括面板保护层PPL、阻挡层BRL、支撑板PLT、覆盖层SCV、数字转换器DTM以及第四粘合层AL4至第八粘合层AL8。在实施例中，可以省略上述部件中的一些。例如，可以省略阻挡层BRL、覆盖层SCV或数字转换器DTM以及与其相关的粘合层。
面板保护层PPL可以布置在显示模块DM的下侧。面板保护层PPL可以保护显示模块DM的下部。面板保护层PPL可以包括柔性合成树脂膜。例如，面板保护层PPL可以包括聚对苯二甲酸乙二醇酯。
在实施例中，面板保护层PPL可以不布置在弯曲区域BA中。面板保护层PPL可以包括用于保护显示面板DP(参照图5)的第一区域AA1的第一面板保护层PPL-1和用于保护显示面板DP的第二区域AA2的第二面板保护层PPL-2。第一区域AA1可以提供平坦的支撑表面。
第四粘合层AL4将面板保护层PPL和显示面板DP结合或连接在一起。第四粘合层AL4可以包括与第一面板保护层PPL-1相对应的第一部分AL4-1以及与第二面板保护层PPL-2相对应的第二部分AL4-2。
尽管未图示，但在弯曲区域BA弯曲的情况下，第二面板保护层PPL-2可以与第二区域AA2一起布置在第一区域AA1和第一面板保护层PPL-1的下侧。因为面板保护层PPL不布置在弯曲区域BA中，所以弯曲区域BA可以更容易地弯曲。
如图7中所图示的，第五粘合层AL5将面板保护层PPL和阻挡层BRL结合或连接在一起。阻挡层BRL可以布置在面板保护层PPL的下侧。阻挡层BRL可以增加对由外部压力引起的压缩力的抵抗力。相应地，阻挡层BRL可以用于防止显示面板DP的变形。阻挡层BRL可以包括诸如聚酰亚胺或聚对苯二甲酸乙二醇酯的柔性塑料材料。此外，阻挡层BRL可以是透光率低的有色膜。阻挡层BRL可以吸收从外部入射的光。例如，阻挡层BRL可以是黑色合成树脂膜。当从窗口保护层PF的上侧观看显示装置DD时，布置在阻挡层BRL的下侧的部件在视觉上可以不被用户感知到。
第六粘合层AL6将阻挡层BRL和支撑板PLT结合或连接在一起。第六粘合层AL6可以包括彼此间隔开的第一部分AL6-1和第二部分AL6-2。第一部分AL6-1和第二部分AL6-2的分离距离D6(或间隔)对应于折叠区域FA0的宽度并且大于稍后要描述的间隙GP。
支撑板PLT布置在阻挡层BRL的下侧。支撑板PLT支撑布置在支撑层的上侧的部件，并且维持显示装置DD的展开状态和折叠状态。支撑板PLT的强度大于阻挡层BRL的强度。
支撑板PLT可以包括具有高强度的金属材料。支撑板PLT可以包括具有大约60GPa或更大的弹性模量的材料。支撑板PLT可以包括诸如不锈钢的金属材料。
支撑板PLT可以包括增强纤维复合材料。支撑板PLT可以包括布置在基体部分内部的增强纤维。增强纤维可以是碳纤维或玻璃纤维。基体部分可以包括聚合物树脂。基体部分可以包括热塑性树脂。例如，基体部分可以包括聚酰胺类树脂或聚丙烯类树脂。例如，增强纤维复合材料可以是碳纤维增强塑料(CFRP)或玻璃纤维增强塑料(GFRP)。
参照图7至图10，支撑板PLT至少可以包括与第一非折叠区域NFA10相对应的第一支撑板PLT-1以及与第二非折叠区域NFA20相对应的第二支撑板PLT-2。支撑板PLT可以进一步包括与折叠区域FA0相对应并布置在第一支撑板PLT-1与第二支撑板PLT-2之间并且其中限定有开口OP的折叠部分PLT-F。第一支撑板PLT-1、第二支撑板PLT-2和折叠部分PLT-F可以具有一体形状。
如参照图1至图3所描述的，随着电子装置ED从第一模式切换到第二模式，折叠部分PLT-F的形状改变，但第一支撑板PLT-1和第二支撑板PLT-2的形状不改变。无论操作模式如何，第一支撑板PLT-1和第二支撑板PLT-2中的每一个提供平坦的支撑表面。第一支撑板PLT-1和第二支撑板PLT-2可以被定义为即使电子装置ED的操作模式切换、形状也不改变的第一区域，并且折叠部分PLT-F可以被定义为在电子装置ED的操作模式切换的情况下形状改变的第二区域。
如图9中所图示的，开口OP可以排列或布置成使得折叠区域FA0在平面图中具有格子形状。通过开口OP提高了折叠部分PLT-F的柔性。在图2和图3中所图示的折叠操作中，折叠部分PLT-F可以防止异物渗透到阻挡层BRL的从第一支撑板PLT-1和第二支撑板PLT-2打开的中心区域中。通过开口OP提高了折叠部分PLT-F的柔性。
如图9中所图示的，开口OP被限定在折叠部分PLT-F中。除开口OP之外的其余区域被定义为支撑区域。支撑区域可以包括第一延伸部分F-C和第二延伸部分F-L。支撑区域可以具有格子形状。第一延伸部分F-C中的每一个在第一方向DR1上延伸，并且第一延伸部分F-C在第二方向DR2上排列或布置。第二延伸部分F-L中的每一个在第二方向DR2上延伸并且布置在第一延伸部分F-C之间。第一延伸部分F-C可以定位或布置成使得开口OP沿着第二方向DR2以之字形布置。
如图10中所图示的，开口OP中的每一个可以具有均匀的宽度。开口OP中的每一个的宽度可以具有给定值而在第三方向DR3上不改变。
参照图7，覆盖层SCV和数字转换器DTM布置在支撑板PLT的下侧。覆盖层SCV布置成与折叠区域FA0重叠。数字转换器DTM可以包括分别与第一支撑板PLT-1和第二支撑板PLT-2重叠的第一数字转换器DTM-1和第二数字转换器DTM-2。第一数字转换器DTM-1和第二数字转换器DTM-2中的每一个的一部分可以布置在覆盖层SCV的下侧。
第七粘合层AL7将支撑板PLT和数字转换器DTM结合或连接在一起，并且第八粘合层AL8将覆盖层SCV和支撑板PLT结合或连接在一起。第七粘合层AL7可以包括将第一支撑板PLT-1和第一数字转换器DTM-1结合或连接在一起的第一部分AL7-1以及将第二支撑板PLT-2和第二数字转换器DTM-2结合或连接在一起的第二部分AL7-2。
覆盖层SCV可以在第二方向DR2上布置在第一部分AL7-1与第二部分AL7-2之间。覆盖层SCV在展开状态下可以与数字转换器DTM间隔开，以防止对数字转换器DTM的干扰。覆盖层SCV和第八粘合层AL8的厚度之和可以小于第七粘合层AL7的厚度。
覆盖层SCV可以覆盖折叠部分PLT-F的开口OP。覆盖层SCV可以具有比支撑板PLT的弹性系数低的弹性系数。例如，覆盖层SCV可以包括热塑性聚氨酯、橡胶或硅树脂，但本公开不限于此。
被称为EMR感测面板的数字转换器DTM可以包括与电子笔生成给定谐振频率的磁场的环形线圈。在环形线圈处形成的磁场被施加到由电子笔的电感器(或线圈)和电容器组成的LC谐振电路。线圈基于接收到的磁场生成电流并将生成的电流传送到电容器。因此，电容器对来自线圈的电流充电并将充电的电流放电到线圈。因此，从线圈输出谐振频率的磁场。从电子笔输出的磁场可以再次被数字转换器DTM的环形线圈吸收，并且因此，可以确定电子笔是否接近触摸屏的任何位置。
第一数字转换器DTM-1和第二数字转换器DTM-2布置成彼此间隔开给定间隙GP。间隙GP可以是0.3mm至3mm，并且可以布置成与折叠区域FA0相对应。
图11是根据实施例的像素PXij的等效电路的示意图，并且图12是图示根据实施例的驱动像素PXij的方法的时序图。
作为示例，在图11中图示了与第一组中的第i扫描线SLi连接并与第j数据线DLj连接的像素PXij。像素PXij可以包括像素驱动电路(在下文中，被称为像素电路)PC和发光器件LD。
在实施例中，像素电路PC可以包括第一晶体管T1至第七晶体管T7以及电容器Cst。在实施例中，将在第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7是P型晶体管并且第三晶体管T3和第四晶体管T4是N型晶体管的条件下给出描述。然而，本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的每一个可以利用P型晶体管和N型晶体管中的一种来实现。N型晶体管的输入区(或输入电极)被描述为漏极(或漏区)，P型晶体管的输入区被描述为源极(或源区)，N型晶体管的输出区(或输出电极)被描述为源极(或源区)，并且P型晶体管的输出区被描述为漏极(或漏区)。此外，在实施例中，可以省略第一晶体管T1至第七晶体管T7中的至少一个。
在实施例中，第一晶体管T1可以是驱动晶体管，并且第二晶体管T2可以是开关晶体管。电容器Cst电连接在接收第一电源电压ELVDD的电源线PL与参考节点RN之间。电容器Cst可以包括与参考节点RN电连接的第一电极CE10以及与电源线PL电连接的第二电极CE20。
发光器件LD电连接在第一晶体管T1与信号线SL之间。信号线SL可以将第二电源电压ELVSS或驱动信号TDS提供到发光器件LD的阴极。第二电源电压ELVSS的电平可以低于第一电源电压ELVDD的电平。
第一晶体管T1电连接在电源线PL与发光器件LD的阳极之间。第一晶体管T1的源极S1与电源线PL电连接。在本说明书中，表述“晶体管电连接到信号线或晶体管电连接到晶体管”可以是指晶体管的源极、漏极或栅极与信号线一体地形成或者通过连接电极与信号线连接。任何其他晶体管可以布置在第一晶体管T1的源极S1与电源线PL之间，或者任何其他晶体管可以不布置在其间。
第一晶体管T1的漏极D1与发光器件LD的阳极电连接。任何其他晶体管可以布置在第一晶体管T1的漏极D1与发光器件LD的阳极之间，或者任何其他晶体管可以不布置在其间。第一晶体管T1的栅极G1与参考节点RN电连接。
第二晶体管T2电连接在第j数据线DLj与第一晶体管T1的源极S1之间。第二晶体管T2的源极S2与第j数据线DLj电连接，并且第二晶体管T2的漏极D2与第一晶体管T1的源极S1电连接。在实施例中，第二晶体管T2的栅极G2与第一组中的第i扫描线SLi电连接。
第三晶体管T3连接在参考节点RN与第一晶体管T1的漏极D1之间。第三晶体管T3的漏极D3与第一晶体管T1的漏极D1电连接，并且第三晶体管T3的源极S3与参考节点RN电连接。图示了第三晶体管T3可以包括单个栅极的示例，但第三晶体管T3可以包括多个栅极。在实施例中，第三晶体管T3的栅极G3与第二组中的第i扫描线GLi电连接。第四晶体管T4连接在参考节点RN与第一电压线VL1之间。第四晶体管T4的漏极D4与参考节点RN电连接，并且第四晶体管T4的源极S4与第一电压线VL1电连接。图示了第四晶体管T4可以包括单个栅极的示例，但第四晶体管T4可以包括多个栅极。在实施例中，第四晶体管T4的栅极G4与第三组中的第i扫描线HLi电连接。
第五晶体管T5电连接在电源线PL与第一晶体管T1的源极S1之间。第五晶体管T5的源极S5与电源线PL电连接，并且第五晶体管T5的漏极D5与第一晶体管T1的源极S1电连接。第五晶体管T5的栅极G5与第i发射线ELi电连接。
第六晶体管T6电连接在第一晶体管T1的漏极D1与发光器件LD之间。第六晶体管T6的源极S6与第一晶体管T1的漏极D1电连接，并且第六晶体管T6的漏极D6与发光器件LD的阳极电连接。第六晶体管T6的栅极G6与第i发射线ELi电连接。在实施例中，第六晶体管T6的栅极G6可以与不同于连接到第五晶体管T5的栅极G5的信号线的信号线连接。
第七晶体管T7电连接在第六晶体管T6的漏极D6与第二电压线VL2之间。第七晶体管T7的源极S7与第六晶体管T6的漏极D6电连接，并且第七晶体管T7的漏极D7与第二电压线VL2电连接。在实施例中，第七晶体管T7的栅极G7可以与第一组中的第i+1扫描线SLi+1电连接。
然而，图11仅作为示例示出像素PXij的等效电路；如果需要，可以改变像素PXij的部件的诸如连接关系和连接方向的细节。
将参照图12详细描述像素PXij的操作。参照图12，信号EMi、GIi、GWi、GCi和GWi+1中的每一个可以在部分时段期间具有高电平V-HIGH并且可以在部分时段期间具有低电平V-LOW。N型晶体管在对应的信号具有高电平V-HIGH的情况下导通，并且P型晶体管在对应的信号具有低电平V-LOW的情况下导通。
在发射控制信号EMi具有高电平V-HIGH的情况下，第五晶体管T5和第六晶体管T6截止。在第五晶体管T5和第六晶体管T6截止的情况下，在电源线PL与发光器件LD之间不形成电流路径。相应地，对应的时段可以被定义为非发射时段。
在施加到第三组中的第i扫描线HLi的扫描信号GIi具有高电平V-HIGH的情况下，第四晶体管T4导通。在第四晶体管T4导通的情况下，参考节点RN利用第一初始化电压Vint被初始化。
在施加到第一组中的第i扫描线SLi的扫描信号GWi具有低电平V-LOW并且施加到第二组中的第i扫描线GLi的扫描信号GCi具有高电平V-HIGH的情况下，第二晶体管T2和第三晶体管T3导通。
因为参考节点RN利用第一初始化电压Vint被初始化，所以第一晶体管T1处于导通的状态。在第一晶体管T1导通的情况下，与数据信号Dj(参照图11)相对应的电压被提供到参考节点RN。电容器Cst存储与数据信号Dj相对应的电压。与数据信号Dj相对应的电压可以是通过从数据信号Dj减去第一晶体管T1的阈值电压而获得的电压。
在施加到第一组中的第i+1扫描线SLi+1的扫描信号GWi+1具有低电平V-LOW的情况下，第七晶体管T7导通。当第七晶体管T7导通时，发光器件LD的阳极利用第二初始化电压VAint被初始化。发光器件LD的寄生电容器可以被放电。
在发射控制信号EMi具有低电平V-LOW的情况下，第五晶体管T5和第六晶体管T6导通。在第五晶体管T5导通的情况下，第一电源电压ELVDD被提供到第一晶体管T1。在第六晶体管T6导通的情况下，第一晶体管T1和发光器件LD电连接。发光器件LD生成与由此提供的电流的量相对应的亮度的光。
图13是根据实施例的第一显示区域DA1(参照图5)的放大示意性平面图，并且图14是根据实施例的第二显示区域DA2(参照图5)的放大示意性平面图。
显示装置的分辨率可以通过布置在参考区域中的像素的数量来确定，例如可以通过PPI(每英寸像素)来测量。通常，发光器件的分辨率和像素电路的分辨率与像素的分辨率相同。原因是像素中的每一个可以包括发光器件和像素电路，并且发光器件和像素电路遍及整个显示区域DP-DA(参照图5)均匀地布置。
参照图13和图14，第一显示区域DA1和第二显示区域DA2可以具有不同的像素排列。详细地，第一显示区域DA1和第二显示区域DA2可以具有相同的发光器件排列，但第一显示区域DA1和第二显示区域DA2可以具有不同的像素电路排列。表述“相同的发光器件排列”可以是指发光器件之间的间隔(或距离)是相同的。此外，该表述可以是指发光器件具有相同的颜色排列。下面，将参照图13和图14进行详细描述。
参照图13，第一显示区域像素电路(在下文中，被称为“第一像素电路”)PCC和第一显示区域发光器件(在下文中，被称为“第一显示发光器件”)LDD可以布置在第一显示区域DA1中。第一显示区域DA1中的第一像素电路PCC和第一显示发光器件LDD可以均匀地布置。第一像素电路PCC和第一显示发光器件LDD可以电连接。第一显示发光器件LDD可以包括红色发光器件、绿色发光器件和蓝色发光器件。在图13中图示了红色发光器件、绿色发光器件和蓝色发光器件具有相同面积的示例，但本公开不限于此。例如，红色发光器件、绿色发光器件和蓝色发光器件可以具有各种面积。
此外，图13中代表性地图示了红色发光器件、绿色发光器件和蓝色发光器件的阳极。与阳极相对应的第一像素电路PCC可以通过接触孔CH(参照图15)与第一显示发光器件LDD连接。这将在后面详细描述。
参照图13，第一像素电路PCC可以彼此邻近地布置以形成一个像素组。像素组可以布置成彼此间隔开规则的间隔。然而，图13中所图示的第一像素电路PCC的排列仅作为示例提供，但本公开不限于此。在像素行PXL1至PXL4中，第一像素电路PCC可以布置成彼此间隔开均匀的间隔。
第一像素电路PCC可以具有图11中所图示的等效电路。在图13中，由第一像素电路PCC所示的区域简单地指示由图11中所图示的第一晶体管T1至第七晶体管T7以及电容器Cst占据的区域。第一像素电路PCC被图示成彼此相同，但本公开不限于此。第一像素电路PCC可以包括第一类型像素电路和第二类型像素电路，并且一对第一类型像素电路和第二类型像素电路可以重复布置。
像素行PXL1至PXL4可以被限定在第一显示区域DA1中。绿色发光器件可以沿着第二方向DR2排列或布置在第一像素行PXL1和第三像素行PXL3中的每一个中，并且红色发光器件和蓝色发光器件可以沿着第二方向DR2交替地排列或布置在第二像素行PXL2中。蓝色发光器件和红色发光器件可以沿着第二方向DR2交替地排列或布置在第四像素行PXL4中。
沿着第一方向DR1和第二方向DR2延伸的分离空间GGP可以布置在不与第一像素电路PCC重叠的区域中。在本文中，所图示的分离空间GGP的排列仅作为示例提供；如果需要，分离空间GGP在各个方向上延伸或者分离空间GGP布置成彼此间隔开规则的间隔的各种排列可以是可能的。将参照图15详细描述分离空间GGP。
参照图14，第二显示区域DA2可以包括第一部分区域P1和第二部分区域P2。第一部分区域P1的一部分和第二部分区域P2可以沿着第二方向DR2交替地布置。第一部分区域P1可以与图9的第一延伸部分F-C重叠，并且第二部分区域P2可以是与图9的开口OP重叠的区域。
第一部分区域P1可以包括第一像素电路组(也被称为第一组的像素电路)、第二像素电路组(也被称为第二组的像素电路)和第一发光器件LD1。
在本文中，第一像素电路组可以是第二部分区域P2介于其间的不分离的像素电路PC1-1和PC1-2的集合。在图14中图示了两个像素电路PC1-1和PC1-2形成一对并且多对被布置的情况，但像素电路PC1-1和PC1-2的排列不限于此。像素电路PC1-1和PC1-2可以以各种方式布置，例如，布置成彼此间隔开相同的间隔。
不分离的像素电路PC1-1和PC1-2可以构成由一对组成的第一单元像素电路PC1。在下文中，像素电路PC1-1和PC1-2可以分别被称为“第1-1像素电路PC1-1”和“第1-2像素电路PC1-2”。在第一部分区域P1中，第一单元像素电路PC1可以布置成彼此间隔开相同的间隔。第一单元像素电路PC1的第1-1像素电路PC1-1和第1-2像素电路PC1-2在结构上可以相对于与第二方向DR2相对应的参考线对称。尽管在图14中未图示，但第1-1像素电路PC1-1和第1-2像素电路PC1-2可以相对于与第一方向DR1相对应的参考线对称。
第1-1像素电路PC1-1和第1-2像素电路PC1-2中的每一个可以具有图11中所图示的等效电路。也就是说，由第1-1像素电路PC1-1和第1-2像素电路PC1-2中的每一个所示的区域简单地指示由图11中所图示的第一晶体管T1至第七晶体管T7以及电容器Cst占据的区域。
第1-1像素电路PC1-1和第1-2像素电路PC1-2中的每一个可以与一个第一发光器件LD1电连接。尽管在图14中未图示，但第1-1像素电路PC1-1和第1-2像素电路PC1-2中的每一个可以与一个第二发光器件LD2电连接。
与第1-1像素电路PC1-1和第1-2像素电路PC1-2电连接的第一发光器件LD1可以沿着第二方向DR2延伸，并且可以构成沿着第一方向DR1排列或布置的像素行PXL1至PXL4。像素行PXL1至PXL4可以沿着第一方向DR1布置以彼此间隔开相同的间隔。
与第1-1像素电路PC1-1电连接的第一发光器件LD1可以布置在与第一像素行PXL1或第三像素行PXL3相对应的位置处。布置在与第一像素行PXL1或第三像素行PXL3相对应的位置处的第一发光器件LD1可以发射绿色的光。
与第1-2像素电路PC1-2电连接的第一发光器件LD1可以布置在与第二像素行PXL2或第四像素行PXL4相对应的位置处。布置在与第二像素行PXL2或第四像素行PXL4相对应的位置处的第二发光器件LD2可以发射蓝色或红色的光。
然而，第一发光器件LD1的位置不限于此。例如，第一发光器件LD1与第1-1像素电路PC1-1和第1-2像素电路PC1-2之间的连接关系可以被改变或修改为布置在各个位置处。
第二像素电路组可以是第二部分区域P2介于其间的分离的像素电路PC2-1和PC2-2的集合。在图14中图示了两个像素电路PC2-1和PC2-2形成一对并且多对被布置的情况，但像素电路PC2-1和PC2-2的排列不限于此。像素电路PC2-1和PC2-2可以以各种方式布置，例如，布置成彼此间隔开相同的间隔。
以介于其间的第二部分区域P2而分离的像素电路PC2-1和PC2-2可以构成由一对组成的第二单元像素电路PC2。在下文中，像素电路PC2-1和PC2-2可以被称为“第2-1像素电路PC2-1”和“第2-2像素电路PC2-2”。在第一部分区域P1中，第二单元像素电路PC2可以布置成彼此间隔开相同的间隔。第二单元像素电路PC2的第2-1像素电路PC2-1和第2-2像素电路PC2-2在结构上可以相对于与第二方向DR2相对应的参考线对称。尽管在图14中未图示，但第2-1像素电路PC2-1和第2-2像素电路PC2-2可以相对于与第一方向DR1相对应的参考线对称。
第2-1像素电路PC2-1和第2-2像素电路PC2-2中的每一个可以与一个第二发光器件LD2电连接。尽管在图14中未图示，但在发光器件LD1和LD2的排列与图14中的排列不同的情况下，第2-1像素电路PC2-1和第2-2像素电路PC2-2中的每一个可以与一个第一发光器件LD1电连接。
与第2-1像素电路PC2-1和第2-2像素电路PC2-2电连接的第二发光器件LD2可以沿着第二方向DR2延伸，并且可以构成沿着第一方向DR1排列或布置的像素行PXL1至PXL4。
与第2-1像素电路PC2-1电连接的第二发光器件LD2可以布置在与第一像素行PXL1或第三像素行PXL3相对应的位置处。布置在与第一像素行PXL1或第三像素行PXL3相对应的位置处的第二发光器件LD2可以发射绿色的光。
与第2-2像素电路PC2-2电连接的第二发光器件LD2可以布置在与第二像素行PXL2或第四像素行PXL4相对应的位置处。布置在与第二像素行PXL2或第四像素行PXL4相对应的位置处的第二发光器件LD2可以发射蓝色或红色的光。
然而，第二发光器件LD2的位置不限于此。例如，第二发光器件LD2与第2-1像素电路PC2-1和第2-2像素电路PC2-2之间的连接关系可以被改变或修改为布置在各个位置处。
第2-1像素电路PC2-1和第2-2像素电路PC2-2可以各自包括第一部分电路PPC1和第二部分电路PPC2。第一部分电路PPC1和第二部分电路PPC2可以彼此邻近，其中对应的第二部分区域P2介于其间。第一部分电路PPC1和第二部分电路PPC2可以电连接以作为一个像素电路操作。也就是说，第2-1像素电路PC2-1和第2-2像素电路PC2-2中的每一个可以被划分并布置成第一部分电路PPC1和第二部分电路PPC2。
因此，即使在布置像素电路PC1-1和PC1-2之后第一部分区域P1中仅存在狭窄区域的情况下，也可以通过布置部分电路PPC1和PPC2而不是一个完整的像素电路PC1-1/PC1-2，来提高像素电路的分辨率。此外，因为第一部分区域P1的宽度不需要是像素电路PC1-1/PC1-2的节距的整数倍，所以可以确保第一部分区域P1的设计的自由度。
第二部分区域P2可以仅包括与第一单元像素电路PC1或第二单元像素电路PC2电连接的第二发光器件LD2。也就是说，像素电路可以不布置在第二部分区域P2中。因为与图9的开口OP重叠的第二部分区域P2的抗冲击性低，所以电路可能因外部冲击而短路或断开。相应地，像素电路可以不布置在第二部分区域P2中，使得像素电路的缺陷减少。
参照图13和图14，第一显示区域DA1中的像素电路PCC的分辨率与第二显示区域DA2中的像素电路PC1和PC2的分辨率可以是彼此不同的。具体地，第二显示区域DA2中的像素电路PC1和PC2的分辨率可以大于第一显示区域DA1中的像素电路PCC的分辨率。原因是，与其中发光器件和像素电路的比率是1:1的第一显示区域DA1不同，在第二显示区域DA2的情况下，与第二部分区域P2的第二发光器件LD2连接的像素电路布置在第一部分区域P1中。
第一显示区域DA1中的发光器件的分辨率可以与第二显示区域DA2中的发光器件的分辨率基本相同。此外，第一部分区域P1中的第一发光器件LD1的分辨率可以与第二部分区域P2中的第二发光器件LD2的分辨率基本相同。因此，可以遍及整个显示区域DP-DA(参照图4)提供相同分辨率的图像。
第一显示区域DA1中的发光器件的分辨率和第二显示区域DA2中的发光器件的分辨率可以小于第一部分区域P1中的像素电路的分辨率。原因是，第一部分区域P1的像素电路被集成，并且除了与第一部分区域P1的第一发光器件LD1电连接之外，还与第二部分区域P2的第二发光器件LD2电连接。
沿着第一方向DR1和第二方向DR2延伸的分离空间GGP可以布置在不与第一单元像素电路PC1和第二单元像素电路PC2重叠的区域中。在本文中，所图示的分离空间GGP的排列仅作为示例提供；如果需要，分离空间GGP在各个方向上延伸或者分离空间GGP布置成彼此间隔开规则的间隔的各种排列可以是可能的。
图15是根据实施例的第一显示区域DA1的示意性截面图，并且图16是根据实施例的第一部分区域P1和第二部分区域P2的示意性截面图。
在图15中图示了参照图13描述的第一显示发光器件LDD以及第一像素电路PCC的硅晶体管S-TFT和氧化物晶体管O-TFT。在图11中所图示的等效电路中，第三晶体管T3和第四晶体管T4可以利用氧化物晶体管O-TFT来实现，并且其余晶体管可以利用硅晶体管S-TFT来实现。在图16中图示了第二单元像素电路PC2的一部分和第二发光器件LD2的一部分。
参照图15，阻挡层10br可以布置在基底层110上。阻挡层10br防止从外部引入异物。阻挡层10br可以包括至少一个无机层。阻挡层10br可以包括氧化硅层和氮化硅层。氧化硅层和氮化硅层中的每一个可以包括多个层，并且氧化硅层和氮化硅层可以彼此交替地堆叠。
第一屏蔽电极BMLa可以布置在阻挡层10br上。第一屏蔽电极BMLa可以包括金属。第一屏蔽电极BMLa可以包括具有良好耐热性的钼(Mo)、含钼合金、钛(Ti)或含钛合金。第一屏蔽电极BMLa可以接收偏置电压。第一屏蔽电极BMLa可以接收第一电源电压ELVDD。第一屏蔽电极BMLa可以防止由于极化现象而引起的电势影响硅晶体管S-TFT。第一屏蔽电极BMLa可以防止外部光入射到硅晶体管S-TFT上。在实施例中，第一屏蔽电极BMLa可以是与任何其他电极或布线隔离的浮置电极。
缓冲层10bf可以布置在阻挡层10br上。缓冲层10bf可以防止金属原子或杂质从基底层110扩散到位于缓冲层10bf的上侧的第一半导体图案SC1。缓冲层10bf可以包括至少一个无机层。缓冲层10bf可以包括氧化硅层和氮化硅层。
第一半导体图案SC1可以布置在缓冲层10bf上。第一半导体图案SC1可以包括硅半导体。例如，硅半导体可以包括非晶硅或多晶硅。例如，第一半导体图案SC1可以包括低温多晶硅(LTPS)。
图15仅示出第一半导体图案SC1的一部分，并且第一半导体图案SC1可以进一步布置在任何其他区域中。第一半导体图案SC1可以按照选择的或给定的规则遍及各像素排列或布置。第一半导体图案SC1的电气性质可以根据其是否被掺杂而变化。第一半导体图案SC1可以包括导电率高的第一区域和导电率低的第二区域。第一区域可以掺杂有N型掺杂剂或P型掺杂剂。P型晶体管可以包括掺杂有P型掺杂剂的掺杂区域，并且N型晶体管可以包括掺杂有N型掺杂剂的掺杂区域。第二区域可以是非掺杂区域或者可以是相比于第一区域以较低的浓度掺杂的区域。
第一区域的导电率可以高于第二区域的导电率，并且第一区域可以基本用作电极或信号线。第二区域可以基本对应于晶体管的沟道区(或有源区)。换句话说，第一半导体图案SC1的一部分可以是晶体管的沟道，其另一部分可以是晶体管的源极或漏极，并且其其他部分可以是连接电极或连接信号线。
硅晶体管S-TFT的源区SE1、沟道区(或有源区)AC1和漏区DE1可以由第一半导体图案SC1形成。在示意性截面图中，硅晶体管S-TFT的源区SE1和漏区DE1可以从沟道区AC1在彼此相反的方向上延伸。
第一绝缘层10可以布置在缓冲层10bf上。第一绝缘层10可以覆盖第一半导体图案SC1。第一绝缘层10可以是无机层。第一绝缘层10可以是单个氧化硅层。第一绝缘层10可以包括选自氧化铝、氧化钛、氧化硅、氮化硅、氧氮化硅、氧化锆和氧化铪中的至少一种。除了第一绝缘层10之外，稍后要描述的电路层120的其他绝缘层可以包括单层或多层结构的无机层，并且可以包括上述材料中的至少一种，但本公开不限于此。
硅晶体管S-TFT的栅极GT1布置在第一绝缘层10上。栅极GT1可以是金属图案的一部分。栅极GT1与沟道区AC1重叠。在对第一半导体图案SC1进行掺杂的工艺中，栅极GT1可以用作掩模。电容器Cst的第一电极CE10布置在第一绝缘层10上。与图15的图示不同，第一电极CE10可以与栅极GT1具有一体形状。
第二绝缘层20可以布置在第一绝缘层10上以覆盖栅极GT1。尽管未图示，但与栅极GTl重叠的上电极可以布置在第二绝缘层20上。与第一电极CE10重叠的第二电极CE20可以布置在第二绝缘层20上。
第二屏蔽电极BMLb布置在第二绝缘层20上。第二屏蔽电极BMLb可以布置成与氧化物晶体管O-TFT的下部分相对应。在实施例中，可以省略第二屏蔽电极BMLb。根据实施例，第一屏蔽电极BMLa可以延伸到氧化物晶体管O-TFT的下部分以布置在氧化物晶体管O-TFT下方或下面，并且因此，可以代替第二屏蔽电极BMLb。
第三绝缘层30可以布置在第二绝缘层20上。第二半导体图案SC2可以布置在第三绝缘层30上。第二半导体图案SC2可以包括氧化物晶体管O-TFT的沟道区AC2。第二半导体图案SC2可以包括氧化物半导体。第二半导体图案SC2可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化锌(ZnOx)或氧化铟(In2O3)的透明导电氧化物(TCO)。
氧化物半导体可以包括根据透明导电氧化物是否被还原而区分的区域。其中透明导电氧化物被还原的区域(在下文中，被称为“还原区域”)具有比其中透明导电氧化物未被还原的区域(在下文中，被称为“非还原区域”)大的导电率。还原区域可以基本用作晶体管的源极或漏极或者信号线。非还原区域基本对应于晶体管的半导体区域(或沟道)。换句话说，第二半导体图案SC2的一部分可以是晶体管的半导体区域，其另一部分可以是晶体管的源区或漏区，并且其其他部分可以是信号传送区域。
第四绝缘层40可以布置在第三绝缘层30上。如图15中所图示的，第四绝缘层40可以是与氧化物晶体管O-TFT的栅极GT2重叠并暴露氧化物晶体管O-TFT的源区SE2和漏区DE2的绝缘图案。在实施例中，第四绝缘层40可以公共地与各像素重叠并且可以覆盖第二半导体图案SC2。
氧化物晶体管O-TFT的栅极GT2布置在第四绝缘层40上。氧化物晶体管O-TFT的栅极GT2可以是金属图案的一部分。氧化物晶体管O-TFT的栅极GT2与沟道区AC2重叠。
第五绝缘层50可以布置在第四绝缘层40上，并且第五绝缘层50可以覆盖栅极GT2。第一绝缘层10至第五绝缘层50中的每一个可以是无机层。
穿透第一绝缘层10至第五绝缘层50、缓冲层10bf和阻挡层10br中的至少一个的分离空间GGP可以限定在显示面板DP的第一显示区域DA1中。分离空间GGP在平面图中可以不与第一像素电路PCC重叠。分离空间GGP可以防止冲击通过第一绝缘层10至第五绝缘层50传送。
第一连接电极CNE1可以布置在第五绝缘层50上。第一连接电极CNE1可以通过穿透第一至第五绝缘层10、20、30、40和50的接触孔CH与硅晶体管S-TFT的漏区DE1连接。
第六绝缘层60可以布置在第五绝缘层50上。第二连接电极CNE2可以布置在第六绝缘层60上。第二连接电极CNE2可以通过穿透第六绝缘层60的接触孔与第一连接电极CNE1连接。数据线DL可以布置在第六绝缘层60上。第七绝缘层70可以布置在第六绝缘层60上并且可以覆盖第二连接电极CNE2和数据线DL。第六绝缘层60和第七绝缘层70中的每一个可以是有机层。
第一显示发光器件LDD可以包括阳极(或第一电极)AE1、第一发光层LEL1和阴极(或第二电极)CE。第一发光器件LD1和第二发光器件LD2中的每一个的阴极CE可以与第一显示发光器件LDD的阴极CE具有一体形状。也就是说，阴极CE可以公共地提供在第一显示发光器件LDD、第一发光器件LD1和第二发光器件LD2中。
第一显示发光器件LDD的阳极AE1可以布置在第七绝缘层70上。阳极AE1可以是(半)透光电极或反射电极。像素限定层PDL可以布置在第七绝缘层70上。像素限定层PDL可以具有吸收光的性质。例如，像素限定层PDL可以具有黑色。像素限定层PDL可以包括黑色着色剂。黑色着色剂可以包括黑色染料和黑色颜料。黑色着色剂可以包括炭黑、诸如铬的金属或其氧化物。像素限定层PDL可以对应于具有遮光特性的遮光图案。
像素限定层PDL可以覆盖阳极AE1的一部分。例如，暴露阳极AE1的一部分的开口PDL-OP可以限定在像素限定层PDL中。
尽管未图示，但空穴控制层可以布置在阳极AE1与第一发光层LEL1之间。空穴控制层可以包括空穴传输层，并且可以进一步包括空穴注入层。电子控制层可以布置在第一发光层LEL1与阴极CE之间。电子控制层可以包括电子传输层，并且可以进一步包括电子注入层。空穴控制层和电子控制层可以通过使用开口掩模公共地形成在各像素PX(参照图5)中。
封装层140可以布置在发光器件层130上。封装层140可以包括可以彼此顺序地堆叠的无机层141、有机层142和无机层143，但构成封装层140的层不限于此。
无机层141和143可以保护发光器件层130免受湿气和氧的影响，并且有机层142可以保护发光器件层130免受诸如灰尘颗粒的异物的影响。无机层141和143可以包括氮化硅层、氧氮化硅层、氧化硅层、氧化钛层或氧化铝层。有机层142可以包括丙烯酸类有机层，但本公开不限于此。
输入传感器ISP可以布置在显示面板DP上。输入传感器ISP可以包括至少一个导电层和至少一个绝缘层。在实施例中，输入传感器ISP可以包括第一绝缘层210、第一导电层220、第二绝缘层230和第二导电层240。
第一绝缘层210可以布置或者可以直接布置在显示面板DP上。第一绝缘层210可以是包括氮化硅、氧氮化硅和氧化硅中的至少一种的无机层。第一导电层220和第二导电层240中的每一个可以具有单层结构或者可以具有其中多层可以沿着第三方向DR3彼此堆叠的多层结构。第一导电层220和第二导电层240可以包括限定网格形状的电极的导线。第一导电层220的导线和第二导电层240的导线可以通过穿透第二绝缘层230的接触孔连接或者可以彼此不连接。第一导电层220的导线与第二导电层240的导线之间的连接关系可以根据利用输入传感器ISP实现的传感器的种类来确定。
具有单层结构的第一导电层220和第二导电层240中的每一个可以包括金属层或透明导电层。金属层可以包括钼、银、钛、铜、铝或其合金。透明导电层可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnOx)或氧化铟锌锡(IZTO)的透明导电氧化物。透明导电层可以包括诸如PEDOT、金属纳米线或石墨烯的导电聚合物。
具有多层结构的第一导电层220和第二导电层240中的每一个可以包括金属层。金属层可以具有例如钛/铝/钛的三层结构。多层结构的导电层可以包括至少一个金属层和至少一个透明导电层。第二绝缘层230可以布置在第一导电层220与第二导电层240之间。
抗反射层ARL可以布置在输入传感器ISP上。抗反射层ARL可以包括分隔层310、滤色器323和平坦化层330。
形成分隔层310的材料不受特别限制，只要它是吸收光的材料即可。分隔层310可以是具有黑色的层；在实施例中，分隔层310可以包括黑色着色剂。黑色着色剂可以包括黑色染料和黑色颜料。黑色着色剂可以包括炭黑、诸如铬的金属或其氧化物。
分隔层310可以覆盖输入传感器ISP的第二导电层240。分隔层310可以防止第二导电层240引起的外部光的反射。开口310-OP可以限定在分隔层310中。开口310-OP可以与阳极AE1重叠。滤色器323可以与开口310-OP重叠。滤色器323可以接触分隔层310。
平坦化层330可以覆盖分隔层310和滤色器323。平坦化层330可以包括有机材料并且可以在平坦化层330的上表面上提供平坦表面。在实施例中，可以省略平坦化层330。
第二显示区域DA2的截面可以通过图16理解。可以省略与图15中描述的部件相同的部件的描述。
第一部分区域P1的第2-1像素电路PC2-1可以被划分成第一部分电路PPC1和第二部分电路PPC2，其中第二部分区域P2介于第一部分电路PPC1与第二部分电路PPC2之间。
第二部分区域P2的第二发光器件LD2的阳极AE2与布置在第一部分区域P1中的第2-1像素电路PC2-1的第二部分电路PPC2电连接。第二发光器件LD2的阳极AE2可以与硅晶体管S-TFT电连接。第二发光器件LD2的阳极AE2可以通过连接电极CNE1和CNE2与第二单元像素电路PC2电连接。第二发光层LEL2可以布置在阳极AE2与阴极CE之间。
穿透第一绝缘层10至第五绝缘层50、缓冲层10bf和阻挡层10br中的至少一个的分离空间GGP可以限定在显示面板DP的第二显示区域DA2中。分离空间GGP在平面图中可以不与第2-1像素电路PC2-1重叠。分离空间GGP可以防止冲击通过第一绝缘层10至第五绝缘层50传送。
图17是图示图14的第二单元像素电路PC2的配置的示意性平面图，并且图18是图17的第2-1像素电路PC2-1的等效电路的示意图。
参照图17，第二单元像素电路PC2中的每一个可以包括第一晶体管T1至第七晶体管T7以及电容器Cst。分别与第一晶体管T1至第七晶体管T7相对应的接触孔CH可以限定在第二单元像素电路PC2中。在图17中图示了接触孔CH与第一晶体管T1至第七晶体管T7重叠的示例，但接触孔CH的位置不限于此。例如，接触孔CH可以限定在各个位置处，以在平面图中不与第一晶体管T1至第七晶体管T7重叠。
第一晶体管T1至第七晶体管T7和电容器Cst可以通过连接线CL连接。连接线CL可以将第一部分电路PPC1与第二部分电路PPC2电连接。与连接线CL当中的将图17的第五晶体管T5与第一晶体管T1连接的连接线CL一样，将分别布置在第一部分电路PPC1和第二部分电路PPC2中的晶体管连接的连接线CL在平面图中可以与第二部分区域P2重叠。
图17中的第一晶体管T1至第七晶体管T7以及电容器Cst的排列和相互连接关系仅作为示例提供并且可以进行各种改变或修改。
第一晶体管T1至第七晶体管T7中的至少一些晶体管可以布置在第一部分电路PPC1中，并且第一晶体管T1至第七晶体管T7中的其他晶体管可以布置在第二部分电路PPC2中。接触孔CH中的至少一些接触孔CH可以布置在第一部分电路PPC1中，并且接触孔CH中的其他接触孔CH可以布置在第二部分电路PPC2中。
如图17中所图示的，第一晶体管T1至第四晶体管T4以及第七晶体管T7可以布置在第一部分电路PPC1中，并且第五晶体管T5和第六晶体管T6可以布置在第二部分电路PPC2中。因为布置在第一部分电路PPC1中的晶体管和布置在第二部分电路PPC2中的晶体管通过连接线CL电连接，所以第一部分电路PPC1和第二部分电路PPC2可以作为一个像素电路操作。
根据实施例的第2-1像素电路PC2-1的等效电路可以通过图18理解。参照图11描述了等效电路的结构和连接关系，并且因此，可以省略与相同结构和连接关系相关联的附加描述，以避免冗余。
第2-1像素电路PC2-1与其余像素电路具有相同的配置，不过与其余像素电路不同的是，第五晶体管T5和第六晶体管T6位于或布置在第二部分电路PPC2中，以与布置在第一部分电路PPC1中的其余晶体管间隔开。
将第五晶体管T5的源极S5与电源线PL连接的线以及将第五晶体管T5的漏极D5与第一晶体管T1的源极S1连接的线可以沿着第二方向DR2跨第二部分区域P2延伸。
将第六晶体管T6的源极S6与第一晶体管T1的漏极D1连接的线以及将第六晶体管T6的漏极D6与发光器件LD的阳极连接的线可以沿着第二方向DR2跨第二部分区域P2延伸。
图19是图示根据实施例的第二单元像素电路PC2的配置的示意性平面图，并且图20是图19的第2-1像素电路PC2-1的等效电路的示意图。
如图19中所图示的，第二晶体管T2至第四晶体管T4以及第七晶体管T7可以布置在第一部分电路PPC1中，并且第一晶体管T1、第五晶体管T5和第六晶体管T6可以布置在第二部分电路PPC2中。因为布置在第一部分电路PPC1中的晶体管和布置在第二部分电路PPC2中的晶体管通过连接线CL电连接，所以第一部分电路PPC1和第二部分电路PPC2可以作为一个像素电路操作。
根据实施例的第2-1像素电路PC2-1的等效电路可以通过图20理解。参照图11描述了等效电路的结构和连接关系，并且因此，可以省略与相同结构和连接关系相关联的附加描述，以避免冗余。
第2-1像素电路PC2-1与其余像素电路具有相同的配置，不过与其余像素电路不同的是，第一晶体管T1、第五晶体管T5和第六晶体管T6位于或布置在第二部分电路PPC2中，以与布置在第一部分电路PPC1中的其余晶体管间隔开。
将第一晶体管T1的源极S1与第二晶体管T2的漏极D2连接的线的一部分以及将第一晶体管T1的漏极D1与第三晶体管T3的漏极D3连接的线的一部分可以沿着第二方向DR2跨第二部分区域P2延伸。
将第五晶体管T5的源极S5与电源线PL连接的线的一部分以及将第五晶体管T5的漏极D5与第二晶体管T2的漏极D2连接的线的一部分可以沿着第二方向DR2跨第二部分区域P2延伸。
将第六晶体管T6的源极S6与第三晶体管T3的漏极D3连接的线的一部分以及将第六晶体管T6的漏极D6与发光器件LD的阳极连接的线的一部分可以沿着第二方向DR2跨第二部分区域P2延伸。
图21是根据实施例的第一部分区域P1和第二部分区域P2的放大示意性平面图。
参照图21，第一单元像素电路PC1和第二单元像素电路PC2可以布置在第一部分区域P1中，以彼此间隔开规则的间隔。第二发光器件LD2可以以与第一部分区域P1的第一发光器件LD1的排列相同的排列布置在第二部分区域P2中。第二部分区域P2的第二发光器件LD2可以和与其邻近的第二单元像素电路PC2中的一个连接。根据排列，第二发光器件LD2可以和与其邻近的第一单元像素电路PC1中的一个连接。
沿着第一方向DR1布置在第一部分区域P1中的第一单元像素电路PC1可以通过在第一方向DR1上延伸的扫描线SSL连接。沿着第一方向DR1布置在第一部分区域P1中的第二单元像素电路PC2可以通过在第一方向DR1上延伸的扫描线SSL连接。扫描线SSL可以与第一单元像素电路PC1和第二单元像素电路PC2的第一晶体管T1至第七晶体管T7(参照图11)连接，以供给扫描信号GWi、GCi、GIi和GWi+1(参照图11)。扫描线SSL可以与第一部分区域P1重叠并且可以不与第二部分区域P2重叠。图21中所图示的扫描线SSL的数量仅作为示例提供，并且如果需要，扫描线SSL的数量可以进行各种改变。
布置在第一部分区域P1中的第一单元像素电路PC1和第二单元像素电路PC2可以在第二方向DR2上延伸，并且可以通过从平面上方观看时与扫描线SSL交叉的数据线DL连接。数据线DL可以与第一单元像素电路PC1和第二单元像素电路PC2的第一晶体管T1至第七晶体管T7(参照图11)连接，以供给数据信号Dj(参照图11)。数据线DL可以在第二方向DR2上延伸，并且数据线DL可以与第二部分区域P2部分地重叠。
沿着第二方向DR2邻近的发光器件之间的间隔PP1可以大于沿着第二方向DR2邻近的像素电路之间的间隔PP2。因此，仅存在于第一部分区域P1中的像素电路可以分别将信号传送到存在于第一部分区域P1和第二部分区域P2中的发光器件。
图22是图示根据实施例的虚设区域DU的示意性平面图。参照图22，第二部分区域P2可以包括虚设区域DU。虚设区域DU可以包括第一虚设区域DU1和第二虚设区域DU2。
第一虚设区域DU1可以与第一部分电路PPC1邻近。布置在与第二部分电路PPC2的接触孔CH相对应的位置处的第一虚设接触孔DCH1可以限定在第一虚设区域DU1中。第一虚设区域DU1在平面图中占据的面积可以与第二部分电路PPC2在平面图中占据的面积基本相同。
在将第一虚设区域DU1和第一部分电路PPC1组合的情况下，该组合中的接触孔排列可以是与第一单元像素电路PC1的接触孔CH的排列相同的排列。也就是说，第一虚设区域DU1的第一虚设接触孔DCH1可以执行第二部分电路PPC2的接触孔CH的作用。因此，可以减少由于第二单元像素电路PC2被划分成第一部分电路PPC1和第二部分电路PPC2而引起的电路之间的接触孔密度差。相应地，可以不存在第二单元像素电路PC2的装置特性与未划分成部分电路的第一单元像素电路PC1的装置特性不同的问题。此外，可以在形成像素电路的工艺(诸如干蚀刻工艺)中实现均匀性。
第二虚设区域DU2可以与第二部分电路PPC2邻近。布置在与第一部分电路PPC1的接触孔CH相对应的位置处的第二虚设接触孔DCH2可以限定在第二虚设区域DU2中。第二虚设区域DU2在平面图中占据的面积可以与第一部分电路PPC1在平面图中占据的面积基本相同。
在将第二虚设区域DU2和第二部分电路PPC2组合的情况下，该组合中的接触孔排列可以是与第一单元像素电路PC1的接触孔CH的排列相同的排列。也就是说，第二虚设区域DU2的第二虚设接触孔DCH2可以执行第一部分电路PPC1的接触孔CH的作用。
根据本公开，像素电路不布置在与显示面板的支撑板的开口相对应的区域中。因此，可以减少像素电路由于外部冲击而短路或断开的缺陷。
根据本公开，由于一个像素电路被划分并布置成多个电路(其中开口部分介于多个电路之间)，因此折叠区域或卷曲区域的设计可以更自由。
尽管已经参照本公开的实施例描述了本公开，但对于本领域普通技术人员来说将显而易见的是，可以对本公开进行各种改变和修改，而不脱离权利要求中所阐述的精神和范围。

Claims (20)

1.一种显示装置，包括：
支撑板，包括第一区域和第二区域；以及
显示面板，包括在平面图中与所述第一区域重叠的第一显示区域以及在所述平面图中与所述第二区域重叠的第二显示区域，其中，
所述第二区域包括开口以及与所述开口邻近的支撑区域，
所述第二区域的形状随着操作模式切换而改变，
所述第二显示区域包括：
第一部分区域，包括第一组的像素电路、第二组的像素电路以及电连接到所述第一组的所述像素电路或所述第二组的所述像素电路的第一发光器件，并且在所述平面图中与所述支撑区域重叠；以及
第二部分区域，各自包括电连接到所述第一组的所述像素电路或所述第二组的所述像素电路的第二发光器件，并且在所述平面图中分别与所述开口重叠，
所述第二组的所述像素电路包括第一部分电路和第二部分电路，并且
所述第二部分区域当中的对应的第二部分区域布置在所述第一部分电路与所述第二部分电路之间。
2.根据权利要求1所述的显示装置，其中，所述第一区域具有平坦的支撑表面。
3.根据权利要求1所述的显示装置，其中，所述第一发光器件的分辨率与所述第二发光器件的分辨率相同。
4.根据权利要求1所述的显示装置，其中，
所述第一显示区域包括第三发光器件，并且
所述第一显示区域中的发光器件的分辨率与所述第二显示区域中的发光器件的分辨率相同。
5.根据权利要求4所述的显示装置，其中，所述第一显示区域中的所述发光器件的所述分辨率和所述第二显示区域中的所述发光器件的所述分辨率小于所述第一部分区域中的像素电路的分辨率。
6.根据权利要求1所述的显示装置，其中，
所述第一显示区域包括第三发光器件和电连接到所述第三发光器件的第三组的像素电路，并且
所述第一显示区域中的像素电路的分辨率小于所述第二显示区域的所述第一部分区域中的像素电路的分辨率。
7.根据权利要求1所述的显示装置，其中，
所述第一区域包括多个第一区域，并且
所述第二区域布置在所述多个第一区域当中的彼此邻近的两个第一区域之间。
8.根据权利要求1所述的显示装置，其中，
所述第二组的所述像素电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管以及电容器，并且
接触孔限定在所述显示面板中，以与所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管和所述第七晶体管相对应。
9.根据权利要求8所述的显示装置，其中，
所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管和所述第七晶体管中的至少一部分晶体管以及所述接触孔中的至少一部分接触孔布置在所述第一部分电路中，并且
所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管和所述第七晶体管中的其余晶体管以及所述接触孔中的其余接触孔布置在所述第二部分电路中。
10.根据权利要求9所述的显示装置，其中，与所述接触孔中的所述其余接触孔的位置相对应的第一虚设接触孔限定在与所述第一部分电路邻近的所述第二部分区域中。
11.根据权利要求9所述的显示装置，其中，与所述接触孔中的所述至少一部分接触孔的位置相对应的第二虚设接触孔限定在与所述第二部分电路邻近的所述第二部分区域中。
12.根据权利要求1所述的显示装置，其中，所述支撑区域呈格子形状。
13.根据权利要求1所述的显示装置，其中，
所述第二组的所述像素电路包括多个像素电路，并且
所述多个像素电路包括：
第2-1像素电路，电连接到所述第一发光器件和所述第二发光器件当中的对应的发光器件；和
第2-2像素电路，电连接到所述第一发光器件和所述第二发光器件当中的对应的发光器件。
14.根据权利要求13所述的显示装置，其中，
所述第一部分电路和所述第二部分电路在第一方向上利用布置在所述第一部分电路与所述第二部分电路之间的所述对应的第二部分区域而彼此间隔开，并且
所述第2-1像素电路和所述第2-2像素电路关于所述第一方向对称。
15.根据权利要求1至14中任一项所述的显示装置，其中，像素电路不布置在所述第二部分区域中。
16.根据权利要求1至14中任一项所述的显示装置，其中，所述第二区域在第一模式下展开并且在第二模式下折叠或卷曲。
17.根据权利要求1至14中任一项所述的显示装置，其中，
所述显示面板进一步包括将所述第一部分电路与所述第二部分电路电连接的连接线，并且
在所述平面图中，所述连接线的至少一部分与所述开口当中的对应的开口重叠。
18.根据权利要求1至14中任一项所述的显示装置，其中，
所述显示面板进一步包括将扫描信号供给到所述第一组的所述像素电路和所述第二组的所述像素电路的扫描线，并且
所述扫描线在所述平面图中与所述支撑区域重叠。
19.根据权利要求18所述的显示装置，进一步包括：
数据线，在所述平面图中与所述扫描线交叉，并且将数据信号供给到所述第一组的所述像素电路和所述第二组的所述像素电路，并且
其中，在所述平面图中，所述数据线的一部分与所述开口当中的对应的开口重叠。
20.一种显示装置，包括：
显示面板，包括第一区域和第二区域，其中，
所述第一区域的形状是固定的，
所述第二区域的形状随着操作模式切换而改变，
所述第二区域包括：
第一部分区域，包括第一组的像素电路、第二组的像素电路以及电连接到所述第一组的所述像素电路或所述第二组的所述像素电路的第一发光器件；以及
第二部分区域，包括电连接到所述第一组的所述像素电路或所述第二组的所述像素电路的第二发光器件，
所述第二组的所述像素电路包括布置在所述第一部分区域的区域和相对区域中的、彼此邻近的第一部分电路和第二部分电路，所述第二部分区域布置在所述第一部分电路与所述第二部分电路之间，并且
所述第一部分电路和所述第二部分电路通过与所述第二部分区域交叉的连接线电连接。
CN202311470151.9A 2022-11-08 2023-11-07 显示装置 Pending CN118019407A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0147834 2022-11-08
KR1020220147834A KR20240067378A (ko) 2022-11-08 2022-11-08 표시장치

Publications (1)

Publication Number Publication Date
CN118019407A true CN118019407A (zh) 2024-05-10

Family

ID=90928634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311470151.9A Pending CN118019407A (zh) 2022-11-08 2023-11-07 显示装置

Country Status (3)

Country Link
US (1) US20240155934A1 (zh)
KR (1) KR20240067378A (zh)
CN (1) CN118019407A (zh)

Also Published As

Publication number Publication date
US20240155934A1 (en) 2024-05-09
KR20240067378A (ko) 2024-05-17

Similar Documents

Publication Publication Date Title
US10840312B2 (en) Display device
US11508790B2 (en) Display device
US11550437B2 (en) Display device
US11301105B2 (en) Display devices
US20200125203A1 (en) Display device
US11880221B2 (en) Input sensor and display device including the same
CN112788161A (zh) 电子装置
CN112905036A (zh) 触摸传感器、其制造方法和具有该触摸传感器的显示装置
US20240094766A1 (en) Display device and electronic device including the same
JP2024525337A (ja) 表示装置及びそれを含む電子装置
CN118019407A (zh) 显示装置
EP4255154A1 (en) Display device
CN117425375A (zh) 显示装置
CN221178329U (zh) 显示设备
CN221240703U (zh) 电子装置
CN220820976U (zh) 可折叠显示装置以及包括其的电子装置
US12050752B2 (en) Display device
US20240237491A1 (en) Display device
KR20240036765A (ko) 표시장치 및 이의 제조 방법
CN115835737A (zh) 电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication