CN221178329U - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN221178329U
CN221178329U CN202322569360.0U CN202322569360U CN221178329U CN 221178329 U CN221178329 U CN 221178329U CN 202322569360 U CN202322569360 U CN 202322569360U CN 221178329 U CN221178329 U CN 221178329U
Authority
CN
China
Prior art keywords
display
pad
layer
pixel circuit
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202322569360.0U
Other languages
English (en)
Inventor
曺荣敏
金弘岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN221178329U publication Critical patent/CN221178329U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

显示设备包括显示面板和电路板，显示面板中限定有显示区域和非显示区域，其中显示面板包括基础层、电路层、发光器件层和显示焊盘，基础层包括前表面和与前表面相对的后表面，电路层包括设置在前表面上的像素电路，其中每个像素电路包括半导体图案和导电图案，发光器件层包括连接到像素电路中的相关的像素电路的发光器件，显示焊盘连接到相关的像素电路并且与显示区域重叠地暴露于后表面，电路板与显示区域重叠地设置在后表面上并且包括连接到显示焊盘的衬底焊盘。显示焊盘中的彼此相邻的第一显示焊盘和第二显示焊盘以基本上彼此相同的重叠面积与半导体图案中的相关的半导体图案和导电图案中的相关的导电图案重叠。

Description

显示设备
相关申请的交叉引用
本申请要求于2022年9月27日提交的第10-2022-0122077号韩国专利申请的优先权及由其产生的所有权益，所述韩国专利申请的内容通过引用以其整体并入。
技术领域
本文中描述的本公开的实施方式涉及显示设备，并且更具体地，涉及包括接合到显示面板的后表面的电路板的显示设备。
背景技术
已经开发了诸如智能电话、平板个人计算机(PC)、笔记本计算机、用于车辆的导航系统和智能电视的电子设备。电子设备通常包括显示设备以提供信息。
为了提高显示设备的可视性和美观性，已经积极地开发了具有减小的边框区域的小边框显示设备。
实用新型内容
本公开的实施方式提供了具有减小的边框区域的显示设备。
根据实施方式，显示设备包括显示面板和电路板，显示面板中限定有显示区域和非显示区域，其中显示面板包括基础层、电路层、发光器件层和显示焊盘，基础层包括前表面和与前表面相对的后表面，电路层包括设置在前表面上的像素电路，其中每个像素电路包括半导体图案和导电图案，发光器件层包括连接到像素电路中的相关的像素电路的发光器件，显示焊盘连接到相关的像素电路并且与显示区域重叠地暴露于后表面，电路板与显示区域重叠地设置在后表面上并且包括连接到显示焊盘的衬底焊盘。在这样的实施方式中，显示焊盘中的彼此相邻的第一显示焊盘和第二显示焊盘以基本上彼此相同的重叠面积与半导体图案中的相关的半导体图案和导电图案中的相关的导电图案重叠。
在实施方式中，第一显示焊盘在其中与像素电路重叠的区域可以与第二显示焊盘在其中与像素电路重叠的区域对称。
在实施方式中，第一显示焊盘的一部分可以与像素电路中的第一像素电路的一部分重叠，并且第二显示焊盘的一部分可以与第一像素电路的另一部分重叠。
在实施方式中，第一显示焊盘的另一部分可以与像素电路中的第二像素电路的一部分重叠，并且第二显示焊盘的另一部分可以与像素电路中的第三像素电路的一部分重叠。
在实施方式中，连接到第一像素电路的发光器件可以发射第一颜色光，连接到第二像素电路的发光器件可以发射与第一颜色光不同的第二颜色光，并且连接到第三像素电路的发光器件可以发射第二颜色光。
在实施方式中，第一显示焊盘和第二显示焊盘可以在第一方向上延伸，并且可以在与第一方向交叉的第二方向上彼此间隔开，第一显示焊盘可以与像素电路中的在第一方向上彼此间隔开的第一像素电路和第二像素电路重叠，并且第二显示焊盘可以与像素电路中的在第二方向上与第一像素电路间隔开的第三像素电路和在第二方向上与第二像素电路间隔开且在第一方向上与第三像素电路间隔开的第四像素电路重叠。
在实施方式中，连接到第一像素电路的发光器件和连接到第四像素电路的发光器件可以发射第一颜色光，并且连接到第二像素电路的发光器件和连接到第三像素电路的发光器件可以发射与第一颜色光不同的第二颜色光。
在实施方式中，第一显示焊盘和第二显示焊盘可以限定焊盘组，焊盘组可以设置成多个，并且多个焊盘组可以在一个方向上彼此间隔开。
在实施方式中，第一显示焊盘和第二显示焊盘可以具有彼此相同的面积。
在实施方式中，第一显示焊盘和第二显示焊盘可以具有彼此相同的形状。
在实施方式中，电路层可以包括多个绝缘层，并且半导体图案和导电图案可以插置在多个绝缘层之间。
在实施方式中，显示设备还可以包括插置在显示面板和电路板之间的下膜，并且电路板的一部分可以设置在下膜的后表面上。
在实施方式中，显示焊盘和衬底焊盘可以通过各向异性导电膜彼此连接。
在实施方式中，显示设备还可以包括输入传感器，输入传感器直接设置在显示面板上并且包括至少一个导电层和至少一个感测绝缘层。
在实施方式中，显示设备还可以包括设置在输入传感器上的抗反射层。
在实施方式中，显示设备还可以包括设置在抗反射层上的窗，并且窗可以包括基础衬底和设置在基础衬底的底表面上并且与非显示区域重叠的边框图案。
根据实施方式，显示设备包括：基础层，包括前表面和与前表面相对的后表面，前表面上限定有显示区域和非显示区域；像素，设置在前表面上，像素包括像素电路和发光器件，像素电路包括半导体图案和导电图案，发光器件连接到像素电路；显示焊盘，连接到像素电路并且与显示区域重叠地暴露于后表面；以及电路板，与显示区域重叠地面对后表面并且包括衬底焊盘。在这样的实施方式中，显示焊盘设置成多个，衬底焊盘中的每个连接到多个显示焊盘中的相关的显示焊盘，并且多个显示焊盘中的彼此相邻的第一显示焊盘和第二显示焊盘以基本上彼此相同的重叠面积与像素电路重叠。
在实施方式中，像素电路可以包括至少一个晶体管，至少一个晶体管各自包括由半导体图案的一部分限定的有源图案和与有源图案重叠的栅极，并且至少一个晶体管可以连接到发光器件。
在实施方式中，显示设备还可以包括连接到像素并且由导电图案的一部分限定的信号线，并且信号线可以包括扫描线、数据线、发光线、控制线和电力线。
在实施方式中，第一显示焊盘在其中与像素电路重叠的区域可以与第二显示焊盘在其中与像素电路重叠的区域对称。
附图说明
通过参考附图详细描述本公开的实施方式，本公开的上述和其它特征将变得显而易见，在附图中：
图1是根据本公开的实施方式的电子设备的立体图；
图2是根据本公开的实施方式的电子设备的分解立体图；
图3是根据本公开的实施方式的电子设备的显示设备沿着图2中所示的线I-I’截取的剖视图；
图4是根据本公开的实施方式的显示模块的剖视图；
图5A是根据本公开的实施方式的显示面板的平面图；
图5B是图5A的显示区域的放大平面图；
图6是根据本公开的实施方式的显示模块的剖视图；
图7A是根据本公开的实施方式的像素电路的平面图；
图7B是示出根据本公开的实施方式的像素电路与焊盘之间的布置关系的平面图；
图8是示出根据本公开的实施方式的像素电路与焊盘之间的布置关系的平面图；以及
图9是示出根据本公开的实施方式的像素电路与焊盘之间的布置关系的平面图。
具体实施方式
以下将参考附图更全面地描述本申请，在附图中示出了各种实施方式。然而，本申请可以以许多不同的形式来体现，并且不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式使得本公开将是彻底的和完整的，并且将向本领域的技术人员完全传达本申请的范围。
在本说明书中，第一组件(或区域、层、部分(part)、部分(portion)等)在第二组件“上”、“与”第二组件“连接”或“联接到”第二组件的表述意指第一组件直接在第二组件上、直接与第二组件连接或者直接联接到第二组件，或者意指第三组件设置在第一组件和第二组件之间。
相同的附图标记表示相同的组件。此外，在附图中，可以夸大组件的厚度、比例和尺寸以有效地描述技术特征。
尽管术语“第一”、“第二”等可以用于描述各种组件，但不应将这些组件解释为受这些术语限制。这些术语仅用于将一个组件与另一个组件区分开。例如，在不背离本公开的范围和精神的情况下，第一组件可以被称为第二组件，并且类似地，第二组件可以被称为第一组件。
本文中使用的术语仅用于描述特定实施方式的目的，而不是旨在进行限制。如本文中所使用的，“一个”、“一种”、“所述”和“至少一种”不表示对数量的限制，并且旨在包括单数和复数两者，除非上下文另外清楚地指示。例如，“一个元件”具有与“至少一个元件”相同的含义，除非上下文另外清楚地指出。“至少一个”不应被解释为限制“一个”或“一种”。“或”意指“和/或”。如本文中所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何和所有组合。
此外，术语“之下”、“下方”、“上”、“上方”等用来描述附图中所示的组件的相关性。基于附图中所示的方向来描述概念上相关的术语。
应当理解，术语“包括(include)”、“包括(comprise)”、“具有(have)”等指定在说明书中描述的特征、数量、步骤、操作、元件或组件或其组合的存在，而不排除一个或更多个其它特征、数量、步骤、操作、元件或组件或其组合的存在或添加的可能性。
如本文中所使用的，“约”或“近似”包括所陈述的值并且意指在本领域普通技术人员考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)而确定的特定值的可接受偏差范围内。例如，“约”可以意指在所陈述的值的一个或更多个标准偏差内，或在所陈述的值的±30％、±20％、±10％或±5％内。
除非另有定义，否则本说明书中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的相同的含义。此外，术语(诸如，在常用词典中定义的术语)应被解释为具有与相关技术的上下文中的含义一致的含义，并且除非在本文中明确定义，否则不应被解释为理想的或过于形式化的含义。
本文中参考作为理想化实施方式的示意性图示的截面图示来描述实施方式。这样，由例如制造技术和/或公差导致的与图示的形状的偏差将是预期到的。因此，本文中描述的实施方式不应被解释为限于本文中所示的区域的特定形状，而应包括由例如制造导致的形状偏差。例如，示出或描述为平坦的区域通常可以具有粗糙和/或非线型特征。此外，所示的尖角可以是圆化的。因此，图中所示的区域在本质上是示意性的，并且它们的形状不旨在示出区域的精确形状，并且不旨在限制当前权利要求的范围。
在下文中，将参考附图描述本公开的实施方式。
图1是根据本公开的实施方式的电子设备的立体图。图2是根据本公开的实施方式的电子设备的分解立体图。图3是根据本公开的实施方式的电子设备的显示设备沿着图2中所示的线I-I’截取的剖视图。
参考图1和图2，根据本公开的实施方式的电子设备ED可以包括在由第一方向DR1和与第一方向DR1交叉的第二方向DR2限定的平面上的显示表面DS。电子设备ED可以通过显示表面DS向用户提供图像IM。
显示表面DS可以包括显示区域DA和在显示区域DA周围的非显示区域NDA。显示区域DA可以显示图像IM，并且非显示区域NDA可以不显示图像IM。非显示区域NDA可以围绕显示区域DA。然而，本公开不限于此。在可替代的实施方式中，例如，显示区域DA和非显示区域NDA可以进行各种修改。
在下文中，基本上垂直于由第一方向DR1和第二方向DR2限定的平面的方向被定义为第三方向DR3。第三方向DR3可以是电子设备ED的厚度方向。第三方向DR3可以用作用于区分构件的前表面和后表面的基础。在本公开中，措辞“在平面图中”可以指当在第三方向DR3上观察时的状态。
根据实施方式，电子设备ED可以是要绕折叠轴折叠的可折叠电子设备。折叠轴可以平行于第一方向DR1或第二方向DR2，并且显示区域DA的一部分中可以限定有折叠区域。电子设备ED可以处于其中显示区域DA被折叠成彼此面对的内折叠状态，或者处于其中显示区域DA被折叠成彼此相对的外折叠状态。
电子设备ED可以包括显示设备DD、电子模块EM、供电模块PSM和壳体HM。图2示意性地示出了电子设备ED的实施方式，并且电子设备ED还可以包括用于控制显示设备DD的操作(例如，折叠或卷曲)的机构结构。
显示设备DD生成图像并检测外部输入。显示设备DD包括窗WM、上构件UM、显示模块DM、下构件LM、电路板FCB和驱动芯片DIC。上构件UM包括设置在显示模块DM上方的构件，并且下构件LM包括设置在显示模块DM下方的构件。
窗WM提供电子设备ED的前表面。窗WM包括透射区域TA和边框区域BA。图1中所示的显示表面DS的显示区域DA和非显示区域NDA由透射区域TA和边框区域BA限定。透射区域TA是图像穿过的区域，并且边框区域BA是用于覆盖设置在窗WM下方的结构/构件的区域。透射区域TA具有比边框区域BA高的透光率。
显示模块DM可以包括显示面板DP。尽管图2仅示出了显示模块DM的堆叠结构的显示面板DP，但是显示模块DM可以基本上不仅包括显示面板DP，还包括设置在显示面板DP上方的多个组件。稍后将描述显示模块DM的堆叠结构的细节。
显示面板DP可以是有机发光显示面板、无机发光显示面板、有机-无机发光显示面板、量子点显示面板、微米发光二极管(LED)显示面板和纳米LED显示面板中的任一种。显示面板DP可以包括其上提供图像的前表面DP-U和与前表面DP-U相对的后表面DP-B。显示面板DP中限定有分别与图1中所示的显示区域DA和非显示区域NDA对应的显示区域DA和非显示区域NDA。在本公开中，措辞“区域/部分与另一区域/部分对应”是指所述区域/部分与所述另一区域/部分重叠“，而不是指所述区域/部分具有与所述另一区域/部分的面积相同的面积。
根据本公开的实施方式，显示面板DP的显示焊盘区域D-PA与显示区域DA重叠地设置在后表面DP-B的一侧处。显示焊盘D-PD可以设置在显示焊盘区域D-PA中。显示焊盘区域D-PA可以是电接合到稍后将描述的电路板FCB的部分。
上构件UM可以包括保护膜或光学膜。光学膜可以包括偏振器和延迟器以减少外部光的反射。下构件LM可以包括用于保护显示面板DP的保护膜和用于支承显示面板DP的支承构件，或者包括数字化器。
电路板FCB设置在显示面板DP下方。电路板FCB可以接合到显示面板DP的后表面DP-B，并且可以将显示面板DP电连接到未示出的主电路板。电路板FCB包括至少一个绝缘层和至少一个导电层。导电层可以包括多个信号线。电路板FCB可以包括接合到显示焊盘区域D-PA的衬底焊盘区域F-PA。分别接合到显示焊盘D-PD的衬底焊盘F-PD可以设置在衬底焊盘区域F-PA中。根据本公开的实施方式，衬底焊盘F-PD和显示焊盘D-PD可以与显示区域DA重叠地接合到后表面DP-B。
驱动芯片DIC可以安装在电路板FCB上。驱动芯片DIC可以包括用于驱动显示面板DP的像素的驱动电路，例如数据驱动电路。尽管图2示出了具有其中驱动芯片DIC安装在电路板FCB上的结构的实施方式，但是本公开不限于此。在可替代的实施方式中，例如，驱动芯片DIC可以安装在显示面板DP或主电路板上。
电子模块EM可以包括控制模块、无线通信模块、图像输入模块、声音输入模块、声音输出模块、存储器或外部接口模块。电子模块EM可以包括主电路板，并且模块可以安装在主电路板上或者可以通过柔性电路板电连接到主电路板。电子模块EM电连接到供电模块PSM。
尽管没有单独示出，但是电子设备ED还可以包括电子光学模块。电子光学模块可以是输出或接收光学信号的电子元件。电子光学模块可以包括相机模块和/或接近传感器。相机模块可以通过显示面板DP的部分区域拍摄外部图像。
壳体HM具体地联接到窗WM以接收包括在电子设备ED中的其它组件。尽管图2示出了壳体HM具有一体形状的实施方式，但是本公开不限于此。可替代地，壳体HM可以包括彼此联接的多个部分(例如，侧边缘部分和底部部分)。
图3另外示出了图2中未示出的粘合层AL1至AL4。
参考图3，在实施方式中，窗WM可以包括基础衬底BS和设置在基础衬底BS的底表面上的边框图案BM。基础衬底BS可以包括合成树脂膜或玻璃衬底。基础衬底BS可以具有多层结构。基础衬底BS可以包括薄膜玻璃衬底、设置在薄膜玻璃衬底上的保护膜以及将薄膜玻璃衬底连接或附接到保护膜的粘合层。
用作有颜色的光阻挡膜的边框图案BM可以通过涂覆方案形成。边框图案BM可以包括基础材料和与基础材料混合的染料或颜料。边框图案BM可以与非显示区域NDA重叠，并且限定图2中所示的窗WM的边框区域BA。边框图案BM可以设置在基础衬底BS的底表面上。在基础衬底BS具有多层结构的实施方式中，边框图案BM可以插置在由多个层限定的界面之间。在实施方式中，例如，边框图案BM可以插置在薄膜玻璃衬底和保护膜之间。尽管未单独示出，但是窗WM还可以包括在基础衬底BS的顶表面上的选自硬涂层、抗指纹层和抗反射层中的至少一种。
上构件UM可以包括吸收施加到显示设备DD的前表面的外部冲击的上膜。上膜可以包括合成树脂膜。合成树脂膜可以包括聚酰亚胺、聚碳酸酯、聚酰胺、三乙酰基纤维素、聚甲基丙烯酸甲酯或聚对苯二甲酸乙二醇酯。
根据本公开的实施方式，显示模块DM可以包括用作抗反射构件并且代替偏振膜使用的滤色器。因此，可以减小对显示设备DD的前表面的冲击强度。上膜可以通过应用滤色器来补偿减小的冲击强度。
窗WM和上构件UM可以通过第一粘合层AL1彼此联接。第一粘合层AL1可以是压敏粘合膜(PSA)或光学透明粘合构件(OCA)。以下描述的粘合层也可以包括与第一粘合层AL1相同的粘合材料。
上构件UM和显示模块DM可以通过第二粘合层AL2彼此联接。第二粘合层AL2可以设置在显示面板DP(参见图2)的前表面DP-U上。显示模块DM和下构件LM可以通过第三粘合层AL3彼此联接。第三粘合层AL3可以设置在显示面板DP(参见图2)的后表面DP-B上。
下构件LM可以包括下膜PF和覆盖面板CP。下膜PF可以保护显示模块DM的下部分。下膜PF可以包括柔性合成树脂膜。在实施方式中，例如，下膜PF可以包括但不限于聚对苯二甲酸乙二醇酯或聚酰亚胺。
下膜PF可以与用于将显示面板DP(参见图2)接合到电路板FCB的接合区域BDA间隔开。因此，下膜PF可以具有比显示模块DM的面积小的面积。在实施方式中，例如，下膜PF可以仅与显示区域DA重叠。然而，本公开不限于此，并且可替代地，下膜PF可以具有与显示模块DM基本上相同的面积。在这样的实施方式中，下膜PF可以设置有用于暴露显示面板DP的后表面DP-B的开口区域，所述开口区域与接合区域BDA重叠。
下膜PF和覆盖面板CP可以通过第四粘合层AL4彼此接合。覆盖面板CP可以增加对由外部压力产生的压缩力的抵抗性。因此，覆盖面板CP可以用于防止显示面板DP的变形。覆盖面板CP可以包括柔性塑料材料，诸如聚酰亚胺或聚对苯二甲酸乙二醇酯。此外，覆盖面板CP可以是具有低透光率的有色膜。覆盖面板CP可以吸收从外部入射的光。在实施方式中，例如，覆盖面板CP可以是黑色合成树脂膜。当从窗WM的上部分观察显示设备DD时，布置在覆盖面板CP的下部分上的组件可以不被用户观察到。
在实施方式中，电路板FCB的一侧可以在接合区域BDA中与显示面板DP(参考图2)的后表面DP-B接触，并且电路板FCB的相对侧可以面对覆盖面板CP。在这样的实施方式中，当在第二方向DR2上观察时，电路板FCB的一侧和相对侧之间的部分被弯曲以覆盖下构件LM的侧表面。
驱动芯片DIC可以设置在电路板FCB的相对侧上，以面对覆盖面板CP。根据实施方式，覆盖面板CP中可以限定有凹槽部分，以将驱动芯片DIC的至少一部分插入其中。凹槽部分可以允许由驱动芯片DIC的厚度形成的屈曲部分插入其中。
覆盖面板CP下方可以设置有支承板。支承板可以包括具有高强度的金属材料。支承板可以包括增强纤维复合材料。支承板可以包括设置在基体部分内部的增强纤维。增强纤维可以是碳纤维或玻璃纤维。基体部分可以包括聚合物树脂。基体部分可以包括热塑性树脂。在实施方式中，例如，基体部分可以包括基于聚酰胺的树脂或基于聚丙烯的树脂。在实施方式中，例如，增强纤维复合材料可以是碳纤维增强塑料(CFRP)或玻璃纤维增强塑料(GFRP)。
图4是根据本公开的实施方式的显示模块的剖视图。图5A是根据本公开的实施方式的显示面板的平面图。图5B是图5A的显示区域的放大平面图。图6是根据本公开的实施方式的显示模块的剖视图。
参考图4，显示模块DM的实施方式可以包括显示面板DP、输入传感器ISP和抗反射层ARL。显示面板DP可以包括基础层110、电路层120、发光器件层130和封装层140。
基础层110可以提供用于设置或支承电路层120的基础表面。基础层110可以包括前表面(即，基础表面)和与前表面相对的后表面，基础层110的前表面上限定有分别与图2中的显示区域DA和非显示区域NDA对应的显示区域和非显示区域。基础层110可以是允许弯曲、折叠或卷曲的柔性衬底。基础层110可以是玻璃衬底、金属衬底或聚合物衬底。然而，本公开的实施方式不限于此，并且可替代地，基础层110可以是无机层、有机层或复合材料层。
基础层110可以具有多层结构。在实施方式中，例如，基础层110可以包括第一合成树脂层、第二合成树脂层以及设置在第一合成树脂层和第二合成树脂层之间的无机层。第一合成树脂层和第二合成树脂层中的每个可以包括基于聚酰亚胺的树脂，但是不特别限于此。参考图2描述的显示焊盘D-PD可以从设置在最低侧处的第一合成树脂层暴露于外部。
电路层120可以设置在基础层110上。电路层120可以包括绝缘层、半导体图案和导电图案。导电图案中的一些可以限定“信号线”。根据本公开的实施方式，信号线可以包括将参考图5A描述的多个扫描线SL1至SLm、多个数据线DL1至DLn、多个发光线EL1至ELm、第一控制线CSL1和第二控制线CSL2以及电力线PL。
显示焊盘D-PD可以连接到包括在电路层120中的半导体图案和导电图案中的任何一个。
发光器件层130可以设置在电路层120上。发光器件层130可以包括发光器件。在实施方式中，例如，发光器件可以包括有机发光材料、无机发光材料、有机-无机发光材料、量子点、量子棒、微米LED或纳米LED。
封装层140可以设置在发光器件层130上。封装层140可以保护发光器件层130不受诸如湿气、氧气和灰尘颗粒的异物的影响。封装层140可以包括至少一个无机层。封装层140可以包括无机层/有机层/无机层的堆叠结构。
输入传感器ISP可以直接设置或形成在显示面板DP上。输入传感器ISP可以以电容方式检测用户输入。在实施方式中，显示面板DP和输入传感器ISP可以通过连续工艺或一个接一个的工艺来形成。这里，措辞“直接设置”可以指没有第三组件插置在输入传感器ISP和显示面板DP之间。换句话说，输入传感器ISP和显示面板DP之间可以不插置单独的粘合层。
抗反射层ARL可以直接设置在输入传感器ISP上。抗反射层ARL可以减小从显示设备DD外部向抗反射层ARL入射的外部光的反射。抗反射层ARL可以包括滤色器。滤色器可以具有特定的阵列。在实施方式中，例如，可以基于包括在显示面板DP中的像素的发光颜色来布置滤色器。此外，抗反射层ARL还可以包括与滤色器相邻的黑矩阵。根据本公开的实施方式，抗反射层ARL可以用偏振膜代替。偏振膜可以通过粘合层联接到输入传感器ISP。
参考图5A，显示面板DP可以包括显示区域DA和在显示区域DA周围的非显示区域NDA。显示区域DA中可以设置有多个像素PX。像素PX可以被定义为包括像素电路PC(参见图6)和发光器件LD(参见图6)。扫描驱动器SDV、数据驱动器和发光驱动器EDV可以设置在非显示区域NDA中。数据驱动器可以是构成图3所示的驱动芯片DIC的部分电路。
显示面板DP可以包括多个像素PX、多个扫描线SL1至SLm、多个数据线DL1至DLn、多个发光线EL1至ELm、第一控制线CSL1和第二控制线CSL2以及电力线PL。m和n是大于0的自然数。像素PX可以连接到扫描线SL1至SLm、数据线DL1至DLn以及发光线EL1至ELm。多个扫描线SL1至SLm、多个数据线DL1至DLn、多个发光线EL1至ELm、第一控制线CSL1和第二控制线CSL2以及电力线PL可以被定义为“信号线”。
扫描线SL1至SLm可以在第二方向DR2上延伸以连接到扫描驱动器SDV。发光线EL1至ELm可以在第一方向DR1上延伸以连接到发光驱动器EDV。
电力线PL可以包括在第二方向DR2上延伸的部分和在第一方向DR1上延伸的部分。电力线PL的在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分可以彼此设置在不同的层中。电力线PL可以向像素PX提供第一电压。
数据线DL1至DLn在第二方向DR2上延伸，并且数据线DL1至DLn中的每个的端部分设置在显示焊盘区域D-PA中。数据线DL1至DLn可以电连接到驱动芯片DIC。第一控制线CSL1连接到扫描驱动器SDV，并且第一控制线CSL1的一端设置在显示焊盘区域D-PA中。第二控制线CSL2连接到发光驱动器EDV，并且第二控制线CSL2的一端设置在显示焊盘区域D-PA中。
根据本公开的实施方式，扫描线SL1至SLm、数据线DL1至DLn、发光线EL1至ELm、第一控制线CSL1和第二控制线CSL2以及电力线PL可以由包括在针对图4描述的电路层120中的“导电图案”来限定。扫描线SL1至SLm、数据线DL1至DLn、发光线EL1至ELm、第一控制线CSL1和第二控制线CSL2以及电力线PL中的至少一个可以由包括在电路层120(参见图4)中的绝缘层绝缘，并且可以设置在相互不同的层中。
数据线DL1至DLn、发光线EL1至ELm、第一控制线CSL1和第二控制线CSL2以及电力线PL可以连接到相关的显示焊盘D-PD。数据线DL1至DLn、发光线EL1至ELm、第一控制线CSL1和第二控制线CSL2以及电力线PL可以通过包括在电路层120(参见图4)中的导电层连接到设置在显示面板DP的后表面DP-B上的显示焊盘D-PD。
图5B示出了设置在显示面板DP的显示区域DA中的像素区域PXA1、PXA2和PXA3。像素区域PXA1、PXA2和PXA3中的每个可以被定义为用于提供从像素PX(参见图5A)产生的光的区域。
根据实施方式，显示区域DA可以包括用于提供呈彼此不同颜色的光的像素区域PXA1、PXA2和PXA3。为了便于说明，图5B示出了多个像素行中的第一像素行PXL1至第六像素行PXL6。一个像素行可以被定义为一行包括在第一方向DR1上布置的像素区域的像素PX(参见图5A)，并且第一像素行PXL1至第六像素行PXL6可以在第二方向DR2上彼此间隔开。
提供第一颜色光的第一像素区域PXA1和提供与第一颜色光不同的第二颜色光的第二像素区域PXA2可以在奇数编号的像素行PXL1、PXL3和PXL5中交替地设置在第一方向DR1上。第一颜色光可以是红色光，并且第二颜色光可以是蓝色光。第一像素行PXL1中的第一像素区域PXA1和第二像素区域PXA2的交替布置形式可以与第五像素行PXL5中的第一像素区域PXA1和第二像素区域PXA2的交替布置形式相同。
第三像素行PXL3中的第一像素区域PXA1可以在第二方向DR2上与第一像素行PXL1中的第二像素区域PXA2间隔开，并且可以在第一方向DR1和第二方向DR2的倾斜方向上与第一像素行PXL1中的第一像素区域PXA1间隔开。
用于提供与第一颜色光和第二颜色光不同的第三颜色光的第三像素区域PXA3可以在偶数编号的像素行PXL2、PXL4和PXL6中在第一方向DR1上彼此间隔开。
参考图6，根据本公开的实施方式的用于驱动发光器件LD的像素电路PC可以包括多个晶体管和上述导电图案。尽管图6示出了包括在像素电路PC中的硅晶体管S-TFT和氧化物晶体管O-TFT，但是这仅仅是为了说明的目的而提供的，像素电路PC可以包括硅晶体管S-TFT和氧化物晶体管O-TFT中的仅一种。
在实施方式中，基础层110可以呈单层的形式。基础层110可以包括诸如聚酰亚胺的合成树脂。基础层110可以通过在载体衬底上涂覆合成树脂层来形成。当通过执行后续工艺完成显示模块DM时，可以去除载体衬底。此外，在图6中，在基础层110下方另外示出了与第三粘合层AL3联接的下膜PF。在去除了载体衬底之后，可以将下膜PF附接到基础层110的下表面。在这种情况下，图2中描述的显示焊盘D-PD可以从基础层110暴露于外部。然而，本公开不限于此，并且基础层110可以设置成多个层。在可替代的实施方式中，例如，第一合成树脂层、第二合成树脂层以及设置在第一合成树脂层和第二合成树脂层之间的无机层可以包括在基础层110中。图2中描述的显示焊盘D-PD可以从设置在最低侧处的第一合成树脂层暴露于外部。
阻挡层10br可以设置在基础层110上。阻挡层10br防止异物从外部进入。阻挡层10br可以包括至少一个无机层。阻挡层10br可以包括硅氧化物层和硅氮化物层。硅氧化物层和硅氮化物层可以包括多个硅氧化物层和多个硅氮化物层。硅氧化物层和硅氮化物层可以交替地彼此堆叠。
第一屏蔽电极BMLa可以设置在阻挡层10br上。第一屏蔽电极BMLa可以包括金属。第一屏蔽电极BMLa可以包括代表高耐热性特征的钼(Mo)、含钼的合金、钛(Ti)或含钛的合金。第一屏蔽电极BMLa可以接收偏置电压。第一屏蔽电极BMLa可以接收第一电力电压。第一屏蔽电极BMLa可以防止由于极化现象引起的电势影响硅晶体管S-TFT。第一屏蔽电极BMLa可以阻挡外部光到达硅晶体管S-TFT。根据本公开的实施方式，第一屏蔽电极BMLa可以是与线隔绝的另一电极或浮置电极。
缓冲层10bf可以设置在阻挡层10br上，以覆盖第一屏蔽电极BMLa。缓冲层10bf可以防止金属原子或杂质从基础层110扩散到上部的第一半导体图案SC1。缓冲层10bf可以包括至少一个无机层。缓冲层10bf可以包括硅氧化物层和硅氮化物层。
第一半导体图案SC1可以设置在缓冲层10bf上。第一半导体图案SC1可以包括硅半导体。在实施方式中，例如，硅半导体可以包括非晶硅或多晶硅。在实施方式中，例如，第一半导体图案SC1可以包括低温多晶硅。
第一半导体图案SC1的电性质可以根据第一半导体图案SC1是否被掺杂而不同。第一半导体图案SC1可以包括具有高电导率的第一区域和具有低电导率的第二区域。第一区域可以掺杂有N型掺杂剂或P型掺杂剂。P型晶体管可以包括掺杂有P型掺杂剂的掺杂区域，并且N型晶体管可以包括掺杂有N型掺杂剂的掺杂区域。第二区域可以是非掺杂区域或以比第一区域低的浓度掺杂的区域。
第一区域的电导率可以大于第二区域的电导率，并且第一区域可以基本上用作电极或信号线。第二区域可以基本上对应于晶体管的沟道区域(或有源区域)。换句话说，第一半导体图案SC1的一部分可以是晶体管的沟道，第一半导体图案SC1的另一部分可以是晶体管的源极或漏极，并且第一半导体图案SC1的又一部分可以是连接电极或连接信号线。
硅晶体管S-TFT的源极区域SE1、沟道区域AC1(或有源区域)和漏极区域DE1可以由第一半导体图案SC1形成。当观察剖视图时，源极区域SE1和漏极区域DE1可以在相反方向上从沟道区域AC1延伸。
第一绝缘层10可以设置在缓冲层10bf上。第一绝缘层10可以覆盖第一半导体图案SC1。第一绝缘层10可以是无机层。第一绝缘层10可以是单层硅氧化物层。稍后将描述的电路层120的无机层以及第一绝缘层10可以具有单层结构或多层结构，并且可以包括选自上述材料中的至少一种，但是本公开不限于此。
硅晶体管S-TFT的栅极GT1设置在第一绝缘层10上。栅极GT1可以是金属图案的一部分。栅极GT1与沟道区域AC1重叠。在掺杂第一半导体图案SC1的工艺中，栅极GT1可以是掩模。存储电容器Cst的第一电极CE10设置在第一绝缘层10上。在可替代的实施方式中，第一电极CE10可以具有与栅极GT1一体的形状，或者与栅极GT1一体地形成为单个整体部分。
第二绝缘层20可以设置在第一绝缘层10上并且可以覆盖栅极GT1。尽管未示出，但是第二绝缘层20上可以设置有与栅极GT1重叠的上电极。与第一电极CE10重叠的第二电极CE20可以设置在第二绝缘层20上。
第二屏蔽电极BMLb设置在第二绝缘层20上。第二屏蔽电极BMLb可以设置成与氧化物晶体管O-TFT的下部分对应。根据本公开的可替代的实施方式，可以省略第二屏蔽电极BMLb。根据本公开的实施方式，第一屏蔽电极BMLa可以延伸到氧化物晶体管O-TFT的下部分以代替第二屏蔽电极BMLb。
第三绝缘层30可以设置在第二绝缘层20上。第二半导体图案SC2可以设置在第三绝缘层30上。第二半导体图案SC2可以包括氧化物晶体管O-TFT的沟道区域AC2。第二半导体图案SC2可以包括氧化物半导体。第二半导体图案SC2可以包括透明导电氧化物(TCO)、诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化锌(ZnO)或氧化铟(In2O3)。
氧化物半导体可以包括根据透明导电氧化物是否被还原而划分的多个区域。其中透明导电氧化物被还原的区域(下文中称为还原区域)具有比其中透明导电氧化物未被还原的区域(下文中称为非还原区域)大的电导率。还原区域基本上用作晶体管的源极/漏极或信号线。非还原区域基本上对应于晶体管的半导体区域(或沟道)。换句话说，第二半导体图案SC2的部分区域可以是晶体管的半导体区域，第二半导体图案SC2的另一部分区域可以是晶体管的源极区域/漏极区域，并且第二半导体图案SC2的又一部分区域可以是用于传输信号的区域。
第四绝缘层40可以设置在第三绝缘层30上。在实施方式中，如图6中所示，第四绝缘层40可以是与氧化物晶体管O-TFT的栅极GT2重叠的绝缘图案，并且暴露氧化物晶体管O-TFT的源极区域SE2和漏极区域DE2。根据本公开的实施方式，第四绝缘层40可以公共地与多个像素PX(参见图5A)重叠以覆盖第二半导体图案SC2。
氧化物晶体管O-TFT的栅极GT2设置在第四绝缘层40上。氧化物晶体管O-TFT的栅极GT2可以是金属图案的一部分。氧化物晶体管O-TFT的栅极GT2与沟道区域AC2重叠。
第五绝缘层50可以设置在第四绝缘层40上，并且第五绝缘层50可以覆盖栅极GT2。第一绝缘层10至第五绝缘层50中的每个可以是无机层。
第一连接电极CNE1可以设置在第五绝缘层50上。第一连接电极CNE1可以通过限定成穿过或形成为穿过第一绝缘层10、第二绝缘层20、第三绝缘层30、第四绝缘层40和第五绝缘层50的接触孔连接到硅晶体管S-TFT的漏极区域DE1。
第六绝缘层60可以设置在第五绝缘层50上。第二连接电极CNE2可以设置在第六绝缘层60上。第二连接电极CNE2可以通过限定成穿过或形成为穿过第六绝缘层60的接触孔连接到第一连接电极CNE1。数据线DL可以设置在第六绝缘层60上。第七绝缘层70可以设置在第六绝缘层60上以覆盖第二连接电极CNE2和数据线DL。第六绝缘层60和第七绝缘层70中的每个可以是有机层。
在本说明书中，像素电路PC中的每个可以被定义为包括“半导体图案”和“导电图案”。“导电图案”可以包括扫描线SL1至SLm、数据线DL1至DLn、发光线EL1至ELm、第一控制线CSL1和第二控制线CSL2以及电力线PL，并且可以包括第一连接电极CNE1、第二连接电极CNE2、第一屏蔽电极BMLa和第二屏蔽电极BMLb以及存储电容器Cst的第一电极CE10和第二电极CE20。
“半导体图案”可以包括硅晶体管S-TFT中所包括的栅极GT1、源极区域SE1、沟道区域AC1和漏极区域DE1以及氧化物晶体管O-TFT中所包括的栅极GT2、源极区域SE2、沟道区域AC2和漏极区域DE2。此外，“半导体图案”可以被定义为包括操作发光器件LD所必需的晶体管中的每个中所包括的栅极、源极区域、沟道区域和漏极区域。
发光器件LD可以包括阳极AE(或第一电极)、发光层EL和阴极CE(或第二电极)。发光器件LD的阳极AE可以设置在第七绝缘层70上。阳极AE可以是(半)透光电极或反射电极。像素限定层PDL可以设置在第七绝缘层70上。像素限定层PDL包括相同的材料，并且可以通过相同的工艺形成。像素限定层PDL可以具有吸收光的性质，并且例如，像素限定层PDL可以具有黑色。像素限定层PDL可以包括黑色着色剂。黑色着色剂可以包括黑色染料和黑色颜料。黑色着色剂可以包括炭黑或诸如铬的金属或其氧化物。像素限定层PDL可以对应于具有光阻挡特性的光阻挡图案。
像素限定层PDL可以覆盖阳极AE的一部分。在实施方式中，例如，像素限定层PDL中可以限定有开口部分PDL-OP，以暴露阳极AE的一部分。
尽管未示出，但是阳极AE和发光层EL之间可以设置有空穴控制层。空穴控制层可以包括空穴传输层，并且还可以包括空穴注入层。发光层EL和阴极CE之间可以插置有电子控制层。电子控制层可以包括电子传输层，并且还可以包括电子注入层。空穴控制层和电子控制层可以使用开口掩模公共地形成在显示区域DA(参见图5)中。
封装层140可以设置在发光器件层130上。封装层140可以包括依次堆叠的封装无机层141、封装有机层142和封装无机层143，但是构成封装层140的层不限于此。
封装无机层141和封装无机层143可以保护发光器件层130不受湿气和氧气的影响，并且封装有机层142可以保护发光器件层130不受诸如灰尘颗粒的异物的影响。封装无机层141和封装无机层143可以包括硅氮化物层、硅氮氧化物层、硅氧化物层、钛氧化物层或铝氧化物层。封装有机层142可以包括但不限于丙烯酸有机层。
输入传感器ISP可以直接设置在显示面板DP上。输入传感器ISP可以包括至少一个导电层和至少一个绝缘层(例如，至少一个感测绝缘层)。根据实施方式，输入传感器ISP可以包括第一感测绝缘层210、第一导电层220、第二感测绝缘层230和第二导电层240。
第一感测绝缘层210可以直接设置在显示面板DP上。第一感测绝缘层210可以是包括硅氮化物、硅氮氧化物和硅氧化物中的至少一种的无机层。第一导电层220和第二导电层240中的每个可以具有在第三方向DR3上堆叠的单层结构或多层结构。第一导电层220和第二导电层240可以包括限定网状电极的导电线。第一导电层220的导电线和第二导电层240的导电线可以彼此连接，或者可以通过限定成或形成为穿过第二感测绝缘层230的接触孔彼此连接。第一导电层220的导电线和第二导电层240的导电线之间的连接关系可以根据构成输入传感器ISP的传感器的类型来确定。
具有单层结构的第一导电层220和第二导电层240可以包括金属层或透明导电层。金属层可以包括钼(Mo)、银(Ag)、钛(Ti)、铜(Cu)、铝(Al)或其合金。透明导电层可以包括透明导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锌锡(IZTO)。此外，透明导电层可以包括导电聚合物(诸如，PEDOT)、金属纳米线或石墨烯。
具有多层结构的第一导电层220和第二导电层240可以包括金属层。金属层可以例如具有钛/铝/钛的三层结构。多层结构中的导电层可以包括至少一个金属层和至少一个透明导电层。第二感测绝缘层230可以插置在第一导电层220和第二导电层240之间。
抗反射层ARL可以直接设置在输入传感器ISP上。抗反射层ARL可以包括分隔层310、滤色器320和平坦化层330。
构成分隔层310的材料没有特别限制，只要所述材料吸收光即可。分隔层310具有具备黑颜色的层。根据实施方式，分隔层310可以包括黑色着色剂。黑色着色剂可以包括黑色染料和黑色颜料。黑色着色剂可以包括炭黑或诸如铬的金属或其氧化物。
分隔层310可以覆盖输入传感器ISP的第二导电层240。分隔层310可以防止外部光被第二导电层240反射。分隔层310中可以限定有开口部分310-OP。开口部分310-OP可以与阳极AE重叠。滤色器320可以与开口部分310-OP重叠。滤色器320可以与分隔层310接触。
平坦化层330可以覆盖分隔层310和滤色器320。平坦化层330可以包括有机材料，并且可以在平坦化层330的顶表面上提供平坦表面。根据本公开的可替代的实施方式，可以省略平坦化层330。
图7A是根据本公开的实施方式的像素电路的平面图。图7B是示出根据本公开的实施方式的像素电路与焊盘之间的布置关系的平面图。
图7A示出了当在平面图中观察时设置在第一像素行PXL1至第六像素行PXL6中的第一像素行PXL1至第四像素行PXL4中的像素PX(参见图5A)的半导体图案和导电图案的堆叠关系。图7A示出了像素限定层PDL、发光层EL、电力线PL(参见图5A)中的第一电力线PL1和第二电力线PL2以及通过开口部分PDL-OP暴露的阳极AE。
根据实施方式，当在平面图中观察时，像素PX(参见图5A)的半导体图案和导电图案的堆叠关系可以具有以特定规则相互对称的结构。根据实施方式，设置成在第一像素行PXL1的第一像素区域PXA1、第二像素行PXL2的第一第三像素区域PXA3-1和第二第三像素区域PXA3-2以及第三像素行PXL3的第二像素区域PXA2中发射光的半导体图案AD1和AD2以及导电图案CL1和CL2可以具有与设置成在第一像素行PXL1的第二像素区域PXA2、第二像素行PXL2的第一第三像素区域PXA3-1和第二第三像素区域PXA3-2以及第三像素行PXL3的第一像素区域PXA1中发射光的半导体图案AD1和AD2以及导电图案CL1和CL2对称的结构。半导体图案AD1和AD2以及导电图案CL1和CL2可以通过相应的接触孔CNT彼此连接。
在实施方式中，半导体图案AD1和AD2可以设置为一个图案，当在平面图中观察时，所述一个图案限定了如图6中的所示的包括在硅晶体管S-TFT中的栅极GT1、源极区域SE1、沟道区域AC1和漏极区域DE1以及包括在氧化物晶体管O-TFT中的栅极GT2、源极区域SE2、沟道区域AC2的至少一部分。
在实施方式中，“导电图案”可以设置为一个图案，当在平面图中观察时，所述一个图案限定了如图6中所示的扫描线SL1至SLm、数据线DL1至DLn、发光线EL1至ELm、第一控制线CSL1和第二控制线CSL2和电力线PL以及第一连接电极CNE1、第二连接电极CNE2、第一屏蔽电极BMLa和第二屏蔽电极BMLb以及存储电容器Cst的第一电极CE10和第二电极CE20的至少一部分。
图7B示出了根据本公开的实施方式的半导体图案AD1和AD2、导电图案CL1和CL2以及显示焊盘PD1-1、PD1-2、PD2-1和PD2-2之间当在平面图中观察时的布置关系。显示焊盘PD1-1、PD1-2、PD2-1和PD2-2可以在第二方向DR2上延伸，并且可以在第一方向DR1上彼此间隔开。当在平面图中观察时，显示焊盘PD1-1、PD1-2、PD2-1和PD2-2可以具有彼此相同的面积和相同的形状。根据本公开的实施方式的显示焊盘PD1-1、PD1-2、PD2-1和PD2-2可以与如参考图5A描述的显示区域DA重叠。
在实施方式中，如图7B中所示，为了便于描述，将在第一方向DR1上彼此相邻的两个焊盘设置成一个焊盘组的形式。在这样的实施方式中，第一焊盘组D-PD1可以包括第一第一显示焊盘PD1-1和第二第一显示焊盘PD1-2，并且第二焊盘组D-PD2可以包括第一第二显示焊盘PD2-1和第二第二显示焊盘PD2-2。第一焊盘组D-PD1的描述可以同样地应用于第二焊盘组D-PD2的描述。
显示焊盘PD1-1、PD1-2、PD2-1和PD2-2可以暴露于图6中所示的基础层110的后表面(即，显示面板DP(参见图5A)的后表面DP-B)，并且可以彼此一一对应地连接到图2中所示的衬底焊盘F-PD。显示焊盘PD1-1、PD1-2、PD2-1和PD2-2以及衬底焊盘F-PD可以通过在显示焊盘PD1-1、PD1-2、PD2-1和PD2-2与衬底焊盘F-PD之间插置各向异性导电膜的同时对显示面板DP(参见图5A)的后表面DP-B进行压缩工艺而彼此接合。
当在对显示焊盘PD1-1、PD1-2、PD2-1和PD2-2以及衬底焊盘F-PD进行压缩的接合工艺中使用工具杆对显示焊盘PD1-1、PD1-2、PD2-1和PD2-2以及衬底焊盘F-PD进行压缩时，如果缺少用于支承显示焊盘PD1-1、PD1-2、PD2-1和PD2-2的结构，则在没有支承的情况下按压焊盘。在这种情况下，焊盘之间的接合质量可能由于台阶差而降低。
根据本公开的实施方式，当在平面图中观察时，第一焊盘组D-PD1的第一第一显示焊盘PD1-1和第二第一显示焊盘PD1-2与相应的半导体图案AD1和AD2以及相应的导电图案CL1和CL2的重叠面积可以相同。
在这样的实施方式中，由于第一第一显示焊盘PD1-1和第二第一显示焊盘PD1-2可以以相同的面积与以特定规则布置的相关(或相应)的半导体图案AD1和AD2以及相关的导电图案CL1和CL2重叠，因此当在接合工艺中压缩焊盘时，当在平面图中观察时，第一第一显示焊盘PD1-1和第二第一显示焊盘PD1-2可以以相同的面积由半导体图案AD1和AD2以及导电图案CL1和CL2支承。
因此，当将焊盘按压在显示面板DP(参见图5A)的后表面DP-B上时，可以在相邻的焊盘PD1-1和PD1-2之间在均匀的压力下按压焊盘。因此，可以为显示设备DD(参见图3)提供提高的接合质量。将省略对包括在第二焊盘组D-PD2中的第一第二显示焊盘PD2-1和第二第二显示焊盘PD2-2的任何重复详细描述。
根据本公开的实施方式，由于针对焊盘的与像素PX(参见图5A)中包括的半导体图案AD1和AD2以及导电图案CL1和CL2重叠的区域执行接合工艺，因此在按压工艺中半导体图案AD1和AD2以及导电图案CL1和CL2可能被损坏。因此，在这样的实施方式中，在使用工具杆的压缩工艺中施加到焊盘的压力是在约1兆帕(Mpa)至约6Mpa的范围内的低压，并且可以在约1Mpa至约6Mpa的范围内的较低压力下执行按压工艺。
图8是示出根据本公开的实施方式的像素电路与焊盘之间的布置关系的平面图。图9是示出根据本公开的实施方式的像素电路与焊盘之间的布置关系的平面图。图8和图9简要地示出了当在平面图中观察时显示焊盘PD1-1、PD1-2、PD2-1和PD2-2、半导体图案AD1、AD2以及导电图案CL1和CL2之间的已经参考图7描述的重叠关系。此外，参考图7B描述的半导体图案AD1和AD2以及导电图案CL1和CL2被表达为“像素电路”。
参考图8，第一焊盘组D-PD1可以包括第一第一显示焊盘PD1-1和第二第一显示焊盘PD1-2，并且第二焊盘组D-PD2可以包括第一第二显示焊盘PD2-1和第二第二显示焊盘PD2-2。
第一第一显示焊盘PD1-1的一部分可以与提供第一颜色光的第一像素电路PCA1的一部分重叠，从而限定第一第一重叠区域OA1-1。第二第一显示焊盘PD1-2的一部分可以与第一像素电路PCA1的另一部分重叠，从而限定第一第二重叠区域OA2-1。第一第一重叠区域OA1-1和第一第二重叠区域OA2-1可以在第二方向DR2上延伸，并且可以关于跨过第一第一重叠区域OA1-1和第一第二重叠区域OA2-1之间的空间延伸的假想轴彼此对称。因此，第一第一重叠区域OA1-1和第一第二重叠区域OA2-1可以具有彼此相同的面积。
第一第一显示焊盘PD1-1的另一部分可以与第一第三像素电路PCA3-1的一部分重叠以提供第三颜色光，从而限定第二第一重叠区域OA1-2。第二第一显示焊盘PD1-2的另一部分可以与第二第三像素电路PCA3-2的一部分重叠以提供第三颜色光，从而限定第二第二重叠区域OA2-2。连接到第一第三像素电路PCA3-1的发光器件LD(参见图6)和连接到第二第三像素电路PCA3-2的发光器件LD(参见图6)可以产生彼此相同的光。因此，第二第一重叠区域OA1-2和第二第二重叠区域OA2-2可以具有彼此相同的面积。
第一第一显示焊盘PD1-1的剩余部分可以与第二像素电路PCA2的一部分重叠以提供第二颜色光，从而限定第三第一重叠区域OA1-3。第二第一显示焊盘PD1-2的剩余部分可以以第三第二重叠区域OA2-3与第二像素电路PCA2的另一部分重叠。第三第一重叠区域OA1-3和第三第二重叠区域OA2-3可以在第二方向DR2上延伸，并且可以关于跨过在第三第一重叠区域OA1-3和第三第二重叠区域OA2-3之间的空间延伸的假想轴彼此对称。因此，第三第一重叠区域OA1-3和第三第二重叠区域OA2-3可以具有彼此相同的面积。第一焊盘组D-PD1的描述可以同样地应用于第二焊盘组D-PD2的描述。
当第一第一显示焊盘PD1-1和第二第一显示焊盘PD1-2与相关的像素电路PCA1、PCA2、PCA3-1和PCA3-2重叠以具有彼此相同的重叠面积时，第一第一显示焊盘PD1-1和第二第一显示焊盘PD1-2可以在均匀的压力下被按压。因此，可以提供具有提高质量的显示设备DD(参见图3)。
参考图9，显示焊盘PD1和PD2中的每个可以在第一方向DR1上延伸，并且可以在第二方向DR2上彼此间隔开。
第一显示焊盘PD1的一部分可以与第一像素电路PCA1的一部分重叠以提供第一颜色光，从而限定第一第一重叠区域OA1-1，并且用于提供与第一颜色光不同的第二颜色光的第二像素电路PCA2的一部分可以与第一显示焊盘PD1的一部分重叠，从而限定第二第一重叠区域OA1-2。
第二显示焊盘PD2的一部分可以与第二像素电路PCA2的一部分重叠以提供第二颜色光，从而限定第一第二重叠区域OA2-1，并且与第一像素电路PCA1的一部分重叠，从而限定第二第二重叠区域OA2-2。
根据实施方式，第一第一重叠区域OA1-1可以在与第一方向DR1和第二方向DR2交叉的第一对角线方向上与第二第二重叠区域OA2-2对称。因此，第一第一重叠区域OA1-1和第二第二重叠区域OA2-2可以具有彼此相同的面积。
第二第一重叠区域OA1-2可以在与第一方向DR1和第二方向DR2交叉的第二对角线方向上与第一第二重叠区域OA2-1对称。因此，第二第一重叠区域OA1-2和第一第二重叠区域OA2-1可以具有彼此相同的面积。第二对角线方向可以垂直于第一对角线方向。
根据本公开的实施方式，当电路板在显示面板的后表面的与显示区域重叠的区域处接合到显示面板时，显示设备可以设置成具有减小的外围区域。
在这样的实施方式中，当在平面图中观察时，由于彼此相邻的焊盘以相同的重叠面积与像素电路重叠，因此在压缩焊盘的工艺中，可以为显示设备提供提高的接合质量。
本申请不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式使得本公开将是彻底和完整的，并且将向本领域的技术人员完全传达本申请的概念。
虽然已经参考本申请的实施方式具体示出和描述了本申请，但是本领域的普通技术人员将理解，在不背离由所附权利要求限定的本申请的精神或范围的情况下，可以在形式和细节上在其中进行各种改变。

Claims (20)

1.显示设备，其特征在于，所述显示设备包括：
显示面板，所述显示面板中限定有显示区域和非显示区域，其中所述显示面板包括基础层、电路层、发光器件层和显示焊盘，所述基础层包括前表面和与所述前表面相对的后表面，所述电路层包括设置在所述前表面上的像素电路，其中每个所述像素电路包括半导体图案和导电图案，所述发光器件层包括连接到所述像素电路中的相关的像素电路的发光器件，所述显示焊盘连接到所述相关的像素电路并且与所述显示区域重叠地暴露于所述后表面；以及
电路板，与所述显示区域重叠地设置在所述后表面上，并且包括连接到所述显示焊盘的衬底焊盘，
其中，所述显示焊盘中的彼此相邻的第一显示焊盘和第二显示焊盘以彼此相同的重叠面积与所述半导体图案中的相关的半导体图案和所述导电图案中的相关的导电图案重叠。
2.根据权利要求1所述的显示设备，其特征在于，所述第一显示焊盘在其中与所述像素电路重叠的区域与所述第二显示焊盘在其中与所述像素电路重叠的区域对称。
3.根据权利要求2所述的显示设备，其特征在于，所述第一显示焊盘的一部分与所述像素电路中的第一像素电路的一部分重叠，以及
其中，所述第二显示焊盘的一部分与所述第一像素电路的另一部分重叠。
4.根据权利要求3所述的显示设备，其特征在于，所述第一显示焊盘的另一部分与所述像素电路中的第二像素电路的一部分重叠，以及
其中，所述第二显示焊盘的另一部分与所述像素电路中的第三像素电路的一部分重叠。
5.根据权利要求4所述的显示设备，其特征在于，连接到所述第一像素电路的所述发光器件发射第一颜色光，
其中，连接到所述第二像素电路的所述发光器件发射与所述第一颜色光不同的第二颜色光，以及
其中，连接到所述第三像素电路的所述发光器件发射所述第二颜色光。
6.根据权利要求2所述的显示设备，其特征在于，所述第一显示焊盘和所述第二显示焊盘在第一方向上延伸且在与所述第一方向交叉的第二方向上彼此间隔开，
其中，所述第一显示焊盘与所述像素电路中的在所述第一方向上彼此间隔开的第一像素电路和第二像素电路重叠，以及
其中，所述第二显示焊盘与所述像素电路中的在所述第二方向上与所述第一像素电路间隔开的第三像素电路和在所述第二方向上与所述第二像素电路间隔开且在所述第一方向上与所述第三像素电路间隔开的第四像素电路重叠。
7.根据权利要求6所述的显示设备，其特征在于，连接到所述第一像素电路的所述发光器件和连接到所述第四像素电路的所述发光器件发射第一颜色光，以及
其中，连接到所述第二像素电路的所述发光器件和连接到所述第三像素电路的所述发光器件发射与所述第一颜色光不同的第二颜色光。
8.根据权利要求1所述的显示设备，其特征在于，所述第一显示焊盘和所述第二显示焊盘限定焊盘组，以及
其中，所述焊盘组设置成多个，且多个所述焊盘组在一个方向上彼此间隔开。
9.根据权利要求1所述的显示设备，其特征在于，所述第一显示焊盘与所述第二显示焊盘具有彼此相同的面积。
10.根据权利要求1所述的显示设备，其特征在于，所述第一显示焊盘与所述第二显示焊盘具有彼此相同的形状。
11.根据权利要求1所述的显示设备，其特征在于，所述电路层包括多个绝缘层，以及
其中，所述半导体图案和所述导电图案插置在所述多个绝缘层之间。
12.根据权利要求1所述的显示设备，其特征在于，所述显示设备还包括：
下膜，插置在所述显示面板和所述电路板之间，
其中，所述电路板的一部分设置在所述下膜的后表面上。
13.根据权利要求1所述的显示设备，其特征在于，所述显示焊盘和所述衬底焊盘通过各向异性导电膜彼此连接。
14.根据权利要求1所述的显示设备，其特征在于，所述显示设备还包括：
输入传感器，直接设置在所述显示面板上，并且包括至少一个导电层和至少一个感测绝缘层。
15.根据权利要求14所述的显示设备，其特征在于，所述显示设备还包括：
抗反射层，设置在所述输入传感器上。
16.根据权利要求15所述的显示设备，其特征在于，所述显示设备还包括：
窗，设置在所述抗反射层上，
其中，所述窗包括基础衬底和设置在所述基础衬底的底表面上并且与所述非显示区域重叠的边框图案。
17.显示设备，其特征在于，所述显示设备包括：
基础层，包括前表面和与所述前表面相对的后表面，所述前表面上限定有显示区域和非显示区域；
像素，设置在所述基础层的所述前表面上，其中，所述像素包括像素电路和发光器件，所述像素电路包括半导体图案和导电图案，所述发光器件连接到所述像素电路；
显示焊盘，连接到所述像素电路并且与所述显示区域重叠地暴露于所述后表面；以及
电路板，与所述显示区域重叠地面对所述后表面并且包括衬底焊盘；
其中，所述显示焊盘设置成多个，
其中，所述衬底焊盘中的每个连接到多个所述显示焊盘中的相关的显示焊盘，
其中，所述多个所述显示焊盘中的彼此相邻的第一显示焊盘和第二显示焊盘以彼此相同的重叠面积与所述像素电路重叠。
18.根据权利要求17所述的显示设备，其特征在于，所述像素电路包括：
至少一个晶体管，各自包括由所述半导体图案的一部分限定的有源图案和与所述有源图案重叠的栅极，以及
其中，所述至少一个晶体管连接到所述发光器件。
19.根据权利要求18所述的显示设备，其特征在于，所述显示设备还包括：
信号线，连接到所述像素并且由所述导电图案的一部分限定，
其中，所述信号线包括扫描线、数据线、发光线、控制线和电力线。
20.根据权利要求17所述的显示设备，其特征在于，所述第一显示焊盘在其中与所述像素电路重叠的区域与所述第二显示焊盘在其中与所述像素电路重叠的区域对称。
CN202322569360.0U 2022-09-27 2023-09-21 显示设备 Active CN221178329U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0122077 2022-09-27
KR1020220122077A KR20240043832A (ko) 2022-09-27 2022-09-27 표시장치

Publications (1)

Publication Number Publication Date
CN221178329U true CN221178329U (zh) 2024-06-18

Family

ID=90359077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202322569360.0U Active CN221178329U (zh) 2022-09-27 2023-09-21 显示设备

Country Status (4)

Country Link
US (1) US20240107832A1 (zh)
KR (1) KR20240043832A (zh)
CN (1) CN221178329U (zh)
WO (1) WO2024071889A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002278483A (ja) * 2001-03-19 2002-09-27 Sankyo Kk 平面型画像表示装置
KR102200258B1 (ko) * 2014-09-30 2021-01-08 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 그의 제조 방법
KR102527303B1 (ko) * 2017-10-31 2023-04-27 엘지디스플레이 주식회사 발광 표시 장치
EP3633658B1 (en) * 2018-02-28 2022-10-05 Kyocera Corporation Display device, glass substrate, and method for manufacturing glass substrate
KR20220021966A (ko) * 2020-08-13 2022-02-23 삼성디스플레이 주식회사 표시 패널, 이의 제조 방법 및 표시 패널을 포함하는 표시 장치

Also Published As

Publication number Publication date
KR20240043832A (ko) 2024-04-04
US20240107832A1 (en) 2024-03-28
WO2024071889A1 (ko) 2024-04-04

Similar Documents

Publication Publication Date Title
KR102402682B1 (ko) 표시 장치
US10890997B2 (en) Display device
US20220059795A1 (en) Display device
CN112788161A (zh) 电子装置
KR102658174B1 (ko) 표시 장치
CN221178329U (zh) 显示设备
EP4262338A1 (en) Bonding structure and display device having the same
US20240237491A1 (en) Display device
US20220336781A1 (en) Display device
CN219288077U (zh) 显示面板和电子装置
CN219068847U (zh) 电子装置
CN220402269U (zh) 显示设备
US20240241545A1 (en) Display device and manufacturing method thereof
US20230389399A1 (en) Mother glass protective film and method for manufacturing display device
US20240298501A1 (en) Electronic apparatus
KR20240067378A (ko) 표시장치
KR20240011911A (ko) 표시장치
KR20230148888A (ko) 표시장치 및 이를 이용한 전자장치의 제조방법
CN118689336A (zh) 输入传感器和包括该输入传感器的电子装置
KR20240029633A (ko) 표시장치 및 이를 포함하는 전자장치
KR20230161320A (ko) 표시 장치
KR20230036599A (ko) 표시장치 및 이를 이용한 전자장치 제조방법
CN116828894A (zh) 显示装置
CN114373787A (zh) 电子装置及制造电子装置的方法
KR20240129651A (ko) 표시장치

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant