KR20230048747A - 메모리 시스템 및 메모리 시스템의 동작 방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR20230048747A
KR20230048747A KR1020210131541A KR20210131541A KR20230048747A KR 20230048747 A KR20230048747 A KR 20230048747A KR 1020210131541 A KR1020210131541 A KR 1020210131541A KR 20210131541 A KR20210131541 A KR 20210131541A KR 20230048747 A KR20230048747 A KR 20230048747A
Authority
KR
South Korea
Prior art keywords
memory
super
die
super block
blocks
Prior art date
Application number
KR1020210131541A
Other languages
English (en)
Inventor
이재광
신희찬
안영호
유기균
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210131541A priority Critical patent/KR20230048747A/ko
Priority to US17/651,535 priority patent/US20230103515A1/en
Priority to CN202210789354.3A priority patent/CN115933963A/zh
Priority to TW111128937A priority patent/TW202316265A/zh
Priority to DE102022208397.0A priority patent/DE102022208397A1/de
Publication of KR20230048747A publication Critical patent/KR20230048747A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G06F3/0649—Lifecycle management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Abstract

본 발명의 실시예들은 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다. 본 발명의 실시예들에 따르면, 메모리 시스템은 복수의 메모리 다이들 각각에 포함된 복수의 메모리 블록들을 하나 이상의 슈퍼 블록들로 그룹화하고, 각 메모리 다이에 포함된 소거 상태의 슈퍼 블록들의 개수를 카운트하고, 복수의 메모리 다이들 중에서 소거 상태의 슈퍼 블록들의 수가 가장 적은 제1 메모리 다이에 포함된 제1 슈퍼 블록에 저장된 데이터를, 복수의 메모리 다이들 중에서 소거 상태의 슈퍼 블록들의 개수가 가장 많은 제2 메모리 다이에 포함된 제2 슈퍼 블록으로 이동시킬 수 있다.

Description

메모리 시스템 및 메모리 시스템의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD OF MEMORY SYSTEM}
본 발명의 실시예들은 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.
저장 장치에 해당하는 메모리 시스템은 컴퓨터와, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 호스트(host)의 요청을 기초로 데이터를 저장하는 장치이다. 메모리 시스템은 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다.
메모리 시스템은 메모리 장치(e.g. 휘발성 메모리/비휘발성 메모리)를 제어하기 위한 메모리 컨트롤러를 더 포함할 수 있으며, 이러한 메모리 컨트롤러는 호스트로부터 커맨드(Command)를 입력 받아, 입력 받은 커맨드에 기초하여 메모리 시스템에 포함된 메모리 장치에 데이터를 리드(Read), 라이트(Write), 또는 소거(Erase) 하기 위한 동작들을 실행하거나 제어할 수 있다. 그리고 메모리 컨트롤러는 이러한 동작들을 실행하거나 제어하기 위한 논리 연산을 수행하기 위한 펌웨어를 구동할 수 있다.
한편, 메모리 시스템은 메모리 시스템의 수명을 연장하기 위하여, 메모리 장치의 마모 정도를 평준화하는 웨어 레벨링(Wear Leveling) 동작을 수행할 수 있다.
본 발명의 실시예들은 메모리 장치에 포함된 특정한 메모리 다이에 데이터가 집중적으로 저장되는 것을 방지할 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은 복수의 메모리 다이들 - 복수의 메모리 다이들 각각은 복수의 메모리 블록들을 포함한다 - 을 포함하는 메모리 장치 및 각 메모리 다이에 포함된 복수의 메모리 블록들을 하나 이상의 슈퍼 블록들로 그룹화하고, 각 메모리 다이에 포함된 소거 상태의 슈퍼 블록들의 개수를 카운트하고, 복수의 메모리 다이들 중에서 소거 상태의 슈퍼 블록들의 개수가 가장 적은 제1 메모리 다이에 포함된 제1 슈퍼 블록에 저장된 데이터를, 복수의 메모리 다이들 중에서 소거 상태의 슈퍼 블록들의 개수가 가장 많은 제2 메모리 다이에 포함된 제2 슈퍼 블록으로 이동시키는 메모리 컨트롤러를 포함하는 메모리 시스템을 제공할 수 있다.
다른 측면에서, 본 발명의 실시예들은 복수의 메모리 다이들 - 복수의 메모리 다이들 각각은 복수의 메모리 블록들을 포함한다 - 각각에 포함된 복수의 메모리 블록들을 하나 이상의 슈퍼 블록으로 그룹화하는 단계, 각 메모리 다이에 포함된 소거 상태의 슈퍼 블록들의 개수를 카운트하는 단계 및 복수의 메모리 다이들 중에서 소거 상태의 슈퍼 블록들의 개수가 가장 적은 제1 메모리 다이에 포함된 제1 슈퍼 블록에 저장된 데이터를, 복수의 메모리 다이들 중에서 소거 상태의 슈퍼 블록들의 개수가 가장 많은 제2 메모리 다이에 포함된 제2 슈퍼 블록으로 이동시키는 단계를 포함하는 메모리 시스템의 동작 방법을 제공할 수 있다.
본 발명의 실시예들에 의하면, 데이터가 메모리 장치에 포함된 복수의 메모리 다이들에 분산되어 저장될 수 있도록 함으로써, 메모리 시스템의 수명을 연장 할 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타낸 블록도이다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 워드 라인 및 비트 라인의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구조를 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 동작을 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 메모리 시스템의 데이터 이동의 일 예를 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템의 데이터 이동의 다른 예를 나타낸 도면이다.
도 8은 본 발명의 실시예들에 따른 메모리 시스템의 복수의 메모리 다이들에 포함된 슈퍼 블록들의 일 예를 나타낸 도면이다.
도 9는 본 발명의 실시예들에 따른 메모리 시스템이 제1 슈퍼 블록에 저장된 데이터를 제2 슈퍼 블록으로 이동시키는 동작의 일 예를 나타낸 도면이다.
도 10는 본 발명의 실시예들에 따른 메모리 시스템이 제1 슈퍼 블록에 저장된 데이터를 제2 슈퍼 블록으로 이동시킨 후의 상태의 일 예를 나타낸 도면이다.
도 11는 본 발명의 실시예들에 따른 메모리 시스템의 복수의 구역을 나타낸 도면이다.
도 12는 본 발명의 실시예들에 따른 메모리 시스템이 특정 구역에 슈퍼 블록을 할당하는 일 예를 나타낸 도면이다.
도 13은 본 발명의 실시예들에 따른 메모리 시스템이 메모리 다이들을 선택하는 일 예를 나타낸 도면이다.
도 14는 본 발명의 실시예들에 따른 메모리 시스템이 타깃 구역의 리셋 동작을 실행하는 일 예를 나타낸 도면이다.
도 15는 본 발명의 실시예들에 따른 메모리 시스템이 타깃 구역을 리셋한 후 데이터를 이동시키는 동작의 일 예를 나타내는 흐름도이다.
도 16은 본 발명의 실시예들에 따른 메모리 시스템의 동작 방법을 나타낸 도면이다.
도 17은 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구성도이다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 시스템(100)은 데이터를 저장하는 메모리 장치(110)와, 메모리 장치(110)를 제어하는 메모리 컨트롤러(120) 등을 포함할 수 있다.
메모리 장치(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리 장치(110)의 동작은 일 예로, 리드 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리 장치(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리 장치(110)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리 장치(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다.
예를 들면, 메모리 장치(110)는 프로그램 동작, 리드 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(120)는 메모리 장치(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 또는 배드 블록 관리(BBM, Bad Block Management) 동작 등 중 하나 이상을 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(HOST)의 요청에 따라 메모리 장치(110)의 동작을 제어할 수 있다. 이와 다르게, 메모리 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리 장치(110)의 동작을 제어할 수도 있다.
한편, 메모리 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 메모리 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 메모리 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리 장치(110)와 연결되어 메모리 장치(110)와의 통신을 위한 인터페이스를 제공한다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리 장치(110)와 메모리 컨트롤러(120)를 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 메모리 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리 장치(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125) 등 중 하나 이상을 포함할 수 있으며, 경우에 따라서, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 더 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리 장치(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 계층(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 매핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(110)에 제공되어 메모리 셀 어레이에 프로그램 된다.
프로세서(124)는 리드 동작 시 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 것이다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 메모리 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다.
펌웨어(FirmWare)는 메모리 시스템(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 계층들을 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 메모리 시스템(100)에 요구하는 논리 주소(Logical Address)와 메모리 장치(110)의 물리 주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 계층(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 메모리 시스템(100)에 요구하는 커맨드를 해석하여 플래시 변환 계층(FTL)에 전달하는 역할을 하는 호스트 인터페이스 계층(HIL: Host Interface Layer)와, 플래시 변환 계층(FTL)에서 지시하는 커맨드를 메모리 장치(110)로 전달하는 플래시 인터페이스 계층(FIL: Flash Interface Layer) 등 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리 장치(110)에 저장되어 있다가 워킹 메모리(125)에 로딩 될 수 있다.
워킹 메모리(125)는 메모리 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 확인 대상 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하도록 구성될 수 있다. 여기서, 확인 대상 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리 장치(110)로부터 읽어온 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 읽기 데이터들 각각에 대해 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 읽기 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 읽기 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 것이다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 것이다.
에러 검출 및 정정 회로(126)는 모든 읽기 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 읽기 데이터에 포함된 섹터가 정정 가능한 경우 다음 읽기 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 읽기 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 메모리 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126)은 예시일 뿐이다. 메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 메모리 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 메모리 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리 장치(110)에 대하여 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 메모리 장치(110)를 개략적으로 나타낸 블록도다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리 장치(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀(MC)이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 불휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 불휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리 장치(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 리드 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩 된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리 장치(110)의 리드 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 리드 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 리드 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 리드 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 리드 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리 장치(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리 장치(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 리드 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 리드 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
한편, 전술한 메모리 장치(110)의 메모리 블록 각각은 다수의 워드 라인(WL)과 대응되는 다수의 페이지와 다수의 비트 라인(BL)과 대응되는 다수의 스트링으로 구성될 수 있다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL) 중 하나와 다수의 비트 라인(BL) 중 하나에 연결되는 메모리 셀이 정의될 수 있다. 각 메모리 셀에는 트랜지스터가 배치될 수 있다.
예를 들어, 메모리 셀(MC)에 배치된 트랜지스터는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 게이트는 절연체에 둘러싸인 플로팅 게이트(Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(Control Gate)를 포함할 수 있다.
각 메모리 블록에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
전술한 메모리 블록의 리드 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 3는 본 발명의 실시예들에 따른 메모리 장치(110)의 워드 라인(WL) 및 비트 라인(BL)의 구조를 나타낸 도면이다.
도 3를 참조하면, 메모리 장치(110)에는, 메모리 셀들(MC)이 모여 있는 핵심 영역과 이 핵심 영역의 나머지 영역에 해당하며 메모리 셀 어레이(210)의 동작을 위해 서포트(Support)해주는 보조 영역이 존재한다.
핵심 영역은 페이지들(PG)과 스트링들(STR)으로 구성될 수 있다. 이러한 핵심 영역에는, 다수의 워드 라인(WL1 ~ WL9)과 다수의 비트 라인(BL)이 교차하면서 배치된다.
다수의 워드 라인(WL1 ~ WL9)은 행 디코더(310)와 연결되고, 다수의 비트 라인(BL)은 열 디코더(320)와 연결될 수 있다. 다수의 비트 라인(BL)와 열 디코더(420) 사이에는 읽기 및 쓰기 회로(230)에 해당하는 데이터 레지스터(330)가 존재할 수 있다.
다수의 워드 라인(WL1 ~ WL9)은 다수의 페이지(PG)와 대응된다.
예를 들어, 도 3와 같이 다수의 워드 라인(WL1 ~ WL9) 각각은 하나의 페이지(PG)와 대응될 수 있다. 이와 다르게, 다수의 워드 라인(WL1 ~ WL9) 각각이 사이즈가 큰 경우, 다수의 워드 라인(WL1 ~ WL9) 각각은 둘 이상(예: 2개 또는 4개)의 페이지(PG)와 대응될 수도 있다. 페이지(PG)는 프로그램 동작과 리드 동작을 진행하는데 있어서 최소 단위가 되며, 프로그램 동작 및 리드 동작 시, 동일 페이지(PG) 내에서의 모든 메모리 셀(MC)은 동시 동작을 수행할 수 있다.
다수의 비트 라인(BL)은 홀수 번째 비트 라인(BL)과 짝수 번째 비트 라인(BL)을 구분되면서 열 디코더(320)와 연결될 수 있다.
메모리 셀(MC)에 액세스 하기 위해서는, 주소가 먼저 입출력 단을 거쳐 행 디코더(310)와 열 디코더(320)를 통하여 핵심 영역으로 들어와서, 타깃 메모리 셀을 지정할 수 있다. 타깃 메모리 셀을 지정한다는 것은 행 디코더(310)와 연결된 워드 라인들(WL1 ~ WL9)과 열 디코더(320)와 연결된 비트 라인들(BL)의 교차되는 사이트에 있는 메모리 셀(MC)에 데이터를 프로그램 하거나 프로그램 된 데이터를 읽어 내기 위하여 액세스 한다는 것을 의미한다.
메모리 장치(110)의 데이터 처리 모두는, 데이터 레지스터(330)를 경유하여 프로그램 및 읽기가 되므로, 데이터 레지스터(330)는 중추적 역할을 한다. 데이터 레지스터(330)의 데이터 처리가 늦어지면 다른 모든 영역에서는 데이터 레지스터(330)가 데이터 처리를 완료할 때까지 기다려야 한다. 또한, 데이터 레지스터(330)의 성능이 저하되면, 메모리 장치(110)의 전체 성능을 저하시킬 수 있다.
도 3의 예시를 참조하면, 1개의 스트링(STR)에는, 다수의 워드 라인(WL1 ~ WL9)과 연결되는 다수의 트랜지스터(TR1 ~ TR9)가 존재할 수 있다. 다수의 트랜지스터(TR1 ~ TR9)가 존재하는 영역들이 메모리 셀들(MC)에 해당한다. 여기서, 다수의 트랜지스터(TR1 ~ TR9)는 전술한 바와 같이, 제어 게이트 (CG)와 플로팅 게이트(FG)를 포함하는 트랜지스터들이다.
다수의 워드 라인(WL1 ~ WL9)은 2개의 최외곽 워드 라인(WL1, WL9)을 포함한다. 2개의 최외곽 워드 라인(WL1, WL9) 중 신호 경로적 측면에서 데이터 레지스터(330)와 더 인접한 제1 최외곽 워드 라인(WL1)의 바깥쪽에는 제1 선택 라인(DSL)이 더 배치되고, 다른 제2 최외곽 워드 라인(WL9)의 바깥쪽에는 제2 선택 라인(SSL)이 더 배치될 수 있다.
제1 선택 라인(DSL)에 의해 온-오프가 제어되는 제1 선택 트랜지스터(D-TR)는 제1 선택 라인(DSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다. 제2 선택 라인(SSL)에 의해 온-오프가 제어되는 제2 선택 트랜지스터(S-TR)는 제2 선택 라인(SSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다.
제1 선택 트랜지스터(D-TR)는 해당 스트링(STR)과 데이터 레지스터(430) 간의 연결을 온 또는 오프 시키는 스위치 역할을 한다. 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)과 소스 라인(SL) 간의 연결을 온 또는 오프 시켜주는 스위치 역할을 한다. 즉, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)의 양쪽 끝에 있으면서, 신호를 이어주고 끊어내는 문지기 역할을 한다.
메모리 시스템(100)은, 프로그램 동작 시, 프로그램 할 비트 라인(BL)의 타깃 메모리 셀(MC)에 전자를 채워야 하기 때문에, 제1 선택 트랜지스터(D-TR)의 게이트 전극에 소정의 턴-온 전압(Vcc)를 인가하여 제1 선택 트랜지스터(D-TR)를 턴-온 시키고, 제2 선택 트랜지스터(S-TR)의 게이트 전극에는 소정의 턴-오프 전압(예: 0V)을 인가하여 제2 선택 트랜지스터(S-TR)를 턴-오프 시킨다.
메모리 시스템(100)은, 리드 동작 또는 검증(Verification) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 턴-온 시켜준다. 이에 따라, 전류가 해당 스트링(STR)을 관통하여 그라운드에 해당하는 소스 라인(SL)으로 빠질 수 있어서, 비트 라인(BL)의 전압 레벨이 측정될 수 있다. 다만, 리드 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 온-오프 타이밍의 시간 차이가 있을 수 있다.
메모리 시스템(100)은, 소거(Erasure) 동작 시, 소스 라인(SL)을 통하여 기판(Substrate)에 소정 전압(예: +20V)를 공급하기도 한다. 메모리 시스템(100)은, 소거(Erasure) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 플로팅(Floating) 시켜서 무한대의 저항을 만들어 준다. 이에 따라, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 역할이 없도록 해주고, 플로팅 게이트(FG)와 기판(Substrate) 사이에서만 전위 차이에 의한 전자(electron)가 동작할 수 있도록 구조화 되어 있다.
도 4는 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구조를 나타낸 도면이다.
도 4를 참조하면, 메모리 시스템(100)은 메모리 장치(110) 및 메모리 컨트롤러(120)를 포함할 수 있다.
메모리 장치(110)는 복수의 메모리 다이들(DIE)을 포함할 수 있다. 복수의 메모리 다이들(DIE) 각각은 복수의 메모리 블록들(BLK)을 포함할 수 있다.
한편, 복수의 메모리 다이들(DIE) 각각은, 일 예로, 하나 이상의 플레인들(PLANE)을 포함하고 각 플레인들(PLANE)이 하나 이상의 메모리 블록들(BLK)을 포함하는 방식으로, 복수의 메모리 블록들(BLK)을 포함할 수 있다.
메모리 시스템(100)의 메모리 컨트롤러(120)는, 각 메모리 다이(DIE)에 포함된 복수의 메모리 블록들(BLK)을 하나 이상의 슈퍼 블록들(SB)로 그룹화할 수 있다.
슈퍼 블록(SB)은 메모리 장치(110)에 포함된 복수의 메모리 블록들(BLK)을 논리적으로 그룹화한 단위이다. 메모리 컨트롤러(120)는 슈퍼 블록(SB) 단위로 소거 동작이 수행되도록 메모리 장치(110)를 제어할 수 있다.
도 4에서, 슈퍼 블록(SB_1)은 메모리 다이(DIE_1)에 포함된 2개의 메모리 블록들(BLK)을 포함한다. 이때, 메모리 다이(DIE_1)에 포함된 2개의 메모리 블록들(BLK)은, 일 예로, 각각 서로 다른 플레인(PLANE)에 포함될 수 있다.
또한, 슈퍼 블록(SB_2)은 메모리 다이(DIE_2)에 포함된 4개의 메모리 블록들(BLK)을 포함한다. 이때, 메모리 다이(DIE_2)에 포함된 4개의 메모리 블록들(BLK)은, 일 예로, 서로 다른 플레인(PLANE)에 각각 2개씩 포함될 수 있다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 동작을 나타낸 도면이다.
도 5를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 메모리 장치(110)에 포함된 복수의 메모리 다이들(DIE)에 포함된 슈퍼 블록들(SB) 중에서 소거 상태(erase state)의 슈퍼 블록들(E_SB)의 개수를 카운트할 수 있다.
소거 상태의 슈퍼 블록(E_SB)은, 데이터가 소거된 슈퍼 블록(SB)을 의미한다. 소거 상태의 슈퍼 블록(E_SB)은 유효한 데이터를 저장하지 않는다.
메모리 시스템(100)의 메모리 컨트롤러(120)는, 메모리 장치(110)에 포함된 복수의 메모리 다이들(DIE) 중에서 소거 상태의 슈퍼 블록들(E_SB)의 개수가 가장 적은 제1 메모리 다이(1st_Die)에 포함된 제1 슈퍼 블록(1st_SB)에 저장된 데이터를, 메모리 장치(110)에 포함된 복수의 메모리 다이들(DIE) 중에서 소거 상태의 슈퍼 블록들(E_SB)의 개수가 가장 많은 제2 메모리 다이(2nd_Die)에 포함된 제2 슈퍼 블록(2nd_SB)으로 이동시킬 수 있다.
도 5에서, 소거 상태의 슈퍼 블록들(E_SB)의 개수가 가장 적은 제1 메모리 다이(1st_Die)에 포함된 소거 상태의 슈퍼 블록들(E_SB)의 개수가 1이고, 소거 상태의 슈퍼 블록들(E_SB)의 개수가 가장 많은 제2 메모리 다이(2nd_Die)에 포함된 소거 상태의 슈퍼 블록들(E_SB)의 개수가 3이다.
메모리 컨트롤러(120)는 제1 메모리 다이(1st_Die)에 포함된 슈퍼 블록들(SB) 중에서 하나를 제1 슈퍼 블록(1st_SB)으로 결정할 수 있다. 또한, 메모리 컨트롤러(120)는 제2 메모리 다이(2nd_Die)에 포함된 슈퍼 블록들(SB) 중에서 하나를 제2 슈퍼 블록(2nd_SB)으로 결정할 수 있다.
메모리 컨트롤러(120)는 제1 슈퍼 블록(1st_SB)에 저장된 데이터를 제2 슈퍼 블록(2nd_SB)으로 이동시킬 수 있다. 제1 슈퍼 블록(1st_SB)에 저장된 데이터가 제2 슈퍼 블록(2nd_SB)으로 이동되면, 이후 제1 슈퍼 블록(1st_SB)은 소거 상태의 슈퍼 블록(E_SB)이 되고, 제2 슈퍼 블록(2nd_SB)은 데이터가 기입된 상태의 슈퍼 블록이 될 수 있다.
메모리 컨트롤러(120)가 전술한 동작을 수행하는 이유는 다음과 같다.
메모리 장치(110)에 포함된 메모리 블록들은, 소거 동작을 수행할수록 마모되어 성능의 열화가 발생한다. 따라서, 메모리 장치(110)에 포함된 복수의 메모리 블록들(BLK) 각각에 대해 소거 가능한 횟수에 한계가 있다.
메모리 컨트롤러(120)는, 메모리 장치(110)에 저장된 데이터의 신뢰도를 보장하고 메모리 시스템(100)의 수명을 연장시키기 위해, 메모리 장치(110)에 포함된 메모리 블록들의 마모된 정도를 평준화하는 웨어 레벨링(Wear Leveling) 동작을 수행할 수 있다.
한편, 메모리 장치(110)에 복수의 메모리 다이들(DIE)이 포함된 경우, 메모리 컨트롤러(120)는 복수의 메모리 다이들(DIE) 중에서 특정 메모리 다이의 수명이 단축되는 것을 방지하기 위해, 복수의 메모리 다이들(DIE) 사이에 데이터를 분산시켜 저장할 수 있다.
이때, 복수의 메모리 다이들(DIE) 중 특정한 메모리 다이에 데이터가 집중적으로 기록되어 해당 메모리 다이에 포함된 소거 상태의 슈퍼 블록(E_SB)이 소진된 경우, 메모리 컨트롤러(120)가 복수의 메모리 다이들(DIE) 사이에 데이터를 분산하여 저장하는데 제한이 생긴다. 이로 인하여, 특정 메모리 다이의 수명이 단축되어, 결과적으로 메모리 시스템(100)의 수명 또한 단축될 수 있다.
따라서, 메모리 컨트롤러(120)는 복수의 메모리 다이들(DIE) 중에서 소거 상태의 슈퍼 블록들(E_SB)의 개수가 가장 적은 제1 메모리 다이(1st_Die)에 포함된 제1 슈퍼 블록(1st_SB)에 저장된 데이터를, 소거 상태의 슈퍼 블록들(E_SB)의 개수가 가장 많은 제2 메모리 다이(2nd_Die)의 제2 슈퍼 블록(2nd_SB)로 이동시킴으로써, 제1 메모리 다이(1st_Die)에 포함된 소거 상태의 슈퍼 블록들(E_SB)의 개수를 증가시킬 수 있다.
이를 통해, 메모리 컨트롤러(120)는 특정 메모리 다이에 소거 상태의 슈퍼 블록(E_SB)이 부족해져, 복수의 메모리 다이들(DIE) 사이에 데이터를 분산하여 저장하는데 제한이 발생하는 상황을 방지할 수 있다. 메모리 컨트롤러(120)는 결과적으로 메모리 시스템(100)의 수명을 연장시킬 수 있다.
도 6은 본 발명의 실시예들에 따른 메모리 시스템(100)의 데이터 이동의 일 예를 나타낸 도면이다.
도 6을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 제1 슈퍼 블록(1st_SB)을, 제1 메모리 다이(1st_Die)에 포함된 기입 상태(write state)의 슈퍼 블록들(SB) 중에서 소거 카운트(EC)가 가장 적은 슈퍼 블록(SB)으로 결정할 수 있다.
기입 상태의 슈퍼 블록은 유효한 데이터가 저장되어 있는 슈퍼 블록을 의미한다.
메모리 컨트롤러(120)는 슈퍼 블록(SB) 별로, 소거 동작이 발생한 횟수인 소거 카운트(EC)를 카운트할 수 있다.
도 6에서, 메모리 컨트롤러(120)는 제1 메모리 다이(1st_Die)에 포함된 기입 상태의 슈퍼 블록들(SB) 중에서 소거 카운트(EC)가 가장 적은 슈퍼 블록(SB)을 제1 슈퍼 블록(1st_SB)으로 결정하여, 제1 슈퍼 블록(1st_SB)에 저장된 데이터를 제2 메모리 다이(2nd_Die)에 포함된 제2 슈퍼 블록(2nd_SB)으로 이동시킬 수 있다.
이후, 메모리 컨트롤러(120)는 제1 슈퍼 블록(1st_SB)에 대하여 소거 동작을 수행할 수 있다. 소거 상태가 된 제1 슈퍼 블록(1st_SB)은, 메모리 컨트롤러(120)가 다시 새로운 데이터를 라이트하기 위해 사용될 수 있다.
일 예로, 도 6의 제1 메모리 다이(1st_Die)에 포함된 슈퍼 블록들(SB)의 소거 카운트(EC)는 각각 6, 8, 3, 1, 2, 8, 3, 7이다.
이때, 메모리 컨트롤러(120)는 제1 메모리 다이(1st_Die)에 포함된 기입 상태의 슈퍼 블록들(SB) 중 소거 카운트(EC)가 1로 가장 적은 슈퍼 블록을 제1 슈퍼 블록(1st_SB)으로 결정할 수 있다.
메모리 컨트롤러(120)는 소거 카운트(EC)가 1인 제1 슈퍼 블록(1st_SB)에 저장된 데이터를, 제2 메모리 다이(2nd_Die)의 제2 슈퍼 블록(2nd_SB)으로 이동시킬 수 있다. 이후, 메모리 컨트롤러(120)는 제1 슈퍼 블록(1st_SB)에 저장된 데이터를 소거하여, 제1 슈퍼 블록(1st_SB)을 소거 상태인 슈퍼 블록(E_SB)로 만들고, 제1 슈퍼 블록(1st_SB)의 소거 카운트(EC)를 1에서 2로 증가시킬 수 있다.
이와 같이, 메모리 컨트롤러(120)는 기입 상태의 슈퍼 블록들 중에서 소거 카운트(EC)가 가장 낮은 슈퍼 블록을 소거 상태로 전환시켜서, 해당 슈퍼 블록이 재사용되도록 할 수 있다. 이를 통해, 메모리 컨트롤러(120)는 메모리 장치(110)의 복수의 메모리 다이들(DIE)에 포함된 슈퍼 블록들(SB)의 소거 카운트(EC)를 고르게 유지하도록 하고, 결과적으로 메모리 시스템(100)의 수명 단축을 방지할 수 있다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템(100)의 데이터 이동의 다른 예를 나타낸 도면이다.
도 7을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 제2 슈퍼 블록(2nd_SB)을, 제2 메모리 다이(2nd_Die)에 포함된 소거 상태의 슈퍼 블록들(E_SB) 중에서 소거 카운트(EC)가 가장 큰 슈퍼 블록으로 결정할 수 있다.
도 7에서, 메모리 컨트롤러(120)는 제2 메모리 다이(2nd_Die)에 포함된 소거 상태의 슈퍼 블록들(E_SB) 중에서 소거 카운트(EC)가 가장 큰 슈퍼 블록을 제2 슈퍼 블록(2nd_SB)으로 결정하고, 제1 슈퍼 블록(1st_SB)에 저장된 데이터를 제2 슈퍼 블록(2nd_SB)으로 이동시켜 제2 슈퍼 블록(2nd_SB)의 상태를 소거 상태에서 기입 상태로 변경할 수 있다.
일 예로, 도 7의 제2 메모리 다이(2nd_Die)에서, 슈퍼 블록들 각각의 소거 카운트(EC)는 3, 7, 8, 2, 4, 5, 4, 9이다.
이때, 메모리 컨트롤러(120)는 소거 상태의 슈퍼 블록들(E_SB) 중에서 소거 카운트(EC)가 가장 큰 슈퍼 블록의 소거 카운트(EC)는 9인 것을 확인할 수 있다.
메모리 컨트롤러(120)는 제2 메모리 다이(2nd_Die)에 포함된 소거 상태의 슈퍼 블록(E_SB)들 중에서 소거 카운트(EC)가 9로 가장 큰 슈퍼 블록(SB)을 제2 슈퍼 블록(2nd_SB)으로 결정하고, 제1 슈퍼 블록(1st_SB)에 저장된 데이터를 제2 슈퍼 블록(2nd_SB)으로 이동시킬 수 있다. 이때, 메모리 컨트롤러(120)는 제2 슈퍼 블록(2nd_SB)의 상태를 소거 상태에서 기입 상태로 변경할 수 있다.
호스트(Host)에서 라이트 커맨드를 통해 새로 라이트를 요청한 데이터에 비하여, 제1 슈퍼 블록(1st_SB)에 기 저장된 데이터는 상대적으로 액세스 빈도가 낮은 콜드 데이터(Cold Data)일 가능성이 높다.
따라서, 메모리 컨트롤러(120)는 제1 슈퍼 블록(1st_SB)에 기 저장된 데이터를 큰 소거 카운트(EC)를 가지는 제2 슈퍼 블록(2nd_SB)에 라이트함으로써, 제2 슈퍼 블록(2nd_SB)의 소거 카운트(EC)가 갱신되는 것을 지연시킬 수 있다. 제2 슈퍼 블록(2nd_SB)에 호스트(Host)가 라이트 요청한 데이터가 저장될 때 제1슈퍼블록(1st_SB) 에 저장되지 않고 바로　제2 슈퍼 블록(2nd_SB)에 저장된 데이터가 이후 변경될 가능성이, 제2 슈퍼 블록(2nd_SB)에 제1 슈퍼 블록에(1st_SB) 기 저장된 데이터가 저장될 때 제2 슈퍼 블록(2nd_SB)에 저장된 데이터가 이후 변경될 가능성보다 높기 때문이다.
이를 통해, 메모리 컨트롤러(120)는 메모리 다이(DIE)에 포함된 슈퍼 블록들(SB)의 소거 카운트를 고르게 유지하여, 메모리 시스템(100)의 수명 단축을 방지할 수 있다.
도 8은 본 발명의 실시예들에 따른 메모리 시스템(100)의 복수의 메모리 다이들(DIE)에 포함된 슈퍼 블록들(SB)의 일 예를 나타낸 도면이다.
도 8을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 메모리 장치(110)에 포함된 복수의 메모리 다이들(DIE) 각각에 포함된 소거 상태의 슈퍼 블록들(E_SB)의 개수를 확인할 수 있다.
도 8에서, 메모리 장치(110)에 포함된 메모리 다이들(DIE) 각각의 소거 상태의 슈퍼 블록들(E_SB)의 개수는 1, 2, 3, 2, 6, 2, 2 및 4이다.
메모리 컨트롤러(120)는, 메모리 장치(110)에 포함된 메모리 다이들(DIE) 중에서, 소거 상태의 슈퍼 블록들(E_SB)의 개수의 값이 1로 가장 작은 메모리 다이(DIE)를 제1 메모리 다이(1st_Die)로 결정할 수 있다.
그리고 메모리 컨트롤러(120)는, 메모리 장치(110)에 포함된 메모리 다이들(DIE) 중에서, 소거 상태의 슈퍼 블록들(E_SB)의 개수의 값이 6으로 가장 큰 메모리 다이(DIE)를 제2 메모리 다이(2nd_Die)로 결정할 수 있다.
도 8에서, 설정된 임계치(THR)의 값은 5라고 가정한다.
메모리 컨트롤러(120)는, 제1 메모리 다이(1st_Die)에 포함된 소거 상태의 슈퍼 블록들(E_SB)의 개수와 제2 메모리 다이(2nd_Die)에 포함된 소거 상태의 슈퍼 블록들(E_SB)의 개수의 차이가 5로서, 설정된 임계치(THR) 이상임을 확인할 수 있다.
도 9는 본 발명의 실시예들에 따른 메모리 시스템(100)이 제1 슈퍼 블록(1st_SB)에 저장된 데이터를 제2 슈퍼 블록(2nd_SB)로 이동시키는 동작의 일 예를 나타낸 도면이다.
도 9를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 제1 메모리 다이(1st_Die)에 포함된 소거 상태의 슈퍼 블록들(E_SB)의 개수와 제2 메모리 다이(2nd_Die)에 포함된 소거 상태의 슈퍼 블록들(E_SB) 수의 차이가 설정된 임계치(THR) 이상일 때, 제1 슈퍼 블록(1st_SB)에 저장된 데이터를 제2 슈퍼 블록(2nd_SB)으로 이동시킬 수 있다.
일 예로, 메모리 컨트롤러(120)는 제1 메모리 다이(1st_Die)에 포함된 슈퍼 블록들(SB)의 소거 카운트(EC), 제1 메모리 다이(1st_Die)에 포함된 슈퍼 블록들(SB)에 포함된 메모리 블록의 상태 등을 고려하여, 복수의 메모리 다이들(DIE)에 포함된 소거 상태의 슈퍼 블록들(E_SB)의 개수가 최대한 균일하도록 제1 슈퍼 블록(1st_SB)을 결정할 수 있다.
그리고 메모리 컨트롤러(120)는 제2 메모리 다이(2nd_Die)의 소거 상태의 슈퍼 블록들(E_SB) 중에서 제1 슈퍼 블록(1st_SB)에 대응하는 제2 슈퍼 블록(2nd_SB)을 결정할 수 있다. 이때, 메모리 컨트롤러(120)는 제2 메모리 다이(2nd_Die)에 포함된 소거 상태의 슈퍼 블록들(E_SB)의 소거 카운트(EC), 제2 메모리 다이(2nd_Die)에 포함된 슈퍼 블록들(SB)에 포함된 메모리 블록의 상태 등을 고려하여, 제2 메모리 다이(2nd_Die)에 포함된 슈퍼 블록들(SB)이 최대한 균일하게 사용될 수 있도록 제2 슈퍼 블록(2nd_SB)을 결정할 수 있다.
도 9에서, 메모리 컨트롤러(120)는 제1 슈퍼 블록(1st_SB)에 저장된 데이터를 제2 슈퍼 블록(2nd_SB)으로 이동시킬 수 있다.
도 10는 본 발명의 실시예들에 따른 메모리 시스템(100)이 제1 슈퍼 블록(1st_SB)에 저장된 데이터를 제2 슈퍼 블록(2nd_SB)으로 이동시킨 후의 상태의 일 예를 나타낸 도면이다.
도 10을 참조하면, 메모리 컨트롤러(120)가 제1 슈퍼 블록(1st_SB)에 저장된 데이터를 제2 슈퍼 블록(2nd_SB)으로 이동시킨 후, 제1 메모리 다이(1st_Die)는 2개의 소거 상태의 슈퍼 블록들(E_SB)을 포함하고, 제2 메모리 다이(2nd_Die)는 5개의 소거 상태의 슈퍼 블록들(E_SB)을 포함하는 것을 확인할 수 있다. 즉, 도 8에 비하여 제1 메모리 다이(1st_Die)에 포함된 소거 상태의 슈퍼 블록들(E_SB)의 개수와 제2 메모리 다이(2nd_Die)에 포함된 소거 상태의 슈퍼 블록들(E_SB)의 개수의 차이가 감소한 것을 확인할 수 있다.
도 11는 본 발명의 실시예들에 따른 메모리 시스템(100)에 포함된 복수의 구역들(ZONE)을 나타낸 도면이다.
도 11을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는, 메모리 장치(110)에 포함된 복수의 메모리 다이들(DIE)에 포함된 슈퍼 블록들(SB)을 복수의 구역들(ZONE)에 할당할 수 있다.
본 발명의 실시예들에서, 메모리 시스템(100)에 구역화된 네임스페이스(Zoned Namespace)가 적용될 수 있다.
구역화된 네임스페이스(Zoned Namespace)는 메모리 장치(110)를 논리 주소로 지시되는 영역의 관점에서 복수의 구역들(ZONE)로 분할한 것이다. 복수의 구역들(ZONE) 각각에 데이터를 저장할 때, 메모리 컨트롤러(120)는 논리 주소를 순차적으로 증가시키면서 데이터를 저장할 수 있다. 따라서 하나의 구역(ZONE)에는 유사한 성질의 데이터가 저장될 수 있다.
메모리 컨트롤러(120)는 전술한 구역(ZONE)을 단위로 소거 동작을 수행할 수 있다. 구역화된 네임스페이스(Zoned Namespace)가 적용될 때, 메모리 컨트롤러(120)는 별도의 가비지 컬렉션(Garbage Collection) 동작을 수행하지 않을 수 있다. 가비지 컬렉션(Garbage Collection) 동작은 메모리 컨트롤러(120)에 의해 백그라운드로 수행되는데, 가비지 컬렉션 동작을 실행시키기 위해 추가적인 자원이 사용되고, 가비지 컬렉션 동작으로 인해 호스트가 요청한 동작이 지연될 수도 있다. 이는 서비스의 품질을 저하시킬 수 있다.
구역화된 네임스페이스(Zoned Namespace)가 적용된 메모리 시스템(100)은 가비지 컬렉션(Garbage Collection) 동작을 수행하지 않으므로, 가비지 컬렉션 동작으로 인한 서비스의 품질(QoS, Quality of Service)이 저하되는 문제를 해결할 수 있다.
구역(ZONE)은 여러 상태를 가질 수 있다. 일 예로, 구역(ZONE)은 빈 상태(Empty), 오프라인 상태(Offline), 가득 찬 상태(Full), 읽기 전용 상태(Read Only) 등을 가질 수 있다. 이때, 해당 구역(ZONE)은 비활성화된 구역(ZONE)으로 취급될 수 있다.
빈 상태(Empty)의 구역(ZONE)은 데이터를 저장하고 있지 않으며, 데이터가 라이트될 논리 주소를 지시하는 라이트 포인터(Write Pinter)가 해당 구역(ZONE)의 가장 첫 번째 논리 주소를 지시하고 있다. 해당 구역(ZONE)에 데이터를 쓰기 위해서는 빈 상태(Empty)에서 열린 상태(Open)로의 변경될 필요가 있다.
가득 찬 상태(Full)의 구역(ZONE)은 해당 구역(Z)에 데이터가 모두 저장된 상태를 의미한다. 이때, 라이트 포인터(Write Pointer)는 해당 구역(ZONE)의 가장 마지막 논리 주소를 지시하고 있다. 해당 구역(ZONE)은 리셋되어 빈 상태(Empty)로 환원되지 않는 이상, 더 이상 데이터를 라이트할 수 없다.
읽기 전용 상태(Read Only)의 구역(ZONE)은 용량의 일부가 작동을 멈춘 후에도 호스트(HOST)가 구역화된 네임스페이스를 읽기 전용으로 사용할 수 있는 기능을 제공한다.
오프 라인 상태(Offline)의 구역(ZONE)은 수명이 다한 상태로, 더 이상의 상태 전환이 발생할 수 없다.
다른 예로, 구역(ZONE)은 열린 상태(Open) 또는 닫힌 상태(Closed) 등이 있을 수 있다. 이때, 해당 구역(ZONE)은 활성화된 구역으로 취급될 수 있다.
열린 상태(Open)의 구역(ZONE)에는 데이터가 라이트될 수 있다. 이때 해당 구역(ZONE)에는 메모리 장치(110)의 저장 매체가 매핑되어 있을 수 있다.
닫힌 상태(Closed)의 구역(ZONE)은 활성화되었지만 일시적으로 데이터의 라이트가 제한된다. 메모리 컨트롤러(120)는 구역화된 네임스페이스(Zoned Namespace)가 적용된 메모리 시스템(100)의 효율적인 운용을 위해서 열린 상태(Open)의 구역(ZONE)의 개수를 제한할 수 있는데, 이때, 특정한 열린 상태(Open)의 구역(ZONE)들은 닫힌 상태(Closed)로 전환될 수 있다.
도 12는 본 발명의 실시예들에 따른 메모리 시스템(100)이 특정 구역에 슈퍼 블록을 할당하는 일 예를 나타낸 도면이다.
도 12를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 전술한 복수의 구역들(ZONE) 중 특정한 타깃 구역(ZONE_T)을 활성화할 때, 타깃 구역(ZONE)에 복수의 메모리 다이들(DIE)에 포함된 슈퍼 블록들(SB) 중 하나 이상을 할당할 수 있다.
전술한 바와 같이, 메모리 컨트롤러(120)는 빈 상태(Empty)의 구역(ZONE)에 데이터를 라이트하기 위해서, 해당 구역(ZONE)을 열린 상태(Open)로 변경하여 활성화할 수 있다.
이때, 메모리 컨트롤러(120)는 해당 구역(ZONE)의 용량에 따라 복수의 메모리 다이들(DIE)에 포함된 슈퍼 블록들(SB) 중 하나 이상을 할당할 수 있다.
도 12에서, 타깃 구역(ZONE_T)에는 슈퍼 블록(SB_A) 및 슈퍼 블록(SB_B)가 할당되었다.
타깃 구역(ZONE_T)에 데이터가 라이트되는 경우, 슈퍼 블록(SB_A) 및 슈퍼 블록(SB_B)에 해당 데이터가 라이트될 수 있다.
도 13은 본 발명의 실시예들에 따른 메모리 시스템(100)이 타깃 구역(ZONE_T)에 할당될 슈퍼 블록을 포함하는 메모리 다이들(DIE)을 선택하는 일 예를 나타낸 도면이다
도 13을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 타깃 구역(ZONE_T)에 복수의 메모리 다이들(DIE)에 포함된 슈퍼 블록들(SB) 중 하나 이상을 할당할 때, 복수의 메모리 다이들(DIE) 중에서 라운드 로빈(Round-Robin) 방식으로 메모리 다이를 선택할 수 있다.
도 13에서, 복수의 구역들(ZONE_1, ZONE_2, ZONE_3, ZONE_4, ~, ZONE_N)이 존재하고, 그 중 구역(ZONE_1), 구역(ZONE_4) 및 구역(ZONE_N)이 활성화되었다고 가정한다. 그리고 그 중 구역(ZONE_4)가 타깃 구역(ZONE_T)라고 가정한다.
메모리 컨트롤러(120)가 타깃 구역(ZONE_T)에 슈퍼 블록을 할당할 때에, 메모리 컨트롤러(120)는 라운드 로빈(Round-Robin) 방식으로 하나씩 메모리 다이(DIE)를 선택하고, 선택된 메모리 다이에 포함된 슈퍼 블록들(SB) 중 하나 이상을 타깃 구역(ZONE_T)에 할당할 수 있다.
이를 통해 메모리 컨트롤러(120)는 타깃 구역(ZONE_T)을 설정할 때 메모리 장치(110)에 포함된 복수의 메모리 다이들(DIE)을 고르게 활용할 수 있다. 그리고 메모리 컨트롤러(120)는 타깃 구역(ZONE_T)에 할당된 슈퍼 블록들(SB)이 포함된 메모리 다이들(DIE)을 평준화하고, 타깃 구역(ZONE_T)에 포함된 슈퍼 블록들(SB)이 특정 메모리 다이에 집중됨으로써, 타깃 구역(ZONE_T)에 포함된 슈퍼 블록들(SB) 중에서 소거 상태의 슈퍼 블록(E_SB)이 빠르게 소진되는 문제가 생기는 것을 방지할 수 있다.
또한, 메모리 컨트롤러(120)는 타깃 구역(ZONE_T)을 설정할 때, 메모리 장치(110)에 포함된 복수의 메모리 다이들(DIE)의 병렬성을 최대한 이용할 수 있다. 이를 통해 메모리 시스템(100)의 읽기 속도 및 쓰기 속도를 증가시킬 수 있다.
도 14는 본 발명의 실시예들에 따른 메모리 시스템(100)이 타깃 구역(ZONE_T)의 리셋 동작을 실행하는 일 예를 나타낸 도면이다.
도 14에서, 복수의 구역들(ZONE_1, ZONE_2, ZONE_3, ZONE_4, ~, ZONE_N) 중에서 타깃 구역(ZONE_T)이 구역(ZONE_4)이라고 가정한다.
도 14를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 타깃 구역(ZONE_T)을 리셋할 때, 타깃 구역(ZONE_T)에 할당된 슈퍼 블록들(SB)에 저장된 데이터를 소거할 수 있다.
메모리 컨트롤러(120)는 타깃 구역(ZONE_T)에 할당된 슈퍼 블록(SB_A) 및 슈퍼 블록(SB_B)에 대해 소거 동작을 수행하여 슈퍼 블록(SB_A) 및 슈퍼 블록(SB_B)에 저장된 데이터를 제거할 수 있다. 이때, 슈퍼 블록(SB_A) 및 슈퍼 블록(SB_B)은 소거 상태로 전환될 수 있다.
또한, 메모리 컨트롤러(120)는 타깃 구역(ZONE_T)에 할당된 슈퍼 블록들(SB)인 슈퍼 블록(SB_A) 및 슈퍼 블록(SB_B)을 해제할 수 있다.
메모리 컨트롤러(120)는 타깃 구역(ZONE_T)에 할당되었던 슈퍼 블록(SB_A) 및 슈퍼 블록(SB_B)을 해제하고, 이후 복수의 구역들(ZONE_1, ZONE_2, ZONE_3, ZONE_4, ~, ZONE_N) 중에서 타깃 구역(ZONE_T)과 다른 구역이 활성화되는 경우, 해제된 슈퍼 블록(SB_A) 및 슈퍼 블록(SB_B)을 활성화된 다른 구역에 할당할 수 있다.
또한, 메모리 컨트롤러(120)는 타깃 구역(ZONE_T)을 비활성화시킬 수 있다.
메모리 컨트롤러(120)는 타깃 구역(ZONE_T)을 리셋할 때, 타깃 구역(ZONE_T)에 대한 라이트 포인터(Write Pointer)를 타깃 구역(ZONE-T)의 논리 주소의 시작점으로 되돌릴 수 있다. 이때, 메모리 컨트롤러(120)는 타깃 구역(ZONE_T)의 상태를 빈 상태(Empty)로 전환하여 비활성화할 수 있다.
도 15는 본 발명의 실시예들에 따른 메모리 시스템(100)의 타깃 구역(ZONE_T)을 리셋한 후 데이터를 이동시키는 동작의 일 예를 나타내는 흐름도이다.
도 15를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 타깃 구역(ZONE_T)을 리셋한 후, 메모리 장치(110)에 포함된 복수의 메모리 다이들(DIE) 사이에 소거 상태의 슈퍼 블록들(SB)의 개수에 불균형이 존재하는지 여부를 판단하고, 필요한 경우에 복수의 메모리 다이들(DIE) 간에 데이터를 이동시키는 동작을 실행할 수 있다.
전술한 바와 같이, 메모리 컨트롤러(120)의 타깃 구역(ZONE_T)을 리셋할 때, 타깃 구역(ZONE_T)에 할당되었던 슈퍼 블록들(SB)이 소거 상태로 변경될 수 있다. 따라서, 소거 상태로 변경된 슈퍼 블록들(SB) 중 하나 이상을 포함하는 메모리 다이에 대해, 해당 메모리 다이에 포함된 소거 상태의 슈퍼 블록들(SB)의 개수가 변경될 수 있다. 이로 인해, 메모리 장치(110)에 포함된 복수의 메모리 다이들(DIE) 간의 소거 상태의 슈퍼 블록들(SB)의 개수의 불균형이 발생할 수 있다.
도 15에서 메모리 컨트롤러(120)는 타깃 구역(ZONE_T)을 리셋할 수 있다(S1510).
그리고 메모리 컨트롤러(120)는 전술한 제1 메모리 다이(1st_Die)에 포함된 소거 상태의 슈퍼 블록의 개수와, 전술한 제2 메모리 다이(2nd_Die)에 포함된 소거 상태의 슈퍼 블록의 개수 간의 차이가 설정된 임계치(THR) 이상인지 판단할 수 있다(S1520).
메모리 컨트롤러(120)는 제1 메모리 다이(1st_Die)에 포함된 소거 상태의 슈퍼 블록의 개수와, 제2 메모리 다이(2nd_Die)에 포함된 소거 상태의 슈퍼 블록의 개수 간의 차이가 설정된 임계치(THR) 이상일 때(S1520-Y), 전술한 제1 슈퍼 블록(1st_SB)에 저장된 데이터를 전술한 제2 슈퍼 블록(2nd_SB)으로 이동시킬 수 있다(S1530).
반면, 메모리 컨트롤러(120)는 제1 메모리 다이(1st_Die)에 포함된 소거 상태의 슈퍼 블록의 개수와, 제2 메모리 다이(2nd_Die)에 포함된 소거 상태의 슈퍼 블록의 개수 간의 차이가 설정된 임계치(THR) 미만일 때 (S1520-N), 데이터의 이동이 필요하지 않으므로 데이터의 이동 없이 종료할 수 있다.
이와 같이 메모리 컨트롤러(120)는, 제1 메모리 다이(1st_Die)에 포함된 소거 상태의 슈퍼 블록의 개수와 제2 메모리 다이(2nd_Die)에 포함된 소거 상태의 슈퍼 블록의 개수 간의 차이를 타깃 구역(ZONE_T)이 리셋될 때 모니터링함으로써, 효율적으로 메모리 시스템(100)을 운용할 수 있다.
도 16은 본 발명의 실시예들에 따른 메모리 시스템(100)의 동작 방법을 나타낸 도면이다.
도 16을 참조하면, 메모리 시스템(100)의 동작 방법은, 복수의 메모리 다이들(DIE) - 복수의 메모리 다이들(DIE) 각각은 복수의 메모리 블록들(BLK)을 포함한다 - 각각에 포함된 복수의 메모리 블록들(BLK)을 하나 이상의 슈퍼 블록(SB)으로 그룹화하는 단계(S1610)를 포함할 수 있다.
메모리 시스템(100)의 동작 방법은, 각 메모리 다이에 포함된 소거 상태의 슈퍼 블록들의 개수를 카운트하는 단계(S1620)를 포함할 수 있다.
또한, 메모리 시스템(100)의 동작 방법은, 복수의 메모리 다이들(DIE) 중에서 소거 상태의 슈퍼 블록들의 개수가 가장 적은 제1 메모리 다이(1st_Die)에 포함된 제1 슈퍼 블록(1st_SB)에 저장된 데이터를, 복수의 메모리 다이들(DIE) 중에서 소거 상태의 슈퍼 블록들의 개수가 가장 많은 제2 메모리 다이(2nd_Die)에 포함된 제2 슈퍼 블록(2nd_SB)으로 이동시키는 단계(S1630)를 포함할 수 있다.
한편, S1630 단계는, 제1 슈퍼 블록(1st_SB)을, 제1 메모리 다이(1st_Die)에 포함된 기입 상태의 슈퍼 블록들 중에서 소거 카운트가 가장 적은 슈퍼 블록으로 결정할 수 있다.
한편, S1630 단계는, 제2 슈퍼 블록(2nd_SB)을, 제2 메모리 다이(2nd_Die)에 포함된 소거 상태의 슈퍼 블록들 중에서 소거 카운트가 가장 많은 슈퍼 블록으로 결정할 수 있다.
한편, S1630 단계는, 제1 메모리 다이(1st_Die)에 포함된 소거 상태의 슈퍼 블록들의 개수와 제2 메모리 다이(2nd_Die)에 포함된 소거 상태의 슈퍼 블록들의 개수의 차이가 설정된 임계치(THR) 이상일 때, 제1 슈퍼 블록(1st_SB)에 저장된 데이터를 제2 슈퍼 블록(2nd_SB)으로 이동시킬 수 있다.
메모리 시스템(100)의 동작 방법은, 복수의 메모리 다이들(DIE)에 포함된 슈퍼 블록들(SB)을, 복수의 구역들(ZONE)에 할당하는 단계를 추가로 포함할 수 있다.
메모리 시스템(100)의 동작 방법은, 복수의 구역들(ZONE) 중 타깃 구역(ZONE_T)에 복수의 메모리 다이들(DIE)에 포함된 슈퍼 블록들(SB) 중 하나 이상을 할당하는 단계를 추가로 포함할 수 있다.
이때, 타깃 구역(ZONE_T)에 복수의 메모리 다이들(DIE)에 포함된 슈퍼 블록들(SB) 중 하나 이상을 할당하는 단계는, 타깃 구역(ZONE_T)이 활성화될 때 수행될 수 있다.
한편, 타깃 구역(ZONE_T)에 복수의 메모리 다이들(DIE)에 포함된 슈퍼 블록들(SB) 중 하나 이상을 할당하는 단계는, 복수의 메모리 다이들(DIE) 중에서 라운드 로빈 방식으로 메모리 다이를 선택하는 단계 및 선택된 메모리 다이에 포함된 슈퍼 블록들(SB) 중 하나 이상을 타깃 구역(ZONE_T)에 할당하는 단계를 포함할 수 있다.
메모리 시스템(100)의 동작 방법은, 타깃 구역(ZONE_T)을 리셋하는 단계를 추가로 포함할 수 있다.
이때, 타깃 구역(ZONE_T)을 리셋하는 단계는, 타깃 구역(ZONE_T)에 할당된 슈퍼 블록들(SB)에 저장된 데이터를 소거하는 단계를 포함할 수 있다.
또한, 타깃 구역(ZONE_T)을 리셋하는 단계는, 타깃 구역(ZONE_T)에 할당된 슈퍼 블록들(SB)을 해제하는 단계를 포함할 수 있다.
또한, 타깃 구역(ZONE_T)을 리셋하는 단계는, 타깃 구역(ZONE_T)을 비활성화시키는 단계를 포함할 수 있다.
한편, 메모리 시스템(100)의 동작 방법은, 타깃 구역(ZONE_T)을 리셋한 이후, 제1 메모리 다이(1st_Die)에 포함된 소거 상태의 슈퍼 블록의 개수와 제2 메모리 다이(2nd_Die)에 포함된 소거 상태의 슈퍼 블록의 개수의 차이가 설정된 임계치(THR) 이상일 때, 제1 슈퍼 블록(1st_SB)에 저장된 데이터를 제2 슈퍼 블록(2nd_SB)으로 이동시키는 단계를 추가로 포함할 수 있다.
도 17는 본 발명의 실시예들에 따른 컴퓨팅 시스템(1700)의 구성도이다.
도 17을 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템(1700)은 시스템 버스(1760)에 전기적으로 연결되는 메모리 시스템(100), 컴퓨팅 시스템(1700)의 전반적인 동작을 제어하는 중앙처리장치(CPU, 1710), 컴퓨팅 시스템(1700)의 동작과 관련한 데이터 및 정보를 저장하는 램(RAM, 1720), 사용자에게 사용 환경을 제공하기 위한 UI/UX (User Interface/User Experience) 모듈(1730), 외부 장치와 유선 및/또는 무선 방식으로 통신하기 위한 통신 모듈(1740), 컴퓨팅 시스템(1700)이 사용하는 파워를 관리하는 파워 관리 모듈(1750) 등을 포함할 수 있다.
컴퓨팅 시스템(1700)은 PC(Personal Computer)이거나, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기 등을 포함할 수 있다.
컴퓨팅 시스템(1700)은, 동작 전압을 공급하기 위한 배터리를 더 포함할 수 있으며, 응용 칩셋(Application Chipset), 그래픽 관련 모듈, 카메라 이미지 프로세서(Camera Image Processor), 디램 등을 더 포함할 수도 있다. 이외에도, 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
한편, 메모리 시스템(100)은, 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 이뿐만 아니라, 메모리 시스템(100)은 다양한 형태의 저장 장치로 구현되어, 다양한 전자 기기 내에 탑재될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 메모리 시스템 110: 메모리 장치
120: 메모리 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로
210: 메모리 셀 어레이 220: 어드레스 디코더
230: 리드 앤 라이트 회로 240: 제어 로직
250: 전압 생성 회로

Claims (18)

  1. 복수의 메모리 다이들 - 상기 복수의 메모리 다이들 각각은 복수의 메모리 블록들을 포함한다 - 을 포함하는 메모리 장치; 및
    상기 각 메모리 다이에 포함된 복수의 메모리 블록들을 하나 이상의 슈퍼 블록들로 그룹화하고,
    상기 각 메모리 다이에 포함된 소거 상태의 슈퍼 블록들의 개수를 카운트하고,
    상기 복수의 메모리 다이들 중에서 소거 상태의 슈퍼 블록들의 개수가 가장 적은 제1 메모리 다이에 포함된 제1 슈퍼 블록에 저장된 데이터를, 상기 복수의 메모리 다이들 중에서 소거 상태의 슈퍼 블록들의 개수가 가장 많은 제2 메모리 다이에 포함된 제2 슈퍼 블록으로 이동시키는 메모리 컨트롤러;를 포함하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제1 슈퍼 블록을, 상기 제1 메모리 다이에 포함된 기입 상태의 슈퍼 블록들 중에서 소거 카운트가 가장 적은 슈퍼 블록으로 결정하는 메모리 시스템.
  3. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제2 슈퍼 블록을, 상기 제2 메모리 다이에 포함된 소거 상태의 슈퍼 블록들 중에서 소거 카운트가 가장 큰 슈퍼 블록으로 결정하는 메모리 시스템.
  4. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제1 메모리 다이에 포함된 소거 상태의 슈퍼 블록들의 개수와 상기 제2 메모리 다이에 포함된 소거 상태의 슈퍼 블록들의 개수의 차이가 설정된 임계치 이상일 때, 상기 제1 슈퍼 블록에 저장된 데이터를 상기 제2 슈퍼 블록으로 이동시키는 메모리 시스템.
  5. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 복수의 메모리 다이들에 포함된 슈퍼 블록들을, 복수의 구역들에 할당하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 메모리 컨트롤러는,
    상기 복수의 구역들 중 타깃 구역을 활성화할 때, 상기 타깃 구역에 상기 복수의 메모리 다이들에 포함된 슈퍼 블록들 중 하나 이상을 할당하는 메모리 시스템.
  7. 제6항에 있어서,
    상기 메모리 컨트롤러는,
    상기 타깃 구역에 상기 복수의 메모리 다이들에 포함된 슈퍼 블록들 중 하나 이상을 할당할 때, 상기 복수의 메모리 다이들 중에서 라운드 로빈 방식으로 메모리 다이를 선택하고, 선택된 메모리 다이에 포함된 슈퍼 블록들 중 하나 이상을 상기 타깃 구역에 할당하는 메모리 시스템.
  8. 제6항에 있어서,
    상기 메모리 컨트롤러는,
    상기 타깃 구역을 리셋할 때, 상기 타깃 구역에 할당된 슈퍼 블록들에 저장된 데이터를 소거하고, 상기 타깃 구역에 할당된 슈퍼 블록들을 해제하고, 상기 타깃 구역을 비활성화시키는 메모리 시스템.
  9. 제8항에 있어서,
    상기 메모리 컨트롤러는,
    상기 타깃 구역을 리셋한 후, 상기 제1 메모리 다이에 포함된 소거 상태의 슈퍼 블록의 개수와 상기 제2 메모리 다이에 포함된 소거 상태의 슈퍼 블록의 개수 간의 차이가 설정된 임계치 이상일 때, 상기 제1 슈퍼 블록에 저장된 데이터를 상기 제2 슈퍼 블록으로 이동시키는 메모리 시스템.
  10. 복수의 메모리 다이들 - 상기 복수의 메모리 다이들 각각은 복수의 메모리 블록들을 포함한다 - 각각에 포함된 복수의 메모리 블록들을 하나 이상의 슈퍼 블록으로 그룹화하는 단계;
    상기 각 메모리 다이에 포함된 소거 상태의 슈퍼 블록들의 개수를 카운트하는 단계; 및
    상기 복수의 메모리 다이들 중에서 소거 상태의 슈퍼 블록들의 개수가 가장 적은 제1 메모리 다이에 포함된 제1 슈퍼 블록에 저장된 데이터를, 상기 복수의 메모리 다이들 중에서 소거 상태의 슈퍼 블록들의 개수가 가장 많은 제2 메모리 다이에 포함된 제2 슈퍼 블록으로 이동시키는 단계;를 포함하는 메모리 시스템의 동작 방법.
  11. 제10항에 있어서,
    상기 제1 슈퍼 블록에 저장된 데이터를 상기 제2 슈퍼 블록으로 이동시키는 단계는,
    상기 제1 슈퍼 블록을, 제1 메모리 다이에 포함된 기입 상태의 슈퍼 블록들 중에서 소거 카운트가 가장 적은 슈퍼 블록으로 결정하는 메모리 시스템의 동작 방법.
  12. 제10항에 있어서,
    상기 제1 슈퍼 블록에 저장된 데이터를 상기 제2 슈퍼 블록으로 이동시키는 단계는,
    상기 제2 슈퍼 블록을, 상기 제2 메모리 다이에 포함된 소거 상태의 슈퍼 블록들 중에서 소거 카운트가 가장 큰 슈퍼 블록으로 결정하는 메모리 시스템의 동작 방법.
  13. 제10항에 있어서,
    상기 제1 슈퍼 블록에 저장된 데이터를 상기 제2 슈퍼 블록으로 이동시키는 단계는,
    상기 제1 메모리 다이에 포함된 소거 상태의 슈퍼 블록들의 개수와 상기 제2 메모리 다이에 포함된 소거 상태의 슈퍼 블록들의 개수의 차이가 설정된 임계치 이상일 때, 상기 제1 슈퍼 블록에 저장된 데이터를 상기 제2 슈퍼 블록으로 이동시키는 메모리 시스템의 동작 방법.
  14. 제10항에 있어서,
    상기 복수의 메모리 다이들에 포함된 슈퍼 블록들을, 복수의 구역들에 할당하는 단계;를 추가로 포함하는 메모리 시스템의 동작 방법.
  15. 제14항에 있어서,
    상기 복수의 구역들 중 타깃 구역에 상기 복수의 메모리 다이들에 포함된 슈퍼 블록들 중 하나 이상을 할당하는 단계;를 추가로 포함하고,
    상기 타깃 구역에 상기 복수의 메모리 다이들에 포함된 슈퍼 블록들 중 하나 이상을 할당하는 단계는, 상기 타깃 구역이 활성화될 때 수행되는 메모리 시스템의 동작 방법.
  16. 제15항에 있어서,
    상기 타깃 구역에 상기 복수의 메모리 다이들에 포함된 슈퍼 블록들 중 하나 이상을 할당하는 단계는,
    상기 복수의 메모리 다이들 중에서 라운드 로빈 방식으로 메모리 다이를 선택하는 단계; 및
    상기 선택된 메모리 다이에 포함된 슈퍼 블록들 중 하나 이상을 상기 타깃 구역에 할당하는 단계;를 포함하는 메모리 시스템의 동작 방법.
  17. 제15항에 있어서,
    상기 타깃 구역을 리셋하는 단계;를 추가로 포함하고,
    상기 타깃 구역을 리셋하는 단계는,
    상기 타깃 구역에 할당된 슈퍼 블록들에 저장된 데이터를 소거하는 단계;
    상기 타깃 구역에 할당된 슈퍼 블록들을 해제하는 단계; 및
    상기 타깃 구역을 비활성화시키는 단계;를 포함하는 메모리 시스템의 동작 방법.
  18. 제17항에 있어서,
    상기 타깃 구역을 리셋한 이후, 상기 제1 메모리 다이에 포함된 소거 상태의 슈퍼 블록의 개수와 상기 제2 메모리 다이에 포함된 소거 상태의 슈퍼 블록의 개수의 차이가 설정된 임계치 이상일 때, 상기 제1 슈퍼 블록에 저장된 데이터를 상기 제2 슈퍼 블록으로 이동시키는 단계;를 추가로 포함하는 메모리 시스템의 동작 방법.

KR1020210131541A 2021-10-05 2021-10-05 메모리 시스템 및 메모리 시스템의 동작 방법 KR20230048747A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210131541A KR20230048747A (ko) 2021-10-05 2021-10-05 메모리 시스템 및 메모리 시스템의 동작 방법
US17/651,535 US20230103515A1 (en) 2021-10-05 2022-02-17 Memory system and operating method of memory system
CN202210789354.3A CN115933963A (zh) 2021-10-05 2022-07-05 存储器系统及存储器系统的操作方法
TW111128937A TW202316265A (zh) 2021-10-05 2022-08-02 記憶體系統及記憶體系統的操作方法
DE102022208397.0A DE102022208397A1 (de) 2021-10-05 2022-08-12 Speichersystem und betriebsverfahren eines speichersystems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210131541A KR20230048747A (ko) 2021-10-05 2021-10-05 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20230048747A true KR20230048747A (ko) 2023-04-12

Family

ID=85570914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210131541A KR20230048747A (ko) 2021-10-05 2021-10-05 메모리 시스템 및 메모리 시스템의 동작 방법

Country Status (5)

Country Link
US (1) US20230103515A1 (ko)
KR (1) KR20230048747A (ko)
CN (1) CN115933963A (ko)
DE (1) DE102022208397A1 (ko)
TW (1) TW202316265A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3507132B2 (ja) * 1994-06-29 2004-03-15 株式会社日立製作所 フラッシュメモリを用いた記憶装置およびその記憶制御方法
KR100857761B1 (ko) * 2007-06-14 2008-09-10 삼성전자주식회사 웨어 레벨링을 수행하는 메모리 시스템 및 그것의 쓰기방법
US8239614B2 (en) * 2009-03-04 2012-08-07 Micron Technology, Inc. Memory super block allocation
US8725935B2 (en) * 2009-12-18 2014-05-13 Sandisk Technologies Inc. Balanced performance for on-chip folding of non-volatile memories
US8762625B2 (en) * 2011-04-14 2014-06-24 Apple Inc. Stochastic block allocation for improved wear leveling
US9431113B2 (en) * 2013-08-07 2016-08-30 Sandisk Technologies Llc Data storage system with dynamic erase block grouping mechanism and method of operation thereof
KR20200038812A (ko) * 2018-10-04 2020-04-14 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법

Also Published As

Publication number Publication date
US20230103515A1 (en) 2023-04-06
TW202316265A (zh) 2023-04-16
DE102022208397A1 (de) 2023-04-06
CN115933963A (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
US11262939B2 (en) Memory system, memory controller, and operation method
CN112650442B (zh) 存储器系统、存储器控制器及操作方法
CN112148209A (zh) 存储器系统、存储器控制器及其操作方法
KR20220013661A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR20220105303A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210079549A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
US20210365382A1 (en) Memory system, memory controller, and operation method thereof
KR20220049109A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220001137A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR20210079552A (ko) 메모리 시스템 및 메모리 컨트롤러
KR20210041233A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210017181A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20210012123A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
US11307942B2 (en) Memory system, memory controller and method for operating memory controller
KR20230049858A (ko) 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
KR20220025405A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20220070989A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220068535A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20210028335A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20200138894A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 장치
KR20230048747A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US11709610B2 (en) Memory system, memory controller and operating method
KR20230094588A (ko) 복수의 존들에 대응하는 데이터를 관리하는 메모리 시스템 및 그 방법
KR20230094622A (ko) 슈퍼 메모리 블록의 프로그램 상태를 기초로 타깃 동작을 실행하는 메모리 시스템 및 그 방법