KR20230008752A - 광 센서 - Google Patents

광 센서 Download PDF

Info

Publication number
KR20230008752A
KR20230008752A KR1020227040295A KR20227040295A KR20230008752A KR 20230008752 A KR20230008752 A KR 20230008752A KR 1020227040295 A KR1020227040295 A KR 1020227040295A KR 20227040295 A KR20227040295 A KR 20227040295A KR 20230008752 A KR20230008752 A KR 20230008752A
Authority
KR
South Korea
Prior art keywords
region
multiplication
conductivity type
charge collection
charge
Prior art date
Application number
KR1020227040295A
Other languages
English (en)
Inventor
준 히라미츠
미츠히토 마세
아키히로 시마다
히로아키 이시이
도시노리 이토
유마 다나카
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20230008752A publication Critical patent/KR20230008752A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

광 센서는 각각이 층 모양으로 형성된 제1 도전형의 제1 증배 영역 및 제2 도전형의 제2 증배 영역을 가지는 애벌란시 증배 영역과, 제1 증배 영역 및 제2 증배 영역의 두께 방향에 있어서 제2 증배 영역이 제1 증배 영역에 대해서 위치하는 측을 제1 측이라고 하면, 제2 증배 영역에 대해서 제1 측에 배치된 제2 도전형의 전하 수집 영역과, 제2 증배 영역에 대해서 제1 측에 배치된 제1 도전형의 제1 도전형 영역을 구비한다. 제2 증배 영역은, 두께 방향에 있어서 전하 수집 영역과 겹치는 제1 부분과, 두께 방향에 있어서 제1 도전형 영역과 겹치는 제2 부분을 가진다. 제1 부분의 불순물의 농도는, 제2 부분의 불순물의 농도보다도 높다.

Description

광 센서
본 개시의 일 측면은 광 센서에 관한 것이다.
특허 문헌 1에는, 애벌란시 증배를 이용한 광 센서가 기재되어 있다. 이러한 광 센서에서는, 기판의 표면과 이면의 사이에 전압을 인가하여, 애벌란시 증배 영역에 있어서 애벌란시 증배를 발생시킨다. 이것에 의해, 기판 내에 있어서 발생한 전자가 증배되어, 광의 검출 감도가 높여진다.
특허 문헌 1: 국제 공개 제2017/043068호
상술한 것 같은 광 센서에서는, 증배된 전하가 모아지는 전하 수집 영역에 더하여, 전하 수집 영역과는 상이한 도전형을 가지는 영역(이하, 이(異)도전형 영역이라고 함)이 마련되는 경우가 있다. 이 경우, 애벌란시 증배 영역 중 이도전형 영역과 겹치는 부분에 있어서는 전하 수집 영역과 겹치는 부분과 비교해서 공핍층이 확대되기 쉽기 때문에, 전압 인가시에 애벌란시 증배 영역에 생기는 전계가 불균일해질 우려가 있다. 전계가 불균일하면, 예를 들면, 애벌란시 증배가 생기는 정도까지 인가 전압을 증가시켰을 때, 전하 수집 영역의 아래에 위치하는 부분에서 접합 파괴가 생길 우려가 있다.
본 개시의 일 측면은, 애벌란시 증배 영역에 있어서의 전계를 균일화할 수 있는 광 센서를 제공하는 것을 목적으로 한다.
본 개시의 일 측면에 따른 광 센서는, 각각이 층 모양으로 형성된 제1 도전형의 제1 증배 영역 및 제2 도전형의 제2 증배 영역을 가지는 애벌란시 증배 영역과, 제1 증배 영역 및 제2 증배 영역의 두께 방향에 있어서 제2 증배 영역이 제1 증배 영역에 대해서 위치하는 측을 제1 측이라고 하면, 제2 증배 영역에 대해서 제1 측에 배치된 제2 도전형의 전하 수집 영역과, 제2 증배 영역에 대해서 제1 측에 배치된 제1 도전형의 제1 도전형 영역을 구비하고, 제2 증배 영역은, 두께 방향에 있어서 전하 수집 영역과 겹치는 제1 부분과, 두께 방향에 있어서 제1 도전형 영역과 겹치는 제2 부분을 갖고, 제1 부분의 불순물의 농도는, 제2 부분의 불순물의 농도보다도 높다.
이 광 센서에서는, 제2 증배 영역이, 두께 방향에 있어서 전하 수집 영역과 겹치는 제1 부분과, 두께 방향에 있어서 제1 도전형 영역과 겹치는 제2 부분을 갖고, 제1 부분의 불순물의 농도가, 제2 부분의 불순물의 농도보다도 높다. 이것에 의해, 제1 부분에 있어서 공핍층이 확대되기 쉽게 할 수 있어, 전압 인가시에 애벌란시 증배 영역에 생기는 전계를 균일화할 수 있다.
제1 증배 영역은, 두께 방향에 있어서 전하 수집 영역 및 제1 도전형 영역과 겹쳐 있어도 된다. 이 경우, 제1 증배 영역의 면적을 확보할 수 있어, 고감도화를 도모할 수 있다.
본 개시의 일 측면에 따른 광 센서는, 각각이 층 모양으로 형성된 제1 도전형의 제1 증배 영역 및 제2 도전형의 제2 증배 영역을 가지는 애벌란시 증배 영역과, 제1 증배 영역 및 제2 증배 영역의 두께 방향에 있어서 제2 증배 영역이 제1 증배 영역에 대해서 위치하는 측을 제1 측이라고 하면, 제2 증배 영역에 대해서 제1 측에 배치된 제2 도전형의 전하 수집 영역과, 제2 증배 영역에 대해서 제1 측에 배치된 제1 도전형의 제1 도전형 영역을 구비하고, 제1 증배 영역은, 제1 증배 영역 및 제2 증배 영역의 두께 방향에 있어서 전하 수집 영역과 겹치는 제1 부분과, 두께 방향에 있어서 제1 도전형 영역과 겹치는 제2 부분을 갖고, 제2 부분의 불순물의 농도는, 제1 부분의 불순물의 농도보다도 높다.
이 광 센서에서는, 제1 증배 영역이, 두께 방향에 있어서 전하 수집 영역과 겹치는 제1 부분과, 두께 방향에 있어서 제1 도전형 영역과 겹치는 제2 부분을 갖고, 제2 부분의 불순물의 농도가, 제1 부분의 불순물의 농도보다도 높다. 이것에 의해, 제2 부분에 있어서의 공핍층의 확대를 억제할 수 있어, 전압 인가시에 애벌란시 증배 영역에 생기는 전계를 균일화할 수 있다.
제2 증배 영역은, 두께 방향에 있어서 전하 수집 영역 및 제1 도전형 영역과 겹쳐 있어도 된다. 이 경우, 제2 증배 영역의 면적을 확보할 수 있어, 고감도화를 도모할 수 있다.
본 개시의 일 측면에 따른 광 센서는, 애벌란시 증배 영역, 전하 수집 영역 및 제1 도전형 영역을 각각이 포함하는 복수의 화소를 구비하고, 제1 증배 영역은, 복수의 화소에 걸쳐서 연결되어 있거나, 또는, 복수의 화소를 서로 분리하도록 형성된 트렌치에 이르러 있어도 된다. 이 경우, 복수의 화소 사이에서의 수광 감도의 편차 및 1개의 화소 내에서의 장소에 따른 수광 감도의 편차가 억제된 상태에서, 각 화소에 있어서 고감도화가 실현된다. 그 결과, 각 화소에 있어서 균일하게 수광 감도의 향상을 도모할 수 있다.
본 개시의 일 측면에 따른 광 센서는, 애벌란시 증배 영역, 전하 수집 영역 및 제1 도전형 영역을 각각이 포함하는 복수의 화소를 구비하고, 제2 증배 영역은, 복수의 화소에 걸쳐서 연결되어 있거나, 또는, 복수의 화소를 서로 분리하도록 형성된 트렌치에 이르러 있어도 된다. 이 경우, 복수의 화소 사이에서의 수광 감도의 편차 및 1개의 화소 내에서의 장소에 따른 수광 감도의 편차가 억제된 상태에서, 각 화소에 있어서 고감도화가 실현된다. 그 결과, 각 화소에 있어서 균일하게 수광 감도의 향상을 도모할 수 있다.
제1 부분은, 두께 방향에 있어서 제1 도전형 영역과 겹쳐 있지 않아도 된다. 이 경우, 전압 인가시에 공핍층이 제1 도전형 영역에 이르는 것에 기인하여 애벌란시 증배 영역과 제1 도전형 영역의 사이에 전류가 흐르는 사태(펀치드루(punchthrough))가 발생하기 어렵게 할 수 있다.
제1 부분은, 두께 방향에 있어서 제1 도전형 영역과 겹쳐 있어도 된다. 이 경우, 애벌란시 증배 영역에 있어서의 전계를 한층 균일화할 수 있다.
제1 도전형 영역은, 회로를 구성하는 웰 영역이어도 된다. 이 광 센서에 의하면, 이러한 웰 영역이 마련되어 있는 경우에도, 애벌란시 증배 영역에 있어서의 전계를 균일화할 수 있다.
본 개시의 일 측면에 따른 광 센서는, 애벌란시 증배 영역, 전하 수집 영역 및 제1 도전형 영역을 각각이 포함하는 복수의 화소를 구비하고, 제1 도전형 영역은, 복수의 화소의 사이의 경계부에 마련된 분리 영역이어도 된다. 이 광 센서에 의하면, 이러한 분리 영역이 마련되어 있는 경우에도, 애벌란시 증배 영역에 있어서의 전계를 균일화할 수 있다.
제1 도전형 영역은, 두께 방향에서 보았을 경우에 전하 수집 영역을 포위하고 있어도 된다. 이 광 센서에 의하면, 이러한 제1 도전형 영역이 마련되어 있는 경우에도, 애벌란시 증배 영역에 있어서의 전계를 균일화할 수 있다.
본 개시의 일 측면에 따른 광 센서는, 전하 수집 영역에 대해서 제1 측에 배치된 전극과, 전하 수집 영역과 전극의 사이에 배치된 제1 도전형의 개재 영역을 더 구비해도 된다. 이 경우, 전극의 근방에 있어서의 암전류의 발생을 억제할 수 있다.
본 개시의 일 측면에 따른 광 센서는, 제2 증배 영역에 대해서 제1 측에 배치되어, 전하 수집 영역에 접속된 제2 도전형의 전하 전송 영역과, 전하 전송 영역에 인접하는 영역 상에 배치된 전송 게이트 전극를 더 구비해도 된다. 이 경우, 전하 수집 영역에 모아진 전하를 전하 전송 영역에 고속으로 전송할 수 있다.
본 개시에 의하면, 애벌란시 증배 영역에 있어서의 전계를 균일화할 수 있는 광 센서를 제공하는 것이 가능해진다.
도 1은 실시 형태에 따른 측거 이미지 센서를 구비하는 광 검출 장치의 구성도이다.
도 2는 측거 이미지 센서의 화소부의 평면도이다.
도 3은 도 2의 III－III선을 따른 단면도이다.
도 4는 도 2의 IV－IV선을 따른 단면도이다.
도 5의 (a) 및 (b)는, 전압 인가시에 애벌란시 증배 영역에 생기는 전계를 나타내는 도면이다.
도 6의 (a) 및 (b)는, 전압 인가시에 애벌란시 증배 영역에 생기는 전계를 나타내는 도면이다.
도 7은 제1 변형예에 따른 측거 이미지 센서의 평면도이다.
도 8은 도 7에 나타내지는 VIII－VIII선을 따른 단면도이다.
도 9는 제2 변형예에 따른 측거 이미지 센서의 평면도이다.
도 10은 도 9에 나타내지는 X-X선을 따른 단면도이다.
도 11은 도 9에 나타내지는 XI－XI선을 따른 단면도이다.
도 12는 제3 변형예에 따른 측거 이미지 센서의 단면도이다.
도 13은 제4 변형예에 따른 측거 이미지 센서의 단면도이다.
도 14는 제5 변형예에 따른 이미지 센서의 반도체층의 단면도이다.
도 15는 도 14에 나타내지는 XV－XV선을 따른 단면도이다.
도 16은 제6 변형예에 따른 측거 이미지 센서의 단면도이다.
이하, 본 개시의 일 실시 형태에 대해서, 도면을 참조하면서 상세하게 설명한다. 이하의 설명에 있어서, 동일 또는 상당 요소에는 동일 부호를 이용하고, 중복하는 설명을 생략한다.
［광 검출 장치의 구성］
도 1에 나타내지는 것처럼, 광 검출 장치(1)는 광원(2)과, 측거 이미지 센서(광 센서)(10A)와, 신호 처리부(3)와, 제어부(4)와, 표시부(5)를 구비하고 있다. 광 검출 장치(1)는 간접 TOF(Time of Flight) 방식을 이용하여 대상물(OJ)의 거리 화상(대상물(OJ)까지의 거리 d에 관한 정보를 포함하는 화상)을 취득하는 장치이다.
광원(2)은 펄스광(L)을 출사한다. 광원(2)은, 예를 들면 적외 LED 등을 포함하여 구성되어 있다. 펄스광(L)은, 예를 들면 근적외광이며, 펄스광(L)의 주파수는, 예를 들면 10kHz 이상이다. 측거 이미지 센서(10A)는 광원(2)으로부터 출사되어 대상물(OJ)에서 반사된 펄스광(L)을 검출한다. 측거 이미지 센서(10A)는 화소부(11) 및 CMOS 판독 회로부(12)가 반도체 기판(예를 들면 실리콘 기판)에 모놀리식(monolithic)으로 형성됨으로써, 구성되어 있다. 측거 이미지 센서(10A)는 신호 처리부(3)에 실장되어 있다.
신호 처리부(3)는 측거 이미지 센서(10A)의 화소부(11) 및 CMOS 판독 회로부(12)를 제어한다. 신호 처리부(3)는 측거 이미지 센서(10A)로부터 출력된 신호에 소정의 처리를 실시하여 검출 신호를 생성한다. 제어부(4)는 광원(2) 및 신호 처리부(3)를 제어한다. 제어부(4)는 신호 처리부(3)로부터 출력된 검출 신호에 기초하여 대상물(OJ)의 거리 화상을 생성한다. 표시부(5)는 제어부(4)에 의해서 생성된 대상물(OJ)의 거리 화상을 표시한다.
［측거 이미지 센서의 구성］
도 2, 도 3 및 도 4에 나타내지는 것처럼, 측거 이미지 센서(10A)는 화소부(11)에 있어서, 반도체층(20)과, 전극층(40)을 구비하고 있다. 반도체층(20)은 제1 표면(20a) 및 제2 표면(20b)을 가지고 있다. 제1 표면(20a)은, 두께 방향에 있어서의 반도체층(20)의 일방측의 표면이다. 제2 표면(20b)은, 두께 방향에 있어서의 반도체층(20)의 타방측의 표면이다. 전극층(40)은 반도체층(20)의 제1 표면(20a) 상에 마련되어 있다. 반도체층(20) 및 전극층(40)은, 제1 표면(20a)을 따라서 배치된 복수의 화소(11a)를 구성하고 있다. 측거 이미지 센서(10A)에서는, 복수의 화소(11a)는, 제1 표면(20a)을 따라서 2차원으로 배열되어 있다. 이하, 반도체층(20)의 두께 방향을 Z방향이라고 하고, Z방향에 수직인 일방향을 X방향이라고 하고, Z방향 및 X방향 모두에 수직인 방향을 Y방향이라고 한다. 또, Z방향에 있어서의 일방측을 제1 측이라고 하고, Z방향에 있어서의 타방측(제1 측과는 반대측)을 제2 측이라고 한다. 또한, 도 2에서는, 후술하는 배선층(60)의 도시가 생략되어 있다.
각 화소(11a)는, 반도체층(20)에 있어서, 반도체 영역(21)과, 애벌란시 증배 영역(22)과, 전하 수집 영역(23)과, 한 쌍의 제1 전하 전송 영역(24, 25)과, 한 쌍의 제2 전하 전송 영역(26, 27)과, 복수의 전하 저지 영역(28)과, 웰 영역(제1 도전형 영역)(31)과, LOCOS(Local Oxidation of Silicon) 영역(33)과, 배리어 영역(34)과, 한 쌍의 싱크 영역(35)을 가지고 있다. 각 영역(21~28, 31~35)은, 반도체 기판(예를 들면 실리콘 기판)에 대해서 각종 처리(예를 들면, 에칭, 성막, 불순물 주입 등)를 실시함으로써 형성되어 있다.
반도체 영역(21)은 p형(제1 도전형)의 영역으로서, 반도체층(20)에 있어서 제2 표면(20b)을 따라서 마련되어 있다. 반도체 영역(21)은 입사광에 따라 전하를 발생시키는 광 흡수 영역(광전 변환 영역)으로서 기능한다. 일례로서, 반도체 영역(21)은 1×1015cm－3 이하의 캐리어 농도를 가지는 p형의 영역이며, 그 두께는 10μm 정도이다. 또한, 애벌란시 증배 영역(22) 등도 광 흡수 영역(광전 변환 영역)으로서 기능한다.
애벌란시 증배 영역(22)은 제1 증배 영역(71) 및 제2 증배 영역(72)을 포함하고 있다. 제1 증배 영역(71) 및 제2 증배 영역(72) 각각은, Z방향에 수직인 평면에 따른 층 모양으로 형성되어 있다. 제1 증배 영역(71) 및 제2 증배 영역(72)은, Z방향(두께 방향)을 따라서 늘어서 있다. 제1 증배 영역(71)은 p형의 영역으로서, 반도체층(20)에 있어서 반도체 영역(21)에 대해서 제1 측에 형성되어 있다. 일례로서, 제1 증배 영역(71)의 두께는, 1μm 정도이다. 제2 증배 영역(72)은 n형(제2 도전형)의 영역으로서, 반도체층(20)에 있어서 제1 증배 영역(71)에 대해서 제1 측에 형성되어 있다. 일례로서, 제2 증배 영역(72)의 두께는, 1μm 정도이다. 제1 증배 영역(71) 및 제2 증배 영역(72)은, pn 접합을 형성하고 있다. 애벌란시 증배 영역(22)의 상세에 대하여는 후술한다.
전하 수집 영역(23)은 n형의 영역으로서, 반도체층(20)에 있어서 제2 증배 영역(72)에 대해서 제1 측에 형성되어 있다. 일례로서, 전하 수집 영역(23)은, 5×1015~1×1016cm－3의 캐리어 농도를 가지는 n형의 영역이며, 그 두께는 1μm 정도이다. 이 예에서는, 전하 수집 영역(23)은 전하 배분 영역으로서 기능한다.
각 제1 전하 전송 영역(24, 25)은 n형의 영역으로서, 반도체층(20)에 있어서 제2 증배 영역(72)에 대해서 제1 측에 형성되어 있다. 각 제1 전하 전송 영역(24, 25)은 전하 수집 영역(23)과 접속되어 있다. 한 쌍의 제1 전하 전송 영역(24, 25)은 전하 수집 영역(23)에 있어서의 제1 측의 부분을 사이에 두고, X방향에 있어서 서로 마주보고 있다. 일례로서, 각 제1 전하 전송 영역(24, 25)은 1×1018cm－3 이상의 캐리어 농도를 가지는 n형의 영역이며, 그 두께는 0.2μm 정도이다. 전하 수집 영역(23)에 있어서의 제2 측의 부분은, 각 제1 전하 전송 영역(24, 25)과 제2 증배 영역(72)의 사이에 들어가 있다. 이 예에서는, 각 제1 전하 전송 영역(24, 25)은 전하 축적 영역으로서 기능한다.
각 제2 전하 전송 영역(26, 27)은 n형의 영역으로서, 반도체층(20)에 있어서 제2 증배 영역(72)에 대해서 제1 측에 형성되어 있다. 각 제2 전하 전송 영역(26, 27)은 전하 수집 영역(23)과 접속되어 있다. 한 쌍의 제2 전하 전송 영역(26, 27)은 전하 수집 영역(23)에 있어서의 제1 측의 부분을 사이에 두고, Y방향에 있어서 서로 마주보고 있다. 일례로서, 각 제2 전하 전송 영역(26, 27)은 1×1018cm－3 이상의 캐리어 농도를 가지는 n형의 영역이며, 그 두께는 0.2μm 정도이다. 전하 수집 영역(23)에 있어서의 제2 측의 부분은, 각 제2 전하 전송 영역(26, 27)과 제2 증배 영역(72)의 사이에 들어가 있다. 이 예에서는, 각 제2 전하 전송 영역(26, 27)은, 전하 배출 영역으로서 기능한다.
각 전하 저지 영역(28)은 p형의 영역으로서, 반도체층(20)에 있어서 각 제1 전하 전송 영역(24, 25)과 전하 수집 영역(23)(전하 수집 영역(23)에 있어서의 제2 측의 부분)의 사이에 형성되어 있다. 일례로서, 각 전하 저지 영역(28)은 1×1017~1×1018cm－3의 캐리어 농도를 가지는 p형의 영역이며, 그 두께는 0.2μm 정도이다.
웰 영역(31)은 p형의 영역으로서, 반도체층(20)에 있어서 제2 증배 영역(72)에 대해서 제1 측에 형성되어 있다. 웰 영역(31)은, Z방향에 수직인 방향에 있어서 전하 수집 영역(23)과 나란하도록 배치되어 있다. 이 예에서는, 웰 영역(31)은, Z방향에서 보았을 경우에 전하 수집 영역(23)을 포위하고 있다. LOCOS 영역(33)은, 반도체층(20)에 있어서 웰 영역(31)에 대해서 제1 측에 형성된 절연 영역이다. LOCOS 영역(33)은 웰 영역(31)과 접속되어 있다. 웰 영역(31)은 LOCOS 영역(33)과 함께 복수의 판독 회로(예를 들면, 소스 팔로워 앰프, 리셋 트랜지스터 등)를 구성하고 있다. 각 판독 회로는 각 제1 전하 전송 영역(24, 25)과 전기적으로 접속되어 있다.
일례로서, 웰 영역(31)은 1×1016~5×1017cm－3의 캐리어 농도를 가지는 p형의 영역이며, 그 두께는 1μm 정도이다. 웰 영역(31)은 복수의 화소(11a)를 서로 분리하도록 복수의 화소(11a)의 사이의 경계부에 마련된 분리 영역이기도 하다. 또한, 화소부와 판독 회로부를 전기적으로 분리하기 위한 구조로서는, LOCOS 영역(33)을 대신하여, STI(Shallow Trench Isolation)가 이용되어도 되고, 혹은, 단순히 웰 영역(31)만이 이용되어도 된다.
배리어 영역(34)은 n형의 영역으로서, 반도체층(20)에 있어서 제2 증배 영역(72)과 웰 영역(31)의 사이에 형성되어 있다. 배리어 영역(34)은, Z방향에서 보았을 경우에 웰 영역(31)을 포함하고 있다. 즉, 웰 영역(31)은, Z방향에서 보았을 경우에 배리어 영역(34) 내에 위치하고 있다. 배리어 영역(34)은 전하 수집 영역(23)을 포위하고 있다. 배리어 영역(34)의 n형 불순물의 농도는, 제2 증배 영역(72)의 n형 불순물의 농도보다도 높다. 일례로서, 배리어 영역(34)은 제2 증배 영역(72)의 캐리어 농도로부터 제2 증배 영역(72)의 캐리어 농도의 배(倍)정도까지의 캐리어 농도를 가지는 n형의 영역이며, 그 두께는 1μm 정도이다.
각 싱크 영역(35)은 n형의 영역으로서, 반도체층(20)에 있어서 배리어 영역(34)에 대해서 제1 측에 형성되어 있다. 각 싱크 영역(35)에 있어서의 제2 측의 단부는, 배리어 영역(34)과 접속되어 있다. 각 싱크 영역(35)에 있어서의 제1 측의 단부는, 각 제2 전하 전송 영역(26, 27)과 접속되어 있다. 각 제2 전하 전송 영역(26, 27)의 n형 불순물의 농도는, 각 싱크 영역(35)의 n형 불순물의 농도보다도 높고, 각 싱크 영역(35)의 n형 불순물의 농도는, 배리어 영역(34)의 n형 불순물의 농도 및 웰 영역(31)의 p형 불순물의 농도보다도 높다. 일례로서, 각 싱크 영역(35)은 웰 영역(31)의 캐리어 농도 이상의 캐리어 농도를 가지는 n형의 영역이며, 그 두께는 각 제2 전하 전송 영역(26, 27)과 배리어 영역(34) 사이의 거리에 의존한다.
각 화소(11a)는, 전극층(40)에 있어서, 포토 게이트 전극(41)과, 한 쌍의 제1 전송 게이트 전극(42, 43)과, 한 쌍의 제2 전송 게이트 전극(44, 45)을 가지고 있다. 각 게이트 전극(41~45)은 절연막(46)을 통해서 반도체층(20)의 제1 표면(20a) 상에 형성되어 있다. 절연막(46)은, 예를 들면, 실리콘 질화막, 실리콘 산화막 등이다.
포토 게이트 전극(41)은, 전극층(40)에 있어서 전하 수집 영역(23)에 대해서 제1 측에 형성되어 있다. 포토 게이트 전극(41)은 도전성 및 광 투과성을 가지는 재료(예를 들면 폴리 실리콘)에 의해서 형성되어 있다. 일례로서, 포토 게이트 전극(41)은, Z방향에서 보았을 경우에, X방향에 있어서 서로 마주보는 2변, 및 Y방향에 있어서 서로 마주보는 2변을 가지는 직사각형 모양을 나타내고 있다.
제1 전송 게이트 전극(42)은, 포토 게이트 전극(41)에 대해서 제1 전하 전송 영역(24)측에 위치하도록, 전극층(40)에 있어서 전하 수집 영역(23)에 대해서 제1 측에 형성되어 있다. 제1 전송 게이트 전극(42)은 전하 수집 영역(23)에 있어서의 제1 전하 전송 영역(24)에 인접하는 영역 상에 배치되어 있다. 제1 전송 게이트 전극(43)은 포토 게이트 전극(41)에 대해서 제1 전하 전송 영역(25)측에 위치하도록, 전극층(40)에 있어서 전하 수집 영역(23)에 대해서 제1 측에 형성되어 있다. 제1 전송 게이트 전극(43)은, 전하 수집 영역(23)에 있어서의 제1 전하 전송 영역(25)에 인접하는 영역 상에 배치되어 있다. 각 제1 전송 게이트 전극(42, 43)은 도전성 및 광 투과성을 가지는 재료(예를 들면 폴리 실리콘)에 의해서 형성되어 있다. 일례로서, 각 제1 전송 게이트 전극(42, 43)은, Z방향에서 보았을 경우에, X방향에 있어서 서로 마주보는 2변, 및 Y방향에 있어서 서로 마주보는 2변을 가지는 직사각형 모양을 나타내고 있다.
제2 전송 게이트 전극(44)은 포토 게이트 전극(41)에 대해서 제2 전하 전송 영역(26)측에 위치하도록, 전극층(40)에 있어서 전하 수집 영역(23)에 대해서 제1 측에 형성되어 있다. 제2 전송 게이트 전극(44)은 전하 수집 영역(23)에 있어서의 제2 전하 전송 영역(26)에 인접하는 영역 상에 배치되어 있다. 제2 전송 게이트 전극(45)은 포토 게이트 전극(41)에 대해서 제2 전하 전송 영역(27)측에 위치하도록, 전극층(40)에 있어서 전하 수집 영역(23)에 대해서 제1 측에 형성되어 있다. 제2 전송 게이트 전극(45)은, 전하 수집 영역(23)에 있어서의 제2 전하 전송 영역(27)에 인접하는 영역 상에 배치되어 있다. 각 제2 전송 게이트 전극(44, 45)은 도전성 및 광 투과성을 가지는 재료(예를 들면 폴리 실리콘)에 의해서 형성되어 있다. 일례로서, 각 제2 전송 게이트 전극(44, 45)은, Z방향에서 보았을 경우에, X방향에 있어서 서로 마주보는 2변, 및 Y방향에 있어서 서로 마주보는 2변을 가지는 직사각형 모양을 나타내고 있다.
측거 이미지 센서(10A)는, 화소부(11)에 있어서, 대향 전극(50)과, 배선층(60)을 더 구비하고 있다. 대향 전극(50)은 반도체층(20)의 제2 표면(20b) 상에 마련되어 있다. 대향 전극(50)은, Z방향에서 보았을 경우에 복수의 화소(11a)를 포함하고 있다. 대향 전극(50)은, Z방향에 있어서 전극층(40)과 서로 마주보고 있다. 대향 전극(50)은, 예를 들면 금속 재료에 의해서 형성되어 있다. 배선층(60)은 전극층(40)을 덮도록 반도체층(20)의 제1 표면(20a) 상에 마련되어 있다. 배선층(60)은 각 화소(11a) 및 CMOS 판독 회로부(12)(도 1 참조)와 전기적으로 접속되어 있다. 배선층(60) 중 각 화소(11a)의 포토 게이트 전극(41)과 서로 마주보는 부분에는, 광 입사 개구(60a)가 형성되어 있다.
반도체층(20)에는, 서로 이웃하는 화소(11a)를 서로 분리하도록 트렌치(29)가 형성되어 있다. 트렌치(29)는 반도체층(20)의 제1 표면(20a)에 형성되어 있다. 트렌치(29)의 저면(29a)은 애벌란시 증배 영역(22)에 대해서 제2 측에 위치하고 있다. 즉, 트렌치(29)는 애벌란시 증배 영역(22)을 완전하게 분리하고 있다. 트렌치(29) 내에는, 실리콘 산화물 등의 절연 재료(47)가 배치되어 있다. 절연 재료(47) 대신에, 텅스텐 등의 금속 재료, 폴리 실리콘 등이 트렌치(29) 내에 배치되어 있어도 된다.
각 화소(11a)에 있어서, 애벌란시 증배 영역(22)은, 트렌치(29)에 이르러 있다. 애벌란시 증배 영역(22)은 애벌란시 증배를 일으키는 영역이다. 즉, 각 화소(11a)에 있어서는, 소정값의 역방향 바이어스가 인가되었을 경우에 3×105~4×105V/cm의 전계 강도를 발생시킬 수 있는 애벌란시 증배 영역(22)이, 트렌치(29)에 의해서 포위된 영역 전체로 퍼져 있다.
［애벌란시 증배 영역의 상세］
제1 증배 영역(71) 및 제2 증배 영역(72) 각각은, 트렌치(29)에 이르도록 연재(延在)하고 있고, Z방향에 있어서 전하 수집 영역(23) 및 웰 영역(31)과 겹쳐 있다. 제1 증배 영역(71)의 p형 불순물의 농도는, 제1 증배 영역(71)의 전체에 걸쳐서 균일하다. 제1 증배 영역(71)의 p형 불순물의 농도는, 예를 들면 1×1016cm－3 이상이다.
제2 증배 영역(72)은, n형 불순물의 농도가 서로 다른 제1 부분(72a) 및 제2 부분(72b)을 가지고 있다. 제1 부분(72a)은, Z방향에 있어서 전하 수집 영역(23)과 겹쳐 있고, 제2 부분(72b)은, Z방향에 있어서 웰 영역(31)과 겹쳐 있다. 제1 부분(72a)은, Z방향에서 보았을 경우에 웰 영역(31) 및 배리어 영역(34)의 내측에 위치하고 있고, Z방향에 있어서 웰 영역(31) 및 배리어 영역(34)과 겹쳐 있지 않다.
제2 부분(72b)은, 제1 부분(72a)에 연속하고 있고, Z방향에서 보았을 경우에 제1 부분(72a)을 포위하고 있다. 제2 부분(72b)에 있어서의 제1 부분(72a)측의 부분(내측 부분)은, Z방향에 있어서 전하 수집 영역(23)과 겹쳐 있다. 제2 부분(72b)의 전체는, Z방향에 있어서 배리어 영역(34)과 겹쳐 있다. Z방향에서 보았을 경우에, 제1 부분(72a)과 제2 부분(72b) 사이의 경계는, 전하 수집 영역(23)과 배리어 영역(34) 사이의 경계(배리어 영역(34)의 내측 가장자리)와 일치하고 있다.
제1 부분(72a)의 n형 불순물의 농도는, 제2 부분(72b)의 n형 불순물의 농도보다도 높다. 일례로서, 제1 부분(72a)의 n형 불순물의 농도는, 1×1016 이상이며, 제2 부분(72b)의 n형 불순물의 농도는, 1×1016 이상이다. 제2 부분(72b)의 n형 불순물의 농도는, 전압 인가시에 공핍층이 웰 영역(31)에 이르는 것에 기인하여 애벌란시 증배 영역(22)과 웰 영역(31)의 사이에 전류가 흐르는 사태(펀치드루)가 생기지 않는 정도로, 높게 설정되어 있다. 애벌란시 증배 영역(22)은, 예를 들면, 제2 부분(72b)의 n형 불순물의 농도와 동일한 n형 불순물의 농도를 가지는 영역을 균일하게 형성한 후에, 제1 부분(72a)에만 n형 불순물을 추가로 주입함으로써, 형성된다.
［광 검출 장치의 동작예］
측거 이미지 센서(10A)의 각 화소(11a)에 있어서는, 포토 게이트 전극(41)의 전위를 기준으로 하여 음의 전압(예를 들면 -50V)이 대향 전극(50)에 인가되어(즉, 애벌란시 증배 영역(22)에 형성된 pn 접합에 역방향 바이어스가 인가되어), 애벌란시 증배 영역(22)에 3×105~4×105V/cm의 전계 강도가 발생한다. 이 상태에서, 광 입사 개구(60a) 및 포토 게이트 전극(41)을 통해서 반도체층(20)에 펄스광(L)이 입사되면, 펄스광(L)의 흡수에 의해서 발생한 전자가, 애벌란시 증배 영역(22)에서 증배되어 전하 수집 영역(23)으로 고속으로 이동한다(전하 수집 영역(23)에 모아진다).
대상물(OJ)(도 1 참조)의 거리 화상을 생성할 때, 각 화소(11a)에서는, 먼저, 한 쌍의 제2 전송 게이트 전극(44, 45)에 리셋 전압이 인가된다. 리셋 전압은 포토 게이트 전극(41)의 전위를 기준으로 하여 양의 전압이다. 이것에 의해, 전하 수집 영역(23)으로 이동한 전자가 한 쌍의 제2 전하 전송 영역(26, 27)으로부터 배출된다.
이어서, 한 쌍의 제1 전송 게이트 전극(42, 43)에 펄스 전압 신호가 인가된다. 일례로서, 제1 전송 게이트 전극(42)에 인가되는 펄스 전압 신호는, 포토 게이트 전극(41)의 전위를 기준으로 하여 양의 전압 및 음의 전압이 교호로 반복되는 전압 신호로서, 광원(2)(도 1 참조)으로부터 출사되는 펄스광(L)의 강도 신호와 주기, 펄스 폭 및 위상이 동일한 전압 신호이다. 한편, 제1 전송 게이트 전극(43)에 인가되는 펄스 전압 신호는, 위상이 180° 시프트되어 있는 점을 제외하고, 제1 전송 게이트 전극(42)에 인가되는 펄스 전압 신호와 동일한 전압 신호이다.
이것에 의해, 전하 수집 영역(23)에 모아진 전자가 한 쌍의 제1 전하 전송 영역(24, 25)에 교호로 고속으로 전송된다(한 쌍의 제1 전하 전송 영역(24, 25)으로 배분된다). 소정 기간의 전송에 의해서 각 제1 전하 전송 영역(24, 25)에 축적된 전자는, 웰 영역(31) 등에 의해서 구성된 판독 회로, 및 배선층(60)을 통해서, 신호로서 CMOS 판독 회로부(12)(도 1 참조)에 전송된다.
도 1에 나타내지는 것처럼, 펄스광(L)이 광원(2)으로부터 출사되고, 대상물(OJ)에서 반사된 펄스광(L)이 측거 이미지 센서(10A)에서 검출되면, 측거 이미지 센서(10A)에서 검출되는 펄스광(L)의 강도 신호의 위상은, 광원(2)으로부터 출사되는 펄스광(L)의 강도 신호의 위상에 대해서, 대상물(OJ)까지의 거리 d에 따라 시프트되게 된다. 따라서, 각 제1 전하 전송 영역(24, 25)에 축적된 전자에 기초하는 신호를 각 화소(11a)에 대해 취득함으로써, 대상물(OJ)의 거리 화상을 생성할 수 있다.
［작용 및 효과］
측거 이미지 센서(10A)에서는, 제2 증배 영역(72)이, Z방향(제1 증배 영역(71) 및 제2 증배 영역(72)의 두께 방향)에 있어서 전하 수집 영역(23)과 겹치는 제1 부분(72a)과, Z방향에 있어서 웰 영역(31)(제1 도전형 영역)과 겹치는 제2 부분(72b)을 가지고, 제1 부분(72a)의 n형 불순물의 농도가, 제2 부분(72b)의 n형 불순물의 농도보다도 높다. 이것에 의해, 제1 부분(72a)에 있어서 공핍층이 확대되기 쉽게 할 수 있어, 전압 인가시에 애벌란시 증배 영역(22)에 생기는 전계를 균일화할 수 있다.
이 점에 대해 도 5 및 도 6을 참조하면서 더 설명한다. 도 5 및 도 6에서는, 측거 이미지 센서(10A)와는 달리, 제2 증배 영역(72)의 제1 부분(72a) 및 제2 부분(72b)의 n형 불순물의 농도가 서로 동일한 경우의 시뮬레이션 결과가 나타내져 있다. 도 5의 (a), 도 5의 (b), 도 6의 (a), 도 6의 (b)에서는, 대향 전극(50)에 인가되는 인가 전압이 각각 30V, 40V, 50V, 60V인 경우에 애벌란시 증배 영역(22)에 생기는 전계가 나타내져 있다. 각 도면에 있어서는, 공핍층의 경계(등전위선)(B)가 파선으로 나타내져 있다. 이하, 애벌란시 증배 영역(22) 중, Z방향에 있어서 전하 수집 영역(23)과 겹치는 부분을 제1 부분(22a)이라고 하고, Z방향에 있어서 웰 영역(31)과 겹치는 부분을 제2 부분(22b)이라 하여 설명한다.
도 5의 (a)에 나타내지는 것처럼, 인가 전압이 30V인 경우, 공핍층의 경계(B)는 거의 평탄하다. 도 5의 (b)에 나타내지는 것처럼, 인가 전압이 40V로 증가하면, 제1 부분(22a)과 제2 부분(22b)의 사이에서 공핍층의 형상에 차가 생기기 시작한다. 제2 부분(22b)에 있어서는 제1 부분(22a)과 비교해서 공핍층이 크게 넓어져, 제2 부분(22b)에 있어서의 전계가 제1 부분(22a)에 있어서의 전계보다도 높아진다.
도 6의 (a)에 나타내지는 것처럼, 인가 전압이 50V로 증가하면, 제2 부분(22b)에 있어서 생긴 공핍층이 제1 부분(22a) 내로 진출한다. 또, 제2 부분(22b)에 있어서의 전계가 더 상승한다. 제1 부분(22a)은 공핍화되어 있지 않고, 전계가 낮은 채이다. 도 6의 (b)에 나타내지는 것처럼, 인가 전압이 60V로 증가하면, 제1 부분(22a)이 공핍화되기 전에 제2 부분(22b)에 있어서 접합 파괴가 생겨, 애벌란시 증배 영역(22)과 웰 영역(31)의 사이에 전류 C가 흐른다. 또한, 접합 파괴란 pn 접합에 높은 역바이어스 전압을 인가함으로써 생기는 전자 사태 항복(애벌란시 항복)을 말한다.
이와 같이, 제2 증배 영역(72)의 제1 부분(72a) 및 제2 부분(72b)의 n형 불순물의 농도가 동일한 경우, 전압 인가시에 애벌란시 증배 영역(22)에 생기는 전계가 불균일해져, 애벌란시 증배가 생기는 정도까지 인가 전압을 증가시켰을 때 접합 파괴가 생길 우려가 있다. 이것에 대해, 측거 이미지 센서(10A)에서는, 제1 부분(72a)의 n형 불순물의 농도가 제2 부분(72b)의 n형 불순물의 농도보다도 높기 때문에, 제1 부분(72a)에 있어서 공핍층이 확대되기 쉽게 할 수 있어, 전압 인가시에 애벌란시 증배 영역(22)에 생기는 전계를 균일화(평탄화)할 수 있다. 그 결과, 애벌란시 증배가 생기는 정도까지 인가 전압을 증가시켰을 경우에도, 제2 부분(72b)에 있어서 접합 파괴가 생기는 것을 방지할 수 있다.
제1 증배 영역(71)이, Z방향에 있어서 전하 수집 영역(23) 및 웰 영역(31)과 겹쳐 있다. 이것에 의해, 제1 증배 영역(71)의 면적을 확보할 수 있어, 고감도화를 도모할 수 있다.
제1 증배 영역(71) 및 제2 증배 영역(72)이, 복수의 화소(11a)를 서로 분리하도록 형성된 트렌치(29)에 이르러 있다. 이것에 의해, 복수의 화소(11a) 사이에서의 수광 감도의 편차 및 1개의 화소(11a) 내에서의 장소에 따른 수광 감도의 편차가 억제된 상태에서, 각 화소(11a)에 있어서 고감도화가 실현된다. 그 결과, 각 화소(11a)에 있어서 균일하게 수광 감도의 향상을 도모할 수 있다.
제1 부분(72a)이, Z방향에 있어서 웰 영역(31)과 겹쳐 있지 않다. 이것에 의해, 전압 인가시에 공핍층이 웰 영역(31)에 이르는 것에 기인하여 애벌란시 증배 영역(22)과 웰 영역(31)의 사이에 전류가 흐르는 사태(펀치드루)가 발생하기 어렵게 할 수 있다.
웰 영역(31)이 회로(화소 회로)를 구성하고 있다. 웰 영역(31)은 복수의 화소(11a)의 사이의 경계부에 마련된 분리 영역이기도 하다. 측거 이미지 센서(10A)에 의하면, 이러한 웰 영역(31)이 마련되어 있는 경우에도, 애벌란시 증배 영역(22)에 있어서의 전계를 균일화할 수 있다.
웰 영역(31)이, Z방향에서 보았을 경우에 전하 수집 영역(23)을 포위하고 있다. 측거 이미지 센서(10A)에 의하면, 이러한 웰 영역(31)이 마련되어 있는 경우에도, 애벌란시 증배 영역(22)에 있어서의 전계를 균일화할 수 있다.
측거 이미지 센서(10A)는, 제2 증배 영역(72)에 대해서 제1 측에 배치되고, 전하 수집 영역(23)에 접속된 제1 전하 전송 영역(24, 25) 및 제2 전하 전송 영역(26, 27)과, 전하 수집 영역(23)에 있어서의 제1 전하 전송 영역(24, 25) 및 제2 전하 전송 영역(26, 27)에 인접하는 영역 상에 각각 배치된 제1 전송 게이트 전극(42, 43) 및 제2 전송 게이트 전극(44, 45)을 구비하고 있다. 이것에 의해, 전하 수집 영역(23)에 모아진 전하를 제1 전하 전송 영역(24, 25) 및 제2 전하 전송 영역(26, 27)으로 고속으로 전송할 수 있다.
［제1 변형예］
도 7 및 도 8에 나타내지는 제1 변형예에 따른 측거 이미지 센서(10B)는, X방향에 있어서의 전하 수집 영역(23)의 양측에 제2 전하 전송 영역(26a, 26b, 27a, 27b)이 배치되어 있는 점, 및 X방향에 있어서의 포토 게이트 전극(41)의 양측에 복수의 제2 전송 게이트 전극(44a, 44b, 45a, 45b)이 배치되어 있는 점에서, 상술한 측거 이미지 센서(10A)와 주로 상위하다.
측거 이미지 센서(10B)의 각 화소(11a)에 있어서, 한 쌍의 제2 전하 전송 영역(26a, 26b)은, X방향에 있어서의 전하 수집 영역(23)의 일방측으로서, Y방향에 있어서의 제1 전하 전송 영역(24)의 양측에 배치되어 있다. 한 쌍의 제2 전하 전송 영역(27a, 27b)은, X방향에 있어서의 전하 수집 영역(23)의 타방측으로서, Y방향에 있어서의 제1 전하 전송 영역(25)의 양측에 배치되어 있다. 제2 전송 게이트 전극(44a)은, Z방향에서 보았을 경우에 포토 게이트 전극(41)과 제2 전하 전송 영역(26a)의 사이에 배치되어 있다. 제2 전송 게이트 전극(44b)은, Z방향에서 보았을 경우에 포토 게이트 전극(41)과 제2 전하 전송 영역(26b)의 사이에 배치되어 있다. 제2 전송 게이트 전극(45a)은, Z방향에서 보았을 경우에 포토 게이트 전극(41)과 제2 전하 전송 영역(27a)의 사이에 배치되어 있다. 제2 전송 게이트 전극(45b)은, Z방향에서 보았을 경우에 포토 게이트 전극(41)과 제2 전하 전송 영역(27b)의 사이에 배치되어 있다.
측거 이미지 센서(10B)의 제2 증배 영역(72)에 있어서도, 상술한 측거 이미지 센서(10A)와 마찬가지로, 제1 부분(72a)의 n형 불순물의 농도가, 제2 부분(72b)의 n형 불순물의 농도보다도 높다. 이것에 의해, 제1 부분(72a)에 있어서 공핍층이 확대되기 쉽게 할 수 있어, 전압 인가시에 애벌란시 증배 영역(22)에 생기는 전계를 균일화할 수 있다.
［제2 변형예］
도 9, 도 10 및 도 11에 나타내지는 제2 변형예에 따른 측거 이미지 센서(10C)는, 제1 전하 전송 영역(24)이 전하 수집 영역(23)의 중앙부에 배치되어 있는 점, 복수의 제2 전하 전송 영역(26)이 전하 수집 영역(23)의 외측 가장자리를 따라서 배치되어 있는 점, 포토 게이트 전극(41) 및 제1 전송 게이트 전극(42)이 고리 모양으로 형성되어 있는 점, 복수의 제2 전송 게이트 전극(44)이 포토 게이트 전극(41)을 포위하도록 배치되어 있는 점, 그리고 반도체층(20)에 트렌치(29)가 형성되어 있지 않고, 애벌란시 증배 영역(22)이 복수의 화소(11a)에 걸쳐서 연결되어 있는 점에서, 상술한 측거 이미지 센서(10A)와 주로 상위하다.
측거 이미지 센서(10C)의 각 화소(11a)에 있어서, 제1 전하 전송 영역(24)은, Z방향에서 보았을 경우에 전하 수집 영역(23)의 중앙부에 배치되어 있다. 복수의 제2 전하 전송 영역(26)은, Z방향에서 보았을 경우에, 전하 수집 영역(23)의 외측 가장자리를 따라서 배치되어 있다. 각 제2 전하 전송 영역(26)은, 서로 이웃하는 2개의 화소(11a)에 의해서 공유되어 있다. 포토 게이트 전극(41)은, Z방향에서 보았을 경우에, 예를 들면 직사각형 고리 모양을 나타내고 있고, 제1 전하 전송 영역(24)의 외측이고, 또한 복수의 제2 전하 전송 영역(26)의 내측에 배치되어 있다. 제1 전송 게이트 전극(42)은, Z방향에서 보았을 경우에, 예를 들면 직사각형 고리 모양을 나타내고 있고, 제1 전하 전송 영역(24)의 외측이고, 또한 포토 게이트 전극(41)의 내측에 배치되어 있다. 각 제2 전송 게이트 전극(44)은, Z방향에서 보았을 경우에, 포토 게이트 전극(41)과 각 제2 전하 전송 영역(26)의 사이에 배치되어 있다.
측거 이미지 센서(10C)의 각 화소(11a)에 있어서, 웰 영역(31) 및 배리어 영역(34)은, Z방향에서 보았을 경우에, 복수의 화소(11a)를 나누도록 격자 모양으로 배치된 복수의 가상 라인의 교점 상에 배치되어 있다. 그 때문에, 반도체층(20)에 트렌치(29)가 형성되어 있지 않고, 애벌란시 증배 영역(22)의 제1 증배 영역(71) 및 제2 증배 영역(72)이 복수의 화소(11a)에 걸쳐서 연결되어 있다. 이 예에서는, 웰 영역(31) 및 배리어 영역(34)은, Z방향에서 보았을 경우에, X방향에 있어서 서로 마주보는 2변, 및 Y방향에 있어서 서로 마주보는 2변을 가지는 직사각형 모양을 나타내고 있다. 웰 영역(31)은, Z방향에서 보았을 경우에 전하 수집 영역(23)을 포위하고 있지 않다. 제2 증배 영역(72)의 제2 부분(72b)은, Z방향에서 보았을 경우에 제1 부분(72a)을 포위하고 있지 않다.
측거 이미지 센서(10C)의 제2 증배 영역(72)에 있어서도, 상술한 측거 이미지 센서(10A)와 마찬가지로, 제1 부분(72a)의 n형 불순물의 농도가, 제2 부분(72b)의 n형 불순물의 농도보다도 높다. 이것에 의해, 제1 부분(72a)에 있어서 공핍층이 확대되기 쉽게 할 수 있어, 전압 인가시에 애벌란시 증배 영역(22)에 생기는 전계를 균일화할 수 있다.
측거 이미지 센서(10C)에서는, 제1 증배 영역(71) 및 제2 증배 영역(72) 각각이, 복수의 화소(11a)에 걸쳐서 연결되어 있다. 이것에 의해, 복수의 화소(11a) 사이에서의 수광 감도의 편차 및 1개의 화소(11a) 내에서의 장소에 따른 수광 감도의 편차가 억제된 상태에서, 각 화소(11a)에 있어서 고감도화가 실현된다. 그 결과, 복수의 화소(11a)에 있어서 균일하게 수광 감도의 향상을 도모할 수 있다.
또한, 측거 이미지 센서(10C)에서는, 싱크 영역(35)(도 3 참조)이 반도체층(20)에 형성되어 있지 않다. 이것은, 측거 이미지 센서(10C)에서는, 상술한 측거 이미지 센서(10A)에 비해, 배리어 영역(34)이 제1 전하 전송 영역(24)으로부터 멀어지게 되어, 그 결과, 배리어 영역(34)의 주변에 모인 전자가 제1 전하 전송 영역(24)에 들어가기 어려워지기 때문이다.
［제3 변형예］
도 12에 나타내지는 제3 변형예에 따른 측거 이미지 센서(10D)는, 제1 증배 영역(71)이 복수의 화소(11a)에 걸쳐서 연결되어 있지 않고, 또한 트렌치(29)에 이르러 있지 않은 점에서, 상술한 측거 이미지 센서(10A)와 주로 상위하다. 즉, 제1 증배 영역(71)이, 화소(11a)마다 분리되어 마련되어 있다. 제1 증배 영역(71)은, Z방향에 있어서 전하 수집 영역(23)과 겹쳐 있지만, 웰 영역(31)과는 겹쳐 있지 않다.
측거 이미지 센서(10D)의 제2 증배 영역(72)에 있어서도, 상술한 측거 이미지 센서(10A)와 마찬가지로, 제1 부분(72a)의 n형 불순물의 농도가, 제2 부분(72b)의 n형 불순물의 농도보다도 높다. 이것에 의해, 제1 부분(72a)에 있어서 공핍층이 확대되기 쉽게 할 수 있어, 전압 인가시에 애벌란시 증배 영역(22)에 생기는 전계를 균일화할 수 있다.
측거 이미지 센서(10D)에서는, 제1 증배 영역(71)이, Z방향에 있어서 웰 영역(31)과 겹쳐 있지 않다. 이것에 의해, 전압 인가시에 제2 증배 영역(72)의 제1 부분(72a)에 형성된 공핍층이 웰 영역(31)을 향해 확대되기 어려워져, 공핍층이 웰 영역(31)에 이르는 것이 방지된다. 즉, 공핍층이 웰 영역(31)에 이르는 것에 기인하여 애벌란시 증배 영역(22)과 웰 영역(31)의 사이에 있어서 전류가 흐르는 것을 방지할 수 있다.
［제4 변형예］
도 13에 나타내지는 제4 변형예에 따른 측거 이미지 센서(10E)는, 하기의 점에서 상술한 측거 이미지 센서(10A)와 주로 상위하다. 즉, 측거 이미지 센서(10E)에서는, 제1 전하 전송 영역(24, 25)이 웰 영역(31)에 매립되어 있다. 제1 전하 전송 영역(24, 25)은 웰 영역(31) 내에 형성되어 있고, 웰 영역(31)에 의해서 전하 수집 영역(23)으로부터 분리되어 있다. 제1 전송 게이트 전극(42, 43)은 웰 영역(31)에 있어서의 제1 전하 전송 영역(24, 25)에 인접하는 영역 상에 배치되어 있다.
제2 증배 영역(72)의 제1 부분(72a)은, Z방향에 있어서 전하 수집 영역(23)과 겹쳐 있고, 웰 영역(31)과 겹쳐 있지 않다. 제2 부분(72b)은, Z방향에 있어서 웰 영역(31) 및 배리어 영역(34)과 겹쳐 있다. 제2 부분(72b)은, Z방향에서 보았을 경우에 전하 수집 영역(23)을 포위하고 있고, Z방향에 있어서 전하 수집 영역(23)과 겹쳐 있지 않다. 전하 저지 영역(28)은 마련되어 있지 않다.
측거 이미지 센서(10E)는, 반도체층(20)에 있어서 전하 수집 영역(23)과 포토 게이트 전극(41)의 사이에 배치된 개재 영역(81)을 구비하고 있다. 개재 영역(81)은, 예를 들면 5×1015cm－3 이상의 캐리어 농도를 가지는 p형의 영역이다. 개재 영역(81)의 캐리어 농도는, 전하 수집 영역(23)의 캐리어 농도보다도 높다. 개재 영역(81)은 Z방향에 수직인 방향을 따른 층 모양으로 형성되고, 웰 영역(31)의 사이에 걸쳐 연재하고 있다.
측거 이미지 센서(10E)의 제2 증배 영역(72)에 있어서도, 상술한 측거 이미지 센서(10A)와 마찬가지로, 제1 부분(72a)의 n형 불순물의 농도가, 제2 부분(72b)의 n형 불순물의 농도보다도 높다. 이것에 의해, 제1 부분(72a)에 있어서 공핍층이 확대되기 쉽게 할 수 있어, 전압 인가시에 애벌란시 증배 영역(22)에 생기는 전계를 균일화할 수 있다. 또, 전하 수집 영역(23)과 포토 게이트 전극(41)의 사이에 개재 영역(81)이 배치되어 있다. 이것에 의해, 포토 게이트 전극(41)의 근방에 있어서의 암전류의 발생을 억제할 수 있다.
［제5 변형예］
도 14 및 도 15에 나타내지는 제5 변형예에 따른 이미지 센서(10F)에서는, 각 화소(11a)는 제1 전하 전송 영역(24, 25), 제2 전하 전송 영역(26, 27), 전하 저지 영역(28), LOCOS 영역(33), 배리어 영역(34) 및 싱크 영역(35)을 가지고 있지 않고, 반도체 영역(36)과, 판독 영역(37)을 가지고 있다.
반도체 영역(36)은 p형의 영역으로서, 반도체층(20)에 있어서 애벌란시 증배 영역(22)의 제2 증배 영역(72)에 대해서 제1 측에 형성되어 있다. 일례로서, 반도체 영역(36)은, 1×1015cm－3 이하의 캐리어 농도를 가지는 p형의 영역이다. 전하 수집 영역(23)은, 제1 표면(20a)측을 제외하고, 반도체 영역(36)에 의해서 덮여 있다.
판독 영역(37)은 n형의 영역으로서, Z방향에서 보았을 경우에 있어서의 전하 수집 영역(23)의 중앙부에 있어서, 제1 표면(20a)을 따라서 형성되어 있다. 일례로서, 판독 영역(37)의 불순물 농도는 1×1016cm－3 이상이며, 그 두께는 0.5μm 정도이다.
웰 영역(31)은, 전하 수집 영역(23) 내에 있어서 제1 표면(20a)에 이르도록 형성되어 있고, 제1 표면(20a)측을 제외하고, 전하 수집 영역(23)에 의해서 덮여 있다. 웰 영역(31)은 화소 회로(90)의 일부분을 구성하고 있다. 화소 회로(90)는 웰 영역(31) 내에 형성된 한 쌍의 채널 영역(소스 영역 및 드레인 영역)(91)과, 게이트 전극(92)을 가지는 n형의 MOSFET(metal-oxide-semiconductor field-effect transistor)이다. 화소 회로(90)는, 전하 수집 영역(23)에 유입된 신호 전하를, 판독 영역(37)을 통해서 읽어내기 위한 트랜지스터 외, 증폭용의 트랜지스터, 리셋용의 트랜지스터 등을 구성하고 있다. 화소 회로(90)는 JFET(junction field-effect transistor), 바이폴러 트랜지스터 등이어도 된다.
이미지 센서(10F)는 전극층(40)을 구비하고 있지 않다. 이미지 센서(10F)의 배선층(60)은 절연층(61)과, 복수의 배선(62)과, 복수의 컨택트 플러그(63)를 가지고 있다. 복수의 배선(62) 및 복수의 컨택트 플러그(63)는, 절연층(61) 내에 형성되어 있다. 판독 영역(37)은, 컨택트 플러그(63)를 통하여, 대응하는 배선(62)과 전기적으로 접속되어 있다. 화소 회로(90)의 각부는, 컨택트 플러그(63)를 통하여, 대응하는 배선(62)과 전기적으로 접속되어 있다. 각 배선(62)은, 예를 들면, 이미지 센서(10F)의 판독 회로부와 전기적으로 접속되어 있다.
트렌치(29)는 반도체 영역(36)을 관통하도록 형성되어 있다. 트렌치(29)의 일단은, 배선층(60)의 절연층(61) 내에 위치하고 있다. 트렌치(29)의 타단은, 애벌란시 증배 영역(22)의 제2 증배 영역(72) 내에 위치하고 있다. 즉, 트렌치(29)는 애벌란시 증배 영역(22)을 완전하게는 분리하고 있지 않다. 트렌치(29)는, 예를 들면 STI에 의해 형성되어 있다.
이미지 센서(10F)에서는, 대향 전극(50)이 광 투과성을 가지는 재료에 의해서 형성되어 있고, 대향 전극(50)을 통해서 반도체층(20)에 광이 입사된다. 반도체층(20)에서 발생한 전하가 애벌란시 증배 영역(22)에서 증배되고, 증배된 신호 전하가 전하 수집 영역(23)에 유입되어, 판독 영역(37)을 통해서 복수의 화소 회로(90)에 의해서 읽어내진다. 이미지 센서(10F)는, 상술한 측거 이미지 센서(10A)와 같이 광원(2)으로부터 출사되어 대상물(OJ)에서 반사된 펄스광(L)을 검출하는 것이 아니라, 외부로부터 도래한 광을 검출하는 광 센서이다. 또한, 이미지 센서(10F)는 제2 측으로부터가 아니라 제1 측으로부터 광이 입사되도록 구성되어도 된다. 이 경우, 대향 전극(50)은 광 투과성을 가지고 있지 않아도 된다.
이미지 센서(10F)에서는, 제1 증배 영역(71) 및 제2 증배 영역(72) 각각이, 복수의 화소(11a)에 걸쳐서 연결되어 있다. 제2 증배 영역(72)의 제1 부분(72a)은, 전하 수집 영역(23) 중, 웰 영역(31)의 사이에 위치하는 부분과 겹쳐 있다. 제1 부분(72a)은, Z방향에 있어서 웰 영역(31)과 겹쳐 있지 않다. 제2 부분(72b)은, Z방향에 있어서 웰 영역(31)과 겹쳐 있고, Z방향에서 보았을 경우에 제1 부분(72a)을 포위하고 있다. 제2 부분(72b)은, Z방향에 있어서 전하 수집 영역(23)의 외측 부분과 겹쳐 있다. Z방향에서 보았을 경우에, 제1 부분(72a)과 제2 부분(72b) 사이의 경계는, 전하 수집 영역(23)과 웰 영역(31) 사이의 경계(웰 영역(31)의 내측 가장자리)와 일치하고 있다.
이미지 센서(10F)의 제2 증배 영역(72)에 있어서도, 상술한 측거 이미지 센서(10A)와 마찬가지로, 제1 부분(72a)의 n형 불순물의 농도가, 제2 부분(72b)의 n형 불순물의 농도보다도 높다. 이것에 의해, 제1 부분(72a)에 있어서 공핍층이 확대되기 쉽게 할 수 있어, 전압 인가시에 애벌란시 증배 영역(22)에 생기는 전계를 균일화할 수 있다.
［제6 변형예］
도 16에 나타내지는 제6 변형예의 측거 이미지 센서(10G)는, 하기의 점에서 상술한 측거 이미지 센서(10A)와 주로 상위하다. 즉, 제2 증배 영역(72)의 n형 불순물의 농도는, 제2 증배 영역(72)의 전체에 걸쳐서 균일하다. 제2 증배 영역(72)의 n형 불순물의 농도는, 예를 들면 1×1016cm－3 이상이다.
제1 증배 영역(71)은 p형 불순물의 농도가 서로 다른 제1 부분(71a) 및 제2 부분(71b)을 가지고 있다. 제1 부분(71a)은, Z방향에 있어서 전하 수집 영역(23)과 겹쳐 있고, 제2 부분(71b)은, Z방향에 있어서 웰 영역(31)과 겹쳐 있다. 제1 부분(71a)은, Z방향에서 보았을 경우에 웰 영역(31) 및 배리어 영역(34)의 내측에 위치하고 있고, Z방향에 있어서 웰 영역(31) 및 배리어 영역(34)과 겹쳐 있지 않다.
제2 부분(71b)은 제1 부분(71a)에 연속하고 있고, Z방향에서 보았을 경우에 제1 부분(71a)을 포위하고 있다. 제2 부분(71b)에 있어서의 제1 부분(71a)측의 부분(내측 부분)은, Z방향에 있어서 전하 수집 영역(23)과 겹쳐 있다. 제2 부분(71b)의 전체는, Z방향에 있어서 배리어 영역(34)과 겹쳐 있다. Z방향에서 보았을 경우에, 제1 부분(71a)과 제2 부분(71b) 사이의 경계는, 전하 수집 영역(23)과 배리어 영역(34) 사이의 경계(배리어 영역(34)의 내측 가장자리)와 일치하고 있다.
제2 부분(71b)의 p형 불순물의 농도는, 제1 부분(71a)의 p형 불순물의 농도보다도 높다. 일례로서, 제2 부분(71b)의 p형 불순물의 농도는, 1×1016 이상이며, 제1 부분(71a)의 p형 불순물의 농도는, 1×1016 이상이다.
측거 이미지 센서(10G)에서는, 제2 부분(71b)의 p형 불순물의 농도가, 제1 부분(71a)의 p형 불순물의 농도보다도 높다. 이것에 의해, 제2 부분(71b)에 있어서 공핍층의 확대를 억제할 수 있어, 상술한 측거 이미지 센서(10A)와 마찬가지로, 전압 인가시에 애벌란시 증배 영역(22)에 생기는 전계를 균일화할 수 있다. 또한, 측거 이미지 센서(10G)에 있어서, 제1 증배 영역(71)(제2 부분(71b))은 트렌치(29)에 이르러 있지 않아도 된다.
상술한 측거 이미지 센서(10B, 10C, 10E) 및 이미지 센서(10F)에 있어서, 측거 이미지 센서(10G)와 마찬가지로, 제2 증배 영역(72)의 n형 불순물의 농도가 제2 증배 영역(72)의 전체에 걸쳐서 균일하게 됨과 아울러, 제1 증배 영역(71)에 있어서 제2 부분(71b)의 p형 불순물의 농도가 제1 부분(71a)의 p형 불순물의 농도보다도 높게 되어도 된다. 이 경우에도, 전압 인가시에 애벌란시 증배 영역(22)에 생기는 전계를 균일화할 수 있다.
본 개시는 상기 실시 형태 및 변형예로 한정되지 않는다. 예를 들면, 각 구성의 재료 및 형상에는, 상술한 재료 및 형상으로 한정하지 않고, 다양한 재료 및 형상을 채용할 수 있다. 측거 이미지 센서(10A)에 있어서, 제2 증배 영역(72)(제2 부분(72b))은, 트렌치(29)에 이르러 있지 않아도 된다.
측거 이미지 센서(10A)는, 제2 증배 영역(72)에 대해서 제1 측에 배치된 p형의 영역(제1 도전형의 제1 도전형 영역)을 가지고 있으면 되고, 웰 영역(31)은 회로를 구성하고 있지 않아도 된다. 예를 들면, 측거 이미지 센서(10A)는 웰 영역(31)을 대신하여, 복수의 화소(11a)의 사이의 경계부에 마련된 분리 영역인 제1 도전형 영역을 구비하고 있어도 된다. 이 경우, 화소 회로가 만들어진 기판이 측거 이미지 센서(10A)에 첩합(貼合)되거나 또는 와이어에 의해 접속되어 있어도 된다. 이 점은 측거 이미지 센서(10B~10E, 10G) 및 이미지 센서(10F)에 대해서도 마찬가지이다.
측거 이미지 센서(10A~10E, 10G) 중 어느 것에 있어서도, 1개의 화소(11a)에 대해서, 적어도 1개의 제1 전하 전송 영역, 적어도 1개의 제2 전하 전송 영역, 적어도 1개의 제1 전송 게이트 전극, 및 적어도 1개의 제2 전송 게이트 전극이 마련되어 있으면 되고, 제1 전송 게이트 전극 및 제2 전송 게이트 전극으로의 전압을 가하는 방법, 그리고 제1 전하 전송 영역 및 제2 전하 전송 영역으로부터의 전하의 취출 방법·배출을 시키는 방법은, 상술한 것으로 한정되지 않는다. 측거 이미지 센서(10A~10E, 10G) 중 어느 것에 있어서도, 제2 전하 수집 영역 및 제2 전송 게이트 전극은 마련되어 있지 않아도 된다.
측거 이미지 센서(10A~10E, 10G) 및 이미지 센서(10F) 중 어느 것에 있어서도, p형 및 n형의 도전형은, 상술한 것에 대해서 역이어도 된다. 복수의 화소(11a)는 반도체층(20)의 제1 표면(20a)을 따라서 1차원으로 배열된 것이어도 된다. 단일의 화소(11a)만이 마련되어 있어도 된다. 측거 이미지 센서(10A~10E) 및 이미지 센서(10F) 중 어느 것에 있어서도, 제2 증배 영역(72)의 제1 부분(72a)은, Z방향에 있어서 웰 영역(31)과 겹쳐 있어도 된다. 예를 들면, 제1 부분(72a)은, 제1 부분(72a)에 있어서의 외측 가장자리부가 Z방향에 있어서 웰 영역(31)과 겹치도록, 형성되어 있어도 된다. 이 경우, 애벌란시 증배 영역(22)에 있어서의 전계를 한층 균일화할 수 있다. 마찬가지로, 측거 이미지 센서(10G)에 있어서, 제1 증배 영역(71)의 제1 부분(71a)은, Z방향에 있어서 웰 영역(31)과 겹쳐 있어도 된다.
10A~10E, 10G…측거 이미지 센서(광 센서)
10F…이미지 센서(광 센서) 11a…화소
22…애벌란시 증배 영역 23…전하 수집 영역
29…트렌치 31…웰 영역(제1 도전형 영역)
71…제1 증배 영역 71a…제1 부분
71b…제2 부분 72…제2 증배 영역
72a…제1 부분 72b…제2 부분
81…개재 영역

Claims (13)

  1. 각각이 층 모양으로 형성된 제1 도전형의 제1 증배 영역 및 제2 도전형의 제2 증배 영역을 가지는 애벌란시 증배 영역과,
    상기 제1 증배 영역 및 상기 제2 증배 영역의 두께 방향에 있어서 상기 제2 증배 영역이 상기 제1 증배 영역에 대해서 위치하는 측을 제1 측이라고 하면, 상기 제2 증배 영역에 대해서 상기 제1 측에 배치된 제2 도전형의 전하 수집 영역과,
    상기 제2 증배 영역에 대해서 상기 제1 측에 배치된 제1 도전형의 제1 도전형 영역을 구비하고,
    상기 제2 증배 영역은, 상기 두께 방향에 있어서 상기 전하 수집 영역과 겹치는 제1 부분과, 상기 두께 방향에 있어서 상기 제1 도전형 영역과 겹치는 제2 부분을 갖고,
    상기 제1 부분의 불순물의 농도는, 상기 제2 부분의 불순물의 농도보다도 높은, 광 센서.
  2. 청구항 1에 있어서,
    상기 제1 증배 영역은, 상기 두께 방향에 있어서 상기 전하 수집 영역 및 상기 제1 도전형 영역과 겹쳐 있는, 광 센서.
  3. 각각이 층 모양으로 형성된 제1 도전형의 제1 증배 영역 및 제2 도전형의 제2 증배 영역을 가지는 애벌란시 증배 영역과,
    상기 제1 증배 영역 및 상기 제2 증배 영역의 두께 방향에 있어서 상기 제2 증배 영역이 상기 제1 증배 영역에 대해서 위치하는 측을 제1 측이라고 하면, 상기 제2 증배 영역에 대해서 상기 제1 측에 배치된 제2 도전형의 전하 수집 영역과,
    상기 제2 증배 영역에 대해서 상기 제1 측에 배치된 제1 도전형의 제1 도전형 영역을 구비하고,
    상기 제1 증배 영역은, 상기 제1 증배 영역 및 상기 제2 증배 영역의 두께 방향에 있어서 상기 전하 수집 영역과 겹치는 제1 부분과, 상기 두께 방향에 있어서 상기 제1 도전형 영역과 겹치는 제2 부분을 갖고,
    상기 제2 부분의 불순물의 농도는, 상기 제1 부분의 불순물의 농도보다도 높은, 광 센서.
  4. 청구항 3에 있어서,
    상기 제2 증배 영역은, 상기 두께 방향에 있어서 상기 전하 수집 영역 및 상기 제1 도전형 영역과 겹쳐 있는, 광 센서.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 애벌란시 증배 영역, 상기 전하 수집 영역 및 상기 제1 도전형 영역을 각각이 포함하는 복수의 화소를 구비하고,
    상기 제1 증배 영역은, 상기 복수의 화소에 걸쳐서 연결되어 있거나, 또는, 상기 복수의 화소를 서로 분리하도록 형성된 트렌치에 이르러 있는, 광 센서.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 애벌란시 증배 영역, 상기 전하 수집 영역 및 상기 제1 도전형 영역을 각각이 포함하는 복수의 화소를 구비하고,
    상기 제2 증배 영역은, 상기 복수의 화소에 걸쳐서 연결되어 있거나, 또는, 상기 복수의 화소를 서로 분리하도록 형성된 트렌치에 이르러 있는, 광 센서.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 제1 부분은, 상기 두께 방향에 있어서 상기 제1 도전형 영역과 겹쳐 있지 않은, 광 센서.
  8. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 제1 부분은, 상기 두께 방향에 있어서 상기 제1 도전형 영역과 겹쳐 있는, 광 센서.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 제1 도전형 영역은, 회로를 구성하는 웰 영역인, 광 센서.
  10. 청구항 1 내지 청구항 9 중 어느 한 항에 있어서,
    상기 애벌란시 증배 영역, 상기 전하 수집 영역 및 상기 제1 도전형 영역을 각각이 포함하는 복수의 화소를 구비하고,
    상기 제1 도전형 영역은, 상기 복수의 화소의 사이의 경계부에 마련된 분리 영역인, 광 센서.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 있어서,
    상기 제1 도전형 영역은, 상기 두께 방향에서 보았을 경우에 상기 전하 수집 영역을 포위하고 있는, 광 센서.
  12. 청구항 1 내지 청구항 11 중 어느 한 항에 있어서,
    상기 전하 수집 영역에 대해서 상기 제1 측에 배치된 전극과,
    상기 전하 수집 영역과 상기 전극의 사이에 배치된 제1 도전형의 개재 영역을 더 구비하는, 광 센서.
  13. 청구항 1 내지 청구항 12 중 어느 한 항에 있어서,
    상기 제2 증배 영역에 대해서 상기 제1 측에 배치된 제2 도전형의 전하 전송 영역과,
    상기 전하 전송 영역에 인접하는 영역 상에 배치된 전송 게이트 전극를 더 구비하는, 광 센서.
KR1020227040295A 2020-05-08 2021-01-12 광 센서 KR20230008752A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2020-082444 2020-05-08
JP2020082444A JP6913793B1 (ja) 2020-05-08 2020-05-08 光センサ
PCT/JP2021/000705 WO2021225015A1 (ja) 2020-05-08 2021-01-12 光センサ

Publications (1)

Publication Number Publication Date
KR20230008752A true KR20230008752A (ko) 2023-01-16

Family

ID=77057474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227040295A KR20230008752A (ko) 2020-05-08 2021-01-12 광 센서

Country Status (6)

Country Link
US (1) US20230223418A1 (ko)
JP (1) JP6913793B1 (ko)
KR (1) KR20230008752A (ko)
CN (1) CN115516636A (ko)
DE (1) DE112021002675T5 (ko)
WO (1) WO2021225015A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017043068A1 (ja) 2015-09-09 2017-03-16 パナソニックＩｐマネジメント株式会社 固体撮像素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI443817B (zh) * 2006-07-03 2014-07-01 Hamamatsu Photonics Kk Photodiode array
JP4971891B2 (ja) * 2007-07-03 2012-07-11 浜松ホトニクス株式会社 裏面入射型測距センサ及び測距装置
AU2016290889B2 (en) * 2015-07-08 2021-03-04 The Commonwealth Of Australia SPAD array structures and methods of operation
JP6846648B2 (ja) * 2017-03-21 2021-03-24 パナソニックＩｐマネジメント株式会社 固体撮像素子及びその製造方法
KR102566061B1 (ko) * 2017-03-22 2023-08-11 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치 및 신호 처리 장치
KR102432861B1 (ko) * 2017-06-15 2022-08-16 삼성전자주식회사 거리 측정을 위한 이미지 센서

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017043068A1 (ja) 2015-09-09 2017-03-16 パナソニックＩｐマネジメント株式会社 固体撮像素子

Also Published As

Publication number Publication date
DE112021002675T5 (de) 2023-02-23
WO2021225015A1 (ja) 2021-11-11
CN115516636A (zh) 2022-12-23
JP6913793B1 (ja) 2021-08-04
US20230223418A1 (en) 2023-07-13
JP2021177521A (ja) 2021-11-11

Similar Documents

Publication Publication Date Title
JP6351097B2 (ja) 電磁波検出素子及び固体撮像装置
JP6846648B2 (ja) 固体撮像素子及びその製造方法
IL192209A (en) Semi-conductive radiation detector effective for detecting visible light
CN113614931B (zh) 光检测器
US11860033B2 (en) Photodetector, photodetector array, and drive method comprising a second transistor including a channel of first conductivity type and a first transistor including a channel of second conductivity type that has polarity opposite to polarity of the first conductivity type
TW201314877A (zh) 固態攝像裝置
US20230026004A1 (en) Ranging image sensor and method for manufacturing same
KR20160082683A (ko) 리니어 이미지 센서
KR20230008752A (ko) 광 센서
US20220013550A1 (en) Photodetector
WO2019082045A1 (en) INTEGRATED SENSOR OF IONIZING RADIATION AND IONIZING PARTICLES
WO2021124697A1 (ja) 半導体装置及び電子機器
US20230048727A1 (en) Ranging image sensor
JP7471817B2 (ja) 増倍型イメージセンサ
CN105895647B (zh) 具有受光元件的光检测半导体装置
JP2003507902A (ja) イメージ・セル、イメージ・センサおよびその製造方法
JP7199013B2 (ja) 光検出器
US20230387149A1 (en) Optical sensor
US20220285575A1 (en) Semiconductor device
KR20230009400A (ko) 광 검출 장치, 및 광 센서의 구동 방법
WO2019180898A1 (ja) 固体撮像素子
KR20220117249A (ko) 측거 장치, 및 측거 센서의 구동 방법
KR20220122646A (ko) 광 검출 장치, 및 광 센서의 구동 방법