KR20230009400A - 광 검출 장치, 및 광 센서의 구동 방법 - Google Patents

광 검출 장치, 및 광 센서의 구동 방법 Download PDF

Info

Publication number
KR20230009400A
KR20230009400A KR1020227040443A KR20227040443A KR20230009400A KR 20230009400 A KR20230009400 A KR 20230009400A KR 1020227040443 A KR1020227040443 A KR 1020227040443A KR 20227040443 A KR20227040443 A KR 20227040443A KR 20230009400 A KR20230009400 A KR 20230009400A
Authority
KR
South Korea
Prior art keywords
region
charge
potential
directly below
gate electrode
Prior art date
Application number
KR1020227040443A
Other languages
English (en)
Inventor
미츠히토 마세
마사루 나카노
준 히라미츠
아키히로 시마다
히로아키 이시이
도시노리 이토
유마 다나카
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20230009400A publication Critical patent/KR20230009400A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

광 검출 장치는 광 센서와 제어부를 구비한다. 광 센서는 전하 발생 영역과, 전하 축적 영역과, 전하 전송 영역과, 전하 축적 영역 상에 배치된 전하 수집 전극과, 전하 축적 영역과 전하 전송 영역 사이의 영역 상에 배치된 전송 게이트 전극을 가진다. 제어부는, 제1 기간에 있어서는, 전하 수집 전극의 직하 영역의 포텐셜이 제1 레벨이 되고, 또한 전송 게이트 전극의 직하 영역의 포텐셜이 전하 수집 전극의 직하 영역의 포텐셜보다도 높아지도록, 제1 기간 후의 제2 기간에 있어서는, 전하 수집 전극의 직하 영역의 포텐셜이 제1 레벨보다도 높은 제2 레벨이 되고, 또한 전송 게이트 전극의 직하 영역의 포텐셜이 전하 수집 전극의 직하 영역의 포텐셜보다도 낮아지도록, 전하 수집 전극 및 전송 게이트 전극의 전위를 제어한다.

Description

광 검출 장치, 및 광 센서의 구동 방법
본 개시의 일 측면은 광 검출 장치, 및 광 센서의 구동 방법에 관한 것이다.
광 센서로서, 입사광에 따라 전하를 발생시키는 전하 발생 영역과, 전하 발생 영역에서 발생한 전하가 축적되는 전하 축적 영역과, 전하 축적 영역으로부터 전하가 전송되는 전하 전송 영역과, 전하 축적 영역과 전하 전송 영역 사이의 영역 상에 배치된 전송 게이트 전극을 구비하는 것이 알려져 있다.(예를 들면 특허 문헌 1 참조). 이러한 광 센서에서는, 전하 축적 영역으로부터 전하 전송 영역으로 전하를 고속으로 전송할 수 있다.
특허 문헌 1: 일본 특개 2015－5752호 공보
상술한 것 같은 광 센서에는, 전하 축적 영역의 포화 전하량을 증가시키는 것에 더하여, 전하 축적 영역으로부터 전하 전송 영역으로의 전하 전송의 효율을 향상시키는 것이 요구된다.
본 개시의 일 측면은 포화 전하량의 증가 및 전하 전송 효율의 향상 모두를 실현할 수 있는 광 검출 장치, 및 광 센서의 구동 방법을 제공하는 것을 목적으로 한다.
본 개시의 일 측면에 따른 광 검출 장치는, 광 센서와, 광 센서를 제어하는 제어부를 구비하고, 광 센서는 입사광에 따라 전하를 발생시키는 전하 발생 영역과, 전하 발생 영역에서 발생한 전하가 축적되는 전하 축적 영역과, 전하 축적 영역으로부터 전하가 전송되는 전하 전송 영역과, 전하 축적 영역 상에 배치된 전하 수집 전극과, 전하 축적 영역과 전하 전송 영역 사이의 영역 상에 배치된 전송 게이트 전극을 가지고, 제어부는, 제1 기간에 있어서는, 전하 수집 전극의 직하 영역의 포텐셜이 제1 레벨이 되고, 또한 전송 게이트 전극의 직하 영역의 포텐셜이 전하 수집 전극의 직하 영역의 포텐셜보다도 높아지도록, 전하 수집 전극 및 전송 게이트 전극의 전위를 제어하고, 제1 기간 후의 제2 기간에 있어서는, 전하 수집 전극의 직하 영역의 포텐셜이 제1 레벨보다도 높은 제2 레벨이 되고, 또한 전송 게이트 전극의 직하 영역의 포텐셜이 전하 수집 전극의 직하 영역의 포텐셜보다도 낮아지도록, 전하 수집 전극 및 전송 게이트 전극의 전위를 제어한다.
이 광 검출 장치에서는, 제1 기간에 있어서는, 전송 게이트 전극의 직하 영역의 포텐셜이 전하 수집 전극의 직하 영역의 포텐셜보다도 높아져서, 전하 발생 영역에서 발생한 전하가 전하 축적 영역에 축적된다. 제2 기간에 있어서는, 전송 게이트 전극의 직하 영역의 포텐셜이 전하 수집 전극의 직하 영역의 포텐셜보다도 낮아져서, 전하 축적 영역으로부터 전하 전송 영역으로 전하가 전송된다. 이 광 검출 장치에서는, 제1 기간에 있어서는, 전하 수집 전극의 직하 영역의 포텐셜이, 제2 레벨보다도 낮은 제1 레벨로 된다. 이것에 의해, 전하 축적 영역의 포텐셜 우물을 깊게 할 수 있어, 전하 축적 영역의 포화 전하량을 증가시킬 수 있다. 한편, 제2 기간에 있어서는, 전하 수집 전극의 직하 영역의 포텐셜이, 제1 레벨보다도 높은 제2 레벨로 된다. 이것에 의해, 전하 축적 영역과 전하 전송 영역 사이의 포텐셜의 차를 크게 할 수 있어, 전하 전송 효율을 향상시킬 수 있다. 따라서, 이 광 검출 장치에 의하면, 포화 전하량의 증가 및 전하 전송 효율의 향상 모두를 실현할 수 있다.
전하 발생 영역은 애벌란시 증배 영역을 포함하고 있어도 된다. 이 경우, 전하 발생 영역에 있어서 애벌란시 증배를 일으킬 수 있어, 검출 감도를 높일 수 있다. 한편, 이 경우, 전하 발생 영역에서 발생하는 전하량이 매우 많아지지만, 이 광 검출 장치에서는, 상술한 것처럼 포화 전하량이 증가되어 있기 때문에, 그러한 경우에서도, 용량의 포화를 억제할 수 있다.
광 센서는 오버플로우 영역과, 전하 축적 영역과 오버플로우 영역 사이의 영역 상에 배치된 오버플로우 게이트 전극을 추가로 가지고, 제어부는, 제1 기간에 있어서는, 오버플로우 게이트 전극의 직하 영역의 포텐셜이 전하 수집 전극의 직하 영역의 포텐셜보다도 높고 또한 전송 게이트 전극의 직하 영역의 포텐셜보다도 낮아지도록, 전하 수집 전극, 전송 게이트 전극 및 오버플로우 게이트 전극의 전위를 제어해도 된다. 이 경우, 제1 기간 중에 전하 축적 영역으로부터 흘러나온 전하를 오버플로우 영역으로 이동시킬 수 있다.
광 센서는 전하 축적 영역과는 상이한 도전형을 가지고, 전하 축적 영역과 전하 수집 전극의 사이에 배치된 개재 영역을 추가로 가져도 된다. 이 경우, 전하 수집 전극의 근방에 있어서의 암전류의 발생을 억제할 수 있다.
본 개시의 일 측면에 따른 광 센서의 구동 방법에서는, 광 센서는 입사광에 따라 전하를 발생시키는 전하 발생 영역과, 전하 발생 영역에서 발생한 전하가 축적되는 전하 축적 영역과, 전하 축적 영역으로부터 전하가 전송되는 전하 전송 영역과, 전하 축적 영역 상에 배치된 전하 수집 전극과, 전하 축적 영역과 전하 전송 영역 사이의 영역 상에 배치된 전송 게이트 전극을 구비하고, 광 센서의 구동 방법은, 전하 수집 전극의 직하 영역의 포텐셜이 제1 레벨이 되고, 또한 전송 게이트 전극의 직하 영역의 포텐셜이 전하 수집 전극의 직하 영역의 포텐셜보다도 높아지도록, 전하 수집 전극 및 전송 게이트 전극의 전위를 제어하는 제1 스텝과, 제1 스텝의 후에, 전하 수집 전극의 직하 영역의 포텐셜이 제1 레벨보다도 높은 제2 레벨이 되고, 또한 전송 게이트 전극의 직하 영역의 포텐셜이 전하 수집 전극의 직하 영역의 포텐셜보다도 낮아지도록, 전하 수집 전극 및 전송 게이트 전극의 전위를 제어하는 제2 스텝을 포함한다.
이 광 센서의 구동 방법의 제1 스텝에서는 전송 게이트 전극의 직하 영역의 포텐셜이 전하 수집 전극의 직하 영역의 포텐셜보다도 높아져서, 전하 축적 영역에 전하가 축적된다. 제2 스텝에서는 전송 게이트 전극의 직하 영역의 포텐셜이 전하 수집 전극의 직하 영역의 포텐셜보다도 낮아져서, 전하 축적 영역으로부터 전하 전송 영역으로 전하가 전송된다. 제1 스텝에서는 전하 수집 전극의 직하 영역의 포텐셜이, 제2 레벨보다도 낮은 제1 레벨로 된다. 이것에 의해, 전하 축적 영역의 포텐셜 우물을 깊게 할 수 있어, 전하 축적 영역의 포화 전하량을 증가시킬 수 있다. 한편, 제2 스텝에서는, 전하 수집 전극의 직하 영역의 포텐셜이, 제1 레벨보다도 높은 제2 레벨로 된다. 이것에 의해, 전하 축적 영역과 전하 전송 영역 사이의 포텐셜의 차를 크게 할 수 있어, 전하 전송 효율을 향상시킬 수 있다. 따라서, 이 광 센서의 구동 방법에 의하면, 포화 전하량의 증가 및 전하 전송 효율의 향상 모두를 실현할 수 있다.
본 개시의 일 측면에 의하면, 포화 전하량의 증가 및 전하 전송 효율의 향상 모두를 실현할 수 있는 광 검출 장치, 및 광 센서의 구동 방법을 제공하는 것이 가능해진다.
도 1은 실시 형태에 따른 광 검출 장치의 구성도이다.
도 2는 도 1에 나타내지는 II－II선을 따른 이미지 센서의 단면도이다.
도 3은 이미지 센서의 접속 양태를 나타내는 도면이다.
도 4는 이미지 센서의 회로도이다.
도 5는 이미지 센서의 동작예를 나타내는 타이밍 차트이다.
도 6의 (a) 및 (b)는 이미지 센서의 동작예를 설명하기 위한 포텐셜 분포도이다.
도 7의 (a) 및 (b)는 이미지 센서의 동작예를 설명하기 위한 포텐셜 분포도이다.
도 8의 (a) 및 (b)는 이미지 센서의 동작예를 설명하기 위한 포텐셜 분포도이다.
도 9는 이미지 센서의 동작예를 설명하기 위한 포텐셜 분포도이다.
도 10의 (a) 및 (b)는 비교예에 따른 이미지 센서의 제1 동작예를 설명하기 위한 포텐셜 분포도이다.
도 11의 (a) 및 (b)는 비교예에 따른 이미지 센서의 제2 동작예를 설명하기 위한 포텐셜 분포도이다.
도 12의 (a) 및 (b)는 실시 형태에 따른 이미지 센서의 동작예를 설명하기 위한 포텐셜 분포도이다.
이하, 본 개시의 일 실시 형태에 대해서, 도면을 참조하면서 상세하게 설명한다. 이하의 설명에 있어서, 동일 또는 상당 요소에는 동일 부호를 이용하고, 중복하는 설명을 생략한다.
［광 검출 장치의 구성］
도 1에 나타내지는 것처럼, 광 검출 장치(100)는 이미지 센서(광 센서)(1)와, 제어부(60)를 구비하고 있다. 제어부(60)는 이미지 센서(1)를 제어한다. 제어부(60)는, 예를 들면, 이미지 센서(1)를 구성하는 반도체 기판 상에 탑재된 온칩의 집적 회로에 의해서 구성되어 있다.
도 1 및 도 2에 나타내지는 것처럼, 이미지 센서(1)는 반도체층(2) 및 전극층(4)을 구비하고 있다. 반도체층(2)은 제1 표면(2a) 및 제2 표면(2b)을 가지고 있다. 제2 표면(2b)은 반도체층(2)에 있어서의 제1 표면(2a)과는 반대측인 표면이다. 반도체층(2)은 제1 표면(2a)을 따라서 배치된 복수의 화소(20)를 포함하고 있다. 복수의 화소(20)는, 제1 표면(2a)을 따라서 2차원으로 배열되어 있다. 이하, 반도체층(2)의 두께 방향을 Z방향이라고 하고, Z방향에 수직인 일 방향을 X방향이라고 하고, Z방향 및 X방향의 양방에 수직인 방향을 Y방향이라고 한다. 또, Z방향에 있어서의 일방측을 제1 측이라고 하고, Z방향에 있어서의 타방측(제1 측과는 반대측)을 제2 측이라고 한다. 도 1에서는, 전극층(4)의 일부의 도시가 생략되어 있다.
각 화소(20)는, 반도체층(2)에 있어서, 반도체 영역(21)과, 반도체 영역(22)과, 애벌란시 증배 영역(23)과, 전하 축적 영역(24)과, 개재 영역(25)과, 전하 전송 영역(26)과, 오버플로우 영역(27)과, 웰 영역(31)을 가지고 있다. 각 영역(21~27, 31)은 반도체 기판(예를 들면 실리콘 기판)에 대해서 각종 처리(예를 들면, 에칭, 성막, 불순물 주입 등)를 실시함으로써 형성된다.
반도체 영역(21)은, p형(제1 도전형)의 영역으로서, 반도체층(2)에 있어서 제2 표면(2b)을 따라서 층 모양으로 형성되어 있다. 반도체 영역(21)의 캐리어 농도는, 반도체 영역(22)의 캐리어 농도보다도 높다. 반도체 영역(21)의 두께는, 가능한 한 얇은 것이 바람직하다. 일례로서, 반도체 영역(21)은 1×1016cm－3 이상의 캐리어 농도를 가지는 p형의 영역이고, 그 두께는 1μm 정도이다. 또한, 반도체 영역(21)은 제2 표면(2b) 상에 절연막을 통해서 형성된 투명 전극에 의한 어큐뮬레이션에 의해서 형성되어도 된다.
반도체 영역(22)은 p형의 영역으로서, 반도체층(2)에 있어서 층 모양으로 형성되며, 반도체 영역(21)에 대해서 제1 측에 위치하고 있다. 일례로서, 반도체 영역(22)은 1×1015cm－3 이하의 캐리어 농도를 가지는 p형의 영역이고, 그 두께는 2μm 이상이며, 일례로서는 10μm 정도이다.
애벌란시 증배 영역(23)은 제1 증배 영역(23a) 및 제2 증배 영역(23b)을 포함하고 있다. 제1 증배 영역(23a)은 p형의 영역으로서, 반도체층(2)에 있어서 층 모양으로 형성되며, 반도체 영역(22)에 대해서 제1 측에 위치하고 있다. 일례로서, 제1 증배 영역(23a)은 1×1016cm－3 이상의 캐리어 농도를 가지는 p형의 영역이며, 그 두께는 1μm 정도이다. 제2 증배 영역(23b)은 n형(제2 도전형)의 영역으로서, 반도체층(2)에 있어서 층 모양으로 형성되며, 제1 증배 영역(23a)에 대해서 제1 측에 위치하고 있다. 일례로서, 제2 증배 영역(23b)은 1×1016cm－3 이상의 캐리어 농도를 가지는 n형의 영역이며, 그 두께는 1μm 정도이다. 제1 증배 영역(23a) 및 제2 증배 영역(23b)은 pn 접합을 형성하고 있다. 반도체 영역(21, 22) 및 애벌란시 증배 영역(23)은, 입사광에 따라 전하를 발생시키는 전하 발생 영역(광 흡수 영역, 광전 변환 영역)(29)으로서 기능한다.
전하 축적 영역(24)은 n형의 영역으로서, 반도체층(2)에 있어서 층 모양으로 형성되며, 제2 증배 영역(23b)에 대해서 제1 측에 위치하고 있다. 이 예에서는, 전하 축적 영역(24)은 Z방향에 수직인 평면을 따라서 연재(延在)하고 있다. 일례로서, 전하 축적 영역(24)은 5×1015~1×1016cm－3의 캐리어 농도를 가지는 n형의 영역이며, 그 두께는 1μm 정도이다.
개재 영역(25)은 p형의 영역으로서, 반도체층(2)에 있어서 제1 표면(2a)을 따라서 층 모양으로 형성되어 있다. 개재 영역(25)은 전하 축적 영역(24)과 후술하는 전하 수집 전극(41)의 사이에 배치되어 있다. 반도체 영역(21), 반도체 영역(22), 제1 증배 영역(23a), 제2 증배 영역(23b), 전하 축적 영역(24) 및 개재 영역(25)은, Z방향을 따라서 이 순서로 늘어서 있다. 일례로서, 개재 영역(25)은 1×1015cm－3 이상의 캐리어 농도를 가지는 p형의 영역이며, 그 두께는, 0.2μm 정도이다.
전하 전송 영역(26)은 n형의 영역으로서, 반도체층(2)에 있어서 제1 표면(2a)을 따라서 형성되어 있다. 전하 전송 영역(26)은 웰 영역(31) 내에 배치되며, 제2 증배 영역(23b)에 대해서 제1 측에 위치하고 있다. 전하 전송 영역(26)은 X방향에 있어서 전하 축적 영역(24)과 나란하게 있다. 일례로서, 전하 전송 영역(26)은 1×1018cm－3 이상의 캐리어 농도를 가지는 n형의 영역이며, 그 두께는 0.2μm 정도이다.
오버플로우 영역(27)은 n형의 영역으로서, 반도체층(2)에 있어서 제1 표면(2a)을 따라서 형성되어 있다. 오버플로우 영역(27)은 웰 영역(31) 내에 배치되며, 제2 증배 영역(23b)에 대해서 제1 측에 위치하고 있다. 오버플로우 영역(27)은, X방향에 있어서 전하 축적 영역(24)에 대해서 전하 전송 영역(26)과는 반대측에 위치하고 있다. 일례로서, 오버플로우 영역(27)은 1×1018cm－3 이상의 캐리어 농도를 가지는 n형의 영역이며, 그 두께는 0.2μm 정도이다.
웰 영역(31)은 p형의 영역으로서, 반도체층(2)에 있어서 제1 표면(2a)을 따라서 층 모양으로 형성되어 있다. 웰 영역(31)은, 제2 증배 영역(23b)에 대해서 제1 측에 위치하고 있다. 일례로서, 웰 영역(31)은 1×1016~5×1017cm－3의 캐리어 농도를 가지는 p형의 영역이며, 그 두께는 1μm 정도이다.
웰 영역(31)에는 전하 전송 영역(26) 및 오버플로우 영역(27)에 더하여, 채널 영역(32, 33, 34), 접지 영역(35, 36) 및 LOCOS(Local Oxidation of Silicon) 영역(37)이 형성되어 있다. 채널 영역(32~34)은 n형의 영역이고, 접지 영역(35, 36)은 p형의 영역이다. 전하 전송 영역(26), 채널 영역(32~34), 접지 영역(35)은, X방향을 따라서 이 순서로 늘어서 있다. 접지 영역(36)은 X방향에 있어서 오버플로우 영역(27)에 대해서 전하 축적 영역(24)과는 반대측에 위치하고 있다. LOCOS 영역(37)은 절연 영역으로서, 접지 영역(35, 36)을 둘러싸도록 마련되어 있다.
전극층(4)은 반도체층(2)의 제1 표면(2a) 상에 마련되어 있다. 각 화소(20)는, 전극층(4)에 있어서, 전하 수집 전극(41)과, 전송 게이트 전극(42)과, 오버플로우 게이트 전극(43)을 가지고 있다. 전하 수집 전극(41) 및 게이트 전극(42, 43)은, 전극층(4)에 형성되며, 절연막(49)을 통하여 반도체층(2)의 제1 표면(2a) 상에 배치되어 있다. 절연막(49)은, 예를 들면, 실리콘 질화막, 실리콘 산화막 등이다.
전하 수집 전극(41) 및 게이트 전극(42, 43)은, 도전성 및 광 투과성을 가지는 재료(예를 들면 폴리 실리콘)에 의해서 형성되어 있다. 일례로서, 전하 수집 전극(41) 및 게이트 전극(42, 43) 각각은, Z방향에서 보았을 경우에, X방향에 있어서 서로 마주보는 2변, 및 Y방향에 있어서 서로 마주보는 2변을 가지는 직사각형 모양을 나타내고 있다.
전하 수집 전극(41)은 전하 축적 영역(24) 상에 배치되어 있다. 보다 구체적으로는, 전하 수집 전극(41)은 개재 영역(25) 및 절연막(49)을 통해서 전하 축적 영역(24) 상에 배치되어 있다. 전하 수집 전극(41)은, Z방향에 있어서 전하 축적 영역(24)과 겹쳐 있다. 전송 게이트 전극(42)은, 웰 영역(31)에 있어서의 전하 축적 영역(24)과 전하 전송 영역(26) 사이의 영역 상에 배치되어 있다. 오버플로우 게이트 전극(43)은, 웰 영역(31)에 있어서의 전하 축적 영역(24)과 오버플로우 영역(27) 사이의 영역 상에 배치되어 있다.
웰 영역(31) 상에는 게이트 전극(44, 45, 46)이 추가로 마련되어 있다. 게이트 전극(44)은 웰 영역(31)에 있어서의 전하 전송 영역(26)과 채널 영역(32) 사이의 영역 상에 배치되어 있다. 게이트 전극(45)은 웰 영역(31)에 있어서의 채널 영역(32, 33) 사이의 영역 상에 배치되어 있다. 게이트 전극(46)은 웰 영역(31)에 있어서의 채널 영역(33, 34) 사이의 영역 상에 배치되어 있다.
도 3 및 도 4에 나타내지는 것처럼, 전하 수집 전극(41) 및 게이트 전극(42~44, 46)에는, 제어 전압(S1~S5)이 인가된다. 게이트 전극(45)은 전하 전송 영역(26)에 전기적으로 접속되어 있다. 오버플로우 영역(27) 및 채널 영역(32)은, 전원 전압에 전기적으로 접속되어 있다. 채널 영역(34)은 출력 단자에 전기적으로 접속되어 있다. 접지 영역(35, 36)은 접지되어 있다. 웰 영역(31)의 전위는 0V이다. 제2 증배 영역(23b)은 전하 축적 영역(24), 오버플로우 게이트 전극(43)의 직하 영역, 및 오버플로우 영역(27)을 통해서 0V보다도 높은 전위로 고정되어 있다. 제2 증배 영역(23b)이 0V보다도 높은 전위로 고정되어 있음으로써, 제1 증배 영역(23a)과 웰 영역(31)이 전기적으로 분리된다.
게이트 전극(44)은 전하 전송 영역(26)에 축적되어 있는 전하를 채널 영역(32)을 통해서 외부로 배출하고, 전하 전송 영역(26)을 리셋하기 위한 리셋 트랜지스터(R1)를 구성하고 있다. 게이트 전극(45)은 전하 전송 영역(26)에 축적되어 있는 전하를 판독하기 위한 판독 트랜지스터(소스 팔로워)(R2)를 구성하고 있다. 게이트 전극(46)은 전하의 판독이 행해질 화소(20)를 선택하기 위한 선택 트랜지스터(R3)를 구성하고 있다.
［이미지 센서의 구동 방법］
도 5~도 9를 참조하면서, 이미지 센서(1)의 동작예를 설명한다. 이하의 동작은, 제어부(60)가 이미지 센서(1)를 제어함으로써 실현된다. 보다 구체적으로는, 제어부(60)가 제어 전압(S1~S5)을 제어함으로써 실현된다. 또한, 이하의 설명에 있어서, 「전극의 직하 영역」이란, Z방향에 있어서 해당 전극과 겹치는 영역을 의미한다.
먼저, 전하 축적 영역(24)을 리셋하는 제1 리셋 처리가 실행된다(시각 T1, 도 6의 (a)). 제1 리셋 처리에 있어서는, 전하 수집 전극(41)의 직하 영역(전하 축적 영역(24))의 포텐셜 φ41이 하이 레벨(제2 레벨)이 되고, 또한 오버플로우 게이트 전극(43)의 직하 영역의 포텐셜 φ43이 포텐셜 φ41보다도 낮아지도록, 전하 수집 전극(41) 및 오버플로우 게이트 전극(43)의 전위가 제어된다. 이것에 의해, 전하 축적 영역(24)에 잔존하고 있는 전하가 오버플로우 영역(27)을 통해서 외부로 배출되어, 전하 축적 영역(24)이 리셋된다. 제1 리셋 처리에 있어서는, 전송 게이트 전극(42)의 직하 영역의 포텐셜 φ42 및 게이트 전극(44)의 직하 영역의 포텐셜 φ44가 포텐셜 φ41보다도 높아지도록, 전하 수집 전극(41), 전송 게이트 전극(42) 및 게이트 전극(44)의 전위가 제어된다.
또한, 도 5에 나타내지는 것처럼, 전하 수집 전극(41)에는, 하이 레벨의 제어 전압(S2)과 로우 레벨의 제어 전압(S2)이 인가된다. 예를 들면, 하이 레벨의 제어 전압(S2)은 양전압이며, 로우 레벨의 제어 전압(S2)은 하이 레벨의 제어 전압(S2)보다도 낮은 전위이다. 로우 레벨의 제어 전압(S2)은 양전위여도 되고, 음전위여도 된다. 하이 레벨의 제어 전압(S2)이 전하 수집 전극(41)에 인가되고 있는 경우에, 전하 수집 전극(41)의 직하 영역의 포텐셜 φ41은 로우 레벨이 되고, 로우 레벨의 제어 전압(S2)이 전하 수집 전극(41)에 인가되고 있는 경우에, 포텐셜 φ41은 하이 레벨이 된다. 이와 같이, 포텐셜의 대소 관계는 제어 전압의 대소 관계와는 반대로 된다. 이러한 점은 전송 게이트 전극(42), 오버플로우 게이트 전극(43) 및 게이트 전극(44)에 대해서도 마찬가지이다. 또한, 전극의 직하 영역의 포텐셜(공핍화 전위)의 크기의 조정에 있어서는, 전극에 주어지는 전위의 크기가 조정되어도 되고, 전극의 직하 영역의 불순물 농도가 조정되어도 된다.
시각 T1 후의 제1 기간 M1에 있어서는, 전하 발생 영역(29)에서 발생한 전하를 전하 축적 영역(24)에 축적하는 전하 축적 처리(제1 스텝)가 실행된다(시각 T2, 도 6의 (b)). 제1 기간 M1에 있어서는, 전하 수집 전극(41)의 직하 영역의 포텐셜 φ41이, 상술한 하이 레벨(제2 레벨)보다도 낮은 로우 레벨(제1 레벨)이 되고, 또한 전송 게이트 전극(42)의 직하 영역의 포텐셜 φ42가 포텐셜 φ41보다도 높아지도록, 전하 수집 전극(41) 및 전송 게이트 전극(42)의 전위가 제어된다.
제1 기간 M1에 있어서는, 웰 영역(31)의 전위를 기준으로 하여 음의 전압(예를 들면 최대 -60V)이 반도체 영역(21)에 인가된다. 즉, 애벌란시 증배 영역(23)에 형성된 pn 접합에 역방향 바이어스가 인가된다. 이것에 의해, 애벌란시 증배 영역(23)에 3×105~4×105V/cm의 전계 강도가 발생한다. 이 상태에서, 제2 표면(2b)으로부터 반도체층(2)에 광이 입사되면, 반도체 영역(21, 22)에 있어서 광의 흡수에 의해 전자가 발생한다. 발생한 전자는 애벌란시 증배 영역(23)에서 증배되어, 가장 전위가 높은 전하 축적 영역(24)으로 고속으로 이동한다.
상술한 것처럼, 제1 기간 M1에 있어서는, 전송 게이트 전극(42)의 직하 영역의 포텐셜 φ42가 전송 게이트 전극(42)의 직하 영역의 포텐셜 φ41보다도 높아져서 있다. 그 때문에, 전하 축적 영역(24)으로 이동한 전하는, 전하 전송 영역(26)으로 이동하는 일 없이, 전하 축적 영역(24)에 축적된다.
또, 제1 기간 M1에 있어서는, 오버플로우 게이트 전극(43)의 직하 영역의 포텐셜 φ43이 전하 수집 전극(41)의 직하 영역의 포텐셜 φ41보다도 높고 또한 전송 게이트 전극(42)의 직하 영역의 포텐셜 φ42보다도 낮아지도록, 전하 수집 전극(41), 전송 게이트 전극(42) 및 오버플로우 게이트 전극(43)의 전위가 제어된다. 즉, 포텐셜 φ43은 포텐셜 φ41과 포텐셜 φ42 사이의 크기로 되어 있다. 이것에 의해, 도 7의 (a)에 나타내지는 것처럼, 전하 축적 영역(24)으로부터 흘러나온 전하를 오버플로우 영역(27)으로 이동시킬 수 있다. 오버플로우 영역(27)으로 전송된 전하는, 외부로 배출된다.
제1 기간 M1에 있어서는, 전하를 읽어낼 화소(20)를 선택하는 화소 선택 처리가 실행된다(시각 T3). 화소 선택 처리에 있어서는, 전하의 판독이 행해질 화소(20)가 선택 트랜지스터(R3)를 이용하여 선택된다.
제1 기간 M1에 있어서는, 화소 선택 처리에 이어서, 전하 전송 영역(26)을 리셋하는 제2 리셋 처리가 실행된다(시각 T4, 도 7의 (b)). 제2 리셋 처리는 리셋 트랜지스터(R1)를 이용하여 실행된다. 제2 리셋 처리에서는, 게이트 전극(44)의 직하 영역의 포텐셜 φ44가 내려가도록 게이트 전극(44)의 전위가 제어된다. 포텐셜 φ44는, 예를 들면, 전하 전송 영역(26)의 포텐셜 φ26과 동일한 정도가 될 때까지 낮춰진다. 이것에 의해, 전하 전송 영역(26)에 전하가 잔존하고 있는 전하가 채널 영역(32)을 통해서 외부로 배출되어, 전하 전송 영역(26)이 리셋된다. 제2 리셋 처리의 완료 후, 포텐셜 φ44는 원래대로 되돌아간다.
제1 기간 M1에 있어서는, 제2 리셋 처리에 이어서, 노이즈 취득 처리가 실행된다(시각 T5). 노이즈 취득 처리에서는, 전하 전송 영역(26)의 kTC 노이즈가 취득된다. 이것에 의해, kTC 노이즈를 고려하여 출력을 산출할 수 있어, 검출 정밀도를 향상시킬 수 있다.
제1 기간 M1 후의 제2 기간 M2에 있어서는, 전하 축적 영역(24)으로부터 전하 전송 영역(26)에 전하를 전송하는 전하 전송 처리(제2 스텝)가 실행된다(시각 T6, 도 8(a)). 제2 기간 M2에 있어서는, 전하 수집 전극(41)의 직하 영역(전하 축적 영역(24)의 포텐셜 φ41이 하이 레벨이 되고, 또한 전송 게이트 전극(42)의 직하 영역의 포텐셜 φ42가 포텐셜 φ41보다도 낮아지고, 또한 오버플로우 게이트 전극(43)의 직하 영역의 포텐셜 φ43이 포텐셜 φ41보다도 높아지도록, 전하 수집 전극(41), 전송 게이트 전극(42) 및 오버플로우 게이트 전극(43)의 전위가 제어된다. 이것에 의해, 전하 축적 영역(24)에 축적되어 있는 전하가, 전하 전송 영역(26)으로 전송된다.
이어서, 전하 전송 영역(26)에 축적된 전하를 읽어내는 판독 처리가 실행된다(시각 T7, 도 8(b). 판독 처리에 있어서는, 전하 전송 영역(26)에 축적된 전하가 판독 트랜지스터(R2)를 이용하여 판독된다. 판독 처리에 있어서는, 전하 수집 전극(41)의 직하 영역의 포텐셜 φ41이 하이 레벨이 되고, 또한 전송 게이트 전극(42)의 직하 영역의 포텐셜 φ42가 포텐셜 φ41보다도 높아지고, 또한 오버플로우 게이트 전극(43)의 직하 영역의 포텐셜 φ43이 포텐셜 φ41보다도 낮아지도록, 전하 수집 전극(41), 전송 게이트 전극(42) 및 오버플로우 게이트 전극(43)의 전위가 제어된다.
이어서, 전하 전송 영역(26)을 리셋하는 제3 리셋 처리가 실행된다(시각 T8, 도 9). 제3 리셋 처리는 리셋 트랜지스터(R1)를 이용하여 실행된다. 제3 리셋 처리에서는, 게이트 전극(44)의 직하 영역의 포텐셜 φ44가 내려가도록 게이트 전극(44)의 전위가 제어된다. 포텐셜 φ44는, 예를 들면, 전하 전송 영역(26)의 포텐셜 φ26과 동일한 정도가 될 때까지 낮춰진다. 이것에 의해, 전하 전송 영역(26)에 전하가 잔존하고 있는 전하가 채널 영역(32)을 통해서 외부로 배출되어, 전하 전송 영역(26)이 리셋된다. 제3 리셋 처리의 완료 후, 포텐셜 φ44는 원래대로 되돌아간다.
이어서, 선택 중인 화소(20)를 해제하는 선택 해제 처리가 실행된다(시각 T9). 선택 해제 처리는 선택 트랜지스터(R3)를 이용하여 실행된다. 선택 해제 처리 후, 다음에 전하 축적 처리가 개시될 때까지의 동안, 이미지 센서(1)는 제1 리셋 처리시와 같은 상태로 된다(시각 T10). 즉, 전하 수집 전극(41)의 직하 영역의 포텐셜 φ41이 하이 레벨이 되고, 또한 전송 게이트 전극(42)의 직하 영역의 포텐셜 φ42가 포텐셜 φ41보다도 높아지고, 또한 오버플로우 게이트 전극(43)의 직하 영역의 포텐셜 φ43이 포텐셜 φ41보다도 낮아지도록, 전하 수집 전극(41), 전송 게이트 전극(42) 및 오버플로우 게이트 전극(43)의 전위가 제어된다. 이것에 의해, 전하 축적 영역(24)으로 유입된 전하가 오버플로우 영역(27)을 통해서 외부로 배출된다.
［작용 및 효과］
광 검출 장치(100)에서는, 제1 기간 M1에 있어서는, 전송 게이트 전극(42)의 직하 영역의 포텐셜 φ42가 전하 수집 전극(41)의 직하 영역(전하 축적 영역(24)의 포텐셜 φ41보다도 높아져서, 전하 발생 영역(29)에서 발생한 전하가 전하 축적 영역(24)에 축적된다. 제2 기간 M2에 있어서는, 전송 게이트 전극(42)의 직하 영역의 포텐셜 φ42가 전하 수집 전극(41)의 직하 영역의 포텐셜 φ41보다도 낮아져서, 전하 축적 영역(24)으로부터 전하 전송 영역(26)으로 전하가 전송된다. 광 검출 장치(100)에서는, 제1 기간 M1에 있어서는, 전하 수집 전극(41)의 직하 영역의 포텐셜 φ41이, 하이 레벨(제2 레벨)보다도 낮은 로우 레벨(제1 레벨)로 된다. 이것에 의해, 전하 축적 영역(24)의 포텐셜 우물을 깊게 할 수 있어, 전하 축적 영역(24)의 포화 전하량을 증가시킬 수 있다. 한편, 제2 기간 M2에 있어서는, 전하 수집 전극(41)의 직하 영역의 포텐셜 φ41이, 로우 레벨보다도 높은 하이 레벨로 된다. 이것에 의해, 전하 축적 영역(24)과 전하 전송 영역(26) 사이의 포텐셜의 차를 크게 할 수 있어, 전하 전송 효율을 향상시킬 수 있다. 따라서, 광 검출 장치(100)에 의하면, 포화 전하량의 증가 및 전하 전송 효율의 향상 모두를 실현할 수 있다.
즉, 광 검출 장치(100)에서는, 전하 축적 영역(24) 상에 전하 수집 전극(41)을 마련하여, 제1 기간 M1과 제2 기간 M2의 사이에서 전하 수집 전극(41)의 직하 영역의 포텐셜 φ41의 크기를 변화시킴으로써, 포화 전하량의 증가 및 전하 전송 효율의 향상 모두를 실현하고 있다. 이 점에 대해서, 도 10~도 12를 참조하면서 더 설명한다. 도 10 및 도 11에서는, 비교예로서, 포텐셜 φ41이 일정한 경우의 이미지 센서의 동작예가 나타내져 있다. 도 10의 (a) 및 도 10의 (b)에서는, 비교예에 있어서 포텐셜 φ41이 로우 레벨로 일정한 제1 동작예가 나타내져 있다. 도 11의 (a) 및 도 11의 (b)에서는, 비교예에 있어서 포텐셜 φ41이 하이 레벨로 일정한 제2 동작예가 나타내져 있다. 도 12의 (a) 및 도 12의 (b)에서는, 광 검출 장치(100)에 있어서의 이미지 센서(1)의 동작예가 나타내져 있다. 또한, 도 10~도 12에서는, 오버플로우 영역 및 오버플로우 게이트 전극의 도시가 생략되어 있다.
비교예에 있어서 포텐셜 φ41이 로우 레벨로 일정한 제1 동작예에서는, 도 10의 (a)에 나타내지는 것처럼, 전하 축적시에는, 전하 축적 영역(24)의 포텐셜 우물을 깊게 할 수 있다. 한편, 도 10의 (b)에 나타내지는 것처럼, 전하 전송시에는, 전하 축적 영역(24)과 전하 전송 영역(26) 사이의 포텐셜의 차가 작아져, 전하 전송 효율이 낮아진다. 전하 축적 영역(24)으로부터 전하 전송 영역(26)으로 전하를 완전하게 전송할 수 있는 양은, 전하 축적 영역(24)과 전하 전송 영역(26) 사이의 포텐셜의 차에 전하 전송 영역(26)의 용량을 곱한 값 정도가 된다. 따라서, 포텐셜의 차가 작으면, 완전 전송 가능한 양이 저하되어, 검출 감도가 저하된다. 또, 포텐셜의 차가 작으면, 전송 경로 상에 장벽이 생기기 쉬워, 이것에 의해서도 전송 효율이 저하된다.
비교예에 있어서 포텐셜 φ41이 하이 레벨로 일정한 제2 동작예에서는, 도 11의 (b)에 나타내지는 것처럼, 전하 전송시에는, 전하 축적 영역(24)과 전하 전송 영역(26) 사이의 포텐셜의 차가 커져, 전하 전송 효율을 확보할 수 있다. 한편, 도 11의 (a)에 나타내지는 것처럼, 전하 축적시에는, 전하 축적 영역(24)의 포텐셜 우물이 얕아져, 전하 축적 영역(24)의 포화 전하량이 적어진다. 이와 같이, 비교예에 있어서는, 포텐셜 φ41이 일정한 것으로부터, 포화 전하량의 증가 및 전하 전송 효율의 향상 중 어느 것을 실현할 수 없다.
이것에 대해, 상술한 이미지 센서(1)의 구동 방법에서는, 도 12의 (a)에 나타내지는 것처럼, 전하 축적시에는, 포텐셜 φ41이 로우 레벨로 되기 때문에, 전하 축적 영역(24)의 포텐셜 우물을 깊게 할 수 있어, 전하 축적 영역(24)의 포화 전하량을 증가시킬 수 있다. 또, 전하 축적 영역(24)의 가장자리부에 형성되는 전위 구배 범위 A를 넓게 할 수 있고, 그 결과, 전하 축적 영역(24)에 유입되는 전하의 이동 속도를 빠르게 할 수 있다. 또, 도 12의 (b)에 나타내지는 것처럼, 전하 전송시에는, 포텐셜 φ41이 하이 레벨로 되기 때문에, 전하 축적 영역(24)과 전하 전송 영역(26) 사이의 포텐셜의 차를 크게 할 수 있어, 전하 전송 효율을 향상시킬 수 있다. 이와 같이, 상술한 이미지 센서(1)의 구동 방법에서는, 전하 수집 전극(41)의 전위와 전송 게이트 전극(42)의 전위가 동기하여 제어된다. 그 결과, 포화 전하량의 증가 및 전하 전송 효율의 향상 모두를 실현할 수 있다.
전하 발생 영역(29)이 애벌란시 증배 영역(23)을 포함하고 있다. 이것에 의해, 전하 발생 영역(29)에 있어서 애벌란시 증배를 일으킬 수 있어, 검출 감도를 높일 수 있다. 한편, 이 경우, 전하 발생 영역(29)에 있어서 발생하는 전하량이 매우 많아지지만, 광 검출 장치(100)에서는, 상술한 것처럼 포화 전하량이 증가되어 있기 때문에, 그러한 경우에서도, 용량의 포화를 억제할 수 있다.
제1 기간 M1에 있어서는, 오버플로우 게이트 전극(43)의 직하 영역의 포텐셜 φ43이 전하 수집 전극(41)의 직하 영역의 포텐셜 φ41보다도 높고 또한 전송 게이트 전극(42)의 직하 영역의 포텐셜 φ42보다도 낮아지도록, 전하 수집 전극(41), 전송 게이트 전극(42) 및 오버플로우 게이트 전극(43)의 전위가 제어된다. 이것에 의해, 제1 기간 M1 중에 전하 축적 영역(24)으로부터 흘러나온 전하를 오버플로우 영역(27)으로 이동시킬 수 있다.
이미지 센서(1)가 전하 축적 영역(24)과는 상이한 도전형을 가지고, 전하 축적 영역(24)과 전하 수집 전극(41)의 사이에 배치된 개재 영역(25)을 가지고 있다. 이것에 의해, 전하 수집 전극(41)의 근방에 있어서의 암전류의 발생을 억제할 수 있다.
또, 전하 수집 전극(41)의 직하 영역의 포텐셜 φ41이 하이 레벨이 되도록 전하 수집 전극(41)에 전위가 주어지고 있는 상태(전하 수집 전극(41)에 로우 레벨의 제어 전압(S2)이 인가되고 있는 상태)에 있어서는, 전하 수집 전극(41)의 근방에 있어서의 암전류의 발생을 개재 영역(25)에 의해서 효과적으로 억제할 수 있다. 이것은 다음의 이유에 의한다. 개재 영역(25)의 계면(전하 수집 전극(41)과 서로 마주보는 표면)에 있어서의 정공 농도가 높을수록, 암전류가 낮아진다. 이온 주입에 의해 개재 영역(25)을 형성했을 경우, 개재 영역(25)의 정공 농도는 계면으로부터 떨어진 위치에서 피크가 된다. 전하 수집 전극(41)에 상술한 것처럼 전위를 줌으로써, 어큐뮬레이션 효과에 의해서 개재 영역(25)의 계면 직하의 영역에 있어서의 정공 농도를 높게 할 수 있어, 암전류의 발생을 효과적으로 억제할 수 있다.
또한, 전송 게이트 전극을 이용한 전하의 전송을 행하는 이미지 센서로서, 측거 센서가 있다. 측거 센서에서는, 복수의 전송 게이트 전극을 이용하여, 복수의 전하 전송 영역의 사이에서 전하를 배분한다. 측거 센서에서는, 전하를 끌어당기기 위해서, 전하 배분 영역 상에 포토 게이트 전극이 배치된다. 포토 게이트 전극의 전위는, 일정하게 유지된다. 즉, 측거 센서의 포토 게이트 전극은, 상술한 이미지 센서(1)의 전하 수집 전극(41)과 같이, 기간에 따라 전위가 변화되는 것은 아니다. 측거 센서에서는, 전하 배분 영역에 흘러든 전하는 즉석으로 전하 전송 영역으로 전송되기 때문에, 전하 배분 영역에는 전하가 축적되지 않는다. 그 때문에, 전하 배분 영역의 포화 전하량을 증가시키는 것은 요구되지 않는다.
본 개시는 상기 실시 형태로 한정되지 않는다. 예를 들면, 각 구성의 재료 및 형상에는, 상술한 재료 및 형상에 한정하지 않고, 다양한 재료 및 형상을 채용할 수 있다. 오버플로우 영역(27)으로 전송된 전하는, 반드시 배출되지 않아도 된다. 예를 들면, 오버플로우 영역(27)에 전하가 축적되고, 축적된 전하가 읽어내져도 된다. 이 경우, 오버플로우 영역(27)과는 별도로, 전하 축적 영역(24)에 잔존하고 있는 전하를 외부로 배출하기 위한 전하 배출 영역이 마련되어도 된다. 개재 영역(25)은 마련되어 있지 않아도 된다. 이 경우, 전하 축적 영역(24)이 반도체층(2)의 제1 표면(2a)에 이르러 있어도 된다.
이미지 센서(1)에서는, 제1 측 및 제2 측 중 어느 것으로부터 반도체층(2)에 광이 입사되어도 된다. p형 및 n형의 각 도전형은, 상술한 것에 대해서 반대여도 된다. 복수의 화소(20)는 반도체층(2)의 제1 표면(2a)을 따라서 1차원으로 배열된 것이어도 된다. 혹은, 단일의 화소(20)만이 마련되어 있어도 된다.
1…이미지 센서(광 센서) 23…애벌란시 증배 영역
24…전하 축적 영역 25…개재 영역
26…전하 전송 영역 27…오버플로우 영역
29…전하 발생 영역 41…전하 수집 전극
42…전송 게이트 전극 43…오버플로우 게이트 전극
60…제어부 100…광 검출 장치
M1…제1 기간 M2…제2 기간
φ41…전하 수집 전극의 직하 영역의 포텐셜
φ42…게이트 전극의 직하 영역의 포텐셜
φ43…오버플로우 게이트 전극의 직하 영역의 포텐셜

Claims (5)

  1. 광 센서와,
    상기 광 센서를 제어하는 제어부를 구비하고,
    상기 광 센서는
    입사광에 따라 전하를 발생시키는 전하 발생 영역과,
    상기 전하 발생 영역에서 발생한 전하가 축적되는 전하 축적 영역과,
    상기 전하 축적 영역으로부터 전하가 전송되는 전하 전송 영역과,
    상기 전하 축적 영역 상에 배치된 전하 수집 전극과,
    상기 전하 축적 영역과 상기 전하 전송 영역 사이의 영역 상에 배치된 전송 게이트 전극을 가지고,
    상기 제어부는
    제1 기간에 있어서는, 상기 전하 수집 전극의 직하 영역의 포텐셜이 제1 레벨이 되고, 또한 상기 전송 게이트 전극의 직하 영역의 포텐셜이 상기 전하 수집 전극의 직하 영역의 포텐셜보다도 높아지도록, 상기 전하 수집 전극 및 상기 전송 게이트 전극의 전위를 제어하고,
    상기 제1 기간 후의 제2 기간에 있어서는, 상기 전하 수집 전극의 직하 영역의 포텐셜이 상기 제1 레벨보다도 높은 제2 레벨이 되고, 또한 상기 전송 게이트 전극의 직하 영역의 포텐셜이 상기 전하 수집 전극의 직하 영역의 포텐셜보다도 낮아지도록, 상기 전하 수집 전극 및 상기 전송 게이트 전극의 전위를 제어하는, 광 검출 장치.
  2. 청구항 1에 있어서,
    상기 전하 발생 영역은 애벌란시 증배 영역을 포함하고 있는, 광 검출 장치.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 광 센서는
    오버플로우 영역과,
    상기 전하 축적 영역과 상기 오버플로우 영역 사이의 영역 상에 배치된 오버플로우 게이트 전극을 추가로 가지고,
    상기 제어부는
    상기 제1 기간에 있어서는, 상기 오버플로우 게이트 전극의 직하 영역의 포텐셜이 상기 전하 수집 전극의 직하 영역의 포텐셜보다도 높고 또한 상기 전송 게이트 전극의 직하 영역의 포텐셜보다도 낮아지도록, 상기 전하 수집 전극, 상기 전송 게이트 전극 및 상기 오버플로우 게이트 전극의 전위를 제어하는, 광 검출 장치.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 광 센서는
    상기 전하 축적 영역과는 상이한 도전형을 가지고, 상기 전하 축적 영역과 상기 전하 수집 전극의 사이에 배치된 개재 영역을 추가로 가지는, 광 검출 장치.
  5. 광 센서의 구동 방법으로서,
    상기 광 센서는
    입사광에 따라 전하를 발생시키는 전하 발생 영역과,
    상기 전하 발생 영역에서 발생한 전하가 축적되는 전하 축적 영역과,
    상기 전하 축적 영역으로부터 전하가 전송되는 전하 전송 영역과,
    상기 전하 축적 영역 상에 배치된 전하 수집 전극과,
    상기 전하 축적 영역과 상기 전하 전송 영역 사이의 영역 상에 배치된 전송 게이트 전극을 구비하고,
    상기 광 센서의 구동 방법은
    상기 전하 수집 전극의 직하 영역의 포텐셜이 제1 레벨이 되고, 또한 상기 전송 게이트 전극의 직하 영역의 포텐셜이 상기 전하 수집 전극의 직하 영역의 포텐셜보다도 높아지도록, 상기 전하 수집 전극 및 상기 전송 게이트 전극의 전위를 제어하는 제1 스텝과,
    상기 제1 스텝의 후에, 상기 전하 수집 전극의 직하 영역의 포텐셜이 상기 제1 레벨보다도 높은 제2 레벨이 되고, 또한 상기 전송 게이트 전극의 직하 영역의 포텐셜이 상기 전하 수집 전극의 직하 영역의 포텐셜보다도 낮아지도록, 상기 전하 수집 전극 및 상기 전송 게이트 전극의 전위를 제어하는 제2 스텝을 포함하는, 광 센서의 구동 방법.
KR1020227040443A 2020-05-08 2021-03-17 광 검출 장치, 및 광 센서의 구동 방법 KR20230009400A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2020-082446 2020-05-08
JP2020082446A JP2021177522A (ja) 2020-05-08 2020-05-08 光検出装置、及び光センサの駆動方法
PCT/JP2021/010873 WO2021225036A1 (ja) 2020-05-08 2021-03-17 光検出装置、及び光センサの駆動方法

Publications (1)

Publication Number Publication Date
KR20230009400A true KR20230009400A (ko) 2023-01-17

Family

ID=78409584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227040443A KR20230009400A (ko) 2020-05-08 2021-03-17 광 검출 장치, 및 광 센서의 구동 방법

Country Status (6)

Country Link
US (1) US20230171522A1 (ko)
JP (1) JP2021177522A (ko)
KR (1) KR20230009400A (ko)
CN (1) CN115516635A (ko)
DE (1) DE112021002774T5 (ko)
WO (1) WO2021225036A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005752A (ja) 2013-06-20 2015-01-08 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ イメージセンサで使用される埋め込みフォトダイオードの改良

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401952A (en) * 1991-10-25 1995-03-28 Canon Kabushiki Kaisha Signal processor having avalanche photodiodes
JPH05211321A (ja) * 1991-10-25 1993-08-20 Canon Inc アバランシェフォトダイオード、及びそれを具備する信号処理装置
US7332786B2 (en) * 2003-11-26 2008-02-19 Micron Technology, Inc. Anti-blooming storage pixel
US8766157B2 (en) * 2010-09-02 2014-07-01 Sri International High dynamic range CMOS pixel and method of operating same
JP5458135B2 (ja) * 2012-03-28 2014-04-02 シャープ株式会社 固体撮像素子の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005752A (ja) 2013-06-20 2015-01-08 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ イメージセンサで使用される埋め込みフォトダイオードの改良

Also Published As

Publication number Publication date
JP2021177522A (ja) 2021-11-11
CN115516635A (zh) 2022-12-23
DE112021002774T5 (de) 2023-06-01
WO2021225036A1 (ja) 2021-11-11
US20230171522A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
EP0978878B1 (en) Solid-state imaging device and method of detecting optical signals using the same
US6649951B2 (en) Light-receiving element and photoelectric conversion device
US7154137B2 (en) Image sensor and pixel having a non-convex photodiode
JP5165588B2 (ja) 可視光を検出するために最適化された半導体放射線検出器
EP3602109B1 (en) Systems and methods for modulated image capture
RU2589519C2 (ru) Твердотельное устройство формирования изображения, способ изготовления этого устройства и система формирования изображения
JP2021192452A (ja) 光検出器
JP3727639B2 (ja) 固体撮像装置
EP2149158A1 (en) Phototransistor having a buried collector
CN111312831A (zh) 低暗噪的半导体装置和光侦测装置
US8212327B2 (en) High fill-factor laser-treated semiconductor device on bulk material with single side contact scheme
US10418402B2 (en) Near ultraviolet photocell
KR100780545B1 (ko) 씨모스 이미지센서 및 그 제조방법
KR20230009400A (ko) 광 검출 장치, 및 광 센서의 구동 방법
JP2016051791A (ja) 固体撮像装置及びその製造方法
JP3919378B2 (ja) 受光素子及びそれを用いた光電変換装置
US20230387149A1 (en) Optical sensor
US20240047489A1 (en) Single photon avalanche diode
WO2021131397A1 (ja) 光検出装置、及び光センサの駆動方法
KR20230008752A (ko) 광 센서
JP2020161739A (ja) 光検出器
CN114846356A (zh) 测距装置和测距传感器的驱动方法

Legal Events

Date Code Title Description
A201 Request for examination