JPH05211321A - アバランシェフォトダイオード、及びそれを具備する信号処理装置 - Google Patents
アバランシェフォトダイオード、及びそれを具備する信号処理装置Info
- Publication number
- JPH05211321A JPH05211321A JP4307874A JP30787492A JPH05211321A JP H05211321 A JPH05211321 A JP H05211321A JP 4307874 A JP4307874 A JP 4307874A JP 30787492 A JP30787492 A JP 30787492A JP H05211321 A JPH05211321 A JP H05211321A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- avalanche
- potential
- apd
- avalanche photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims description 20
- 230000005684 electric field Effects 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims description 74
- 238000009825 accumulation Methods 0.000 claims description 25
- 230000003287 optical effect Effects 0.000 claims description 23
- 238000003384 imaging method Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 17
- 230000005669 field effect Effects 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 19
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000000098 azimuthal photoelectron diffraction Methods 0.000 description 82
- 239000012535 impurity Substances 0.000 description 61
- 239000003990 capacitor Substances 0.000 description 52
- 238000010586 diagram Methods 0.000 description 23
- 239000010410 layer Substances 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 206010047571 Visual impairment Diseases 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 239000000969 carrier Substances 0.000 description 7
- 238000005036 potential barrier Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910018219 SeTe Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- FESBVLZDDCQLFY-UHFFFAOYSA-N sete Chemical compound [Te]=[Se] FESBVLZDDCQLFY-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 ＡＰＤに印加される電圧の変化に起因する光
電変換特性の直線性の劣化を防止する。 【構成】 アバランシェ現象を生じ得る受光部１２１
と、この受光部で増倍された光信号電荷を蓄積する電荷
蓄積部１２２と、この電荷蓄積部から前記光信号電荷を
読出す読出し手段１２４とを備えたアバランシェフォト
ダイオードにおいて、前記受光部と前記電荷蓄積部との
間に、前記受光部にかかる電界を制御する制御手段１２
３を設ける。
電変換特性の直線性の劣化を防止する。 【構成】 アバランシェ現象を生じ得る受光部１２１
と、この受光部で増倍された光信号電荷を蓄積する電荷
蓄積部１２２と、この電荷蓄積部から前記光信号電荷を
読出す読出し手段１２４とを備えたアバランシェフォト
ダイオードにおいて、前記受光部と前記電荷蓄積部との
間に、前記受光部にかかる電界を制御する制御手段１２
３を設ける。
Description
【０００１】
【産業上の利用分野】本発明はアバランシェフォトダイ
オード（以下ＡＰＤと称する）及びそれを具備する信号
処理装置に関する。
オード（以下ＡＰＤと称する）及びそれを具備する信号
処理装置に関する。
【０００２】
【従来の技術】ＡＰＤは、光通信システムに用いられる
光センサーとして開発が進められており、最近では固体
撮像装置への応用も進められている。
光センサーとして開発が進められており、最近では固体
撮像装置への応用も進められている。
【０００３】このような従来技術は、特許協力条約に基
づいて公開された国際出願のＷＯ９１／０２３８１号に
記載されている。
づいて公開された国際出願のＷＯ９１／０２３８１号に
記載されている。
【０００４】なお、固体撮像装置の近年の発展は目ざま
しく、ＣＣＤ型並びにＭＯＳ型固体撮像装置は既に実用
化されている。しかし、高品位テレビジョンや各種監視
用カメラなどの信号処理装置に広範囲へ応用するために
は、より高感度でより高ＳＮ比の固体撮像装置の開発が
望まれる。中でも、受光部にＡＰＤを使用した電荷蓄積
型の増倍型固体撮像装置が特に高ＳＮ比化の点で有望視
されている。
しく、ＣＣＤ型並びにＭＯＳ型固体撮像装置は既に実用
化されている。しかし、高品位テレビジョンや各種監視
用カメラなどの信号処理装置に広範囲へ応用するために
は、より高感度でより高ＳＮ比の固体撮像装置の開発が
望まれる。中でも、受光部にＡＰＤを使用した電荷蓄積
型の増倍型固体撮像装置が特に高ＳＮ比化の点で有望視
されている。
【０００５】上述した固体撮像装置における電荷蓄積動
作は、受光素子の一端の電極を浮遊状態にし、光信号電
荷をそこに一定期間蓄積して読出す動作である。この受
光素子としてＡＰＤを使うと、感度は高くなるが、光信
号電荷の蓄積に伴い、ＡＰＤの両端に印加されている電
圧が下がりＡＰＤ内の電界強度を変化させて、それに伴
いＡＰＤの増倍利得も下がる。その結果、入射光量に対
する出力信号の特性、すなわち光電変換特性の直線性が
くずれてしまう。
作は、受光素子の一端の電極を浮遊状態にし、光信号電
荷をそこに一定期間蓄積して読出す動作である。この受
光素子としてＡＰＤを使うと、感度は高くなるが、光信
号電荷の蓄積に伴い、ＡＰＤの両端に印加されている電
圧が下がりＡＰＤ内の電界強度を変化させて、それに伴
いＡＰＤの増倍利得も下がる。その結果、入射光量に対
する出力信号の特性、すなわち光電変換特性の直線性が
くずれてしまう。
【０００６】この問題を解決すべく提案された技術の一
例が、テレビジョン学会技術報告１１巻２８号６７−７
２ページに記載されている。この固体撮像装置の例につ
いて図１８及び図１９を参照して説明する。
例が、テレビジョン学会技術報告１１巻２８号６７−７
２ページに記載されている。この固体撮像装置の例につ
いて図１８及び図１９を参照して説明する。
【０００７】図１８は従来の固体撮像装置の等価回路図
である。図１９は、従来の固体撮像装置の動作パルスお
よび表面ポテンシャル図である。
である。図１９は、従来の固体撮像装置の動作パルスお
よび表面ポテンシャル図である。
【０００８】図１８において、１画素はＡＰＤ４０１、
コンデンサ４０２と２つのＭＯＳトランジスタ４０３，
４０４からなる。ＭＯＳトランジスタ４０３，４０４の
ゲートには、図１９に示すパルス信号Ｇ１，Ｇ２が垂直
走査回路４０５からそれぞれ印加される。
コンデンサ４０２と２つのＭＯＳトランジスタ４０３，
４０４からなる。ＭＯＳトランジスタ４０３，４０４の
ゲートには、図１９に示すパルス信号Ｇ１，Ｇ２が垂直
走査回路４０５からそれぞれ印加される。
【０００９】この装置の動作を図１９の動作パルスおよ
び表面ポテンシャル図を用いて説明する。まずリセット
動作として、ＭＯＳトランジスタ４０３，４０４のゲー
トに同じ正の電圧を加えて、ゲート下のポテンシャル電
位を共にＶg −Ｖt の値まで下げる。ＡＰＤ４０１、コ
ンデンサ４０２に蓄積されていた電荷はドレイン側に掃
き出され、ＡＰＤ４０１の表面ポテンシャルはＶg −Ｖ
t で平衡に達する（図１９の（Ａ））。
び表面ポテンシャル図を用いて説明する。まずリセット
動作として、ＭＯＳトランジスタ４０３，４０４のゲー
トに同じ正の電圧を加えて、ゲート下のポテンシャル電
位を共にＶg −Ｖt の値まで下げる。ＡＰＤ４０１、コ
ンデンサ４０２に蓄積されていた電荷はドレイン側に掃
き出され、ＡＰＤ４０１の表面ポテンシャルはＶg −Ｖ
t で平衡に達する（図１９の（Ａ））。
【００１０】次に、ＭＯＳトランジスタ４０３のゲート
に電圧Ｖg を印加したままで、ＭＯＳトランジスタ４０
４をＯＦＦすると、ＡＰＤ４０１はコンデンサ４０２と
並列に接続された状態で電荷蓄積状態となる。この電荷
蓄積期間内に光が入射し、ＡＰＤ４０１でアバランシェ
増倍された信号電荷は、ＡＰＤ４０１とコンデンサ４０
２の２ケ所に蓄積される（図１９の（Ｂ））。
に電圧Ｖg を印加したままで、ＭＯＳトランジスタ４０
４をＯＦＦすると、ＡＰＤ４０１はコンデンサ４０２と
並列に接続された状態で電荷蓄積状態となる。この電荷
蓄積期間内に光が入射し、ＡＰＤ４０１でアバランシェ
増倍された信号電荷は、ＡＰＤ４０１とコンデンサ４０
２の２ケ所に蓄積される（図１９の（Ｂ））。
【００１１】蓄積期間終了時には、ＭＯＳトランジスタ
４０３はＯＦＦされる（図１９の（Ｃ））。この状態で
ＭＯＳトランジスタ４０４のゲートに正の電圧Ｖg を印
加すると、コンデンサ４０２に蓄積された信号電荷が出
力信号電荷として外部回路に読出される（図１９の
（Ｄ））。以降、これらの動作が繰り返される。
４０３はＯＦＦされる（図１９の（Ｃ））。この状態で
ＭＯＳトランジスタ４０４のゲートに正の電圧Ｖg を印
加すると、コンデンサ４０２に蓄積された信号電荷が出
力信号電荷として外部回路に読出される（図１９の
（Ｄ））。以降、これらの動作が繰り返される。
【００１２】
【発明が解決しようとする課題】以上のように構成され
た固体撮像装置では、電荷蓄積期間内に浮遊状態にある
ＡＰＤの電極とコンデンサが並列に接続されているの
で、本発明者はコンデンサの容量を大きくすれば、ＡＰ
Ｄの印加電圧の変化が低減され、ＡＰＤの増倍利得の変
化も低減されて、従って光電変換特性の直線性が改善さ
れると期待していた。しかしながら、本発明者が数多く
の実験を行った結果実際には、大きなコンデンサを付加
しても十分な直線性の改善はなされなかった。
た固体撮像装置では、電荷蓄積期間内に浮遊状態にある
ＡＰＤの電極とコンデンサが並列に接続されているの
で、本発明者はコンデンサの容量を大きくすれば、ＡＰ
Ｄの印加電圧の変化が低減され、ＡＰＤの増倍利得の変
化も低減されて、従って光電変換特性の直線性が改善さ
れると期待していた。しかしながら、本発明者が数多く
の実験を行った結果実際には、大きなコンデンサを付加
しても十分な直線性の改善はなされなかった。
【００１３】図２０に従来の固体撮像装置の光電変換特
性を示す。図２０から明らかなように、ＡＰＤの接合容
量ＣAPD （この場合、１８ｐＦ）の数十倍以上の容量の
コンデンサを付加しても直線性の改善は十分ではない。
また、このように非常に大きなコンデンサを各画素に付
加することは、解像度向上、微細化の観点からも好まし
くない。
性を示す。図２０から明らかなように、ＡＰＤの接合容
量ＣAPD （この場合、１８ｐＦ）の数十倍以上の容量の
コンデンサを付加しても直線性の改善は十分ではない。
また、このように非常に大きなコンデンサを各画素に付
加することは、解像度向上、微細化の観点からも好まし
くない。
【００１４】以上、固体撮像装置を例に挙げて、従来例
を詳細に説明したが、電界強度の変化に基づく直線性劣
化の問題は撮像装置だけでなく、アバランシェフォトダ
イオード及びそれを具備する信号処理装置共通の問題で
もある。
を詳細に説明したが、電界強度の変化に基づく直線性劣
化の問題は撮像装置だけでなく、アバランシェフォトダ
イオード及びそれを具備する信号処理装置共通の問題で
もある。
【００１５】本発明の目的は、上述した技術課題を解決
し、従来より光電変換特性において優れた直線性を呈す
るアバランシェフォトダイオード及びそれを具備する信
号処理装置を提供することにある。
し、従来より光電変換特性において優れた直線性を呈す
るアバランシェフォトダイオード及びそれを具備する信
号処理装置を提供することにある。
【００１６】本発明の別の目的は高感度なアバランシェ
フォトダイオード及びそれを具備する信号処理装置を提
供することにある。
フォトダイオード及びそれを具備する信号処理装置を提
供することにある。
【００１７】更に本発明の別の目的はアバランシェフォ
トダイオードにかかる電界強度の変動を抑制できるアバ
ランシェフォトダイオード及びそれを具備する信号処理
装置を提供することにある。
トダイオードにかかる電界強度の変動を抑制できるアバ
ランシェフォトダイオード及びそれを具備する信号処理
装置を提供することにある。
【００１８】
【課題を解決するための手段】上記本発明の目的は、ア
バランシェ現象を生じ得る受光部と、この受光部で増倍
された光信号電荷を蓄積する電荷蓄積部と、この電荷蓄
積部から前記光信号電荷を読出す読出し手段とを備えた
アバランシェフォトダイオードにおいて、前記受光部と
前記電荷蓄積部との間に、前記受光部にかかる電界を制
御する制御手段を設けたことを特徴とするアバランシェ
フォトダイオード、及びそれを具備する信号処理装置に
よって達成される。
バランシェ現象を生じ得る受光部と、この受光部で増倍
された光信号電荷を蓄積する電荷蓄積部と、この電荷蓄
積部から前記光信号電荷を読出す読出し手段とを備えた
アバランシェフォトダイオードにおいて、前記受光部と
前記電荷蓄積部との間に、前記受光部にかかる電界を制
御する制御手段を設けたことを特徴とするアバランシェ
フォトダイオード、及びそれを具備する信号処理装置に
よって達成される。
【００１９】また、上記本発明の目的は、アバランシェ
現象を生じ得る受光部と、この受光部で増倍された光信
号電荷を蓄積する電荷蓄積部と、この電荷蓄積部から前
記光信号電荷を読出す読出し手段とを備えたアバランシ
ェフォトダイオードにおいて、前記受光部と前記電荷蓄
積部との間に前記受光部にかかる電界を少なくとも蓄積
期間中に制御する制御手段を設けるとともに、該受光部
の一方の端子の電位を一定期間固定する電位固定手段を
設けたことを特徴とするアバランシェフォトダイオー
ド、及びそれを具備する信号処理装置によって達成され
る。
現象を生じ得る受光部と、この受光部で増倍された光信
号電荷を蓄積する電荷蓄積部と、この電荷蓄積部から前
記光信号電荷を読出す読出し手段とを備えたアバランシ
ェフォトダイオードにおいて、前記受光部と前記電荷蓄
積部との間に前記受光部にかかる電界を少なくとも蓄積
期間中に制御する制御手段を設けるとともに、該受光部
の一方の端子の電位を一定期間固定する電位固定手段を
設けたことを特徴とするアバランシェフォトダイオー
ド、及びそれを具備する信号処理装置によって達成され
る。
【００２０】本発明は、アバランシュ増倍機能を有する
受光素子部と、受光した光に基づく信号電荷を蓄積する
電荷蓄積部との間に、該受光素子部とりわけアバランシ
ュ増倍部にかかる電界強度を制御する手段を設けたもの
である。
受光素子部と、受光した光に基づく信号電荷を蓄積する
電荷蓄積部との間に、該受光素子部とりわけアバランシ
ュ増倍部にかかる電界強度を制御する手段を設けたもの
である。
【００２１】本発明によれば、該制御手段によりアバラ
ンシュ増倍部にかかる電界強度を一定に保つことがで
き、アバランシュ増倍利得が一定に保たれる。とりわけ
電荷蓄積動作期間に該制御手段を働かせれば、優れた直
線性を示す光電変換特性を有する信号を得ることができ
る。
ンシュ増倍部にかかる電界強度を一定に保つことがで
き、アバランシュ増倍利得が一定に保たれる。とりわけ
電荷蓄積動作期間に該制御手段を働かせれば、優れた直
線性を示す光電変換特性を有する信号を得ることができ
る。
【００２２】つまり、蓄積されるキャリア（電子又は正
孔）に対する電位障壁を制御して、蓄積動作開始時の制
御手段における電位障壁の大きさを蓄積部の初期電位よ
り大きく設定すると共に、受光素子部つまりＡＰＤのカ
ソード又はアノードの初期電位を上記電位障壁の電位と
ほぼ同じ電位とする。
孔）に対する電位障壁を制御して、蓄積動作開始時の制
御手段における電位障壁の大きさを蓄積部の初期電位よ
り大きく設定すると共に、受光素子部つまりＡＰＤのカ
ソード又はアノードの初期電位を上記電位障壁の電位と
ほぼ同じ電位とする。
【００２３】換言すれば、蓄積開始時にＡＰＤのカソー
ド又はアノードの電位を蓄積部の電位とは異なるように
設定し、光生成キャリアがほとんど蓄積部のみに蓄積さ
れ、ＡＰＤのフローティング状態にある端子（アノード
又はカソード）には光生成キャリアが実質的に蓄積され
ないように、ＡＰＤ素子部と電荷蓄積部との電位を制御
する。
ド又はアノードの電位を蓄積部の電位とは異なるように
設定し、光生成キャリアがほとんど蓄積部のみに蓄積さ
れ、ＡＰＤのフローティング状態にある端子（アノード
又はカソード）には光生成キャリアが実質的に蓄積され
ないように、ＡＰＤ素子部と電荷蓄積部との電位を制御
する。
【００２４】より好ましくは電荷蓄積部と出力側回路と
の間に読出し手段としてのゲート手段を設け、上述した
制御手段と該ゲート手段とを協動させて電界強度を一定
に保つ。
の間に読出し手段としてのゲート手段を設け、上述した
制御手段と該ゲート手段とを協動させて電界強度を一定
に保つ。
【００２５】更には、ＡＰＤ素子のフローティング状態
となる端子（アノード又はカソード）を独立的に基準電
位に設定するリセット手段を設けることが望ましい。
となる端子（アノード又はカソード）を独立的に基準電
位に設定するリセット手段を設けることが望ましい。
【００２６】この基準電位は、電荷蓄積動作時の、受光
素子部と電荷蓄積部との間の電位障壁とほぼ等しいか、
暗状態では光生成キャリアが電位障壁を越えて蓄積部に
流れ込まないような若干大きめの電位とする。 ［受光素子部］受光素子部としては、受光してキャリア
を発生する光吸収層領域とアバランシェ増倍を行う増倍
層領域とが機能分離されたもの、或いは光吸収領域自体
がアバランシェ増倍を行うもの、のいずれでもよい。
素子部と電荷蓄積部との間の電位障壁とほぼ等しいか、
暗状態では光生成キャリアが電位障壁を越えて蓄積部に
流れ込まないような若干大きめの電位とする。 ［受光素子部］受光素子部としては、受光してキャリア
を発生する光吸収層領域とアバランシェ増倍を行う増倍
層領域とが機能分離されたもの、或いは光吸収領域自体
がアバランシェ増倍を行うもの、のいずれでもよい。
【００２７】前者の場合、光吸収層としてはＰＮ又はＰ
ＩＮ接合、ヘテロ接合、又はショットキー接合により空
乏層を内部に形成し得る光起電力型、もしくは光導電型
が採用され得る。又アバランシェ増倍層としてはＰＮ又
はＰＩＮ接合を逆バイアスし接合部においてイオン化を
起こすもの、逆バイアス電界により半導体層内でキャリ
アが加速されてイオン化を起こすもの、更にはヘテロ接
合を形成し該接合における伝導帯又は価電子帯の一方に
生じるエネルギー段差によりキャリアが加速されてイオ
ン化を起こすもの、のいずれのタイプであってもよい。
ＩＮ接合、ヘテロ接合、又はショットキー接合により空
乏層を内部に形成し得る光起電力型、もしくは光導電型
が採用され得る。又アバランシェ増倍層としてはＰＮ又
はＰＩＮ接合を逆バイアスし接合部においてイオン化を
起こすもの、逆バイアス電界により半導体層内でキャリ
アが加速されてイオン化を起こすもの、更にはヘテロ接
合を形成し該接合における伝導帯又は価電子帯の一方に
生じるエネルギー段差によりキャリアが加速されてイオ
ン化を起こすもの、のいずれのタイプであってもよい。
【００２８】とりわけ本発明において多大な効果を奏す
るのは逆バイアス電界によりイオン化を起こす“電界加
速型”と称されるタイプである。
るのは逆バイアス電界によりイオン化を起こす“電界加
速型”と称されるタイプである。
【００２９】受光素子部の詳細は、前述のＷＯ９１／０
２３８１号公報及び本発明者を含む複数の発明者等によ
り「ＰＨＯＴＯＥＬＥＣＴＲＩＣ ＣＯＮＶＥＲＳＩＯ
ＮＡＰＰＡＲＡＴＵＳ」というタイトルで米国に１９９
１年４月３日に出願された特許出願番号６６７，４００
号の明細書、又は、発明者斎藤等に付与された米国特許
第５，０９３，７０４号の明細書、等に記載されてい
る。
２３８１号公報及び本発明者を含む複数の発明者等によ
り「ＰＨＯＴＯＥＬＥＣＴＲＩＣ ＣＯＮＶＥＲＳＩＯ
ＮＡＰＰＡＲＡＴＵＳ」というタイトルで米国に１９９
１年４月３日に出願された特許出願番号６６７，４００
号の明細書、又は、発明者斎藤等に付与された米国特許
第５，０９３，７０４号の明細書、等に記載されてい
る。
【００３０】そして受光素子部は、シリコン、ゲルマニ
ウム、炭素等のテトラヘドラル系元素を主成分とする半
導体、或いはIII −Ｖ族又はII−VI族化合物半導体、ま
たはカルコゲナイド系元素を主成分とする半導体等によ
り形成できる。
ウム、炭素等のテトラヘドラル系元素を主成分とする半
導体、或いはIII −Ｖ族又はII−VI族化合物半導体、ま
たはカルコゲナイド系元素を主成分とする半導体等によ
り形成できる。
【００３１】具体的には、単結晶或いは非単結晶のシリ
コン、シリコンゲルマニウム、シリコンカーバイド、シ
リコンゲルマニウムカーバイド、シリコンナイトライ
ド、シリコンオキサイド等であり必要に応じて水素やハ
ロゲン元素、III 族又はＶ族のドーパントを含む材料が
最も好ましい。一方、化合物半導体としてはＧａＡｓ，
ＧａＡｌＡｓ等が挙げられ、カルコゲナイド系としては
ＣｄＳ，ＣｄＳＳｅ，ＳｅＴｅ等が挙げられる。
コン、シリコンゲルマニウム、シリコンカーバイド、シ
リコンゲルマニウムカーバイド、シリコンナイトライ
ド、シリコンオキサイド等であり必要に応じて水素やハ
ロゲン元素、III 族又はＶ族のドーパントを含む材料が
最も好ましい。一方、化合物半導体としてはＧａＡｓ，
ＧａＡｌＡｓ等が挙げられ、カルコゲナイド系としては
ＣｄＳ，ＣｄＳＳｅ，ＳｅＴｅ等が挙げられる。
【００３２】これら半導体材料は、ＡＰＤの構成やＡＰ
Ｄが採用されるシステムに用いられる光の種類、等に応
じて適宜選択される。 ［電荷蓄積部］電荷蓄積部には通常のキャパシタが用い
られる。具体的にはＰＮ接合を用いた接合容量、ＭＩＳ
（金属−絶縁体−半導体）接合を用いた接合容量等が好
ましく用いられる。 ［制御手段］制御手段は、ＡＰＤ素子部と電荷蓄積部と
の、それぞれの蓄積開始時の初期電位を上述した設定値
に設定できるものであればよく、トランジスタ等のスイ
ッチ素子が好ましい。より好ましくは、後述するような
ＭＯＳゲートが挙げられる。
Ｄが採用されるシステムに用いられる光の種類、等に応
じて適宜選択される。 ［電荷蓄積部］電荷蓄積部には通常のキャパシタが用い
られる。具体的にはＰＮ接合を用いた接合容量、ＭＩＳ
（金属−絶縁体−半導体）接合を用いた接合容量等が好
ましく用いられる。 ［制御手段］制御手段は、ＡＰＤ素子部と電荷蓄積部と
の、それぞれの蓄積開始時の初期電位を上述した設定値
に設定できるものであればよく、トランジスタ等のスイ
ッチ素子が好ましい。より好ましくは、後述するような
ＭＯＳゲートが挙げられる。
【００３３】
【実施例】（実施例１）以下、本発明の実施例１につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【００３４】図１〜図４は本発明の第１の実施例に係る
固体撮像装置を示す図である。
固体撮像装置を示す図である。
【００３５】図１は、本発明の第１の実施例に係る固体
撮像装置の一画素の断面図である。
撮像装置の一画素の断面図である。
【００３６】図１において、１０１はＮ型シリコン基
板、１０２はＰ型ウェル（Ｎ型シリコン基板１０１とＰ
型ウェル１０２とは半導体基体を構成する）、１０３は
ＡＰＤのアノードを形成するためのＰ+ 型不純物半導体
領域、１０４はＡＰＤのカソードを形成するためのＮ+
型不純物半導体領域、１０５はアバランシェ増倍された
電荷を蓄積するコンデンサを形成するためのＮ+ 型不純
物半導体領域、１０６は信号電荷を読出すためのＮ+ 型
ドレイン、１０７はＰ+ 型チャネルストップ、１０８は
ＭＯＳトランジスタのゲート酸化膜、１０９は素子分離
を行うための選択酸化領域、１１０はＡＰＤに印加され
る電圧を一定に保つための制御ゲート電極、１１１は蓄
積コンデンサを形成するＮ+ 型不純物半導体領域１０５
に蓄積した信号電荷を読出すためのパルスを与えるゲー
ト電極、１１２は信号電荷を取り出すための電極、１１
３はゲート電極１１０，１１１と読出し電極１１２との
間に設けられた層間絶縁膜、１１４は光が入射されるＡ
ＰＤ以外の部分を遮光するための電極、１１５は読出し
電極１１２と遮光電極１１４との間に設けられた層間絶
縁膜を示す。図２は、上記画素を２次元に配列して構成
した本発明の第１の実施例に係る固体撮像装置の等価回
路図である。
板、１０２はＰ型ウェル（Ｎ型シリコン基板１０１とＰ
型ウェル１０２とは半導体基体を構成する）、１０３は
ＡＰＤのアノードを形成するためのＰ+ 型不純物半導体
領域、１０４はＡＰＤのカソードを形成するためのＮ+
型不純物半導体領域、１０５はアバランシェ増倍された
電荷を蓄積するコンデンサを形成するためのＮ+ 型不純
物半導体領域、１０６は信号電荷を読出すためのＮ+ 型
ドレイン、１０７はＰ+ 型チャネルストップ、１０８は
ＭＯＳトランジスタのゲート酸化膜、１０９は素子分離
を行うための選択酸化領域、１１０はＡＰＤに印加され
る電圧を一定に保つための制御ゲート電極、１１１は蓄
積コンデンサを形成するＮ+ 型不純物半導体領域１０５
に蓄積した信号電荷を読出すためのパルスを与えるゲー
ト電極、１１２は信号電荷を取り出すための電極、１１
３はゲート電極１１０，１１１と読出し電極１１２との
間に設けられた層間絶縁膜、１１４は光が入射されるＡ
ＰＤ以外の部分を遮光するための電極、１１５は読出し
電極１１２と遮光電極１１４との間に設けられた層間絶
縁膜を示す。図２は、上記画素を２次元に配列して構成
した本発明の第１の実施例に係る固体撮像装置の等価回
路図である。
【００３７】図２において、１２１は入射光を光電変換
し発生した光電荷をアバランシェ増倍するＡＰＤ、１２
２はアバランシェ増倍された光信号電荷を蓄積する蓄積
コンデンサ、１２３はＡＰＤ１２１に印加される電圧を
一定に保つためのＭＯＳトランジスタ、１２４は蓄積コ
ンデンサ１２２に蓄積された電荷を読出すためのＭＯＳ
トランジスタ、１２５は制御電圧入力端子１２６に印加
された制御電圧ＶG をＭＯＳトランジスタ１２３のゲー
トに印加するための配線、１２７は垂直走査回路１２８
から発生される読出しパルスをＭＯＳトランジスタ１２
４のゲートに印加するための配線、１２９は蓄積コンデ
ンサ１２２に蓄積された光信号を読出すための垂直配
線、１３０は垂直配線１２９を選択するためのＭＯＳス
イッチ、１３１はＭＯＳスイッチ１３０に水平走査回路
１３２から発生されるパルスを印加するための配線、１
３３は水平読出し配線、１３４は光信号電流を電圧に変
換するための抵抗、１３５は蓄積コンデンサ１２２のリ
セット電位を設定する電圧ＶV を印加するための端子、
１３６は出力端子を示す。
し発生した光電荷をアバランシェ増倍するＡＰＤ、１２
２はアバランシェ増倍された光信号電荷を蓄積する蓄積
コンデンサ、１２３はＡＰＤ１２１に印加される電圧を
一定に保つためのＭＯＳトランジスタ、１２４は蓄積コ
ンデンサ１２２に蓄積された電荷を読出すためのＭＯＳ
トランジスタ、１２５は制御電圧入力端子１２６に印加
された制御電圧ＶG をＭＯＳトランジスタ１２３のゲー
トに印加するための配線、１２７は垂直走査回路１２８
から発生される読出しパルスをＭＯＳトランジスタ１２
４のゲートに印加するための配線、１２９は蓄積コンデ
ンサ１２２に蓄積された光信号を読出すための垂直配
線、１３０は垂直配線１２９を選択するためのＭＯＳス
イッチ、１３１はＭＯＳスイッチ１３０に水平走査回路
１３２から発生されるパルスを印加するための配線、１
３３は水平読出し配線、１３４は光信号電流を電圧に変
換するための抵抗、１３５は蓄積コンデンサ１２２のリ
セット電位を設定する電圧ＶV を印加するための端子、
１３６は出力端子を示す。
【００３８】図３は、本発明の第１の実施例に係る固体
撮像装置の一画素の表面ポテンシャル図である。図３は
一画素の読み出しリセット終了状態（Ａ）と増倍蓄積状
態（Ｂ）および読み出しリセット状態（Ｃ）時の各表面
ポテンシャルを示したものである。
撮像装置の一画素の表面ポテンシャル図である。図３は
一画素の読み出しリセット終了状態（Ａ）と増倍蓄積状
態（Ｂ）および読み出しリセット状態（Ｃ）時の各表面
ポテンシャルを示したものである。
【００３９】以上のように構成された固体撮像装置の動
作について、図１、図３を用いて説明する。
作について、図１、図３を用いて説明する。
【００４０】Ｎ型シリコン基板１０１は０Ｖに保持し、
ＡＰＤ１２１のＰ+ 不純物半導体領域１０３の電位を設
定するＰ型ウェル１０２はアバランシェ増倍が起こるよ
うな適当な負の電位に保持しておく。ＡＰＤ１２１のＮ
+ 不純物半導体領域１０４の電位を設定する制御電圧入
力端子１２６（１１０）にはＭＯＳトランジスタ１２３
のチャネル電位（ＶG −ＶT ：ここでＶT はＭＯＳトラ
ンジスタ１２３のしきい値電圧）を一定に保つような正
の電圧ＶG を印加する。ここでＶG −ＶT は少なくとも
蓄積動作中は正の電位に設定し、且つＶG はトランジス
タ１２４のオフ電圧よりも正方向に大きな電位に設定す
る。
ＡＰＤ１２１のＰ+ 不純物半導体領域１０３の電位を設
定するＰ型ウェル１０２はアバランシェ増倍が起こるよ
うな適当な負の電位に保持しておく。ＡＰＤ１２１のＮ
+ 不純物半導体領域１０４の電位を設定する制御電圧入
力端子１２６（１１０）にはＭＯＳトランジスタ１２３
のチャネル電位（ＶG −ＶT ：ここでＶT はＭＯＳトラ
ンジスタ１２３のしきい値電圧）を一定に保つような正
の電圧ＶG を印加する。ここでＶG −ＶT は少なくとも
蓄積動作中は正の電位に設定し、且つＶG はトランジス
タ１２４のオフ電圧よりも正方向に大きな電位に設定す
る。
【００４１】端子１３５にはＭＯＳトランジスタ１２３
を常にＯＮ状態に保ち、かつ蓄積コンデンサ１２２から
の光信号の読出しおよびリセットができるような、ＶG
よりは高い適当な正の電位を印加しておく。このように
設定された状態において、ＭＯＳトランジスタ１２３の
ゲート下のチャネル領域の電位およびＡＰＤ１２１のＮ
+ 不純物半導体領域１０４の電位は一定値のＶG −ＶT
に保たれる。
を常にＯＮ状態に保ち、かつ蓄積コンデンサ１２２から
の光信号の読出しおよびリセットができるような、ＶG
よりは高い適当な正の電位を印加しておく。このように
設定された状態において、ＭＯＳトランジスタ１２３の
ゲート下のチャネル領域の電位およびＡＰＤ１２１のＮ
+ 不純物半導体領域１０４の電位は一定値のＶG −ＶT
に保たれる。
【００４２】まず、読出しおよびリセット動作が完了す
るまで、ＭＯＳトランジスタ１２４のゲートに垂直走査
回路１２８から発生したパルスがφV1，φV2印加されて
ＭＯＳトランジスタ１２４がＯＮ状態になっており、蓄
積コンデンサ１２２の電位は、ＶG −ＶT より高い、電
圧ＶV となっている（図３の（Ａ））。
るまで、ＭＯＳトランジスタ１２４のゲートに垂直走査
回路１２８から発生したパルスがφV1，φV2印加されて
ＭＯＳトランジスタ１２４がＯＮ状態になっており、蓄
積コンデンサ１２２の電位は、ＶG −ＶT より高い、電
圧ＶV となっている（図３の（Ａ））。
【００４３】次にＭＯＳトランジスタ１２４がＯＦＦし
増倍蓄積期間となる。このとき、ＡＰＤ領域に入射した
光は、光電変換され、正孔はＰ+ 不純物半導体領域１０
３およびＰ型ウェル領域１０２に達し吸収される。電子
はアバランシェ領域であるＰ+ 不純物半導体領域１０３
とＮ+ 不純物半導体領域１０４との接合部付近において
増倍され、Ｎ+ 不純物半導体領域１０４、ＭＯＳトラン
ジスタ１２３のゲート下のチャネル領域をへて、蓄積コ
ンデンサ１２２に蓄積される。このときＡＰＤ領域の電
位はＭＯＳトランジスタ１２３により常に一定に保たれ
ており、発生し増倍された光電荷もＮ+ 不純物半導体領
域１０４に蓄積されることなく即座に蓄積コンデンサ１
２２に導かれるので、増倍利得が変化することはない
（図３の（Ｂ））。
増倍蓄積期間となる。このとき、ＡＰＤ領域に入射した
光は、光電変換され、正孔はＰ+ 不純物半導体領域１０
３およびＰ型ウェル領域１０２に達し吸収される。電子
はアバランシェ領域であるＰ+ 不純物半導体領域１０３
とＮ+ 不純物半導体領域１０４との接合部付近において
増倍され、Ｎ+ 不純物半導体領域１０４、ＭＯＳトラン
ジスタ１２３のゲート下のチャネル領域をへて、蓄積コ
ンデンサ１２２に蓄積される。このときＡＰＤ領域の電
位はＭＯＳトランジスタ１２３により常に一定に保たれ
ており、発生し増倍された光電荷もＮ+ 不純物半導体領
域１０４に蓄積されることなく即座に蓄積コンデンサ１
２２に導かれるので、増倍利得が変化することはない
（図３の（Ｂ））。
【００４４】次に水平ブランキング期間に垂直走査回路
１２８より配線１２７にパルスを印加し、ＭＯＳトラン
ジスタ１２４をＯＮ状態として、蓄積コンデンサ１２２
に蓄積されたアバランシェ増倍された信号電荷を垂直配
線１２９に読出す（図３の（Ｃ））。この後水平走査期
間の間に水平走査回路１３２から水平走査パルスを印加
し、ＭＯＳスイッチ１３０を導通して、順番に信号電流
を抵抗１３４により電圧変換しながら出力端子１３６よ
り出力する。
１２８より配線１２７にパルスを印加し、ＭＯＳトラン
ジスタ１２４をＯＮ状態として、蓄積コンデンサ１２２
に蓄積されたアバランシェ増倍された信号電荷を垂直配
線１２９に読出す（図３の（Ｃ））。この後水平走査期
間の間に水平走査回路１３２から水平走査パルスを印加
し、ＭＯＳスイッチ１３０を導通して、順番に信号電流
を抵抗１３４により電圧変換しながら出力端子１３６よ
り出力する。
【００４５】図４、図５は図１に示す固体撮像装置の動
作の２例を説明する為のタイミングチャートである。
作の２例を説明する為のタイミングチャートである。
【００４６】図５の例では蓄積部の信号を一たん垂直線
に読み出すのではなく、ＭＯＳトランジスタ１２４、１
３０を同時にオンして信号を出力するものである。
に読み出すのではなく、ＭＯＳトランジスタ１２４、１
３０を同時にオンして信号を出力するものである。
【００４７】以上のように構成した本実施例の固体撮像
装置の光電変換特性を図６に示す。本発明の実施例では
アバランシェ増倍の利得が２０倍になるように設定して
いる。図６からわかるように光電変換特性の良好な直線
性が得られる。 （実施例２）次に、本発明の第２の実施例について図面
を参照しながら説明する。
装置の光電変換特性を図６に示す。本発明の実施例では
アバランシェ増倍の利得が２０倍になるように設定して
いる。図６からわかるように光電変換特性の良好な直線
性が得られる。 （実施例２）次に、本発明の第２の実施例について図面
を参照しながら説明する。
【００４８】図７は本発明の第２の実施例に係る固体撮
像装置の一画素の断面図である。
像装置の一画素の断面図である。
【００４９】図７において、３０１はＮ型シリコン基
板、３０２はＰ型ウェル、３０３はＡＰＤを形成するた
めのＮ+ 型不純物半導体領域、３０４はアバランシェ増
倍された電荷を蓄積するコンデンサを形成するためのＮ
+ 型不純物半導体領域、３０５は信号電荷を読出すため
のＮ+ 型ドレイン、３０６はＰ+ 型チャネルストップ、
３０７はＭＯＳトランジスタのゲート酸化膜、３０８は
素子分離を行うための選択酸化領域、３０９はＡＰＤに
印加される電圧を一定に保つための制御ゲート電極、３
１０は蓄積コンデンサを形成するＮ+ 型不純物半導体領
域３０４に蓄積した信号電荷を読出すためのパルスを与
えるゲート電極、３１１は信号電荷を取り出すための電
極、３１２はアバランシェ増倍された信号電荷をＮ+ 型
不純物半導体領域３０３に導くための電極、３１３はゲ
ート電極３０９，３１０と電極３１１，３１２との間に
設けられた層間絶縁膜、３１４は画素ごとに設けられた
画素電極、３１５は電極３１１，３１２と電極３１４と
の間に設けられた層間絶縁膜、３１６はアモルファスシ
リコンゲルマニュウムからアモルファス炭化シリコンま
でゲルマニュウムおよび炭素の組成比を変化させて禁制
帯幅を層の上方向から下方向へ大きくなるように変調し
た層３１６−１、３１６−２、３１６−３、３１６−
４、３１６−５の５層を順次積層したアバランシェ増倍
領域、３１７は入射光を光電変換し、発生した電荷をア
バランシェ増倍領域３１６に導くためのＩ型アモルファ
スシリコンからなる受光層、３１８はＰ+ 型アモルファ
スシリコン層、３１９は透明電極を示す。
板、３０２はＰ型ウェル、３０３はＡＰＤを形成するた
めのＮ+ 型不純物半導体領域、３０４はアバランシェ増
倍された電荷を蓄積するコンデンサを形成するためのＮ
+ 型不純物半導体領域、３０５は信号電荷を読出すため
のＮ+ 型ドレイン、３０６はＰ+ 型チャネルストップ、
３０７はＭＯＳトランジスタのゲート酸化膜、３０８は
素子分離を行うための選択酸化領域、３０９はＡＰＤに
印加される電圧を一定に保つための制御ゲート電極、３
１０は蓄積コンデンサを形成するＮ+ 型不純物半導体領
域３０４に蓄積した信号電荷を読出すためのパルスを与
えるゲート電極、３１１は信号電荷を取り出すための電
極、３１２はアバランシェ増倍された信号電荷をＮ+ 型
不純物半導体領域３０３に導くための電極、３１３はゲ
ート電極３０９，３１０と電極３１１，３１２との間に
設けられた層間絶縁膜、３１４は画素ごとに設けられた
画素電極、３１５は電極３１１，３１２と電極３１４と
の間に設けられた層間絶縁膜、３１６はアモルファスシ
リコンゲルマニュウムからアモルファス炭化シリコンま
でゲルマニュウムおよび炭素の組成比を変化させて禁制
帯幅を層の上方向から下方向へ大きくなるように変調し
た層３１６−１、３１６−２、３１６−３、３１６−
４、３１６−５の５層を順次積層したアバランシェ増倍
領域、３１７は入射光を光電変換し、発生した電荷をア
バランシェ増倍領域３１６に導くためのＩ型アモルファ
スシリコンからなる受光層、３１８はＰ+ 型アモルファ
スシリコン層、３１９は透明電極を示す。
【００５０】本実施例の固体撮像装置は、図２に示した
第１の実施例と同様に２次元的に配列され動作させられ
る。
第１の実施例と同様に２次元的に配列され動作させられ
る。
【００５１】以下、本実施例の固体撮像装置の動作につ
いて説明する。
いて説明する。
【００５２】Ｎ型シリコン基板３０１はＯＶに保持され
ている。Ｐ型ウェル３０２はＭＯＳトランジスタが正常
に動作するような適当な負の電位、透明電極３１９はア
バランシェ増倍が起こるような適当な負の電位に保持し
ておく。Ｎ+ 不純物半導体領域３０３の電位を設定する
制御ゲート電極３０９にはその下のチャネル電位が一定
に保てるような適当な正の電圧ＶG 、ゲート電極３１０
にはＭＯＳトランジスタ１２３を常にＯＮ状態に保ち得
かつ蓄積コンデンサからの光信号の読出しおよびリセッ
トができるような、ＶG よりは高い適当な正の電圧を印
加しておく。このように設定された状態において、制御
ゲート電極３０９のゲート下のチャネル領域の電位およ
びＮ+ 不純物半導体領域３０３の電位は一定値のＶG −
ＶT に保たれる。
ている。Ｐ型ウェル３０２はＭＯＳトランジスタが正常
に動作するような適当な負の電位、透明電極３１９はア
バランシェ増倍が起こるような適当な負の電位に保持し
ておく。Ｎ+ 不純物半導体領域３０３の電位を設定する
制御ゲート電極３０９にはその下のチャネル電位が一定
に保てるような適当な正の電圧ＶG 、ゲート電極３１０
にはＭＯＳトランジスタ１２３を常にＯＮ状態に保ち得
かつ蓄積コンデンサからの光信号の読出しおよびリセッ
トができるような、ＶG よりは高い適当な正の電圧を印
加しておく。このように設定された状態において、制御
ゲート電極３０９のゲート下のチャネル領域の電位およ
びＮ+ 不純物半導体領域３０３の電位は一定値のＶG −
ＶT に保たれる。
【００５３】読出しおよびリセット動作は、図３の
（Ａ）に示した第１の実施例と全く同様に行われる。
（Ａ）に示した第１の実施例と全く同様に行われる。
【００５４】次の増倍蓄積期間においては、入射した光
は受光層３１７で光電変換され、正孔はＰ+ アモルファ
スシリコン層３１８に達し吸収される。電子はアバラン
シェ増倍領域３１６で増倍され、Ｎ+ 不純物半導体領域
３０３、制御ゲート電極３０９下のチャネル領域をへ
て、蓄積コンデンサを形成するＮ+ 不純物半導体領域３
０４に蓄積される。このとき積層されたアモルファス層
の電位は常に一定に保たれており、発生し増倍された光
電荷もＮ+ 不純物半導体領域３０３に蓄積されることな
く即座に蓄積コンデンサのＮ+ 不純物半導体領域３０４
に導かれるので、アバランシェ増倍の利得が変化するこ
とはない。Ｎ+ 不純物半導体領域３０４に蓄積されたア
バランシェ増倍された信号電荷は図１に示した第１の実
施例と同様に電極３１１をへて出力される。
は受光層３１７で光電変換され、正孔はＰ+ アモルファ
スシリコン層３１８に達し吸収される。電子はアバラン
シェ増倍領域３１６で増倍され、Ｎ+ 不純物半導体領域
３０３、制御ゲート電極３０９下のチャネル領域をへ
て、蓄積コンデンサを形成するＮ+ 不純物半導体領域３
０４に蓄積される。このとき積層されたアモルファス層
の電位は常に一定に保たれており、発生し増倍された光
電荷もＮ+ 不純物半導体領域３０３に蓄積されることな
く即座に蓄積コンデンサのＮ+ 不純物半導体領域３０４
に導かれるので、アバランシェ増倍の利得が変化するこ
とはない。Ｎ+ 不純物半導体領域３０４に蓄積されたア
バランシェ増倍された信号電荷は図１に示した第１の実
施例と同様に電極３１１をへて出力される。
【００５５】以上のように構成した本実施例の固体撮像
装置の光電変換特性も、第１の実施例の特性図である図
６と同様に光電変換特性の良好な直線性を示す。また、
本実施例においては受光部およびアバランシェ増倍部を
積層して形成したために、面積的余裕が生じ、蓄積コン
デンサの容量値を大きくとることができ、ダイナミック
レンジは図１に示したものよりは広がった。
装置の光電変換特性も、第１の実施例の特性図である図
６と同様に光電変換特性の良好な直線性を示す。また、
本実施例においては受光部およびアバランシェ増倍部を
積層して形成したために、面積的余裕が生じ、蓄積コン
デンサの容量値を大きくとることができ、ダイナミック
レンジは図１に示したものよりは広がった。
【００５６】なお、本発明は上述された実施例１、２に
限定されるものではない。例えば、電位制御手段は、電
界効果トランジスタであればよく、ＭＯＳトランジスタ
のかわりに、接合型電界効果トランジスタ（ＪＦＥ
Ｔ）、静電誘導トランジスタ（ＳＩＴ）などを用いても
よい。蓄積容量は、ＰＮ接合のかわりにＭＯＳキャパシ
タなどを用いてもよい。蓄積容量から信号電荷を読み出
すための画素スイッチは、ＭＯＳトランジスタのかわり
にバイポーラトランジスタ、ＪＦＥＴなどを用いてもよ
い。読み出し方法は、電圧読出しのかわりに電流読出し
でもよい。画素配列は、２次元配列のかわりに１次元配
列でもよい。その他、本発明の要旨を逸脱しない範囲で
種々変形して実施することができる。
限定されるものではない。例えば、電位制御手段は、電
界効果トランジスタであればよく、ＭＯＳトランジスタ
のかわりに、接合型電界効果トランジスタ（ＪＦＥ
Ｔ）、静電誘導トランジスタ（ＳＩＴ）などを用いても
よい。蓄積容量は、ＰＮ接合のかわりにＭＯＳキャパシ
タなどを用いてもよい。蓄積容量から信号電荷を読み出
すための画素スイッチは、ＭＯＳトランジスタのかわり
にバイポーラトランジスタ、ＪＦＥＴなどを用いてもよ
い。読み出し方法は、電圧読出しのかわりに電流読出し
でもよい。画素配列は、２次元配列のかわりに１次元配
列でもよい。その他、本発明の要旨を逸脱しない範囲で
種々変形して実施することができる。
【００５７】以上詳述したように、本発明実施例１、２
によれば、受光部と電荷蓄積部との間に設けられた電位
制御手段により、ＡＰＤに印加される電位を一定に保つ
ことができ、電荷蓄積期間中にもＡＰＤの増倍利得が一
定に保たれ、従って光電変換特性の直線性の優れた、高
感度、高ＳＮ比の固体撮像装置が可能となる。
によれば、受光部と電荷蓄積部との間に設けられた電位
制御手段により、ＡＰＤに印加される電位を一定に保つ
ことができ、電荷蓄積期間中にもＡＰＤの増倍利得が一
定に保たれ、従って光電変換特性の直線性の優れた、高
感度、高ＳＮ比の固体撮像装置が可能となる。
【００５８】以下に説明する実施例の固体撮像装置は、
ＡＰＤによる受光部と、この受光部で増倍された光信号
電荷を蓄積する電荷蓄積部と、この電荷蓄積部から前記
光信号電荷を読出す読出し手段とを備えた固体撮像装置
において、前記受光部と前記電荷蓄積部との間に前記Ａ
ＰＤに印加される電位を少なくとも蓄積期間中に制御す
る電位制御手段を設けるとともに、該電位を一定期間固
定する電位固定手段を設けたことを特徴とするものであ
る。
ＡＰＤによる受光部と、この受光部で増倍された光信号
電荷を蓄積する電荷蓄積部と、この電荷蓄積部から前記
光信号電荷を読出す読出し手段とを備えた固体撮像装置
において、前記受光部と前記電荷蓄積部との間に前記Ａ
ＰＤに印加される電位を少なくとも蓄積期間中に制御す
る電位制御手段を設けるとともに、該電位を一定期間固
定する電位固定手段を設けたことを特徴とするものであ
る。
【００５９】以上の構成によれば、受光部と電荷蓄積部
との間に設けられた電位制御手段と、ＡＰＤの電位を一
定期間固定する電位固定手段とにより、残像を発生させ
ることなくＡＰＤに印加される電位をほとんど一定に保
つことができ、電荷蓄積期間中にもＡＰＤの増倍利得が
一定に保たれる。従って従来のＡＰＤ電荷蓄積型固体撮
像素子において生じていた、ＡＰＤに印加される電圧の
変化に起因する光電変換特性の直線性の劣化を防止する
ことができる。 （実施例３）図８〜図１０は本発明の実施例３に係る固
体撮像装置を示す図である。
との間に設けられた電位制御手段と、ＡＰＤの電位を一
定期間固定する電位固定手段とにより、残像を発生させ
ることなくＡＰＤに印加される電位をほとんど一定に保
つことができ、電荷蓄積期間中にもＡＰＤの増倍利得が
一定に保たれる。従って従来のＡＰＤ電荷蓄積型固体撮
像素子において生じていた、ＡＰＤに印加される電圧の
変化に起因する光電変換特性の直線性の劣化を防止する
ことができる。 （実施例３）図８〜図１０は本発明の実施例３に係る固
体撮像装置を示す図である。
【００６０】図８は、本発明の実施例３に係る固体撮像
装置の一画素の断面図である。
装置の一画素の断面図である。
【００６１】図８において、１はＮ型シリコン基板、２
はＰ型ウェル（Ｎ型シリコン基板１とＰ型ウェル２とは
半導体基体を構成する）、３はＡＰＤを形成するための
Ｐ+型不純物半導体領域、４はＡＰＤを形成するための
Ｎ+ 型不純物半導体領域、５はアバランシェ増倍された
電荷を蓄積するコンデンサを形成するためのＮ+ 型不純
物半導体領域、６は信号電荷を読出すためのＮ+ 型ドレ
イン、７はＡＰＤのＮ+ 不純物半導体領域４の電位を一
定期間固定するための電圧を与えるＮ+ ドレイン、８は
Ｐ+ 型チャネルストップ、９はＭＯＳトランジスタのゲ
ート酸化膜、１０は素子分離を行うための選択酸化領
域、１１はＡＰＤに印加される電圧を一定に保つための
制御ゲート電極、１２は蓄積コンデンサを形成するＮ+
型不純物半導体領域５に蓄積した信号電荷を読出すため
のパルスを与えるゲート電極、１３は信号電荷を取り出
すための電極、１４はＡＰＤのＮ+ 不純物半導体領域４
の電位を固定するためのパルスを与えるゲート電極、１
５は固定電圧ＶR が印加された電極、１６はゲート電極
１１，１２，１４と電極１３，１５との間に設けられた
層間絶縁膜、１７は光が入射されるＡＰＤ以外の部分を
遮光するための電極、１８は電極１３，１５と遮光電極
１７の間に設けられた層間絶縁膜を示す。
はＰ型ウェル（Ｎ型シリコン基板１とＰ型ウェル２とは
半導体基体を構成する）、３はＡＰＤを形成するための
Ｐ+型不純物半導体領域、４はＡＰＤを形成するための
Ｎ+ 型不純物半導体領域、５はアバランシェ増倍された
電荷を蓄積するコンデンサを形成するためのＮ+ 型不純
物半導体領域、６は信号電荷を読出すためのＮ+ 型ドレ
イン、７はＡＰＤのＮ+ 不純物半導体領域４の電位を一
定期間固定するための電圧を与えるＮ+ ドレイン、８は
Ｐ+ 型チャネルストップ、９はＭＯＳトランジスタのゲ
ート酸化膜、１０は素子分離を行うための選択酸化領
域、１１はＡＰＤに印加される電圧を一定に保つための
制御ゲート電極、１２は蓄積コンデンサを形成するＮ+
型不純物半導体領域５に蓄積した信号電荷を読出すため
のパルスを与えるゲート電極、１３は信号電荷を取り出
すための電極、１４はＡＰＤのＮ+ 不純物半導体領域４
の電位を固定するためのパルスを与えるゲート電極、１
５は固定電圧ＶR が印加された電極、１６はゲート電極
１１，１２，１４と電極１３，１５との間に設けられた
層間絶縁膜、１７は光が入射されるＡＰＤ以外の部分を
遮光するための電極、１８は電極１３，１５と遮光電極
１７の間に設けられた層間絶縁膜を示す。
【００６２】図９は、上記画素を２次元に配列して構成
した本発明の実施例３に係る固体撮像装置の等価回路図
である。
した本発明の実施例３に係る固体撮像装置の等価回路図
である。
【００６３】図９において、２１は入射光を光電変換し
発生した光電荷をアバランシェ増倍するＡＰＤ、２２は
アバランシェ増倍された光信号電荷を蓄積する蓄電コン
デンサ、２３はＡＰＤ２１に印加される電圧を一定に保
つためのＭＯＳトランジスタ、２４は蓄積コンデンサ２
２に蓄積された電荷を読出すためのＭＯＳトランジス
タ、２５はＡＰＤ２１に印加される電圧を一定期間固定
するためのＭＯＳトランジスタ、２６は制御電圧入力端
子２７に印加された制御電圧ＶG をＭＯＳトランジスタ
２３のゲートに印加するための配線、２８は固定電圧入
力端子１２９に印加された電圧ＶR をＭＯＳトランジス
タ２５のＮ+ ドレイン７に導くための配線、３０は垂直
走査回路３１から発生される読出しパルスをＭＯＳトラ
ンジスタ２４およびＭＯＳトランジスタ２５のゲートに
印加するための配線、３２は蓄積コンデンサ２２に蓄積
された光信号を読出すための垂直配線、３３は垂直配線
３２を選択するためのＭＯＳスイッチ、３４はＭＯＳス
イッチ３３に水平走査回路３５から発生されるパルスを
印加するための配線、３６は水平読出し配線、３７は光
信号電流を電圧に変換するための抵抗、３８は蓄積コン
デンサ２２のリセット電位を設定する電圧ＶV を印加す
るための端子、３９は出力端子を示す。
発生した光電荷をアバランシェ増倍するＡＰＤ、２２は
アバランシェ増倍された光信号電荷を蓄積する蓄電コン
デンサ、２３はＡＰＤ２１に印加される電圧を一定に保
つためのＭＯＳトランジスタ、２４は蓄積コンデンサ２
２に蓄積された電荷を読出すためのＭＯＳトランジス
タ、２５はＡＰＤ２１に印加される電圧を一定期間固定
するためのＭＯＳトランジスタ、２６は制御電圧入力端
子２７に印加された制御電圧ＶG をＭＯＳトランジスタ
２３のゲートに印加するための配線、２８は固定電圧入
力端子１２９に印加された電圧ＶR をＭＯＳトランジス
タ２５のＮ+ ドレイン７に導くための配線、３０は垂直
走査回路３１から発生される読出しパルスをＭＯＳトラ
ンジスタ２４およびＭＯＳトランジスタ２５のゲートに
印加するための配線、３２は蓄積コンデンサ２２に蓄積
された光信号を読出すための垂直配線、３３は垂直配線
３２を選択するためのＭＯＳスイッチ、３４はＭＯＳス
イッチ３３に水平走査回路３５から発生されるパルスを
印加するための配線、３６は水平読出し配線、３７は光
信号電流を電圧に変換するための抵抗、３８は蓄積コン
デンサ２２のリセット電位を設定する電圧ＶV を印加す
るための端子、３９は出力端子を示す。
【００６４】図１０は、本発明の実施例３である固体撮
像装置の一画素の表面ポテンシャル図である。図１０は
一画素の読み出しリセット終了の（Ａ）と増倍蓄積の
（Ｂ）および読出しリセットの（Ｃ）時の各表面ポテン
シャルを示したものである。
像装置の一画素の表面ポテンシャル図である。図１０は
一画素の読み出しリセット終了の（Ａ）と増倍蓄積の
（Ｂ）および読出しリセットの（Ｃ）時の各表面ポテン
シャルを示したものである。
【００６５】以上のように構成された固体撮像装置の動
作について、図８、図９および図１０を用いて説明す
る。
作について、図８、図９および図１０を用いて説明す
る。
【００６６】Ｎ型シリコン基板１は０Ｖ、ＡＰＤ２１の
Ｐ+ 不純物半導体領域３の電位を設定するＰ型ウェル２
はアバランシェ増倍が起こるような適当な負の電位に保
つ。ＡＰＤ２１のＮ+ 不純物半導体領域４の電位を制御
する制御電圧入力端子２７にはＭＯＳトランジスタ２３
のチャネル電位が一定に保てるような適当な正の電圧Ｖ
G を印加しておく、固定電圧入力端子２９は正の電位Ｖ
R に保持する。端子３８は、ＭＯＳトランジスタ２３が
常にＯＮ状態となりかつ蓄積コンデンサ２２からの光信
号の読出しおよびリセットができるような、ＶG よりは
高い適当な正の電位ＶV に保持しておく。
Ｐ+ 不純物半導体領域３の電位を設定するＰ型ウェル２
はアバランシェ増倍が起こるような適当な負の電位に保
つ。ＡＰＤ２１のＮ+ 不純物半導体領域４の電位を制御
する制御電圧入力端子２７にはＭＯＳトランジスタ２３
のチャネル電位が一定に保てるような適当な正の電圧Ｖ
G を印加しておく、固定電圧入力端子２９は正の電位Ｖ
R に保持する。端子３８は、ＭＯＳトランジスタ２３が
常にＯＮ状態となりかつ蓄積コンデンサ２２からの光信
号の読出しおよびリセットができるような、ＶG よりは
高い適当な正の電位ＶV に保持しておく。
【００６７】まず、読出しおよびリセット動作が完了す
る時点で、ＭＯＳトランジスタ２４およびＭＯＳトラン
ジスタ２５のゲートに垂直走査回路３１から発生したパ
ルスが印加されており、ＭＯＳトランジスタ２４，２５
がＯＮ状態になっており、蓄積コンデンサ２２の電位
は、ＶG −ＶT より高い電圧ＶV に、また、ＡＰＤ２１
のＮ+ 不純物半導体領域４の電位はＭＯＳトランジスタ
２３のチャネル電位ＶG−ＶT にほぼ等しいか、または
若干高めの電圧ＶR となっている（図１０の（Ａ））。
る時点で、ＭＯＳトランジスタ２４およびＭＯＳトラン
ジスタ２５のゲートに垂直走査回路３１から発生したパ
ルスが印加されており、ＭＯＳトランジスタ２４，２５
がＯＮ状態になっており、蓄積コンデンサ２２の電位
は、ＶG −ＶT より高い電圧ＶV に、また、ＡＰＤ２１
のＮ+ 不純物半導体領域４の電位はＭＯＳトランジスタ
２３のチャネル電位ＶG−ＶT にほぼ等しいか、または
若干高めの電圧ＶR となっている（図１０の（Ａ））。
【００６８】次にＭＯＳトランジスタ２４およびＭＯＳ
トランジスタ２５がＯＦＦし増倍蓄積期間となる。この
とき、ＡＰＤ領域に入射した光は、光電変換され、正孔
はＰ+ 不純物半導体領域３およびＰ型ウェル領域２に達
し吸収される。電子はアバランシェ領域であるＰ+ 不純
物半導体領域３とＮ+ 不純物半導体領域４との接合部付
近において増倍され、Ｎ+ 不純物半導体領域４、ＭＯＳ
トランジスタ２３のゲート下のチャネル領域をへて、蓄
積コンデンサ２２に蓄積される。このときＡＰＤ領域の
電位はＭＯＳトランジスタ２３によりほとんど一定に保
たれており、発生し増倍された光電荷もＮ+ 不純物半導
体領域４にほとんど蓄積されることなく蓄積コンデンサ
２２に導かれるので、増倍利得が変化することはない。
トランジスタ２５がＯＦＦし増倍蓄積期間となる。この
とき、ＡＰＤ領域に入射した光は、光電変換され、正孔
はＰ+ 不純物半導体領域３およびＰ型ウェル領域２に達
し吸収される。電子はアバランシェ領域であるＰ+ 不純
物半導体領域３とＮ+ 不純物半導体領域４との接合部付
近において増倍され、Ｎ+ 不純物半導体領域４、ＭＯＳ
トランジスタ２３のゲート下のチャネル領域をへて、蓄
積コンデンサ２２に蓄積される。このときＡＰＤ領域の
電位はＭＯＳトランジスタ２３によりほとんど一定に保
たれており、発生し増倍された光電荷もＮ+ 不純物半導
体領域４にほとんど蓄積されることなく蓄積コンデンサ
２２に導かれるので、増倍利得が変化することはない。
【００６９】しかしながらより正確に見ると、暗状態の
Ｎ+ 不純物半導体領域４の電荷量と比べると、光照射状
態ではＮ+ 不純物半導体領域４には若干ながら光電荷が
余分に存在する。このＮ+ 不純物半導体領域４に存在す
る光電荷量は入射光量によってわずかに変化するので、
Ｎ+ 不純物半導体領域４の電位も、暗状態でゲート制御
電極により規定される電位から、わずかに変化する。こ
の光照射時に存在する光電荷の影響はＡＰＤの増倍利得
を変化させるほどの印加電圧変化を生じないが、このま
までは残像の発生をもたらすので、後に示すような余分
電荷を固定電位に捨てる動作を行い、残像を生じさせな
いようにする（図１０の（Ｂ））。
Ｎ+ 不純物半導体領域４の電荷量と比べると、光照射状
態ではＮ+ 不純物半導体領域４には若干ながら光電荷が
余分に存在する。このＮ+ 不純物半導体領域４に存在す
る光電荷量は入射光量によってわずかに変化するので、
Ｎ+ 不純物半導体領域４の電位も、暗状態でゲート制御
電極により規定される電位から、わずかに変化する。こ
の光照射時に存在する光電荷の影響はＡＰＤの増倍利得
を変化させるほどの印加電圧変化を生じないが、このま
までは残像の発生をもたらすので、後に示すような余分
電荷を固定電位に捨てる動作を行い、残像を生じさせな
いようにする（図１０の（Ｂ））。
【００７０】次に水平ブランキング期間に垂直走査回路
３１より配線３０にパルスを印加し、ＭＯＳトランジス
タ２４をＯＮし、蓄積コンデンサ２２に蓄積されたアバ
ランシェ増倍された信号電荷を垂直配線３２に読出す。
このとき、同時にＭＯＳトランジスタ２５もＯＮ状態と
なり、光照射によってＮ+ 不純物半導体領域４に存在し
た余分な光電荷は、Ｎ+ ドレイン７を通して捨てられ、
Ｎ+ 不純物半導体領域４の電位は電圧ＶR に固定され
る。この電圧固定動作は各フィールド毎に行われるの
で、先の増倍蓄積動作はいつも同じＡＰＤ印加電圧のと
ころから始められ、したがって残像が発生することはな
い（図１０の（Ｃ））。この後水平走査期間の間に水平
走査回路３５から水平走査パルスを印加し、ＭＯＳスイ
ッチ３３を導通して、順番に信号電流を抵抗３７により
電圧変換しながら出力端子３９より出力する。
３１より配線３０にパルスを印加し、ＭＯＳトランジス
タ２４をＯＮし、蓄積コンデンサ２２に蓄積されたアバ
ランシェ増倍された信号電荷を垂直配線３２に読出す。
このとき、同時にＭＯＳトランジスタ２５もＯＮ状態と
なり、光照射によってＮ+ 不純物半導体領域４に存在し
た余分な光電荷は、Ｎ+ ドレイン７を通して捨てられ、
Ｎ+ 不純物半導体領域４の電位は電圧ＶR に固定され
る。この電圧固定動作は各フィールド毎に行われるの
で、先の増倍蓄積動作はいつも同じＡＰＤ印加電圧のと
ころから始められ、したがって残像が発生することはな
い（図１０の（Ｃ））。この後水平走査期間の間に水平
走査回路３５から水平走査パルスを印加し、ＭＯＳスイ
ッチ３３を導通して、順番に信号電流を抵抗３７により
電圧変換しながら出力端子３９より出力する。
【００７１】駆動は、前述した実施例同様、図４及び図
５に示すタイミングチャートに基いて行われる。
５に示すタイミングチャートに基いて行われる。
【００７２】以上のように構成した本実施例の固体撮像
装置の光電変換特性を図１１に示す。本発明の実施例で
はアバランシェ増倍の利得が２０倍になるように設定し
ている。図１１からわかるように光電変換特性の良好な
直線性が得られる。また、以上のように構成した本実施
例の固体撮像装置の残像特性を図１２に示す。図１２か
らわかるように残像も極めて低く抑えられている。 （実施例４）次に、本発明の実施例４について図面を参
照しながら説明する。
装置の光電変換特性を図１１に示す。本発明の実施例で
はアバランシェ増倍の利得が２０倍になるように設定し
ている。図１１からわかるように光電変換特性の良好な
直線性が得られる。また、以上のように構成した本実施
例の固体撮像装置の残像特性を図１２に示す。図１２か
らわかるように残像も極めて低く抑えられている。 （実施例４）次に、本発明の実施例４について図面を参
照しながら説明する。
【００７３】図１３は本発明の実施例４に係る固体撮像
装置の一画素の断面図である。
装置の一画素の断面図である。
【００７４】図１３において、１３０１はＮ型シリコン
基板、１３０２はＰ型ウェル、１３０３はＡＰＤを形成
するためのＮ+ 型不純物半導体領域、１３０４はアバラ
ンシェ増倍された電荷を蓄積するコンデンサを形成する
ためのＮ+ 型不純物半導体領域、１３０５は信号電荷を
読出すためのＮ+ 型ドレイン、１３０６はＡＰＤのＮ+
不純物半導体領域１３０３の電位を一定期間固定するた
めのＮ+ ドレイン、１３０７はＰ+ 型チャネルストッ
プ、１３０８はＭＯＳトランジスタのゲート酸化膜、１
３０９は素子分離を行うための選択酸化領域、１３１０
はＡＰＤに印加される電圧を一定に保つための制御ゲー
ト電極、１３１１は蓄積コンデンサを形成するＮ+ 型不
純物半導体領域１３０４に蓄積した信号電荷を読出すた
めのパルスを与えるゲート電極、１３１２は信号電荷を
取り出すための電極、１３１３はＡＰＤのＮ+ 型不純物
半導体領域１３０３の電位を固定するためのパルスを与
えるゲート電極、１３１４は固定電圧ＶR が印加された
電極、１３１５はアバランシェ増倍された信号電荷をＮ
+ 型不純物半導体領域１３０３に導くための電極、１３
１６はゲート電極１３１０，１３１１，１３１３と電極
１３１２，１３１４，１３１５との間に設けられた層間
絶縁膜、１３１７は画素ごとに設けられた画素電極、１
３１８は電極１３１２，１３１４，１３１５と電極１３
１７との間に設けられた層間絶縁膜、１３１９はアモル
ファスシリコンゲルマニュウムからアモルファス炭化シ
リコンまでゲルマニュウムおよび炭素の組成比を変化さ
せて禁制帯幅を層の上方向から下方向へ大きくなるよう
に変調した層１３１９−１、１３１９−２、１３１９−
３、１３１９−４、１３１９−５の５層を順次積層した
アバランシェ増倍領域、１３２０は入射光を光電変換
し、発生した電荷をアバランシェ増倍領域１３１９に導
くためのＩ型アモルファスシリコンからなる受光層、１
３２１はＰ+ 型アモルファスシリコン層、１３２２は透
明電極を示す。
基板、１３０２はＰ型ウェル、１３０３はＡＰＤを形成
するためのＮ+ 型不純物半導体領域、１３０４はアバラ
ンシェ増倍された電荷を蓄積するコンデンサを形成する
ためのＮ+ 型不純物半導体領域、１３０５は信号電荷を
読出すためのＮ+ 型ドレイン、１３０６はＡＰＤのＮ+
不純物半導体領域１３０３の電位を一定期間固定するた
めのＮ+ ドレイン、１３０７はＰ+ 型チャネルストッ
プ、１３０８はＭＯＳトランジスタのゲート酸化膜、１
３０９は素子分離を行うための選択酸化領域、１３１０
はＡＰＤに印加される電圧を一定に保つための制御ゲー
ト電極、１３１１は蓄積コンデンサを形成するＮ+ 型不
純物半導体領域１３０４に蓄積した信号電荷を読出すた
めのパルスを与えるゲート電極、１３１２は信号電荷を
取り出すための電極、１３１３はＡＰＤのＮ+ 型不純物
半導体領域１３０３の電位を固定するためのパルスを与
えるゲート電極、１３１４は固定電圧ＶR が印加された
電極、１３１５はアバランシェ増倍された信号電荷をＮ
+ 型不純物半導体領域１３０３に導くための電極、１３
１６はゲート電極１３１０，１３１１，１３１３と電極
１３１２，１３１４，１３１５との間に設けられた層間
絶縁膜、１３１７は画素ごとに設けられた画素電極、１
３１８は電極１３１２，１３１４，１３１５と電極１３
１７との間に設けられた層間絶縁膜、１３１９はアモル
ファスシリコンゲルマニュウムからアモルファス炭化シ
リコンまでゲルマニュウムおよび炭素の組成比を変化さ
せて禁制帯幅を層の上方向から下方向へ大きくなるよう
に変調した層１３１９−１、１３１９−２、１３１９−
３、１３１９−４、１３１９−５の５層を順次積層した
アバランシェ増倍領域、１３２０は入射光を光電変換
し、発生した電荷をアバランシェ増倍領域１３１９に導
くためのＩ型アモルファスシリコンからなる受光層、１
３２１はＰ+ 型アモルファスシリコン層、１３２２は透
明電極を示す。
【００７５】本実施例の固体撮像装置は、図９に示した
実施例３と同様に２次元的に配列され動作させられる。
実施例３と同様に２次元的に配列され動作させられる。
【００７６】以下、本実施例の固体撮像装置の動作につ
いて説明する。
いて説明する。
【００７７】Ｎ型シリコン基板１３０１は０Ｖ、ＡＰＤ
のＰ+ 不純物半導体領域１３２１の電位を設定する透明
電極１３２２はアバランシェ増倍が起こるような適当な
負の電位に保持される。ＡＰＤのＮ+ 不純物半導体領域
１３０３の電位を制御する制御ゲート電極１３１０には
ＭＯＳトランジスタのチャネル電位がほとんど一定に保
てるような適当な正の電圧ＶG 、電極１３１４には正の
電圧ＶR 、電極１３１２には、ＭＯＳトランジスタが常
にＯＮ状態となりかつ蓄積コンデンサを形成するＮ+ 不
純物半導体領域１３０４からの光信号の読出しおよびリ
セットができるような、ＶG よりは高い適当な正の電圧
ＶV を印加しておく。
のＰ+ 不純物半導体領域１３２１の電位を設定する透明
電極１３２２はアバランシェ増倍が起こるような適当な
負の電位に保持される。ＡＰＤのＮ+ 不純物半導体領域
１３０３の電位を制御する制御ゲート電極１３１０には
ＭＯＳトランジスタのチャネル電位がほとんど一定に保
てるような適当な正の電圧ＶG 、電極１３１４には正の
電圧ＶR 、電極１３１２には、ＭＯＳトランジスタが常
にＯＮ状態となりかつ蓄積コンデンサを形成するＮ+ 不
純物半導体領域１３０４からの光信号の読出しおよびリ
セットができるような、ＶG よりは高い適当な正の電圧
ＶV を印加しておく。
【００７８】読出しおよびリセット動作は、図１０の
（Ａ）に示した第１の実施例と全く同様に行われる。
（Ａ）に示した第１の実施例と全く同様に行われる。
【００７９】次の増倍蓄積期間においては、入射した光
は受光層１３２０で光電変換され、正孔はＰ+ アモルフ
ァスシリコン層１３２１に達し吸収される。電子はアバ
ランシェ増倍領域１３１９で増倍され、Ｎ+ 不純物半導
体領域１３０３、ゲート電極１３１０下のチャネル領域
をへて、蓄積コンデンサを形成するＮ+ 不純物半導体領
域１３０４に蓄積される。このとき積層されたアモルフ
ァス層の電位は常に一定に保たれており、発生し増倍さ
れた光電荷もＮ+ 不純物半導体領域１３０３にほとんど
蓄積されることなく蓄積コンデンサのＮ+ 不純物半導体
領域１３０４に導かれるので、アバランシェ増倍の利得
が変化することはない。Ｎ+ 不純物半導体領域１３０４
に蓄積されたアバランシェ増倍された信号電荷は図８に
示した実施例３と同様に電極１３１２をへて出力され
る。
は受光層１３２０で光電変換され、正孔はＰ+ アモルフ
ァスシリコン層１３２１に達し吸収される。電子はアバ
ランシェ増倍領域１３１９で増倍され、Ｎ+ 不純物半導
体領域１３０３、ゲート電極１３１０下のチャネル領域
をへて、蓄積コンデンサを形成するＮ+ 不純物半導体領
域１３０４に蓄積される。このとき積層されたアモルフ
ァス層の電位は常に一定に保たれており、発生し増倍さ
れた光電荷もＮ+ 不純物半導体領域１３０３にほとんど
蓄積されることなく蓄積コンデンサのＮ+ 不純物半導体
領域１３０４に導かれるので、アバランシェ増倍の利得
が変化することはない。Ｎ+ 不純物半導体領域１３０４
に蓄積されたアバランシェ増倍された信号電荷は図８に
示した実施例３と同様に電極１３１２をへて出力され
る。
【００８０】以上のように構成した本実施例の固体撮像
装置の光電変換特性も、実施例３の特性図である図１１
と同様に光電変換特性の良好な直線性を示す。また、本
実施例においては受光部およびアバランシェ増倍部を積
層して形成したために、面積的余裕が生じ、蓄積コンデ
ンサの容量値を大きくとることができ、ダイナミックレ
ンジは図１１に示したものよりは広がった。また残像に
ついても本実施例の特性は実施例３の特性図である図１
２と同様極めて低く抑えられる。
装置の光電変換特性も、実施例３の特性図である図１１
と同様に光電変換特性の良好な直線性を示す。また、本
実施例においては受光部およびアバランシェ増倍部を積
層して形成したために、面積的余裕が生じ、蓄積コンデ
ンサの容量値を大きくとることができ、ダイナミックレ
ンジは図１１に示したものよりは広がった。また残像に
ついても本実施例の特性は実施例３の特性図である図１
２と同様極めて低く抑えられる。
【００８１】なお、本発明は上述された実施例３、４に
限定されるものではない。例えば、電位制御手段は、電
界効果トランジスタであればよく、ＭＯＳトランジスタ
のかわりに、接合型電界効果トランジスタ（ＪＦＥ
Ｔ）、静電誘導トランジスタ（ＳＩＴ）などを用いても
よい。蓄積容量は、ＰＮ接合のかわりにＭＯＳキャパシ
タなどを用いてもよい。蓄積容量から信号電荷を読出す
ための画素スイッチは、ＭＯＳトランジスタのかわりに
バイポーラトランジスタ、ＪＦＥＴなどを用いてもよ
い。読出し方法は、電圧読出しのかわりに電流読出しで
もよい。画素配列は、２次元配列のかわりに１次元配列
でもよい。その他、本発明の要旨を逸脱しない範囲で種
々変形して実施することができる。
限定されるものではない。例えば、電位制御手段は、電
界効果トランジスタであればよく、ＭＯＳトランジスタ
のかわりに、接合型電界効果トランジスタ（ＪＦＥ
Ｔ）、静電誘導トランジスタ（ＳＩＴ）などを用いても
よい。蓄積容量は、ＰＮ接合のかわりにＭＯＳキャパシ
タなどを用いてもよい。蓄積容量から信号電荷を読出す
ための画素スイッチは、ＭＯＳトランジスタのかわりに
バイポーラトランジスタ、ＪＦＥＴなどを用いてもよ
い。読出し方法は、電圧読出しのかわりに電流読出しで
もよい。画素配列は、２次元配列のかわりに１次元配列
でもよい。その他、本発明の要旨を逸脱しない範囲で種
々変形して実施することができる。
【００８２】以上詳述したように、本実施例３、４によ
れば、受光部と電荷蓄積部との間に設けられた電位制御
手段と受光部のＡＰＤに印加される電位を一定期間固定
する電位固定手段とにより、残像を発生させることなく
ＡＰＤに印加される電位を一定に保つことができ、電荷
蓄積期間中にもＡＰＤの増倍利得が一定に保たれ、従っ
て光電変換特性の直線性の優れた、高感度、高ＳＮ比の
固体撮像装置が可能となる。 （実施例５）図１４は本発明の更に別の実施例によるＡ
ＰＤを用いた固体撮像装置の回路構成図である。
れば、受光部と電荷蓄積部との間に設けられた電位制御
手段と受光部のＡＰＤに印加される電位を一定期間固定
する電位固定手段とにより、残像を発生させることなく
ＡＰＤに印加される電位を一定に保つことができ、電荷
蓄積期間中にもＡＰＤの増倍利得が一定に保たれ、従っ
て光電変換特性の直線性の優れた、高感度、高ＳＮ比の
固体撮像装置が可能となる。 （実施例５）図１４は本発明の更に別の実施例によるＡ
ＰＤを用いた固体撮像装置の回路構成図である。
【００８３】図１５は各部分のポテンシャルプロファイ
ルを示す模式図、図１６は図１４に示す回路の為のタイ
ミングチャートである。
ルを示す模式図、図１６は図１４に示す回路の為のタイ
ミングチャートである。
【００８４】画素ＣＥＬＬは、前述した実施例１〜２同
様、ＡＰＤ５０１と電荷蓄積部５０３、電位制御用のＭ
ＯＳゲート５０２、電荷転送用のＭＯＳゲート５０４か
らなる構成、又は、前述した実施例３、４同様ＡＰＤ５
０１、電荷蓄積部５０３、電位制御用ＭＯＳゲート５０
２、電荷転送用ＭＯＳゲート５０４に加えて不図示のリ
セット用トランジスタ（図９の符号２５に相当）を設け
た構成からなる。
様、ＡＰＤ５０１と電荷蓄積部５０３、電位制御用のＭ
ＯＳゲート５０２、電荷転送用のＭＯＳゲート５０４か
らなる構成、又は、前述した実施例３、４同様ＡＰＤ５
０１、電荷蓄積部５０３、電位制御用ＭＯＳゲート５０
２、電荷転送用ＭＯＳゲート５０４に加えて不図示のリ
セット用トランジスタ（図９の符号２５に相当）を設け
た構成からなる。
【００８５】まず図１５のリセット動作（Ａ）に示すよ
うに、ＭＯＳゲート５０４とＭＯＳトランジスタ５１０
とがオンして電荷蓄積部５０３と垂直線５０５との電位
が基準電圧源５０７の基準電位ＶV にリセットされる。
うに、ＭＯＳゲート５０４とＭＯＳトランジスタ５１０
とがオンして電荷蓄積部５０３と垂直線５０５との電位
が基準電圧源５０７の基準電位ＶV にリセットされる。
【００８６】このＶV はＡＰＤ５０１のカソードの電位
より十分高い電位とする。
より十分高い電位とする。
【００８７】次にφV 、φVRのパルスがＬＯＷレベルと
なり、ＭＯＳゲート５０４とＭＯＳトランジスタ５１０
とはオフ状態となる。図１５の蓄積動作（Ｂ）のように
この時ＡＰＤ５０１部への光入射により生成されたキャ
リアのうち電子はＭＯＳゲート５０２の電位障壁をのり
こえて電荷蓄積部５０３に蓄積される。
なり、ＭＯＳゲート５０４とＭＯＳトランジスタ５１０
とはオフ状態となる。図１５の蓄積動作（Ｂ）のように
この時ＡＰＤ５０１部への光入射により生成されたキャ
リアのうち電子はＭＯＳゲート５０２の電位障壁をのり
こえて電荷蓄積部５０３に蓄積される。
【００８８】次いで図１５の読み出し動作（Ｃ）ではＭ
ＯＳトランジスタ５１０はオフ状態のまま、ＭＯＳゲー
ト５０４にＨＩＧＨレベルのパルスφV を印加して、垂
直線５０５の浮遊容量に電荷を読み出す。その後、ＭＯ
Ｓトランジスタ５０４をオフして、ハイレベルのパルス
φH によりＭＯＳトランジスタ５１２をオンして垂直線
５０５の電荷を水平線５１３の容量に読み出す。こうし
て、直線性に優れた信号が高ＳＮ比で得られる。
ＯＳトランジスタ５１０はオフ状態のまま、ＭＯＳゲー
ト５０４にＨＩＧＨレベルのパルスφV を印加して、垂
直線５０５の浮遊容量に電荷を読み出す。その後、ＭＯ
Ｓトランジスタ５０４をオフして、ハイレベルのパルス
φH によりＭＯＳトランジスタ５１２をオンして垂直線
５０５の電荷を水平線５１３の容量に読み出す。こうし
て、直線性に優れた信号が高ＳＮ比で得られる。
【００８９】本実施例の読み出し動作においては、垂直
線に更に別のＭＯＳトランジスタを介して容量５０５よ
りも大きな容量素子を接続した回路とし、そこに信号を
読み出すタイプの変形例が採用されてもよい。
線に更に別のＭＯＳトランジスタを介して容量５０５よ
りも大きな容量素子を接続した回路とし、そこに信号を
読み出すタイプの変形例が採用されてもよい。
【００９０】図１７は本発明のＡＰＤを用いた通信シス
テム、ファクシミリ、ビデオレコーダー等の信号処理シ
ステムの構成を示すブロック図である。
テム、ファクシミリ、ビデオレコーダー等の信号処理シ
ステムの構成を示すブロック図である。
【００９１】ＯＲは画像情報等を担持したオリジナル、
６０１は結像レンズ、６０２は本発明のＡＰＤである。
６０１は結像レンズ、６０２は本発明のＡＰＤである。
【００９２】ＡＰＤは簡単な通信システムであれば単体
デバイスが採用され、ファクシミリ等であればラインセ
ンサー、ビデオレコーダーであればエリアセンサーの構
成を採用する。
デバイスが採用され、ファクシミリ等であればラインセ
ンサー、ビデオレコーダーであればエリアセンサーの構
成を採用する。
【００９３】６０３は中央演算装置を含む制御回路であ
り、入力ライン６１２、ＡＰＤを駆動する為の出力ライ
ン６１０、電源供給ライン６１１を介してＡＰＤ６０２
に接続されている。
り、入力ライン６１２、ＡＰＤを駆動する為の出力ライ
ン６１０、電源供給ライン６１１を介してＡＰＤ６０２
に接続されている。
【００９４】６０４は記録制御回路であり、記録ヘッド
６０５と接続され情報を記録媒体６０６に書き込む。
６０５と接続され情報を記録媒体６０６に書き込む。
【００９５】記録ヘッド６０５はビデオレコーダーの場
合、磁気ヘッドであり、ファクシミリの場合はサーマル
ヘッドやインクジェットヘッドである。そして記録ヘッ
ド６０５は通信システムの場合には、ケーブルを介して
別の場所におかれた記録装置で代用される。
合、磁気ヘッドであり、ファクシミリの場合はサーマル
ヘッドやインクジェットヘッドである。そして記録ヘッ
ド６０５は通信システムの場合には、ケーブルを介して
別の場所におかれた記録装置で代用される。
【００９６】
【発明の効果】以上説明した本発明によれば、ＡＰＤの
両端の電位が一定となり、ＡＰＤにかかる電界強度が蓄
積動作中一定に保持されるので、増倍率が変動せず直線
性に優れた光電変換信号を得ることができる。又、直線
性に優れＳＮ比の大きな信号が得られるので信号処理の
為の構成が簡略化されて、低価格の信号処理装置を提供
することができる。
両端の電位が一定となり、ＡＰＤにかかる電界強度が蓄
積動作中一定に保持されるので、増倍率が変動せず直線
性に優れた光電変換信号を得ることができる。又、直線
性に優れＳＮ比の大きな信号が得られるので信号処理の
為の構成が簡略化されて、低価格の信号処理装置を提供
することができる。
【図１】本発明の実施例１によるアバランシェフォトダ
イオードを示す模式的断面図である。
イオードを示す模式的断面図である。
【図２】本発明の実施例１によるアバランシェフォトダ
イオードを用いた固体撮像装置の回路構成図である。
イオードを用いた固体撮像装置の回路構成図である。
【図３】図２に示す装置の動作を説明する為の模式図で
あり、駆動タイミングとポテンシャルプロファイルを示
している。
あり、駆動タイミングとポテンシャルプロファイルを示
している。
【図４】図２に示す装置の動作の一例を説明する為のタ
イミングチャートである。
イミングチャートである。
【図５】図２に示す装置の動作の別の例を説明する為の
タイミングチャートである。
タイミングチャートである。
【図６】本発明の実施例２によるアバランシェフォトダ
イオードを示す模式的断面図である。
イオードを示す模式的断面図である。
【図７】本発明の実施例２によるアバランシェフォトダ
イオードを示す模式的断面図である。
イオードを示す模式的断面図である。
【図８】本発明の実施例３によるアバランシェフォトダ
イオードの模式的断面図である。
イオードの模式的断面図である。
【図９】本発明の実施例３によるアバランシェフォトダ
イオードを用いた固体撮像装置の回路構成図である。
イオードを用いた固体撮像装置の回路構成図である。
【図１０】図９に示す装置の動作を説明する為の模式図
であり、駆動タイミングとポテンシャルプロファイルを
示す。
であり、駆動タイミングとポテンシャルプロファイルを
示す。
【図１１】実施例３の固体撮像装置の光電変換特性図で
ある。
ある。
【図１２】実施例３の固体撮像装置の残像特性図であ
る。
る。
【図１３】本発明の実施例４によるアバランシェフォト
ダイオードの模式的断面図である。
ダイオードの模式的断面図である。
【図１４】本発明の実施例５によるアバランシェフォト
ダイオードの回路構成図である。
ダイオードの回路構成図である。
【図１５】図１４に示すアバランシェフォトダイオード
の動作を説明する為の模式図であり、駆動タイミングと
ポテンシャルプロファイルを示す。
の動作を説明する為の模式図であり、駆動タイミングと
ポテンシャルプロファイルを示す。
【図１６】図１４に示すアバランシェフォトダイオード
の動作を説明する為のタイミングチャートである。
の動作を説明する為のタイミングチャートである。
【図１７】本発明によるアバランシェフォトダイオード
を具備する信号処理装置の一例を示すブロック図であ
る。
を具備する信号処理装置の一例を示すブロック図であ
る。
【図１８】従来のアバランシェフォトダイオードを用い
た固体撮像装置の回路構成図である。
た固体撮像装置の回路構成図である。
【図１９】図１８に示す装置の動作を説明する為の模式
図であり、駆動タイミングとポテンシャルプロファイル
を示している。
図であり、駆動タイミングとポテンシャルプロファイル
を示している。
【図２０】図１８に示す装置の光電変換特性を示すグラ
フである。
フである。
１，１０１，３０１，１３０１ Ｎ型シリコン基板 ２，１０２，３０２，１３０２ Ｐ型ウェル ３，１０３ ＡＰＤ形成用Ｐ+ 不純物半導体領域 ４，１０４，３０３，１３０３ ＡＰＤ形成用Ｎ+ 不純
物半導体領域 ５，１０５，３０４，１３０４ 蓄電用コンデンサ形成
用Ｎ+ 不純物半導体領域 ６，１０６，３０５，１３０５ Ｎ+ 型ドレイン ７，１３０６ 固定電圧用Ｎ+ ドレイン ８，１０７，３０６，１３０７ Ｐ+ 型チャネルストッ
プ ９，１０８，３０７，１３０８ ゲート酸化膜 １０，１０９，３０８，１３０９ 選択酸化領域 １１，１１０，３０９，１３１０ 制御ゲート電極 １２，１１１，３１０，１３１１ ゲート電極 １３，１１２，３１１，１３１２ 信号電荷取出し電極 １４，１３１３ 電位固定パルス印加ゲート電極 １５，１３１４ 固定電圧ＶR 印加電極 １６，１８，１１３，１１５，３１３，３１５，１３１
６，１３１８ 層間絶縁膜 １７，１１４ 遮光電極 ３１２，１３１５ 信号電荷導入電極 ３１４，１３１７ 画素電極 ３１６，１３１９ アバランシェ増倍領域 ３１７，１３２０ 受光層 ３１８，１３２１ Ｐ+ 型アモルファスシリコン層 ３１９，１３２２ 透明電極 ２１，１２１ ＡＰＤ ２２，１２２ 蓄積コンデンサ ２３，１２３ 電位制御用ＭＯＳトランジスタ ２４，１２４ 読出し用ＭＯＳトランジスタ ２５ 電位固定用ＭＯＳトランジスタ ２６，１２５ 制御電圧用配線 ２７，１２６ 制御電圧入力端子 ２８ 固定用電圧配線 ２９ 固定電圧入力端子 ３０，１２７ 読出しパルス用配線 ３１，１２８ 垂直走査回路 ３２，１２９ 読出し用垂直配線 ３３，１３０ ＭＯＳスイッチ ３４，１３１ 水平走査パルス用配線 ３５，１３２ 水平走査回路 ３６，１３３ 水平読出し配線 ３７，１３４ 電圧変換用抵抗 ３８，１３５ リセット電圧印加端子 ３９，１３６ 出力端子 ＶG 制御電圧 ＶV リセット電圧 ＶR 固定電圧 ５０１ ＡＰＤ ５０２ 電位制御用のＭＯＳゲート ５０３ 電荷蓄積部 ５０４ 電荷転送用のＭＯＳゲート ５０５ 垂直線 ５０７ 基準電圧源 ５１０ ＭＯＳトランジスタ ５１２ ＭＯＳトランジスタ ５１３ 水平線 ＯＲ オリジナル ６０１ 結像レンズ ６０２ ＡＰＤ ６０３ 制御回路 ６０４ 記録制御回路 ６０５ 記録ヘッド ６０６ 記録媒体 ６１０ 出力ライン ６１１ 電源供給ライン ６１２ 入力ライン
物半導体領域 ５，１０５，３０４，１３０４ 蓄電用コンデンサ形成
用Ｎ+ 不純物半導体領域 ６，１０６，３０５，１３０５ Ｎ+ 型ドレイン ７，１３０６ 固定電圧用Ｎ+ ドレイン ８，１０７，３０６，１３０７ Ｐ+ 型チャネルストッ
プ ９，１０８，３０７，１３０８ ゲート酸化膜 １０，１０９，３０８，１３０９ 選択酸化領域 １１，１１０，３０９，１３１０ 制御ゲート電極 １２，１１１，３１０，１３１１ ゲート電極 １３，１１２，３１１，１３１２ 信号電荷取出し電極 １４，１３１３ 電位固定パルス印加ゲート電極 １５，１３１４ 固定電圧ＶR 印加電極 １６，１８，１１３，１１５，３１３，３１５，１３１
６，１３１８ 層間絶縁膜 １７，１１４ 遮光電極 ３１２，１３１５ 信号電荷導入電極 ３１４，１３１７ 画素電極 ３１６，１３１９ アバランシェ増倍領域 ３１７，１３２０ 受光層 ３１８，１３２１ Ｐ+ 型アモルファスシリコン層 ３１９，１３２２ 透明電極 ２１，１２１ ＡＰＤ ２２，１２２ 蓄積コンデンサ ２３，１２３ 電位制御用ＭＯＳトランジスタ ２４，１２４ 読出し用ＭＯＳトランジスタ ２５ 電位固定用ＭＯＳトランジスタ ２６，１２５ 制御電圧用配線 ２７，１２６ 制御電圧入力端子 ２８ 固定用電圧配線 ２９ 固定電圧入力端子 ３０，１２７ 読出しパルス用配線 ３１，１２８ 垂直走査回路 ３２，１２９ 読出し用垂直配線 ３３，１３０ ＭＯＳスイッチ ３４，１３１ 水平走査パルス用配線 ３５，１３２ 水平走査回路 ３６，１３３ 水平読出し配線 ３７，１３４ 電圧変換用抵抗 ３８，１３５ リセット電圧印加端子 ３９，１３６ 出力端子 ＶG 制御電圧 ＶV リセット電圧 ＶR 固定電圧 ５０１ ＡＰＤ ５０２ 電位制御用のＭＯＳゲート ５０３ 電荷蓄積部 ５０４ 電荷転送用のＭＯＳゲート ５０５ 垂直線 ５０７ 基準電圧源 ５１０ ＭＯＳトランジスタ ５１２ ＭＯＳトランジスタ ５１３ 水平線 ＯＲ オリジナル ６０１ 結像レンズ ６０２ ＡＰＤ ６０３ 制御回路 ６０４ 記録制御回路 ６０５ 記録ヘッド ６０６ 記録媒体 ６１０ 出力ライン ６１１ 電源供給ライン ６１２ 入力ライン
Claims (14)
- 【請求項１】 アバランシェ現象を生じ得る受光部と、
この受光部で増倍された光信号電荷を蓄積する電荷蓄積
部と、この電荷蓄積部から前記光信号電荷を読出す読出
し手段とを備えたアバランシェフォトダイオードにおい
て、 前記受光部と前記電荷蓄積部との間に、前記受光部にか
かる電界を制御する制御手段を設けたことを特徴とする
アバランシェフォトダイオード。 - 【請求項２】 前記制御手段が、ゲートに一定の電圧が
印加される電界効果トランジスタで構成されることを特
徴とする請求項１記載のアバランシェフォトダイオー
ド。 - 【請求項３】 前記受光部が、前記電荷蓄積部、前記読
出し手段、前記制御手段が形成されている半導体基体内
に一体的に形成されていることを特徴とする請求項１記
載のアバランシェフォトダイオード。 - 【請求項４】 前記受光部が、前記電荷蓄積部、前記読
出し手段、前記制御手段とが形成されている半導体基体
上に積層されて形成されていることを特徴とする請求項
１記載のアバランシェフォトダイオード。 - 【請求項５】 アバランシェ現象を生じ得る受光部と、
この受光部で増倍された光信号電荷を蓄積する電荷蓄積
部と、この電荷蓄積部から前記光信号電荷を読出す読出
し手段とを備えたアバランシェフォトダイオードにおい
て、 前記受光部と前記電荷蓄積部との間に、前記受光部にか
かる電界を少なくとも蓄積期間中に制御する制御手段を
設けるとともに、該受光部の一方の端子の電位を一定期
間固定する電位固定手段を設けたことを特徴とするアバ
ランシェフォトダイオード。 - 【請求項６】 前記制御手段が、ゲートに一定の電圧が
印加された電界効果トランジスタで構成されることを特
徴とする請求項５記載のアバランシェフォトダイオー
ド。 - 【請求項７】 前記電位固定手段が、ＭＯＳトランジス
タで構成されることを特徴とする請求項５記載のアバラ
ンシェフォトダイオード。 - 【請求項８】 前記受光部が、前記電荷蓄積部、前記読
出し手段、前記制御手段、前記電位固定手段が形成され
ている半導体基体内に一体的に形成されていることを特
徴とする請求項５記載のアバランシェフォトダイオー
ド。 - 【請求項９】 前記受光部が、前記電荷蓄積部、前記読
出し手段、前記制御手段、前記電位固定手段とが形成さ
れている半導体基体上に積層されて形成されていること
を特徴とする請求項５記載のアバランシェフォトダイオ
ード。 - 【請求項１０】 請求項１に記載のアバランシェフォト
ダイオードを複数有すると共に、前記読出し手段を駆動
する為のシフトレジスタを具備することを特徴とするア
バランシェフォトダイオードを具備する信号処理装置。 - 【請求項１１】 請求項１０記載の信号処理装置は、撮
像装置である信号処理装置。 - 【請求項１２】 請求項１０記載の信号処理装置は通信
システムに接続されている信号処理装置。 - 【請求項１３】 請求項１０記載の信号処理装置は、記
録ヘッドを有するファクシミリに搭載されている信号処
理装置。 - 【請求項１４】 請求項１０記載の信号処理装置は、磁
気ヘッドを有するビデオレコーダーに搭載されている信
号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4307874A JPH05211321A (ja) | 1991-10-25 | 1992-10-23 | アバランシェフォトダイオード、及びそれを具備する信号処理装置 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-305704 | 1991-10-25 | ||
| JP30570391 | 1991-10-25 | ||
| JP30570491 | 1991-10-25 | ||
| JP3-305703 | 1991-10-25 | ||
| JP4307874A JPH05211321A (ja) | 1991-10-25 | 1992-10-23 | アバランシェフォトダイオード、及びそれを具備する信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05211321A true JPH05211321A (ja) | 1993-08-20 |
Family
ID=27338779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4307874A Pending JPH05211321A (ja) | 1991-10-25 | 1992-10-23 | アバランシェフォトダイオード、及びそれを具備する信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05211321A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10284711A (ja) * | 1997-04-10 | 1998-10-23 | Hamamatsu Photonics Kk | ＢｉＣＭＯＳ内蔵受光半導体装置 |
| US6489618B1 (en) | 1999-07-30 | 2002-12-03 | Canon Kabushiki Kaisha | Radiation image pickup device |
| WO2003029767A1 (fr) * | 2001-09-27 | 2003-04-10 | Mitsui Engineering & Shipbuilding Co., Ltd. | Appareil de detection d'impulsions electroniques et puce de detection d'impulsions electroniques |
| JP2009017219A (ja) * | 2007-07-04 | 2009-01-22 | Canon Inc | 撮像装置及びその処理方法 |
| EP1973160A3 (en) * | 2007-03-22 | 2010-03-31 | Kabushiki Kaisha Toshiba | Image sensor, single-plate color image sensor, and electronic device |
| JP2014225647A (ja) * | 2013-04-01 | 2014-12-04 | オムニヴィジョン テクノロジーズ インコーポレイテッド | バイアス深溝分離部を有する高度光子検出装置 |
| JP2015005752A (ja) * | 2013-06-20 | 2015-01-08 | アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ | イメージセンサで使用される埋め込みフォトダイオードの改良 |
| WO2019186750A1 (ja) * | 2018-03-28 | 2019-10-03 | パナソニックＩｐマネジメント株式会社 | 固体撮像素子 |
| JP2020047780A (ja) * | 2018-09-19 | 2020-03-26 | キヤノン株式会社 | 光検出装置 |
| JP2021521638A (ja) * | 2018-04-08 | 2021-08-26 | アーティラックス・インコーポレイテッド | 光検出装置 |
| WO2021225036A1 (ja) * | 2020-05-08 | 2021-11-11 | 浜松ホトニクス株式会社 | 光検出装置、及び光センサの駆動方法 |
| JP2022035262A (ja) * | 2020-08-20 | 2022-03-04 | 株式会社東芝 | 光検出器、光検出システム、ライダー装置、及び車 |
| US11482553B2 (en) | 2018-02-23 | 2022-10-25 | Artilux, Inc. | Photo-detecting apparatus with subpixels |
| US11579267B2 (en) | 2015-11-06 | 2023-02-14 | Artilux, Inc. | High-speed light sensing apparatus |
| US11630212B2 (en) | 2018-02-23 | 2023-04-18 | Artilux, Inc. | Light-sensing apparatus and light-sensing method thereof |
| US11637142B2 (en) | 2015-11-06 | 2023-04-25 | Artilux, Inc. | High-speed light sensing apparatus III |
| US11749696B2 (en) | 2015-11-06 | 2023-09-05 | Artilux, Inc. | High-speed light sensing apparatus II |
-
1992
- 1992-10-23 JP JP4307874A patent/JPH05211321A/ja active Pending
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10284711A (ja) * | 1997-04-10 | 1998-10-23 | Hamamatsu Photonics Kk | ＢｉＣＭＯＳ内蔵受光半導体装置 |
| US6489618B1 (en) | 1999-07-30 | 2002-12-03 | Canon Kabushiki Kaisha | Radiation image pickup device |
| WO2003029767A1 (fr) * | 2001-09-27 | 2003-04-10 | Mitsui Engineering & Shipbuilding Co., Ltd. | Appareil de detection d'impulsions electroniques et puce de detection d'impulsions electroniques |
| US6984815B2 (en) | 2001-09-27 | 2006-01-10 | Mitsui Engineering & Shipbuilding Co., Ltd. | Electronic pulse detection apparatus and electronic pulse detection chip |
| US8368787B2 (en) | 2007-03-22 | 2013-02-05 | Kabushiki Kaisha Toshiba | Image sensor, single-plate color image sensor, and electronic device |
| EP1973160A3 (en) * | 2007-03-22 | 2010-03-31 | Kabushiki Kaisha Toshiba | Image sensor, single-plate color image sensor, and electronic device |
| JP2009017219A (ja) * | 2007-07-04 | 2009-01-22 | Canon Inc | 撮像装置及びその処理方法 |
| JP2014225647A (ja) * | 2013-04-01 | 2014-12-04 | オムニヴィジョン テクノロジーズ インコーポレイテッド | バイアス深溝分離部を有する高度光子検出装置 |
| US9160949B2 (en) | 2013-04-01 | 2015-10-13 | Omnivision Technologies, Inc. | Enhanced photon detection device with biased deep trench isolation |
| JP2015005752A (ja) * | 2013-06-20 | 2015-01-08 | アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ | イメージセンサで使用される埋め込みフォトダイオードの改良 |
| US12072448B2 (en) | 2015-11-06 | 2024-08-27 | Artilux, Inc. | High-speed light sensing apparatus |
| US11747450B2 (en) | 2015-11-06 | 2023-09-05 | Artilux, Inc. | High-speed light sensing apparatus |
| US11749696B2 (en) | 2015-11-06 | 2023-09-05 | Artilux, Inc. | High-speed light sensing apparatus II |
| US11637142B2 (en) | 2015-11-06 | 2023-04-25 | Artilux, Inc. | High-speed light sensing apparatus III |
| US11579267B2 (en) | 2015-11-06 | 2023-02-14 | Artilux, Inc. | High-speed light sensing apparatus |
| US11482553B2 (en) | 2018-02-23 | 2022-10-25 | Artilux, Inc. | Photo-detecting apparatus with subpixels |
| US11630212B2 (en) | 2018-02-23 | 2023-04-18 | Artilux, Inc. | Light-sensing apparatus and light-sensing method thereof |
| US12013463B2 (en) | 2018-02-23 | 2024-06-18 | Artilux, Inc. | Light-sensing apparatus and light-sensing method thereof |
| JPWO2019186750A1 (ja) * | 2018-03-28 | 2021-04-01 | パナソニックＩｐマネジメント株式会社 | 固体撮像素子 |
| WO2019186750A1 (ja) * | 2018-03-28 | 2019-10-03 | パナソニックＩｐマネジメント株式会社 | 固体撮像素子 |
| US11329081B2 (en) | 2018-04-08 | 2022-05-10 | Artilux, Inc. | Photo-detecting apparatus |
| JP2021521638A (ja) * | 2018-04-08 | 2021-08-26 | アーティラックス・インコーポレイテッド | 光検出装置 |
| JP2020047780A (ja) * | 2018-09-19 | 2020-03-26 | キヤノン株式会社 | 光検出装置 |
| JP2021177522A (ja) * | 2020-05-08 | 2021-11-11 | 浜松ホトニクス株式会社 | 光検出装置、及び光センサの駆動方法 |
| WO2021225036A1 (ja) * | 2020-05-08 | 2021-11-11 | 浜松ホトニクス株式会社 | 光検出装置、及び光センサの駆動方法 |
| JP2022035262A (ja) * | 2020-08-20 | 2022-03-04 | 株式会社東芝 | 光検出器、光検出システム、ライダー装置、及び車 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5401952A (en) | Signal processor having avalanche photodiodes | |
| EP0488174B1 (en) | Photoelectric converting device and information processing apparatus employing the same | |
| US4731665A (en) | Image sensing apparatus with read-out of selected combinations of lines | |
| US4791469A (en) | Photoelectric converter | |
| US8031250B2 (en) | Solid-state imaging device and method of driving the same | |
| JPH05211321A (ja) | アバランシェフォトダイオード、及びそれを具備する信号処理装置 | |
| US20070272828A1 (en) | Method and apparatus providing dark current reduction in an active pixel sensor | |
| US4688098A (en) | Solid state image sensor with means for removing excess photocharges | |
| US5274459A (en) | Solid state image sensing device with a feedback gate transistor at each photo-sensing section | |
| JP3311004B2 (ja) | 固体撮像装置 | |
| JPH0513748A (ja) | 固体撮像素子 | |
| US5414275A (en) | Photoelectric converting device and image processing apparatus utilizing the same | |
| US5162885A (en) | Acoustic charge transport imager | |
| US5767560A (en) | Photoelectric conversion device and method of driving the same | |
| JP3590158B2 (ja) | Ｍｏｓ増幅型撮像装置 | |
| JP7526563B2 (ja) | 固体撮像素子および撮像装置、ならびに白キズ抑制方法 | |
| JP2022164387A (ja) | 固体撮像素子および撮像装置 | |
| CN1228833C (zh) | 有源像素传感器 | |
| JPH0530433A (ja) | 撮像装置 | |
| JPH06291294A (ja) | 固体撮像装置 | |
| JPH07107389A (ja) | 固体撮像装置 | |
| JPS61144063A (ja) | 光電変換装置 | |
| JPH0529600A (ja) | 固体撮像装置 | |
| JPH0678219A (ja) | 光電変換装置 | |
| JPS61157178A (ja) | 撮像装置 |