KR20220161604A - 표시 패널용 모 패널 - Google Patents

표시 패널용 모 패널 Download PDF

Info

Publication number
KR20220161604A
KR20220161604A KR1020210068586A KR20210068586A KR20220161604A KR 20220161604 A KR20220161604 A KR 20220161604A KR 1020210068586 A KR1020210068586 A KR 1020210068586A KR 20210068586 A KR20210068586 A KR 20210068586A KR 20220161604 A KR20220161604 A KR 20220161604A
Authority
KR
South Korea
Prior art keywords
display panel
layer
disposed
area
heat dissipation
Prior art date
Application number
KR1020210068586A
Other languages
English (en)
Inventor
이승규
김원태
김형준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210068586A priority Critical patent/KR20220161604A/ko
Priority to US17/731,099 priority patent/US20220384400A1/en
Priority to CN202280037539.7A priority patent/CN117397035A/zh
Priority to EP22811584.6A priority patent/EP4350773A1/en
Priority to PCT/KR2022/007268 priority patent/WO2022250391A1/ko
Publication of KR20220161604A publication Critical patent/KR20220161604A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/644—Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 패널용 모 패널은 모 기판 및 제1 방열 패턴을 포함한다. 모 기판은 표시 패널 영역 및 더미 영역을 포함한다. 더미 영역은 표시 패널 영역을 둘러싼다. 모 기판은 커팅 라인을 정의한다. 커팅 라인은 표시 패널 영역과 더미 영역의 경계를 따라 레이저가 조사된다. 제1 방열 패턴은 모 기판 상에 배치된다. 제1 방열 패턴은 제1 로드부 및 제1 몸체부를 포함한다. 제1 로드부는 복수의 하부 로드들을 포함한다. 하부 로드들은 표시 패널 영역으로부터 더미 영역으로 연장되어 커팅 라인에 중첩한다. 하부 로드들은 서로 이격된다. 제1 몸체부는 더미 영역 상에 배치된다. 제1 몸체부는 제1 로드부에 접촉한다.

Description

표시 패널용 모 패널{MOTHER PANEL FOR DISPLAY PANEL}
본 발명은 표시 패널용 모 패널에 관한 것이다. 보다 상세하게는, 본 발명은 표시 장치의 제조 과정에 사용되는 표시 패널용 모 패널에 관한 것이다.
일반적으로, 표시 패널은 하나의 단위로 각각 제조되는 것이 아닐 수 있다. 생산성 향상을 위해 최종 제품화되는 상기 표시 패널 크기의 수 배 내지 수 백배의 크기를 갖는 모 패널(mother panel)을 형성할 수 있고, 상기 모 패널을 각각의 상기 표시 패널 단위로 분리함으로써, 하나의 완성된 상기 표시 패널이 제조될 수 있다.
한편, 상기 모 패널로부터 상기 표시 패널을 분리하기 위하여 레이저 커팅이 이용될 수 있다. 다만, 상기 레이저를 조사함으로써, 열이 발생할 수 있다. 발생한 상기 열은 상기 표시 패널에 전달되어 상기 표시 패널이 포함하는 유기막에 손상을 입힐 수 있다.
본 발명의 목적은 공정 신뢰성이 향상된 표시 패널용 모 패널을 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적으로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 표시 패널용 모 패널은 표시 패널 영역 및 상기 표시 패널 영역을 둘러싸는 더미 영역을 포함하고, 상기 표시 패널 영역과 상기 더미 영역의 경계를 따라 레이저가 조사되는 커팅 라인이 정의되는 모 기판, 및 상기 모 기판 상에 배치되고, 상기 표시 패널 영역으로부터 상기 더미 영역으로 연장되어 상기 커팅 라인에 중첩하고, 서로 이격되는 복수의 하부 로드들을 포함하는 제1 로드부 및 상기 더미 영역 상에 배치되고 상기 제1 로드부에 접촉하는 제1 몸체부를 포함하는 제1 방열 패턴을 포함할 수 있다.
일 실시예에 의하면, 상기 제1 로드부는 상기 커팅 라인과 수직하는 방향으로 연장되어 상기 제1 몸체부와 접촉할 수 있다.
일 실시예에 의하면, 상기 하부 로드들 중 적어도 둘은 다른 방향들로 연장되어 상기 제1 몸체부와 접촉할 수 있다.
일 실시예에 의하면, 상기 하부 로드들 각각의 상기 더미 영역과 중첩하는 면적은 상기 하부 로드들 각각의 상기 표시 패널 영역과 중첩하는 면적보다 클 수 있다.
일 실시예에 의하면, 상기 제1 방열 패턴의 상기 더미 영역과 중첩하는 면적은 상기 제1 방열 패턴의 상기 표시 패널 영역과 중첩하는 면적보다 클 수 있다.
일 실시예에 의하면, 상기 제1 몸체부의 면적은 상기 하부 로드들 각각의 면적보다 클 수 있다.
일 실시예에 의하면, 상기 하부 로드들 각각의 폭은 상기 제1 몸체부의 폭보다 작을 수 있다.
일 실시예에 의하면, 상기 하부 로드들 각각의 폭은 동일할 수 있다.
일 실시예에 의하면, 상기 제1 로드부는 상기 제1 몸체부와 동일한 물질을 포함할 수 있다.
일 실시예에 의하면, 상기 제1 방열 패턴은 금속을 포함할 수 있다.
일 실시예에 의하면, 상기 표시 패널용 모 패널은 상기 모 기판의 상기 표시 패널 영역 상에 배치되고, 유기 물질을 포함하는 유기막을 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 방열 패턴은 상기 유기막 상에 배치될 수 있다.
일 실시예에 의하면, 상기 제1 방열 패턴은 상기 모 기판과 상기 유기막 사이에 배치될 수 있다.
일 실시예에 의하면, 상기 표시 패널용 모 패널은 상기 제1 로드부 상에 배치되고, 상기 표시 패널 영역으로부터 상기 더미 영역으로 연장되어 상기 커팅 라인에 중첩하고, 서로 이격되는 복수의 상부 로드들을 포함하는 제2 로드부 및 상기 더미 영역 상에 배치되고 상기 제2 로드부에 접촉하는 제2 몸체부를 포함하는 제2 방열 패턴을 더 포함할 수 있다.
일 실시예에 의하면, 상기 표시 패널용 모 패널은 상기 제1 방열 패턴 및 상기 제2 방열 패턴 사이에 배치되고, 유기 물질을 포함하는 유기막을 더 포함할 수 있다.
일 실시예에 의하면, 상기 하부 로드들은 상기 상부 로드들과 중첩하지 않을 수 있다.
일 실시예에 의하면, 상기 표시 패널용 모 패널은 상기 표시 패널 영역에서, 상기 모 기판 상에 배치되는 금속층, 상기 금속층 상에 배치되는 버퍼층, 상기 버퍼층 상에 배치되는 액티브층, 상기 액티브층 상에 배치되는 게이트 전극, 상기 게이트 전극 상에 배치되는 층간 절연층, 상기 층간 절연층 상에 배치되는 연결 전극, 상기 연결 전극 상에 배치되는 제1 보호층, 및 상기 제1 보호층 상에 배치되는 제1 평탄화층을 포함하는 트랜지스터층, 상기 제1 평탄화층 상에 배치되는 제1 전극, 상기 제1 평탄화층 상에 배치되고 상기 제1 전극과 이격되는 제2 전극, 상기 제1 전극 및 상기 제2 전극 사이에 배치되는 발광 소자, 상기 발광 소자 상에 배치되는 제2 보호층, 및 상기 제2 보호층 상에 배치되는 제2 평탄화층을 포함하는 발광 소자층, 상기 제2 평탄화층 상에 배치되는 파장 변환부 및 상기 파장 변환부 상에 배치되는 제3 평탄화층을 포함하는 파장 변환층, 상기 제3 평탄화층 상에 배치되는 컬러 필터 및 상기 컬러 필터 상에 배치되는 제3 보호층을 포함하는 컬러 필터층, 및 상기 제3 보호층 상에 배치되는 봉지층을 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 보호층 및 상기 제1 평탄화층은 상기 표시 패널 영역으로부터 상기 더미 영역으로 연장되고, 상기 제1 방열 패턴은 상기 제1 보호층 및 상기 제1 평탄화층 사이에 배치될 수 있다.
일 실시예에 의하면, 상기 제1 평탄화층은 상기 표시 패널 영역으로부터 상기 더미 영역으로 연장되고, 상기 제1 방열 패턴은 상기 제1 평탄화층 상에 배치될 수 있다.
일 실시예에 의하면, 상기 제1 방열 패턴은 상기 제1 전극과 동일한 물질을 포함할 수 있다.
일 실시예에 의하면, 상기 제2 보호층 및 상기 제2 평탄화층은 상기 표시 패널 영역으로부터 상기 더미 영역으로 연장되고, 상기 제1 방열 패턴은 상기 제2 보호층 및 상기 제2 평탄화층 사이에 배치될 수 있다.
일 실시예에 의하면, 상기 제2 평탄화층은 상기 표시 패널 영역으로부터 상기 더미 영역으로 연장되고, 상기 제1 방열 패턴은 상기 제2 평탄화층 상에 배치될 수 있다.
일 실시예에 의하면, 상기 제3 보호층 및 상기 봉지층은 상기 표시 패널 영역으로부터 상기 더미 영역으로 연장되고, 상기 제1 방열 패턴은 상기 제3 보호층 및 상기 봉지층 사이에 배치될 수 있다.
일 실시예에 의하면, 상기 모 기판은 유기 물질을 포함할 수 있고, 상기 제1 방열 패턴은 상기 모 기판 상에 배치될 수 있다.
일 실시예에 의하면, 상기 모 기판은 폴리이미드(polyimide)를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 방열 패턴은 상기 금속층과 동일한 물질을 포함할 수 있다.
표시 패널용 모 패널은 모 기판 상에 배치되고, 표시 패널 영역으로부터 더미 영역으로 연장되어 커팅 라인에 중첩하고, 서로 이격되는 복수의 하부 로드들을 포함하는 제1 로드부 및 상기 더미 영역 상에 배치되고 상기 제1 로드부에 접촉하는 제1 몸체부를 포함하는 제1 방열 패턴을 포함할 수 있다.
상기 제1 로드부의 상기 더미 영역과 중첩하는 면적은 상기 제1 로드부의 상기 표시 패널 영역과 중첩하는 면적보다 큼으로써, 상기 커팅 라인을 따라 레이저가 조사되어 발생한 열은 상기 더미 영역으로 전달될 수 있다. 이로 인해, 상기 표시 패널 영역이 포함하는 유기막이 상기 열에 의해 입는 손상은 최소화될 수 있다.
상기 제1 로드부는 상기 더미 영역 상에 배치되는 상기 제1 몸체부와 접촉함으로써, 상기 더미 영역으로 전달되는 상기 열의 양은 더욱 증가할 수 있다. 즉, 상기 표시 패널 영역으로 전달되는 상기 열의 양을 줄이는 방열 효과는 증가될 수 있다. 또한, 상기 유기막은 제1 및 제2 방열 패턴 사이에 배치됨으로써, 상기 방열 효과는 최대화될 수 있다.
또한, 상기 하부 로드들 각각의 폭은 상기 제1 몸체부의 폭보다 작을 수 있다. 상기 하부 로드들 각각이 미세하게 형성됨으로써, 상기 커팅 라인을 따라 조사되는 상기 레이저를 반사시켜 레이저 커팅을 방해할 가능성을 최소화할 수 있다.
다만, 본 발명의 효과가 전술한 효과들에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 패널용 모 패널을 나타내는 평면도이다.
도 2는 도 1의 제1 표시 패널 영역의 주변을 나타내는 사시도이다.
도 3은 도 2의 A를 나타내는 확대도이다.
도 4는 도 1의 제1 방열 패턴의 일 실시예를 나타내는 확대도이다.
도 5는 도 1의 제1 방열 패턴의 다른 실시예를 나타내는 확대도이다.
도 6은 도 1을 I-I' 라인을 따라 절단한 제1 실시예를 나타내는 단면도이다.
도 7은 도 1을 I-I' 라인을 따라 절단한 제2 실시예를 나타내는 단면도이다.
도 8은 도 1을 I-I' 라인을 따라 절단한 제3 실시예를 나타내는 단면도이다.
도 9는 도 1을 I-I' 라인을 따라 절단한 제4 실시예를 나타내는 단면도이다.
도 10은 도 1을 I-I' 라인을 따라 절단한 제5 실시예를 나타내는 단면도이다.
도 11은 도 1을 I-I' 라인을 따라 절단한 제6 실시예를 나타내는 단면도이다.
도 12는 도 1을 I-I' 라인을 따라 절단한 제7 실시예를 나타내는 단면도이다.
도 13은 도 12의 제1 및 제2 방열 패턴들을 나타내는 평면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성요소에 대하여는 동일한 참조부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 패널용 모 패널(100)을 나타내는 평면도이다.
도 1을 참조하면, 표시 패널용 모 패널(100)은 모 기판(MP) 및 모 기판(MP) 상에 배치되는 제1 방열 패턴(HDP1)을 포함할 수 있다.
모 기판(MP)은 표시 패널 영역(DPA) 및 표시 패널 영역(DPA)을 둘러싸는 더미 영역(DMA)을 포함할 수 있다. 표시 패널 영역(DPA) 및 더미 영역(DMA)은 레이저에 의하여 분리될 수 있다. 표시 패널 영역(DPA)은 제1 내지 제4 표시 패널 영역들(DPA1, DPA2, DPA3, DPA4)을 포함할 수 있다. 다만, 표시 패널 영역(DPA)은 제1 내지 제4 표시 패널 영역들(DPA1, DPA2, DPA3, DPA4)을 포함하는 것에 제한되지 않는다. 예를 들면, 표시 패널 영역(DPA)은 수 개 내지 수 백 개의 표시 패널 영역들을 포함할 수 있다.
설명의 편의를 위해, 제1 내지 제4 표시 패널 영역들(DPA1, DPA2, DPA3, DPA4) 간의 간격은 크게 도시되었다. 제1 내지 제4 표시 패널 영역들(DPA1, DPA2, DPA3, DPA4) 간의 간격은 약 100㎛일 수 있다. 표시 패널 영역(DPA)은 사각형의 형상을 가질 수 있다. 다만, 표시 패널 영역(DPA)의 형상은 제한되지 않는다. 예를 들면, 표시 패널 영역(DPA)의 형상은 모서리가 둥근 사각형의 형상을 가질 수도 있다.
최종적으로 제품화되는 표시 장치는 표시 패널 및 상기 표시 패널을 구동하기 위한 외부 장치를 포함할 수 있다. 표시 패널 영역(DPA)은 상기 표시 패널에 대응될 수 있다. 표시 패널 영역(DPA)은 상기 표시 장치가 영상을 표시하는 표시 영역(DA) 및 상기 외부 장치가 실장되는 비표시 영역(NDA)을 포함할 수 있다. 더미 영역(DMA)은 실질적으로 제품화되지 않는 부분일 수 있다.
표시 패널 영역(DPA)과 더미 영역(DMA)의 경계를 따라 상기 레이저가 조사되는 커팅 라인(LCL)이 정의될 수 있다. 커팅 라인(LCL)은 제1 표시 패널 영역(DPA1)을 둘러싸는 제1 내지 제4 커팅 라인들(LCL1, LCL2, LCL3, LCL4)을 포함할 수 있다. 효율성의 향상을 위해, 하나의 커팅 라인(LCL)은 적어도 둘의 제1 내지 제4 표시 패널 영역들(DPA1, DPA2, DPA3, DPA4)의 경계들과 중첩할 수 있다. 예를 들면, 제1 커팅 라인(LCL1)은 제1 표시 패널 영역(DPA1)과 더미 영역(DMA)의 경계 및 제3 표시 패널 영역(DPA3)과 더미 영역(DMA)의 경계와 중첩할 수 있다. 따라서, 표시 패널 영역(DPA)은 매트릭스 형태로 배열될 수 있다. 다만, 표시 패널 영역(DPA)의 배열은 제한되지 않고, 다양한 형태로 배열될 수 있다.
제1 방열 패턴(HDP1)은 금속을 포함할 수 있다. 보다 상세하게는, 제1 방열 패턴(HDP1)은 열 전도성이 큰 물질을 포함할 수 있다. 예를 들면, 제1 방열 패턴(HDP1)은 구리, 알루미늄 등의 금속을 포함할 수 있다. 또한, 제1 방열 패턴(HDP1)은 구리를 함유하는 합금, 알루미늄을 함유하는 합금 등의 합금을 포함할 수도 있다.
제1 방열 패턴(HDP1)은 표시 패널 영역(DPA)으로부터 더미 영역(DMA)으로 연장되어 커팅 라인(LCL)에 중첩할 수 있다. 일 실시예에서, 제1 방열 패턴(HDP1)은 제1 표시 패널 영역(DPA1)으로부터 더미 영역(DMA)으로 연장되어 제1 커팅 라인(LCL1)에 중첩할 수 있다. 다만, 제1 방열 패턴(HDP1)은 제1 표시 패널 영역(DPA1)의 일측에 배치되는 것으로 도시되었으나, 이에 제한되지 않는다. 다시 말하면, 제1 방열 패턴(HDP1)은 제1 표시 패널 영역(DPA1)의 타측에 배치되어 제2 커팅 라인(LCL2), 제3 커팅 라인(LCL3), 또는 제4 커팅 라인(LCL4)과 중첩하도록 배치될 수도 있다. 또한, 제1 방열 패턴(HDP1)은 제1 내지 제4 커팅 라인들(LCL1, LCL2, LCL3, LCL4) 중 어느 하나와 중첩하도록 배치되는 것에 제한되지 않는다. 따라서, 제1 방열 패턴(HDP1)은 복수로 구비되고, 각각의 제1 방열 패턴(HDP1)은 제1 내지 제4 커팅 라인들(LCL1, LCL2, LCL3, LCL4) 중 어느 하나와 중첩할 수도 있다.
제1 방열 패턴(HDP1)의 더미 영역(DMA)과 중첩하는 면적은 제1 방열 패턴(HDP1)의 표시 패널 영역(DPA)과 중첩하는 면적보다 클 수 있다. 다시 말하면, 제1 방열 패턴(HDP1)의 일부는 표시 패널 영역(DPA)과 중첩하고, 제1 방열 패턴(HDP1)의 대부분은 더미 영역(DMA)과 중첩할 수 있다. 따라서, 제1 방열 패턴(HDP1)은 제1 표시 패널 영역(DPA1)으로부터 양 방향의 더미 영역(DMA)으로 연장되어 제1 커팅 라인(LCL1) 및 제3 커팅 라인(LCL3)과 동시에 중첩하지 않을 수 있다.
도 2는 도 1의 제1 표시 패널 영역(DPA1)의 주변을 나타내는 사시도이다. 제1 내지 제4 표시 패널 영역들(DPA1, DPA2, DPA3, DPA4)은 동일한 구성 요소들을 포함하므로, 이하 제1 표시 패널 영역(DPA1)을 상세히 설명하기로 한다.
도 2를 참조하면, 모 기판(MP)은 유리, 석영, 플라스틱 등을 포함할 수 있다. 모 기판(MP)이 플라스틱을 포함하는 경우, 모 기판(MP)은 플렉서블(flexible), 폴더블(foldable), 벤더블(bendable), 롤러블(rollable), 또는 스트레쳐블(stretchable) 특성을 가질 수 있다. 즉, 모 기판(MP)은 유기 물질을 포함할 수 있다. 일 실시예에서, 모 기판(MP)은 폴리이미드(polyimide; PI)를 포함할 수 있다. 또한, 모 기판(MP)은 폴리에테르술폰(polyethersulfone; PES), 폴리아크릴레이트(polyacrylate; PAR), 폴리에테르 이미드(polyetherimide; PEI), 폴리에틸렌 나프탈레이트(polyethylene naphthalate; PEN), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate; PET), 폴리페닐렌 설파이드(polyphenylene sulfide; PPS), 폴리아릴레이트(polyarylate; PAR), 폴리카보네이트(polycarbonate; PC), 및 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate; CAP)으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수도 있다. 모 기판(MP)은 상기 유기 물질을 포함하는 두 개의 층들과 상기 층들 사이에 배치된 무기 물질을 포함하는 배리어층을 포함하는 다층 구조를 가질 수 있다. 따라서, 모 기판(MP)은 단층 구조 또는 다층 구조를 가질 수 있다.
모 기판(MP)은 레이저가 조사되는 제1 내지 제4 커팅 라인들(LCL1, LCL2, LCL3, LCL4)의 내부에 위치하는 제1 표시 패널 영역(DPA1) 및 제1 표시 패널 영역(DPA1)을 둘러싸는 더미 영역(DMA)을 포함할 수 있다.
제1 방열 패턴(HDP1)은 제1 표시 패널 영역(DPA1) 및 더미 영역(DMA)과 중첩하고, 제1 내지 제4 커팅 라인들(LCL1, LCL2, LCL3, LCL4) 중 어느 하나와 중첩할 수 있다. 설명을 반복하지 않기 위해서, 제1 방열 패턴(HDP1)은 제1 표시 패널 영역(DPA1)으로부터 더미 영역(DMA)으로 연장되어 제1 커팅 라인(LCL1)에 중첩하는 경우를 설명하기로 한다. 다시 말하면, 제1 방열 패턴(HDP1)은 제1 표시 패널 영역(DPA1)에 포함된 패드 전극과 인접하도록 배치되지 않을 수 있다.
도 3은 도 2의 A를 나타내는 확대도이다.
도 3을 참조하면, 더미 영역(DMA) 및 제1 표시 패널 영역(DPA1)은 제1 커팅 라인(LCL1)을 따라 구획될 수 있다.
레이저는 제1 커팅 라인(LCL1)을 따라 제1 내지 제4 레이저 스팟들(LS1, LS2, LS3, LS4)에 조사될 수 있다. 제1 내지 제4 레이저 스팟들(LS1, LS2, LS3, LS4) 각각의 크기(d1)는 약 1㎛ 내지 약 3㎛일 수 있다. 제1 내지 제4 레이저 스팟들(LS1, LS2, LS3, LS4) 간의 간격(d2)은 약 1㎛ 내지 약 5㎛일 수 있다.
제1 방열 패턴(HDP1)은 제1 로드부(RDP1) 및 제1 몸체부(BDP1)를 포함할 수 있다. 제1 로드부(RDP1)는 모 기판(MP) 상에 배치되고, 제1 표시 패널 영역(DPA1)으로부터 더미 영역(DMA)으로 연장되어 제1 커팅 라인(LCL1)에 중첩할 수 있다. 제1 몸체부(BDP1)는 모 기판(MP) 상의 더미 영역(DMA)에 배치되고, 제1 로드부(RDP1)에 접촉할 수 있다.
제1 로드부(RDP1)는 제1 내지 제4 하부 로드들(RDPD1, RDPD2, RDPD3, RDPD4)을 포함할 수 있다. 제1 내지 제4 하부 로드들(RDPD1, RDPD2, RDPD3, RDPD4)은 서로 이격될 수 있다. 제1 로드부(RDP1)는 4개의 하부 로드들을 포함하는 것으로 도시되었으나, 상기 하부 로드들의 개수는 제한되지 않는다. 예를 들면, 상기 하부 로드들의 개수는 수 개일 수 있다. 제1 로드부(RDP1)는 커팅 라인(도 1의 커팅 라인(LCL1, LCL2, LCL3, LCL4))과 수직하는 방향으로 연장되어 제1 몸체부(BDP1)와 접촉할 수 있다. 일 실시예에서, 제1 로드부(RDP1)는 제1 커팅 라인(LCL1)과 수직하는 방향으로 연장되어 제1 몸체부(BDP1)와 접촉할 수 있다. 예를 들면, 제1 방열 패턴(HDP1)이 제2 커팅 라인(LCL2)과 중첩하는 위치에 배치되는 경우에는, 제1 로드부(RDP1)가 연장되는 방향은 제2 커팅 라인(LCL2)과 수직하는 방향일 수 있다.
레이저 커팅 시, 제1 로드부(RDP1)는 레이저를 반사시켜 상기 레이저 커팅을 방해할 수 있다. 예를 들면, 제1, 제2, 및 제4 하부 로드들(RDPD1, RDPD2, RDPD4)은 제1 내지 제4 레이저 스팟들(LS1, LS2, LS3, LS4)과 중첩하지 않으므로 상기 레이저를 반사시키지 않을 수 있다. 다만, 제3 하부 로드(RDPD3)는 제3 레이저 스팟(LS3)과 중첩되므로 상기 레이저를 반사시켜 상기 레이저 커팅을 방해할 수도 있다.
제1 로드부(RDP1) 각각의 폭(t1)은 제1 몸체부(BDP1)의 폭(t2)보다 작을 수 있다. 제1 로드부(RDP1) 각각의 폭(t1)은 약 5㎛ 이하일 수 있다. 다시 말하면, 제1 로드부(RDP1)는 미세하게 형성될 수 있다. 따라서, 제1 로드부(RDP1)는 레이저 스팟들(LS1, LS2, LS3, LS4)과 중첩하여 상기 레이저 커팅을 방해할 가능성을 최소화할 수 있다. 제1 내지 제4 하부 로드들(RDPD1, RDPD2, RDPD3, RDPD4) 각각의 폭(t1)은 동일할 수 있다. 다만 제1 내지 제4 하부 로드들(RDPD1, RDPD2, RDPD3, RDPD4) 각각의 폭(t1)은 제한되는 것은 아니고, 서로 다를 수도 있다.
제1 몸체부(BDP1)는 제1 내지 제4 하부 로드들(RDPD1, RDPD2, RDPD3, RDPD4)과 접촉할 수 있다. 다시 말하면, 제1 몸체부(BDP1)는 제1 내지 제4 하부 로드들(RDPD1, RDPD2, RDPD3, RDPD4)을 서로 연결할 수 있다. 제1 로드부(RDP1)는 제1 몸체부(BDP1)와 동일한 물질을 포함할 수 있다. 예를 들면, 제1 방열 패턴(HDP1)이 알루미늄을 포함하는 경우, 제1 로드부(RDP1) 및 제1 몸체부(BDP1)는 알루미늄을 포함할 수 있다. 제1 로드부(RDP1)의 더미 영역(DMA)과 중첩하는 면적은 제1 로드부(RDP1)의 제1 표시 패널 영역(DPA1)과 중첩하는 면적보다 클 수 있다. 또한, 제1 몸체부(BDP1)의 면적은 제1 내지 제4 하부 로드부들(RDPD1, RDPD2, RDPD3, RDPD4) 각각의 면적보다 클 수 있다. 즉, 평면 상에서 제1 몸체부(BDP1)의 면적은 상기 평면 상에서 제1 내지 제4 하부 로드들(RDPD1, RDPD2, RDPD3, RDPD4) 각각의 면적보다 클 수 있다. 이로 인해, 레이저 커팅 시 발생된 열은 더미 영역(DMA)으로 전달될 수 있다. 다시 말하면, 제1 표시 패널 영역(DPA1)으로 전달되는 열의 양은 최소화될 수 있다.
열은 제1 방열 패턴(HDP1)에 고르게 분포되므로, 제1 표시 패널 영역(DPA1)으로 전달되는 열의 양은 더미 영역(DMA)으로 전달되는 열의 양보다 적을 수 있다. 예를 들어, 제3 하부 로드(RDPD3)의 더미 영역(DMA)과 중첩하는 면적은 제3 하부 로드(RDPD3)의 제1 표시 패널 영역(DPA1)과 중첩하는 면적보다 큼으로써, 제3 레이저 스팟(LS3)에서 발생된 열은 제3 하부 로드(RDPD3)를 통하여 더미 영역(DMA)을 향해 전달될 수 있다. 또한, 제3 하부 로드(RDPD3)는 제3 하부 로드(RDPD3)의 면적보다 큰 면적을 갖는 제1 몸체부(BDP1)와 접촉함으로써, 제3 레이저 스팟(LS3)에서 발생된 열은 제3 하부 로드(RDPD3)를 통하여 더욱 더미 영역(DMA)을 향해 전달될 수 있다.
레이저 커팅 시 제1 내지 제4 레이저 스팟들(LS1, LS2, LS3, LS4)에 조사된 레이저에 의해 제1 커팅 라인(LCL1)을 따라 열이 발생할 수 있다. 상기 발생된 열은 제1 표시 패널 영역(DPA1)으로 전달될 수 있다. 제1 표시 패널 영역(DPA1)으로 전달된 상기 열은 제1 표시 패널 영역(DPA1)이 포함하는 유기막들에 손상을 입힐 수 있다. 다만, 열 전도성이 큰 물질(예를 들어, 금속)을 포함하는 제1 로드부(RDP1)가 제1 커팅 라인(LCL1)과 중첩하도록 배치됨으로써, 상기 열은 제1 로드부(RDP1)를 따라 전달될 수 있다. 상기 열은 제1 로드부(RDP1)에 전체적으로 고르게 전달될 수 있다. 제1 로드부(RDP1)의 더미 영역(DMA)과 중첩하는 면적은 제1 로드부(RDP1)의 제1 표시 패널 영역(DPA1)과 중첩하는 면적보다 큼으로써, 상기 열의 대부분은 도시된 화살표의 방향으로 전달될 수 있다. 다시 말하면, 제1 표시 패널 영역(DPA1)으로 전달되는 상기 열의 양보다 더미 영역(DMA)으로 전달되는 상기 열의 양이 많을 수 있다. 또한, 제1 로드부(RDP1)는 제1 몸체부(BDP1)와 접촉하고, 제1 로드부(RDP1) 및 제1 몸체부(BDP1)는 동일한 물질을 포함함으로써, 상기 열은 제1 방열 패턴(HDP1)에 고르게 전달될 수 있다. 따라서, 상기 열은 제1 표시 패널 영역(DPA1)으로의 방향보다 더미 영역(DMA)으로의 방향으로 더욱 전달될 수 있다. 다시 말하면, 제1 방열 패턴(HDP1)은 폭이 큰 제1 몸체부(BDP1)를 포함함으로써, 제1 표시 패널 영역(DPA1)으로 전달되는 열의 양을 줄이는 방열 효과를 최대화할 수 있고, 제1 방열 패턴(HDP1)은 폭이 작은 제1 로드부(RDP1)를 포함함으로써, 레이저를 반사시켜 상기 레이저 커팅을 방해할 가능성을 최소화할 수 있다. 이로 인해, 제1 표시 패널 영역(DPA1)이 포함하는 유기막이 입는 열에 의한 손상은 최소화될 수 있다. 따라서, 최종적으로 제1 표시 패널 영역(DPA1)으로 제조된 표시 패널을 포함하는 표시 장치는 표시 품질이 향상될 수 있다. 이로 인해, 표시 패널용 모 패널(100)은 공정 신뢰성이 향상될 수 있다.
도 4는 도 1의 제1 방열 패턴(HDP1)의 일 실시예를 나타내는 확대도이다.
도 4를 참조하면, 제1 방열 패턴(HDP1)은 제1 커팅 라인(LCL1)에 중첩하고, 서로 이격되는 복수의 하부 로드들(RDPD1, RDPD2, RDPD3, RDPD4, RDPD5)를 포함하는 제1 로드부(RDP1) 및 제1 로드부(RDP1)에 접촉하는 제1 몸체부(BDP1)를 포함할 수 있다. 제1 로드부(RDP1)는 제1 커팅 라인(LCL1)과 수직하는 방향으로 연장되어 제1 몸체부(BDP1)와 접촉할 수 있다. 다만, 제1 로드부(RDP1)가 연장되는 방향은 제한되는 것은 아니고, 제1 로드부(RDP1)는 연장되어 제1 몸체부(BDP1)와 접촉하면 충분할 수 있다.
도 5는 도 1의 제1 방열 패턴(HDP1)의 다른 실시예를 나타내는 확대도이다.
도 5를 참조하면, 제1 방열 패턴(HDP1)은 제1 커팅 라인(LCL1)에 중첩하고, 서로 이격되는 복수의 하부 로드들(RDPD1, RDPD2, RDPD3, RDPD4, RDPD5)를 포함하는 제1 로드부(RDP1) 및 제1 로드부(RDP1)에 접촉하는 제1 몸체부(BDP1)를 포함할 수 있다. 제1 로드부(RDP1) 중 적어도 둘은 다른 방향들로 연장되어 제1 몸체부(BDP1)와 접촉할 수 있다. 다만, 제1 로드부(RDP1)가 연장되는 방향들은 제한되는 것은 아니고, 제1 로드부(RDP1)는 연장되어 제1 몸체부(BDP1)와 접촉하면 충분할 수 있다.
도 6은 도 1을 I-I' 라인을 따라 절단한 제1 실시예를 나타내는 단면도이다.
도 1 및 도 6을 참조하면, 표시 패널용 모 패널(100)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함하는 제1 표시 패널 영역(DPA1) 및 더미 영역(DMA)을 포함할 수 있다. 표시 영역(DA)은 제1 표시 패널 영역(DPA1)의 발광 소자(ED)에서 생성된 광이 외부로 방출되는 영역일 수 있다.
표시 패널용 모 패널(100)은 모 기판(MP), 표시층(DPL), 봉지층(TFE), 및 반사 방지막(ARF)을 포함할 수 있다.
표시층(DPL)은 제1 표시 패널 영역(DPA1)에서 모 기판(MP) 상에 배치될 수 있다. 표시층(DPL)은 트랜지스터층(TFTL), 발광 소자층(EML), 파장 변환층(WLCL), 및 컬러 필터층(CFL)을 포함할 수 있다. 트랜지스터층(TFTL)은 금속층(BML), 버퍼층(BF), 트랜지스터(TFT), 게이트 절연층(GI), 층간 절연층(ILD), 제1 보호층(PAS1), 및 제1 평탄화층(OC1)을 포함할 수 있다.
금속층(BML)은 모 기판(MP) 상에 배치될 수 있다. 금속층(BML)은 트랜지스터(TFT)와 중첩되어 트랜지스터(TFT)에 입사되는 외부 광을 차단할 수 있다. 예를 들어, 금속층(BML)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
버퍼층(BF)은 금속층(BML) 상에 배치될 수 있다. 버퍼층(BF)은 금속층(BML) 및 모 기판(MP)을 덮을 수 있다. 버퍼층(BF)은 공기 또는 수분의 침투를 방지할 수 있는 무기 물질을 포함할 수 있다. 버퍼층(BF)은 제1 표시 패널 영역(DPA1)으로부터 더미 영역(DMA)으로 연장될 수 있다.
트랜지스터(TFT)는 버퍼층(BF) 상에 배치될 수 있다. 트랜지스터(TFT)는 액티브층(ACT), 게이트 전극(GE), 및 연결 전극을 포함할 수 있다. 상기 연결 전극은 드레인 전극(DE) 및 소스 전극(SE)을 포함할 수 있다. 예를 들어, 트랜지스터(TFT)는 화소 회로의 구동 트랜지스터 또는 스위칭 트랜지스터일 수 있다.
액티브층(ACT)은 버퍼층(BF) 상에 배치될 수 있다. 액티브층(ACT)은 금속층(BML)과 중첩될 수 있다.
게이트 절연층(GI)은 액티브층(ACT) 상에 배치될 수 있다. 게이트 절연층(GI)은 액티브층(ACT) 및 버퍼층(BF)을 덮을 수 있다. 게이트 절연층(GI)은 액티브층(ACT) 및 게이트 전극(GE)을 절연시키는 무기 절연 물질을 포함할 수 있다. 게이트 절연층(GI)은 제1 표시 패널 영역(DPA1)으로부터 더미 영역(DMA)으로 연장될 수 있다.
게이트 전극(GE)은 게이트 절연층(GI) 상에 배치될 수 있다. 게이트 전극(GE)은 게이트 절연층(GI)을 사이에 두고 액티브층(ACT)과 중첩될 수 있다.
층간 절연층(ILD)은 게이트 전극(GE) 상에 배치될 수 있다. 층간 절연층(ILD)은 게이트 전극(GE) 및 상기 연결 전극을 절연시키는 무기 절연 물질을 포함할 수 있다. 층간 절연층(ILD)은 제1 표시 패널 영역(DPA1)으로부터 더미 영역(DMA)으로 연장될 수 있다.
드레인 전극(DE) 및 소스 전극(SE)은 층간 절연층(ILD) 상에서 서로 이격되게 배치될 수 있다. 소스 전극(SE)은 데이터 라인 또는 전원 라인과 트랜지스터(TFT)의 액티브층(ACT)을 연결시킬 수 있다. 드레인 전극(DE)은 트랜지스터(TFT)의 액티브층(ACT)과 연결될 수 있다.
제1 보호층(PAS1)은 드레인 전극(DE) 및 소스 전극(SE) 상에 배치될 수 있다. 제1 보호층(PAS1)은 드레인 전극(DE), 소스 전극(SE), 및 층간 절연층(ILD)을 덮을 수 있다. 제1 보호층(PAS1)은 트랜지스터(TFT)를 보호할 수 있다. 제1 보호층(PAS1)은 제1 표시 패널 영역(DPA1)으로부터 더미 영역(DMA)으로 연장될 수 있다.
제1 평탄화층(OC1)은 제1 보호층(PAS1) 상에 배치될 수 있다. 제1 평탄화층(OC1)은 트랜지스터층(TFTL)의 상면을 평탄화시킬 수 있다. 제1 평탄화층(OC1)은 유기 물질을 포함할 수 있다. 예를 들어, 제1 평탄화층(OC1)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지 등을 포함할 수 있다. 따라서, 제1 평탄화층(OC1)은 유기막으로 지칭될 수 있다. 제1 평탄화층(OC1)은 제1 표시 패널 영역(DPA1)으로부터 더미 영역(DMA)으로 연장될 수 있다.
발광 소자층(EML)은 제1 전극(AE), 제2 전극(CE), 발광 소자(ED), 제1 뱅크(BNK1), 제2 뱅크(BNK2), 제2 보호층(PAS2), 및 제2 평탄화층(OC2)을 포함할 수 있다.
제1 전극(AE)은 제1 평탄화층(OC1) 상에 배치될 수 있다. 제1 전극(AE)은 제1 평탄화층(OC1) 상에 배치된 제1 뱅크(BNK1) 상에 배치될 수 있다. 제1 전극(AE)은 드레인 전극(DE)을 통해 트랜지스터(TFT)의 액티브층(ACT)에 연결될 수 있다. 제1 전극(AE)은 발광 소자(ED)의 애노드 전극일 수 있으나, 이에 한정되지 않는다.
제2 전극(CE)은 제1 평탄화층(OC1) 상에 배치될 수 있다. 제2 전극(CE)은 제1 전극(AE)과 이격될 수 있다. 제2 전극(CE)은 제1 평탄화층(OC1) 상에 배치된 제1 뱅크(BNK1) 상에 배치될 수 있다. 예를 들어, 제2 전극(CE)은 저전위 라인으로부터 화소에 공급되는 저전위 전압을 전달받을 수 있다. 제2 전극(CE)은 발광 소자(ED)의 캐소드 전극일 수 있으나, 이에 한정되지 않는다.
발광 소자(ED)는 제1 평탄화층(OC1) 상에서 제1 전극(AE) 및 제2 전극(CE) 사이에 배치될 수 있다. 발광 소자(ED)의 일단은 제1 전극(AE)에 연결될 수 있고, 발광 소자(ED)의 타단은 제2 전극(CE)에 연결될 수 있다. 발광 소자(ED)는 무기물을 포함하는 무기 발광 다이오드일 수 있다. 예를 들어, 발광 소자(ED)는 청색 광을 방출할 수 있다.
제2 뱅크(BNK2)는 제1 평탄화층(OC1) 상에 배치될 수 있다. 제2 뱅크(BNK2)는 하나의 발광 소자(ED)가 광을 방출하는 영역을 정의할 수 있다. 제2 뱅크(BNK)는 제1 표시 패널 영역(DPA1)으로부터 더미 영역(DMA)으로 연장될 수 있다.
제2 보호층(PAS2)은 발광 소자(ED) 상에 배치될 수 있다. 제2 보호층(PAS2)은 발광 소자(ED) 및 제2 뱅크(BNK2)를 덮을 수 있다. 제2 보호층(PAS2)은 외부로부터 수분 또는 공기 등 불순물의 침투를 방지하여 발광 소자(ED)의 손상을 방지할 수 있다. 제2 보호층(PAS2)은 제1 표시 패널 영역(DPA1)으로부터 더미 영역(DMA)으로 연장될 수 있다.
제2 평탄화층(OC2)은 제2 보호층(PAS2) 상에 배치될 수 있다. 제2 평탄화층(OC2)은 발광 소자층(EML)의 상면을 평탄화시킬 수 있다. 제2 평탄화층(OC2)은 유기 물질을 포함할 수 있다. 예를 들어, 제2 평탄화층(OC2)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지 등을 포함할 수 있다. 따라서, 제2 평탄화층(OC2)은 유기막으로 지칭될 수 있다. 제2 평탄화층(OC2)은 제1 표시 패널 영역(DPA1)으로부터 더미 영역(DMA)으로 연장될 수 있다.
파장 변환층(WLCL)은 제1 캡핑층(CAP1), 제3 뱅크(BNK3), 제1 파장 변환부(WLC1), 제2 파장 변환부(WLC2), 광 투과부(LTU), 제2 캡핑층(CAP2), 및 제3 평탄화층(OC3)을 포함할 수 있다.
제1 캡핑층(CAP1)은 제2 평탄화층(OC2) 상에 배치될 수 있다. 제1 캡핑층(CAP1)은 제1 및 제2 파장 변환부들(WLC1, WLC2)과 광 투과부(LTU)의 하면을 밀봉할 수 있다. 예를 들어, 제1 캡핑층(CAP1)은 무기 물질을 포함할 수 있다. 제1 캡핑층(CPA1)은 제1 표시 패널 영역(DPA1)으로부터 더미 영역(DMA)으로 연장될 수 있다.
제3 뱅크(BNK3)는 제1 캡핑층(CAP1) 상에 배치될 수 있다. 제3 뱅크(BNK3)는 제2 뱅크(BNK2)와 중첩될 수 있다. 제3 뱅크(BNK3)는 광의 투과를 차단할 수 있다. 제3 뱅크(BNK3)는 인접하는 발광 소자(ED)가 방출하는 광들이 침범하여 혼색되는 것을 방지할 수 있다.
제1 파장 변환부(WLC1)는 제1 캡핑층(CAP1) 상에 배치될 수 있다. 제1 파장 변환부(WLC1)는 제3 뱅크(BNK3)에 의해 둘러싸일 수 있다. 제1 파장 변환부(WLC1)는 제1 베이스 수지(BS1), 제1 산란체(SCT1) 및 제1 파장 시프터(WLS1)를 포함할 수 있다.
제1 베이스 수지(BS1)는 광 투과율이 높은 물질을 포함할 수 있다. 제1 베이스 수지(BS1)는 투명 유기 물질을 포함할 수 있다.
제1 산란체(SCT1)는 제1 베이스 수지(BS1)와 상이한 굴절률을 가질 수 있고, 제1 베이스 수지(BS1)와 광학 계면을 형성할 수 있다. 예를 들어, 제1 산란체(SCT1)는 투과광의 적어도 일부를 산란시키는 광 산란 물질을 포함할 수 있다. 예를 들어, 제1 산란체(SCT1)는 산화 티타늄(TiO-2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2) 등과 같은 금속 산화물을 포함하거나, 아크릴계 수지 또는 우레탄계 수지 등의 유기 입자를 포함할 수 있다. 제1 산란체(SCT1)는 입사광의 피크 파장을 실질적으로 변환시키지 않으면서, 입사광의 입사 방향과 무관하게 광을 랜덤 방향으로 산란시킬 수 있다.
제1 파장 시프터(WLS1)는 입사광의 피크 파장을 제1 피크 파장으로 변환시킬 수 있다. 예를 들어, 제1 파장 시프터(WLS1)는 발광 소자(ED)가 방출한 청색 광을 약 610nm 내지 약 650nm 범위의 단일 피크 파장을 갖는 적색 광으로 변환하여 방출할 수 있다. 제1 파장 시프터(WLS1)는 양자점, 양자 막대 또는 형광체일 수 있다.
발광 소자층(EML)에서 제공된 청색 광의 일부는 제1 파장 시프터(WLS1)에 의해 적색 광으로 변환되지 않고 제1 파장 변환부(WLC1)를 투과할 수 있다. 발광 소자층(EML)에서 제공된 청색 광 중 제1 파장 변환부(WLC1)에 의해 변환되지 않고 제1 컬러 필터(CF1)에 입사된 광은 제1 컬러 필터(CF1)에 의해 차단될 수 있다. 발광 소자층(EML)에서 제공된 청색 광 중 제1 파장 변환부(WLC1)에 의해 변환된 적색 광은 제1 컬러 필터(CF1)를 투과하여 외부로 출사될 수 있다.
제2 파장 변환부(WLC2)는 제1 캡핑층(CAP1) 상에 배치될 수 있다. 제2 파장 변환부(WLC2)는 제3 뱅크(BNK3)에 의해 둘러싸일 수 있다. 제2 파장 변환부(WLC2)는 제2 베이스 수지(BS2), 제2 산란체(SCT2) 및 제2 파장 시프터(WLS2)를 포함할 수 있다.
제2 베이스 수지(BS2)는 광 투과율이 높은 물질을 포함할 수 있다. 제2 베이스 수지(BS2)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제2 베이스 수지(BS2)는 제1 베이스 수지(BS1)와 동일한 물질을 포함할 수 있다.
제2 산란체(SCT2)는 제2 베이스 수지(BS2)와 상이한 굴절률을 가질 수 있고, 제2 베이스 수지(BS2)와 광학 계면을 형성할 수 있다. 예를 들어, 제2 산란체(SCT2)는 투과광의 적어도 일부를 산란시키는 광 산란 물질을 포함할 수 있다. 예를 들어, 제2 산란체(SCT2)는 제1 산란체(SCT1)와 동일 물질로 이루어지거나, 제1 산란체(SCT1)에서 예시된 물질로 이루어질 수 있다.
제2 파장 시프터(WLS2)는 입사광의 피크 파장을 제1 파장 시프터(WLS1)의 제1 피크 파장과 다른 제2 피크 파장으로 변환시킬 수 있다. 예를 들어, 제2 파장 시프터(WLS2)는 발광 소자(ED)가 방출한 청색 광을 약 510nm 내지 약 550nm 범위의 단일 피크 파장을 갖는 녹색 광으로 변환하여 방출할 수 있다. 제2 파장 시프터(WLS2)는 양자점, 양자 막대 또는 형광체일 수 있다.
광 투과부(LTU)는 제1 캡핑층(CAP1) 상에 배치될 수 있다. 광 투과부(LTU)는 제3 뱅크(BNK3)에 의해 둘러싸일 수 있다. 광 투과부(LTU)는 입사광의 피크 파장을 유지하여 투과시킬 수 있다. 광 투과부(LTU)는 제3 베이스 수지(BS3) 및 제3 산란체(SCT3)를 포함할 수 있다.
제3 베이스 수지(BS3)는 광 투과율이 높은 물질을 포함할 수 있다. 제3 베이스 수지(BS3)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제3 베이스 수지(BS3)는 제1 및 제2 베이스 수지들(BS1, BS2)과 동일한 물질을 포함할 수 있다.
제3 산란체(SCT3)는 제3 베이스 수지(BS3)와 상이한 굴절률을 가질 수 있고, 제3 베이스 수지(BS3)와 광학 계면을 형성할 수 있다. 예를 들어, 제3 산란체(SCT3)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제3 산란체(SCT3)는 제1 및 제2 산란체들(SCT1, SCT2)과 동일한 물질로 이루어지거나, 제1 산란체(SCT1)에서 예시된 물질로 이루어질 수 있다.
파장 변환층(WLCL)은 발광 소자층(EML)의 제2 평탄화층(OC2) 상에 직접 배치될 수 있다.
제2 캡핑층(CAP2)은 표시 영역(DA)에서 제1 및 제2 파장 변환부들(WLC1, WLC2), 광 투과부(LTU), 및 제3 뱅크(BNK3) 상에 배치될 수 있다. 제2 캡핑층(CAP2)은 표시 영역(DA)에서 제3 뱅크(BNK3)의 최외곽 측면을 덮을 수 있고, 비표시 영역(NDA)에서 제1 캡핑층(CAP1) 상에 배치될 수 있다. 예를 들어, 제2 캡핑층(CAP2)은 제1 및 제2 파장 변환부들(WLC1, WLC2)과 광 투과부(LTU)를 밀봉하여 제1 및 제2 파장 변환부들(WLC1, WLC2)과 광 투과부(LTU)의 손상 또는 오염을 방지할 수 있다. 예를 들어, 제2 캡핑층(CAP2)은 무기 물질을 포함할 수 있다. 제2 캡핑층(CPA2)은 제1 표시 패널 영역(DPA1)으로부터 더미 영역(DMA)으로 연장될 수 있다.
제3 평탄화층(OC3)은 제2 캡핑층(CAP2) 상에 배치될 수 있다. 제3 평탄화층(OC3)은 제1 및 제2 파장 변환부들(WLC1, WLC2)과 광 투과부(LTU)의 상면을 평탄화시킬 수 있다. 예를 들어, 제3 평탄화층(OC3)은 유기 물질을 포함할 수 있다.
컬러 필터층(CFL)은 제1 차광 부재(BK1), 제1 내지 제3 컬러 필터들(CF1, CF2, CF3), 및 제3 보호층(PAS3)을 포함할 수 있다.
제1 차광 부재(BK1)는 제3 평탄화층(OC3) 상에 배치될 수 있다. 제1 차광 부재(BK1)는 제3 뱅크(BNK3) 또는 제2 뱅크(BNK2)와 중첩될 수 있다. 제1 차광 부재(BK1)는 표시 영역(DA)의 외곽에서 제3 평탄화층(OC3)의 측면을 덮을 수 있다. 제1 차광 부재(BK1) 중 최외곽에 배치된 제1 차광 부재(BK1)는 파장 변환층(WLCL)의 측면을 둘러쌀 수 있다. 제1 차광 부재(BK1)는 광의 투과를 차단할 수 있다. 예를 들어, 제1 차광 부재(BK1)는 유기 흑색 안료를 포함할 수 있으나, 이에 한정되지 않는다.
제1 컬러 필터(CF1)는 제3 평탄화층(OC3) 상의 제1 파장 변환부(WLC1) 상에 배치될 수 있다. 제1 컬러 필터(CF1)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 제1 컬러 필터(CF1)는 제1 색의 광(예를 들어, 적색 광)을 선택적으로 투과시키고, 제2 색의 광(예를 들어, 녹색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제1 컬러 필터(CF1)는 적색 컬러 필터일 수 있으며, 적색의 색재(Red Colorant)를 포함할 수 있다.
제2 컬러 필터(CF2)는 제3 평탄화층(OC3) 상의 제2 파장 변환부(WLC2) 상에 배치될 수 있다. 제2 컬러 필터(CF2)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 제2 컬러 필터(CF2)는 제2 색의 광(예를 들어, 녹색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 적색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제2 컬러 필터(CF2)는 녹색 컬러 필터일 수 있으며, 녹색의 색재(Green Colorant)를 포함할 수 있다.
제3 컬러 필터(CF3)는 제3 평탄화층(OC3) 상의 광 투과부(LTU) 상에 배치될 수 있다. 제3 컬러 필터(CF3)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 제3 컬러 필터(CF3)는 제3 색의 광(예를 들어, 청색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 적색 광) 및 제2 색의 광(예를 들어, 녹색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제3 컬러 필터(CF3)는 청색 컬러 필터일 수 있으며, 청색의 색재(Blue Colorant)를 포함할 수 있다.
제1 내지 제3 컬러 필터들(CF1, CF2, CF3)은 외광의 일부를 흡수하여 외광에 의한 반사광을 저감시킬 수 있다. 따라서, 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)은 외광 반사에 의한 색의 왜곡을 방지할 수 있다.
제1 내지 제3 컬러 필터들(CF1, CF2, CF3)은 파장 변환층(WLCL)의 제3 평탄화층(OC3) 상에 직접 배치될 수 있다.
제3 보호층(PAS3)은 제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 상에 배치될 수 있다. 제3 보호층(PAS3)은 표시 영역(DA)에서 제1 차광 부재(BK1) 및 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)을 덮을 수 있고, 비표시 영역(NDA)에서 제2 캡핑층(CAP2)을 덮을 수 있다. 제3 보호층(PAS3)은 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)을 보호할 수 있다. 제3 보호층(PAS3)은 제1 표시 패널 영역(DPA1)으로부터 더미 영역(DMA)으로 연장될 수 있다.
봉지층(TFE)은 제3 보호층(PAS3) 상에 배치될 수 있다. 봉지층(TFE)은 적어도 하나의 무기막을 포함하여, 공기 또는 수분이 침투되는 것을 방지할 수 있다. 또한, 봉지층(TFE)은 적어도 하나의 유기막을 포함하여, 컬러 필터층(CFL)의 상면을 평탄화시킬 수 있고, 표시 패널용 모 패널(100)을 이물질로부터 보호할 수 있다. 다시 말하면, 봉지층(TFE)은 유기막을 포함할 수 있다.
반사 방지막(ARF)은 봉지층(TFE) 상에 배치될 수 있다. 반사 방지막(ARF)은 외광의 반사를 방지함으로써, 외광의 반사로 인한 시인성의 저하를 감소시킬 수 있다. 반사 방지막(ARF)은 생략될 수 있다. 다른 예를 들어, 반사 방지막(ARF)은 편광 필름으로 대체될 수 있다.
한편, 제1 방열 패턴(HDP1)은 제1 보호층(PAS1) 및 제1 평탄화층(OC1) 사이에 배치될 수 있다. 즉, 제1 방열 패턴(HDP1)은 유기막인 제1 평탄화층(OC1)의 하부에 배치될 수 있다. 다만, 제1 방열 패턴(HDP1)은 상기 유기막의 하면에 접촉하는 것에 제한되지 않는다.
제1 커팅 라인(LCL1)에 레이저가 조사되어 발생된 열은 제1 방열 패턴(HDP1)에 고르게 전달될 수 있다. 다시 말하면, 제1 표시 패널 영역(DPA1)으로 전달되는 열의 양은 감소될 수 있다. 이로 인해, 제1 표시 패널 영역(DPA1)에 배치되고, 유기 물질을 포함하는 제1 평탄화층(OC1)이 열에 의해 입는 손상은 감소될 수 있다.
도 7은 도 1을 I-I' 라인을 따라 절단한 제2 실시예를 나타내는 단면도이다. 도 6과 동일한 구성 요소에 대하여는 동일한 참조부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1 및 도 7을 참조하면, 제1 방열 패턴(HDP1)은 제1 평탄화층(OC1) 상에 배치될 수 있다. 다만, 제1 방열 패턴(HDP1)은 상기 유기막의 상면에 접촉하는 것에 제한되지 않는다.
제1 방열 패턴(HDP1)은 제1 전극(AE)과 동일한 물질을 포함할 수 있다. 제1 방열 패턴(HDP1)은 제2 전극(CE)과 동일한 물질을 포함할 수도 있다. 다시 말하면, 제1 방열 패턴(HDP1)은 제1 전극(AE) 및 제2 전극(CE)과 동시에 형성될 수 있다. 따라서, 제1 방열 패턴(HDP1), 제1 전극(AE), 및 제2 전극(CE)은 하나의 마스크를 이용하여 형성될 수 있다. 다시 말하면, 제1 방열 패턴(HDP1)을 형성하기 위해, 별도의 마스크가 요구되지 않을 수 있다.
제1 커팅 라인(LCL1)에 레이저가 조사되어 발생된 열은 제1 방열 패턴(HDP1)에 고르게 전달될 수 있다. 다시 말하면, 제1 표시 패널 영역(DPA1)으로 전달되는 열의 양은 감소될 수 있다. 이로 인해, 제1 표시 패널 영역(DPA1)에 배치되고, 유기 물질을 포함하는 제1 평탄화층(OC1)이 열에 의해 입는 손상은 감소될 수 있다.
도 8은 도 1을 I-I' 라인을 따라 절단한 제3 실시예를 나타내는 단면도이다. 도 6과 동일한 구성 요소에 대하여는 동일한 참조부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1 및 도 8을 참조하면, 제1 방열 패턴(HDP1)은 제2 보호층(PAS2) 및 제2 평탄화층(OC2) 사이에 배치될 수 있다. 즉, 제1 방열 패턴(HDP1)은 유기막인 제2 평탄화층(OC2)의 하부에 배치될 수 있다. 다만, 제1 방열 패턴(HDP1)은 상기 유기막의 하면에 접촉하는 것에 제한되지 않는다.
제1 커팅 라인(LCL1)에 레이저가 조사되어 발생된 열은 제1 방열 패턴(HDP1)에 고르게 전달될 수 있다. 다시 말하면, 제1 표시 패널 영역(DPA1)으로 전달되는 열의 양은 감소될 수 있다. 이로 인해, 제1 표시 패널 영역(DPA1)에 배치되고, 유기 물질을 포함하는 제2 평탄화층(OC2)이 열에 의해 입는 손상은 감소될 수 있다.
도 9는 도 1을 I-I' 라인을 따라 절단한 제4 실시예를 나타내는 단면도이다. 도 6과 동일한 구성 요소에 대하여는 동일한 참조부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1 및 도 9를 참조하면, 제1 방열 패턴(HDP1)은 제2 평탄화층(OC2) 상에 배치될 수 있다. 다만, 제1 방열 패턴(HDP1)은 상기 유기막의 상면에 접촉하는 것에 제한되지 않는다.
제1 커팅 라인(LCL1)에 레이저가 조사되어 발생된 열은 제1 방열 패턴(HDP1)에 고르게 전달될 수 있다. 다시 말하면, 제1 표시 패널 영역(DPA1)으로 전달되는 열의 양은 감소될 수 있다. 이로 인해, 제1 표시 패널 영역(DPA1)에 배치되고, 유기 물질을 포함하는 제2 평탄화층(OC2)이 열에 의해 입는 손상은 감소될 수 있다.
도 10은 도 1을 I-I' 라인을 따라 절단한 제5 실시예를 나타내는 단면도이다. 도 6과 동일한 구성 요소에 대하여는 동일한 참조부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1 및 도 10을 참조하면, 제1 방열 패턴(HDP1)은 제3 보호층(PAS3) 및 봉지층(TFE) 사이에 배치될 수 있다. 즉, 제1 방열 패턴(HDP1)은 유기막을 포함하는 봉지층(TFE)의 하부에 배치될 수 있다.
제1 커팅 라인(LCL1)에 레이저가 조사되어 발생된 열은 제1 방열 패턴(HDP1)에 고르게 전달될 수 있다. 다시 말하면, 제1 표시 패널 영역(DPA1)으로 전달되는 열의 양은 감소될 수 있다. 이로 인해, 제1 표시 패널 영역(DPA1)에 배치되고, 유기 물질을 포함하는 봉지층(TFE)이 열에 의해 입는 손상은 감소될 수 있다.
도 11은 도 1을 I-I' 라인을 따라 절단한 제6 실시예를 나타내는 단면도이다. 도 6과 동일한 구성 요소에 대하여는 동일한 참조부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1 및 도 11을 참조하면, 제1 방열 패턴(HDP1)은 모 기판(MP) 상에 배치될 수 있다. 다만, 제1 방열 패턴(HDP1)은 상기 유기막을 포함하는 모 기판(MP)의 상면에 접촉하는 것에 제한되지 않는다.
제1 방열 패턴(HDP1)은 금속층(BML)과 동일한 물질을 포함할 수 있다. 다시 말하면, 제1 방열 패턴(HDP1)은 금속층(BML)과 동시에 형성될 수 있다. 따라서, 제1 방열 패턴(HDP1) 및 금속층(BML)은 하나의 마스크를 이용하여 형성될 수 있다. 다시 말하면, 제1 방열 패턴(HDP1)을 형성하기 위해, 별도의 마스크가 요구되지 않을 수 있다.
제1 커팅 라인(LCL1)에 레이저가 조사되어 발생된 열은 제1 방열 패턴(HDP1)에 고르게 전달될 수 있다. 다시 말하면, 제1 표시 패널 영역(DPA1)으로 전달되는 열의 양은 감소될 수 있다. 이로 인해, 제1 표시 패널 영역(DPA1)에 배치되고, 유기 물질을 포함하는 모 기판(MP)이 열에 의해 입는 손상은 감소될 수 있다.
도 12는 도 1을 I-I' 라인을 따라 절단한 제7 실시예를 나타내는 단면도이다. 도 13은 도 12의 제1 및 제2 방열 패턴들(HDP1, HDP2)을 나타내는 평면도이다. 도 6과 동일한 구성 요소에 대하여는 동일한 참조부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1, 도 12, 및 도 13을 참조하면, 표시 패널용 모 패널(100)은 제2 방열 패턴(HDP2)을 더 포함할 수 있다. 제2 방열 패턴(HDP2)은 제2 로드부(RDP2) 및 제2 몸체부(BDP2)를 포함할 수 있다.
제2 로드부(RDP2)는 제1 로드부(RDP1) 상에 배치될 수 있다. 제2 로드부(RDP2)는 서로 이격되는 제1 내지 제5 상부 로드들(RDPU1, RDPU2, RDPU3, RDPU4, RDPU5)을 포함할 수 있다. 제1 내지 제5 상부 로드들(RDPU1, RDPU2, RDPU3, RDPU4, RDPU5)은 제1 표시 패널 영역(DPA1)으로부터 더미 영역(DMA)으로 연장되어 제1 커팅 라인(LCL1)에 중첩할 수 있다.
제1 로드부(RDP1)는 제2 로드부(RDP2)와 중첩하지 않을 수 있다. 다시 말하면, 제1 내지 제5 하부 로드들(RDPD1, RDPD2, RDPD3, RDPD4, RDPD5)은 제1 내지 제5 상부 로드들(RDPU1, RDPU2, RDPU3, RDPU4, RDPU5)과 중첩하지 않을 수 있다. 따라서, 제1 로드부(RDP1) 및 제2 로드부(RDP2)가 중첩하지 않음으로써, 레이저 커팅의 품질 저하를 최소화할 수 있다. 즉, 제1 로드부(RDP1)와 제2 로드부(RDP2)가 중첩되는 경우, 레이저가 관통하는 금속의 두께가 두꺼워지므로, 레이저 커팅에 방해가 될 수 있기 때문에, 제1 로드부(RDP1)는 제2 로드부(RDP2)와 중첩하지 않도록 배치될 수 있다.
제1 방열 패턴(HDP1)은 제1 보호층(PAS1) 및 제1 평탄화층(OC1) 사이에 배치될 수 있다. 즉, 제1 방열 패턴(HDP1)은 유기막인 제1 평탄화층(OC1)의 하부에 배치될 수 있다. 다만, 제1 방열 패턴(HDP1)은 상기 유기막의 하면에 접촉하는 것에 제한되지 않는다.
제2 방열 패턴(HDP2)은 제1 평탄화층(OC1) 상에 배치될 수 있다. 다만, 제2 방열 패턴(HDP2)은 상기 유기막의 상면에 접촉하는 것에 제한되지 않는다.
다시 말하면, 유기 물질을 포함하는 상기 유기막은 제1 방열 패턴(HDP1) 및 제2 방열 패턴(HDP2) 사이에 배치될 수 있다. 다만, 제1 방열 패턴(HDP1) 및 제2 방열 패턴(HDP2) 사이에 배치되는 유기막은 제1 평탄화층(OC1)인 경우로 예를 들었으나, 이에 제한되지 않는다.
제1 커팅 라인(LCL1)에 레이저가 조사되어 발생된 열은 제1 방열 패턴(HDP1)에 고르게 전달되고, 제2 방열 패턴(HDP2)에 고르게 전달될 수 있다. 다시 말하면, 제1 표시 패널 영역(DPA1)으로 전달되는 열의 양은 최소화될 수 있다. 이로 인해, 제1 표시 패널 영역(DPA1)에 배치되고, 유기 물질을 포함하는 제2 평탄화층(OC2)이 열에 의해 입는 손상은 최소화될 수 있다.
본 발명의 기술적 사상은 커팅 라인(LCL)에 중첩하도록 제1 방열 패턴(HDP1)을 배치하고, 제1 방열 패턴(HDP1)은 표시 패널 영역(DPA)의 방향보다 더미 영역(DMA)의 방향으로 연장됨으로써, 레이저 커팅 시 발생하는 열을 더미 영역(DMA)으로 방열하여 표시 패널 영역(DPA)에 배치되는 유기막의 손상을 최소화하는 것이다. 따라서, 상기 유기막의 종류, 제1 방열 패턴(HDP1)의 개수, 제1 방열 패턴(HDP1)의 형상, 상기 유기막과 제1 방열 패턴(HDP1)이 접촉하는지 여부 등은 전술한 설명에 제한되지 않는다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 표시 패널용 모 패널에 적용될 수 있다. 예를 들어, 본 발명은 고해상도 스마트폰, 휴대폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북 등이 포함하는 표시 패널을 제조하기 위한 모 패널에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 표시 패널용 모 패널 MP : 모 기판
DPA : 표시 패널 영역 DMA : 더미 영역
HDP1 : 제1 방열 패턴 RDP1 : 제1 로드부
BDP1 : 제1 몸체부 LCL1 : 제1 커팅 라인
HDP2 : 제2 방열 패턴 RDP2 : 제2 로드부
BDP2 : 제2 몸체부 RDPD1 : 제1 하부 로드
RDPU1 : 제1 상부 로드

Claims (26)

  1. 표시 패널 영역 및 상기 표시 패널 영역을 둘러싸는 더미 영역을 포함하고, 상기 표시 패널 영역과 상기 더미 영역의 경계를 따라 레이저가 조사되는 커팅 라인이 정의되는 모 기판; 및
    상기 모 기판 상에 배치되고, 상기 표시 패널 영역으로부터 상기 더미 영역으로 연장되어 상기 커팅 라인에 중첩하고, 서로 이격되는 복수의 하부 로드들을 포함하는 제1 로드부 및 상기 더미 영역 상에 배치되고 상기 제1 로드부에 접촉하는 제1 몸체부를 포함하는 제1 방열 패턴을 포함하는 표시 패널용 모 패널.
  2. 제1 항에 있어서, 상기 제1 로드부는 상기 커팅 라인과 수직하는 방향으로 연장되어 상기 제1 몸체부와 접촉하는 것을 특징으로 하는 표시 패널용 모 패널.
  3. 제1 항에 있어서, 상기 하부 로드들 중 적어도 둘은 다른 방향들로 연장되어 상기 제1 몸체부와 접촉하는 것을 특징으로 하는 표시 패널용 모 패널.
  4. 제1 항에 있어서, 상기 하부 로드들 각각의 상기 더미 영역과 중첩하는 면적은 상기 하부 로드들 각각의 상기 표시 패널 영역과 중첩하는 면적보다 큰 것을 특징으로 하는 표시 패널용 모 패널.
  5. 제1 항에 있어서, 상기 제1 방열 패턴의 상기 더미 영역과 중첩하는 면적은 상기 제1 방열 패턴의 상기 표시 패널 영역과 중첩하는 면적보다 큰 것을 특징으로 하는 표시 패널용 모 패널.
  6. 제1 항에 있어서, 상기 제1 몸체부의 면적은 상기 하부 로드들 각각의 면적보다 큰 것을 특징으로 하는 표시 패널용 모 패널.
  7. 제1 항에 있어서, 상기 하부 로드들 각각의 폭은 상기 제1 몸체부의 폭보다 작은 것을 특징으로 하는 표시 패널용 모 패널.
  8. 제1 항에 있어서, 상기 하부 로드들 각각의 폭은 동일한 것을 특징으로 하는 표시 패널용 모 패널.
  9. 제1 항에 있어서, 상기 제1 로드부는 상기 제1 몸체부와 동일한 물질을 포함하는 것을 특징으로 하는 표시 패널용 모 패널.
  10. 제1 항에 있어서, 상기 제1 방열 패턴은 금속을 포함하는 것을 특징으로 하는 표시 패널용 모 패널.
  11. 제1 항에 있어서,
    상기 모 기판의 상기 표시 패널 영역 상에 배치되고, 유기 물질을 포함하는 유기막을 더 포함하는 것을 특징으로 하는 표시 패널용 모 패널.
  12. 제11 항에 있어서, 상기 제1 방열 패턴은 상기 유기막 상에 배치되는 것을 특징으로 하는 표시 패널용 모 패널.
  13. 제11 항에 있어서, 상기 제1 방열 패턴은 상기 모 기판과 상기 유기막 사이에 배치되는 것을 특징으로 하는 표시 패널용 모 패널.
  14. 제1 항에 있어서,
    상기 제1 로드부 상에 배치되고, 상기 표시 패널 영역으로부터 상기 더미 영역으로 연장되어 상기 커팅 라인에 중첩하고, 서로 이격되는 복수의 상부 로드들을 포함하는 제2 로드부 및 상기 더미 영역 상에 배치되고 상기 제2 로드부에 접촉하는 제2 몸체부를 포함하는 제2 방열 패턴을 더 포함하는 표시 패널용 모 패널.
  15. 제14 항에 있어서,
    상기 제1 방열 패턴 및 상기 제2 방열 패턴 사이에 배치되고, 유기 물질을 포함하는 유기막을 더 포함하는 것을 특징으로 하는 표시 패널용 모 패널.
  16. 제14 항에 있어서, 상기 하부 로드들은 상기 상부 로드들과 중첩하지 않는 것을 특징으로 하는 표시 패널용 모 패널.
  17. 제1 항에 있어서, 상기 표시 패널 영역에서,
    상기 모 기판 상에 배치되는 금속층, 상기 금속층 상에 배치되는 버퍼층, 상기 버퍼층 상에 배치되는 액티브층, 상기 액티브층 상에 배치되는 게이트 전극, 상기 게이트 전극 상에 배치되는 층간 절연층, 상기 층간 절연층 상에 배치되는 연결 전극, 상기 연결 전극 상에 배치되는 제1 보호층, 및 상기 제1 보호층 상에 배치되는 제1 평탄화층을 포함하는 트랜지스터층;
    상기 제1 평탄화층 상에 배치되는 제1 전극, 상기 제1 평탄화층 상에 배치되고 상기 제1 전극과 이격되는 제2 전극, 상기 제1 전극 및 상기 제2 전극 사이에 배치되는 발광 소자, 상기 발광 소자 상에 배치되는 제2 보호층, 및 상기 제2 보호층 상에 배치되는 제2 평탄화층을 포함하는 발광 소자층;
    상기 제2 평탄화층 상에 배치되는 파장 변환부 및 상기 파장 변환부 상에 배치되는 제3 평탄화층을 포함하는 파장 변환층;
    상기 제3 평탄화층 상에 배치되는 컬러 필터 및 상기 컬러 필터 상에 배치되는 제3 보호층을 포함하는 컬러 필터층; 및
    상기 제3 보호층 상에 배치되는 봉지층을 더 포함하는 것을 특징으로 하는 표시 패널용 모 패널.
  18. 제17 항에 있어서, 상기 제1 보호층 및 상기 제1 평탄화층은 상기 표시 패널 영역으로부터 상기 더미 영역으로 연장되고,
    상기 제1 방열 패턴은 상기 제1 보호층 및 상기 제1 평탄화층 사이에 배치되는 것을 특징으로 하는 표시 패널용 모 패널.
  19. 제17 항에 있어서, 상기 제1 평탄화층은 상기 표시 패널 영역으로부터 상기 더미 영역으로 연장되고,
    상기 제1 방열 패턴은 상기 제1 평탄화층 상에 배치되는 것을 특징으로 하는 표시 패널용 모 패널.
  20. 제19 항에 있어서, 상기 제1 방열 패턴은 상기 제1 전극과 동일한 물질을 포함하는 것을 특징으로 하는 표시 패널용 모 패널.
  21. 제17 항에 있어서, 상기 제2 보호층 및 상기 제2 평탄화층은 상기 표시 패널 영역으로부터 상기 더미 영역으로 연장되고,
    상기 제1 방열 패턴은 상기 제2 보호층 및 상기 제2 평탄화층 사이에 배치되는 것을 특징으로 하는 표시 패널용 모 패널.
  22. 제17 항에 있어서, 상기 제2 평탄화층은 상기 표시 패널 영역으로부터 상기 더미 영역으로 연장되고,
    상기 제1 방열 패턴은 상기 제2 평탄화층 상에 배치되는 것을 특징으로 하는 표시 패널용 모 패널.
  23. 제17 항에 있어서, 상기 제3 보호층 및 상기 봉지층은 상기 표시 패널 영역으로부터 상기 더미 영역으로 연장되고,
    상기 제1 방열 패턴은 상기 제3 보호층 및 상기 봉지층 사이에 배치되는 것을 특징으로 하는 표시 패널용 모 패널.
  24. 제1 항에 있어서, 상기 모 기판은 유기 물질을 포함하고,
    상기 제1 방열 패턴은 상기 모 기판 상에 배치되는 것을 특징으로 하는 표시 패널용 모 패널.
  25. 제24 항에 있어서, 상기 모 기판은 폴리이미드(polyimide)를 포함하는 것을 특징으로 하는 표시 패널용 모 패널.
  26. 제24 항에 있어서, 상기 제1 방열 패턴은 상기 금속층과 동일한 물질을 포함하는 것을 특징으로 하는 표시 패널용 모 패널.
KR1020210068586A 2021-05-27 2021-05-27 표시 패널용 모 패널 KR20220161604A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210068586A KR20220161604A (ko) 2021-05-27 2021-05-27 표시 패널용 모 패널
US17/731,099 US20220384400A1 (en) 2021-05-27 2022-04-27 Mother panel for display panel
CN202280037539.7A CN117397035A (zh) 2021-05-27 2022-05-23 用于显示面板的母面板
EP22811584.6A EP4350773A1 (en) 2021-05-27 2022-05-23 Mother panel for display panel
PCT/KR2022/007268 WO2022250391A1 (ko) 2021-05-27 2022-05-23 표시 패널용 모 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210068586A KR20220161604A (ko) 2021-05-27 2021-05-27 표시 패널용 모 패널

Publications (1)

Publication Number Publication Date
KR20220161604A true KR20220161604A (ko) 2022-12-07

Family

ID=84194291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210068586A KR20220161604A (ko) 2021-05-27 2021-05-27 표시 패널용 모 패널

Country Status (5)

Country Link
US (1) US20220384400A1 (ko)
EP (1) EP4350773A1 (ko)
KR (1) KR20220161604A (ko)
CN (1) CN117397035A (ko)
WO (1) WO2022250391A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4932372B2 (ja) * 2006-07-31 2012-05-16 オプトレックス株式会社 マザー基板の切断方法
KR102100374B1 (ko) * 2013-10-11 2020-04-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN104868058B (zh) * 2015-03-27 2018-01-09 上海天马微电子有限公司 一种显示面板、显示装置和显示面板母板
JP6955469B2 (ja) * 2018-03-30 2021-10-27 京セラ株式会社 ガラス基板および基板の製造方法
JP6920242B2 (ja) * 2018-03-30 2021-08-18 京セラ株式会社 基板および基板の製造方法

Also Published As

Publication number Publication date
US20220384400A1 (en) 2022-12-01
CN117397035A (zh) 2024-01-12
WO2022250391A1 (ko) 2022-12-01
EP4350773A1 (en) 2024-04-10

Similar Documents

Publication Publication Date Title
CN112631450A (zh) 电子装置
KR20210102510A (ko) 표시 장치 및 이의 제조 방법
US20220285428A1 (en) Display device, method of manufacturing the same and tiled display device including the same
KR20220105193A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220103233A (ko) 표시 장치
KR20220161604A (ko) 표시 패널용 모 패널
KR20230016738A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
CN115207041A (zh) 显示装置、其提供方法以及包括显示装置的平铺显示装置
CN114447020A (zh) 拼接显示装置
KR20220102187A (ko) 타일형 표시 장치
US11871633B2 (en) Display device and tiled display device including the same
US20220415216A1 (en) Display device and tiled display device including the same
US20230275188A1 (en) Display device, method of manufacturing the same and tiled display device including the same
CN219610468U (zh) 显示装置及拼接显示装置
US20220208850A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
US20220392990A1 (en) Display device
US20230143994A1 (en) Display device, method of manufacturing the same and tiled display device including the same
KR20230142008A (ko) 표시 장치
KR20240065603A (ko) 표시 장치, 이의 제조 방법 및 타일형 표시 장치
KR20230129075A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20220033535A (ko) 표시 장치
CN114078883A (zh) 显示装置和包括显示装置的拼接显示装置
CN116895675A (zh) 显示装置、其制造方法以及包括其的拼接显示装置
KR20220145969A (ko) 표시 장치 및 타일형 표시 장치
KR20240005273A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination