KR20230129075A - 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치 - Google Patents

표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치 Download PDF

Info

Publication number
KR20230129075A
KR20230129075A KR1020220025738A KR20220025738A KR20230129075A KR 20230129075 A KR20230129075 A KR 20230129075A KR 1020220025738 A KR1020220025738 A KR 1020220025738A KR 20220025738 A KR20220025738 A KR 20220025738A KR 20230129075 A KR20230129075 A KR 20230129075A
Authority
KR
South Korea
Prior art keywords
substrate
disposed
contact hole
layer
insulating layer
Prior art date
Application number
KR1020220025738A
Other languages
English (en)
Inventor
김병훈
권용훈
김미선
김태오
이동성
최세헌
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220025738A priority Critical patent/KR20230129075A/ko
Priority to US17/974,620 priority patent/US20230275103A1/en
Priority to CN202310165573.9A priority patent/CN116666417A/zh
Publication of KR20230129075A publication Critical patent/KR20230129075A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13336—Combining plural substrates to produce large-area displays, e.g. tiled displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3023—Segmented electronic displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0363—Manufacturing methods by patterning a pre-deposited material using a laser or a focused ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

일 실시예에 따른 표시 장치는 제1 컨택홀을 포함하는 제1 기판, 상기 제1 기판 상에 배치되며, 상기 제1 컨택홀과 중첩하는 제2 컨택홀들을 포함하는 제1 배리어 절연층, 상기 제1 배리어 절연층 상에 배치되며, 적어도 일부가 상기 제2 컨택홀들 내에 배치된 패드 전극들, 상기 패드 전극들 상에 배치되는 표시층, 및 상기 제1 기판의 하부에 배치되며, 상기 제1 컨택홀 및 상기 제2 컨택홀들을 통해 상기 패드 전극들에 전기적으로 연결되는 연성 필름을 포함하며, 상기 제1 기판은 상기 제1 컨택홀과 중첩하며 상기 제2 컨택홀들과 비중첩하는 기판 버퍼부를 포함한다.

Description

표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치{DISPLAY DEVICE, METHOD OF MANUFACTURING THE SAME AND TILED DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 평판 표시 장치일 수 있다. 이러한 평판 표시 장치 중에서 발광 표시 장치는 표시 패널의 화소들 각각이 스스로 발광할 수 있는 발광 소자를 포함함으로써, 표시 패널에 광을 제공하는 백라이트 유닛 없이도 화상을 표시할 수 있다.
표시 장치를 대형 크기로 제조하는 경우, 화소 개수의 증가로 인하여 발광 소자의 불량률이 증가할 수 있고, 생산성 또는 신뢰성이 저하될 수 있다. 이를 해결하기 위해, 타일형 표시 장치는 상대적으로 작은 크기를 갖는 복수의 표시 장치를 연결하여 대형 크기의 화면을 구현할 수 있다. 타일형 표시 장치는 서로 인접한 복수의 표시 장치 각각의 비표시 영역 또는 베젤 영역으로 인하여, 복수의 표시 장치 사이의 심(Seam)이라는 경계 부분을 포함할 수 있다. 복수의 표시 장치 사이의 경계 부분은 전체 화면에 하나의 영상을 표시할 경우 전체 화면에 단절감을 주게 되어 영상의 몰입도를 저하시킨다.
본 발명이 해결하고자 하는 과제는 표시 장치의 제조 공정 중 기판이 손상되는 것을 방지할 수 있는 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 컨택홀을 포함하는 제1 기판, 상기 제1 기판 상에 배치되며, 상기 제1 컨택홀과 중첩하는 제2 컨택홀들을 포함하는 제1 배리어 절연층, 상기 제1 배리어 절연층 상에 배치되며, 적어도 일부가 상기 제2 컨택홀들 내에 배치된 패드 전극들, 상기 패드 전극들 상에 배치되는 표시층, 및 상기 제1 기판의 하부에 배치되며, 상기 제1 컨택홀 및 상기 제2 컨택홀들을 통해 상기 패드 전극들에 전기적으로 연결되는 연성 필름을 포함하며, 상기 제1 기판은 상기 제1 컨택홀과 중첩하며 상기 제2 컨택홀들과 비중첩하는 기판 버퍼부를 포함할 수 있다.
상기 기판 버퍼부의 두께는 상기 제1 컨택홀과 비중첩하는 상기 제1 기판의 두께보다 작을 수 있다.
상기 제1 기판은 상기 제1 컨택홀과 중첩하며, 상기 제2 컨택홀들과 중첩하는 서브 컨택홀들을 포함할 수 있다.
상기 기판 버퍼부는 상기 서브 컨택홀들의 주변에 배치되며, 상기 서브 컨택홀들을 둘러쌀 수 있다.
상기 기판 버퍼부는 상기 제1 배리어 절연층과 중첩하며, 상기 제2 컨택홀들을 둘러쌀 수 있다.
상기 기판 버퍼부의 두께는 0.5㎛ 내지 1.5㎛일 수 있다.
상기 패드 전극들은 제1 금속층 및 상기 제1 금속층 상에 배치된 제2 금속층을 포함하며, 상기 제1 금속층은 상기 연성 필름과 인접하여 배치될 수 있다.
상기 패드 전극과 상기 표시층 사이에 배치된 제2 배리어 절연층 및 제2 기판을 더 포함하며, 상기 제2 배리어 절연층은 상기 패드 전극들을 덮고, 상기 제2 기판은 상기 제2 배리어 절연층 상에 배치될 수 있다.
상기 연성 필름과 상기 패드 전극들 사이에 배치된 접속 필름을 더 포함하고, 상기 접속 필름은 상기 패드 전극들과 상기 연성 필름을 전기적으로 연결할 수 있다.
상기 표시층은, 상기 패드 전극들 상에 배치된 박막 트랜지스터층, 상기 박막 트랜지스터층 상에 배치된 발광 소자층, 상기 발광 소자층 상에 배치된 파장 변환층, 및 상기 파장 변환층 상에 배치된 컬러 필터층을 포함할 수 있다.
또한, 일 실시예에 따른 표시 장치의 제조 방법은 제1 기판을 준비하는 단계, 상기 제1 기판의 일면 상에 제1 배리어 절연층을 형성하고, 상기 제1 배리어 절연층에 제1 컨택홀들을 형성하는 단계, 상기 제1 배리어 절연층 및 상기 제1 컨택홀들 상에 패드 전극들을 형성하는 단계, 상기 패드 전극 상에 표시층을 형성하는 단계, 상기 제1 컨택홀과 중첩하는 상기 제1 기판의 타면을 제1 식각하여, 제1 그루브들을 형성하는 단계, 상기 제1 그루브들을 포함하는 상기 제1 기판의 타면을 제2 식각하여, 제2 컨택홀을 형성하는 단계, 및 상기 패드 전극들 상에 연성 필름을 전기적으로 연결하는 단계를 포함할 수 있다.
상기 제1 그루브들은 상기 제1 배리어 절연층의 상기 제1 컨택홀들 및 상기 패드 전극들과 중첩하도록 형성할 수 있다.
상기 제2 식각은 상기 제1 기판을 식각하여 상기 패드 전극들을 노출하는 서브 컨택홀들, 및 상기 제1 컨택홀들과 비중첩하는 기판 버퍼부를 형성할 수 있다.
상기 제1 그루브들과 중첩하는 영역의 상기 제1 기판은 완전히 제거되어 상기 패드 전극들을 노출하는 상기 서브 컨택홀들이 형성되고, 상기 제1 그루브들과 비중첩하는 영역의 상기 제1 기판은 일부가 제거되어 상기 기판 버퍼부가 형성될 수 있다.
상기 제2 식각은 상기 제1 기판을 소정 두께만큼 제거하여 바닥면에 상기 제1 그루브들이 배치된 제2 그루브를 형성할 수 있다.
상기 제2 그루브 내에 배치된 상기 제1 기판을 제3 식각하여 상기 패드 전극들을 노출하는 서브 컨택홀들, 및 상기 제1 컨택홀들과 비중첩하는 기판 버퍼부를 형성할 수 있다.
상기 제3 식각은 대기압 플라즈마 식각 공정으로 수행될 수 있다.
상기 제1 식각 및 상기 제2 식각은 펄스 레이저 식각 공정으로 수행될 수 있다.
또한, 일 실시예에 따른 표시 장치의 제조 방법은 제1 기판을 준비하는 단계, 상기 제1 기판의 일면 상에 제1 배리어 절연층을 형성하고, 상기 제1 배리어 절연층에 제1 컨택홀들을 형성하는 단계, 상기 제1 배리어 절연층 및 상기 제1 컨택홀들 상에 패드 전극들을 형성하는 단계, 상기 패드 전극 상에 표시층을 형성하는 단계, 상기 제1 컨택홀과 중첩하는 상기 제1 기판의 타면을 제1 식각하여, 제2 컨택홀을 형성하는 단계, 상기 제2 컨택홀 내에 배치된 상기 제1 기판을 제2 식각하여, 상기 패드 전극들을 노출하는 서브 컨택홀들, 및 상기 제1 컨택홀들과 비중첩하는 기판 버퍼부를 형성하는 단계, 및 상기 패드 전극들 상에 연성 필름을 전기적으로 연결하는 단계를 포함할 수 있다.
또한, 일 실시예에 따른 타일형 표시 장치는 복수의 화소를 구비한 표시 영역, 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 복수의 표시 장치, 및 상기 복수의 표시 장치를 결합시키는 결합 부재를 포함하고, 상기 복수의 표시 장치 각각은, 제1 컨택홀을 포함하는 제1 기판, 상기 제1 기판 상에 배치되며, 상기 제1 컨택홀과 중첩하는 제2 컨택홀들을 포함하는 제1 배리어 절연층, 상기 제1 배리어 절연층 상에 배치되며, 적어도 일부가 상기 제2 컨택홀들 내에 배치된 패드 전극들, 상기 패드 전극들 상에 배치되는 표시층, 및 상기 제1 기판의 하부에 배치되며, 상기 제1 컨택홀 및 상기 제2 컨택홀들을 통해 상기 패드 전극들에 전기적으로 연결되는 연성 필름을 포함하며, 상기 제1 기판은 상기 제1 컨택홀과 중첩하며 상기 제2 컨택홀들과 비중첩하는 기판 버퍼부를 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치에 의하면, 제1 기판을 식각하는 공정에서 제1 기판의 기판 버퍼부를 형성하여, 제2 기판이 레이저에 의해 손상되는 것을 방지할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 타일형 표시 장치를 나타내는 평면도이다.
도 2는 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 3은 도 2의 I-I'선을 따라 자른 단면도이다.
도 4는 도 3의 A 영역을 확대한 확대도이다.
도 5는 일 실시예에 따른 표시 장치의 제1 컨택홀 부분을 나타내는 저면도이다.
도 6은 일 실시예에 따른 표시 장치를 나타내는 저면도이다.
도 7 내지 도 16은 일 실시예에 따른 표시 장치의 제조 방법을 공정별로 나타낸 도면들이다.
도 17은 일 실시예에 따른 타일형 표시 장치의 결합 구조를 나타내는 평면도이다.
도 18은 도 17의 II-II'선을 따라 자른 단면도이다.
도 19 내지 도 22는 다른 실시예에 따른 표시 장치의 제조 방법을 공정별로 나타낸 단면도들이다.
도 23 내지 도 26은 또 다른 실시예에 따른 표시 장치의 제조 방법을 공정별로 나타낸 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 타일형 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 타일형 표시 장치(TD)는 복수의 표시 장치(10)를 포함할 수 있다. 복수의 표시 장치(10)는 격자형으로 배열될 수 있으나, 이에 한정되지 않는다. 복수의 표시 장치(10)는 제1 방향(X축 방향) 또는 제2 방향(Y축 방향)으로 연결될 수 있고, 타일형 표시 장치(TD)는 특정 형상을 가질 수 있다. 예를 들어, 복수의 표시 장치(10) 각각은 서로 동일한 크기를 가질 수 있으나, 이에 한정되지 않는다. 다른 예로, 복수의 표시 장치(10)는 서로 다른 크기를 가질 수 있다.
복수의 표시 장치(10) 각각은 장변과 단변을 포함하는 직사각형 형상일 수 있다. 복수의 표시 장치(10)는 장변 또는 단변이 서로 연결되며 배치될 수 있다. 일부의 표시 장치(10)는 타일형 표시 장치(TD)의 가장자리에 배치되어, 타일형 표시 장치(TD)의 일변을 이룰 수 있다. 다른 일부의 표시 장치(10)는 타일형 표시 장치(TD)의 모서리에 배치될 수 있고, 타일형 표시 장치(TD)의 인접한 두 개의 변을 형성할 수 있다. 또 다른 일부의 표시 장치(10)는 타일형 표시 장치(TD)의 내부에 배치될 수 있고, 다른 표시 장치들(10)에 의해 둘러싸일 수 있다.
복수의 표시 장치(10) 각각은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 복수의 화소를 포함하여 영상을 표시할 수 있다. 복수의 화소 각각은 유기 발광층을 포함하는 유기 발광 다이오드(Organic Light Emitting Diode), 양자점 발광층을 포함하는 양자점 발광 다이오드(Quantum dot Light Emitting Diode), 무기 반도체를 포함하는 무기 발광 다이오드(Inorganic Light Emitting Diode), 및 초소형 발광 다이오드(Micro LED) 중 적어도 하나를 포함할 수 있다. 이하에서는, 복수의 화소 각각이 무기 발광 다이오드를 포함하는 것을 중심으로 설명하였으나, 이에 한정되지 않는다. 비표시 영역(NDA)은 표시 영역(DA)의 주변에 배치되어 표시 영역(DA)을 둘러쌀 수 있고, 영상을 표시하지 않을 수 있다.
타일형 표시 장치(TD)는 전체적으로 평면적 형상을 가질 수 있으나, 이에 한정되지 않는다. 타일형 표시 장치(TD)는 입체적 형상을 가짐으로써, 사용자에게 입체감을 줄 수 있다. 예를 들어, 타일형 표시 장치(TD)가 입체적 형상을 갖는 경우, 복수의 표시 장치(10) 중 적어도 일부의 표시 장치(10)는 커브드(Curved) 형상을 가질 수 있다. 다른 예를 들어, 복수의 표시 장치(10) 각각은 평면 형상을 갖고 서로 소정의 각도로 연결됨으로써, 타일형 표시 장치(TD)는 입체적 형상을 가질 수 있다.
타일형 표시 장치(TD)는 복수의 표시 영역(DA) 사이에 배치되는 결합 영역(SM)을 포함할 수 있다. 타일형 표시 장치(TD)는 인접한 표시 장치들(10) 각각의 비표시 영역(NDA)이 연결되어 형성될 수 있다. 복수의 표시 장치(10)는 결합 영역(SM)에 배치되는 결합 부재 또는 접착 부재를 통해 서로 연결될 수 있다. 복수의 표시 장치(10) 각각의 결합 영역(SM)은 패드부 또는 패드부에 부착되는 연성 필름을 포함하지 않을 수 있다. 따라서, 복수의 표시 장치(10) 각각의 표시 영역들(DA) 사이의 거리는 복수의 표시 장치(10) 사이의 결합 영역(SM)이 사용자에게 인지되지 않을 정도로 가까울 수 있다. 또한, 복수의 표시 장치(10) 각각의 표시 영역(DA)의 외광 반사율과 복수의 표시 장치(10) 사이의 결합 영역(SM)의 외광 반사율은 실질적으로 동일할 수 있다. 따라서, 타일형 표시 장치(TD)는 복수의 표시 장치(10) 사이의 결합 영역(SM)이 사용자에게 인지되는 것을 방지함으로써, 복수의 표시 장치(10) 사이의 단절감을 개선하고 영상의 몰입도를 향상시킬 수 있다.
도 2는 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2를 참조하면, 표시 장치(10)는 표시 영역(DA)에서 복수의 행과 열을 따라 배열된 복수의 화소를 포함할 수 있다. 복수의 화소 각각은 화소 정의막 또는 뱅크에 의해 정의되는 발광 영역(LA)을 포함할 수 있고, 발광 영역(LA)을 통해 소정의 피크 파장을 갖는 광을 방출할 수 있다. 예를 들어, 표시 장치(10)의 표시 영역(DA)은 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 포함할 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각은 표시 장치(10)의 발광 소자에서 생성된 광이 표시 장치(10)의 외부로 방출되는 영역일 수 있다.
제1 내지 제3 발광 영역(LA1, LA2, LA3)은 소정의 피크 파장을 갖는 광을 표시 장치(10)의 외부로 방출할 수 있다. 제1 발광 영역(LA1)은 제1 색의 광을 방출할 수 있고, 제2 발광 영역(LA2)은 제2 색의 광을 방출할 수 있으며, 제3 발광 영역(LA3)은 제3 색의 광을 방출할 수 있다. 예를 들어, 제1 색의 광은 610nm 내지 650nm 범위의 피크 파장을 갖는 적색 광일 수 있고, 제2 색의 광은 510nm 내지 550nm 범위의 피크 파장을 갖는 녹색 광일 수 있으며, 제3 색의 광은 440nm 내지 480nm 범위의 피크 파장을 갖는 청색 광일 수 있으나, 이에 한정되지 않는다.
제1 내지 제3 발광 영역(LA1, LA2, LA3)은 표시 영역(DA)의 제1 방향(X축 방향)을 따라 순차적으로 반복 배치될 수 있다. 예를 들어, 제3 발광 영역(LA3)의 면적은 제1 발광 영역(LA1)의 면적보다 넓을 수 있고, 제1 발광 영역(LA1)의 면적은 제2 발광 영역(LA2)의 면적보다 넓을 수 있다. 다른 예를 들어, 제1 발광 영역(LA1)의 면적, 제2 발광 영역(LA2)의 면적, 및 제3 발광 영역(LA3)의 면적은 실질적으로 동일할 수 있다.
표시 장치(10)의 표시 영역(DA)은 복수의 발광 영역(LA)을 둘러싸는 차광 영역(BA)을 포함할 수 있다. 차광 영역(BA)은 제1 내지 제3 발광 영역(LA1, LA2, LA3)에서 방출되는 광들의 혼색을 방지할 수 있다.
도 3은 도 2의 I-I'선을 따라 자른 단면도이다. 도 4는 도 3의 A 영역을 확대한 확대도이다. 도 5는 일 실시예에 따른 표시 장치의 제1 컨택홀 부분을 나타내는 저면도이다. 도 6은 일 실시예에 따른 표시 장치를 나타내는 저면도이다.
도 3 내지 도 6을 참조하면, 표시 장치(10)의 표시 영역(DA)은 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 포함할 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각은 표시 장치(10)의 발광 소자(ED)에서 생성된 광이 표시 장치(10)의 외부로 방출되는 영역일 수 있다.
표시 장치(10)는 제1 기판(SUB1), 제1 배리어 절연층(BIL1), 패드 전극(PD), 제2 배리어 절연층(BIL2), 제2 기판(SUB2), 표시층(DPL), 봉지층(TFE), 반사 방지막(ARF), 연성 필름(FPCB), 및 표시 구동부(DIC)를 포함할 수 있다.
제1 기판(SUB1)은 표시 장치(10)를 지지할 수 있다. 제1 기판(SUB1)은 베이스 기판 또는 베이스 부재일 수 있다. 제1 기판(SUB1)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 예를 들어, 제1 기판(SUB1)은 폴리이미드(PI)와 같은 고분자 수지 등의 절연 물질을 포함할 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 제1 기판(SUB1)은 글라스 재질을 포함하는 리지드 기판일 수 있다.
제1 기판(SUB1)은 제1 컨택홀(CNT1) 및 서브 컨택홀(SCNT)들을 포함할 수 있다. 제1 컨택홀(CNT1)은 제1 기판(SUB1)의 하면에서부터 식각되어 제1 기판(SUB1)의 일부까지 파고 들어간 홈 형상일 수 있다. 제1 컨택홀(CNT1)은 두께 방향(Z축 방향)으로 패드 전극(PD: PD1, PD2)들과 중첩할 수 있다.
서브 컨택홀(SCNT: SCNT1, SCNT2)은 제1 기판(SUB1)을 관통하는 홀로써, 제1 컨택홀(CNT1) 내에 배치될 수 있다. 서브 컨택홀(SCNT)들은 표시 장치(10)의 제조 과정에서 패드 전극(PD)들의 하면을 노출시킬 수 있다. 서브 컨택홀(SCNT)들은 패드 전극(PD)들을 각각 노출하는 제1 서브 컨택홀(SCNT1)과 제2 서브 컨택홀(SCNT2)을 포함할 수 있다. 제1 서브 컨택홀(SCNT1)은 제1 패드 전극(PD1)과 두께 방향(Z축 방향)으로 중첩하며, 제1 패드 전극(PD1)을 노출시킬 수 있다. 제2 서브 컨택홀(SCNT2)은 제2 패드 전극(PD2)과 두께 방향(Z축 방향)으로 중첩하며, 제2 패드 전극(PD2)을 노출시킬 수 있다. 서브 컨택홀(SCNT)들은 서로 이격하여 배치되며, 서브 컨택홀(SCNT)들이 이격된 간격에는 제1 기판(SUB1)의 일 부분이 배치될 수 있다.
제1 컨택홀(CNT1)의 폭, 예를 들어 제1 방향(X축 방향)으로 측정된 폭은 각 서브 컨택홀(SCNT)의 폭보다 클 수 있다. 서브 컨택홀(SCNT)들의 각각의 폭의 합은 제1 컨택홀(CNT1)의 폭보다 작을 수 있다. 제1 컨택홀(CNT1)의 큰 폭 내에 서브 컨택홀(SCNT)들이 배치될 수 있다. 서브 컨택홀(SCNT)들과 제1 컨택홀(CNT1)은 연성 필름(FPCB)과 패드 전극(PD)들의 접합을 위해 패드 전극(PD)들을 노출시킬 수 있다.
제1 배리어 절연층(BIL1)은 제1 기판(SUB1) 상에 배치될 수 있다. 제1 배리어 절연층(BIL1)은 공기 또는 수분의 침투를 방지할 수 있는 무기막을 포함할 수 있다. 예를 들어, 제1 배리어 절연층(BIL1)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄 옥사이드층, 알루미늄 옥사이드층, 및 비정질 실리콘층 중 적어도 하나를 포함할 수 있으나, 이에 한정되지 않는다.
제1 배리어 절연층(BIL1)은 제2 컨택홀(CNT2)들을 포함할 수 있다. 제2 컨택홀(CNT2)들은 제1 배리어 절연층(BIL1)의 하면에서부터 식각되어 제1 배리어 절연층(BIL1)의 상면까지 관통할 수 있다. 제2 컨택홀(CNT2)들은 제1 배리어 절연층(BIL1)을 관통하는 관통홀일 수 있다. 제2 컨택홀(CNT2)들은 표시 장치(10)의 제조 과정에서 패드 전극(PD)들을 노출시킬 수 있다. 제2 컨택홀(CNT2)들은 서로 이격하여 배치되어, 서브 컨택홀(SCNT)들과 두께 방향(Z축 방향)으로 중첩할 수 있다. 제2 컨택홀(CNT2)들은 서브 컨택홀(SCNT)들, 예를 들어 제1 서브 컨택홀(SCNT1) 및 제2 서브 컨택홀(SCNT2)과 정렬되어 일치될 수 있다. 패드 전극(PD)들은 제2 컨택홀(CNT2)들과 서브 컨택홀(SCNT)들을 통해 노출될 수 있다.
패드 전극(PD)들은 제1 배리어 절연층(BIL1) 상에 배치될 수 있다. 패드 전극(PD)들은 표시 영역(DA)에 배치되거나, 표시 영역(DA) 및 비표시 영역(NDA)에 걸쳐 배치될 수 있다. 표시 장치(10)는 적어도 일부가 표시 영역(DA)에 배치된 패드 전극(PD)들을 포함함으로써, 비표시 영역(NDA)의 면적을 최소화할 수 있다. 패드 전극(PD)들은 도시하지 않았지만 화소의 박막 트랜지스터(TFT)와 전기적으로 연결될 수 있다. 따라서, 패드 전극(PD)들은 연성 필름(FPCB)으로부터 전달된 전기 신호를 화소의 박막 트랜지스터(TFT)에 공급할 수 있다.
패드 전극(PD)들은 제1 컨택홀(CNT1), 서브 컨택홀(SCNT)들 및 제2 컨택홀(CNT2)들과 중첩할 수 있으며, 제1 컨택홀(CNT1), 서브 컨택홀(SCNT)들 및 제2 컨택홀(CNT2)들에 의해 외부로 노출될 수 있다. 패드 전극(PD)들은 제1 배리어 절연층(BIL1) 상면으로부터 제2 컨택홀(CNT2) 내로 연장되어 배치될 수 있다.
패드 전극(PD)들은 제1 금속층(MTL1) 및 제2 금속층(MTL2)을 포함할 수 있다. 제1 금속층(MTL1)은 패드 전극(PD)의 하층을 이루고, 제2 금속층(MTL2)은 제1 금속층(MTL1) 상에 배치되어 패드 전극(PD)의 상층을 이룰 수 있다. 제1 금속층(MTL1)은 제1 배리어 절연층(BIL1)의 상면보다 하측에 배치될 수 있다. 제1 배리어 절연층(BIL1)에 제2 컨택홀(CNT2)들이 형성된 후 제1 금속층(MTL1)이 증착됨으로써, 제1 금속층(MTL1)은 제1 배리어 절연층(BIL1)의 상면보다 하측에 배치될 수 있다. 예를 들어, 제1 금속층(MTL1)의 상면은 제1 배리어 절연층(BIL1)의 상면보다 하측에 배치될 수 있다. 제2 금속층(MTL2)의 일부는 제1 배리어 절연층(BIL1)의 상면보다 하측에 배치될 수 있다. 예를 들어, 제2 금속층(MTL2)의 하면은 제1 배리어 절연층(BIL1)의 상면보다 하측에 배치될 수 있고, 제2 금속층(MTL2)의 상면은 제1 배리어 절연층(BIL1)의 상면보다 상측에 배치될 수 있다.
제1 금속층(MTL1)과 제2 금속층(MTL2)은 금속을 포함할 수 있다. 제1 금속층(MTL1)은 제2 금속층(MTL2)을 캡핑하는 역할을 하고 제2 금속층(MTL2)은 패드 전극(PD)의 저저항의 배선 역할을 할 수 있다. 예를 들어, 제1 금속층(MTL1)은 티타늄(Ti)을 포함할 수 있고 제2 금속층(MTL2)은 구리(Cu)를 포함할 수 있다. 다만 이에 한정되지 않으며, 제2 금속층(MTL2)은 저저항의 금속이라면 어떠한 금속도 적용할 수 있다. 제1 금속층(MTL1)의 두께는 약 100 내지 300Å일 수 있으며, 제2 금속층(MTL2)의 두께는 3000 내지 5000Å일 수 있다. 다만 이에 한정되지 않는다.
도 4 및 도 5에 도시된 바와 같이, 일 실시예에서 제1 기판(SUB1)은 제1 컨택홀(CNT1)과 중첩하는 영역에 배치된 기판 버퍼부(BSUB)를 포함할 수 있다. 기판 버퍼부(BSUB)는 제1 기판(SUB1)의 두께가 상대적으로 얇은 영역에 해당될 수 있다. 예를 들어, 기판 버퍼부(BSUB)의 두께는 제1 컨택홀(CNT1)과 비중첩하는 제1 기판(SUB1)의 두께보다 작을 수 있다. 기판 버퍼부(BSUB)는 제1 컨택홀(CNT1)과 중첩하며, 제2 컨택홀(CNT2)과 비중첩할 수 있다. 기판 버퍼부(BSUB)는 제2 컨택홀(CNT2)의 주변에 배치될 수 있으며, 제2 컨택홀(CNT2)을 둘러싸도록 배될 수 있다. 제2 컨택홀(CNT2)을 기판 버퍼부(BSUB)는 제1 서브 컨택홀(SCNT1)과 제2 서브 컨택홀(SCNT2) 주변에 배치될 수 있으며, 제1 서브 컨택홀(SCNT1)과 제2 서브 컨택홀(SCNT2)을 둘러싸도록 배치될 수 있다.
기판 버퍼부(BSUB)는 표시 장치(10)의 제조 공정 중 레이저가 제1 기판(SUB1)을 투과하여 상측으로 더 투과되는 것을 방지할 수 있다. 제1 기판(SUB1)에 레이저가 조사되어 제1 컨택홀(CNT1)을 형성할 수 있는데, 제1 기판(SUB1)이 식각됨에 따라 제1 기판(SUB1)의 두께가 얇아지고 레이저의 투과율은 점점 증가하여 상부에 배치된 제2 기판(SUB2)을 손상시킬 수 있다. 본 실시예에서는 제1 기판(SUB1)에 기판 버퍼부(BSUB)를 형성함으로써, 제1 컨택홀(CNT1)을 형성하는 공정에서 레이저에 의해 제2 기판(SUB2)이 손상되는 것을 방지할 수 있다.
기판 버퍼부(BSUB)는 제1 기판(SUB1)의 두께보다 작을 수 있으며, 예를 들어 0.5㎛ 내지 1.5㎛의 두께로 이루어질 수 있다. 여기서, 기판 버퍼부(BSUB)의 두께가 0.5㎛ 이상이면 레이저가 제2 기판(SUB2)으로 투과되어 제2 기판(SUB2)이 손상되는 것을 방지할 수 있다. 기판 버퍼부(BSUB)의 두께가 1.5㎛ 이하이면, 접속 필름(ACF) 내에 포함된 도전볼의 직경보다 작게 이루어져 패드 전극(PD)과 도전볼의 접속을 용이하게 할 수 있다.
제2 배리어 절연층(BIL2)은 제1 배리어 절연층(BIL1), 및 패드 전극(PD)들 상에 배치될 수 있다. 제2 배리어 절연층(BIL2)은 패드 전극(PD)들을 절연시킬 수 있다. 제2 배리어 절연층(BIL2)은 공기 또는 수분의 침투를 방지할 수 있는 무기막을 포함할 수 있다. 예를 들어, 제2 배리어 절연층(BIL2)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄 옥사이드층, 알루미늄 옥사이드층, 및 비정질 실리콘층 중 적어도 하나를 포함할 수 있으나, 이에 한정되지 않는다.
제2 기판(SUB2)은 제2 배리어 절연층(BIL2) 상에 배치될 수 있다. 제2 기판(SUB2)은 베이스 기판 또는 베이스 부재일 수 있다. 제2 기판(SUB2)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 예를 들어, 제2 기판(SUB2)은 폴리이미드(PI)와 같은 고분자 수지 등의 절연 물질을 포함할 수 있으나, 이에 한정되지 않는다.
표시층(DPL)은 제2 기판(SUB2) 상에 배치될 수 있다. 표시층(DPL)은 박막 트랜지스터층(TFTL), 발광 소자층(EML), 파장 변환층(WLCL), 및 컬러 필터층(CFL)을 포함할 수 있다.
박막 트랜지스터층(TFTL)은 하부 금속층(BML), 버퍼층(BF), 액티브층(ACTL), 게이트 절연층(GI), 게이트 전극(GE), 층간 절연층(ILD), 연결 전극(CNE), 제1 보호층(PV1), 및 제1 평탄화층(OC1)을 포함할 수 있다.
하부 금속층(BML)은 제2 기판(SUB2) 상에 배치될 수 있다. 하부 금속층(BML)은 박막 트랜지스터(TFT)와 두께 방향(Z축 방향)으로 중첩되어 박막 트랜지스터(TFT)에 입사되는 외부 광을 차단할 수 있다. 다른 예로, 하부 금속층(BML)은 데이터 라인 또는 전원 라인을 포함할 수 있다. 하부 금속층(BML)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 은(Ag), 티타늄(Ti), 니켈(Ni), 팔라듐(Pd), 인듐(In), 네오디뮴(Nd) 및 구리(Cu) 중 적어도 하나를 포함하는 단일층 또는 다중층으로 형성될 수 있다.
버퍼층(BF)은 하부 금속층(BML) 및 제2 기판(SUB2) 상에 배치될 수 있다. 버퍼층(BF)은 공기 또는 수분의 침투를 방지할 수 있는 무기 물질을 포함할 수 있다. 예를 들어, 버퍼층(BF)은 교번하여 적층된 복수의 무기막을 포함할 수 있다.
액티브층(ACTL)은 버퍼층(BF) 상에 배치될 수 있다. 액티브층(ACTL)은 박막 트랜지스터(TFT)의 반도체 영역(ACT), 드레인 전극(DE), 및 소스 전극(SE)을 포함할 수 있다. 반도체 영역(ACT)은 게이트 전극(GE)과 두께 방향(Z축 방향)으로 중첩될 수 있고, 게이트 절연층(GI)에 의해 게이트 전극(GE)과 절연될 수 있다. 드레인 전극(DE) 및 소스 전극(SE)은 반도체 영역(ACT)의 물질을 도체화하여 형성될 수 있다. 박막 트랜지스터(TFT)는 복수의 화소 각각의 화소 회로를 구성할 수 있다. 예를 들어, 박막 트랜지스터(TFT)는 화소 회로의 구동 트랜지스터 또는 스위칭 트랜지스터일 수 있다.
게이트 절연층(GI)은 액티브층(ACTL) 및 버퍼층(BF) 상에 배치될 수 있다. 게이트 절연층(GI)은 박막 트랜지스터(TFT)의 반도체 영역(ACT)과 게이트 전극(GE)을 절연시킬 수 있다. 게이트 절연층(GI)은 연결 전극(CNE)들이 관통하는 컨택홀을 포함할 수 있다.
게이트 전극(GE)은 게이트 절연층(GI) 상에 배치될 수 있다. 게이트 전극(GE)은 게이트 절연층(GI)을 사이에 두고, 반도체 영역(ACT)과 중첩될 수 있다. 게이트 전극(GE)은 게이트 라인으로부터 게이트 신호를 수신할 수 있다. 예를 들어, 게이트 전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 은(Ag), 티타늄(Ti), 니켈(Ni), 팔라듐(Pd), 인듐(In), 네오디뮴(Nd) 및 구리(Cu) 중 적어도 하나를 포함하는 단일층 또는 다중층으로 형성될 수 있다.
층간 절연층(ILD)은 게이트 전극(GE) 상에 배치될 수 있다. 층간 절연층(ILD)은 게이트 전극(GE)과 연결 전극(CNE)들을 절연시킬 수 있다. 층간 절연층(ILD)은 연결 전극(CNE)들이 관통하는 컨택홀을 포함할 수 있다.
연결 전극(CNE)들은 층간 절연층(ILD) 상에 배치될 수 있다. 연결 전극(CNE)들은 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)을 포함할 수 있다. 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)은 동일 층에서 동일 물질로 형성될 수 있으나, 이에 한정되지 않는다. 예를 들어, 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 은(Ag), 티타늄(Ti), 니켈(Ni), 팔라듐(Pd), 인듐(In), 네오디뮴(Nd) 및 구리(Cu) 중 적어도 하나를 포함하는 단일층 또는 다중층으로 형성될 수 있다.
제1 연결 전극(CNE1)은 데이터 라인 또는 전원 라인과 박막 트랜지스터(TFT)의 드레인 전극(DE)을 접속시킬 수 있다. 제1 연결 전극(CNE1)은 층간 절연층(ILD) 및 게이트 절연층(GI)에 형성된 컨택홀을 통해 드레인 전극(DE)에 접촉될 수 있다. 제2 연결 전극(CNE2)은 박막 트랜지스터(TFT)의 소스 전극(SE)과 제1 전극(RME1)을 접속시킬 수 있다. 제2 연결 전극(CNE2)은 층간 절연층(ILD) 및 게이트 절연층(GI)에 형성된 컨택홀을 통해 소스 전극(SE)에 접촉될 수 있다.
제1 보호층(PV1)은 연결 전극(CNE)들 및 층간 절연층(ILD) 상에 배치될 수 있다. 제1 보호층(PV1)은 박막 트랜지스터(TFT)를 보호할 수 있다. 제1 보호층(PV1)은 제1 전극(RME1)이 관통하는 컨택홀을 포함할 수 있다.
제1 평탄화층(OC1)은 제1 보호층(PV1) 상에 배치될 수 있다. 제1 평탄화층(OC1)은 박막 트랜지스터층(TFTL)의 상부를 평탄화시킬 수 있다. 예를 들어, 제1 평탄화층(OC1)은 제1 전극(RME1)이 관통하는 컨택홀을 포함할 수 있다. 제1 평탄화층(OC1)의 컨택홀은 제1 보호층(PV1)의 컨택홀과 연결될 수 있다. 제1 평탄화층(OC1)은 폴리이미드(PI)와 같은 유기 절연 물질을 포함할 수 있다.
발광 소자층(EML)은 박막 트랜지스터층(TFTL) 상에 배치될 수 있다. 발광 소자층(EML)은 뱅크 패턴(BP)들, 제1 전극(RME1), 제2 전극(RME2), 제1 절연층(PAS1), 서브 뱅크(SB), 발광 소자(ED), 제2 절연층(PAS2), 제1 접촉 전극(CTE1), 제2 접촉 전극(CTE2), 및 제3 절연층(PAS3)을 포함할 수 있다.
뱅크 패턴(BP)들은 제1 평탄화층(OC1) 상에 배치될 수 있다. 뱅크 패턴(BP)들은 제1 평탄화층(OC1)의 상면으로부터 돌출될 수 있다. 뱅크 패턴(BP)들은 제2 방향(Y축 방향)으로 연장되고 제1 방향(X축 방향)으로 서로 이격되어 배치될 수 있다. 뱅크 패턴(BP)들은 복수의 화소 각각의 발광 영역(LA) 또는 개구 영역에 배치될 수 있다. 복수의 발광 소자(ED)는 뱅크 패턴(BP)들 사이에 배치될 수 있다. 뱅크 패턴(BP)들은 경사진 측면을 가질 수 있고, 복수의 발광 소자(ED)에서 방출된 광은 뱅크 패턴(BP)들 상에 배치된 제1 및 제2 전극(RME1, RME2)에 의해 반사될 수 있다. 예를 들어, 뱅크 패턴(BP)들은 폴리이미드(PI)와 같은 유기 절연 물질을 포함할 수 있다.
제1 전극(RME1)은 제1 평탄화층(OC1) 및 뱅크 패턴(BP)들 상에 배치될 수 있다. 제1 전극(RME1)은 복수의 발광 소자(ED)의 일측에 배치된 뱅크 패턴(BP) 상에 배치될 수 있다. 제1 전극(RME1)은 뱅크 패턴(BP)의 경사진 측면 상에 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다. 제1 전극(RME1)은 제1 평탄화층(OC1) 및 제1 보호층(PV1)에 형성된 컨택홀에 삽입되어 제2 연결 전극(CNE2)에 접속될 수 있다. 제1 전극(RME1)은 제1 접촉 전극(CTE1)을 통해 발광 소자(ED)의 일단에 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(RME1)은 화소의 박막 트랜지스터(TFT)로부터 발광 소자(ED)의 휘도에 비례하는 전압을 수신할 수 있다.
제2 전극(RME2)은 제1 평탄화층(OC1) 및 뱅크 패턴(BP) 상에 배치될 수 있다. 제2 전극(RME2)은 복수의 발광 소자(ED)의 타측에 배치된 뱅크 패턴(BP) 상에 배치될 수 있다. 제2 전극(RME2)은 뱅크 패턴(BP)의 경사진 측면 상에 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다. 제2 전극(RME2)은 제2 접촉 전극(CTE2)을 통해 발광 소자(ED)의 타단에 전기적으로 연결될 수 있다. 예를 들어, 제2 전극(RME2)은 저전위 라인으로부터 전체 화소에 공급되는 저전위 전압을 수신할 수 있다.
제1 및 제2 전극(RME1, RME2)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 전극(RME1, RME2)은 알루미늄(Al), 은(Ag), 구리(Cu), 니켈(Ni), 란타늄(La) 중 적어도 하나를 포함할 수 있다. 다른 예를 들어, 제1 및 제2 전극(RME1, RME2)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 등과 같은 물질을 포함할 수 있다. 또 다른 예를 들어, 제1 및 제2 전극(RME1, RME2)은 투명 전도성 물질층 및 반사율이 높은 금속층을 갖는 복수의 층을 포함하거나, 투명 전도성 물질 및 반사율이 높은 금속을 포함하는 하나의 층을 포함할 수 있다. 제1 및 제2 전극(RME1, RME2)은 ITO/Ag/ITO, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
제1 절연층(PAS1)은 제1 평탄화층(OC1), 제1 및 제2 전극(RME1, RME2) 상에 배치될 수 있다. 제1 절연층(PAS1)은 제1 및 제2 전극(RME1, RME2)을 보호하면서 상호 절연시킬 수 있다. 제1 절연층(PAS1)은 발광 소자(ED)의 정렬 과정에서, 발광 소자(ED)와 제1 및 제2 전극(RME1, RME2)이 직접 접촉하여 손상되는 것을 방지할 수 있다.
서브 뱅크(SB)들은 제1 절연층(PAS1) 상에서 차광 영역(BA)과 중첩하여 배치될 수 있다. 서브 뱅크(SB)들은 복수의 화소의 경계에 배치되어 복수의 화소들을 구분할 수 있다. 서브 뱅크(SB)들은 소정의 높이를 가질 수 있고, 폴리이미드(PI)와 같은 유기 절연 물질을 포함할 수 있다.
복수의 발광 소자(ED)는 제1 절연층(PAS1) 상에 배치될 수 있다. 복수의 발광 소자(ED)는 제1 및 제2 전극(RME1, RME2) 사이에서 서로 평행하게 정렬될 수 있다. 발광 소자(ED)의 길이는 제1 및 제2 전극(RME1, RME2) 사이의 길이보다 길 수 있다. 발광 소자(ED)는 복수의 반도체층을 포함할 수 있고, 어느 한 반도체층을 기준으로 일단, 및 일단에 반대되는 타단이 정의될 수 있다. 발광 소자(ED)의 일단은 제1 전극(RME1) 상에 배치되고, 발광 소자(ED)의 타단은 제2 전극(RME2) 상에 배치될 수 있다. 발광 소자(ED)의 일단은 제1 접촉 전극(CTE1)을 통해 제1 전극(RME1)에 전기적으로 연결될 수 있고, 발광 소자(ED)의 타단은 제2 접촉 전극(CTE2)을 통해 제2 전극(RME2)에 전기적으로 연결될 수 있다.
발광 소자(ED)는 마이크로 미터(Micro-meter) 또는 나노 미터(Nano-meter) 단위의 크기를 가질 수 있고, 무기물을 포함하는 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 제1 및 제2 전극(RME1, RME2) 사이에 특정 방향으로 형성된 전계에 따라 제1 및 제2 전극(RME1, RME2) 사이에서 정렬될 수 있다.
예를 들어, 복수의 발광 소자(ED)는 동일 물질을 갖는 활성층을 포함하여, 동일 파장대의 광, 또는 동일 색의 광을 방출할 수 있다. 발광 소자층(EML)의 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각에서 방출되는 광은 동일 색을 가질 수 있다. 예를 들어, 복수의 발광 소자(ED)는 440nm 내지 480nm 범위의 피크 파장을 갖는 제3 색의 광 또는 청색 광을 방출할 수 있으나, 이에 한정되지 않는다.
제2 절연층(PAS2)은 복수의 발광 소자(ED) 상에 배치될 수 있다. 예를 들어, 제2 절연층(PAS2)은 복수의 발광 소자(ED)를 부분적으로 감쌀 수 있고, 복수의 발광 소자(ED) 각각의 양 단을 덮지 않을 수 있다. 제2 절연층(PAS2)은 복수의 발광 소자(ED)를 보호할 수 있고, 표시 장치(10)의 제조 공정에서 복수의 발광 소자(ED)를 고정시킬 수 있다. 제2 절연층(PAS2)은 발광 소자(ED)와 제1 절연층(PAS1) 사이의 공간을 채울 수 있다.
제1 접촉 전극(CTE1)은 제1 절연층(PAS1) 상에 배치될 수 있고, 제1 절연층(PAS1)에 형성된 컨택홀에 삽입되어 제1 전극(RME1)에 접속될 수 있다. 예를 들어, 제1 절연층(PAS1)의 컨택홀은 뱅크 패턴(BP) 상에 형성될 수 있으나, 이에 한정되지 않는다. 제1 접촉 전극(CTE1)의 일단은 뱅크 패턴(BP) 상에서 제1 전극(RME1)에 접속될 수 있고, 제1 접촉 전극(CTE1)의 타단은 발광 소자(ED)의 일단에 접속될 수 있다.
제2 접촉 전극(CTE2)은 제1 절연층(PAS1) 상에 배치될 수 있고, 제1 절연층(PAS1)에 형성된 컨택홀에 삽입되어 제2 전극(RME2)에 접속될 수 있다. 예를 들어, 제1 절연층(PAS1)의 컨택홀은 뱅크 패턴(BP) 상에 마련될 수 있으나, 이에 한정되지 않는다. 제2 접촉 전극(CTE2)의 일단은 발광 소자(ED)의 타단에 접속될 수 있고, 제2 접촉 전극(CTE2)의 타단은 뱅크 패턴(BP) 상에서 제2 전극(RME2)에 접속될 수 있다.
제3 절연층(PAS3)은 제1 및 제2 접촉 전극(CTE1, CTE2), 서브 뱅크(SB), 제1 및 제2 절연층(PAS1, PAS2) 상에 배치될 수 있다. 제3 절연층(PAS3)은 발광 소자층(EML) 상에 배치되어 발광 소자층(EML)을 보호할 수 있다.
파장 변환층(WLCL)은 발광 소자층(EML) 상에 배치될 수 있다. 파장 변환층(WLCL)은 제1 차광 부재(BK1), 제1 파장 변환부(WLC1), 제2 파장 변환부(WLC2), 광 투과부(LTU), 제2 보호층(PV2), 및 제2 평탄화층(OC2)을 포함할 수 있다.
제1 차광 부재(BK1)는 제3 절연층(PAS3) 상에 배치되며, 차광 영역(BA)과 중첩하여 배치될 수 있다. 제1 차광 부재(BK1)는 서브 뱅크(SB)와 두께 방향(Z축 방향)으로 중첩될 수 있다. 제1 차광 부재(BK1)는 광의 투과를 차단할 수 있다. 제1 차광 부재(BK1)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 간에 광이 침범하여 혼색되는 것을 방지함으로써, 표시 장치(10)의 색 재현율을 향상시킬 수 있다. 제1 차광 부재(BK1)는 평면 상에서 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 둘러싸는 격자 형태로 배치될 수 있다.
제1 파장 변환부(WLC1)는 제3 절연층(PAS3) 상에 배치되며, 제1 발광 영역(LA1)과 중첩하여 배치될 수 있다. 제1 파장 변환부(WLC1)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 제1 파장 변환부(WLC1)는 제1 베이스 수지(BS1), 제1 산란체(SCT1) 및 제1 파장 시프터(WLS1)를 포함할 수 있다.
제1 베이스 수지(BS1)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제1 베이스 수지(BS1)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제1 베이스 수지(BS1)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 및 이미드계 수지 등의 유기 물질 중 적어도 하나를 포함할 수 있다.
제1 산란체(SCT1)는 제1 베이스 수지(BS1)와 상이한 굴절률을 가질 수 있고, 제1 베이스 수지(BS1)와 광학 계면을 형성할 수 있다. 예를 들어, 제1 산란체(SCT1)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제1 산란체(SCT1)는 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2) 등과 같은 금속 산화물을 포함하거나, 아크릴계 수지 또는 우레탄계 수지 등의 유기 입자를 포함할 수 있다. 제1 산란체(SCT1)는 입사광의 피크 파장을 실질적으로 변환시키지 않으면서, 입사광의 입사 방향과 무관하게 광을 랜덤 방향으로 산란시킬 수 있다.
제1 파장 시프터(WLS1)는 입사광의 피크 파장을 제1 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 제1 파장 시프터(WLS1)는 표시 장치(10)에서 제공된 청색 광을 610nm 내지 650nm 범위의 단일 피크 파장을 갖는 적색 광으로 변환하여 방출할 수 있다. 제1 파장 시프터(WLS1)는 양자점, 양자 막대 또는 형광체일 수 있다. 양자점은 전자가 전도대에서 가전자대로 전이하면서 특정한 색을 방출하는 입자상 물질일 수 있다.
발광 소자층(EML)에서 제공된 청색 광의 일부는 제1 파장 시프터(WLS1)에 의해 적색 광으로 변환되지 않고 제1 파장 변환부(WLC1)를 투과할 수 있다. 발광 소자층(EML)에서 제공된 청색 광 중 제1 파장 변환부(WLC1)에 의해 변환되지 않고 제1 컬러 필터(CF1)에 입사한 광은 제1 컬러 필터(CF1)에 의해 차단될 수 있다. 그리고, 발광 소자층(EML)에서 제공된 청색 광 중 제1 파장 변환부(WLC1)에 의해 변환된 적색 광은 제1 컬러 필터(CF1)를 투과하여 외부로 출사될 수 있다. 따라서, 제1 발광 영역(LA1)은 적색 광을 방출할 수 있다.
제2 파장 변환부(WLC2)는 제3 절연층(PAS3) 상에 배치되며, 제2 발광 영역(LA2)과 중첩하여 배치될 수 있다. 제2 파장 변환부(WLC2)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 제2 파장 변환부(WLC2)는 제2 베이스 수지(BS2), 제2 산란체(SCT2) 및 제2 파장 시프터(WLS2)를 포함할 수 있다.
제2 베이스 수지(BS2)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제2 베이스 수지(BS2)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제2 베이스 수지(BS2)는 제1 베이스 수지(BS1)와 동일 물질로 이루어지거나, 제1 베이스 수지(BS1)에서 예시된 물질로 이루어질 수 있다.
제2 산란체(SCT2)는 제2 베이스 수지(BS2)와 상이한 굴절률을 가질 수 있고, 제2 베이스 수지(BS2)와 광학 계면을 형성할 수 있다. 예를 들어, 제2 산란체(SCT2)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제2 산란체(SCT2)는 제1 산란체(SCT1)와 동일 물질로 이루어지거나, 제1 산란체(SCT1)에서 예시된 물질로 이루어질 수 있다.
제2 파장 시프터(WLS2)는 입사광의 피크 파장을 제1 파장 시프터(WLS1)의 제1 피크 파장과 다른 제2 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 제2 파장 시프터(WLS2)는 표시 장치(10)에서 제공된 청색 광을 510nm 내지 550nm 범위의 단일 피크 파장을 갖는 녹색 광으로 변환하여 방출할 수 있다. 제2 파장 시프터(WLS2)는 양자점, 양자 막대 또는 형광체일 수 있다. 제2 파장 시프터(WLS2)는 제1 파장 시프터(WLS1)에서 예시된 물질을 포함할 수 있다. 제2 파장 시프터(WLS2)의 파장 변환 범위는 제1 파장 시프터(WLS1)의 파장 변환 범위와 다르도록 양자점, 양자 막대 또는 형광체로 이루어질 수 있다.
광 투과부(LTU)는 제3 절연층(PAS3) 상에 배치되며, 제3 발광 영역(LA3)과 중첩하여 배치될 수 있다. 광 투과부(LTU)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 광 투과부(LTU)는 입사광의 피크 파장을 유지하여 투과시킬 수 있다. 광 투과부(LTU)는 제3 베이스 수지(BS3) 및 제3 산란체(SCT3)를 포함할 수 있다.
제3 베이스 수지(BS3)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제3 베이스 수지(BS3)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제3 베이스 수지(BS3)는 제1 또는 제2 베이스 수지(BS1, BS2)와 동일 물질로 이루어지거나, 제1 베이스 수지(BS1)에서 예시된 물질로 이루어질 수 있다.
제3 산란체(SCT3)는 제3 베이스 수지(BS3)와 상이한 굴절률을 가질 수 있고, 제3 베이스 수지(BS3)와 광학 계면을 형성할 수 있다. 예를 들어, 제3 산란체(SCT3)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제3 산란체(SCT3)는 제1 또는 제2 산란체(SCT1, SCT2)와 동일 물질로 이루어지거나, 제1 산란체(SCT1)에서 예시된 물질로 이루어질 수 있다.
파장 변환층(WLCL)은 발광 소자층(EML)의 제3 절연층(PAS3) 상에 직접 배치됨으로써, 표시 장치(10)는 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)를 위한 별도의 기판을 필요로 하지 않을 수 있다. 따라서, 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각에 용이하게 얼라인될 수 있고, 표시 장치(10)의 두께가 상대적으로 감소될 수 있다.
제2 보호층(PV2)은 제1 및 제2 파장 변환부(WLC1, WLC2), 광 투과부(LTU), 및 제1 차광 부재(BK1)를 덮을 수 있다. 예를 들어, 제2 보호층(PV2)은 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)를 밀봉하여 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)의 손상 또는 오염을 방지할 수 있다. 예를 들어, 제2 보호층(PV2)은 무기 물질을 포함할 수 있다.
제2 평탄화층(OC2)은 제2 보호층(PV2) 상에 배치되어, 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)의 상부를 평탄화시킬 수 있다. 예를 들어, 제2 평탄화층(OC2)은 폴리이미드(PI)와 같은 유기 절연 물질을 포함할 수 있다.
컬러 필터층(CFL)은 파장 변환층(WLCL) 상에 배치될 수 있다. 컬러 필터층(CFL)은 제2 차광 부재(BK2), 제1 내지 제3 컬러 필터(CF1, CF2, CF3), 및 제3 보호층(PV3)을 포함할 수 있다.
제2 차광 부재(BK2)는 파장 변환층(WLCL)의 제2 평탄화층(OC2) 상에 배치되며, 차광 영역(BA)과 중첩하여 배치될 수 있다. 제2 차광 부재(BK2)는 제1 차광 부재(BK1) 또는 서브 뱅크(SB)와 두께 방향(Z축 방향)으로 중첩될 수 있다. 제2 차광 부재(BK2)는 광의 투과를 차단할 수 있다. 제2 차광 부재(BK2)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 간에 광이 침범하여 혼색되는 것을 방지함으로써, 표시 장치(10)의 색 재현율을 향상시킬 수 있다. 제2 차광 부재(BK2)는 평면 상에서 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 둘러싸는 격자 형태로 배치될 수 있다.
제1 컬러 필터(CF1)는 제2 평탄화층(OC2) 상에 배치되며, 제1 발광 영역(LA1)과 중첩하여 배치될 수 있다. 제1 컬러 필터(CF1)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 제1 컬러 필터(CF1)는 제1 파장 변환부(WLC1)와 두께 방향(Z축 방향)으로 중첩될 수 있다. 제1 컬러 필터(CF1)는 제1 색의 광(예를 들어, 적색 광)을 선택적으로 투과시키고, 제2 색의 광(예를 들어, 녹색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제1 컬러 필터(CF1)는 적색 컬러 필터일 수 있으며, 적색의 색재(Red Colorant)를 포함할 수 있다.
제2 컬러 필터(CF2)는 제2 평탄화층(OC2) 상에 배치되며, 제2 발광 영역(LA2)과 중첩하여 배치될 수 있다. 제2 컬러 필터(CF2)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 제2 컬러 필터(CF2)는 제2 파장 변환부(WLC2)와 두께 방향(Z축 방향)으로 중첩될 수 있다. 제2 컬러 필터(CF2)는 제2 색의 광(예를 들어, 녹색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 적색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제2 컬러 필터(CF2)는 녹색 컬러 필터일 수 있으며, 녹색의 색재(Green Colorant)를 포함할 수 있다.
제3 컬러 필터(CF3)는 제2 평탄화층(OC2) 상에 배치되며, 제3 발광 영역(LA3)과 중첩하여 배치될 수 있다. 제3 컬러 필터(CF3)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 제3 컬러 필터(CF3)는 광 투과부(LTU)와 두께 방향(Z축 방향)으로 중첩될 수 있다. 제3 컬러 필터(CF3)는 제3 색의 광(예를 들어, 청색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 적색 광) 및 제2 색의 광(예를 들어, 녹색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제3 컬러 필터(CF3)는 청색 컬러 필터일 수 있으며, 청색의 색재(Blue Colorant)를 포함할 수 있다.
제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 표시 장치(10)의 외부에서 유입되는 광의 일부를 흡수하여 외광에 의한 반사광을 저감시킬 수 있다. 따라서, 제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 외광 반사에 의한 색의 왜곡을 방지할 수 있다.
제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 파장 변환층(WLCL)의 제2 평탄화층(OC2) 상에 직접 배치됨으로써, 표시 장치(10)는 제1 내지 제3 컬러 필터(CF1, CF2, CF3)를 위한 별도의 기판을 필요로 하지 않을 수 있다. 따라서, 표시 장치(10)의 두께가 상대적으로 감소될 수 있다.
제3 보호층(PV3)은 제1 내지 제3 컬러 필터(CF1, CF2, CF3)를 덮을 수 있다. 제3 보호층(PV3)은 제1 내지 제3 컬러 필터(CF1, CF2, CF3)를 보호할 수 있다.
봉지층(TFE)은 컬러 필터층(CFL)의 제3 보호층(PV3) 상에 배치될 수 있다. 봉지층(TFE)은 표시층(DPL)의 상면 및 측면을 덮을 수 있다. 예를 들어, 봉지층(TFE)은 적어도 하나의 무기막을 포함하여 산소 또는 수분이 침투되는 것을 방지할 수 있다. 또한, 봉지층(TFE)은 적어도 하나의 유기막을 포함하여 표시 장치(10)를 먼지와 같은 이물질로부터 보호할 수 있다.
반사 방지막(ARF)은 봉지층(TFE) 상에 배치될 수 있다. 반사 방지막(ARF)은 외부 광의 반사를 방지함으로써, 외부 광의 반사로 인한 시인성의 저하를 감소시킬 수 있다. 반사 방지막(ARF)은 표시 장치(10)의 상면을 보호할 수 있다. 선택적으로, 반사 방지막(ARF)은 생략될 수 있다. 다른 예를 들어, 반사 방지막(ARF)은 편광 필름으로 대체될 수 있다.
한편, 연성 필름(FPCB)은 제1 기판(SUB1)의 하부에 배치될 수 있다. 연성 필름(FPCB)은 접착 부재(ADM)를 이용하여 제1 기판(SUB1)의 하면에 부착될 수 있다. 선택적으로, 접착 부재(ADM)는 생략될 수 있다. 연성 필름(FPCB)은 하면 타측에 배치된 표시 구동부(DIC)를 지지할 수 있다. 연성 필름(FPCB)의 일면, 예를 들어 제1 기판(SUB1)과 대향하는 일면에는 필름 패드(PAE)가 배치될 수 있다. 연성 필름(FPCB)의 필름 패드(PAE)는 접속 필름(ACF)을 통해 패드 전극(PD)에 전기적으로 연결될 수 있다. 연성 필름(FPCB)의 타측은 제1 기판(SUB1)의 하부에서 소스 회로 보드(미도시)에 접속될 수 있다. 연성 필름(FPCB)은 표시 구동부(DIC)의 신호를 표시 장치(10)에 전송할 수 있다.
표시 구동부(DIC)는 집적 회로(Integrated Circuit, IC)일 수 있다. 예를 들어, 표시 구동부(DIC)는 타이밍 제어부의 데이터 제어 신호를 기초로 디지털 비디오 데이터를 아날로그 데이터 전압으로 변환할 수 있고, 연성 필름(FPCB)을 통해 표시 영역(DA)의 데이터 라인에 공급할 수 있다. 다른 예를 들어, 표시 구동부(DIC)는 타이밍 제어부의 게이트 제어 신호를 기초로 게이트 신호를 생성할 수 있고, 연성 필름(FPCB)을 통해 표시 영역(DA)의 게이트 라인에 공급할 수 있다. 표시 장치(10)는 제1 기판(SUB1)의 하부에 배치된 연성 필름(FPCB) 및 표시 구동부(DIC)를 포함함으로써, 비표시 영역(NDA)의 면적을 최소화할 수 있다.
이하, 다른 도면들을 참조하여 상술한 표시 장치(10)의 제조 방법을 설명하기로 한다.
도 7 내지 도 16은 일 실시예에 따른 표시 장치의 제조 방법을 공정별로 나타낸 도면들이다.
도 7을 참조하면, 제1 캐리어 기판(CG1)을 준비한다. 제1 캐리어 기판(CG1)은 표시 장치(10)의 제조 과정에서 표시 장치(10)를 지지할 수 있다. 예를 들어, 제1 캐리어 기판(CG1)은 유리 기판일 수 있으나 이에 한정되지 않는다.
이어, 제1 캐리어 기판(CG1) 상에 제1 기판(SUB1)을 형성한다. 제1 기판(SUB1)은 폴리이미드(PI)와 같은 고분자 수지 등의 절연 물질을 용액 공정으로 도포하여 형성될 수 있다. 제1 기판(SUB1)은 베이스 기판 또는 베이스 부재일 수 있다. 다음, 제1 기판(SUB1) 상에 제1 배리어 절연층(BIL1)을 형성한다. 제1 배리어 절연층(BIL1)은 공기 또는 수분의 침투를 방지할 수 있는 무기 물질을 적층하여 형성할 수 있다.
다음, 제1 배리어 절연층(BIL1)에 제2 컨택홀(CNT2)들을 형성한다. 제2 컨택홀(CNT2)들은 건식 식각 공정을 이용하여 형성될 수 있다. 제2 컨택홀(CNT2)들은 제1 배리어 절연층(BIL1)을 관통하고 제1 기판(SUB1) 상면을 노출할 수 있다.
이어, 도 8을 참조하면, 패드 전극(PD)들을 형성한다. 패드 전극(PD)들은 제1 금속층 물질과 제2 금속층 물질을 순차적으로 적층하고 일괄 식각하여 패드 전극(PD)들의 제1 금속층(MTL1)과 제2 금속층(MTL2)이 형성된다. 패드 전극(PD)들은 제2 컨택홀(CNT2)들 내에 제1 패드 전극(PD1)과 제2 패드 전극(PD2)으로 형성될 수 있다. 일 실시예에 따르면, 제1 금속층(MTL1)은 제1 배리어 절연층(BIL1)의 상면보다 하측에 배치될 수 있고, 제2 금속층(MTL2)은 하면이 제1 배리어 절연층(BIL1)의 상면보다 하측에 배치되고 상면이 제1 배리어 절연층(BIL1)의 상면보다 상측에 배치될 수 있다.
다음, 도 9를 참조하면, 제1 배리어 절연층(BIL1), 및 패드 전극(PD)들 상에 제2 배리어 절연층(BIL2)을 형성한다. 제2 배리어 절연층(BIL2)은 상술한 제1 배리어 절연층(BIL1)과 동일한 공정으로 형성되며, 공기 또는 수분의 침투를 방지할 수 있는 무기 물질을 포함할 수 있다. 이어, 제2 배리어 절연층(BIL2) 상에 제2 기판(SUB2)을 형성한다. 제2 기판(SUB2)은 상술한 제1 기판(SUB1)과 동일한 공정으로 형성되며, 동일한 물질로 형성될 수 있다.
다음, 도 10을 참조하면, 제2 기판(SUB2) 상에 표시층(DPL)을 형성한다. 표시층(DPL)은 박막 트랜지스터층(TFTL), 발광 소자층(EML), 파장 변환층(WLCL), 및 컬러 필터층(CFL)이 제2 기판(SUB2) 상에 순차적으로 적층될 수 있다. 그리고, 표시층(DPL)의 상면 및 측면을 덮도록 봉지층(TFE)을 형성하고, 봉지층(TFE) 상에 반사 방지막(ARF)을 형성한다.
이어, 도 11 및 도 12를 참조하면, 연성 필름(FPCB)을 형성하기 위하여 표시 장치(10)를 상하 반전시키고, 제1 기판(SUB1)으로부터 제1 캐리어 기판(CG1)을 제거한다. 제1 캐리어 기판(CG1)은 제1 캐리어 기판(CG1)과 제1 기판(SUB1) 사이에 배치된 희생층(미도시)을 이용하여 제1 기판(SUB1)의 하면으로부터 제거될 수 있으나, 이에 한정되지 않는다.
다음, 제1 기판(SUB1)의 일면을 제1 식각(1etch) 하여 제1 기판(SUB1)에 제1 그루브(GRO1)들을 형성한다. 제1 식각(1etch)은 건식 식각 공정, 플라즈마 식각(Plasma Etching) 공정, 및 레이저 식각(Laser Etching) 공정 중 적어도 하나의 공정으로 수행된다. 예를 들어, 제1 기판(SUB1)의 제1 그루브(GRO1)들은 펄스 레이저 식각(Pulse Laser Etching) 공정을 통해 식각될 수 있다. 펄스 레이저 식각은 190nm 내지 360nm의 레이저 파장을 이용할 수 있다. 펄스 레이저 식각의 파워는 0.4W 내지 30W이고, 레이저 스팟(Spot) 크기는 20㎛ 내지 200㎛이며, 펄스 폭은 0.1 내지 20ps(pico second)이고, 반복율은 50kHz 내지 2000kHz일 수 있다. 예시적인 실시예에서 펄스 레이저 식각은 355nm의 파장, 20W의 파워, 150㎛의 스팟 크기, 15ps의 펄스 폭 및 800kHz의 반복율의 조건으로 수행될 수 있다. 다만 이에 제한되지 않는다.
상술한 펄스 레이저 식각을 이용하여, 제1 기판(SUB1)의 일면에 제1 그루브(GRO1)들을 형성할 수 있다. 제1 그루브(GRO1)들은 제1 기판(SUB1)의 일면으로부터 소정 깊이로 오목한 형상으로 이루어질 수 있다. 제1 그루브(GRO1)들은 각각 제1 배리어 절연층(BIL1)의 제2 컨택홀(CNT2)들과 중첩하여 배치될 수 있으며, 제2 컨택홀(CNT2)들과 두께 방향(Z축 방향)으로 정렬되어 일치될 수 있다. 제1 그루브(GRO1)들은 제1 방향(X축 방향)으로 서로 이격하여 배치될 수 있다.
다음, 도 13 및 도 14를 참조하면, 제1 기판(SUB1)의 일면을 제2 식각(2etch)하여 제1 컨택홀(CNT1) 및 서브 컨택홀(SCNT)들을 형성한다. 제1 컨택홀(CNT1)은 제1 그루브(GRO1)들을 포함하는 영역의 제1 기판(SUB1)에 펄스 레이저 식각을 이용하여 형성될 수 있다. 제2 식각(2etch)은 상술한 제1 식각(1etch)과 동일한 펄스 레이저 식각을 이용할 수 있으며, 제1 식각(1etch)의 공정 조건 내에서 수행될 수 있다.
제2 식각(2etch)시, 제1 기판(SUB1)은 동일한 두께만큼 식각되어 제거되고, 패드 전극(PD)들이 노출되면 식각을 종료한다. 제1 기판(SUB1)의 제1 그루브(GRO1)들이 형성된 영역은 식각되어 서브 컨택홀(SCNT)들이 형성됨으로써, 패드 전극(PD)들이 노출된다. 예를 들어, 제1 서브 컨택홀(SCNT1)은 제1 패드 전극(PD1)을 노출시키고 제2 서브 컨택홀(SCNT2)은 제2 패드 전극(PD2)을 노출시킨다. 제1 그루브(GRO1)들 이외의 영역의 제1 기판(SUB1)은 완전히 식각되지 않고 잔존하여 기판 버퍼부(BSUB)로 형성된다. 일 실시예에 따르면, 제2 식각(2etch)시 패드 전극(PD)들이 노출되어 레이저 조사가 종료되면, 패드 전극(PD)들 이외의 영역에 기판 버퍼부(BSUB)가 형성되어 제2 기판(SUB2)에 레이저가 조사되는 것을 방지할 수 있다. 즉, 기판 버퍼부(BSUB)는 레이저가 더 이상 투과되지 않도록 제2 기판(SUB2)을 보호하는 역할을 할 수 있다. 따라서, 일 실시예에서는 기판 버퍼부(BSUB)를 통해 제2 식각(2etch) 공정으로부터 제2 기판(SUB2)이 손상되는 것을 방지할 수 있다.
다음, 도 15 및 도 16을 참조하면, 연성 필름(FPCB)을 준비한다. 연성 필름(FPCB)의 일면에는 표시 구동부(DIC)가 배치되고 타면에는 필름 패드(PAE)가 배치된다. 연성 필름(FPCB)은 제1 기판(SUB1)의 일면 상에 정렬되되 필름 패드(PAE)가 제1 기판(SUB1)을 향하도록 정렬된다. 이어, 접속 필름(ACF)을 이용하여 연성 필름(FPCB)의 필름 패드(PAE)와 패드 전극(PD)들을 접속시킨다. 연성 필름(FPCB)의 필름 패드(PAE)는 접속 필름(ACF)을 통해 패드 전극(PD)과 전기적으로 연결될 수 있다.
다음, 접착 부재(ADM)를 이용하여 제1 기판(SUB1)의 일면에 연성 필름(FPCB)을 부착 및 고정한다. 다만 이에 제한되지 않으며, 접착 부재(ADM)는 생략될 수 있다. 따라서, 일 실시예에 따른 표시 장치(10)가 제조될 수 있다.
도 17은 일 실시예에 따른 타일형 표시 장치의 결합 구조를 나타내는 평면도이다. 도 18은 도 17의 II-II'선을 따라 자른 단면도이다.
도 17 및 도 18을 참조하면, 타일형 표시 장치(TD)는 복수의 표시 장치(10), 결합 부재(20), 및 커버 부재(30)를 포함할 수 있다. 복수의 표시 장치(10)는 격자형으로 배열될 수 있으나, 이에 한정되지 않는다. 복수의 표시 장치(10)는 제1 방향(X축 방향) 또는 제2 방향(Y축 방향)으로 연결될 수 있고, 타일형 표시 장치(TD)는 특정 형상을 가질 수 있다. 예를 들어, 복수의 표시 장치(10) 각각은 서로 동일한 크기를 가질 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 복수의 표시 장치(10)는 서로 다른 크기를 가질 수 있다.
타일형 표시 장치(TD)는 제1 내지 제4 표시 장치(10-1~10-4)를 포함할 수 있다. 표시 장치(10)의 개수 및 결합 관계는 도 17의 실시예에 한정되지 않는다. 표시 장치(10)의 개수는 표시 장치(10) 및 타일형 표시 장치(TD) 각각의 크기에 따라 결정될 수 있다. 예를 들어, 타일형 표시 장치(TD)는 도 3에 도시된 표시 장치(10)를 포함할 수 있다.
표시 장치(10)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 복수의 화소를 포함하여 영상을 표시할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 주변에 배치되어 표시 영역(DA)을 둘러쌀 수 있고, 영상을 표시하지 않을 수 있다.
타일형 표시 장치(TD)는 복수의 표시 영역(DA) 사이에 배치되는 결합 영역(SM)을 포함할 수 있다. 타일형 표시 장치(TD)는 인접한 표시 장치들(10) 각각의 비표시 영역(NDA)이 연결되어 형성될 수 있다. 복수의 표시 장치(10)는 결합 영역(SM)에 배치되는 결합 부재(20) 또는 접착 부재를 통해 서로 연결될 수 있다. 복수의 표시 장치(10) 각각의 결합 영역(SM)은 연성 필름을 포함하지 않을 수 있다. 따라서, 복수의 표시 장치(10) 각각의 표시 영역(DA)들 사이의 거리는 복수의 표시 장치(10) 사이의 결합 영역(SM)이 사용자에게 인지되지 않을 정도로 가까울 수 있다. 또한, 복수의 표시 장치(10) 각각의 표시 영역(DA)의 외광 반사율과 복수의 표시 장치(10) 사이의 결합 영역(SM)의 외광 반사율은 실질적으로 동일할 수 있다. 따라서, 타일형 표시 장치(TD)는 복수의 표시 장치(10) 사이의 결합 영역(SM)이 사용자에게 인지되는 것을 방지함으로써, 복수의 표시 장치(10) 사이의 단절감을 개선하고 영상의 몰입도를 향상시킬 수 있다.
표시 장치(10)는 표시 영역(DA)에서 복수의 행과 열을 따라 배열된 복수의 화소를 포함할 수 있다. 복수의 화소 각각은 화소 정의막 또는 뱅크에 의해 정의되는 발광 영역(LA)을 포함할 수 있고, 발광 영역(LA)을 통해 소정의 피크 파장을 갖는 광을 방출할 수 있다. 예를 들어, 표시 장치(10)의 표시 영역(DA)은 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 포함할 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각은 표시 장치(10)의 발광 소자에서 생성된 광이 표시 장치(10)의 외부로 방출되는 영역일 수 있다.
제1 내지 제3 발광 영역(LA1, LA2, LA3)은 표시 영역(DA)의 제1 방향(X축 방향)을 따라 순차적으로 반복 배치될 수 있다. 예를 들어, 제3 발광 영역(LA3)의 면적은 제1 발광 영역(LA1)의 면적보다 넓을 수 있고, 제1 발광 영역(LA1)의 면적은 제2 발광 영역(LA2)의 면적보다 넓을 수 있다. 다른 예를 들어, 제1 발광 영역(LA1)의 면적, 제2 발광 영역(LA2)의 면적, 및 제3 발광 영역(LA3)의 면적은 실질적으로 동일할 수 있다.
표시 장치(10)의 표시 영역(DA)은 복수의 발광 영역(LA)을 둘러싸는 차광 영역(BA)을 포함할 수 있다. 차광 영역(BA)은 제1 내지 제3 발광 영역(LA1, LA2, LA3)에서 방출되는 광들의 혼색을 방지할 수 있다.
타일형 표시 장치(TD)는 복수의 표시 장치(10)의 사이마다 배치된 결합 부재(20)를 이용하여 인접한 표시 장치들(10)의 측면을 서로 결합시킬 수 있다. 결합 부재(20)는 격자 형태로 배열된 제1 내지 제4 표시 장치(10-1~10-4)를 측면끼리 연결함으로써, 타일형 표시 장치(TD)를 구현할 수 있다. 결합 부재(20)는 서로 인접한 표시 장치들(10)의 제1 기판(SUB1)의 측면, 제1 및 제2 배리어 절연층(BIL1, BIL2)의 측면, 제2 기판(SUB2)의 측면, 표시층(DPL)의 측면, 봉지층(TFE)의 측면, 및 반사 방지막(ARF)의 측면을 결합시킬 수 있다.
예를 들어, 결합 부재(20)는 상대적으로 얇은 두께를 갖는 접착제 또는 양면 테이프로 이루어짐으로써, 복수의 표시 장치(10) 사이의 간격을 최소화할 수 있다. 다른 예를 들어, 결합 부재(20)는 상대적으로 얇은 두께를 갖는 결합 프레임으로 이루어짐으로써, 복수의 표시 장치(10) 사이의 간격을 최소화할 수 있다. 따라서, 타일형 표시 장치(TD)는 복수의 표시 장치(10) 사이의 결합 영역(SM)이 사용자에게 인지되는 것을 방지할 수 있다.
커버 부재(30)는 복수의 표시 장치(10) 및 결합 부재(20)의 상면에 배치되어, 복수의 표시 장치(10) 및 결합 부재(20)를 커버할 수 있다. 예를 들어, 커버 부재(30)는 복수의 표시 장치(10) 각각의 반사 방지막(ARF)의 상면에 배치될 수 있다. 커버 부재(30)는 타일형 표시 장치(TD)의 상면을 보호할 수 있다.
도 19 내지 도 22는 다른 실시예에 따른 표시 장치의 제조 방법을 공정별로 나타낸 단면도들이다.
도 19 내지 도 22를 참조하면, 본 실시예에서는 제2 식각 시 제1 기판(SUB1)의 두께를 저감하고, 제3 식각 공정을 수행하여 제1 컨택홀(CNT1) 및 서브 컨택홀(SCNT)들을 형성한다는 점에서 상술한 도 7 내지 도 16의 실시예와 차이가 있다. 이하, 상술한 실시예와 중복되는 설명은 생략하고 차이점에 대해 설명하기로 한다.
도 19에 도시된 바와 같이, 상술한 도 7 내지 도 12의 공정을 동일하게 수행하여 제1 기판(SUB1)의 일면에 제1 그루브(GRO1)들을 형성한다.
이어, 도 19 내지 도 21을 참조하면, 제1 기판(SUB1)의 일면을 제2 식각(2etch)하여 제2 그루브(GRO2)를 형성한다. 제2 식각(2etch)은 상술한 제1 식각(1etch) 공정과 동일한 방법을 이용할 수 있으며, 예를 들어 펄스 레이저 식각을 이용할 수 있다. 제2 그루브(GRO2)는 제1 그루브(GRO1)들의 형상을 유지한 채 제1 기판(SUB1)의 두께를 저감하여 형성될 수 있다. 제2 그루브(GRO2) 내의 바닥면에는 제1 그루브(GRO1)들이 그 형상을 유지하여 형성될 수 있다. 제1 그루브(GRO1)들은 제1 배리어 절연층(BIL1)의 제2 컨택홀(CNT2)들과 두께 방향(Z축 방향)으로 중첩하여 상호 정렬될 수 있다.
일 실시예에서는 제2 식각(2etch)시 제2 그루브(GRO2)를 형성하되 하부의 패드 전극(PD)들을 노출시키지 않는다. 제2 식각(2etch) 공정에 사용되는 레이저는 제1 기판(SUB1)의 두께가 낮아짐에 따라 투과율이 증가되어 제2 기판(SUB2)에까지 조사될 수 있다. 제2 기판(SUB2)에 레이저가 투과되어 조사되면 제2 기판(SUB2)이 손상될 수 있다. 본 실시예에서는 제2 식각(2etch)시 제2 그루브(GRO2)를 형성함으로써, 제2 기판(SUB2)이 손상되는 것을 방지할 수 있다.
다음, 도 22를 참조하면, 제1 기판(SUB1)의 제2 그루브(GRO2)를 제3 식각(3etch)하여 제1 컨택홀(CNT1) 및 서브 컨택홀(SCNT)들을 형성한다. 제3 식각(3etch)시, 제1 기판(SUB1)은 동일한 두께만큼 식각되어 제거되고, 패드 전극(PD)들이 노출되면 식각을 종료한다. 구체적으로 제1 기판(SUB1)의 제1 그루브(GRO1)가 형성된 영역은 식각되어 서브 컨택홀(SCNT)들을 형성함으로써, 하부의 패드 전극(PD)들을 노출시킨다. 예를 들어, 제1 서브 컨택홀(SCNT1)은 제1 패드 전극(PD1)을 노출시키고 제2 서브 컨택홀(SCNT2)은 제2 패드 전극(PD2)을 노출시킨다. 제2 그루브(GRO2) 내에서 제1 그루브(GRO1)들 이외의 영역의 제1 기판(SUB1)은 완전히 식각되지 않고 잔존하여 기판 버퍼부(BSUB)로 형성된다. 기판 버퍼부(BSUB)는 제2 식각(2etch) 공정에서 레이저에 의해 제2 기판(SUB2)이 손상되는 것을 방지할 수 있다.
일 실시예에 따르면, 제3 식각(3etch)은 건식 식각 공정 또는 플라즈마 식각(Plasma Etching) 공정을 이용할 수 있으며, 예를 들어, 대기압 플라즈마(AP Plasma)를 이용한 플라즈마 식각 공정으로 수행될 수 있다. 플라즈마 식각 공정은 노출된 표면을 식각하는 것으로, 내부에 배치된 제2 기판(SUB2)의 손상을 방지할 수 있다. 제3 식각(3etch)은 예를 들어 100 내지 1000W의 전력 파워 및 산소와 질소 가스의 유량비를 조절하여 수행될 수 있으며, 바람직하게는 700W의 전력 파워로 수행될 수 있다. 또한, 제3 식각(3etch)은 제2 그루브(GRO2)가 형성된 영역이 오픈된 마스크를 이용하여 수행될 수 있다.
이후 공정은 상술한 도 15 및 도 16과 같이 수행되어, 표시 장치(10)를 제조할 수 있다.
도 23 내지 도 26은 또 다른 실시예에 따른 표시 장치의 제조 방법을 공정별로 나타낸 단면도들이다.
도 23 내지 도 26을 참조하면, 본 실시예에서는 상술한 도 11 내지 14의 식각 공정의 순서가 바꿀 수 있다. 이하, 상술한 실시예와 중복되는 설명은 생략하고 차이점에 대해 설명하기로 한다.
도 23에 도시된 바와 같이, 상술한 도 7 내지 도 10의 공정을 동일하게 수행하여 표시 장치(10)를 반전시킨다.
이어, 도 23 및 도 24를 참조하면, 제1 기판(SUB1)의 일면을 제1 식각(1etch)하여 제1 컨택홀(CNT1)을 형성한다. 제1 식각(1etch)은 펄스 레이저 식각(Pulse Laser Etching) 공정을 통해 식각될 수 있으며, 상술한 펄스 레이저 식각 공정 조건 내에서 수행될 수 있다. 제1 컨택홀(CNT1)은 패드 전극(PD)들과 중첩하여 형성될 수 있다. 제1 컨택홀(CNT1)과 중첩하는 제1 기판(SUB1)은 두께가 감소될 수 있으며, 이 두께는 후술하는 제1 기판(SUB1)의 기판 버퍼부(BSUB)의 두께가 될 수 있다. 일 실시예에서는 제1 식각(1etch)시 제1 컨택홀(CNT1)을 형성하되 하부의 패드 전극(PD)들을 노출시키지 않는다. 제1 식각(1etch) 공정에 사용되는 레이저는 제1 기판(SUB1)의 두께가 낮아짐에 따라 투과율이 증가되어 제2 기판(SUB2)에까지 조사될 수 있다. 제2 기판(SUB2)에 레이저가 투과되어 조사되면 제2 기판(SUB2)이 손상될 수 있다. 본 실시예에서는 제1 식각(1etch)시 제1 기판(SUB1)을 관통하지 않는 제1 컨택홀(CNT1)을 형성함으로써, 제2 기판(SUB2)이 손상되는 것을 방지할 수 있다.
다음, 도 25 및 도 26을 참조하면, 제1 기판(SUB1)의 일면을 제2 식각(2etch)하여 서브 컨택홀(SCNT)들을 형성한다. 제2 식각(2etch)은 상술한 제1 식각(1etch) 공정과 동일한 방법을 이용할 수 있으며, 예를 들어 펄스 레이저 식각을 이용할 수 있다. 제2 식각(2etch)시, 제1 기판(SUB1)의 소정 영역 예를 들어 패드 전극(PD)들과 중첩하는 영역은 식각되어 제거되고, 패드 전극(PD)들이 노출되면 식각을 종료한다. 구체적으로 패드 전극(PD)들과 중첩하는 제1 기판(SUB1)은 식각되어 서브 컨택홀(SCNT)들을 형성하고, 하부의 패드 전극(PD)들은 서브 컨택홀(SCNT)들에 의해 노출된다. 예를 들어, 제1 서브 컨택홀(SCNT1)은 제1 패드 전극(PD1)을 노출시키고 제2 서브 컨택홀(SCNT2)은 제2 패드 전극(PD2)을 노출시킨다. 제1 컨택홀(CNT1) 내에서 서브 컨택홀(SCNT)들 이외의 영역의 제1 기판(SUB1)은 식각되지 않으며 기판 버퍼부(BSUB)로 형성된다. 기판 버퍼부(BSUB)는 상기 제1 식각(1etch) 공정에서 레이저에 의해 제2 기판(SUB2)이 손상되는 것을 방지할 수 있다.
이후 공정은 상술한 도 15 및 도 16과 같이 수행되어, 표시 장치(10)를 제조할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 SUB1, 2: 제1 및 제2 기판
BIL1, 2: 제1 및 제2 배리어 절연층 PD: 패드 전극
BSUB: 기판 버퍼부 MTL1, 2: 제1 및 제2 금속층
CNT1, 2: 제1 및 제2 컨택홀 GRO1, 2: 제1 및 제2 그루브
FPCB: 연성 필름 SCNT: 서브 컨택홀
ACF: 접속 필름 DPL: 표시층

Claims (20)

  1. 제1 컨택홀을 포함하는 제1 기판;
    상기 제1 기판 상에 배치되며, 상기 제1 컨택홀과 중첩하는 제2 컨택홀들을 포함하는 제1 배리어 절연층;
    상기 제1 배리어 절연층 상에 배치되며, 적어도 일부가 상기 제2 컨택홀들 내에 배치된 패드 전극들;
    상기 패드 전극들 상에 배치되는 표시층; 및
    상기 제1 기판의 하부에 배치되며, 상기 제1 컨택홀 및 상기 제2 컨택홀들을 통해 상기 패드 전극들에 전기적으로 연결되는 연성 필름을 포함하며,
    상기 제1 기판은 상기 제1 컨택홀과 중첩하며 상기 제2 컨택홀들과 비중첩하는 기판 버퍼부를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 기판 버퍼부의 두께는 상기 제1 컨택홀과 비중첩하는 상기 제1 기판의 두께보다 작은 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 기판은 상기 제1 컨택홀과 중첩하며, 상기 제2 컨택홀들과 중첩하는 서브 컨택홀들을 포함하는 표시 장치.
  4. 제3 항에 있어서,
    상기 기판 버퍼부는 상기 서브 컨택홀들의 주변에 배치되며, 상기 서브 컨택홀들을 둘러싸는 표시 장치.
  5. 제1 항에 있어서,
    상기 기판 버퍼부는 상기 제1 배리어 절연층과 중첩하며, 상기 제2 컨택홀들을 둘러싸는 표시 장치.
  6. 제1 항에 있어서,
    상기 기판 버퍼부의 두께는 0.5㎛ 내지 1.5㎛인 표시 장치.
  7. 제1 항에 있어서,
    상기 패드 전극들은 제1 금속층 및 상기 제1 금속층 상에 배치된 제2 금속층을 포함하며,
    상기 제1 금속층은 상기 연성 필름과 인접하여 배치된 표시 장치.
  8. 제1 항에 있어서,
    상기 패드 전극과 상기 표시층 사이에 배치된 제2 배리어 절연층 및 제2 기판을 더 포함하며,
    상기 제2 배리어 절연층은 상기 패드 전극들을 덮고, 상기 제2 기판은 상기 제2 배리어 절연층 상에 배치되는 표시 장치.
  9. 제1 항에 있어서,
    상기 연성 필름과 상기 패드 전극들 사이에 배치된 접속 필름을 더 포함하고,
    상기 접속 필름은 상기 패드 전극들과 상기 연성 필름을 전기적으로 연결하는 표시 장치.
  10. 제1 항에 있어서,
    상기 표시층은,
    상기 패드 전극들 상에 배치된 박막 트랜지스터층;
    상기 박막 트랜지스터층 상에 배치된 발광 소자층;
    상기 발광 소자층 상에 배치된 파장 변환층; 및
    상기 파장 변환층 상에 배치된 컬러 필터층을 포함하는 표시 장치.
  11. 제1 기판을 준비하는 단계;
    상기 제1 기판의 일면 상에 제1 배리어 절연층을 형성하고, 상기 제1 배리어 절연층에 제1 컨택홀들을 형성하는 단계;
    상기 제1 배리어 절연층 및 상기 제1 컨택홀들 상에 패드 전극들을 형성하는 단계;
    상기 패드 전극 상에 표시층을 형성하는 단계;
    상기 제1 컨택홀과 중첩하는 상기 제1 기판의 타면을 제1 식각하여, 제1 그루브들을 형성하는 단계;
    상기 제1 그루브들을 포함하는 상기 제1 기판의 타면을 제2 식각하여, 제2 컨택홀을 형성하는 단계; 및
    상기 패드 전극들 상에 연성 필름을 전기적으로 연결하는 단계를 포함하는 표시 장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 제1 그루브들은 상기 제1 배리어 절연층의 상기 제1 컨택홀들 및 상기 패드 전극들과 중첩하도록 형성하는 표시 장치의 제조 방법.
  13. 제11 항에 있어서,
    상기 제2 식각은 상기 제1 기판을 식각하여 상기 패드 전극들을 노출하는 서브 컨택홀들, 및 상기 제1 컨택홀들과 비중첩하는 기판 버퍼부를 형성하는 표시 장치의 제조 방법.
  14. 제13 항에 있어서,
    상기 제1 그루브들과 중첩하는 영역의 상기 제1 기판은 완전히 제거되어 상기 패드 전극들을 노출하는 상기 서브 컨택홀들이 형성되고,
    상기 제1 그루브들과 비중첩하는 영역의 상기 제1 기판은 일부가 제거되어 상기 기판 버퍼부가 형성되는 표시 장치의 제조 방법.
  15. 제11 항에 있어서,
    상기 제2 식각은 상기 제1 기판을 소정 두께만큼 제거하여 바닥면에 상기 제1 그루브들이 배치된 제2 그루브를 형성하는 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 제2 그루브 내에 배치된 상기 제1 기판을 제3 식각하여 상기 패드 전극들을 노출하는 서브 컨택홀들, 및 상기 제1 컨택홀들과 비중첩하는 기판 버퍼부를 형성하는 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 제3 식각은 대기압 플라즈마 식각 공정으로 수행되는 표시 장치의 제조 방법.
  18. 제11 항에 있어서,
    상기 제1 식각 및 상기 제2 식각은 펄스 레이저 식각 공정으로 수행되는 표시 장치의 제조 방법.
  19. 제1 기판을 준비하는 단계;
    상기 제1 기판의 일면 상에 제1 배리어 절연층을 형성하고, 상기 제1 배리어 절연층에 제1 컨택홀들을 형성하는 단계;
    상기 제1 배리어 절연층 및 상기 제1 컨택홀들 상에 패드 전극들을 형성하는 단계;
    상기 패드 전극 상에 표시층을 형성하는 단계;
    상기 제1 컨택홀과 중첩하는 상기 제1 기판의 타면을 제1 식각하여, 제2 컨택홀을 형성하는 단계;
    상기 제2 컨택홀 내에 배치된 상기 제1 기판을 제2 식각하여, 상기 패드 전극들을 노출하는 서브 컨택홀들, 및 상기 제1 컨택홀들과 비중첩하는 기판 버퍼부를 형성하는 단계; 및
    상기 패드 전극들 상에 연성 필름을 전기적으로 연결하는 단계를 포함하는 표시 장치의 제조 방법.
  20. 복수의 화소를 구비한 표시 영역, 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 복수의 표시 장치; 및
    상기 복수의 표시 장치를 결합시키는 결합 부재를 포함하고,
    상기 복수의 표시 장치 각각은,
    제1 컨택홀을 포함하는 제1 기판;
    상기 제1 기판 상에 배치되며, 상기 제1 컨택홀과 중첩하는 제2 컨택홀들을 포함하는 제1 배리어 절연층;
    상기 제1 배리어 절연층 상에 배치되며, 적어도 일부가 상기 제2 컨택홀들 내에 배치된 패드 전극들;
    상기 패드 전극들 상에 배치되는 표시층; 및
    상기 제1 기판의 하부에 배치되며, 상기 제1 컨택홀 및 상기 제2 컨택홀들을 통해 상기 패드 전극들에 전기적으로 연결되는 연성 필름을 포함하며,
    상기 제1 기판은 상기 제1 컨택홀과 중첩하며 상기 제2 컨택홀들과 비중첩하는 기판 버퍼부를 포함하는 타일형 표시 장치.
KR1020220025738A 2022-02-28 2022-02-28 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치 KR20230129075A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220025738A KR20230129075A (ko) 2022-02-28 2022-02-28 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
US17/974,620 US20230275103A1 (en) 2022-02-28 2022-10-27 Display device, method of manufacturing the same and tiled display device including the same
CN202310165573.9A CN116666417A (zh) 2022-02-28 2023-02-24 显示装置、制造其的方法及包括其的拼接显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220025738A KR20230129075A (ko) 2022-02-28 2022-02-28 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치

Publications (1)

Publication Number Publication Date
KR20230129075A true KR20230129075A (ko) 2023-09-06

Family

ID=87726743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220025738A KR20230129075A (ko) 2022-02-28 2022-02-28 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치

Country Status (3)

Country Link
US (1) US20230275103A1 (ko)
KR (1) KR20230129075A (ko)
CN (1) CN116666417A (ko)

Also Published As

Publication number Publication date
US20230275103A1 (en) 2023-08-31
CN116666417A (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
KR20220127410A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
US20220285428A1 (en) Display device, method of manufacturing the same and tiled display device including the same
KR20230020039A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
CN117501838A (zh) 显示装置
KR20230016738A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220141363A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20230129075A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20220102187A (ko) 타일형 표시 장치
KR20230128176A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20230068470A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
US11989481B2 (en) Display device, method of manufacturing the same and tiled display device including the same
EP4287255B1 (en) Display device, method of manufacturing the same, and tiled display device including the same
US20240153966A1 (en) Display device, method of manufacturing the same and tiled display device
KR20230129095A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
EP4365947A1 (en) Display device, method of manufacturing the same, and tiled display device
KR20230129106A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20240043185A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20230131332A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20230140659A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20230139898A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
EP4239680A1 (en) Display device and tiled display device including the same
KR20220097758A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20220095288A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220129141A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20230017388A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치