CN116666417A - 显示装置、制造其的方法及包括其的拼接显示装置 - Google Patents

显示装置、制造其的方法及包括其的拼接显示装置 Download PDF

Info

Publication number
CN116666417A
CN116666417A CN202310165573.9A CN202310165573A CN116666417A CN 116666417 A CN116666417 A CN 116666417A CN 202310165573 A CN202310165573 A CN 202310165573A CN 116666417 A CN116666417 A CN 116666417A
Authority
CN
China
Prior art keywords
contact hole
substrate
disposed
pad electrode
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310165573.9A
Other languages
English (en)
Inventor
金柄勳
权容焄
金美仙
金台吾
李东成
崔世宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116666417A publication Critical patent/CN116666417A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13336—Combining plural substrates to produce large-area displays, e.g. tiled displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3023—Segmented electronic displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0363—Manufacturing methods by patterning a pre-deposited material using a laser or a focused ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请涉及显示装置、制造其的方法以及包括其的拼接显示装置。显示装置包括：第一衬底，包括第一接触孔；第一阻挡绝缘层，设置在第一衬底上，并且包括与第一接触孔重叠的第二接触孔；焊盘电极，设置在第一阻挡绝缘层上，焊盘电极的至少一子集设置在第二接触孔中；显示层，设置在焊盘电极上；以及柔性膜，设置在第一衬底下方，并且通过第一接触孔和第二接触孔电连接到焊盘电极，其中，第一衬底包括与第一接触孔重叠并且不与第二接触孔重叠的衬底缓冲部分。

Description

显示装置、制造其的方法及包括其的拼接显示装置
技术领域
本公开涉及一种显示装置、制造其的方法以及包括其的拼接显示装置。
背景技术
随着信息社会的发展，对用于显示图像的显示装置的需求以各种形式增加。例如，显示装置已经应用于各种电子装置，诸如智能电话、数码相机、膝上型计算机、导航装置和智能电视。显示装置可以是平坦面板显示装置，诸如液晶显示装置、场发射显示装置或有机发光显示装置。在平坦面板显示装置中，发光显示装置可以包括发光元件，其中显示面板的每个像素可以自身发光，从而在不具有向显示面板提供光的背光单元的情况下显示图像。
在制造大尺寸的显示装置时，发光元件的缺陷率可能由于像素的数量的增加而增加，并且生产率或可靠性可能降低。为了解决这一问题，拼接显示装置可以通过将具有相对小尺寸的多个显示装置彼此连接来实现具有大尺寸的屏幕。由于彼此相邻的显示装置中的每个的非显示区域或边框区域，拼接显示装置可以包括显示装置之间的被称为接缝的边界部分。在图像被显示在整个屏幕(拼接显示器)上的情况下，显示装置之间的边界部分对于整个屏幕提供了不连续的感觉，从而可能减弱图像的沉浸程度。
发明内容
本公开的方面提供了一种能够防止在显示装置的制造工艺期间对衬底造成损坏的显示装置、制造该显示装置的方法以及包括该显示装置的拼接显示装置。
然而，本公开的方面不限于本文中阐述的那些。通过参考以下给出的本公开的详细描述，本公开的以上和其它方面对于本公开所属领域的普通技术人员将变得更加显而易见。
根据本公开的实施方式，显示装置可以包括：第一衬底，包括第一接触孔；第一阻挡绝缘层，设置在第一衬底上，并且包括与第一接触孔重叠的第二接触孔；焊盘电极，设置在第一阻挡绝缘层上，焊盘电极的至少一子集设置在第二接触孔中；显示层，设置在焊盘电极上；以及柔性膜，设置在第一衬底下方，并且通过第一接触孔和第二接触孔电连接到焊盘电极。第一衬底可以包括与第一接触孔重叠并且不与第二接触孔重叠的衬底缓冲部分。
在实施方式中，衬底缓冲部分的厚度可以小于第一衬底的不与第一接触孔重叠的部分的厚度。
在实施方式中，第一衬底可以包括与第一接触孔重叠并且与第二接触孔重叠的子接触孔。
在实施方式中，在平面图中，衬底缓冲部分可以设置在子接触孔周围并且衬底缓冲部分可以围绕子接触孔。
在实施方式中，在平面图中，衬底缓冲部分可以与第一阻挡绝缘层重叠并且衬底缓冲部分可以围绕第二接触孔。
在实施方式中，衬底缓冲部分的厚度可以在约0.5μm至约1.5μm的范围内。
在实施方式中，焊盘电极可以包括第一金属层和设置在第一金属层上的第二金属层，以及相比于第二金属层，第一金属层可以更邻近柔性膜。
在实施方式中，显示装置还可以包括：第二阻挡绝缘层；以及第二衬底，设置在焊盘电极和显示层之间。第二阻挡绝缘层可以覆盖焊盘电极，以及第二衬底可以设置在第二阻挡绝缘层上。
在实施方式中，显示装置还可以包括设置在柔性膜和焊盘电极之间的连接膜，其中，连接膜将焊盘电极和柔性膜彼此电连接。
在实施方式中，显示层可以包括：薄膜晶体管层，设置在焊盘电极上；发光元件层，设置在薄膜晶体管层上；波长转换层，设置在发光元件层上；以及滤色器层，设置在波长转换层上。
根据本公开的实施方式，制造显示装置的方法可以包括：制备第一衬底；在第一衬底的表面上形成第一阻挡绝缘层以及在第一阻挡绝缘层中形成第一接触孔；在其中形成有第一接触孔的第一阻挡绝缘层上形成焊盘电极；在焊盘电极上形成显示层；通过在与第一接触孔重叠的区域中对第一衬底的另一表面执行第一蚀刻来形成第一凹槽；通过对第一衬底的其上形成有第一凹槽的另一表面执行第二蚀刻来形成第二接触孔；以及将柔性膜电连接到焊盘电极上。
在实施方式中，可以形成第一凹槽以与第一阻挡绝缘层的第一接触孔和焊盘电极重叠。
在实施方式中，在第二蚀刻中，可以蚀刻第一衬底以形成暴露焊盘电极的子接触孔以及不与第一接触孔重叠的衬底缓冲部分。
在实施方式中，可以完全去除第一衬底的在与第一凹槽重叠的区域中的部分，以形成暴露焊盘电极的子接触孔，以及可以部分地去除第一衬底的在不与第一凹槽重叠的区域中的部分，以形成衬底缓冲部分。
在实施方式中，在第二蚀刻中，可以将第一衬底去除一定厚度以形成第二凹槽，并且第一凹槽可以设置在第二凹槽的底表面上。
在实施方式中，方法还可以包括：通过对第一衬底的设置在第二凹槽中的部分执行第三蚀刻，形成暴露焊盘电极的子接触孔以及不与第一接触孔重叠的衬底缓冲部分。
在实施方式中，第三蚀刻可以通过大气压等离子体蚀刻工艺来执行。
在实施方式中，第一蚀刻和第二蚀刻可以通过脉冲激光蚀刻工艺来执行。
根据本公开的实施方式，制造显示装置的方法可以包括：制备第一衬底；在第一衬底的表面上形成第一阻挡绝缘层，以及在第一阻挡绝缘层中形成第一接触孔；在其中形成有第一接触孔的第一阻挡绝缘层上形成焊盘电极；在焊盘电极上形成显示层；通过在与第一接触孔重叠的区域中对第一衬底的另一表面执行第一蚀刻来形成第二接触孔；通过对第一衬底的设置在第二接触孔中的部分执行第二蚀刻，形成暴露焊盘电极的子接触孔以及不与第一接触孔重叠的衬底缓冲部分；以及将柔性膜电连接在焊盘电极上。
根据本公开的实施方式，拼接显示装置可以包括：多个显示装置，包括具有像素的显示区域和围绕显示区域的非显示区域；以及联接构件，将多个显示装置彼此联接。多个显示装置中的每个可以包括：第一衬底，包括第一接触孔；第一阻挡绝缘层，设置在第一衬底上，并且包括与第一接触孔重叠的第二接触孔；焊盘电极，设置在第一阻挡绝缘层上，焊盘电极的至少一子集设置在第二接触孔中；显示层，设置在焊盘电极上；以及柔性膜，设置在第一衬底下方，并且通过第一接触孔和第二接触孔电连接到焊盘电极。第一衬底可以包括与第一接触孔重叠且不与第二接触孔重叠的衬底缓冲部分。
依据根据实施方式的显示装置、制造其的方法以及包括其的拼接显示装置，可以通过在蚀刻第一衬底的工艺中形成第一衬底的衬底缓冲部分来防止第二衬底被激光损坏。
然而，实施方式的效果不限于本文中阐述的那些。通过参考权利要求，实施方式的以上和其它效果对于实施方式所属领域的普通技术人员将变得更加显而易见。
附图说明
通过参考附图详细描述其实施方式，本公开的以上和其它方面和特征将变得更加显而易见，在附图中：
图1是示出根据实施方式的拼接显示装置的示意性平面图；
图2是示出根据实施方式的显示装置的示意性平面图；
图3是沿着图2的线I-I'截取的示意性剖视图；
图4是图3的区域A的示意性放大图；
图5是示出根据实施方式的显示装置的第一接触孔部分的示意性底视图；
图6是示出根据实施方式的显示装置的示意性底视图；
图7至图16是示出针对各个工艺的根据实施方式的制造显示装置的方法的示意图；
图17是示出根据实施方式的拼接显示装置的联接结构的示意性平面图；
图18是沿着图17的线II-II'截取的示意性剖视图；
图19至图22是示出针对各个工艺的根据另一实施方式的制造显示装置的方法的示意性剖视图；以及
图23至图26是示出针对各个工艺的根据又一实施方式的制造显示装置的方法的示意性剖视图。
具体实施方式
现将在下文中参考在其中示出了实施方式的附图更全面地描述本公开。然而，本公开可以以不同的形式来实现，并且不应被解释为限于本文中阐述的实施方式。相反，提供这些实施方式是为了使本公开将是透彻且完整的，并且将向本领域的技术人员充分地传达本公开的范围。
如本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文另外清楚地指示。
出于其含义和解释的目的，在说明书和权利要求书中，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以理解为意指包括“A、B、或A和B”的任何组合。术语“和”和“或”可以以连接词性含义或反义连接词性含义使用，并且可以理解为等同于“和/或”。
在说明书和权利要求书中，出于其含义和解释的目的，短语“…中的至少一个”旨在包括“选自…的组中的至少一个”的含义。例如，“A和B中的至少一个”可以理解为意指包括“A、B、或A和B”的任何组合。
将理解的是，术语“连接到”或“联接到”或“接触”可以包括物理连接或联接、或者电连接或联接。
术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”和/或“包括(including)”、“具有(has)”、“具有(have)”和/或“具有(having)”及其变形，当在本说明书中使用时，表示所陈述的特征、整体、步骤、操作、元件、部件和/或其组的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组的存在或添加。
还将理解的是，当层被称为在另一层或衬底“上”时，该层可以直接在另一层或衬底上，或者也可以存在居间的层。在整个说明书中，相同的附图标记指示相同的部件。
将理解的是，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
术语“重叠”或“重叠的”意指第一对象可以在第二对象上方或下方或一侧，并且意指第二对象可以在第一对象上方或下方或一侧。另外，术语“重叠”可以包括层叠、堆叠、面对或面向、在…之上延伸、覆盖或部分覆盖，或者可以是如本领域普通技术人员将领会和理解的任何其它合适的术语。
当元件被描述为“不与”另一元件“重叠”或“…成不与”另一元件“重叠”时，这可以包括这些元件彼此间隔开、彼此偏置、或设置成在彼此旁边，或者可以是如本领域普通技术人员将领会和理解的任何其它合适的术语。
本公开的各种实施方式的特征中的每个可以部分地或整体地组合或彼此组合，并且技术上各种互锁和驱动是可能的。每个实施方式可以彼此独立地实现，或者可以关联性地一起实现。
如在本文中使用的“约”或“近似”包括所述值以及如本领域普通技术人员考虑所讨论的测量以及与特定量的测量相关的误差(即，测量系统的限制)所确定的特定值的可接受偏差范围内的平均值。例如，“约”可以意指在一个或多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。
除非另有限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语，诸如在常用词典中限定的那些，应被解释为具有与它们在相关技术的上下文中的含义一致的含义，并且将不以理想化或过于形式的含义进行解释，除非在本文中明确地如此限定。
图1是示出根据实施方式的拼接显示装置的示意性平面图。
参考图1，拼接显示装置TD可以包括多个显示装置10。显示装置10可以布置(设置)成网格形状，但不限于此。显示装置10可以在第一方向(X轴方向)或第二方向(Y轴方向)上连接，并且拼接显示装置TD可以具有特定的形状。例如，显示装置10中的每个可以具有相同的尺寸，但不限于此。作为另一示例，显示装置10可以具有不同的尺寸。
显示装置10中的每个在平面图中可以具有包括长边和短边的矩形形状。显示装置10可以设置成具有彼此连接的长边或彼此连接的短边。显示装置10中的一些可以设置在拼接显示装置TD的边缘处，以形成拼接显示装置TD的一侧。其它显示装置10可以设置在拼接显示装置TD的拐角处，并且可以形成拼接显示装置TD的两个相邻侧。一些其它显示装置10可以设置在拼接显示装置TD内侧，并且被其它显示装置10围绕。
显示装置10中的每个可以包括显示区域DA和非显示区域NDA。显示区域DA可以包括像素以显示图像。像素中的每个可以包括有机发光二极管(其包括有机发光层)、量子点发光二极管(其包括量子点发光层)、无机发光二极管(其包括无机半导体)和微型发光二极管(微型LED)中的至少一个。在下文中，将描述像素中的每个包括无机发光二极管，但是本公开不限于此。非显示区域NDA可以设置在显示区域DA周围以围绕显示区域DA，并且可以不显示图像。
拼接显示装置TD可以整体上具有平面形状，但不限于此。拼接显示装置TD可以具有三维形状以向用户提供三维效果。例如，在拼接显示装置TD具有三维形状的情况下，显示装置10中的至少一些(至少一子集)可以具有曲形形状。作为另一示例，显示装置10具有平面形状并且可以以一角度彼此连接，使得拼接显示装置TD可以具有三维形状。
拼接显示装置TD可以包括设置在显示区域DA之间的联接区域SM。拼接显示装置TD可以通过将各个相邻的显示装置10的非显示区域NDA彼此连接来形成。显示装置10可以通过设置在联接区域SM中的联接构件或粘合构件彼此连接。显示装置10中的每个的联接区域SM可以不包括焊盘部分或附接到焊盘部分的柔性膜。因此，显示装置10中的每个的显示区域DA之间的距离可以很小，使得用户可能不会识别到显示装置10之间的联接区域SM。显示装置10中的每个的显示区域DA的外部光反射率可以基本上与显示装置10之间的联接区域SM的外部光反射率相同。因此，拼接显示装置TD可以通过防止用户识别到显示装置10之间的联接区域SM来消除显示装置10之间的不连续的感觉并改善图像的沉浸程度。
图2是示出根据实施方式的显示装置的示意性平面图。
参考图2，显示装置10可以包括在显示区域DA中沿着行和列布置的像素。像素中的每个可以包括由像素限定层或堤部限定的发光区域LA，并且可以通过发光区域LA发射具有一峰值波长的光。例如，显示装置10的显示区域DA可以包括第一发光区域LA1、第二发光区域LA2和第三发光区域LA3。第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的每个可以是由显示装置10的发光元件生成的光可在其中被发射到显示装置10的外部的区域。
第一发光区域LA1、第二发光区域LA2和第三发光区域LA3可以向显示装置10的外部发射具有一峰值波长的光。第一发光区域LA1可以发射第一颜色的光，第二发光区域LA2可以发射第二颜色的光，并且第三发光区域LA3可以发射第三颜色的光。例如，第一颜色的光可以是具有在610nm至650nm的范围内的峰值波长的红光，第二颜色的光可以是具有在510nm至550nm的范围内的峰值波长的绿光，并且第三颜色的光可以是具有在440nm至480nm的范围内的峰值波长的蓝光，但本公开不限于此。
第一发光区域LA1、第二发光区域LA2和第三发光区域LA3可以在显示区域DA中沿着第一方向(X轴方向)顺序且重复地设置。例如，第三发光区域LA3的面积可以大于第一发光区域LA1的面积，并且第一发光区域LA1的面积可以大于第二发光区域LA2的面积。作为另一示例，第一发光区域LA1的面积、第二发光区域LA2的面积和第三发光区域LA3的面积可以基本上相同。
显示装置10的显示区域DA可以包括围绕发光区域LA的光阻挡区域BA。光阻挡区域BA可以防止从第一发光区域LA1、第二发光区域LA2和第三发光区域LA3发射的光的颜色混合。
图3是沿着图2的线I-I'截取的示意性剖视图。图4是图3的区域A的示意性放大图。图5是示出根据实施方式的显示装置的第一接触孔部分的示意性底视图。图6是示出根据实施方式的显示装置的示意性底视图。
参考图3至图6，显示装置10的显示区域DA可以包括第一发光区域LA1、第二发光区域LA2和第三发光区域LA3。第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的每个可以是由显示装置10的发光元件ED生成的光可在其中被发射到显示装置10的外部的区域。
显示装置10可以包括第一衬底SUB1、第一阻挡绝缘层BIL1、焊盘电极PD、第二阻挡绝缘层BIL2、第二衬底SUB2、显示层DPL、封装层TFE、抗反射膜ARF、柔性膜FPCB和显示驱动器DIC。
第一衬底SUB1可以支承显示装置10。第一衬底SUB1可以是基础衬底或基础构件。第一衬底SUB1可以是可被弯曲、折叠和/或卷曲的柔性衬底。例如，第一衬底SUB1可以包括诸如聚合物树脂(例如，聚酰亚胺(PI))的绝缘材料，但不限于此。作为另一示例，第一衬底SUB1可以是包括玻璃材料的刚性衬底。
第一衬底SUB1可以包括第一接触孔CNT1和子接触孔SCNT。第一接触孔CNT1可以具有可从第一衬底SUB1的下表面蚀刻并且可凹陷到第一衬底SUB1的一部分停止的凹槽形状。第一接触孔CNT1可以在厚度方向(Z轴方向)上与焊盘电极PD(PD1和PD2)重叠。
子接触孔SCNT(SCNT1和SCNT2)，其可以是穿透第一衬底SUB1的孔，可以设置在第一接触孔CNT1中。在制造显示装置10的工艺中，子接触孔SCNT可以暴露焊盘电极PD的下表面。子接触孔SCNT可以包括分别暴露焊盘电极PD的第一子接触孔SCNT1和第二子接触孔SCNT2。第一子接触孔SCNT1可以在厚度方向(Z轴方向)上与第一焊盘电极PD1重叠并且暴露第一焊盘电极PD1。第二子接触孔SCNT2可以在厚度方向(Z轴方向)上与第二焊盘电极PD2重叠并且暴露第二焊盘电极PD2。子接触孔SCNT可以设置成彼此间隔开，并且第一衬底SUB1的一部分可以以子接触孔SCNT可彼此间隔开的间隔设置。
第一接触孔CNT1的宽度(例如，在第一方向(X轴方向)上测量的宽度)可以大于每个子接触孔SCNT的宽度。各个子接触孔SCNT的宽度之和可以小于第一接触孔CNT1的宽度。子接触孔SCNT可以设置在大宽度的第一接触孔CNT1内。子接触孔SCNT和第一接触孔CNT1可以暴露焊盘电极PD，以在柔性膜FPCB和焊盘电极PD之间进行结合。
第一阻挡绝缘层BIL1可以设置在第一衬底SUB1上。第一阻挡绝缘层BIL1可以包括能够防止空气或湿气渗透的无机膜。例如，第一阻挡绝缘层BIL1可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层、氧化铝层和非晶硅层中的至少一个，但不限于此。
第一阻挡绝缘层BIL1可以包括第二接触孔CNT2。第二接触孔CNT2可以从第一阻挡绝缘层BIL1的下表面起蚀刻并穿透到第一阻挡绝缘层BIL1的上表面。第二接触孔CNT2可以是穿透第一阻挡绝缘层BIL1的通孔。在制造显示装置10的工艺中，第二接触孔CNT2可以暴露焊盘电极PD。第二接触孔CNT2可以设置成彼此间隔开，并且在厚度方向(Z轴方向)上与子接触孔SCNT重叠。第二接触孔CNT2在平面上可以与子接触孔SCNT(例如，第一子接触孔SCNT1和第二子接触孔SCNT2)对准并重合。焊盘电极PD可以通过第二接触孔CNT2和子接触孔SCNT暴露。
焊盘电极PD可以设置在第一阻挡绝缘层BIL1上。焊盘电极PD可以设置在显示区域DA中，或者可以设置成跨过显示区域DA和非显示区域NDA。显示装置10可以包括焊盘电极PD的设置在显示区域DA中的至少一部分，从而最小化非显示区域NDA的面积。尽管未示出，焊盘电极PD可以电连接到像素的薄膜晶体管TFT。因此，焊盘电极PD可以提供从柔性膜FPCB传输到像素的薄膜晶体管TFT的电信号。
焊盘电极PD可以与第一接触孔CNT1、子接触孔SCNT和第二接触孔CNT2重叠，并且可以通过第一接触孔CNT1、子接触孔SCNT和第二接触孔CNT2暴露于外部。焊盘电极PD可以设置成从第一阻挡绝缘层BIL1的上表面延伸到第二接触孔CNT2中。
焊盘电极PD可以包括第一金属层MTL1和第二金属层MTL2。第一金属层MTL1可以形成焊盘电极PD的下层，并且第二金属层MTL2可以设置在第一金属层MTL1上，以形成焊盘电极PD的上层。第一金属层MTL1可以设置在第一阻挡绝缘层BIL1的上表面的下侧上。由于可以在可在第一阻挡绝缘层BIL1中形成第二接触孔CNT2之后沉积第一金属层MTL1，所以第一金属层MTL1可以设置在第一阻挡绝缘层BIL1的上表面的下侧上。例如，第一金属层MTL1的上表面可以设置在第一阻挡绝缘层BIL1的上表面的下侧上。第二金属层MTL2的一部分可以设置在第一阻挡绝缘层BIL1的上表面的下侧上。例如，第二金属层MTL2的下表面可以设置在第一阻挡绝缘层BIL1的上表面的下侧上，并且第二金属层MTL2的上表面可以设置在第一阻挡绝缘层BIL1的上表面的上侧上。
第一金属层MTL1和第二金属层MTL2可以包括金属。第一金属层MTL1可以用于封盖第二金属层MTL2，并且第二金属层MTL2可用作焊盘电极PD的低电阻布线。例如，第一金属层MTL1可以包括钛(Ti)，并且第二金属层MTL2可以包括铜(Cu)。然而，本公开不限于此，并且可以施加任何金属作为第二金属层MTL2，只要其具有低电阻即可。第一金属层MTL1的厚度可以是约100至并且第二金属层MTL2的厚度可以是3000至/>然而，本公开不限于此。
如图4和图5所示，在实施方式中，第一衬底SUB1可以包括设置在与第一接触孔CNT1重叠的区域中的衬底缓冲部分BSUB。衬底缓冲部分BSUB可以对应于其中第一衬底SUB1的厚度可相对薄的区域。例如，衬底缓冲部分BSUB的厚度可以小于不与第一接触孔CNT1重叠的第一衬底SUB1的厚度。衬底缓冲部分BSUB可以与第一接触孔CNT1重叠，并且可以不与第二接触孔CNT2重叠。衬底缓冲部分BSUB可以设置在第二接触孔CNT2周围，并且可以设置成围绕第二接触孔CNT2。衬底缓冲部分BSUB可以设置在第一子接触孔SCNT1和第二子接触孔SCNT2周围，并且可以设置成围绕第一子接触孔SCNT1和第二子接触孔SCNT2。
衬底缓冲部分BSUB可以在制造显示装置10的工艺期间防止激光透射穿过第一衬底SUB1并且进一步向上透射。第一衬底SUB1可以利用激光进行照射以形成第一接触孔CNT1。当可以蚀刻第一衬底SUB1时，第一衬底SUB1的厚度减小并且激光的透射率逐渐增加，这可能损坏设置在第一衬底SUB1上的第二衬底SUB2。根据实施方式，可以通过保留第一衬底SUB1的一部分以形成衬底缓冲部分BSUB来防止第二衬底SUB2在形成第一接触孔CNT1的工艺中被激光损坏。
衬底缓冲部分BSUB的厚度可以小于第一衬底SUB1的其它部分的厚度，例如，可以是约0.5μm至约1.5μm。这里，在衬底缓冲部分BSUB的厚度是约0.5μm或更大的情况下，可以防止激光透射穿过第二衬底SUB2而对第二衬底SUB2造成损坏。在衬底缓冲部分BSUB的厚度是约1.5μm或更小的情况下，衬底缓冲部分BSUB的厚度可以小于包括在连接膜ACF中的导电球的直径，这有助于焊盘电极PD和导电球之间的连接。
第二阻挡绝缘层BIL2可以设置在第一阻挡绝缘层BIL1和焊盘电极PD上。第二阻挡绝缘层BIL2可以使焊盘电极PD绝缘。第二阻挡绝缘层BIL2可以包括能够防止空气或湿气渗透的无机膜。例如，第二阻挡绝缘层BIL2可以包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层、氧化铝层和非晶硅层中的至少一个，但不限于此。
第二衬底SUB2可以设置在第二阻挡绝缘层BIL2上。第二衬底SUB2可以是基础衬底或基础构件。第二衬底SUB2可以是可弯曲、折叠或卷曲的柔性衬底。例如，第二衬底SUB2可以包括诸如聚合物树脂(例如，聚酰亚胺(PI))的绝缘材料，但不限于此。
显示层DPL可以设置在第二衬底SUB2上。显示层DPL可以包括薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。
薄膜晶体管层TFTL可以包括下部金属层BML、缓冲层BF、有源层ACTL、栅极绝缘层GI、栅电极GE、层间绝缘层ILD、连接电极CNE、第一钝化层PV1和第一平坦化层OC1。
下部金属层BML可以设置在第二衬底SUB2上。下部金属层BML可以在厚度方向(Z轴方向)上与薄膜晶体管TFT重叠，以阻挡外部光入射在薄膜晶体管TFT上。作为另一示例，下部金属层BML可以包括数据线或电力线。下部金属层BML可以由包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钯(Pd)、铟(In)、钕(Nd)和铜(Cu)中的至少一种的单层或多层形成。
缓冲层BF可以设置在下部金属层BML和第二衬底SUB2上。缓冲层BF可以包括能够防止空气或湿气渗透的无机材料。例如，缓冲层BF可以包括可交替地彼此堆叠的多个无机膜。
有源层ACTL可以设置在缓冲层BF上。有源层ACTL可以包括薄膜晶体管TFT的半导体区域ACT、漏电极DE和源电极SE。半导体区域ACT可以在厚度方向(Z轴方向)上与栅电极GE重叠，并且可以通过栅极绝缘层GI与栅电极GE绝缘。漏电极DE和源电极SE可以通过将半导体区域ACT的材料制成导体来形成。薄膜晶体管TFT可以构成像素中的每个的像素电路。例如，薄膜晶体管TFT可以是像素电路的驱动晶体管或开关晶体管。
栅极绝缘层GI可以设置在有源层ACTL和缓冲层BF上。栅极绝缘层GI可以使薄膜晶体管TFT的半导体区域ACT和栅电极GE绝缘。栅极绝缘层GI可以包括连接电极CNE穿透其的接触孔。
栅电极GE可以设置在栅极绝缘层GI上。栅电极GE可以与半导体区域ACT重叠，且栅极绝缘层GI插置在其间。栅电极GE可以从栅极线接收栅极信号。例如，栅电极GE可以由包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钯(Pd)、铟(In)、钕(Nd)和铜(Cu)中的至少一种的单层或多层形成。
层间绝缘层ILD可以设置在栅电极GE上。层间绝缘层ILD可以使栅电极GE和连接电极CNE绝缘。层间绝缘层ILD可以包括连接电极CNE穿透其的接触孔。
连接电极CNE可以设置在层间绝缘层ILD上。连接电极CNE可以包括第一连接电极CNE1和第二连接电极CNE2。第一连接电极CNE1和第二连接电极CNE2可以在相同的层上由相同的材料形成，但不限于此。例如，第一连接电极CNE1和第二连接电极CNE2可以由包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钯(Pd)、铟(In)、钕(Nd)和铜(Cu)中的至少一种的单层或多层形成。
第一连接电极CNE1可以将数据线或电力线连接到薄膜晶体管TFT的漏电极DE。第一连接电极CNE1可以通过在层间绝缘层ILD和栅极绝缘层GI中形成的接触孔与漏电极DE接触。第二连接电极CNE2可以将薄膜晶体管TFT的源电极SE连接到第一电极RME1。第二连接电极CNE2可以通过在层间绝缘层ILD和栅极绝缘层GI中形成的接触孔与源电极SE接触。
第一钝化层PV1可以设置在连接电极CNE和层间绝缘层ILD上。第一钝化层PV1可以保护薄膜晶体管TFT。第一钝化层PV1可以包括第一电极RME1穿透其的接触孔。
第一平坦化层OC1可以设置在第一钝化层PV1上。第一平坦化层OC1可以使薄膜晶体管层TFTL的上部分平坦化。例如，第一平坦化层OC1可以包括第一电极RME1穿透其的接触孔。第一平坦化层OC1的接触孔可以连接到第一钝化层PV1的接触孔。第一平坦化层OC1可以包括诸如聚酰亚胺(PI)的有机绝缘材料。
发光元件层EML可以设置在薄膜晶体管层TFTL上。发光元件层EML可以包括堤部图案BP、第一电极RME1、第二电极RME2、第一绝缘层PAS1、子堤部SB、发光元件ED、第二绝缘层PAS2、第一接触电极CTE1、第二接触电极CTE2和第三绝缘层PAS3。
堤部图案BP可以设置在第一平坦化层OC1上。堤部图案BP可以从第一平坦化层OC1的上表面突出。堤部图案BP可以在第二方向(Y轴方向)上延伸，并且可以设置成在第一方向(X轴方向)上彼此间隔开。堤部图案BP可以设置在像素中的每个的发光区域LA或开口区域中。发光元件ED可以设置在堤部图案BP之间。堤部图案BP可以具有倾斜的侧表面，并且从发光元件ED发射的光可以被设置在堤部图案BP上的第一电极RME1和第二电极RME2反射。例如，堤部图案BP可以包括诸如聚酰亚胺(PI)的有机绝缘材料。
第一电极RME1可以设置在第一平坦化层OC1和堤部图案BP上。第一电极RME1可以设置于设置在发光元件ED的一侧上的堤部图案BP上。第一电极RME1可以设置在堤部图案BP的倾斜侧表面上，以反射从发光元件ED发射的光。可以将第一电极RME1插入到形成在第一平坦化层OC1和第一钝化层PV1中的接触孔中，以连接到第二连接电极CNE2。第一电极RME1可以通过第一接触电极CTE1电连接到发光元件ED的一端。例如，第一电极RME1可以从像素的薄膜晶体管TFT接收与发光元件ED的亮度成比例的电压。
第二电极RME2可以设置在第一平坦化层OC1和堤部图案BP上。第二电极RME2可以设置于设置在发光元件ED的另一侧上的堤部图案BP上。第二电极RME2可以设置在堤部图案BP的倾斜侧表面上，以反射从发光元件ED发射的光。第二电极RME2可以通过第二接触电极CTE2电连接到发光元件ED的另一端。例如，第二电极RME2可以接收从低电势线提供给所有像素的低电势电压。
第一电极RME1和第二电极RME2可以包括具有高反射率的导电材料。例如，第一电极RME1和第二电极RME2可以包括铝(Al)、银(Ag)、铜(Cu)、镍(Ni)和镧(La)中的至少一种。作为另一示例，第一电极RME1和第二电极RME2可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铟锡锌(ITZO)的材料。作为又一示例，第一电极RME1和第二电极RME2可以包括具有透明导电材料层和具有高反射率的金属层的多层，或者可以包括包含透明导电材料和具有高反射率的金属的一层。第一电极RME1和第二电极RME2可以具有堆叠结构，诸如ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO。
第一绝缘层PAS1可以设置在第一平坦化层OC1以及第一电极RME1和第二电极RME2上。第一绝缘层PAS1可以使第一电极RME1和第二电极RME2彼此绝缘，同时保护第一电极RME1和第二电极RME2。在对准发光元件ED的工艺中，第一绝缘层PAS1可以防止发光元件ED与第一电极RME1和第二电极RME2直接接触并被其损坏。
子堤部SB可以在第一绝缘层PAS1上设置成与光阻挡区域BA重叠。子堤部SB可以设置在像素的边界处以将像素区分开。子堤部SB可以具有一高度并且可以包括诸如聚酰亚胺(PI)的有机绝缘材料。
发光元件ED可以设置在第一绝缘层PAS1上。发光元件ED可以在第一电极RME1和第二电极RME2之间彼此平行地对准。发光元件ED的长度可以大于第一电极RME1和第二电极RME2之间的距离。发光元件ED可以包括多个半导体层，并且发光元件ED的一端和发光元件ED的与所述一端相对的另一端可以基于任何一个半导体层来限定。发光元件ED的一端可以设置在第一电极RME1上，并且发光元件ED的另一端可以设置在第二电极RME2上。发光元件ED的一端可以通过第一接触电极CTE1电连接到第一电极RME1，并且发光元件ED的另一端可以通过第二接触电极CTE2电连接到第二电极RME2。
发光元件ED可以具有微米或纳米单元的尺寸，并且可以是包括无机材料的无机发光二极管。根据在彼此面对的第一电极RME1和第二电极RME2之间在特定方向上形成的电场，无机发光二极管可以在第一电极RME1和第二电极RME2之间对准。
例如，发光元件ED可以包括具有相同材料的有源层，以发射相同波长带的光或相同颜色的光。从发光元件层EML的第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的每个发射的光可以具有相同的颜色。例如，发光元件ED可以发射具有在440nm至480nm的范围内的峰值波长的第三颜色的光或蓝光，但不限于此。
第二绝缘层PAS2可以设置在发光元件ED上。例如，第二绝缘层PAS2可以部分地围绕发光元件ED，并且可以不覆盖发光元件ED中的每个的两端。第二绝缘层PAS2可以保护发光元件ED，并且可以在制造显示装置10的工艺中固定发光元件ED。第二绝缘层PAS2可以填充发光元件ED和第一绝缘层PAS1之间的空间。
第一接触电极CTE1可以设置在第一绝缘层PAS1上，并且可以插入到形成在第一绝缘层PAS1中的接触孔中以连接到第一电极RME1。例如，第一绝缘层PAS1的接触孔可以形成在堤部图案BP上，但不限于此。第一接触电极CTE1的一端可以在堤部图案BP上连接到第一电极RME1，并且第一接触电极CTE1的另一端可以连接到发光元件ED的一端。
第二接触电极CTE2可以设置在第一绝缘层PAS1上，并且可以插入到形成在第一绝缘层PAS1中的接触孔中以连接到第二电极RME2。例如，第一绝缘层PAS1的接触孔可以设置在堤部图案BP上，但不限于此。第二接触电极CTE2的一端可以连接到发光元件ED的另一端，并且第二接触电极CTE2的另一端可以在堤部图案BP上连接到第二电极RME2。
第三绝缘层PAS3可以设置在第一接触电极CTE1和第二接触电极CTE2、子堤部SB以及第一绝缘层PAS1和第二绝缘层PAS2上。第三绝缘层PAS3可以设置为发光元件层EML的上部分以保护发光元件层EML中的其它部件。
波长转换层WLCL可以设置在发光元件层EML上。波长转换层WLCL可以包括第一光阻挡构件BK1、第一波长转换部分WLC1、第二波长转换部分WLC2、光透射部分LTU、第二钝化层PV2和第二平坦化层OC2。
第一光阻挡构件BK1可以设置在第三绝缘层PAS3上，并且可以设置成与光阻挡区域BA重叠。第一光阻挡构件BK1可以在厚度方向(Z轴方向)上与子堤部SB重叠。第一光阻挡构件BK1可以阻挡光的透射。第一光阻挡构件BK1可以防止光在第一发光区域LA1、第二发光区域LA2和第三发光区域LA3之间透射并且防止光彼此混合颜色，以改善显示装置10的颜色再现率。在平面图中，第一光阻挡构件BK1可以设置成围绕第一发光区域LA1、第二发光区域LA2和第三发光区域LA3的网格形状。
第一波长转换部分WLC1可以设置在第三绝缘层PAS3上，并且可以设置成与第一发光区域LA1重叠。第一波长转换部分WLC1可以被第一光阻挡构件BK1围绕。第一波长转换部分WLC1可以包括第一基础树脂BS1、第一散射体SCT1和第一波长变换器WLS1。
第一基础树脂BS1可以包括具有相对高的透光率的材料。第一基础树脂BS1可以由透明有机材料制成。例如，第一基础树脂BS1可以包括诸如基于环氧树脂、丙烯酸树脂、基于碳的树脂和基于酰亚胺的树脂的有机材料中的至少一种。
第一散射体SCT1可以具有与第一基础树脂BS1的折射率不同的折射率，并且可以与第一基础树脂BS1形成光学界面。例如，第一散射体SCT1可以包括散射透射光中的至少一部分的光散射材料或光散射颗粒。例如，第一散射体SCT1可以包括诸如氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或氧化锡(SnO2)的金属氧化物，或者可以包括诸如丙烯酸树脂或氨基甲酸酯树脂的有机颗粒。不管入射光的入射方向如何，第一散射体SCT1均可以在随机方向上散射光，而基本上不转换入射光的峰值波长。
第一波长变换器WLS1可以将入射光的峰值波长转换或变换成第一峰值波长。例如，第一波长变换器WLS1可以将从显示装置10提供的蓝光转换成具有在610nm至650nm的范围内的单峰值波长的红光，并发射红光。第一波长变换器WLS1可以是量子点、量子棒或磷光体。量子点可以是当电子从导带跃迁到价带时发射特定颜色的光的颗粒物。
从发光元件层EML提供的蓝光中的一部分可以透射穿过第一波长转换部分WLC1，而不被第一波长变换器WLS1转换成红光。在从发光元件层EML提供的蓝光中的在没有被第一波长变换器WLS1转换的情况下入射在第一滤色器CF1上的光可以被第一滤色器CF1阻挡。从发光元件层EML提供的蓝光中的由第一波长转换部分WLC1转换的红光可以透射穿过第一滤色器CF1并被发射到外部。因此，第一发光区域LA1可以发射红光。
第二波长转换部分WLC2可以设置在第三绝缘层PAS3上，并且可以设置成与第二发光区域LA2重叠。第二波长转换部分WLC2可以被第一光阻挡构件BK1围绕。第二波长转换部分WLC2可以包括第二基础树脂BS2、第二散射体SCT2和第二波长变换器WLS2。
第二基础树脂BS2可以包括具有相对高的透光率的材料。第二基础树脂BS2可以由透明有机材料制成。例如，第二基础树脂BS2可以由与第一基础树脂BS1相同的材料制成，或者由作为针对第一基础树脂BS1的示例列出的材料制成。
第二散射体SCT2可以具有与第二基础树脂BS2的折射率不同的折射率，并且可以与第二基础树脂BS2形成光学界面。例如，第二散射体SCT2可以包括散射透射光中的至少一部分的光散射材料或光散射颗粒。例如，第二散射体SCT2可以由与第一散射体SCT1相同的材料制成，或者由作为针对第一散射体SCT1的示例列出的材料制成。
第二波长变换器WLS2可以将入射光的峰值波长转换或变换成不同于第一波长变换器WLS1的第一峰值波长的第二峰值波长。例如，第二波长变换器WLS2可以将从显示装置10提供的蓝光转换成具有在510nm至550nm的范围内的单峰值波长的绿光，并发射绿光。第二波长变换器WLS2可以是量子点、量子棒或磷光体。第二波长变换器WLS2可以包括与第一波长变换器WLS1相同的材料。第二波长变换器WLS2可以由量子点、量子棒或磷光体制成为使得第二波长变换器WLS2的波长转换范围可以不同于第一波长变换器WLS1的波长转换范围。
光透射部分LTU可以设置在第三绝缘层PAS3上，并且可以设置成与第三发光区域LA3重叠。光透射部分LTU可以被第一光阻挡构件BK1围绕。光透射部分LTU可以使入射光透射穿过其，同时保持入射光的峰值波长。光透射部分LTU可以包括第三基础树脂BS3和第三散射体SCT3。
第三基础树脂BS3可以包括具有相对高的透光率的材料。第三基础树脂BS3可以由透明有机材料制成。例如，第三基础树脂BS3可以由与第一基础树脂BS1或第二基础树脂BS2相同的材料制成，或者由作为针对第一基础树脂BS1的示例列出的材料制成。
第三散射体SCT3可以具有与第三基础树脂BS3的折射率不同的折射率，并且可以与第三基础树脂BS3形成光学界面。例如，第三散射体SCT3可以包括散射透射光中的至少一部分的光散射材料或光散射颗粒。例如，第三散射体SCT3可以由与第一散射体SCT1或第二散射体SCT2相同的材料制成，或者由作为针对第一散射体SCT1的示例列出的材料制成。
由于波长转换层WLCL可以设置在(例如，直接设置在)发光元件层EML的第三绝缘层PAS3上，因此显示装置10可以不需要用于第一波长转换部分WLC1和第二波长转换部分WLC2以及光透射部分LTU的单独衬底。因此，第一波长转换部分WLC1和第二波长转换部分WLC2以及光透射部分LTU可以容易地分别与第一发光区域LA1、第二发光区域LA2和第三发光区域LA3对准，并且显示装置10的厚度可以相对减小。
第二钝化层PV2可以覆盖第一波长转换部分WLC1和第二波长转换部分WLC2、光透射部分LTU以及第一光阻挡构件BK1。例如，第二钝化层PV2可以密封第一波长转换部分WLC1和第二波长转换部分WLC2以及光透射部分LTU，以防止第一波长转换部分WLC1和第二波长转换部分WLC2以及光透射部分LTU的损坏或污染。例如，第二钝化层PV2可以包括无机材料。
第二平坦化层OC2可以设置在第二钝化层PV2上，以平坦化第一波长转换部分WLC1和第二波长转换部分WLC2以及光透射部分LTU的上部分。例如，第二平坦化层OC2可以包括诸如聚酰亚胺(PI)的有机绝缘材料。
滤色器层CFL可以设置在波长转换层WLCL上。滤色器层CFL可以包括第二光阻挡构件BK2、第一滤色器CF1、第二滤色器CF2和第三滤色器CF3、以及第三钝化层PV3。
第二光阻挡构件BK2可以设置在波长转换层WLCL的第二平坦化层OC2上，并且可以设置成与光阻挡区域BA重叠。第二光阻挡构件BK2可以在厚度方向(Z轴方向)上与第一光阻挡构件BK1或子堤部SB重叠。第二光阻挡构件BK2可以阻挡光的透射。第二光阻挡构件BK2可以防止光在第一发光区域LA1、第二发光区域LA2和第三发光区域LA3之间透射并且防止光彼此混合颜色，以改善显示装置10的颜色再现率。在平面图中，第二光阻挡构件BK2可以设置成围绕第一发光区域LA1、第二发光区域LA2和第三发光区域LA3的网格形状。
第一滤色器CF1可以设置在第二平坦化层OC2上，并且可以设置成与第一发光区域LA1重叠。第一滤色器CF1可以被第二光阻挡构件BK2围绕。第一滤色器CF1可以在厚度方向(Z轴方向)上与第一波长转换部分WLC1重叠。第一滤色器CF1可以选择性地透射第一颜色的光(例如，红光)，并且阻挡或吸收第二颜色的光(例如，绿光)和第三颜色的光(例如，蓝光)。例如，第一滤色器CF1可以是红色滤色器并且包括红色着色剂。
第二滤色器CF2可以设置在第二平坦化层OC2上，并且可以设置成与第二发光区域LA2重叠。第二滤色器CF2可以被第二光阻挡构件BK2围绕。第二滤色器CF2可以在厚度方向(Z轴方向)上与第二波长转换部分WLC2重叠。第二滤色器CF2可以选择性地透射第二颜色的光(例如，绿光)，并且阻挡或吸收第一颜色的光(例如，红光)和第三颜色的光(例如，蓝光)。例如，第二滤色器CF2可以是绿色滤色器并且包括绿色着色剂。
第三滤色器CF3可以设置在第二平坦化层OC2上，并且可以设置成与第三发光区域LA3重叠。第三滤色器CF3可以被第二光阻挡构件BK2围绕。第三滤色器CF3可以在厚度方向(Z轴方向)上与光透射部分LTU重叠。第三滤色器CF3可以选择性地透射第三颜色的光(例如，蓝光)，并且阻挡或吸收第一颜色的光(例如，红光)和第二颜色的光(例如，绿光)。例如，第三滤色器CF3可以是蓝色滤色器并且包括蓝色着色剂。
第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以吸收从显示装置10的外部引入的光中的一部分，以减少由于外部光引起的反射光。因此，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以防止由于外部光的反射而导致的颜色失真。
由于第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以设置在(例如，直接设置在)波长转换层WLCL的第二平坦化层OC2上，所以显示装置10可以不需要用于第一滤色器CF1、第二滤色器CF2和第三滤色器CF3的单独衬底。因此，显示装置10的厚度可以相对减小。
第三钝化层PV3可以覆盖第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。第三钝化层PV3可以保护第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。
封装层TFE可以设置在滤色器层CFL的第三钝化层PV3上。封装层TFE可以覆盖显示层DPL的上表面和侧表面。例如，封装层TFE可以包括至少一个无机膜，以防止氧气或湿气的渗透。封装层TFE可以包括至少一个有机膜，以保护显示装置10不受诸如灰尘的异物的影响。
抗反射膜ARF可以设置在封装层TFE上。抗反射膜ARF可以防止外部光的反射，以抑制由于外部光的反射而导致的可见度的降低。抗反射膜ARF可以保护显示装置10的上表面。可选地，可以省略抗反射膜ARF。作为另一示例，抗反射膜ARF可以用偏振膜代替。
柔性膜FPCB可以设置在第一衬底SUB1的下侧上。柔性膜FPCB可以使用粘合构件ADM附接到第一衬底SUB1的下表面。可选地，可以省略粘合构件ADM。柔性膜FPCB可以支承设置在其下表面的另一侧上的显示驱动器DIC。膜焊盘PAE可以设置在柔性膜FPCB的表面(例如，面对第一衬底SUB1的表面)上。设置在柔性膜FPCB上的膜焊盘PAE可以通过连接膜ACF电连接到焊盘电极PD。柔性膜FPCB的另一侧可以连接到第一衬底SUB1的下侧上的源电路板(未示出)。柔性膜FPCB可以将显示驱动器DIC的信号传输到显示装置10。
显示驱动器DIC可以是集成电路(IC)。例如，显示驱动器DIC可以基于时序控制器的数据控制信号将数字视频数据转换成模拟数据电压，并且可以通过柔性膜FPCB将数字视频数据提供给显示区域DA中的数据线。作为另一示例，显示驱动器DIC可以基于时序控制器的栅极控制信号生成栅极信号，并且可以通过柔性膜FPCB将栅极信号提供给显示区域DA中的栅极线。显示装置10可以包括设置在第一衬底SUB1的下侧上的柔性膜FPCB和显示驱动器DIC，从而使非显示区域NDA的面积最小化。
在下文中，将参考其它附图描述制造以上描述的显示装置10的方法。
图7至图16是示出针对各个工艺的根据实施方式的制造显示装置的方法的示意图。
参考图7，可以制备第一载体衬底CG1。在制造显示装置10的工艺中，第一载体衬底CG1可以支承显示装置10。例如，第一载体衬底CG1可以是玻璃衬底，但不限于此。
可以在第一载体衬底CG1上形成第一衬底SUB1。第一衬底SUB1可以通过溶液工艺施加诸如聚合物树脂(例如，聚酰亚胺(PI))的绝缘材料来形成。第一衬底SUB1可以是基础衬底或基础构件。可以在第一衬底SUB1上形成第一阻挡绝缘层BIL1。第一阻挡绝缘层BIL1可以通过堆叠能够防止空气或湿气渗透的无机材料来形成。
可以在第一阻挡绝缘层BIL1中形成第二接触孔CNT2。第二接触孔CNT2可以使用干法蚀刻工艺形成。第二接触孔CNT2可以穿透第一阻挡绝缘层BIL1并暴露第一衬底SUB1的上表面。
参考图8，可以形成焊盘电极PD。第一金属层材料和第二金属层材料可以顺序地彼此堆叠并批量地蚀刻以形成焊盘电极PD的第一金属层MTL1和第二金属层MTL2。焊盘电极PD可以在第二接触孔CNT2中形成为第一焊盘电极PD1和第二焊盘电极PD2。根据实施方式，第一金属层MTL1可以设置在第一阻挡绝缘层BIL1的上表面的下侧上，并且第二金属层MTL2可以具有设置在第一阻挡绝缘层BIL1的上表面的下侧上的下表面和设置在第一阻挡绝缘层BIL1的上表面的上侧上的上表面。
参考图9，可以在第一阻挡绝缘层BIL1和焊盘电极PD上形成第二阻挡绝缘层BIL2。第二阻挡绝缘层BIL2可以以与以上描述的第一阻挡绝缘层BIL1相同的工艺形成，并且可以包括能够防止空气或湿气渗透的无机材料。可以在第二阻挡绝缘层BIL2上形成第二衬底SUB2。第二衬底SUB2可以以与以上描述的第一衬底SUB1相同的工艺形成，并且可以由与第一衬底SUB1相同的材料形成。
参考图10，可以在第二衬底SUB2上形成显示层DPL。显示层DPL可以具有可在第二衬底SUB2上彼此顺序地堆叠的薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL和滤色器层CFL。可以形成封装层TFE以覆盖显示层DPL的上表面和侧表面，并且可以在封装层TFE上形成抗反射膜ARF。
参考图11和图12，可以将显示装置10竖直倒置以形成柔性膜FPCB，并且可以从第一衬底SUB1去除第一载体衬底CG1。可以通过使用设置在第一载体衬底CG1和第一衬底SUB1之间的牺牲层(未示出)，将第一载体衬底CG1从第一衬底SUB1的下表面(例如，如果倒置则是上表面)去除，但不限于此。
可以在第一衬底SUB1的表面上执行第一蚀刻1etch以在第一衬底SUB1中形成第一凹槽GRO1。第一蚀刻1etch可以通过干法蚀刻工艺、等离子体蚀刻工艺和激光蚀刻工艺中的至少一种来执行。例如，可以通过脉冲激光蚀刻工艺蚀刻第一衬底SUB1的第一凹槽GRO1。脉冲激光蚀刻可以使用190nm至360nm的激光波长。脉冲激光蚀刻的功率可以是0.4W至30W，激光点尺寸可以是20μm至200μm，脉冲宽度可以是0.1至20皮秒(ps)，并且重复率可以是50kHz至2000kHz。在实施方式中，脉冲激光蚀刻可以在355nm的波长、20W的功率、150μm的光点尺寸、15ps的脉冲宽度和800kHz的重复率的条件下执行。然而，本公开不限于此。
通过使用以上描述的脉冲激光蚀刻，可以在第一衬底SUB1的表面上形成第一凹槽GRO1。第一凹槽GRO1可以形成为从第一衬底SUB1的表面凹陷一深度。第一凹槽GRO1可以设置成分别与第一阻挡绝缘层BIL1的第二接触孔CNT2重叠，并且可以在厚度方向(Z轴方向)上分别与第二接触孔CNT2对准。第一凹槽GRO1可以设置成在第一方向(X轴方向)上彼此间隔开。
参考图13和图14，可以在第一衬底SUB1的表面上执行第二蚀刻2etch，以形成第一接触孔CNT1和子接触孔SCNT。可以使用脉冲激光蚀刻在包括第一凹槽GRO1的区域中在第一衬底SUB1中形成第一接触孔CNT1。第二蚀刻2etch可以使用与以上描述的第一蚀刻1etch的脉冲激光蚀刻相同的脉冲激光蚀刻，并且可以在第一蚀刻1etch的工艺条件的范围内执行。
在第二蚀刻2etch期间，可以将第一衬底SUB1蚀刻相同的厚度并将其去除，并且在暴露焊盘电极PD的情况下，可以终止蚀刻。可以蚀刻第一衬底SUB1的可在其中形成第一凹槽GRO1的区域以形成子接触孔SCNT，从而暴露焊盘电极PD。例如，第一子接触孔SCNT1暴露第一焊盘电极PD1，并且第二子接触孔SCNT2暴露第二焊盘电极PD2。在除了第一凹槽GRO1之外的区域中的第一衬底SUB1可以不被完全蚀刻并且可以保留，并且可以形成为衬底缓冲部分BSUB。根据实施方式，在第二蚀刻2etch期间暴露焊盘电极PD并且可以终止激光照射的情况下，可以在焊盘电极PD之外的区域中形成衬底缓冲部分BSUB，这可以防止第二衬底SUB2被激光照射。例如，衬底缓冲部分BSUB可以用于保护第二衬底SUB2，使得激光可以不再透射穿过第二衬底SUB2。因此，根据实施方式，可以通过衬底缓冲部分BSUB防止第二蚀刻2etch工艺损坏第二衬底SUB2。
参考图15和图16，可以制备柔性膜FPCB。显示驱动器DIC可以设置在柔性膜FPCB的一表面上，并且膜焊盘PAE可以设置在柔性膜FPCB的另一表面上。柔性膜FPCB可以在第一衬底SUB1的表面上对准，并且可以对准成使得膜焊盘PAE面对第一衬底SUB1。设置在柔性膜FPCB上的膜焊盘PAE和焊盘电极PD可以使用连接膜ACF连接。设置在柔性膜FPCB上的膜焊盘PAE可以通过连接膜ACF电连接到焊盘电极PD。
柔性膜FPCB可以使用粘合构件ADM附接并固定到第一衬底SUB1的表面。然而，本公开不限于此，并且可以省略粘合构件ADM。因此，可以制造根据实施方式的显示装置10。
图17是示出根据实施方式的拼接显示装置的联接结构的示意性平面图。图18是沿着图17的线II-II'截取的示意性剖视图。
参考图17和图18，拼接显示装置TD可以包括多个显示装置10、联接构件20和覆盖构件30。显示装置10可以布置成网格形状，但不限于此。显示装置10可以在第一方向(X轴方向)或第二方向(Y轴方向)上连接，并且拼接显示装置TD可以具有特定的形状。例如，显示装置10中的每个可以具有相同的尺寸，但不限于此。作为另一示例，显示装置10可以具有不同的尺寸。
拼接显示装置TD可以包括第一显示装置10-1至第四显示装置10-4。显示装置10的数量和显示装置10之间的联接关系不限于图17的实施方式。显示装置10的数量可以根据显示装置10和拼接显示装置TD中的每个的尺寸来确定。例如，拼接显示装置TD可以包括图3所示的显示装置10。
显示装置10可以包括显示区域DA和非显示区域NDA。显示区域DA可以包括像素以显示图像。非显示区域NDA可以设置在显示区域DA周围以围绕显示区域DA，并且可以不显示图像。
拼接显示装置TD可以包括设置在显示区域DA之间的联接区域SM。拼接显示装置TD可以通过将相邻的显示装置10中的每个的非显示区域NDA彼此连接来形成。显示装置10可以通过设置在联接区域SM中的联接构件20或粘合构件彼此连接。显示装置10中的每个的联接区域SM可以不包括柔性膜。因此，各个显示装置10的显示区域DA之间的距离可以很小，使得用户可能不会识别到显示装置10之间的联接区域SM。显示装置10中的每个的显示区域DA的外部光反射率可以基本上与显示装置10之间的联接区域SM的外部光反射率相同。因此，拼接显示装置TD可以通过防止用户识别到显示装置10之间的联接区域SM来消除显示装置10之间的不连续的感觉并改善图像的沉浸程度。
显示装置10可以包括在显示区域DA中沿着行和列布置的像素。像素中的每个可以包括由像素限定层或堤部限定的发光区域LA，并且可以通过发光区域LA发射具有峰值波长的光。例如，显示装置10的显示区域DA可以包括第一发光区域LA1、第二发光区域LA2和第三发光区域LA3。第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的每个可以是由显示装置10的发光元件ED生成的光可在其中被发射到显示装置10的外部的区域。
第一发光区域LA1、第二发光区域LA2和第三发光区域LA3可以在显示区域DA中沿着第一方向(X轴方向)顺序且重复地设置。例如，第三发光区域LA3的面积可以大于第一发光区域LA1的面积，并且第一发光区域LA1的面积可以大于第二发光区域LA2的面积。作为另一示例，第一发光区域LA1的面积、第二发光区域LA2的面积和第三发光区域LA3的面积可以基本上相同。
显示装置10的显示区域DA可以包括围绕发光区域LA的光阻挡区域BA。光阻挡区域BA可以防止从第一发光区域LA1、第二发光区域LA2和第三发光区域LA3发射的光的颜色混合。
在拼接显示装置TD中，可以使用设置在显示装置10之间的联接构件20将彼此相邻的显示装置10的侧表面彼此联接。联接构件20可以将布置成网格形状的第一显示装置10-1至第四显示装置10-4的侧表面彼此连接，以实现拼接显示装置TD。联接构件20可以将显示装置10的彼此相邻的第一衬底SUB1的侧表面、第一阻挡绝缘层BIL1和第二阻挡绝缘层BIL2的侧表面、第二衬底SUB2的侧表面、显示层DPL的侧表面、封装层TFE的侧表面以及抗反射膜ARF的侧表面彼此联接。
例如，联接构件20可以由具有相对小的厚度的粘合剂或双面胶带形成，以最小化显示装置10之间的间隔。作为另一示例，联接构件20可以由具有相对小的厚度的联接框架形成，以最小化显示装置10之间的间隔。因此，拼接显示装置TD可以防止显示装置10之间的联接区域SM被用户识别到。
覆盖构件30可以设置在显示装置10和联接构件20的上表面上，以覆盖显示装置10和联接构件20。例如，覆盖构件30可以设置在显示装置10中的每个的抗反射膜ARF的上表面上。覆盖构件30可以保护拼接显示装置TD的上表面。
图19至图22是示出针对各个工艺的根据另一实施方式的制造显示装置的方法的示意性剖视图。图21是图20的区域B的示意性放大图。
参考图19至图22，实施方式与图7至图16的实施方式的不同之处可以至少在于，可以在第二蚀刻2etch期间减小第一衬底SUB1的厚度，并且可以执行第三蚀刻3etch工艺以形成第一接触孔CNT1和子接触孔SCNT。在下文中，将省略与以上描述的实施方式的描述重叠的描述，并将描述不同之处。
如图19所示，通过执行与以上描述的图7至图12相同的工艺，在第一衬底SUB1的表面上形成第一凹槽GRO1。
参考图19至图21，可以在第一衬底SUB1的表面上执行第二蚀刻2etch以形成第二凹槽GRO2。第二蚀刻2etch可以使用与以上描述的第一蚀刻1etch工艺相同的方法，例如脉冲激光蚀刻。可以通过减小第一衬底SUB1的厚度同时保持第一凹槽GRO1的形状来形成第二凹槽GRO2。第一凹槽GRO1可以形成在第二凹槽GRO2的底表面上，同时保持其形状。第一凹槽GRO1可以对准以在厚度方向(Z轴方向)上与第一阻挡绝缘层BIL1的第二接触孔CNT2重叠。
在实施方式中，在第二蚀刻2etch期间，可以形成第二凹槽GRO2，但是在其下侧上的焊盘电极PD可以不被暴露。可以照射用于第二蚀刻2etch工艺的具有随着第一衬底SUB1的厚度减小而增加的透射率的激光以在到达第二衬底SUB2之前停止。在激光透射穿过第二衬底SUB2并照射到第二衬底SUB2的情况下，第二衬底SUB2可能被损坏。在实施方式中，可以通过在第二蚀刻2etch期间形成第二凹槽GRO2来防止对第二衬底SUB2的损坏。
参考图22，可以对第一衬底SUB1的第二凹槽GRO2执行第三蚀刻3etch，以形成第一接触孔CNT1和子接触孔SCNT。在第三蚀刻3etch期间，可以将第一衬底SUB1蚀刻相同的厚度并将其去除，并且在暴露焊盘电极PD的情况下，可以终止蚀刻。具体地，可以蚀刻第一衬底SUB1的可在其中形成第一凹槽GRO1的区域以形成子接触孔SCNT，从而暴露在其下侧上的焊盘电极PD。例如，第一子接触孔SCNT1暴露第一焊盘电极PD1，并且第二子接触孔SCNT2暴露第二焊盘电极PD2。在第二凹槽GRO2中的除了第一凹槽GRO1之外的区域中的第一衬底SUB1可以不被完全蚀刻并且可以保留，并且可以被形成为衬底缓冲部分BSUB。衬底缓冲部分BSUB可以防止第二衬底SUB2在第三蚀刻3etch工艺中被激光损坏。
根据实施方式，第三蚀刻3etch可以使用干法蚀刻工艺或等离子体蚀刻工艺，并且可以通过例如使用大气压(AP)等离子体的等离子体蚀刻工艺来执行。等离子体蚀刻工艺蚀刻所暴露的表面，从而防止对设置在其下方的第二衬底SUB2造成损坏。例如，第三蚀刻3etch可以通过调节100至1000W的功率以及氧气和氮气的流速比来执行，并且例如可以以700W的功率执行。第三蚀刻3etch可以使用可在其中形成第二凹槽GRO2的区域可被开口的掩模来执行。
随后的工艺可以如以上描述的图15和图16中的那样执行，以制造显示装置10。
图23至图26是示出针对各个工艺的根据又一实施方式的制造显示装置的方法的示意性剖视图。
参考23至图26，在实施方式中，可以改变以上描述的图11至图14的蚀刻工艺的顺序。在下文中，将省略与以上描述的实施方式的描述重叠的描述，并将描述不同之处。
如图23所示，可以通过执行与以上描述的图7至图10相同的工艺来倒置显示装置10。
参考图23和图24，可以对第一衬底SUB1的表面执行第一蚀刻1etch以形成第一接触孔CNT1。第一蚀刻1etch可以通过脉冲激光蚀刻工艺执行，并且可以在以上描述的脉冲激光蚀刻工艺条件的范围内执行。第一接触孔CNT1可以形成为与焊盘电极PD重叠。可以减小与第一接触孔CNT1重叠的第一衬底SUB1的厚度，并且所述厚度可以是稍后将描述的第一衬底SUB1的衬底缓冲部分BSUB的厚度。在实施方式中，在第一蚀刻1etch期间，可以形成第一接触孔CNT1，但是在其下侧上的焊盘电极PD可以不被暴露。可以照射用于第一蚀刻1etch工艺的具有随着第一衬底SUB1的厚度减小而增加的透射率的激光以在到达第二衬底SUB2之前停止。在激光透射穿过第二衬底SUB2并照射到第二衬底SUB2的情况下，第二衬底SUB2可能被损坏。在实施方式中，可以通过在第一蚀刻1etch期间形成不穿透第一衬底SUB1的第一接触孔CNT1，防止对第二衬底SUB2的损坏。
参考图25和图26，可以对第一衬底SUB1的表面执行第二蚀刻2etch以形成子接触孔SCNT。第二蚀刻2etch可以使用与以上描述的第一蚀刻1etch工艺相同的方法，例如脉冲激光蚀刻。在第二蚀刻2etch期间，可以蚀刻和去除第一衬底SUB1的区域(例如，与焊盘电极PD重叠的区域)，并且在可以暴露焊盘电极PD的情况下，终止蚀刻。具体地，可以蚀刻与焊盘电极PD重叠的第一衬底SUB1以形成子接触孔SCNT，并且可以通过子接触孔SCNT暴露在其下侧上的焊盘电极PD。例如，第一子接触孔SCNT1暴露第一焊盘电极PD1，并且第二子接触孔SCNT2暴露第二焊盘电极PD2。在第一接触孔CNT1中的除了子接触孔SCNT之外的区域中的第一衬底SUB1可以不被蚀刻并且可以被形成为衬底缓冲部分BSUB。衬底缓冲部分BSUB可以防止第二衬底SUB2在第二蚀刻2etch工艺中被激光损坏。
随后的工艺可以如以上描述的图15和图16中那样执行，以制造显示装置10。
在结束详细描述时，本领域的技术人员将理解，在本质上不背离本公开的原理的情况下，可以对实施方式做出许多变化和修改。因此，所公开的实施方式仅以概述性和描述性含义使用，而不是出于限制的目的。

Claims (20)

1.显示装置，包括：
第一衬底，包括第一接触孔；
第一阻挡绝缘层，设置在所述第一衬底上，并且包括与所述第一接触孔重叠的第二接触孔；
焊盘电极，设置在所述第一阻挡绝缘层上，所述焊盘电极的至少一子集设置在所述第二接触孔中；
显示层，设置在所述焊盘电极上；以及
柔性膜，设置在所述第一衬底下方，并且通过所述第一接触孔和所述第二接触孔电连接到所述焊盘电极，
其中，所述第一衬底包括与所述第一接触孔重叠并且不与所述第二接触孔重叠的衬底缓冲部分。
2.根据权利要求1所述的显示装置，其中，所述衬底缓冲部分的厚度小于所述第一衬底的不与所述第一接触孔重叠的部分的厚度。
3.根据权利要求1所述的显示装置，其中，所述第一衬底包括与所述第一接触孔重叠并且与所述第二接触孔重叠的子接触孔。
4.根据权利要求3所述的显示装置，其中，在平面图中：
所述衬底缓冲部分设置在所述子接触孔周围，以及
所述衬底缓冲部分围绕所述子接触孔。
5.根据权利要求1所述的显示装置，其中，在平面图中：
所述衬底缓冲部分与所述第一阻挡绝缘层重叠，以及
所述衬底缓冲部分围绕所述第二接触孔。
6.根据权利要求1所述的显示装置，其中，所述衬底缓冲部分的厚度在0.5μm至1.5μm的范围内。
7.根据权利要求1所述的显示装置，其中，
所述焊盘电极包括第一金属层和设置在所述第一金属层上的第二金属层，以及
相比于所述第二金属层，所述第一金属层更邻近所述柔性膜。
8.根据权利要求1所述的显示装置，还包括：
第二阻挡绝缘层；以及
第二衬底，设置在所述焊盘电极和所述显示层之间，其中，
所述第二阻挡绝缘层覆盖所述焊盘电极，以及
所述第二衬底设置在所述第二阻挡绝缘层上。
9.根据权利要求1所述的显示装置，还包括：
连接膜，设置在所述柔性膜和所述焊盘电极之间，
其中，所述连接膜将所述焊盘电极和所述柔性膜彼此电连接。
10.根据权利要求1所述的显示装置，其中，所述显示层包括：
薄膜晶体管层，设置在所述焊盘电极上；
发光元件层，设置在所述薄膜晶体管层上；
波长转换层，设置在所述发光元件层上；以及
滤色器层，设置在所述波长转换层上。
11.制造显示装置的方法，所述方法包括：
制备第一衬底；
在所述第一衬底的表面上形成第一阻挡绝缘层；
在所述第一阻挡绝缘层中形成第一接触孔；
在其中形成有所述第一接触孔的所述第一阻挡绝缘层上形成焊盘电极；
在所述焊盘电极上形成显示层；
通过在与所述第一接触孔重叠的区域中对所述第一衬底的另一表面执行第一蚀刻来形成第一凹槽；
通过对所述第一衬底的其上形成有所述第一凹槽的所述另一表面执行第二蚀刻来形成第二接触孔；以及
将柔性膜电连接到所述焊盘电极上。
12.根据权利要求11所述的方法，其中，形成所述第一凹槽以与所述第一阻挡绝缘层的所述第一接触孔和所述焊盘电极重叠。
13.根据权利要求11所述的方法，其中，在所述第二蚀刻中，蚀刻所述第一衬底以形成暴露所述焊盘电极的子接触孔以及不与所述第一接触孔重叠的衬底缓冲部分。
14.根据权利要求13所述的方法，其中，
完全去除所述第一衬底的在与所述第一凹槽重叠的区域中的部分，以形成暴露所述焊盘电极的所述子接触孔，以及
部分地去除所述第一衬底的在不与所述第一凹槽重叠的区域中的部分，以形成所述衬底缓冲部分。
15.根据权利要求11所述的方法，其中，在所述第二蚀刻中，将所述第一衬底去除一定厚度以形成第二凹槽，并且所述第一凹槽设置在所述第二凹槽的底表面上。
16.根据权利要求15所述的方法，还包括：
通过对所述第一衬底的设置在所述第二凹槽中的部分执行第三蚀刻，形成暴露所述焊盘电极的子接触孔以及不与所述第一接触孔重叠的衬底缓冲部分。
17.根据权利要求16所述的方法，其中，所述第三蚀刻通过大气压等离子体蚀刻工艺来执行。
18.根据权利要求11所述的方法，其中，所述第一蚀刻和所述第二蚀刻通过脉冲激光蚀刻工艺来执行。
19.制造显示装置的方法，所述方法包括：
制备第一衬底；
在所述第一衬底的表面上形成第一阻挡绝缘层；
在所述第一阻挡绝缘层中形成第一接触孔；
在其中形成有所述第一接触孔的所述第一阻挡绝缘层上形成焊盘电极；
在所述焊盘电极上形成显示层；
通过在与所述第一接触孔重叠的区域中对所述第一衬底的另一表面执行第一蚀刻来形成第二接触孔；
通过对所述第一衬底的设置在所述第二接触孔中的部分执行第二蚀刻，形成暴露所述焊盘电极的子接触孔以及不与所述第一接触孔重叠的衬底缓冲部分；以及
将柔性膜电连接在所述焊盘电极上。
20.拼接显示装置，包括：
多个显示装置，包括具有像素的显示区域和围绕所述显示区域的非显示区域；以及
联接构件，将所述多个显示装置彼此联接，其中，
所述多个显示装置中的每个包括：
第一衬底，包括第一接触孔；
第一阻挡绝缘层，设置在所述第一衬底上，并且包括与所述第一接触孔重叠的第二接触孔；
焊盘电极，设置在所述第一阻挡绝缘层上，所述焊盘电极的至少一子集设置在所述第二接触孔中；
显示层，设置在所述焊盘电极上；以及
柔性膜，设置在所述第一衬底下方，并且通过所述第一接触孔和所述第二接触孔电连接到所述焊盘电极，以及
其中，所述第一衬底包括与所述第一接触孔重叠且不与所述第二接触孔重叠的衬底缓冲部分。
CN202310165573.9A 2022-02-28 2023-02-24 显示装置、制造其的方法及包括其的拼接显示装置 Pending CN116666417A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220025738A KR20230129075A (ko) 2022-02-28 2022-02-28 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR10-2022-0025738 2022-02-28

Publications (1)

Publication Number Publication Date
CN116666417A true CN116666417A (zh) 2023-08-29

Family

ID=87726743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310165573.9A Pending CN116666417A (zh) 2022-02-28 2023-02-24 显示装置、制造其的方法及包括其的拼接显示装置

Country Status (3)

Country Link
US (1) US20230275103A1 (zh)
KR (1) KR20230129075A (zh)
CN (1) CN116666417A (zh)

Also Published As

Publication number Publication date
US20230275103A1 (en) 2023-08-31
KR20230129075A (ko) 2023-09-06

Similar Documents

Publication Publication Date Title
CN115084200A (zh) 显示装置、显示装置的制造方法及瓦片型显示装置
US20220285428A1 (en) Display device, method of manufacturing the same and tiled display device including the same
CN117501838A (zh) 显示装置
CN115207041A (zh) 显示装置、其提供方法以及包括显示装置的平铺显示装置
KR20230020039A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
CN116666417A (zh) 显示装置、制造其的方法及包括其的拼接显示装置
EP4287255B1 (en) Display device, method of manufacturing the same, and tiled display device including the same
US20230143994A1 (en) Display device, method of manufacturing the same and tiled display device including the same
US20240105897A1 (en) Display device, method of manufacturing the same and tiled display device including the same
EP4365947A1 (en) Display device, method of manufacturing the same, and tiled display device
US11989481B2 (en) Display device, method of manufacturing the same and tiled display device including the same
US20230317903A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
US20230275188A1 (en) Display device, method of manufacturing the same and tiled display device including the same
EP4239680A1 (en) Display device and tiled display device including the same
US20230307462A1 (en) Display device, method of manufacturing the same and tiled display device including the same
CN116666418A (zh) 显示装置、制造其的方法及包括其的拼接显示装置
US20240153966A1 (en) Display device, method of manufacturing the same and tiled display device
KR20230131332A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
CN116666387A (zh) 显示装置和包括该显示装置的拼接显示装置
CN117716500A (zh) 显示装置和包括该显示装置的拼接显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication