KR20220136157A - 제어 장치, 성막 장치, 기판 흡착 방법, 스케줄 설정 방법, 및 전자 디바이스의 제조 방법 - Google Patents

제어 장치, 성막 장치, 기판 흡착 방법, 스케줄 설정 방법, 및 전자 디바이스의 제조 방법 Download PDF

Info

Publication number
KR20220136157A
KR20220136157A KR1020220035943A KR20220035943A KR20220136157A KR 20220136157 A KR20220136157 A KR 20220136157A KR 1020220035943 A KR1020220035943 A KR 1020220035943A KR 20220035943 A KR20220035943 A KR 20220035943A KR 20220136157 A KR20220136157 A KR 20220136157A
Authority
KR
South Korea
Prior art keywords
substrate
adsorption
voltage
electrostatic chuck
time
Prior art date
Application number
KR1020220035943A
Other languages
English (en)
Inventor
타케시 타키자와
야스요 카와바타
메구무 카와에
Original Assignee
캐논 톡키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 톡키 가부시키가이샤 filed Critical 캐논 톡키 가부시키가이샤
Publication of KR20220136157A publication Critical patent/KR20220136157A/ko
Priority to KR1020240020956A priority Critical patent/KR20240027640A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/548—Controlling the composition
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H01L51/0011—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

[과제] 성막 정밀도의 저하를 억제하는 기술을 제공한다.
[해결 수단] 성막 장치의 제어 장치는, 기판을 흡착하는 정전척과, 정전척에 의한 기판의 흡착을 검출하는 검출 수단을 구비한다. 제어 장치는, 검출 수단의 검출 결과를 취득하는 취득 수단과, 취득 수단이 취득한 검출 결과로부터 특정된, 정전척에 의한 기판의 흡착 시간에 기초하여, 정전척의 흡착 전압을 설정하는 전압 제어 수단을 구비한다.

Description

제어 장치, 성막 장치, 기판 흡착 방법, 스케줄 설정 방법, 및 전자 디바이스의 제조 방법{CONTROL DEVICE, FILM FORMING APPARATUS, SUBSTRATE ADSORPTION METHOD, SCHEDULE SETTING METHOD, AND MANUFACTURING METHOD OF ELECTRONIC DEVICE}
본 발명은 제어 장치, 성막 장치, 기판 흡착 방법, 스케줄 설정 방법, 및 전자 디바이스의 제조 방법에 관한 것이다.
유기 EL 디스플레이 패널 등의 제조에 있어서는, 마스크를 통해 기판 상에 증착 물질이 성막된다. 성막 처리는, 기판을 정전척에 흡착시킨 상태로 행해지는 경우가 있다. 정전척에 의한 흡착에 있어서는, 정전척에 전압을 인가하고 나서부터 정전용량이 정상값을 취할 때까지의 시간을 판독하는 것이 알려져 있다(예를 들면, 특허문헌 1, 2). 또한, 특허문헌 3에는, 정전척의 전극의 전압을 제어하는 제어부가, 정전용량 센서에 의해 계측되는 정전용량의 변화에 따라 전압을 조정하는 것이 개시되어 있다.
특허문헌 1: 일본특허공개 평05-036806호 공보 특허문헌 2: 일본특허공개 제2001-308164호 공보 특허문헌 3: 일본특허공개 제2016-063005호 공보
정전척에 의한 기판의 흡착이 불충분한 상태로 성막 처리를 실행하면, 성막 정밀도가 저하되는 경우가 있다. 일례로서, 마스크에 설치되어 있는 개구부의 형상 및 치수대로 성막되지 않는, 이른바 「막 블러링」이 발생하는 경우가 있다.
본 발명은 성막 정밀도의 저하를 억제하는 기술을 제공한다.
본 발명의 일 측면에 의하면,
기판을 흡착하는 정전척과,
상기 정전척에 의한 기판의 흡착을 검출하는 검출 수단
을 구비한 성막 장치의 제어 장치로서,
상기 검출 수단의 검출 결과를 취득하는 취득 수단과,
상기 취득 수단이 취득한 검출 결과로부터 특정된, 상기 정전척에 의한 기판의 흡착 시간에 기초하여, 상기 정전척의 흡착 전압을 설정하는 전압 제어 수단을 구비하는 것을 특징으로 하는 제어 장치가 제공된다.
본 발명에 의하면, 성막 정밀도의 저하를 억제할 수 있다.
도 1은 전자 디바이스의 제조 라인의 일부의 모식도이다.
도 2는 일 실시형태에 따른 성막 장치의 개략도이다.
도 3은 기판 지지 유닛 및 흡착판의 설명도이다.
도 4는 성막 장치의 하드웨어의 구성예를 나타내는 도면이다.
도 5는 성막 장치의 제조 공정의 예를 나타내는 플로우차트이다.
도 6은 도 5의 플로우차트의 각 공정에 있어서의 성막 장치의 상태의 설명도이다.
도 7의 (A)는 정전척이 기판을 흡착할 때의 정전척 및 기판의 관계를 나타내는 모식도이고, (B)는 기판에 형성되는 도전막 패턴의 예를 나타내는 도면이다.
도 8의 (A) 및 (B)는 처리부의 처리 예를 나타내는 플로우차트이다.
도 9는 흡착 전압과 흡착 시간의 관계를 나타내는 도면이다.
도 10의 (A) 및 (B)는 처리부의 처리 예를 나타내는 플로우차트이다.
도 11의 (A)는 유기 EL 표시 장치의 전체도이고, (B)는 1화소의 단면 구조를 나타내는 도면이다.
이하, 첨부 도면을 참조하여 실시형태를 상세하게 설명한다. 한편, 이하의 실시형태는 청구범위에 따른 발명을 한정하는 것이 아니다. 실시형태에는 복수의 특징이 기재되어 있지만, 이들 복수의 특징 모두가 반드시 발명에 필수적인 것이라고는 할 수 없고, 또한, 복수의 특징은 임의로 조합되어도 된다. 나아가, 첨부 도면에서는, 동일 또는 마찬가지의 구성에 동일한 참조 번호를 붙이고, 중복된 설명은 생략한다.
<전자 디바이스의 제조 라인>
도 1은 본 발명의 성막 장치가 적용 가능한 전자 디바이스의 제조 라인의 구성의 일부를 나타내는 모식도이다. 도 1의 제조 라인은, 예를 들면, 스마트폰용의 유기 EL 표시 장치의 표시 패널의 제조에 사용되는 것으로, 기판(100)이 성막 블록(301)에 순차 반송되어, 기판(100)에 유기 EL 소자의 성막이 행해진다.
성막 블록(301)에는, 평면에서 보았을 때 팔각형의 형상을 갖는 반송실(302)의 주위에, 기판(100)에 대한 성막 처리가 행해지는 복수의 성막실(303a∼303d)과, 사용 전후의 마스크가 수납되는 마스크 격납실(305)이 배치되어 있다. 반송실(302)에는, 기판(100)을 반송하는 반송 로봇(302a)이 배치되어 있다. 반송 로봇(302a)은, 기판(100)을 보유지지하는 핸드와, 핸드를 수평 방향으로 이동하는 다관절 암을 포함한다. 바꾸어 말하면, 성막 블록(301)은, 반송 로봇(302a)의 주위를 둘러싸도록 복수의 성막실(303a∼303d)이 배치된 클러스터형 성막 유닛이다. 한편, 성막실(303a∼303d)을 총칭하는 경우 또는 구별하지 않는 경우에는 성막실(303)로 표기한다.
기판(100)의 반송 방향(화살표 방향)에서, 성막 블록(301)의 상류측, 하류측에는, 각각, 버퍼실(306), 선회실(307), 패스실(308)이 배치되어 있다. 제조 과정에 있어서, 각 실은 진공 상태로 유지된다. 한편, 도 1에서는 성막 블록(301)을 1개밖에 도시하고 있지 않지만, 본 실시형태에 따른 제조 라인은 복수의 성막 블록(301)을 가지고 있어, 복수의 성막 블록(301)이, 버퍼실(306), 선회실(307), 패스실(308)로 구성되는 연결 장치로 연결된 구성을 갖는다. 한편, 연결 장치의 구성은 이로 한정되지 않고, 예를 들면 버퍼실(306) 또는 패스실(308)만으로 구성되어 있어도 된다.
반송 로봇(302a)은, 상류측의 패스실(308)로부터 반송실(302)로의 기판(100)의 반입, 성막실(303) 사이에서의 기판(100)의 반송, 마스크 격납실(305)과 성막실(303)의 사이에서의 마스크의 반송, 및 반송실(302)로부터 하류측의 버퍼실(306)로의 기판(100)의 반출을 행한다.
버퍼실(306)은, 제조 라인의 가동 상황에 따라 기판(100)을 일시적으로 격납하기 위한 실이다. 버퍼실(306)에는, 카세트라고도 불리는 기판 수납 선반과, 승강 기구가 설치된다. 기판 수납 선반은, 복수 매의 기판(100)을 기판(100)의 피처리면(피성막면)이 중력 방향 하방을 향하는 수평 상태를 유지한 채 수납 가능한 다단 구조를 갖는다. 승강 기구는, 기판(100)이 반입 또는 반출되는 단을 반송 위치에 맞추기 위해, 기판 수납 선반을 승강시킨다. 이에 의해, 버퍼실(306)에는 복수의 기판(100)을 일시적으로 수용하고, 체류시킬 수 있다.
선회실(307)은 기판(100)의 방향을 변경하는 장치를 구비하고 있다. 본 실시형태에서는, 선회실(307)은, 선회실(307)에 설치된 반송 로봇에 의해 기판(100)의 방향을 180도 회전시킨다. 선회실(307)에 설치된 반송 로봇이, 버퍼실(306)에서 수취한 기판(100)을 지지한 상태로 180도 선회하여 패스실(308)로 넘겨줌으로써, 버퍼실(306) 내와 패스실(308)에서 기판의 앞단과 후단이 서로 바뀐다. 이에 의해, 성막실(303)에 기판(100)을 반입할 때의 방향이, 각 성막 블록(301)에서 동일 방향이 되기 때문에, 기판(100)에 대한 증발원의 스캔 방향이나 마스크의 방향을 각 성막 블록(301)에 있어서 일치시킬 수 있다. 이러한 구성으로 함으로써, 각 성막 블록(301)에서 마스크 격납실(305)에 마스크를 설치하는 방향을 일치시킬 수 있어, 마스크의 관리가 간이화되어 사용성을 높일 수 있다.
제조 라인의 제어계는, 호스트 컴퓨터로서 라인 전체를 제어하는 상위 장치(300)와, 각 구성을 제어하는 제어 장치(14a∼14d, 309, 310)를 포함하고, 이들은 유선 또는 무선 통신 회선(300a)을 통해 통신 가능하다. 제어 장치(14a∼14d)는 성막실(303a∼303d)에 대응하여 설치되며, 후술하는 성막 장치(1)를 제어한다. 한편, 제어 장치(14a∼14d)를 총칭하는 경우 또는 구별하지 않는 경우에는 제어 장치(14)로 표기한다.
제어 장치(309)는 반송 로봇(302a)을 제어한다. 제어 장치(310)는 선회실(307)의 장치를 제어한다. 상위 장치(300)는, 기판(100)에 관한 정보나 반송 타이밍 등의 지시를 각 제어 장치(14, 309, 310)로 송신하고, 각 제어 장치(14, 309, 310)는 수신한 지시에 기초하여 각 구성을 제어한다.
<성막 장치의 개요>
도 2는 일 실시형태에 따른 성막 장치(1)의 개략도이다. 성막실(303)에 설치되는 성막 장치(1)는 기판(100)에 증착 물질을 성막하는 장치이며, 마스크(101)를 통해 소정의 패턴의 증착 물질의 박막을 형성한다. 성막 장치(1)에 의해 성막이 행해지는 기판(100)의 재질은 글래스, 수지, 금속 등의 재료를 적절히 선택 가능하고, 글래스 상에 폴리이미드 등의 수지층이 형성된 것이 바람직하게 사용된다. 증착 물질로서는, 유기 재료, 무기 재료(금속, 금속 산화물 등) 등의 물질이다. 성막 장치(1)는, 예를 들면 표시 장치(플랫 패널 디스플레이 등)나 박막 태양 전지, 유기 광전 변환 소자(유기 박막 촬상 소자) 등의 전자 디바이스나, 광학 부재 등을 제조하는 제조 장치에 적용 가능하고, 특히, 유기 EL 패널을 제조하는 제조 장치에 적용 가능하다. 이하의 설명에서는 성막 장치(1)가 진공 증착에 의해 기판(100)에 성막을 행하는 예에 대해 설명하지만, 본 실시형태는 이로 한정되지 않고, 스퍼터나 CVD 등의 각종 성막 방법에도 적용 가능하다. 한편, 각 도면에 있어서 화살표 Z는 상하 방향(중력 방향)을 나타내고, 화살표 X 및 화살표 Y는 서로 직교하는 수평 방향을 나타낸다.
성막 장치(1)는, 내부를 진공으로 유지 가능한 상자형 진공 챔버(3)(단순히, 챔버라고도 부름)를 갖는다. 진공 챔버(3)의 내부 공간(3a)은 진공 분위기이거나, 질소 가스 등의 불활성 가스 분위기로 유지되어 있다. 본 실시형태에서는, 진공 챔버(3)는 도시하지 않은 진공 펌프에 접속되어 있다. 한편, 본 명세서에서 「진공」이란, 대기압보다 낮은 압력의 기체로 채워진 상태, 바꾸어 말하면 감압 상태를 말한다. 진공 챔버(3)의 내부 공간(3a)에는, 기판(100)을 수평 자세로 지지하는 기판 지지 유닛(6), 마스크(101)를 지지하는 마스크대(5), 성막 유닛(4), 플레이트 유닛(9), 정전척(15)이 배치된다. 마스크(101)는, 기판(100) 상에 형성하는 박막 패턴에 대응하는 개구 패턴을 갖는 메탈 마스크이며, 마스크대(5) 위에 재치되어 있다. 한편, 마스크대(5)는, 마스크(101)를 소정의 위치에 고정하는 다른 형태의 수단으로 치환 가능하다. 마스크(101)로서는, 프레임 형상의 마스크 프레임에 수㎛∼수십㎛ 정도의 두께의 마스크 박이 용접 고정된 구조를 갖는 마스크를 사용할 수 있다. 마스크(101)의 재질은 특별히 한정되지 않지만, 예를 들면 인바(invar) 재료 등의 열팽창계수가 작은 금속이 사용되어도 된다. 성막 처리는, 기판(100)이 마스크(101) 위에 재치되어, 기판(100)과 마스크(101)가 서로 겹쳐진 상태에서 행해진다.
플레이트 유닛(9)은 냉각 플레이트(10)와 자석 플레이트(11)를 구비한다. 냉각 플레이트(10)는 자석 플레이트(11) 아래에, 자석 플레이트(11)에 대해 Z 방향으로 변위 가능하게 매달려 있다. 냉각 플레이트(10)는, 성막시에 후술하는 정전척(15)과 접촉함으로써, 성막시에 정전척(15)에 흡착된 기판(100)을 냉각하는 기능을 갖는다. 냉각 플레이트(10)는 수냉 기구 등을 구비하여 적극적으로 기판(100)을 냉각하는 것으로 한정되지 않고, 수냉 기구 등은 설치되어 있지 않으나 정전척(15)과 접촉함으로써 기판(100)의 열을 빼앗도록 한 판형상의 부재이어도 된다. 자석 플레이트(11)는, 자력에 의해 마스크(101)를 끌어당기는 플레이트이며, 기판(100)의 상면에 재치되어, 성막시에 기판(100)과 마스크(101)의 밀착성을 향상시킨다.
한편, 냉각 플레이트(10)와 자석 플레이트(11)는 적절히 생략되어도 된다. 예를 들면, 정전척(15)에 냉각 기구가 설치되어 있는 경우, 냉각 플레이트(10)는 없어도 된다. 또한, 정전척(15)이 마스크(101)를 흡착하는 경우, 자석 플레이트(11)는 없어도 된다.
성막 유닛(4)은, 히터, 셔터, 증발원의 구동 기구, 증발 레이트 모니터 등으로 구성되어, 증착 물질을 기판(100)에 증착하는 증착원이다. 보다 구체적으로는, 본 실시형태에서는, 성막 유닛(4)은 복수의 노즐(도시하지 않음)이 X 방향으로 나란히 배치되고, 각각의 노즐로부터 증착 재료가 방출되는 리니어 증발원이다. 예를 들면, 리니어 증발원은, 증발원 이동 기구(도시하지 않음)에 의해 Y 방향(장치의 깊이 방향)으로 왕복 이동된다. 본 실시형태에서는, 성막 유닛(4)이 후술하는 공정이 실행되는 진공 챔버(3)에 설치되어 있다. 그러나, 얼라인먼트가 행해지는 진공 챔버(3)와는 다른 챔버에서 성막 처리를 행하는 실시형태에서는, 성막 유닛(4)은 진공 챔버(3)에는 배치되지 않는다.
도 2에 더하여 도 3을 참조하여 설명한다. 도 3은 기판 지지 유닛(6) 및 정전척(15)의 설명도이며, 이들을 하측으로부터 본 도면이다.
기판 지지 유닛(6)은 기판(100)의 주연부를 지지한다. 기판 지지 유닛(6)은, 그 외측 프레임을 구성하는 복수의 베이스부(61a∼61d)와, 베이스부(61a∼61d)로부터 내측으로 돌출한 복수의 재치부(62 및 63)를 구비한다. 한편, 재치부(62 및 63)는 「수취 핑거」또는 「핑거」라고도 불리는 경우가 있다. 베이스부(61a∼61d)는, 각각 지지 축(R3)에 의해 지지되어 있다. 복수의 재치부(62)는 기판(100)의 주연부의 장변측을 받도록 베이스부(61a∼61d)에 간격을 두고 배치된다. 또한, 복수의 재치부(63)는, 기판(100)의 주연부의 단변측을 받도록 베이스부(61a∼61d)에 간격을 두고 배치되어 있다. 반송 로봇(302a)에 의해 성막 장치(1)에 반입된 기판(100)은, 복수의 재치부(62 및 63)에 의해 지지된다. 이하, 베이스부(61a∼61d)를 총칭하는 경우 또는 구별하지 않는 경우에는 베이스부(61)로 표기한다.
본 실시형태에서는, 복수의 재치부(62 및 63)는 판 스프링으로 구성되어 있어, 복수의 재치부(62 및 63)에 의해 지지되어 있는 기판(100)을 정전척(15)에 흡착시킬 때에는, 판 스프링의 탄성력에 의해 기판(100)의 주연을 정전척(15)에 대해 가압할 수 있다.
한편, 도 3의 예에서는 4개의 베이스부(61)에 의해 부분적으로 절결부가 있는 사각형의 프레임이 구성되어 있지만, 이에 한정되지 않고, 베이스부(61)는 사각 형상의 기판(100)의 외주를 둘러싸도록 한 잘린 부분이 없는 사각형 프레임이어도 된다. 다만, 복수의 베이스부(61)에 의해 절결부가 설치됨으로써, 반송 로봇(302a)이 재치부(62 및 63)로 기판(100)을 전달할 때에, 반송 로봇(302a)이 베이스부(61)를 피해서 퇴피할 수 있다. 이에 의해, 기판(100)의 반송 및 전달의 효율을 향상시킬 수 있다.
한편, 기판 지지 유닛(6)에는, 복수의 재치부(62 및 63)에 대응하여 복수의 클램프부가 설치되고, 재치부(62 및 63)에 재치된 기판(100)의 주연부를 클램프부에 의해 사이에 두고 보유지지하는 양태가 채용되어도 된다.
정전척(15)은 기판(100)을 흡착한다. 본 실시형태에서는, 정전척(15)은, 기판 지지 유닛(6)과 플레이트 유닛(9)의 사이에 설치되고, 1개 또는 복수의 지지 축(R1)에 의해 지지되어 있다. 본 실시형태에서는, 정전척(15)은, 4개의 지지 축(R1)에 의해 지지되어 있다. 일 실시형태에 있어서, 지지 축(R1)은 원기둥 형상의 샤프트이다.
정전척(15)은, 예를 들면, 세라믹스 재질의 매트릭스(기체(基體)라고도 불림)의 내부에 금속 전극 등의 전기 회로가 매설된 구조를 포함한다. 정전척(15)의 표면은, 폴리이미드(수지)이어도 되고, 알루마이트 가공되어 있어도 된다. 본 실시형태에서는, 정전척(15)은 복수의 전극부(151)를 갖는다. 전극부(151)는, 플러스(+) 전압이 인가되는 전극(1511)과, 마이너스(-) 전압이 인가되는 전극(1512)을 포함한다. 전극(1511) 및 전극(1512)에 전압이 인가되면, 세라믹스 매트릭스를 통해 기판(100)에 분극 전하가 유도되며, 기판(100)과 정전척(15)의 사이의 정전기적인 인력(정전기력)에 의해, 기판(100)이 정전척(15)의 흡착면(150)에 흡착 고정된다.
본 실시형태에서는, 전극(1511) 및 전극(1512)이 각각 빗살 형상의 금속 부재를 가지며, 이들 빗살 부분이 서로 얽힌 구성이 되도록 교대로 배치되어 있다. 그러나, 전극부(151)의 구성은 적절히 설정 가능하며, 피흡착물인 기판(100)과의 사이에서 정전인력을 발생시킬 수 있으면 된다. 또한, 전극부(151)의 형상 및 개수도 적절히 변경 가능하다. 예를 들면, 1개의 전극부(151)가 정전척(15)의 흡착면(150)의 대략 전체면에 걸쳐 형성되어도 된다.
또한, 정전척(15)에는 복수의 개구(152)가 형성되어 있고, 후술하는 계측 유닛(제1 계측 유닛(7) 및 제2 계측 유닛(8))이 복수의 개구(152)를 통해 후술하는 얼라인먼트용 마크를 촬상함으로써, 기판(100)과 마스크(101)의 상대적인 위치 관계에 관한 정보를 취득한다.
위치 조정 유닛(20)은, 기판 지지 유닛(6)에 의해 주연부가 지지된 기판(100), 또는, 정전척(15)에 의해 흡착된 기판(100)과, 마스크(101)와의 상대위치를 조정한다. 위치 조정 유닛(20)은, 기판 지지 유닛(6) 또는 정전척(15)을 X-Y 평면 상에서 변위시킴으로써, 마스크(101)에 대한 기판(100)의 상대위치를 조정한다. 즉, 위치 조정 유닛(20)은, 마스크(101)와 기판(100)의 수평 위치 관계를 조정하는 유닛이라고도 말할 수 있다. 예를 들면, 위치 조정 유닛(20)은, 기판 지지 유닛(6)을 X 방향 및 Y 방향으로 변위시킴과 함께, Z 방향의 축 주위로 회전시킬 수 있다. 본 실시형태에서는, 마스크(101)의 위치를 고정하고 기판(100)을 변위시켜 이들의 상대위치를 조정하지만, 마스크(101)를 변위시켜 조정해도 되고, 또는, 기판(100)과 마스크(101)의 양쪽 모두를 변위시켜도 된다. 예를 들면, 위치 조정 유닛(20)은, 구동원인 모터 및 모터의 구동력을 직선 운동으로 변환하는 볼 나사 기구 등의 이미 알려진 구성에 의해 기판 지지 유닛(6)을 변위시켜도 된다.
거리 조정 유닛(22)은, 정전척(15) 및 기판 지지 유닛(6)을 승강함으로써, 그들과 마스크대(5)의 거리를 조정하여, 기판(100)과 마스크(101)를 기판(100)의 두께 방향(Z 방향)으로 접근 및 이격(이간)시킨다. 본 실시형태에서는, 거리 조정 유닛(22)은, 복수의 지지 축(R1)을 통해 정전척(15)을 지지하고, 복수의 지지 축(R3)을 통해 기판 지지 유닛(6)을 지지하는 제1 승강 플레이트(220)를 구비한다. 거리 조정 유닛(22)은, 제1 승강 플레이트(220)를 승강시킴으로써, 정전척(15) 및 기판 지지 유닛(6)을 승강시킨다. 즉, 거리 조정 유닛(22)은, 기판(100)과 마스크(101)를 겹치는 방향으로 접근시키거나, 그 역방향으로 이격시키거나 한다. 한편, 거리 조정 유닛(22)에 의해 조정하는 「거리」는 이른바 수직 거리(또는 연직 거리)이며, 거리 조정 유닛은, 마스크(101)와 기판(100)의 수직 위치를 조정하는 유닛이라고도 말할 수 있다. 예를 들면, 위치 조정 유닛(20)은, 구동원인 모터 및 모터의 구동력을 직선 운동으로 변환하는 볼 나사 기구 등의 이미 알려진 구성에 의해 제1 승강 플레이트(220)를 변위시켜도 된다. 또한, 거리 조정 유닛(22)은, 제1 승강 플레이트(220)에 대해 기판 지지 유닛(6)을 상대 이동시키는 액추에이터(65)를 포함하고, 이에 의해 정전척(15)에 대한 기판 지지 유닛(6)의 상대위치를 변화시킨다.
한편, 본 실시형태의 거리 조정 유닛(22)은, 마스크대(5)의 위치를 고정하고 기판 지지 유닛(6) 및 정전척(15)을 이동시켜 이들의 Z 방향의 거리를 조정하지만, 이것에 한정되지 않는다. 기판 지지 유닛(6) 또는 정전척(15)의 위치를 고정하고 마스크대(5)를 이동시켜 조정해도 되고, 또는, 기판 지지 유닛(6), 정전척(15), 및 마스크대(5)의 각각을 이동시켜 서로의 거리를 조정해도 된다.
플레이트 유닛 승강 유닛(13)은, 진공 챔버(3)의 외부에 배치된 제2 승강 플레이트(12)를 승강시킴으로써, 제2 승강 플레이트(12)에 연결되고, 진공 챔버(3)의 내부에 배치된 플레이트 유닛(9)을 승강한다. 플레이트 유닛(9)은 1개 또는 복수의 지지 축(R2)을 통해 제2 승강 플레이트(12)와 연결되어 있다. 본 실시형태에서는, 플레이트 유닛(9)은 2개의 지지 축(R2)에 의해 지지되어 있다. 지지 축(R2)은, 자석 플레이트(11)로부터 상방으로 연장 설치되어 있고, 상벽부(30)의 개구부, 고정 플레이트(20a) 및 가동 플레이트(20b)의 각 개구부, 및 제1 승강 플레이트(220)의 개구부를 통과하여 제2 승강 플레이트(12)에 연결되어 있다. 예를 들면, 위치 조정 유닛(20)은, 구동원인 모터 및 모터의 구동력을 직선 운동으로 변환하는 볼 나사 기구 등의 이미 알려진 구성에 의해 제2 승강 플레이트(12)를 변위시켜도 된다.
전술한 각 지지 축(R1∼R3)이 통과하는 진공 챔버(3)의 상벽부(30)의 개구부는, 각 지지 축(R1∼R3)이 X 방향 및 Y 방향으로 변위 가능한 크기를 가지고 있다. 진공 챔버(3)의 기밀성을 유지하기 위해, 각 지지 축(R1∼R3)이 통과하는 상벽부(30)의 개구부에는 벨로우즈 등이 설치된다.
계측 유닛(제1 계측 유닛(7) 및 제2 계측 유닛(8))은, 기판 지지 유닛(6)에 의해 주연부가 지지된 기판(100)과 마스크(101)의 위치 어긋남을 계측한다. 본 실시형태의 제1 계측 유닛(7) 및 제2 계측 유닛(8)은 모두 화상을 촬상하는 촬상 장치(카메라)이다. 제1 계측 유닛(7) 및 제2 계측 유닛(8)은, 상벽부(30)의 상방에 배치되고, 상벽부(30)에 형성된 창부(도시하지 않음)를 통해 진공 챔버(3) 내의 화상을 촬상 가능하다.
본 실시형태에서는, 기판(100) 및 마스크(101)에는, 이들의 얼라인먼트에 사용되는 얼라인먼트 마크가 각각 형성되어 있다. 부연하여 말하면, 기판(100) 및 마스크(101)에는, 이들의 대략적인 위치 조정을 행하기 위한 러프 얼라인먼트용 마크와, 보다 고정밀도의 위치 조정을 행하기 위한 파인 얼라인먼트용 마크가 각각 설치되어 있다.
제1 계측 유닛(7)은, 상대적으로 시야가 넓지만 낮은 해상도를 갖는 저배율 CCD 카메라(러프 카메라)이며, 기판(100)과 마스크(101)의 대략적인 위치 어긋남을 계측한다. 예를 들면, 제1 계측 유닛(7)은, 기판(100) 및 마스크(101)의 단변 중앙 부근에 각각 설치된 러프 얼라인먼트용 마크를, 개구(152)를 통해 촬상하도록 2개 설치되어 있다.
제2 계측 유닛(8)은, 상대적으로 시야가 좁지만 높은 해상도(예를 들면, 수 ㎛ 정도의 오더)를 갖는 고배율 CCD 카메라(파인 카메라)이며, 기판(100)과 마스크(101)의 위치 어긋남을 고정밀도로 계측한다. 제2 계측 유닛(8)은, 예를 들면, 기판(100) 및 마스크(101)의 4코너에 각각 설치된 파인 얼라인먼트용 마크를, 개구(152)를 통해 촬상하도록 4개 설치되어 있다.
본 실시형태에서는, 제1 계측 유닛(7)의 계측 결과에 기초하여 기판(100)과 마스크(101)의 대략적인 위치 조정을 행한 후, 제2 계측 유닛(8)의 계측 결과에 기초하여 기판(100)과 마스크(101)의 정밀한 위치 조정을 행한다.
<하드웨어 구성>
도 4는 성막 장치(1)의 하드웨어의 구성예를 나타내는 도면이다. 한편, 도 4는 본 실시형태의 특징에 관계되는 구성을 중심으로 나타낸 도면으로, 일부의 구성을 생략하여 나타내고 있다.
제어 장치(14)는 성막 장치(1)의 전체를 제어한다. 제어 장치(14)는, 처리부(141), 기억부(142), 입출력 인터페이스(I/O)(143), 및 통신부(144)를 구비한다. 처리부(141)는, CPU로 대표되는 프로세서이며, 기억부(142)에 기억된 프로그램을 실행하여 성막 장치(1)를 제어한다. 기억부(142)는, ROM, RAM, HDD 등의 기억 디바이스이며, 처리부(141)가 실행하는 프로그램 외에, 각종의 제어 정보를 기억한다. I/O(143)는, 처리부(141)와 성막 장치(1)의 각 구성요소의 사이의 신호를 송수신하는 인터페이스이다. 통신부(144)는 통신 회선(300a)을 통해 상위 장치(300) 또는 다른 제어 장치(14, 309, 310) 등과 통신을 행하는 통신 디바이스이며, 처리부(141)는 통신부(144)를 통해 상위 장치(300)로부터 정보를 수신하거나, 또는, 상위 장치(300)로 정보를 송신한다. 한편, 제어 장치(14)나 상위 장치(300)의 전부 또는 일부가 PLC나 ASIC, FPGA로 구성되어도 된다.
전원 유닛(17)은, 교류 전원 등의 외부 전원(90)으로부터 전력을 수취하여 소정의 전력으로 변환하는 전원 회로이다. 본 실시형태에서는, 전원 유닛(17)은, 복수의 전극부(151)의 각각에 대응한 복수의 전원(171)을 포함한다. 전원(171)은, 처리부(141)의 지시에 기초하여, 소정의 직류 전압을 전극부(151)에 인가한다.
검출 유닛(16)은, 정전척(15)의 전극부(151)의 정전용량을 검출한다. 본 실시형태에서는, 검출 유닛(16)은, 복수의 전극부(151)의 각각에 대응한 복수의 검출기(161)를 포함한다. 즉, 본 실시형태에서는, 전극부(151), 검출기(161) 및 전원(171)의 세트가 복수 설치되어 있다. 또한, 본 실시형태에서는, 검출 유닛(16)은 챔버(3)의 외부에 설치된다.
본 실시형태에서는, 검출 유닛(16)은, 정전척(15)의 전극부(151)의 정전용량을 검출하기 위해, 정전척(15)에 정전용량 검출용의 전극 등을 별도 설치할 필요가 없다. 이에 의해, 정전척(15)의 전극부(151)의 배치 영역을 넓게 확보할 수 있어, 정전척(15)의 흡착력을 향상시킬 수 있다.
본 실시형태에서는, 처리부(141)는, 검출 유닛(16)의 검출 결과에 기초하여, 정전척(15)에 의한 기판(100)의 흡착 시간을 특정한다. 구체적으로는, 전원(171)이 전극부(151)에 인가하는 전압이 일정한 경우, 전극부(151)와 기판(100)의 사이의 정전용량은, 전극부(151)와 기판(100)에 형성된 도전막 패턴(도 7의 (A) 등 참조)과의 사이의 거리에 따라 변화한다. 그 때문에, 전극부(151)와 기판(100)의 사이의 정전용량은, 기판(100)의 흡착이 행해지고 있는 동안에는 이들 간의 거리가 작아져 감에 따라 커져 간다. 한편, 기판(100)의 흡착이 종료되어 기판(100)과 전극부(151)의 사이의 거리가 변화하지 않게 되면 일정한 값을 취하도록 된다. 즉, 처리부(141)는, 전원 유닛(17)이 전극부(151)에 전압을 인가하기 시작하고 나서부터 검출 유닛(16)에 의해 검출되는 정전용량이 정상값(定常値)이 될 때까지의 시간을, 정전척(15)에 의한 기판(100)의 흡착 시간으로서 특정할 수 있다.
또한, 본 실시형태에서는, 후술하는 바와 같이, 처리부(141)는, 검출 유닛(16)의 검출 결과에 기초하여, 전원 유닛(17)이 복수의 전극부(151)에 인가하는 전압의 전압 값 또는 전원 유닛(17)이 복수의 전극부(151)에 전압을 인가하는 타이밍을 제어한다.
<성막 장치의 제조 공정>
도 5는 성막 장치(1)의 제조 공정의 예를 나타내는 플로우차트이다. 본 플로우차트는, 성막 장치(1)가 1매의 기판(100)에 대해 실행하는 공정의 개략을 나타내고 있다. 또한, 도 6은 각 공정에 있어서의 성막 장치(1)의 상태의 설명도이다.
스텝(S1)(이하, 간단히 S1이라고 표기하고, 다른 스텝에 대해서도 마찬가지로 함)은 반입 공정이다. 본 공정에서는, 반송 로봇(302a)에 의해 성막 장치(1) 내에 기판(100)이 반입된다. 반입된 기판(100)은, 기판 지지 유닛(6)에 지지된다(상태(ST100)).
S2는 흡착 공정이다. 예를 들면, 처리부(141)는, 기판(100)을 지지하고 있는 기판 지지 유닛(6)을 소정의 위치로 상승시킨다(상태(ST101)). 여기서, 상태(ST101)에서는, 기판 지지 유닛(6)에 의해 지지되고 있는 기판(100)의 주연부는, 정전척(15)에 접촉하고 있거나, 또는, 약간 이격된 위치에 있다. 한편, 기판(100)의 중앙부는, 자중에 의해 처져 있기 때문에, 주연부와 비교해서 정전척(15)으로부터 이격된 위치에 있다. 처리부(141)는, 상태(ST101)의 상태에서, 전원 유닛(17)에 의해 전극부(151)에 전압을 인가함으로써 흡착력을 발생시켜, 정전척(15)에 기판(100)을 흡착시킨다(상태(ST102)).
S3은 얼라인먼트 공정이다. 처리부(141)는, 기판(100)을 흡착하고 있는 정전척(15)을 거리 조정 유닛(22)에 의해 하강시켜 기판(100)을 마스크(101)에 접근시킨다. 그리고, 위치 조정 유닛(20)에 의해 기판(100)과 마스크(101)의 수평 방향의 위치 조정을 행한다(상태(ST103)).
S4는 성막 공정이다. 처리부(141)는, 그 준비로서 얼라인먼트가 행해진 후의 기판(100)과 마스크(101)를 접촉시킨다. 다음으로, 처리부(141)는, 플레이트 유닛(9)을 하강시켜 자석 플레이트(11)의 자력에 의해 기판(100)과 마스크(101)를 보다 밀착시킨다(상태(ST104)). 그 상태에서, 처리부(141)는, 성막 유닛(4)에 의해 증착 물질을 기판(100)에 증착시킨다.
S5는 박리 공정이다. 처리부(141)는, 전극부(151)에의 전압의 인가를 멈춤으로써, 정전척(15)으로부터 기판(100)을 박리시킨다(상태(ST100)). 한편, 처리부(141)는, 전극부(151)에의 전압의 인가를 멈추지 않고, 정전척(15)이 기판(100)의 흡착을 유지할 수 없는 정도로 전극부(151)의 흡착 전압을 감소시켜도 된다.
S6은 반출 공정이다. 본 공정에서는, 반송 로봇(302a)에 의해 성막 장치로부터 기판(100)이 장치 외부로 반출된다.
<정전척에 의한 기판의 흡착>
도 7의 (A)는 정전척(15)이 기판(100)을 흡착할 때의 정전척(15) 및 기판(100)의 관계를 나타내는 모식도이다. 도 7의 (B)는 기판(100)에 형성되는 도전막 패턴의 예를 나타내는 도면이다.
먼저, 정전척(15)에 의한 기판(100)의 흡착력에 대해 설명한다. 정전척(15)의 흡착력(F)은, 하기 식(1)로 산출된다.
F=Kε0εV2/2r2 ···(1)
여기서, K는 정전척(15)의 전극 패턴 및 기판(100)의 도전막 패턴의 중첩률에 기인하는 상수이다. 또한, ε0은 진공의 유전율, ε는 유전층의 유전율(정전척(15)의 유전층(153), 정전척(15) 표층으로부터 기판 흡착면까지의 진공, 기판 두께의 합성 유전율), V는 전원(171)에 의한 흡착 전압, r은 유전층의 두께이다. 한편, 유전층의 두께(r)는, 정전척(15)의 유전층(153)의 두께 및 흡착면(150)으로부터 기판(100)의 도전막(1000)까지의 거리의 합계이다.
본 실시형태에서는, 정전척(15) 측의 전극 패턴은 기본적으로 일정하기 때문에, 상수(K)는 기판(100)의 도전막 패턴 밀도에 따른 값으로 결정된다. 구체적으로는, 기판(100)의 도전막 패턴 밀도가 클수록 상수(K)가 큰 값이 된다. 예를 들면, 도 7의 (A)에 나타내어지는 기판(100)의 도전막(1000)은, 도 7의 (B)로 나타내어지는 기판(100)의 도전막(1000a)보다 도전막 패턴 밀도가 크다. 따라서, 도 7의 (A)의 기판(100)에 대한 상수(K)는, 도 7의 (B)의 기판(100)에 대한 상수(K)보다 커진다.
흡착 전압(V)을 일정하게 한 경우, 식(1)로부터, 상수(K)가 클수록 정전척(15)의 흡착력(F)은 커진다. 흡착력(F)이 클수록, 전원(171)이 전압을 인가하기 시작하고 나서부터 기판(100)이 정전척(15)에 흡착될 때까지의 흡착 시간은 짧아진다. 따라서, 도 7의 (A)에 나타내어지는 기판(100)은, 도 7의 (B)에 나타내어지는 기판보다 흡착 시간이 짧아진다. 이와 같이, 흡착 전압(V)이 일정한 경우, 흡착 시간은, 기판(100)의 종류, 보다 구체적으로는 기판(100)의 도전막 패턴 밀도에 따라 변동한다.
그런데, 성막 장치(1)에서의 제조 공정에 있어서는, 정전척(15)에 의한 기판(100)의 흡착의 개시를 기준으로 하여, 소정 시간이 경과한 후에 다음 공정을 개시하도록 공정 스케쥴이 관리되고 있는 경우가 있다. 도 5의 예로 말하면, 흡착 공정(S2)에서 정전척(15)의 전극부(151)에 흡착 전압(V)이 인가되기 시작하고 나서부터 소정 시간의 경과 후에 다음 공정인 얼라인먼트 공정(S3)이 개시되도록 공정 스케쥴이 관리된다. 이러한 경우에, 기판(100)의 종류에 따라 흡착 시간이 변동하면, 정전척(15)에 의한 기판(100)의 흡착이 불충분한 상태로 다음 공정이 개시되어 버리는 경우가 있다.
정전척(15)에 의한 기판(100)의 흡착이 불충분한 상태로 다음 공정이 개시되어 버리면, 그 후의 성막 공정(S4)에서의 성막 정밀도가 저하되는 경우가 있다. 예를 들면, 다음 공정이 얼라인먼트 공정인 경우, 기판(100)에 처짐이 생긴 상태로 얼라인먼트가 행해짐으로써, 얼라인먼트 정밀도가 저하되는 경우가 있다. 얼라인먼트 정밀도의 저하는, 성막 정밀도에 영향을 미치는 경우가 있다. 또한, 예를 들면, 정전척(15)에 의한 기판(100)의 흡착이 불충분한 상태로 성막 처리가 실행되면, 기판(100)의 처짐의 영향으로, 마스크에 설치되어 있는 개구부의 형상 및 치수대로 성막되지 않는, 이른바 「막 블러링」이 발생하는 등, 성막 정밀도가 저하되는 경우가 있다.
이에, 본 실시형태에서는, 하기의 처리를 실행함으로써, 성막 정밀도의 저하를 억제하고 있다.
<처리 예 1>
도 8의 (A)는 처리부(141)의 처리 예를 나타내는 플로우차트이다. 본 플로우차트의 개략은, 정전척(15)에 의한 기판(100)의 흡착 시간에 기초하여, 정전척(15)의 전극부(151)에의 흡착 전압(V)을 설정한다고 하는 것이다. 부연하여 말하면, 로트 단위로 기판(100)에 대해 처리를 행하는 경우에, 로트의 최초의 복수 매의 기판(100)의 흡착 시간에 기초하여 기판의 흡착시의 흡착 전압(V)을 설정한다고 하는 것이다. 본 플로우차트는, 예를 들면, 복수 매의 기판(100)으로 구성되는 로트의, 1매째의 기판(100)에 대해 정전척(15)에 의한 흡착을 행할 때에 개시된다.
S10에서, 처리부(141)는, 전극부(151)의 흡착 전압(V)의 설정값을 기준 전압(VS)으로 설정한다. 본 실시형태에서는, 복수의 전극부(151)에 대해 복수의 전원(171)이 각각 설치되므로, 처리부(141)는, 예를 들면 각 전극부(151)에 대해 설정값을 전압(VS)으로 설정한다. 여기서는, 흡착 전압(V)의 설정값의 초기화를 행하고 있다고 말할 수 있다. 기준 전압(VS)의 값은 적절히 설정 가능하다.
S11에서, 처리부(141)는, 측정 매수를 i=1로 설정한다. 예를 들면, 처리부(141)는, 설정한 측정 매수(i=1)를 기억부(142)에 기억한다. 본 스텝은, 제어 파라미터의 초기화이다.
S12에서, 처리부(141)는, 측정 매수(i)≤소정 매수(PN)인지 여부를 확인하고, 측정 매수(i)가 소정 매수(PN) 이하이면 S13으로 진행하고, 측정 매수(i)가 소정 매수(PN)를 초과하여 있으면 S15로 진행한다. 소정 매수(PN)는, 후술하는 S13의 스텝을 실행하는 기판(100)의 매수로서 설정되어 있다. 소정 매수(PN)는 적절히 설정 가능하지만, 예를 들면 소정 매수(PN)=3∼5이어도 된다.
S13에서, 처리부(141)(측정 수단)는, 흡착 시간 측정 처리를 실행한다. 예를 들면, 처리부(141)는, 전술한 바와 같이, 전극부(151)에 흡착 전압(V)이 인가되기 시작하고 나서부터 검출 유닛(16)에 의해 검출되는 정전용량 값이 정상값이 될 때까지의 시간을, 흡착 시간으로서 측정한다. 즉, 처리부(141)는, 검출 유닛(16)의 검출 결과를 취득하고, 취득한 검출 결과로부터 흡착 시간을 특정한다. 한편, 본 실시형태에서는, 복수의 전극부(151)마다 검출기(161)이 대응하여 설치되어 있기 때문에, 처리부(141)는, 검출기(161)마다 흡착 시간을 측정한다. 바꾸어 말하면, 처리부(141)는, 복수의 검출기(161)의 검출 결과에 기초하여, 정전척(15)의 복수의 위치에서의 흡착 시간을 특정하고 있다.
S14에서, 처리부(141)는, 측정 매수를 i=i+1로 한다. 즉, 측정 매수(i)를 1 증가시킨다. 예를 들면, 처리부(141)는, 기억부(142)에 기억되어 있는 측정 매수(i)를 갱신한다. 그 후, 처리부(141)는, S12로 되돌아가 처리를 반복한다. 즉, S13의 흡착 시간 측정 처리가, PN매의 기판(100)에 대해 실행되게 된다.
S12의 분기에서 No로 진행한 경우, S15에서, 처리부(141)(전압 제어 수단)는, S13에서의 측정 결과에 기초하여 전압 설정 처리를 실행한다. 그 후, 플로우차트를 종료한다.
도 8의 (B)는 처리부(141)의 처리 예를 나타내는 플로우차트이며, S15의 구체예를 나타내고 있다. 한편, 본 실시형태에서는 복수의 검출기(161)의 검출 결과에 기초하여 전극부(151)마다 흡착 시간이 측정되기 때문에, 처리부(141)는, 각 전극부(151)에 대해 본 플로우차트의 처리를 순차, 또는 병렬로 실행할 수 있다.
S151에서, 처리부(141)는, 흡착 시간(T)≥임계값 Th1인지 여부를 확인하고, 흡착 시간(T)이 임계값 Th1 이상(임계값 이상)이면 S152로 진행하고, 흡착 시간(T)이 임계값 Th1 미만이면 S153으로 진행한다.
여기서, 흡착 시간(T)은, S13의 흡착 시간 측정 처리에서의 측정 결과에 기초한 기판(100)의 흡착 시간이다. 예를 들면, 흡착 시간(T)은, 소정 매수(PN)의 기판(100)의 흡착 시간의 평균치일 수 있다. 한편, 흡착 시간(T)의 설정 방법은 적절히 변경 가능하며, 예를 들면 소정 매수(PN)의 기판(100)의 흡착 시간으로부터 이상치(outlier)를 뺀 값의 평균치이어도 되고, 소정 매수(PN)의 기판(100)의 흡착 시간의 중앙치이어도 된다.
또한, 임계값 Th1은, 정전척(15)에 의한 기판(100)의 흡착 시간의 기준 시간(TS)에 기초하여 설정될 수 있다. 예를 들면, 흡착 시간(T)의 허용 범위(TA)가 기준 시간(TS)과 허용되는 오차(t0)로 표현되는 경우, 임계값 Th1=TS+t0으로 설정될 수 있다(도 9 참조). 한편, 기준 시간(TS)은, 성막 장치(1)가 기판(100)의 흡착 공정을 실행함에 있어 미리 설정된, 정전척(15)에 의한 기판(100)의 흡착 시간의 기준값이다. 예를 들면, 기준 시간(TS)은, 소정의 도전막 패턴 밀도를 갖는 기판(100)에 대해 정전척(15)이 소정의 흡착 전압(V)으로 흡착을 행했을 때의 흡착 시간일 수 있다.
S152에서, 처리부(141)는, 전원(171)에 의한 전극부(151)에의 흡착 전압(V)의 설정값을 증가시킨다. 흡착 시간(T)≥임계값 Th1의 경우, 흡착 시간(T)이 기준 시간(TS)에 비해 길어져 버린다. 이에, 처리부(141)는, 흡착 전압(V)을 증가시킴으로써, 정전척(15)의 흡착력(F)을 증가시켜, 로트 내의 기판(100)의 흡착 시간을 단축한다.
S153에서, 처리부(141)는, 흡착 시간(T)≤임계값 Th2(≤임계값 Th1)인지 여부를 확인하고, 흡착 시간(T)이 임계값 Th2 이하(임계값 이하)이면 S154로 진행하고, 흡착 시간(T)이 임계값 Th2를 초과하는 경우에는 플로우차트를 종료한다. 예를 들면, 흡착 시간(T)의 허용 범위(TA)가 기준 시간(TS)과 허용되는 오차(t0)로 표현되는 경우, 임계값 Th2=TS-t0으로 설정될 수 있다.
S154에서, 처리부(141)는, 전원(171)에 의한 전극부(151)에의 흡착 전압(V)의 설정값을 감소시킨다. 흡착 시간(T)≤임계값 Th2의 경우, 흡착 시간(T)이 기준 시간(TS)에 비해 짧아져 버린다. 이에, 처리부(141)는, 흡착 전압(V)을 감소시킴으로써, 정전척(15)의 흡착력(F)을 감소시켜, 로트 내의 기판(100)의 흡착 시간을 길게 한다.
도 9는 흡착 전압(V)과 흡착 시간(T)의 관계를 나타내는 도면이다. 도 9에서는, 도전막 패턴 밀도가 서로 다른 3종류의 기판(100a∼100c)에 대해, 흡착 전압(V)과 흡착 시간(T)의 관계가 나타내어져 있다. 한편, 각 기판의 도전막 패턴 밀도는, 100a, 100b, 100c의 순으로 큰 것으로 한다. 도 9의 예에서는, 도전막 패턴 밀도가 가장 큰 기판(100a)은, 흡착 전압(V)을 기준 전압(VS)으로 한 경우, 흡착 시간(T1)이 임계값 Th2 미만이 된다(S153: Yes). 따라서, 처리부(141)는, 흡착 전압을 VS보다 낮은 V1로 설정한다(S154)). 이에 의해, 흡착 시간(T)을 허용 범위(TA) 내에 넣을 수 있다. 그 다음에, 기판(100b)은, 흡착 전압(V)을 기준 전압(VS)으로 한 경우, 흡착 시간(T2)이 허용 범위(TA) 내에 들어가 있다(S151: No 및 S153: No). 따라서, 처리부(141)는, 전압의 설정값을 흡착 전압(VS)으로부터 변경하지 않는다. 마지막으로, 도전막 패턴 밀도가 가장 작은 기판(100c)은, 흡착 전압(V)을 기준 전압(VS)으로 한 경우, 흡착 시간(T3)이 임계값 Th1을 초과하게 된다(S151: Yes). 따라서, 처리부(141)는, 흡착 전압을 VS보다 높은 V3으로 설정한다(S152). 이에 의해, 흡착 시간(T)을 허용 범위(TA) 내에 넣을 수 있다.
이상 설명한 바와 같이, 본 처리 예에 의하면, 정전척(15)에 의한 기판(100)의 흡착 시간에 기초하여, 정전척(15)의 흡착 전압을 설정한다. 이에 의해, 정전척(15)에 의한 기판(100)의 흡착이 불충분한 상태로 후공정의 처리가 실행되는 것을 억제할 수 있어, 기판(100)에 대한 성막 처리에 있어서의 성막 정밀도의 저하를 억제할 수 있다.
또한, 본 처리 예에 의하면, 흡착 전압(V)을 기준 전압(VS)으로 설정하고 있는 경우에 있어서, 흡착 시간(T)이 소정 범위 밖, 즉 임계값 Th2로부터 임계값 Th1까지의 범위에 없을 때에는, 그 후의 기판(100)의 흡착시의 흡착 전압(V)을 기준 전압(VS)과 다른 값으로 설정한다. 구체적으로는, 처리부(141)는, 흡착 시간(T)이 임계값 Th1 이상인 경우에는 흡착 전압(V)을 기준 전압(VS)보다 높은 전압으로 설정한다. 이에 의해, 흡착 시간(T)이 소정 범위에 들어가는 방향으로 흡착 시간(T)을 조정할 수 있으므로, 정전척(15)에 의한 기판(100)의 흡착이 불충분한 상태로 후공정의 처리가 실행되는 것을 억제할 수 있다. 이에 의해, 기판(100)에 대한 성막 처리에 있어서의 성막 정밀도의 저하를 억제할 수 있다.
또한, 처리부(141)는, 흡착 시간(T)이 임계값 Th2 이하인 경우에는 흡착 전압(V)을 기준 전압(VS)보다 낮은 전압으로 설정한다. 흡착 시간(T)이 임계값 Th2 이하인 경우에는 흡착력(F)이 필요 이상으로 높은 경우가 있다. 이러한 경우에는, S5의 박리 공정에서 정전척(15)으로부터 기판(100)이 잘 박리되지 않고 박리 불량이 발생하는 경우가 있다. 따라서, 흡착 시간(T)이 짧은 경우에는 흡착 전압(V)을 낮게 설정하여 적절한 흡착력(F)을 발생시킴으로써, 기판(100)의 박리 불량 등을 억제할 수 있다.
또한, 본 처리 예에 의하면, 동일 로트의 최초의 복수 매의 흡착 시간(T)에 기초하여, 그 후의 기판(100)에 대한 흡착 전압(V)이 설정된다. 따라서, 흡착 시간(T)의 실측값에 기초하여, 마찬가지의 기판 특성을 갖는 기판(100)에 대한 흡착 전압(V)을 설정할 수 있다.
또한, 본 실시형태에서는, 각 전극부(151)에 대해 흡착 전압(V)을 설정하고 있기 때문에, 전극부(151)가 배치되는 위치마다 정전척(15)의 흡착력을 설정할 수 있다. 이에 의해, 정전척(15)의 흡착력의 조정을 보다 효과적으로 행할 수 있다. 그러나, 각 전극부(151)의 전압을 일률적으로 설정해도 된다. 예를 들면, 복수의 전극부(151)에 의한 기판(100)의 흡착 시간의 평균 시간이나 가장 느린 시간을 그 기판(100)의 흡착 시간(T)으로 하고, 그 흡착 시간(T)에 기초하여, 복수의 전극부(151)의 흡착 전압(V)이 일률적으로 설정되어도 된다. 이 경우, 전원(171)은 복수의 전극부(151)에 대해 1개 설치되어도 된다.
또한, 전극부(151)가 복수의 그룹으로 구분되어, 그룹마다 전원(171)이 설치되어도 된다. 예를 들면, 도 3에 나타내는 바와 같이 정전척(15)에 9개의 전극부(151)가 설치되어 있는 경우, 장변 방향으로 늘어선 3개의 전극부(151)를 1개의 그룹으로 하여, 각 그룹의 전극부(151)에 전압을 인가할 수 있는 전원(171)이 각각 설치되어 있어도 된다.
또한, 전술한 예에서는, 처리부(141)가, 전극부(151)에 흡착 전압(V)이 인가되기 시작하고 나서부터, 검출 유닛(16)에 의해 검출되는 정전용량 값이 정상값이 될 때까지의 시간을, 흡착 시간으로서 측정하는 것을 설명하였다. 정전용량 값이 정상값이 될 때까지가 아니라, 정전용량 값이 일정한 임계값에 도달할 때까지의 시간을, 흡착 시간으로 해도 된다. 이 경우, 정전용량 값이 변화하고 있어도(즉, 정상(定常)으로 되지 않아도), 흡착 시간은 경과한 것으로 판단될 수 있다.
<처리 예 2>
도 10의 (A)는 처리부(141)의 처리 예를 나타내는 플로우차트이다. 본 플로우차트의 개략은, 정전척(15)에 의한 기판(100)의 흡착 시간에 기초하여, 그 후의 기판(100)에 대한, 정전척(15)에 의한 기판(100)의 흡착 개시 후의 공정 스케줄을 설정하는 것이다. 공정 스케줄의 설정은, 구체적으로는, 후공정의 개시 타이밍의 설정이어도 된다. 부연하여 말하면, 로트 단위로 기판(100)에 대해 처리를 행하는 경우에, 로트의 최초의 복수 매의 기판(100)의 흡착 시간에 기초하여, 그 후의 기판(100)에 대한, 정전척(15)에 의한 기판(100)의 흡착 개시 후의 공정의 개시 타이밍을 설정하는 것이어도 된다.
즉, 처리 예 1과의 비교를 기술하면, 처리 예 1에서는, 기판(100)의 흡착 시간(T)이 허용 범위(TA)에 들어가지 않는 경우에 흡착 시간(T)이 허용 범위(TA)에 들어가도록 흡착 전압(V)을 변경한다. 이에 의해, 기판(100)의 흡착이 불충분한 상태로 다음 공정으로 진행하는 것 등을 억제하여, 성막 공정에서의 성막 정밀도의 저하를 억제하고 있다. 한편, 처리 예 2에서는, 기판(100)의 흡착 시간(T)이 허용 범위(TA)에 들어가지 않는 경우에 다음 공정의 개시 타이밍을 변경함으로써, 기판(100)의 흡착이 불충분한 상태로 다음 공정으로 진행하는 것 등을 억제하여, 성막 공정에서의 성막 정밀도의 저하를 억제하고 있다.
본 플로우차트는, 예를 들면, 복수 매의 기판(100)으로 구성되는 로트의, 1매째의 기판(100)에 대해 정전척(15)에 의한 흡착을 행하는 경우에 개시된다.
이하에서는, 성막 장치(1)가 도 5에서 나타내는 공정을 실행하는 경우에, S2의 흡착 공정 내에서 정전척(15)에 의한 흡착의 개시 후, S3의 얼라인먼트 공정이 개시되는 타이밍을 설정하는 경우에 대해 설명한다. 한편, 본 실시형태에서는, S3의 얼라인먼트 공정의 개시 타이밍이 변경된 경우, 그에 따라 그 후의 공정(S4∼S6)의 개시 타이밍도 변경하는 것으로 하여 설명한다.
S20에서, 처리부(141)는, 정전척(15)의 기판(100)의 흡착 개시 후의 개시 타이밍을 기준값으로 설정한다. 한편, S21∼S24의 처리는 S11∼S14의 처리와 마찬가지이기 때문에 설명을 생략한다. S25에서, 처리부(141)(스케줄 제어 수단)는, 성막 장치(1)의 공정 스케줄 설정으로서, 얼라인먼트 공정의 개시 타이밍을 설정하여, 플로우차트를 종료한다.
도 10의 (B)는 S25의 처리의 구체예를 나타내는 플로우차트이다. S251 및 S253은, S151 및 S153과 각각 마찬가지의 처리이기 때문에 설명을 생략한다.
S252에서, 처리부(141)는, 그 후의 기판(100)에 대해 후공정인 얼라인먼트 공정의 개시 타이밍을 늦게 설정한다. 흡착 시간(T)≥임계값 Th1의 경우, 흡착 시간(T)이 기준 시간(TS)에 비해 길어져 버린다. 이에, 처리부(141)는, 후공정의 개시 타이밍을 늦게 설정한다.
S254에서, 처리부(141)는, 그 후의 기판(100)에 대해 후공정인 얼라인먼트 공정의 개시 타이밍을 빨리 설정한다. 흡착 시간(T)≤임계값 Th2의 경우, 흡착 시간(T)이 기준 시간(TS)에 비해 짧아져 버린다. 이에, 처리부(141)는, 후공정의 개시 타이밍을 빨리 설정한다.
이상 설명한 바와 같이, 본 처리 예에 의하면, 흡착 전압(V)을 기준 전압(VS)으로 설정하고 있는 경우에 있어서, 흡착 시간(T)이 소정 범위 밖, 즉 임계값 Th2로부터 임계값 Th1까지의 범위에 없을 때에는, 그 후의 공정의 개시 타이밍을 기준값과 다른 타이밍으로 설정한다. 구체적으로는, 흡착 시간(T)이 임계값 Th1 이상인 경우에는 후공정의 개시 타이밍을 늦게 설정하고, 흡착 시간(T)이 임계값 Th2 이하인 경우에는 후공정의 개시 타이밍을 빨리 설정한다. 이에 의해, 정전척(15)에 의한 기판(100)의 흡착이 불충분한 상태로 후공정의 처리가 실행되는 것을 억제할 수 있어, 기판(100)에 대한 성막 처리에 있어서의 성막 정밀도의 저하를 억제할 수 있다. 또한, 흡착 시간(T)이 짧은 경우에는 후공정의 개시 타이밍을 앞당겨서, 기판(100)이 정전척(15)에 흡착되는 대로, 후공정의 처리를 실행한다. 이에 의해, 성막 장치(1)의 1매의 기판(100)에 대한 처리 시간을 단축할 수 있다.
한편, 개시 타이밍의 변경은, 정전척(15)에 의한 기판(100)의 흡착 직후의 공정의 개시 타이밍의 변경에 한정되지 않는다. 예를 들면, 처리부(141)는, S3의 얼라인먼트 공정의 개시 타이밍은 변경하지 않고, S4의 성막 공정 이후의 개시 타이밍을 변경해도 된다.
<전자 디바이스의 제조 방법>
다음으로, 전자 디바이스의 제조 방법의 일례를 설명한다. 이하, 전자 디바이스의 예로서 유기 EL 표시 장치의 구성 및 제조 방법을 예시한다. 이 예의 경우, 도 1에 예시한 성막 블록(301)이, 제조 라인 상에, 예를 들면, 3군데, 설치된다.
먼저, 제조하는 유기 EL 표시 장치에 대해 설명한다. 도 11의 (A)는 유기 EL 표시 장치(50)의 전체 도면, 도 11의 (B)는 1화소의 단면 구조를 나타내는 도면이다.
도 11의 (A)에 나타낸 바와 같이, 유기 EL 표시 장치(50)의 표시 영역(51)에는, 발광 소자를 복수 구비하는 화소(52)가 매트릭스 형상으로 복수 개 배치되어 있다. 상세한 것은 나중에 설명하지만, 발광 소자의 각각은, 한 쌍의 전극 사이에 끼워진 유기층을 구비한 구조를 가지고 있다.
한편, 여기서 말하는 화소란, 표시 영역(51)에 있어서 원하는 색의 표시를 가능하게 하는 최소 단위를 지칭한다. 컬러 유기 EL 표시 장치의 경우, 서로 다른 발광을 나타내는 제1 발광 소자(52R), 제2 발광 소자(52G), 및 제3 발광 소자(52B)의 복수의 부화소의 조합에 의해 화소(52)가 구성되어 있다. 화소(52)는, 적색(R) 발광 소자와 녹색(G) 발광 소자와 청색(B) 발광 소자의 3종류의 부화소의 조합으로 구성되는 경우가 많지만, 이에 한정되지 않는다. 화소(52)는 적어도 1종류의 부화소를 포함하면 되고, 2종류 이상의 부화소를 포함하는 것이 바람직하고, 3종류 이상의 부화소를 포함하는 것이 보다 바람직하다. 화소(52)를 구성하는 부화소로서는, 예를 들면, 적색(R) 발광 소자와 녹색(G) 발광 소자와 청색(B) 발광 소자와 황색(Y) 발광 소자의 4종류의 부화소의 조합이어도 된다.
도 11의 (B)는, 도 11의 (A)의 A-B 선에 있어서의 부분 단면 모식도이다. 화소(52)는, 기판(53) 상에 제1 전극(양극)(54)과, 정공 수송층(55)과, 적색층(56R)·녹색층(56G)·청색층(56B) 중 어느 하나와, 전자 수송층(57)과, 제2 전극(음극)(58)을 구비하는 유기 EL 소자로 구성되는 복수의 부화소를 가지고 있다. 이들 중 정공 수송층(55), 적색층(56R), 녹색층(56G), 청색층(56B), 전자 수송층(57)이 유기층에 해당한다. 적색층(56R), 녹색층(56G), 청색층(56B)은, 각각 적색, 녹색, 청색을 발하는 발광 소자(유기 EL 소자라고 기술하는 경우도 있음)에 대응하는 패턴으로 형성되어 있다.
또한, 제1 전극(54)은, 발광 소자마다 분리해서 형성되어 있다. 정공 수송층(55)과 전자 수송층(57)과 제2 전극(58)은, 복수의 발광 소자(52R, 52G, 52B)에 걸쳐 공통으로 형성되어 있어도 되고, 발광 소자마다 형성되어 있어도 된다. 즉, 도 11의 (B)에 나타내는 바와 같이, 정공 수송층(55)이 복수의 부화소 영역에 걸쳐 공통 층으로서 형성된 후에 적색층(56R), 녹색층(56G), 청색층(56B)이 부화소 영역마다 분리해서 형성되고, 나아가 그 위에 전자 수송층(57)과 제2 전극(58)이 복수의 부화소 영역에 걸쳐 공통 층으로서 형성되어 있어도 된다.
한편, 근접한 제1 전극(54) 사이에서의 쇼트를 방지하기 위해, 제1 전극(54) 사이에 절연층(59)이 설치되어 있다. 나아가, 유기 EL 층은 수분이나 산소에 의해 열화되기 때문에, 수분이나 산소로부터 유기 EL 소자를 보호하기 위한 보호층(60)이 설치되어 있다.
도 11의 (B)에서는 정공 수송층(55)이나 전자 수송층(57)이 하나의 층으로 나타내어져 있지만, 유기 EL 표시 소자의 구조에 따라, 정공 블록층이나 전자 블록층을 갖는 복수의 층으로 형성되어도 된다. 또한, 제1 전극(54)과 정공 수송층(55)의 사이에는 제1 전극(54)으로부터 정공 수송층(55)으로의 정공의 주입이 원활하게 행해지도록 하는 것이 가능한 에너지 밴드 구조를 갖는 정공 주입층을 형성해도 된다. 마찬가지로, 제2 전극(58)과 전자 수송층(57)의 사이에도 전자 주입층을 형성해도 된다.
적색층(56R), 녹색층(56G), 청색층(56B)의 각각은, 단일 발광층으로 형성되어 있어도 되고, 복수의 층을 적층함으로써 형성되어 있어도 된다. 예를 들면, 적색층(56R)을 2층으로 구성하고, 상측의 층을 적색의 발광층으로 형성하고, 하측의 층을 정공 수송층 또는 전자 블록층으로 형성해도 된다. 또는, 하측의 층을 적색의 발광층으로 형성하고, 상측의 층을 전자 수송층 또는 정공 블록층으로 형성해도 된다. 이와 같이 발광층의 하측 또는 상측에 층을 설치함으로써, 발광층에 있어서의 발광 위치를 조정하고, 광로 길이를 조정함으로써, 발광 소자의 색 순도를 향상시키는 효과가 있다.
한편, 여기서는 적색층(56R)의 예를 나타냈지만, 녹색층(56G)이나 청색층(56B)에서도 마찬가지의 구조를 채용해도 된다. 또한, 적층 수는 2층 이상이어도 된다. 나아가, 발광층과 전자 블록층과 같이 상이한 재료의 층이 적층되어도 되고, 예를 들면 발광층을 2층 이상 적층하는 등, 동일한 재료의 층이 적층되어도 된다.
다음으로, 유기 EL 표시 장치의 제조 방법의 예에 대해 구체적으로 설명한다. 여기서는, 적색층(56R)이 하측 층(56R1)과 상측 층(56R2)의 2층으로 이루어지고, 녹색층(56G)과 청색층(56B)은 단일의 발광층으로 이루어지는 경우를 상정한다.
먼저, 유기 EL 표시 장치를 구동하기 위한 회로(도시하지 않음) 및 제1 전극(54)이 형성된 기판(53)을 준비한다. 한편, 기판(53)의 재질은 특별히 한정되지 않고, 유리, 플라스틱, 금속 등으로 구성할 수 있다. 본 실시형태에서는, 기판(53)으로서, 유리 기판 상에 폴리이미드 필름이 적층된 기판을 사용한다.
제1 전극(54)이 형성된 기판(53) 위에 아크릴 또는 폴리이미드 등의 수지층을 바 코트나 스핀 코트로 코팅하고, 수지층을 리소그래피법에 의해, 제1 전극(54)이 형성된 부분에 개구가 형성되도록 패터닝하여 절연층(59)을 형성한다. 이 개구부가, 발광 소자가 실제로 발광하는 발광 영역에 상당한다.
절연층(59)이 패터닝된 기판(53)을 제1 성막실(303)에 반입하고, 정공 수송층(55)을, 표시 영역의 제1 전극(54) 위에 공통 층으로서 성막한다. 정공 수송층(55)은, 최종적으로 각각의 유기 EL 표시 장치의 패널 부분이 되는 표시 영역(51)마다 개구가 형성된 마스크를 사용하여 성막된다.
다음으로, 정공 수송층(55)까지 형성된 기판(53)을 제2 성막실(303)에 반입한다. 기판(53)과 마스크의 얼라인먼트를 행하고, 기판을 마스크 위에 재치하고, 정공 수송층(55) 위의, 기판(53)의 적색을 발하는 소자를 배치하는 부분(적색의 부화소를 형성하는 영역)에, 적색층(56R)을 성막한다. 여기서, 제2 성막실에서 사용하는 마스크는, 유기 EL 표시 장치의 부화소가 되는 기판(53) 상에 있어서의 복수의 영역 중, 적색의 부화소가 되는 복수의 영역에만 개구가 형성된 매우 세밀한(고정세) 마스크이다. 이에 의해, 적색 발광층을 포함하는 적색층(56R)은, 기판(53) 상의 복수의 부화소가 되는 영역 중 적색의 부화소가 되는 영역에만 성막된다. 다르게 말하면, 적색층(56R)은, 기판(53) 상의 복수의 부화소가 되는 영역 중 청색 부화소가 되는 영역이나 녹색의 부화소가 되는 영역에는 성막되지 않고, 적색의 부화소가 되는 영역에 선택적으로 성막된다.
적색층(56R)의 성막과 마찬가지로, 제3 성막실(303)에 있어서 녹색층(56G)을 성막하고, 나아가 제4 성막실(303)에 있어서 청색층(56B)을 성막한다. 적색층(56R), 녹색층(56G), 청색층(56B)의 성막이 완료된 후, 제5 성막실(303)에 있어서 표시 영역(51)의 전체에 전자 수송층(57)을 성막한다. 전자 수송층(57)은 3색의 층(56R, 56G, 56B)에 공통 층으로서 형성된다.
전자 수송층(57)까지 형성된 기판을 제6 성막실(303)로 이동시키고, 제2 전극(58)을 성막한다. 본 실시형태에서는, 제1 성막실(303)∼제6 성막실(303)에서는 진공 증착에 의해 각 층의 성막을 행한다. 그러나, 본 발명은 이에 한정되지 않고, 예를 들면 제6 성막실(303)에 있어서의 제2 전극(58)의 성막은 스퍼터에 의해 성막하도록 해도 된다. 그 후, 제2 전극(58)까지 형성된 기판을 봉지 장치로 이동시켜 플라즈마 CVD에 의해 보호층(60)을 성막하여(봉지 공정), 유기 EL 표시 장치(50)가 완성된다. 한편, 여기서는 보호층(60)을 CVD법에 의해 형성하는 것으로 하였지만, 이에 한정되지 않고, ALD법이나 잉크젯법에 의해 형성해도 된다.
여기서, 제1 성막실(303)∼제6 성막실(303)에서의 성막은, 형성되는 각각의 층의 패턴에 대응한 개구가 형성된 마스크를 사용하여 성막된다. 성막 시에는, 기판(53)과 마스크의 상대적인 위치 조정(얼라인먼트)을 행한 후에, 마스크 위에 기판(53)을 재치하여 성막이 행해진다. 여기서, 각 성막실에 있어서 행해지는 얼라인먼트 공정은, 전술한 얼라인먼트 공정과 같이 행해진다.
<다른 실시형태>
상기 실시형태에서는, S10 또는 S20에 있어서 흡착 전압(V)의 초기화를 실행하고 있지만, 본 스텝은 생략 가능하다. 예를 들면, 기판(100)을 로트 단위로 처리하는 경우에 있어서, 이전의 로트에 있어서의 흡착 전압(V)을 흡착 전압(V)의 초기값으로서 사용해도 된다.
또는, 기판(100)을 로트 단위로 처리하는 경우에 있어서, 다음 로트의 기판(100)이 이전 로트의 기판(100)과 마찬가지의 도전막 패턴 밀도를 갖는 경우에는 전술한 <처리 예 1> 또는 <처리 예2>의 처리 자체를 생략해도 된다. 이 경우, 예를 들면, 이전 로트에 대한 처리에서 설정된 흡착 전압(V) 또는 개시 타이밍의 설정값에 기초하여, 성막 장치(1)의 처리가 실행되어도 된다. 또한, 예를 들면, 초기 로트로부터 복수 로트(예를 들면, 2∼5 로트)의 설정값의 평균치 등에 기초하여, 이후의 로트에 있어서의 흡착 전압(V) 또는 개시 타이밍의 설정값이 설정되어도 된다. 그리고, 다음 로트의 기판(100)이 이전 로트의 기판(100)과 다른 도전막 패턴 밀도를 갖는 경우에 전술한 <처리 예 1> 또는 <처리 예2>의 처리를 실행하여, 흡착 전압(V) 또는 개시 타이밍의 설정값이 재설정되어도 된다.
상기 실시형태에서는, 전극부(151)의 정전용량을 검출하는 검출 유닛(16)의 검출 결과에 기초하여 흡착 시간(T)을 특정하고 있지만, 다른 방법으로 흡착 시간(T)을 특정해도 된다. 예를 들면, 정전척(15)에, 기판(100)과의 접촉을 검출 가능한 1개 또는 복수의 터치 센서가 설치되어도 된다. 그리고, 처리부(141)는, 전극부(151)에 전압이 인가되기 시작하고 나서부터 터치 센서가 기판(100)과의 접촉을 검출할 때까지의 시간을 흡착 시간으로서 특정해도 된다. 예를 들면, 터치 센서는, 기판(100)의 흡착 방향으로 진퇴 가능한 접촉자를 가지며, 접촉자가 기판(100)에 접촉함으로써 접촉자가 변위하여 소정의 전기 신호를 출력하도록 한 기계적 센서이어도 된다. 이에 의해, 간이한 구성으로 흡착 시간(T)을 특정할 수 있다.
또한, 예를 들면, 기판(100)과의 거리를 광학적으로 검출 가능한 측거 센서 등의 검출 결과에 기초하여, 흡착 시간(T)이 특정되어도 된다. 예를 들면, 정전척(15)의 하방에 이러한 측거 센서가 설치되고, 정전척(15)에 전압이 인가되기 시작하고 나서부터 기판(100)과 측거 센서의 거리가 정상값이 될 때까지의 시간이 흡착 시간(T)으로서 특정되어도 된다.
상기 실시형태에서는, 성막 장치(1)의 제어 장치(14)의 처리부(141)가 전술한 <처리 예 1> 또는 <처리 예 2>의 처리를 실행하고 있다. 그러나, 전자 디바이스의 제조 라인을 통괄적으로 제어하는 상위 장치(300) 등이 전술한 <처리 예 1> 또는 <처리 예 2>의 처리를 실행해도 된다. 또는, 제어 장치(14)와 통신 가능한 다른 장치에 의해 전술한 <처리 예 1> 또는 <처리 예 2>의 처리가 실행되어도 된다.
본 발명은, 전술한 실시형태의 하나 이상의 기능을 실현하는 프로그램을, 네트워크 또는 기억 매체를 통해 시스템 또는 장치에 공급하고, 그 시스템 또는 장치 컴퓨터에 있어서의 1개 이상의 프로세서가 프로그램을 판독하여 실행하는 처리로도 실현 가능하다. 또한, 하나 이상의 기능을 실현하는 회로(예를 들면, ASIC)에 의해서도 실현 가능하다.
발명은 상기 실시형태에 제한되는 것이 아니고, 발명의 정신 및 범위로부터 이탈하지 않고, 다양한 변경 및 변형이 가능하다. 따라서, 발명의 범위를 공개하기 위해 청구항을 첨부한다.
1: 성막 장치
5: 마스크대
6: 기판 지지 유닛
141: 처리부
15: 정전척
151: 전극부
16: 검출 유닛
100: 기판
101: 마스크

Claims (23)

  1. 기판을 흡착하는 정전척과,
    상기 정전척에 의한 기판의 흡착을 검출하는 검출 수단
    을 구비한 성막 장치의 제어 장치로서,
    기판을 흡착하기 위한 흡착 전압이 상기 정전척에 인가되고 나서부터, 상기 검출 수단의 검출 결과가 미리 정해진 값이 될 때까지의 흡착 시간에 관한 정보를 취득하는 취득 수단과,
    상기 취득 수단이 취득한 상기 정보에 기초하여, 상기 정전척에 인가하는 상기 흡착 전압의 크기를 변경하는 전압 제어 수단을 구비하는 것을 특징으로 하는 제어 장치.
  2. 제1항에 있어서,
    상기 전압 제어 수단은, 상기 흡착 전압을 제1 전압으로 설정하고 있는 경우에 있어서, 상기 흡착 시간이 미리 정해진 범위 밖일 때에는, 그 후의 기판의 흡착시의 상기 흡착 전압을 상기 제1 전압과 다른 제2 전압으로 설정하는 것을 특징으로 하는 제어 장치.
  3. 제1항에 있어서,
    상기 전압 제어 수단은, 상기 흡착 전압을 제1 전압으로 설정하고 있는 경우에 있어서, 상기 흡착 시간이 제1 임계값 이상일 때에는, 그 후의 기판의 흡착시의 상기 흡착 전압을 상기 제1 전압보다 높은 전압으로 설정하는 것을 특징으로 하는 제어 장치.
  4. 제1항에 있어서,
    상기 전압 제어 수단은, 상기 흡착 전압을 제1 전압으로 설정하고 있는 경우에 있어서, 상기 흡착 시간이 제2 임계값 이하일 때에는, 그 후의 기판의 흡착시의 상기 흡착 전압을 상기 제1 전압보다 낮은 전압으로 설정하는 것을 특징으로 하는 제어 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 전압 제어 수단은, 미리 정해진 매수의 기판의 상기 흡착 시간에 기초하여, 그 후의 기판의 흡착시의 상기 흡착 전압을 설정하는 것을 특징으로 하는 제어 장치.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 검출 수단은, 상기 정전척의 복수의 위치에 있어서의 기판의 흡착을 검출하고,
    상기 전압 제어 수단은, 상기 복수의 위치에 있어서의 기판의 흡착의 검출 결과로부터 특정된 상기 흡착 시간에 기초하여, 상기 흡착 전압을 변경하는 것을 특징으로 하는 제어 장치.
  7. 제6항에 있어서,
    상기 정전척은 복수의 전극부를 포함하고,
    상기 전압 제어 수단은, 상기 복수의 위치에 있어서의 기판의 흡착의 검출 결과로부터 특정된 상기 흡착 시간에 기초하여, 상기 전극부마다 상기 흡착 전압을 설정하는 것을 특징으로 하는 제어 장치.
  8. 제6항에 있어서,
    상기 정전척은, 복수의 전극부를 각각 갖는 복수의 그룹을 포함하고,
    상기 전압 제어 수단은, 상기 복수의 위치에 있어서의 기판의 흡착의 검출 결과로부터 특정된 상기 흡착 시간에 기초하여, 상기 그룹마다 상기 흡착 전압을 설정하는 것을 특징으로 하는 제어 장치.
  9. 기판을 흡착하는 정전척과,
    상기 정전척에 의한 기판의 흡착을 검출하는 검출 수단
    을 구비한 성막 장치의 제어 장치로서,
    기판을 흡착하기 위한 흡착 전압이 상기 정전척에 인가되고 나서부터, 상기 검출 수단의 검출 결과가 미리 정해진 값이 될 때까지의 흡착 시간에 관한 정보를 취득하는 취득 수단과,
    상기 성막 장치의 공정 스케줄을 제어하는 스케줄 제어 수단을 구비하고,
    상기 스케줄 제어 수단은, 상기 취득 수단이 취득한 상기 정보에 기초하여, 1개의 기판에 대한, 상기 정전척에의 상기 흡착 전압의 인가의 개시로부터 기판의 흡착 후에 행해지는 공정의 개시 타이밍까지의 시간을 변경하는 것을 특징으로 하는 제어 장치.
  10. 제9항에 있어서,
    상기 스케줄 제어 수단은, 상기 개시 타이밍을 제1 타이밍으로 설정하고 있는 경우에 있어서, 상기 흡착 시간이 미리 정해진 범위 밖일 때에는, 그 후의 기판의 흡착 후에 행해지는 공정의 상기 개시 타이밍을 상기 제1 타이밍과 다른 제2 타이밍으로 설정하는 것을 특징으로 하는 제어 장치.
  11. 제9항에 있어서,
    상기 스케줄 제어 수단은, 상기 개시 타이밍을 제1 타이밍으로 설정하고 있는 경우에 있어서, 상기 흡착 시간이 제3 임계값 이상일 때에는, 그 후의 기판의 흡착 후에 행해지는 공정의 상기 개시 타이밍을 상기 제1 타이밍보다 늦게 설정하는 것을 특징으로 하는 제어 장치.
  12. 제9항에 있어서,
    상기 스케줄 제어 수단은, 상기 개시 타이밍을 제1 타이밍으로 설정하고 있는 경우에 있어서, 상기 흡착 시간이 제4 임계값 이하일 때에는, 그 후의 기판의 흡착 후에 행해지는 공정의 상기 개시 타이밍을 상기 제1 타이밍보다 빨리 설정하는 것을 특징으로 하는 제어 장치.
  13. 제9항 내지 제12항 중 어느 한 항에 있어서,
    상기 스케줄 제어 수단은, 미리 정해진 매수의 기판의 상기 흡착 시간에 기초하여, 그 후의 기판의 흡착 후에 행해지는 공정의 상기 개시 타이밍을 설정하는 것을 특징으로 하는 제어 장치.
  14. 제9항 내지 제12항 중 어느 한 항에 있어서,
    상기 기판의 흡착 후에 행해지는 공정은, 상기 정전척에 흡착된 기판과 마스크의 얼라인먼트를 행하는 얼라인먼트 공정인 것을 특징으로 하는 제어 장치.
  15. 제9항 내지 제12항 중 어느 한 항에 있어서,
    상기 검출 수단은, 상기 정전척의 복수의 위치에 있어서의 기판의 흡착을 검출하고,
    상기 스케줄 제어 수단은, 상기 복수의 위치에 있어서의 기판의 흡착의 검출 결과로부터 특정된 상기 흡착 시간에 기초하여, 상기 개시 타이밍을 변경하는 것을 특징으로 하는 제어 장치.
  16. 성막 장치로서,
    기판을 흡착하는 정전척과,
    상기 정전척에 의한 기판의 흡착을 검출하는 검출 수단을 구비하고,
    제1항 내지 제4항 및 제9항 내지 제12항 중 어느 한 항에 기재된 제어 장치로 제어되는 것을 특징으로 하는 성막 장치.
  17. 제16항에 있어서,
    상기 검출 수단은, 기판과 상기 정전척의 사이의 정전용량을 검출하는 정전용량 센서인 것을 특징으로 하는 성막 장치.
  18. 제17항에 있어서,
    상기 흡착 시간으로서, 상기 정전척에 흡착을 위한 전압이 인가되기 시작하고 나서부터 상기 정전용량이 정상값이 될 때까지의 시간을 측정하는 측정 수단을 더 구비하는 것을 특징으로 하는 성막 장치.
  19. 제16항에 있어서,
    상기 검출 수단은, 기판과 상기 정전척의 접촉을 검출하는 터치 센서인 것을 특징으로 하는 성막 장치.
  20. 기판을 흡착하는 정전척과,
    상기 정전척에 의한 기판의 흡착을 검출하는 검출 수단
    을 구비한 성막 장치의 기판 흡착 방법으로서,
    기판을 흡착하기 위한 흡착 전압이 상기 정전척에 인가되고 나서부터, 상기 검출 수단의 검출 결과가 미리 정해진 값이 될 때까지의 흡착 시간에 관한 정보를 취득하는 취득 공정과,
    상기 취득 공정에서 취득된 상기 정보에 기초하여, 상기 정전척에 인가하는 상기 흡착 전압의 크기를 변경하는 전압 제어 공정을 포함하는 것을 특징으로 하는 기판 흡착 방법.
  21. 제20항에 기재된 기판 흡착 방법에 의해 기판을 상기 정전척에 흡착시키는 기판 흡착 공정과,
    상기 기판 흡착 공정에 의해 상기 정전척에 흡착된 기판과, 마스크대에 재치된 마스크와의 얼라인먼트를 행하는 얼라인먼트 공정과,
    상기 마스크를 통해 상기 기판 상에 성막하는 성막 공정을 포함하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
  22. 기판을 흡착하는 정전척과,
    상기 정전척에 의한 기판의 흡착을 검출하는 검출 수단
    을 구비한 성막 장치의 공정 스케줄을 설정하는 스케줄 설정 방법으로서,
    기판을 흡착하기 위한 흡착 전압이 상기 정전척에 인가되고 나서부터, 상기 검출 수단의 검출 결과가 미리 정해진 값이 될 때까지의 흡착 시간에 관한 정보를 취득하는 취득 공정과,
    상기 성막 장치의 공정 스케줄을 설정하는 스케줄 설정 공정을 포함하고,
    상기 스케줄 설정 공정은, 상기 취득 공정에서 취득된 상기 정보에 기초하여, 1개의 기판에 대한, 상기 정전척에의 상기 흡착 전압의 인가의 개시로부터, 기판의 흡착 후에 행해지는 공정의 개시 타이밍까지의 시간을 변경하는 것을 특징으로 하는 스케줄 설정 방법.
  23. 제22항에 기재된 스케줄 설정 방법에 의해 상기 개시 타이밍을 설정하는 스케줄 설정 공정과,
    상기 스케줄 설정 공정에서 설정된 상기 개시 타이밍에, 상기 정전척에 흡착된 기판과, 마스크대에 재치된 마스크와의 얼라인먼트를 행하는 얼라인먼트 공정과,
    상기 마스크를 통해 상기 기판 상에 성막하는 성막 공정을 포함하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
KR1020220035943A 2021-03-30 2022-03-23 제어 장치, 성막 장치, 기판 흡착 방법, 스케줄 설정 방법, 및 전자 디바이스의 제조 방법 KR20220136157A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020240020956A KR20240027640A (ko) 2021-03-30 2024-02-14 제어 장치, 성막 장치, 기판 흡착 방법, 스케줄 설정 방법, 및 전자 디바이스의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021058453A JP7390328B2 (ja) 2021-03-30 2021-03-30 制御装置、基板吸着方法及び電子デバイスの製造方法
JPJP-P-2021-058453 2021-03-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240020956A Division KR20240027640A (ko) 2021-03-30 2024-02-14 제어 장치, 성막 장치, 기판 흡착 방법, 스케줄 설정 방법, 및 전자 디바이스의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220136157A true KR20220136157A (ko) 2022-10-07

Family

ID=83404793

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020220035943A KR20220136157A (ko) 2021-03-30 2022-03-23 제어 장치, 성막 장치, 기판 흡착 방법, 스케줄 설정 방법, 및 전자 디바이스의 제조 방법
KR1020240020956A KR20240027640A (ko) 2021-03-30 2024-02-14 제어 장치, 성막 장치, 기판 흡착 방법, 스케줄 설정 방법, 및 전자 디바이스의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240020956A KR20240027640A (ko) 2021-03-30 2024-02-14 제어 장치, 성막 장치, 기판 흡착 방법, 스케줄 설정 방법, 및 전자 디바이스의 제조 방법

Country Status (3)

Country Link
JP (2) JP7390328B2 (ko)
KR (2) KR20220136157A (ko)
CN (1) CN115142036A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536806A (ja) 1991-07-26 1993-02-12 Nippon Telegr & Teleph Corp <Ntt> 静電チヤツクの過渡特性評価装置及び方法
JP2001308164A (ja) 2000-04-19 2001-11-02 Applied Materials Inc 静電チャックにおけるチャッキング力を制御する方法及び装置
JP2016063005A (ja) 2014-09-17 2016-04-25 株式会社東芝 半導体製造装置、および静電チャックの制御方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211768A (ja) * 1994-01-13 1995-08-11 Hitachi Ltd 静電吸着装置の保持状態確認方法
JP3005461B2 (ja) * 1995-11-24 2000-01-31 日本電気株式会社 静電チャック
JP2002222850A (ja) 2001-01-25 2002-08-09 Mitsubishi Electric Corp 静電チャックにおける被吸着物の離脱方法
JP2006202939A (ja) 2005-01-20 2006-08-03 Mitsubishi Heavy Ind Ltd 吸着方法、脱離方法、プラズマ処理方法、静電チャック及びプラズマ処理装置
JP4884811B2 (ja) 2006-03-20 2012-02-29 三菱重工業株式会社 ガラス基板の静電吸着装置及びその吸着離脱方法
JP4836900B2 (ja) * 2007-09-03 2011-12-14 ラピスセミコンダクタ株式会社 基板保持機構及びこの基板保持機構を用いる半導体装置の製造方法
JP5112122B2 (ja) * 2008-03-14 2013-01-09 三菱重工業株式会社 プラズマ処理装置、プラズマ処理装置における基板吸着力の制御方法
US7558045B1 (en) 2008-03-20 2009-07-07 Novellus Systems, Inc. Electrostatic chuck assembly with capacitive sense feature, and related operating method
US8270142B2 (en) 2008-12-10 2012-09-18 Axcelis Technologies, Inc. De-clamping wafers from an electrostatic chuck
JP2016001641A (ja) * 2014-06-11 2016-01-07 住友電気工業株式会社 半導体装置の製造方法および半導体装置の製造装置
JP6684428B2 (ja) 2016-04-23 2020-04-22 株式会社クリエイティブテクノロジー 静電チャック
KR101960194B1 (ko) * 2017-11-29 2019-03-19 캐논 톡키 가부시키가이샤 성막장치, 성막방법, 및 유기 el 표시장치의 제조방법
KR102014610B1 (ko) * 2017-12-27 2019-08-26 캐논 톡키 가부시키가이샤 정전척, 성막 장치, 기판 흡착/박리 방법, 성막 방법, 및 전자 디바이스의 제조 방법
JP2019125603A (ja) 2018-01-11 2019-07-25 株式会社アルバック 吸着方法
KR20200049034A (ko) * 2018-10-31 2020-05-08 캐논 톡키 가부시키가이샤 얼라인먼트 시스템, 성막 장치, 얼라인먼트 방법, 성막 방법 및 전자 디바이스의 제조 방법
JP7211768B2 (ja) 2018-11-01 2023-01-24 アズビル株式会社 箱体のヒンジ構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536806A (ja) 1991-07-26 1993-02-12 Nippon Telegr & Teleph Corp <Ntt> 静電チヤツクの過渡特性評価装置及び方法
JP2001308164A (ja) 2000-04-19 2001-11-02 Applied Materials Inc 静電チャックにおけるチャッキング力を制御する方法及び装置
JP2016063005A (ja) 2014-09-17 2016-04-25 株式会社東芝 半導体製造装置、および静電チャックの制御方法

Also Published As

Publication number Publication date
JP7390328B2 (ja) 2023-12-01
KR20240027640A (ko) 2024-03-04
CN115142036A (zh) 2022-10-04
JP2023080107A (ja) 2023-06-08
JP2022155114A (ja) 2022-10-13

Similar Documents

Publication Publication Date Title
KR20200049034A (ko) 얼라인먼트 시스템, 성막 장치, 얼라인먼트 방법, 성막 방법 및 전자 디바이스의 제조 방법
KR20220122524A (ko) 성막 장치, 성막 방법, 및 전자 디바이스의 제조 방법
KR102549990B1 (ko) 성막 장치, 검지 장치, 검지 방법 및 전자 디바이스의 제조 방법
CN113644018B (zh) 对准装置、成膜装置、对准方法、电子器件的制造方法及存储介质
KR20220044116A (ko) 성막 장치, 조정 방법 및 전자 디바이스의 제조 방법
KR102625048B1 (ko) 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램, 및 기억 매체
KR20220112236A (ko) 흡착장치, 위치 조정 방법, 및 성막 방법
JP2020070491A (ja) アライメント装置、成膜装置、アライメント方法、成膜方法、及び電子デバイスの製造方法
KR20220136157A (ko) 제어 장치, 성막 장치, 기판 흡착 방법, 스케줄 설정 방법, 및 전자 디바이스의 제조 방법
KR102594630B1 (ko) 성막 장치, 성막 방법 및 전자 디바이스 제조방법
KR20220136158A (ko) 제어 장치, 성막 장치, 제어 방법, 및 전자 디바이스의 제조 방법
KR20220000820A (ko) 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램, 및 기억 매체
KR20210080048A (ko) 성막 장치, 성막 방법, 및 전자 디바이스의 제조방법
KR20210080065A (ko) 성막 장치, 성막 방법, 및 전자 디바이스의 제조방법
KR102549985B1 (ko) 성막 장치, 기판 흡착 방법, 및 전자 디바이스의 제조 방법
WO2024034236A1 (ja) アライメント装置、成膜装置、制御方法、電子デバイスの製造方法、プログラム及び記憶媒体
JP7361671B2 (ja) 成膜装置、調整装置、調整方法、及び電子デバイスの製造方法
KR20200014113A (ko) 정전척 시스템, 성막 장치, 흡착 방법, 성막 방법 및 전자 디바이스의 제조방법
KR102676520B1 (ko) 성막 장치, 조정 장치, 조정 방법 및 전자 디바이스의 제조 방법
JP2023114739A (ja) 成膜装置、成膜方法、及び電子デバイスの製造方法
JP2022131452A (ja) 成膜装置
KR20210109998A (ko) 흡착장치, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
KR20210080802A (ko) 성막 장치, 성막 방법, 및 전자 디바이스의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal