JP5112122B2 - プラズマ処理装置、プラズマ処理装置における基板吸着力の制御方法 - Google Patents

プラズマ処理装置、プラズマ処理装置における基板吸着力の制御方法 Download PDF

Info

Publication number
JP5112122B2
JP5112122B2 JP2008065049A JP2008065049A JP5112122B2 JP 5112122 B2 JP5112122 B2 JP 5112122B2 JP 2008065049 A JP2008065049 A JP 2008065049A JP 2008065049 A JP2008065049 A JP 2008065049A JP 5112122 B2 JP5112122 B2 JP 5112122B2
Authority
JP
Japan
Prior art keywords
substrate
plasma
single electrode
plasma processing
adsorption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008065049A
Other languages
English (en)
Other versions
JP2009224421A (ja
Inventor
竜一 松田
明彦 松倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP2008065049A priority Critical patent/JP5112122B2/ja
Priority to US12/922,565 priority patent/US20110104363A1/en
Priority to KR1020107020392A priority patent/KR101160008B1/ko
Priority to EP09719319A priority patent/EP2259298A4/en
Priority to PCT/JP2009/054400 priority patent/WO2009113481A1/ja
Priority to TW098107690A priority patent/TW201003830A/zh
Publication of JP2009224421A publication Critical patent/JP2009224421A/ja
Application granted granted Critical
Publication of JP5112122B2 publication Critical patent/JP5112122B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、基板吸着力を制御するプラズマ処理装置に関し、又、プラズマ処理装置における基板吸着力の制御方法に関する。
半導体デバイスの製造においては、プラズマＣＶＤ(Chemical Vapor Deposition)装置等のプラズマ処理装置が用いられて、絶縁膜等の成膜が行われている。近年、半導体デバイスの高集積化、高速化の要求に伴い、その微細化が進められているが、微細化に伴い、絶縁膜等の成膜にもプロセス条件の厳格な制御が求められてきている。例えば、プラズマＣＶＤ装置において、絶縁膜を成膜する際に、基板温度を適正範囲に制御することは重要なことである。そのため、プラズマＣＶＤ装置の基板支持台に、温度制御装置を備えると共に基板吸着装置（所謂、静電チャック）を備えており、これらの装置を用い、基板支持台を適正温度範囲に制御すると共に適正温度範囲に制御された基板支持台に基板を吸着させることで、基板温度を適正範囲に制御している。
特許第３８６１０３０号公報
前述したように、基板温度は半導体デバイス等の製造プロセスにおいて重要な制御因子である。プラズマＣＶＤ装置において成膜を行うと、基板は、プラズマ中の荷電粒子の衝突により加熱されると共に、基板支持台と基板との間の熱伝達により冷却されて、その結果、基板が所定の温度になって、安定した成膜特性（例えば、成膜レート等）が得られることになる。ところが、現実的には、必ずしも安定した成膜特性が得られるわけではなく、基板の処理枚数に伴って、成膜特性が変化していくという問題があった。
詳細は後述するが、上記成膜特性の変化は、基板の処理枚数に伴って、実際の基板吸着力が変化して、基板温度が変化していることに原因があると思われ、安定した成膜特性を得るためには、基板の処理枚数に左右されることなく、基板吸着力を一定に制御することが必要となる。
本発明は上記課題に鑑みなされたもので、基板の処理枚数に左右されることなく、基板吸着力を一定に制御するプラズマ処理装置、プラズマ処理装置における基板吸着力の制御方法を提供することを目的とする。
上記課題を解決する第１の発明に係るプラズマ処理装置は、
単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着する静電吸着手段と、
前記真空容器内のガスをプラズマ化する誘導結合型のプラズマ発生手段と、
前記静電吸着手段と前記プラズマ発生手段とを制御する制御手段とを備え、
前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置において、
前記制御手段は、
前記基板のプラズマ処理時には、連続する処理枚数又は積算処理時間に応じて増大する基板電位について、当該基板電位との電位差が一定になるように、連続する処理枚数又は積算処理時間に応じて、前記単電極に印加する吸着電圧を増大することを特徴とする。
上記課題を解決する第２の発明に係るプラズマ処理装置は、
単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着する静電吸着手段と、
前記真空容器内のガスをプラズマ化する誘導結合型のプラズマ発生手段と、
前記静電吸着手段と前記プラズマ発生手段とを制御する制御手段とを備え、
前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置において、
前記制御手段は、
予め、所定のプラズマ処理条件下において、一定の積算処理時間間隔で基板電位の変化を計測し、計測した前記基板電位に所望の静電吸着力に対応する電位を加算して、一定の積算処理時間間隔における基準吸着電圧を求め、求めた前記基準吸着電圧に基づいて、前記単電極に印加する設定吸着電圧を処理枚数毎に算出しておき、
前記所定のプラズマ処理条件下における前記基板のプラズマ処理時には、算出した前記設定吸着電圧を処理枚数毎に前記単電極に印加して、前記基板に対する静電吸着力を一定とすることを特徴とする。
上記課題を解決する第３の発明に係るプラズマ処理装置は、
単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着する静電吸着手段と、
前記真空容器内のガスをプラズマ化する誘導結合型のプラズマ発生手段と、
前記静電吸着手段と前記プラズマ発生手段とを制御する制御手段とを備え、
前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置において、
前記制御手段は、
予め、所定のプラズマ処理条件下において、一定の積算処理時間間隔で基板電位の変化を計測し、計測した前記基板電位に所望の静電吸着力に対応する電位を加算して、一定の積算処理時間間隔における基準吸着電圧を求め、求めた前記基準吸着電圧に基づいて、前記単電極に印加する設定吸着電圧を積算処理時間に対応させて算出しておき、
前記所定のプラズマ処理条件下における前記基板のプラズマ処理時には、算出した前記設定吸着電圧を積算処理時間に対応して前記単電極に印加して、前記基板に対する静電吸着力を一定とすることを特徴とする。
上記課題を解決する第４の発明に係るプラズマ処理装置は、
単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着する静電吸着手段と、
前記単電極を共用して、前記単電極にバイアスパワーを供給することにより、前記基板に自己バイアス電位を印加するバイアス印加手段と、
前記真空容器内のガスをプラズマ化する誘導結合型のプラズマ発生手段と、
前記静電吸着手段と前記バイアス印加手段と前記プラズマ発生手段とを制御する制御手段とを備え、
前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置において、
前記制御手段は、
前記基板のプラズマ処理時には、バイアスパワーを一定とすると共に、連続する処理枚数又は積算処理時間に応じて増大する基板電位について、当該基板電位との電位差が一定になるように、連続する処理枚数又は積算処理時間に応じて、前記単電極に印加する吸着電圧を増大することを特徴とする。
上記課題を解決する第５の発明に係るプラズマ処理装置は、
単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着する静電吸着手段と、
前記単電極を共用して、前記単電極にバイアスパワーを供給することにより、前記基板に自己バイアス電位を印加するバイアス印加手段と、
前記真空容器内のガスをプラズマ化する誘導結合型のプラズマ発生手段と、
前記静電吸着手段と前記バイアス印加手段と前記プラズマ発生手段とを制御する制御手段とを備え、
前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置において、
前記制御手段は、
予め、バイアスパワーが一定である所定のプラズマ処理条件下において、一定の積算処理時間間隔で基板電位の変化を計測し、計測した前記基板電位に所望の静電吸着力に対応する電位を加算して、一定の積算処理時間間隔における基準吸着電圧を求め、求めた前記基準吸着電圧に基づいて、前記単電極に印加する設定吸着電圧を処理枚数毎に算出しておき、
前記所定のプラズマ処理条件下における前記基板のプラズマ処理時には、算出した前記設定吸着電圧を処理枚数毎に前記単電極に印加して、前記基板に対する静電吸着力を一定とすることを特徴とする。
上記課題を解決する第６の発明に係るプラズマ処理装置は、
単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着する静電吸着手段と、
前記単電極を共用して、前記単電極にバイアスパワーを供給することにより、前記基板に自己バイアス電位を印加するバイアス印加手段と、
前記真空容器内のガスをプラズマ化する誘導結合型のプラズマ発生手段と、
前記静電吸着手段と前記バイアス印加手段と前記プラズマ発生手段とを制御する制御手段とを備え、
前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置において、
前記制御手段は、
予め、バイアスパワーが一定である所定のプラズマ処理条件下において、一定の積算処理時間間隔で基板電位の変化を計測し、計測した前記基板電位に所望の静電吸着力に対応する電位を加算して、一定の積算処理時間間隔における基準吸着電圧を求め、求めた前記基準吸着電圧に基づいて、前記単電極に印加する設定吸着電圧を積算処理時間に対応させて算出しておき、
前記所定のプラズマ処理条件下における前記基板のプラズマ処理時には、算出した前記設定吸着電圧を積算処理時間に対応して前記単電極に印加して、前記基板に対する静電吸着力を一定とすることを特徴とする。
上記課題を解決する第７の発明に係るプラズマ処理装置は、
単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着する静電吸着手段と、
前記単電極を共用して、前記単電極にバイアスパワーを供給することにより、前記基板に自己バイアス電位を印加するバイアス印加手段と、
前記真空容器内のガスをプラズマ化する誘導結合型のプラズマ発生手段と、
前記静電吸着手段と前記バイアス印加手段と前記プラズマ発生手段とを制御する制御手段とを備え、
前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置において、
前記制御手段は、
前記基板のプラズマ処理時には、吸着電圧を一定とすると共に、連続する処理枚数又は積算処理時間に応じて増大する基板電位について、当該基板電位との電位差が一定になるように、連続する処理枚数又は積算処理時間に応じて、前記単電極に供給するバイアスパワーを増大することを特徴とする。
上記課題を解決する第８の発明に係るプラズマ処理装置は、
単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着する静電吸着手段と、
前記単電極を共用して、前記単電極にバイアスパワーを供給することにより、前記基板に自己バイアス電位を印加するバイアス印加手段と、
前記真空容器内のガスをプラズマ化する誘導結合型のプラズマ発生手段と、
前記静電吸着手段と前記バイアス印加手段と前記プラズマ発生手段とを制御する制御手段とを備え、
前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置において、
前記制御手段は、
予め、所定のプラズマ処理条件下において、バイアスパワーをゼロとして、一定の積算処理時間間隔で基板電位の変化を計測し、計測した前記基板電位の変化を相殺する自己バイアス電位に対応するバイアスパワーを求めて、一定の積算処理時間間隔における基準バイアスパワーを求め、求めた前記基準バイアスパワーに基づいて、前記単電極に供給する設定バイアスパワーを処理枚数毎に算出しておき、
前記所定のプラズマ処理条件下における前記基板のプラズマ処理時には、吸着電圧を一定とすると共に、算出した前記設定バイアスパワーを処理枚数毎に前記単電極に供給して、前記基板に対する静電吸着力を一定とすることを特徴とする。
上記課題を解決する第９の発明に係るプラズマ処理装置は、
単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着する静電吸着手段と、
前記単電極を共用して、前記単電極にバイアスパワーを供給することにより、前記基板に自己バイアス電位を印加するバイアス印加手段と、
前記真空容器内のガスをプラズマ化する誘導結合型のプラズマ発生手段と、
前記静電吸着手段と前記バイアス印加手段と前記プラズマ発生手段とを制御する制御手段とを備え、
前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置において、
前記制御手段は、
予め、所定のプラズマ処理条件下において、バイアスパワーをゼロとして、一定の積算処理時間間隔で基板電位の変化を計測し、計測した前記基板電位の変化を相殺する自己バイアス電位に対応するバイアスパワーを求めて、一定の積算処理時間間隔における基準バイアスパワーを求め、求めた前記基準バイアスパワーに基づいて、前記単電極に供給する設定バイアスパワーを積算処理時間に対応させて算出しておき、
前記所定のプラズマ処理条件下における前記基板のプラズマ処理時には、吸着電圧を一定とすると共に、算出した前記設定バイアスパワーを積算処理時間に対応して前記単電極に供給して、前記基板に対する静電吸着力を一定とすることを特徴とする。
上記課題を解決する第１０の発明に係るプラズマ処理装置における基板吸着力の制御方法は、
静電吸着手段の単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着し、
誘導結合型のプラズマ発生手段により、前記真空容器内のガスをプラズマ化して、
前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置における基板吸着力の制御方法であって、
前記基板のプラズマ処理時には、連続する処理枚数又は積算処理時間に応じて増大する基板電位について、当該基板電位との電位差が一定になるように、連続する処理枚数又は積算処理時間に応じて、前記単電極に印加する吸着電圧を増大することを特徴とする。
上記課題を解決する第１１の発明に係るプラズマ処理装置における基板吸着力の制御方法は、
静電吸着手段の単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着し、
誘導結合型のプラズマ発生手段により、前記真空容器内のガスをプラズマ化して、
前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置における基板吸着力の制御方法であって、
予め、所定のプラズマ処理条件下において、一定の積算処理時間間隔で基板電位の変化を計測し、計測した前記基板電位に所望の静電吸着力に対応する電位を加算して、一定の積算処理時間間隔における基準吸着電圧を求め、求めた前記基準吸着電圧に基づいて、前記単電極に印加する設定吸着電圧を処理枚数毎に算出しておき、
前記所定のプラズマ処理条件下における前記基板のプラズマ処理時には、算出した前記設定吸着電圧を処理枚数毎に前記単電極に印加して、前記基板に対する静電吸着力を一定とすることを特徴とする。
上記課題を解決する第１２の発明に係るプラズマ処理装置における基板吸着力の制御方法は、
静電吸着手段の単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着し、
誘導結合型のプラズマ発生手段により、前記真空容器内のガスをプラズマ化して、
前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置における基板吸着力の制御方法であって、
予め、所定のプラズマ処理条件下において、一定の積算処理時間間隔で基板電位の変化を計測し、計測した前記基板電位に所望の静電吸着力に対応する電位を加算して、一定の積算処理時間間隔における基準吸着電圧を求め、求めた前記基準吸着電圧に基づいて、前記単電極に印加する設定吸着電圧を積算処理時間に対応させて算出しておき、
前記所定のプラズマ処理条件下における前記基板のプラズマ処理時には、算出した前記設定吸着電圧を積算処理時間に対応して前記単電極に印加して、前記基板に対する静電吸着力を一定とすることを特徴とする。
上記課題を解決する第１３の発明に係るプラズマ処理装置における基板吸着力の制御方法は、
静電吸着手段の単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着し、
前記単電極を共用するバイアス印加手段により、前記単電極にバイアスパワーを供給して、前記基板に自己バイアス電位を印加し、
誘導結合型のプラズマ発生手段により、前記真空容器内のガスをプラズマ化して、
前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置における基板吸着力の制御方法であって、
前記基板のプラズマ処理時には、バイアスパワーを一定とすると共に、連続する処理枚数又は積算処理時間に応じて増大する基板電位について、当該基板電位との電位差が一定になるように、連続する処理枚数又は積算処理時間に応じて、前記単電極に印加する吸着電圧を増大することを特徴とする。
上記課題を解決する第１４の発明に係るプラズマ処理装置における基板吸着力の制御方法は、
静電吸着手段の単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着し、
前記単電極を共用するバイアス印加手段により、前記単電極にバイアスパワーを供給して、前記基板に自己バイアス電位を印加し、
誘導結合型のプラズマ発生手段により、前記真空容器内のガスをプラズマ化して、
前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置における基板吸着力の制御方法であって、
予め、バイアスパワーが一定である所定のプラズマ処理条件下において、一定の積算処理時間間隔で基板電位の変化を計測し、計測した前記基板電位に所望の静電吸着力に対応する電位を加算して、一定の積算処理時間間隔における基準吸着電圧を求め、求めた前記基準吸着電圧に基づいて、前記単電極に印加する設定吸着電圧を処理枚数毎に算出しておき、
前記所定のプラズマ処理条件下における前記基板のプラズマ処理時には、算出した前記設定吸着電圧を処理枚数毎に前記単電極に印加して、前記基板に対する静電吸着力を一定とすることを特徴とする。
上記課題を解決する第１５の発明に係るプラズマ処理装置における基板吸着力の制御方法は、
静電吸着手段の単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着し、
前記単電極を共用するバイアス印加手段により、前記単電極にバイアスパワーを供給して、前記基板に自己バイアス電位を印加し、
誘導結合型のプラズマ発生手段により、前記真空容器内のガスをプラズマ化して、
前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置における基板吸着力の制御方法であって、
予め、バイアスパワーが一定である所定のプラズマ処理条件下において、一定の積算処理時間間隔で基板電位の変化を計測し、計測した前記基板電位に所望の静電吸着力に対応する電位を加算して、一定の積算処理時間間隔における基準吸着電圧を求め、求めた前記基準吸着電圧に基づいて、前記単電極に印加する設定吸着電圧を積算処理時間に対応させて算出しておき、
前記所定のプラズマ処理条件下における前記基板のプラズマ処理時には、算出した前記設定吸着電圧を積算処理時間に対応して前記単電極に印加して、前記基板に対する静電吸着力を一定とすることを特徴とする。
上記課題を解決する第１６の発明に係るプラズマ処理装置における基板吸着力の制御方法は、
静電吸着手段の単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着し、
前記単電極を共用するバイアス印加手段により、前記単電極にバイアスパワーを供給して、前記基板に自己バイアス電位を印加し、
誘導結合型のプラズマ発生手段により、前記真空容器内のガスをプラズマ化して、
前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置における基板吸着力の制御方法であって、
前記基板のプラズマ処理時には、吸着電圧を一定とすると共に、連続する処理枚数又は積算処理時間に応じて増大する基板電位について、当該基板電位との電位差が一定になるように、連続する処理枚数又は積算処理時間に応じて、前記単電極に供給するバイアスパワーを増大することを特徴とする。
上記課題を解決する第１７の発明に係るプラズマ処理装置における基板吸着力の制御方法は、
静電吸着手段の単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着し、
前記単電極を共用するバイアス印加手段により、前記単電極にバイアスパワーを供給して、前記基板に自己バイアス電位を印加し、
誘導結合型のプラズマ発生手段により、前記真空容器内のガスをプラズマ化して、
前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置における基板吸着力の制御方法であって、
予め、所定のプラズマ処理条件下において、バイアスパワーをゼロとして、一定の積算処理時間間隔で基板電位の変化を計測し、計測した前記基板電位の変化を相殺する自己バイアス電位に対応するバイアスパワーを求めて、一定の積算処理時間間隔における基準バイアスパワーを求め、求めた前記基準バイアスパワーに基づいて、前記単電極に供給する設定バイアスパワーを処理枚数毎に算出しておき、
前記所定のプラズマ処理条件下における前記基板のプラズマ処理時には、吸着電圧を一定とすると共に、算出した前記設定バイアスパワーを処理枚数毎に前記単電極に供給して、前記基板に対する静電吸着力を一定とすることを特徴とする。
上記課題を解決する第１８の発明に係るプラズマ処理装置における基板吸着力の制御方法は、
静電吸着手段の単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着し、
前記単電極を共用するバイアス印加手段により、前記単電極にバイアスパワーを供給して、前記基板に自己バイアス電位を印加し、
誘導結合型のプラズマ発生手段により、前記真空容器内のガスをプラズマ化して、
前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置における基板吸着力の制御方法であって、
予め、所定のプラズマ処理条件下において、バイアスパワーをゼロとして、一定の積算処理時間間隔で基板電位の変化を計測し、計測した前記基板電位の変化を相殺する自己バイアス電位に対応するバイアスパワーを求めて、一定の積算処理時間間隔における基準バイアスパワーを求め、求めた前記基準バイアスパワーに基づいて、前記単電極に供給する設定バイアスパワーを積算処理時間に対応させて算出しておき、
前記所定のプラズマ処理条件下における前記基板のプラズマ処理時には、吸着電圧を一定とすると共に、算出した前記設定バイアスパワーを積算処理時間に対応して前記単電極に供給して、前記基板に対する静電吸着力を一定とすることを特徴とする。
第１、第２、第４、第５、第７、第８、第１０、第１１、第１３、第１４、第１６、第１７の発明によれば、処理枚数に応じて、単電極に与える吸着電圧又はバイアスパワーを制御するので、処理枚数に依らず、基板吸着力を一定に制御することができ、その結果、プラズマ処理時における基板同士の温度を一定に保つことができ、プロセスを安定させることができる。又、これは、クリーニング頻度の低下、ＣｏＯの改善にもつながる。
第１、第３、第４、第６、第７、第９、第１０、第１２、第１３、第１５、第１６、第１８の発明によれば、積算時間に応じて、単電極に与える吸着電圧又はバイアスパワーを制御するので、積算時間に依らず、基板吸着力を一定に制御することができ、その結果、プラズマ処理時における基板同士の温度を一定に保つことができると共に、１枚の基板におけるプラズマ処理時の基板温度も一定に保って、プラズマ処理による特性の変化を少なくすることができ、プロセスをより安定させることができる。又、これは、クリーニング頻度の低下、ＣｏＯの改善にもつながる。
従来のプラズマ処理装置においては、上述したように、基板の処理枚数に伴って、成膜特性が変化していくという問題があった。この問題に対して、本発明者等が鋭意検討したところ、以下に原因があることが知見された。
まず、モデルとなる一般的なプラズマＣＶＤ装置の概略構成図を図１０に示す。このプラズマＣＶＤ装置は、概略すると、静電チャック用の電極として単電極を用いると共に、基板にバイアスを印加するバイアス印加装置と誘導結合型のプラズマ発生機構とを備えたものである。
具体的に説明すると、プラズマＣＶＤ装置３０は、金属材料からなる真空容器３１と、その上部を閉塞する絶縁材料からなる天井板３２とを有しており、真空容器３１及び天井板３２の内部が成膜室となっている。そして、天井板３２の上部には、天井板３２を透過して成膜室へ電磁波を入射するプラズマソース３３（例えば、アンテナ、高周波整合器、高周波電源等からなる誘導結合型プラズマ発生機構）が設けられており、入射されたプラズマにより、成膜室内部に供給されたガスをプラズマ状態として、絶縁膜等の成膜が実施可能である。又、成膜室内部には、基板３４を支持する支持台となる静電チャック３５が設けられており、この静電チャック３５は、静電吸着のため、その表面が絶縁材料から構成されると共に、その内部に単電極の静電チャック電極３６を備えている。静電チャック電極３６には、ローパスフィルタ（ＬＰＦ）３７を介して、基板３４を吸着するための直流電圧を印加する静電チャック電源３８が接続されており、加えて、高周波のバイアスパワーを供給することにより、基板３４にバイアスを印加するバイアス電源３９及び図示しない整合器も接続されている。つまり、静電チャック電極３６は、静電吸着の機能だけでなく、バイアス印加の機能も果たしている。
通常、上記構成のプラズマＣＶＤ装置３０において成膜を行うと、基板３４表面に絶縁膜４０ａが成膜されると共に、真空容器３１の側壁の壁面３１ａにも絶縁膜４０ｂが成膜される。従って、基板３４の処理枚数に伴って、壁面３１ａに成膜されて堆積していく絶縁膜４０ｂの膜厚も増えていっている。これは、壁面３１ａ側の電気的状態が変化することを意味し、その結果、プラズマ電位の変化を招いている。
このプラズマ電位の変化について、図１０〜図１２を参照して詳細に説明する。
金属材料からなる真空容器３１は、図１０に示すように接地されており、その電位は０ボルトである。上述したように、基板３４の処理枚数に伴って、壁面３１ａに絶縁膜４０ｂが堆積して、その膜厚が増加していくが、それに伴い、プラズマ側から見た絶縁膜４０ｂのインピーダンスも変化していき、その結果、図１１（ａ）に示すように、プラズマ電位Ｖｐも増加することになる。このとき、基板３４はプラズマ中にあるため、絶縁体表面を持つ静電チャック３５上に置かれた基板３４は、真空容器３１と電気的に絶縁されているため、バイアス印加がない場合、プラズマ電位Ｖｐにほぼ等しくなる。
又、基板３４にバイアス電源３９からバイアスを印加すると、基板３４には自己バイアス電位Ｖｓが印加され、その結果、基板電位Ｖｗは、プラズマ電位Ｖｐに対して自己バイアス電位Ｖｓだけ負の電位となる。つまり、バイアスを印加しない場合には、Ｖｗ≒Ｖｐとなるが、バイアスを印加する場合には、Ｖｗ≒Ｖｐ−Ｖｓとなる。なお、この自己バイアス電位Ｖｓは、図１１（ｂ）に示すように、バイアスパワーＰbiasの増加に伴って、増加する傾向を持っている。
一方、静電チャック電極３６には、静電チャック電源３８の設定により、静電チャックのための設定電位Ｖが印加されており、基板３４に対する吸着力Ｆは、静電チャック電極３６での設定電位Ｖと基板３４の基板電位Ｖｗの差、つまり、電位差Ｖｃ＝Ｖ−Ｖｗが関係することになる。従って、バイアスを印加しない場合には、Ｖｃ≒Ｖ−Ｖｐと表され、バイアスを印加する場合には、Ｖｃ≒Ｖ−（Ｖｐ−Ｖｓ）と表される。
上述した内容に基づいて、容器壁、壁面の絶縁膜、プラズマ、基板、静電チャック絶縁層、静電チャック電極、静電チャック電源及びアースの各領域における電位を図示すると、図１２（ａ）、（ｂ）に示すような関係となる。なお、図１２（ａ）が、バイアス印加がある場合であり、図１２（ｂ）が、バイアス印加がない場合である。
通常、静電チャック３５と基板３４との間の熱伝達は、静電チャックの吸着力Ｆの制御によってある程度調節でき、静電チャック電極３６が単電極である場合、吸着力Ｆは、図１１（ｃ）に示すように、前述した電位差Ｖｃによって決まる。
従って、基板温度を一定に保つためには、この電位差Ｖｃを一定に保って、吸着力Ｆを一定に保つ必要があるが、前述したように、プラズマ電位Ｖｐは基板３４の処理枚数に伴って変動するため、電位差Ｖｃを一定にして、吸着力Ｆを一定にすること、即ち、基板温度を一定に保つことは容易ではない。このようなことから、基板の処理枚数に伴って、プラズマ電位、基板吸着力が変化してしまい、その結果、基板温度が一定にならず、成膜特性が変化していくという問題を引き起こしていることがわかった。
なお、基板温度を一定に保つため、壁面３１ａのドライクリーニング及びコンディショニングプロセスを基板１枚ごとに実施することにより、壁面３１ａの状態を基板１枚ごとにリセットする方法もあるが、この方法は、スループット低下、クリーニングガス消費量の増大を招き、装置性能の指標となるＣoＯ（Cost of Ownership）の悪化要因となっていた。
上述した知見に基づき、本発明者等は、以下に示す制御装置及び制御方法を用いて、処理枚数、更には、積算処理時間に依らず、基板吸着力を一定に制御することに思い至った。そこで、図１〜図９を参照して、本発明に係るプラズマ処理装置及びプラズマ処理装置における基板吸着力の制御方法の実施形態を説明する。
なお、以下の実施例では、プラズマＣＶＤ装置を前提として説明しているので、以下の説明においては、理解しやすいように、“積算処理時間”を“積算膜厚”と読み替えて説明を行っている。ちなみに、プラズマＣＶＤ装置においては、［（積算膜厚）＝（積算処理時間）×（成膜レート）］であり、“積算膜厚”は“積算処理時間”と比例関係にあるものである。
図１は、本発明に係るプラズマ処理装置の実施形態の一例を示す概略構成図であり、このプラズマ処理装置において、本発明に係る基板吸着力の制御方法が実施される。
図１に示すように、本発明に係るプラズマ処理装置であるプラズマＣＶＤ装置には、その基部１上にアルミニウム等の金属製で円筒状の真空容器２が設けられており、この真空容器２の内部が成膜室３となっている。成膜室３の上部には絶縁材料からなる円形の天井板４が設けられ、成膜室３内には基板支持台５が備えられている。基板支持台５は半導体素子が形成される基板６を載置するための円盤状の基板載置部７を有し、この基板載置部７は支持軸８に支持されている。基板載置部７はＡｌ2Ｏ3やＡｌＮなどのセラミック材料からなり、後述する静電チャック電源１３から直流電力が供給されることにより、基板載置部７上に載置した基板６を静電的に吸着保持する静電チャックとして機能する。
基板６は円盤状のＳｉウェハであり、周知のようにφ２００ｍｍ（８インチ）のものやφ３００ｍｍ（１２インチ）のものなど種々のウェハサイズのものがある。基板載置部７の内部には単電極の静電チャック電極２０が設けられており、この静電チャック電極２０に、ローパスフィルタ（ＬＰＦ）１２を介して、静電チャックのための静電チャック電源１３が接続されて、静電チャックのための直流電力を供給している（静電吸着手段）。又、静電チャック電極２０には、インピーダンスマッチングを行うための整合器１０及びコンデンサ９を介して、バイアス電源１１も接続されており、静電チャック電極２０はバイアス電極としても機能している（バイアス印加手段）。
従って、バイアス電源１１から高周波電力が供給されることにより、基板載置部７や基板６に高周波（数百ｋＨｚ以上）のバイアスが印加される。このときのバイアスパワーはバイアス電源１１によって適宜調整される。又、静電チャック電源１３からは直流電力が供給され、これによって基板載置部７に発生する静電気力により、基板６を基板載置部７に吸着する。なお、基板支持台５は全体を昇降自在もしくは支持軸８を伸縮自在とすることにより、基板６の上下方向の高さを最適な高さに調整できるようになっている。
又、基板載置部７には温調器１４が設けられており、この温調器１４により基板載置部７の温度を制御するようになっている。なお、温調器１４としては、例えば、基板載置部７の内部にヒータを設け、このヒータにより基板載置部７を所望の温度に制御するようにしてもよいし、又、基板載置部７の内部に流路を設け、流路を流れる流体の温度を制御することにより基板載置部７を所望の温度に制御するようにしてもよい。
基部１には排気口１５が設けられ、この排気口１５を介して図示しない真空排気系へ成膜室３内のガスを排気することにより、成膜室３内を低圧状態（真空状態）とし、この低圧状態の成膜室３に、成膜を行うための各種のガスが供給される。又、真空容器２には基板６の搬入・搬出口（図示省略）が設けられ、図示しない搬送室との間で基板６の搬入及び搬出が行われるようになっている。
天井板４の上にはスパイラル状の給電アンテナ１６が設置され、この給電アンテナ１６にはインピーダンスマッチングを行うための整合器１７を介して高周波電源１８が接続されている。従って、この高周波電源１８から給電アンテナ１６へ高周波電力を供給することにより、電磁波透過窓となる天井板４を透過して給電アンテナ１６から成膜室３内に電磁波１９が入射され、この電磁波１９のエネルギー（高周波パワー）によって成膜室３内に供給される各種のガスをプラズマ状態にしている（プラズマ発生手段）。これは、所謂、誘導結合型のプラズマ発生機構の構成である。
真空容器２には図示しないガス供給系から送給されてきた各種のガスを成膜室３内へ導入するためのノズル２１、２２が設けられている。例えば、図１に示すプラズマＣＶＤ装置において、窒化珪素膜（ＳｉxＮy膜）を形成する場合には、ノズル２１からは窒化ガスとしてＮ2、ＮＨ3等が供給され、又、ノズル２２からは原料ガスとしてＳｉＨ4が供給される。これらのガスの供給量は、ＭＦＣ（Mass Flow Controller）２３、ＭＦＣ２５によって調整される。又、ノズル２１からは、ＭＦＣ２４によって流量調整されたＡｒガス等を供給してもよい。
これらのガスを成膜室３内に導入し、高周波電源１８からの高周波パワーによりプラズマ状態にし、このプラズマ中の活性粒子（励起原子又は分子）によって基板６の表面の化学的な反応を促進することにより、窒化珪素膜であるＳｉxＮy膜を基板６上に形成する。このＳｉxＮy膜は、素子間や配線間などを絶縁するための絶縁膜、素子を保護するための保護膜等として使用される。
加えて、後述する基板電位の計測のため、本発明に係るプラズマＣＶＤ装置には、温度検出器２７が設けられている。温度検出器２７は、例えば、基板載置部７を貫通して、その先端部が基板６の裏面を非接触で臨む光ファイバと、この光ファイバにより基板６の裏面からの光信号（例えば、赤外線）を得て、この光信号を基板６の温度として検出する赤外線温度計等とから構成すればよい。
マイクロコンピュータを備えたコントローラ２６では、所定の制御シーケンスに基づき、ＭＦＣ２３、２４、２５の制御を行うことにより、各種のガスの供給タイミング、供給量を制御し、又、高周波電源１８、バイアス電源１１、温調器１４及び静電チャック電源１３を制御して、これらの電源の給電タイミング、供給電力も制御する。又、コントローラ２６では、温度検出器２７を用いて、後述する基板電位の計測も実施されている。
上記プラズマＣＶＤ装置においては、前述したように、基板６の成膜処理に伴って、真空容器２の内壁にも成膜による絶縁膜が堆積していき、真空容器２側のインピーダンスが変化していく。それに伴い、プラズマ電位、基板電位、そして、基板６の吸着力に関わる電位差が変化してしまい、その結果、基板６の温度も変化して、プロセスの不安定性を招いていた。
そこで、本実施例においては、以下に説明する基板吸着力の制御方法を実施することにより、処理枚数に依らず、基板吸着力を一定に制御して、その結果、基板温度を一定に保って、プロセス安定性を得ている。
以下、本実施例に係る基板吸着力の制御方法を、図２、図３を参照して説明する。ここで、図２は、本実施例に係る基板吸着力の制御方法を示すフローチャートであり、又、図３は、本実施例に係る基板吸着力の制御方法を説明するタイムチャートである。
本実施例に係る基板吸着力の制御方法は、図１に示すコントローラ２６により、図２に示す手順で実施される。
実際の製造プロセスで使用する成膜条件を設定する（ステップＳ１）。但し、本実施例の場合、バイアスパワーがゼロ又は一定である成膜条件であることが前提となる。そして、真空容器２のコンディショニング（プラズマクリーニングによる初期化）の後、この成膜条件に基づいて、基板６に一定膜厚間隔で成膜を行い、一定膜厚の成膜毎に、後述する方法により基板電位を各々計測する（ステップＳ２）。その計測の結果、積算膜厚に対して、一定の積算膜厚間隔で基板電位Ｖｗの変化を求めることができる（図３のグラフにおける一点鎖線参照）。つまり、実際の製造プロセスの成膜条件を用いて、積算膜厚と基板電位Ｖｗとの関係を予め求めておく。
本発明においては、基板１枚毎にクリーニングする必要はないが、実際の製造プロセス時には、複数枚処理する毎にクリーニングを行った方が、プロセス安定性がより向上するため、クリーニングサイクル内の処理枚数を設定する（ステップＳ３）。
処理枚数毎に設定する設定吸着電圧Ｖを算出する（ステップＳ４、図３のグラフにおける実線参照）。
具体的には、まず、上記ステップＳ２で求めた積算膜厚に対する基板電位Ｖｗの関係に基づいて、静電チャック電源１３に設定する際に基準となる基準吸着電圧Ｖｒを求める。図１に示すプラズマＣＶＤ装置においては、静電チャック電源１３に設定する設定吸着電圧Ｖと基板電位Ｖｗの差である電位差Ｖｃが常に一定であれば、吸着力Ｆも一定となるので、上記ステップＳ２において計測した積算膜厚に対する基板電位Ｖｗに一定の電位差Ｖｃ0を加算すれば、積算膜厚に対する基準吸着電圧Ｖｒ＝Ｖｗ＋Ｖｃ0が求まることになる（図３のグラフにおける点線参照）。この電位差Ｖｃ0は、要求される吸着力Ｆに基づいて、求めればよい。そして、［（積算膜厚）＝（基板毎の成膜膜厚）×（処理枚数）］の関係があることから、この基準吸着電圧Ｖｒに基づいて、処理枚数毎に設定する設定吸着電圧Ｖを算出することができる。
処理枚数毎に設定する設定吸着電圧Ｖは、例えば、図３に示すように、処理枚数が１枚目であれば、１枚目の処理開始時の電圧Ｖ1を設定吸着電圧Ｖとし、２枚目であれば、２枚目の処理開始時の電圧Ｖ2を設定吸着電圧Ｖとし、３枚目であれば、３枚目の処理開始時の電圧Ｖ3を設定吸着電圧Ｖとして、処理枚数毎に設定電圧を変更していくことになる。このように、本実施例においては、計測した基板電位Ｖｗに基づいて、設定電圧Ｖ1、Ｖ2、Ｖ3・・・を設定しており、計測に基づいた正確な制御が可能となる。
実際の製造プロセスにおいては、上記ステップＳ４において算出した処理枚数毎の設定吸着電圧Ｖに基づいて、処理枚数に応じて、静電チャック電源１３の設定吸着電圧Ｖを変更することになる（ステップＳ５）。このように、処理枚数毎に設定吸着電圧Ｖを変更することにより、この設定吸着電圧Ｖと基板電位Ｖｗとの電位差Ｖｃを一定にして、吸着力Ｆを一定にして、その結果、基板温度を一定とすることが可能となる。
ステップＳ３で設定したクリーニングサイクル内の処理枚数に到達すると、自動的にプラズマクリーニングが始まり、真空容器２の内壁が初期状態にリセットされる（ステップＳ６）。そして、全ての処理基板数が終了するまで、上記ステップＳ５、Ｓ６が繰り返されることになる。
なお、図３に示したように、積算膜厚と基板電位Ｖｗとの関係は直線関係になるとは限らないが、１回当たりの成膜膜厚が薄いとき、クリーニングサイクルが短い（クリーニングを実施するまでの積算膜厚が薄い）とき等には、これを直線関係にあるとみなすこともできる。その場合には、上記ステップＳ２において、クリーニングを実施する積算膜厚まで一度で積層し、その膜厚において、積算膜厚と基板電位Ｖｗとの関係を求めた後、上述したステップＳ３〜Ｓ６の手順を実施するようにすればよい。この場合、ステップＳ２における計測が１回で済み、積算膜厚と基板電位Ｖｗとの関係を簡単に求めることができる。
ここで、上記ステップＳ２における基板電位の計測方法について説明する。
基板電位の計測方法としては、公知の方法を用いて行う。例えば、プラズマ中にプラズマ計測用のプローブを挿入して、プラズマ電位を計測することにより、基板電位を求める方法でもよい。但し、プラズマ中にプローブを挿入する場合、プローブからの金属汚染やプラズマ密度分布変化による計測への影響も考えられるため、特許文献１のような方法を用いて、基板電位を求めることが望ましい。
この特許文献１における基板電位の計測方法は、一定のプラズマ処理条件下における基板温度と静電チャックへの出力電圧との関係から基板電位を求める方法である。図１を参照して、本実施例に適用したときの手順を具体的に説明する。
上記ステップＳ２でも説明したように、本実施例では、真空容器２のコンディショニングの後、一定の成膜条件に基づいて、基板６に一定膜厚間隔で成膜を行っている。そして、一定膜厚の成膜毎に、上記ステップＳ１において設定された成膜条件と同等のプラズマ処理条件下において、静電チャック電源１３の出力電圧を変化させながら、基板６の温度を温度検出器２７により計測している。このとき、基板載置部７は、温調器１４により適正範囲に温度制御されており、基板６は、静電チャック電源１３の出力電圧の印加により、静電的な吸引力で基板載置部７に吸引されている。そして、この計測においては、基板６に対する吸着力Ｆがゼロとなったときに、つまり、静電チャック電源１３の出力電圧と基板６との電位が同電位となったとき、基板６の温度が最大となるため、このことから、基板６の温度が最大のときの静電チャック電源１３の出力電圧を基板電位Ｖｗとして検出している。
これは、基板載置部７と基板６との間の吸着力Ｆがゼロのときには、基板載置部７と基板６との間の直接的な熱伝導が無くなり、プラズマによる温度の影響を受けて、基板６の温度が最大となり、又、基板載置部７と基板６との間に吸着力Ｆが存在するときには、基板載置部７と基板６との間の直接的な熱伝導により、基板６の温度が基板載置部７の温度に近づくようになるからである。
以上説明したように、本実施例に係る基板吸着力の制御方法を実施することにより、処理枚数に応じて、単電極に印加する静電吸着電圧を制御するので、処理枚数に依らず、基板吸着力を一定に制御することができ、その結果、プロセス時の基板温度を一定に保つことができ、プロセス安定性を得ることができる。又、これは、クリーニング頻度の低下、ＣｏＯの改善にもつながる。
なお、本実施例は、このバイアスパワーが一定（ゼロも含む。）であることを前提としており、バイアスパワーがゼロであってもよいことから、バイアス印加手段（コンデンサ９、整合器１０、バイアス電源１１等）を備えていないプラズマＣＶＤ装置へも適用可能である。
本実施例は、実施例１（図１参照）において説明したプラズマＣＶＤ装置において、実施例１とは異なる基板吸着力の制御方法を実施することにより、基板吸着力を一定に制御して、その結果、基板温度を一定に保って、プロセス安定性を得るものである。
以下、本実施例に係る基板吸着力の制御方法を、図４、図５を参照して説明する。ここで、図４は、本実施例に係る基板吸着力の制御方法を示すフローチャートであり、又、図５は、本実施例に係る基板吸着力の制御方法を説明するタイムチャートである。
本実施例に係る基板吸着力の制御方法は、図１に示すコントローラ２６により、図４に示す手順で実施される。
本実施例に係る基板吸着力の制御方法において、ステップＳ１１〜Ｓ１３は、実施例１（図２）のフローチャートにおけるステップＳ１〜Ｓ３と同じである。即ち、実際の製造プロセスで使用する成膜条件（但し、バイアスパワーがゼロ又は一定）を設定し（ステップＳ１１）、真空容器２のコンディショニングの後、この成膜条件に基づいて、基板６に一定膜厚間隔で成膜を行い、一定膜厚の成膜毎に、上述した方法で基板電位を各々計測し（ステップＳ１２）、積算膜厚に対して、一定の積算膜厚間隔で基板電位Ｖｗの変化を求めることで、積算膜厚と基板電位Ｖｗとの関係を求め（図５のグラフにおける一点鎖線参照）、その後、クリーニングサイクル内の処理枚数を設定する（ステップＳ１３）。
そして、本実施例では、ステップＳ１４〜Ｓ１５が、実施例１（図２）のフローチャートにおけるステップＳ４〜Ｓ５と相違している。
具体的には、積算膜厚に対して設定する設定吸着電圧Ｖを算出する（ステップＳ１４、図５のグラフにおける実線参照）。
詳細には、上記ステップＳ１２で求めた積算膜厚に対する基板電位Ｖｗの関係に基づいて、積算膜厚に対する基準吸着電圧Ｖｒ＝Ｖｗ＋Ｖｃ0を求める（図５のグラフにおける点線参照）。この基準吸着電圧Ｖｒは、静電チャック電源１３へ設定吸着電圧Ｖを設定する際に基準となるものである。そして、この基準吸着電圧Ｖｒに基づいて、積算膜厚に対して設定する設定吸着電圧Ｖを算出することになる。
積算膜厚に対して設定する設定吸着電圧Ｖは、例えば、図５に示すように、点線に示す基準吸着電圧Ｖｒに基づいて、ある処理枚数（例えば、１枚目）における設定吸着電圧Ｖの変化が直線関係にあると近似して（図５のグラフにおける実線参照）、この直線に沿って、各処理枚数における積算膜厚に対する設定吸着電圧Ｖを設定することになる。つまり、実施例１においては、１枚の基板６を処理している間は、静電チャック電源１３の設定吸着電圧Ｖを一定としているが、本実施例では、１枚の基板６を処理している間でも、積算膜厚に応じて、静電チャック電源１３の設定吸着電圧Ｖを変化させている。
なお、ここでは、直線近似を用いて、積算膜厚に対する設定吸着電圧Ｖを設定しているが、直線近似では不十分である場合には、多項式近似等を用いて、より正確に、積算膜厚に対する設定吸着電圧Ｖを設定するようにしてもよい。
実際の製造プロセスにおいては、上記ステップＳ１４において算出した積算膜厚に対する設定吸着電圧Ｖに基づいて、積算膜厚に応じて、静電チャック電源１３の設定吸着電圧Ｖを変更することになる（ステップＳ１５）。このように、積算膜厚に応じて設定吸着電圧Ｖを変更することにより、この設定吸着電圧Ｖと基板電位Ｖｗとの電位差Ｖｃを一定にして、吸着力Ｆを一定にして、その結果、基板温度を一定とすることが可能となる。
ステップＳ１３で設定したクリーニングサイクル内の処理枚数に到達すると、自動的にクリーニングが始まり、真空容器２の内壁が初期状態にリセットされる（ステップＳ１６）。そして、全ての処理基板数が終了するまで、上記ステップＳ１５、Ｓ１６が繰り返されることになる。
以上説明したように、本実施例に係る基板吸着力の制御方法を実施することにより、積算膜厚に応じて、単電極に印加する静電吸着電圧を制御するので、積算膜厚に依らず、基板吸着力を一定に制御することができ、その結果、プロセス時の基板温度を一定に保つことができ、プロセス安定性を得ることができる。又、これは、クリーニング頻度の低下、ＣｏＯの改善にもつながる。
加えて、本実施例の場合は、積算膜厚と基板電位の関係が大きく変化するときや１回の成膜厚さが厚いときに有効となるものである。これは、積算膜厚と基板電位の関係が大きく変化するときや１回の成膜厚さが厚いときには、成膜前後で基板電位Ｖｗが大きく変動してしまい、成膜した薄膜の膜質が積層方向（厚さ方向）に変化してしまうことになるが、本実施例のように、積算膜厚に応じて、静電チャック電源１３の設定吸着電圧Ｖを成膜中に変化させるので、膜質の積層方向（厚さ方向）における変化を少なくすることができる。
なお、本実施例においても、バイアスパワーが一定（ゼロも含む。）であることを前提としており、バイアス印加手段自体を備えていないプラズマＣＶＤ装置へも適用可能である。
本実施例も、実施例１（図１参照）において説明したプラズマＣＶＤ装置において、実施例１、２とは異なる基板吸着力の制御方法を実施することにより、基板吸着力を一定に制御して、その結果、基板温度を一定に保って、プロセス安定性を得るものである。
以下、本実施例に係る基板吸着力の制御方法を、図６、図７を参照して説明する。ここで、図６は、本実施例に係る基板吸着力の制御方法を示すフローチャートであり、又、図７は、本実施例に係る基板吸着力の制御方法を説明するタイムチャートである。
本実施例に係る基板吸着力の制御方法は、図１に示すコントローラ２６により、図６に示す手順で実施される。
本実施例に係る基板吸着力の制御方法においても、ステップＳ２１〜Ｓ２３は、実施例１（図２）のフローチャートにおけるステップＳ１〜Ｓ３と同じである。即ち、実際の製造プロセスで使用する成膜条件を設定し（ステップＳ２１）、真空容器２のコンディショニングの後、この成膜条件に基づいて、基板６に一定膜厚間隔で成膜を行い、一定膜厚の成膜毎に、上述した方法で基板電位を各々計測し（ステップＳ２２）、積算膜厚に対して、一定の積算膜厚間隔で基板電位Ｖｗの変化を求めることで、積算膜厚と基板電位Ｖｗとの関係を求め（図３のグラフにおける一点鎖線参照）、その後、クリーニングサイクル内の処理枚数を設定する（ステップＳ２３）。なお、ステップＳ２２においては、実施例１と同様に、バイアスパワーをゼロ又は一定とする。
そして、本実施例では、ステップＳ２４〜Ｓ２５が、実施例１（図２）のフローチャートにおけるステップＳ４〜Ｓ５、実施例２（図４）のフローチャートにおけるステップＳ１４〜Ｓ１５と相違している。
具体的には、処理枚数毎に設定する設定バイアスパワーＰbiasを算出する（ステップＳ２４、図７のグラフにおける実線参照）。
詳細には、まず、上記ステップＳ２２で求めた積算膜厚に対する基板電位Ｖｗの関係に基づいて、積算膜厚に対する基準バイアスパワーＰｒを求める（図７のグラフにおける点線参照）。詳細は後述するが、この基準バイアスパワーＰｒは、静電チャック電源１３に設定する設定吸着電圧Ｖ（本実施例では、一定とする。）と基板電位Ｖｗとの電位差Ｖｃを一定とする自己バイアス電位Ｖｓ、つまり、積算膜厚に伴う基板電位Ｖｗの増分を相殺する自己バイアス電位Ｖｓから求められるものであり、バイアス電源１１へ設定バイアスパワーＰbiasを設定する際に基準となるものである。そして、求めた基準バイアスパワーＰｒに基づいて、処理枚数毎に設定する設定バイアスパワーＰbiasを算出することになる。
基準バイアスパワーＰｒについて、更に詳細に説明する。
図３で示したように、積算膜厚に伴って基板電位Ｖｗは増加するが、この要因は、前述の図１２（ａ）で説明したように、プラズマ電位Ｖｐが変動することにあり、自己バイアス電位Ｖｓを適宜に制御すれば、つまり、バイアスパワーＰbiasを適宜に制御すれば、積算膜厚に伴う基板電位Ｖｗの増分を相殺することができ、その結果、静電チャック電源１３に設定した設定吸着電圧Ｖと基板電位Ｖｗとの電位差Ｖｃを一定とすることができる。自己バイアス電位Ｖｓは、前述した図１１（ｂ）に示すように、バイアスパワーＰbiasに伴って増加していくが、プラズマ電位Ｖｐに対し負の方向に作用するため、積算膜厚に伴う基板電位Ｖｗの増分を相殺するように、バイアスパワーＰbiasを増加させていけばよいことになる。従って、これらの関係に基づいて、積算膜厚に対するバイアスパワーＰbias、即ち、基準バイアスパワーＰｒを求めることができる。
処理枚数毎に設定する設定バイアスパワーＰbiasは、例えば、図７に示すように、処理枚数が１枚目であれば、１枚目の処理開始時のパワーＰ1を設定バイアスパワーＰbiasとし、２枚目であれば、２枚目の処理開始時のパワーＰ2を設定バイアスパワーＰbiasとし、３枚目であれば、３枚目の処理開始時のパワーＰ3を設定バイアスパワーＰbiasとして、処理枚数毎に設定バイアスパワーＰbiasを変更していくことになる。このように、本実施例においては、計測した基板電位Ｖｗに基づいて、設定バイアスパワーＰbias＝Ｐ1、Ｐ2、Ｐ3・・・と設定しており、計測に基づいた正確な制御が可能となる。
実際の製造プロセスにおいては、上記ステップＳ２４において算出した処理枚数毎の設定バイアスパワーＰbiasに基づいて、処理枚数に応じて、バイアス電源１１の設定バイアスパワーＰbiasを変更することになる（ステップＳ２５）。このとき、静電チャック電源１３に設定する設定吸着電圧Ｖは一定としている。このように、処理枚数に応じて設定バイアスパワーＰbiasを変更することにより、静電チャック電源１３の設定吸着電圧Ｖと基板電位Ｖｗとの電位差Ｖｃを一定にして、吸着力Ｆを一定にして、その結果、基板温度を一定とすることが可能となる。
ステップＳ２３で設定したクリーニングサイクル内の処理枚数に到達すると、自動的にクリーニングが始まり、真空容器２の内壁が初期状態にリセットされる（ステップＳ２６）。そして、全ての処理基板数が終了するまで、上記ステップＳ２５、Ｓ２６が繰り返されることになる。
以上説明したように、本実施例に係る基板吸着力の制御方法を実施することにより、処理枚数に応じて、自己バイアス電位を制御するので、処理枚数に依らず、基板吸着力を一定に制御することができ、その結果、プロセス時の基板温度を一定に保つことができ、プロセス安定性を得ることができる。又、これは、クリーニング頻度の低下、ＣｏＯの改善にもつながる。なお、バイアスパワーは、成膜を行う場合、カバレッジや埋め込み性能に関係するため、このような用途の場合、本実施例は有効ではないが、バイアス印加による埋め込み後の処理や単なる加熱処理には有効である。
本実施例も、実施例１（図１参照）において説明したプラズマＣＶＤ装置において、実施例１〜３とは異なる基板吸着力の制御方法を実施することにより、基板吸着力を一定に制御して、その結果、基板温度を一定に保って、プロセス安定性を得るものである。
以下、本実施例に係る基板吸着力の制御方法を、図８、図９を参照して説明する。ここで、図８は、本実施例に係る基板吸着力の制御方法を示すフローチャートであり、又、図９は、本実施例に係る基板吸着力の制御方法を説明するタイムチャートである。
本実施例に係る基板吸着力の制御方法は、図１に示すコントローラ２６により、図８に示す手順で実施される。
本実施例に係る基板吸着力の制御方法においても、ステップＳ３１〜Ｓ３３は、実施例１（図２）のフローチャートにおけるステップＳ１〜Ｓ３と同じである。即ち、実際の製造プロセスで使用する成膜条件を設定し（ステップＳ３１）、真空容器２のコンディショニングの後、この成膜条件に基づいて、基板６に一定膜厚間隔で成膜を行い、一定膜厚の成膜毎に、上述した方法で基板電位を各々計測し（ステップＳ３２）、積算膜厚に対して、一定の積算膜厚間隔で基板電位Ｖｗの変化を求めることで、積算膜厚と基板電位Ｖｗとの関係を求め（図３のグラフにおける一点鎖線参照）、その後、クリーニングサイクル内の処理枚数を設定する（ステップＳ３３）。なお、ステップＳ３２においては、実施例１と同様に、バイアスパワーをゼロ又は一定とする。
そして、本実施例では、ステップＳ３４〜Ｓ３５が、実施例１（図２）のフローチャートにおけるステップＳ４〜Ｓ５、実施例２（図４）のフローチャートにおけるステップＳ１４〜Ｓ１５、実施例３（図６）のフローチャートにおけるステップＳ２４〜Ｓ２５と相違している。
具体的には、積算膜厚に対して設定する設定バイアスパワーＰbiasを算出する（ステップＳ３４、図９のグラフにおける実線参照）。
詳細には、まず、上記ステップＳ３２で求めた積算膜厚に対する基板電位Ｖｗの関係に基づいて、積算膜厚に対する基準バイアスパワーＰｒを求める（図９のグラフにおける点線参照）。この基準バイアスパワーＰｒは、実施例３で説明したように、静電チャック電源１３に設定する設定吸着電圧Ｖ（本実施例でも、一定とする。）と基板電位Ｖｗとの電位差Ｖｃを一定とする自己バイアス電位Ｖｓ、つまり、積算膜厚に伴う基板電位Ｖｗの増分を相殺する自己バイアス電位Ｖｓから求められたものであり、バイアス電源１１へ設定バイアスパワーＰbiasを設定する際に基準となるものである。そして、求めた基準バイアスパワーＰｒに基づいて、積算膜厚に対して設定する設定バイアスパワーＰbiasを算出することになる。
積算膜厚に対して設定する設定バイアスパワーＰbiasは、例えば、図９に示すように、点線に示す基準バイアスパワーＰｒに基づいて、ある処理枚数（例えば、１枚目）におけるバイアスパワーＰの変化が直線関係にあると近似し（図９のグラフにおける実線参照）、この直線に沿って、各処理枚数における積算膜厚に対する設定バイアスパワーＰbiasを設定することになる。つまり、実施例３においては、１枚の基板６を処理している間は、バイアス電源１１の設定バイアスパワーＰbiasを一定としているが、本実施例では、１枚の基板６を処理している間でも、積算膜厚に応じて、バイアス電源１１の設定バイアスパワーＰbiasを変化させている。
なお、ここでも、直線近似を用いて、積算膜厚に対する設定バイアスパワーＰbiasを設定しているが、直線近似では不十分である場合には、多項式近似等を用いて、より正確に、積算膜厚に対するバイアスパワーＰを設定するようにしてもよい。
実際の製造プロセスにおいては、上記ステップＳ３４において算出した積算膜厚に対する設定バイアスパワーＰbiasに基づいて、積算膜厚に応じて、バイアス電源１１のバイアスパワーＰを変更することになる（ステップＳ３５）。このとき、静電チャック電源１３に設定する設定吸着電圧Ｖは一定としている。このように、積算膜厚に応じて設定バイアスパワーＰbiasを変更することにより、静電チャック電源１３に設定した設定吸着電圧Ｖと基板電位Ｖｗとの電位差Ｖｃを一定にして、吸着力Ｆを一定にして、その結果、基板温度を一定とすることが可能となる。
ステップＳ３３で設定したクリーニングサイクル内の処理枚数に到達すると、自動的にクリーニングが始まり、真空容器２の内壁が初期状態にリセットされる（ステップＳ３６）。そして、全ての処理基板数が終了するまで、上記ステップＳ３５、Ｓ３６が繰り返されることになる。
以上説明したように、本実施例に係る基板吸着力の制御方法を実施することにより、積算膜厚に応じて、自己バイアス電位を制御するので、積算膜厚に依らず、基板吸着力を一定に制御することができ、その結果、プロセス時の基板温度を一定に保つことができ、プロセス安定性を得ることができる。又、これは、クリーニング頻度の低下、ＣｏＯの改善にもつながる。
加えて、本実施例の場合は、上記実施例２と同様に、積算膜厚と基板電位の関係が大きく変化するときや１回の成膜厚さが厚いときに有効となるものであり、成膜中に積算膜厚に応じてバイアス電源１１に設定する設定バイアスパワーＰbiasを変化させるので、膜質の積層方向（厚さ方向）における変化を少なくすることができる。なお、バイアスパワーは、成膜を行う場合、カバレッジや埋め込み性能に関係するため、このような用途の場合、本実施例は有効ではないが、バイアス印加による埋め込み後の処理や単なる加熱処理には有効である。
なお、上記実施例１〜４においては、一例として、プラズマＣＶＤ装置を示して、説明を行ってきたが、本発明の原理を考慮すると、プラズマ処理装置として、プラズマエッチング装置へも適用可能である。具体的には、プラズマエッチング装置においても、処理枚数に伴い、チャンバ内壁にエッチングによる副生成物が堆積していき、その副生成物の堆積膜厚に伴って、プラズマ電位が左右されてしまう。その場合には、積算エッチング量（積算処理時間）に関連づけて、静電チャック電源に設定する設定吸着電圧、バイアス電源に設定する設定バイアスパワーを算出し、算出した条件を用いて、エッチング処理を行うことで、安定したプロセス結果を得ることができる。
本発明は、単電極の基板吸着装置を備えたプラズマ処理装置に好適なものである。
本発明に係るプラズマ処理装置の実施形態の一例を示す概略構成図である。 実施例１に係る基板吸着力の制御方法を示すフローチャートである。 実施例１に係る基板吸着力の制御方法を説明するタイムチャートである。 実施例２に係る基板吸着力の制御方法を示すフローチャートである。 実施例２に係る基板吸着力の制御方法を説明するタイムチャートである。 実施例３に係る基板吸着力の制御方法を示すフローチャートである。 実施例３に係る基板吸着力の制御方法を説明するタイムチャートである。 実施例４に係る基板吸着力の制御方法を示すフローチャートである。 実施例４に係る基板吸着力の制御方法を説明するタイムチャートである。 一般的なプラズマＣＶＤ装置の概略構成図である。 （ａ）は、壁面膜厚とプラズマ電位（基板電位）を示すグラフであり、（ｂ）は、バイアスパワーと自己バイアス電位を示すグラフであり、（ｃ）は、電位差と吸着力を示すグラフである。 各領域における電位を図示したものであり、（ａ）は、バイアス印加がある場合、（ｂ）は、バイアス印加が無い場合を示す。
符号の説明
２ 真空容器
３ 成膜室
４ 天井板
５ 基板支持台
６ 基板
７ 基板載置部
１１ バイアス電源
１３ 静電チャック電源
１４ 温調器
１６ 給電アンテナ
２０ 静電チャック電極
２６ コントローラ
２７ 温度検出器

Claims (18)

  1. 単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着する静電吸着手段と、
    前記真空容器内のガスをプラズマ化する誘導結合型のプラズマ発生手段と、
    前記静電吸着手段と前記プラズマ発生手段とを制御する制御手段とを備え、
    前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置において、
    前記制御手段は、
    前記基板のプラズマ処理時には、連続する処理枚数又は積算処理時間に応じて増大する基板電位について、当該基板電位との電位差が一定になるように、連続する処理枚数又は積算処理時間に応じて、前記単電極に印加する吸着電圧を増大することを特徴とするプラズマ処理装置。
  2. 単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着する静電吸着手段と、
    前記真空容器内のガスをプラズマ化する誘導結合型のプラズマ発生手段と、
    前記静電吸着手段と前記プラズマ発生手段とを制御する制御手段とを備え、
    前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置において、
    前記制御手段は、
    予め、所定のプラズマ処理条件下において、一定の積算処理時間間隔で基板電位の変化を計測し、計測した前記基板電位に所望の静電吸着力に対応する電位を加算して、一定の積算処理時間間隔における基準吸着電圧を求め、求めた前記基準吸着電圧に基づいて、前記単電極に印加する設定吸着電圧を処理枚数毎に算出しておき、
    前記所定のプラズマ処理条件下における前記基板のプラズマ処理時には、算出した前記設定吸着電圧を処理枚数毎に前記単電極に印加して、前記基板に対する静電吸着力を一定とすることを特徴とするプラズマ処理装置。
  3. 単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着する静電吸着手段と、
    前記真空容器内のガスをプラズマ化する誘導結合型のプラズマ発生手段と、
    前記静電吸着手段と前記プラズマ発生手段とを制御する制御手段とを備え、
    前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置において、
    前記制御手段は、
    予め、所定のプラズマ処理条件下において、一定の積算処理時間間隔で基板電位の変化を計測し、計測した前記基板電位に所望の静電吸着力に対応する電位を加算して、一定の積算処理時間間隔における基準吸着電圧を求め、求めた前記基準吸着電圧に基づいて、前記単電極に印加する設定吸着電圧を積算処理時間に対応させて算出しておき、
    前記所定のプラズマ処理条件下における前記基板のプラズマ処理時には、算出した前記設定吸着電圧を積算処理時間に対応して前記単電極に印加して、前記基板に対する静電吸着力を一定とすることを特徴とするプラズマ処理装置。
  4. 単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着する静電吸着手段と、
    前記単電極を共用して、前記単電極にバイアスパワーを供給することにより、前記基板に自己バイアス電位を印加するバイアス印加手段と、
    前記真空容器内のガスをプラズマ化する誘導結合型のプラズマ発生手段と、
    前記静電吸着手段と前記バイアス印加手段と前記プラズマ発生手段とを制御する制御手段とを備え、
    前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置において、
    前記制御手段は、
    前記基板のプラズマ処理時には、バイアスパワーを一定とすると共に、連続する処理枚数又は積算処理時間に応じて増大する基板電位について、当該基板電位との電位差が一定になるように、連続する処理枚数又は積算処理時間に応じて、前記単電極に印加する吸着電圧を増大することを特徴とするプラズマ処理装置。
  5. 単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着する静電吸着手段と、
    前記単電極を共用して、前記単電極にバイアスパワーを供給することにより、前記基板に自己バイアス電位を印加するバイアス印加手段と、
    前記真空容器内のガスをプラズマ化する誘導結合型のプラズマ発生手段と、
    前記静電吸着手段と前記バイアス印加手段と前記プラズマ発生手段とを制御する制御手段とを備え、
    前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置において、
    前記制御手段は、
    予め、バイアスパワーが一定である所定のプラズマ処理条件下において、一定の積算処理時間間隔で基板電位の変化を計測し、計測した前記基板電位に所望の静電吸着力に対応する電位を加算して、一定の積算処理時間間隔における基準吸着電圧を求め、求めた前記基準吸着電圧に基づいて、前記単電極に印加する設定吸着電圧を処理枚数毎に算出しておき、
    前記所定のプラズマ処理条件下における前記基板のプラズマ処理時には、算出した前記設定吸着電圧を処理枚数毎に前記単電極に印加して、前記基板に対する静電吸着力を一定とすることを特徴とするプラズマ処理装置。
  6. 単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着する静電吸着手段と、
    前記単電極を共用して、前記単電極にバイアスパワーを供給することにより、前記基板に自己バイアス電位を印加するバイアス印加手段と、
    前記真空容器内のガスをプラズマ化する誘導結合型のプラズマ発生手段と、
    前記静電吸着手段と前記バイアス印加手段と前記プラズマ発生手段とを制御する制御手段とを備え、
    前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置において、
    前記制御手段は、
    予め、バイアスパワーが一定である所定のプラズマ処理条件下において、一定の積算処理時間間隔で基板電位の変化を計測し、計測した前記基板電位に所望の静電吸着力に対応する電位を加算して、一定の積算処理時間間隔における基準吸着電圧を求め、求めた前記基準吸着電圧に基づいて、前記単電極に印加する設定吸着電圧を積算処理時間に対応させて算出しておき、
    前記所定のプラズマ処理条件下における前記基板のプラズマ処理時には、算出した前記設定吸着電圧を積算処理時間に対応して前記単電極に印加して、前記基板に対する静電吸着力を一定とすることを特徴とするプラズマ処理装置。
  7. 単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着する静電吸着手段と、
    前記単電極を共用して、前記単電極にバイアスパワーを供給することにより、前記基板に自己バイアス電位を印加するバイアス印加手段と、
    前記真空容器内のガスをプラズマ化する誘導結合型のプラズマ発生手段と、
    前記静電吸着手段と前記バイアス印加手段と前記プラズマ発生手段とを制御する制御手段とを備え、
    前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置において、
    前記制御手段は、
    前記基板のプラズマ処理時には、吸着電圧を一定とすると共に、連続する処理枚数又は積算処理時間に応じて増大する基板電位について、当該基板電位との電位差が一定になるように、連続する処理枚数又は積算処理時間に応じて、前記単電極に供給するバイアスパワーを増大することを特徴とするプラズマ処理装置。
  8. 単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着する静電吸着手段と、
    前記単電極を共用して、前記単電極にバイアスパワーを供給することにより、前記基板に自己バイアス電位を印加するバイアス印加手段と、
    前記真空容器内のガスをプラズマ化する誘導結合型のプラズマ発生手段と、
    前記静電吸着手段と前記バイアス印加手段と前記プラズマ発生手段とを制御する制御手段とを備え、
    前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置において、
    前記制御手段は、
    予め、所定のプラズマ処理条件下において、バイアスパワーをゼロとして、一定の積算処理時間間隔で基板電位の変化を計測し、計測した前記基板電位の変化を相殺する自己バイアス電位に対応するバイアスパワーを求めて、一定の積算処理時間間隔における基準バイアスパワーを求め、求めた前記基準バイアスパワーに基づいて、前記単電極に供給する設定バイアスパワーを処理枚数毎に算出しておき、
    前記所定のプラズマ処理条件下における前記基板のプラズマ処理時には、吸着電圧を一定とすると共に、算出した前記設定バイアスパワーを処理枚数毎に前記単電極に供給して、前記基板に対する静電吸着力を一定とすることを特徴とするプラズマ処理装置。
  9. 単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着する静電吸着手段と、
    前記単電極を共用して、前記単電極にバイアスパワーを供給することにより、前記基板に自己バイアス電位を印加するバイアス印加手段と、
    前記真空容器内のガスをプラズマ化する誘導結合型のプラズマ発生手段と、
    前記静電吸着手段と前記バイアス印加手段と前記プラズマ発生手段とを制御する制御手段とを備え、
    前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置において、
    前記制御手段は、
    予め、所定のプラズマ処理条件下において、バイアスパワーをゼロとして、一定の積算処理時間間隔で基板電位の変化を計測し、計測した前記基板電位の変化を相殺する自己バイアス電位に対応するバイアスパワーを求めて、一定の積算処理時間間隔における基準バイアスパワーを求め、求めた前記基準バイアスパワーに基づいて、前記単電極に供給する設定バイアスパワーを積算処理時間に対応させて算出しておき、
    前記所定のプラズマ処理条件下における前記基板のプラズマ処理時には、吸着電圧を一定とすると共に、算出した前記設定バイアスパワーを積算処理時間に対応して前記単電極に供給して、前記基板に対する静電吸着力を一定とすることを特徴とするプラズマ処理装置。
  10. 静電吸着手段の単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着し、
    誘導結合型のプラズマ発生手段により、前記真空容器内のガスをプラズマ化して、
    前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置における基板吸着力の制御方法であって、
    前記基板のプラズマ処理時には、連続する処理枚数又は積算処理時間に応じて増大する基板電位について、当該基板電位との電位差が一定になるように、連続する処理枚数又は積算処理時間に応じて、前記単電極に印加する吸着電圧を増大することを特徴とするプラズマ処理装置における基板吸着力の制御方法。
  11. 静電吸着手段の単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着し、
    誘導結合型のプラズマ発生手段により、前記真空容器内のガスをプラズマ化して、
    前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置における基板吸着力の制御方法であって、
    予め、所定のプラズマ処理条件下において、一定の積算処理時間間隔で基板電位の変化を計測し、計測した前記基板電位に所望の静電吸着力に対応する電位を加算して、一定の積算処理時間間隔における基準吸着電圧を求め、求めた前記基準吸着電圧に基づいて、前記単電極に印加する設定吸着電圧を処理枚数毎に算出しておき、
    前記所定のプラズマ処理条件下における前記基板のプラズマ処理時には、算出した前記設定吸着電圧を処理枚数毎に前記単電極に印加して、前記基板に対する静電吸着力を一定とすることを特徴とするプラズマ処理装置における基板吸着力の制御方法。
  12. 静電吸着手段の単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着し、
    誘導結合型のプラズマ発生手段により、前記真空容器内のガスをプラズマ化して、
    前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置における基板吸着力の制御方法であって、
    予め、所定のプラズマ処理条件下において、一定の積算処理時間間隔で基板電位の変化を計測し、計測した前記基板電位に所望の静電吸着力に対応する電位を加算して、一定の積算処理時間間隔における基準吸着電圧を求め、求めた前記基準吸着電圧に基づいて、前記単電極に印加する設定吸着電圧を積算処理時間に対応させて算出しておき、
    前記所定のプラズマ処理条件下における前記基板のプラズマ処理時には、算出した前記設定吸着電圧を積算処理時間に対応して前記単電極に印加して、前記基板に対する静電吸着力を一定とすることを特徴とするプラズマ処理装置における基板吸着力の制御方法。
  13. 静電吸着手段の単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着し、
    前記単電極を共用するバイアス印加手段により、前記単電極にバイアスパワーを供給して、前記基板に自己バイアス電位を印加し、
    誘導結合型のプラズマ発生手段により、前記真空容器内のガスをプラズマ化して、
    前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置における基板吸着力の制御方法であって、
    前記基板のプラズマ処理時には、バイアスパワーを一定とすると共に、連続する処理枚数又は積算処理時間に応じて増大する基板電位について、当該基板電位との電位差が一定になるように、連続する処理枚数又は積算処理時間に応じて、前記単電極に印加する吸着電圧を増大することを特徴とするプラズマ処理装置における基板吸着力の制御方法。
  14. 静電吸着手段の単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着し、
    前記単電極を共用するバイアス印加手段により、前記単電極にバイアスパワーを供給して、前記基板に自己バイアス電位を印加し、
    誘導結合型のプラズマ発生手段により、前記真空容器内のガスをプラズマ化して、
    前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置における基板吸着力の制御方法であって、
    予め、バイアスパワーが一定である所定のプラズマ処理条件下において、一定の積算処理時間間隔で基板電位の変化を計測し、計測した前記基板電位に所望の静電吸着力に対応する電位を加算して、一定の積算処理時間間隔における基準吸着電圧を求め、求めた前記基準吸着電圧に基づいて、前記単電極に印加する設定吸着電圧を処理枚数毎に算出しておき、
    前記所定のプラズマ処理条件下における前記基板のプラズマ処理時には、算出した前記設定吸着電圧を処理枚数毎に前記単電極に印加して、前記基板に対する静電吸着力を一定とすることを特徴とするプラズマ処理装置における基板吸着力の制御方法。
  15. 静電吸着手段の単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着し、
    前記単電極を共用するバイアス印加手段により、前記単電極にバイアスパワーを供給して、前記基板に自己バイアス電位を印加し、
    誘導結合型のプラズマ発生手段により、前記真空容器内のガスをプラズマ化して、
    前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置における基板吸着力の制御方法であって、
    予め、バイアスパワーが一定である所定のプラズマ処理条件下において、一定の積算処理時間間隔で基板電位の変化を計測し、計測した前記基板電位に所望の静電吸着力に対応する電位を加算して、一定の積算処理時間間隔における基準吸着電圧を求め、求めた前記基準吸着電圧に基づいて、前記単電極に印加する設定吸着電圧を積算処理時間に対応させて算出しておき、
    前記所定のプラズマ処理条件下における前記基板のプラズマ処理時には、算出した前記設定吸着電圧を積算処理時間に対応して前記単電極に印加して、前記基板に対する静電吸着力を一定とすることを特徴とするプラズマ処理装置における基板吸着力の制御方法。
  16. 静電吸着手段の単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着し、
    前記単電極を共用するバイアス印加手段により、前記単電極にバイアスパワーを供給して、前記基板に自己バイアス電位を印加し、
    誘導結合型のプラズマ発生手段により、前記真空容器内のガスをプラズマ化して、
    前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置における基板吸着力の制御方法であって、
    前記基板のプラズマ処理時には、吸着電圧を一定とすると共に、連続する処理枚数又は積算処理時間に応じて増大する基板電位について、当該基板電位との電位差が一定になるように、連続する処理枚数又は積算処理時間に応じて、前記単電極に供給するバイアスパワーを増大することを特徴とするプラズマ処理装置における基板吸着力の制御方法。
  17. 静電吸着手段の単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着し、
    前記単電極を共用するバイアス印加手段により、前記単電極にバイアスパワーを供給して、前記基板に自己バイアス電位を印加し、
    誘導結合型のプラズマ発生手段により、前記真空容器内のガスをプラズマ化して、
    前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置における基板吸着力の制御方法であって、
    予め、所定のプラズマ処理条件下において、バイアスパワーをゼロとして、一定の積算処理時間間隔で基板電位の変化を計測し、計測した前記基板電位の変化を相殺する自己バイアス電位に対応するバイアスパワーを求めて、一定の積算処理時間間隔における基準バイアスパワーを求め、求めた前記基準バイアスパワーに基づいて、前記単電極に供給する設定バイアスパワーを処理枚数毎に算出しておき、
    前記所定のプラズマ処理条件下における前記基板のプラズマ処理時には、吸着電圧を一定とすると共に、算出した前記設定バイアスパワーを処理枚数毎に前記単電極に供給して、前記基板に対する静電吸着力を一定とすることを特徴とするプラズマ処理装置における基板吸着力の制御方法。
  18. 静電吸着手段の単電極に吸着電圧を印加することにより、真空容器内に収容される基板を支持台に静電吸着し、
    前記単電極を共用するバイアス印加手段により、前記単電極にバイアスパワーを供給して、前記基板に自己バイアス電位を印加し、
    誘導結合型のプラズマ発生手段により、前記真空容器内のガスをプラズマ化して、
    前記支持台に吸着された前記基板にプラズマ処理を施すプラズマ処理装置における基板吸着力の制御方法であって、
    予め、所定のプラズマ処理条件下において、バイアスパワーをゼロとして、一定の積算処理時間間隔で基板電位の変化を計測し、計測した前記基板電位の変化を相殺する自己バイアス電位に対応するバイアスパワーを求めて、一定の積算処理時間間隔における基準バイアスパワーを求め、求めた前記基準バイアスパワーに基づいて、前記単電極に供給する設定バイアスパワーを積算処理時間に対応させて算出しておき、
    前記所定のプラズマ処理条件下における前記基板のプラズマ処理時には、吸着電圧を一定とすると共に、算出した前記設定バイアスパワーを積算処理時間に対応して前記単電極に供給して、前記基板に対する静電吸着力を一定とすることを特徴とするプラズマ処理装置における基板吸着力の制御方法。
JP2008065049A 2008-03-14 2008-03-14 プラズマ処理装置、プラズマ処理装置における基板吸着力の制御方法 Expired - Fee Related JP5112122B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008065049A JP5112122B2 (ja) 2008-03-14 2008-03-14 プラズマ処理装置、プラズマ処理装置における基板吸着力の制御方法
US12/922,565 US20110104363A1 (en) 2008-03-14 2009-03-09 Plasma processing apparatus and method for controlling substrate attraction force in plasma processing apparatus
KR1020107020392A KR101160008B1 (ko) 2008-03-14 2009-03-09 플라즈마 처리 장치, 플라즈마 처리 장치에 있어서의 기판 흡착력의 제어 방법
EP09719319A EP2259298A4 (en) 2008-03-14 2009-03-09 PLASMA PROCESSING APPARATUS, AND SUBSTRATE ATTRACTION FORCE ADJUSTING METHOD IN PLASMA PROCESSING APPARATUS
PCT/JP2009/054400 WO2009113481A1 (ja) 2008-03-14 2009-03-09 プラズマ処理装置、プラズマ処理装置における基板吸着力の制御方法
TW098107690A TW201003830A (en) 2008-03-14 2009-03-10 Plasma treatment apparatus, and method for controlling substrate attraction force in plasma treatment apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008065049A JP5112122B2 (ja) 2008-03-14 2008-03-14 プラズマ処理装置、プラズマ処理装置における基板吸着力の制御方法

Publications (2)

Publication Number Publication Date
JP2009224421A JP2009224421A (ja) 2009-10-01
JP5112122B2 true JP5112122B2 (ja) 2013-01-09

Family

ID=41065148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008065049A Expired - Fee Related JP5112122B2 (ja) 2008-03-14 2008-03-14 プラズマ処理装置、プラズマ処理装置における基板吸着力の制御方法

Country Status (6)

Country Link
US (1) US20110104363A1 (ja)
EP (1) EP2259298A4 (ja)
JP (1) JP5112122B2 (ja)
KR (1) KR101160008B1 (ja)
TW (1) TW201003830A (ja)
WO (1) WO2009113481A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9406540B2 (en) * 2011-10-28 2016-08-02 Applied Materials, Inc. Self-bias calculation on a substrate in a process chamber with bias power for single or multiple frequencies
JP2014060378A (ja) * 2012-08-23 2014-04-03 Tokyo Electron Ltd シリコン窒化膜の成膜方法、有機電子デバイスの製造方法及びシリコン窒化膜の成膜装置
TWI661510B (zh) * 2017-09-06 2019-06-01 京鼎精密科技股份有限公司 晶圓支撐裝置
JP7390328B2 (ja) * 2021-03-30 2023-12-01 キヤノントッキ株式会社 制御装置、基板吸着方法及び電子デバイスの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886865A (en) * 1998-03-17 1999-03-23 Applied Materials, Inc. Method and apparatus for predicting failure of an eletrostatic chuck
US7583492B2 (en) * 1998-09-30 2009-09-01 Lam Research Corporation Method of determining the correct average bias compensation voltage during a plasma process
JP2002009140A (ja) * 2000-06-22 2002-01-11 Mitsubishi Electric Corp 静電チャック装置
JP2002222850A (ja) * 2001-01-25 2002-08-09 Mitsubishi Electric Corp 静電チャックにおける被吸着物の離脱方法
JP2002270680A (ja) * 2001-02-28 2002-09-20 Applied Materials Inc 基板支持方法及び基板支持装置
US6861362B2 (en) * 2001-06-29 2005-03-01 Lam Research Corporation Self-aligned contact process implementing bias compensation etch endpoint detection and methods for implementing the same
JP3635463B2 (ja) * 2001-11-27 2005-04-06 東京エレクトロン株式会社 自己バイアス測定方法及び装置並びに静電吸着装置
JP3861030B2 (ja) * 2002-06-17 2006-12-20 三菱重工業株式会社 ウェーハ電位の測定方法及び装置
JP2007048986A (ja) * 2005-08-10 2007-02-22 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法

Also Published As

Publication number Publication date
KR101160008B1 (ko) 2012-06-25
WO2009113481A1 (ja) 2009-09-17
TW201003830A (en) 2010-01-16
EP2259298A1 (en) 2010-12-08
KR20100113632A (ko) 2010-10-21
US20110104363A1 (en) 2011-05-05
EP2259298A4 (en) 2012-10-31
JP2009224421A (ja) 2009-10-01

Similar Documents

Publication Publication Date Title
US9337072B2 (en) Apparatus and method for substrate clamping in a plasma chamber
US6367413B1 (en) Apparatus for monitoring substrate biasing during plasma processing of a substrate
US8295026B2 (en) Electrostatic chuck and substrate processing apparatus having same
JP5506379B2 (ja) 大面積基板の均一性を改善する方法及び装置
CN109155252B (zh) 处理被处理体的方法
CN107636197A (zh) 赋予掺杂硼的碳膜静电夹持及极佳颗粒性能的渐变原位电荷捕捉层
JP5112122B2 (ja) プラズマ処理装置、プラズマ処理装置における基板吸着力の制御方法
TW201625812A (zh) 被帶走的蒸汽之測量系統及方法
JP3204866B2 (ja) 真空処理装置及び真空処理方法
JP2006202939A (ja) 吸着方法、脱離方法、プラズマ処理方法、静電チャック及びプラズマ処理装置
JP2020113753A (ja) プラズマ処理装置及びエッチング方法
TWI424524B (zh) 電漿腔室中用於基板夾持之設備與方法
KR100757694B1 (ko) 반도체 및 ｌｃｄ 제조장비의 세라믹 용사코팅을 이용한다중코팅 발열 장치
JPWO2017221808A1 (ja) 被処理体を処理する方法
CN113811637A (zh) 利用可独立调整的基座的多站半导体处理
TW202401489A (zh) 半導體處理系統
JP3437961B2 (ja) 基板のプラズマ処理中に基板のバイアスを監視するための改善された装置および方法
TW201907758A (zh) 電漿處理方法以及電漿處理裝置
TW202126847A (zh) 包含預熱噴淋頭的低溫電漿輔助化學氣相沉積製程
KR102601706B1 (ko) 기판들 및 챔버 컴포넌트들 상에서의 금속 실리사이드 층들의 증착
JP3792865B2 (ja) 半導体装置の製造装置およびドライエッチング方法
JPH09293710A (ja) プラズマｃｖｄ装置用エッチング終点検出方法
KR20230108318A (ko) 다운스트림 (downstream) 압력 센싱을 사용한 승화 (sublimation) 제어
TW202416409A (zh) 用於基板處理系統的使用光源及感測器之自動間隙補償
JP2003007620A (ja) クリーニング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121010

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees