JP7390328B2 - 制御装置、基板吸着方法及び電子デバイスの製造方法 - Google Patents

制御装置、基板吸着方法及び電子デバイスの製造方法 Download PDF

Info

Publication number
JP7390328B2
JP7390328B2 JP2021058453A JP2021058453A JP7390328B2 JP 7390328 B2 JP7390328 B2 JP 7390328B2 JP 2021058453 A JP2021058453 A JP 2021058453A JP 2021058453 A JP2021058453 A JP 2021058453A JP 7390328 B2 JP7390328 B2 JP 7390328B2
Authority
JP
Japan
Prior art keywords
substrate
voltage
attraction
electrostatic chuck
adsorption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021058453A
Other languages
English (en)
Other versions
JP2022155114A (ja
Inventor
毅 滝沢
奉代 川畑
慈 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Canon Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Tokki Corp filed Critical Canon Tokki Corp
Priority to JP2021058453A priority Critical patent/JP7390328B2/ja
Priority to CN202210290302.1A priority patent/CN115142036A/zh
Priority to KR1020220035943A priority patent/KR20220136157A/ko
Publication of JP2022155114A publication Critical patent/JP2022155114A/ja
Priority to JP2023042251A priority patent/JP2023080107A/ja
Application granted granted Critical
Publication of JP7390328B2 publication Critical patent/JP7390328B2/ja
Priority to KR1020240020956A priority patent/KR20240027640A/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/548—Controlling the composition
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Automation & Control Theory (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、制御装置、基板吸着方法及び電子デバイスの製造方法に関する。
有機ＥＬディスプレイパネル等の製造においては、マスクを介して基板上に蒸着物質が成膜される。成膜処理は、基板を静電チャックに吸着させた状態で行われることがある。静電チャックによる吸着においては、静電チャックに電圧を印加してから静電容量が定常値をとるまでの時間を読み取ることが知られている（例えば特許文献１、２）。また、特許文献３には、静電チャックの電極の電圧を制御する制御部が、静電容量センサで計測される静電容量の変化に応じて電圧を調整することが開示されている。
特開平０５－０３６８０６号公報 特開２００１－３０８１６４号公報 特開２０１６－０６３００５号公報
静電チャックによる基板の吸着が不十分な状態で成膜処理を実行すると、成膜精度が低下する場合がある。一例として、マスクに設けられている開口部の形状及び寸法の通りに成膜されない、いわゆる「膜ボケ」が発生することがある。
本発明は、成膜精度の低下を抑制する技術を提供する。
本発明の一側面によれば、
基板を吸着する静電チャックと、
前記静電チャックによる基板の吸着を検出するための検出手段と、
を備えた成膜装置の制御装置であって、
前記検出手段は、基板と、前記静電チャックとの間の静電容量を検出し、
前記検出手段の検出した前記静電容量に基づいて、基板を吸着するための吸着電圧が前記静電チャックに印加されてから前記検出手段の検出した前記静電容量が所定値となるまでの時間を吸着時間に関する情報として特定する特定手段と、
前記特定手段の特定した前記情報に基づいて、前記静電チャックへ印加する前記吸着電圧の大きさを変更する電圧制御手段と、を備える、
ことを特徴とする制御装置が提供される。
本発明によれば、成膜精度の低下を抑制することができる。
電子デバイスの製造ラインの一部の模式図。 一実施形態に係る成膜装置の概略図。 基板支持ユニット及び吸着板の説明図。 成膜装置のハードウェアの構成例を示す図。 成膜装置の製造工程の例を示すフローチャート。 図５のフローチャートの各工程における成膜装置の状態の説明図。 （Ａ）は、静電チャックが基板を吸着する際の静電チャック及び基板の関係を示す模式図。（Ｂ）は、基板に形成される導電膜パターンの例を示す図。 （Ａ）及び（Ｂ）は、処理部の処理例を示すフローチャート。 吸着電圧と吸着時間の関係を示す図。 （Ａ）及び（Ｂ）は、処理部の処理例を示すフローチャート。 （Ａ）は有機ＥＬ表示装置の全体図、（Ｂ）は１画素の断面構造を示す図。
以下、添付図面を参照して実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
＜電子デバイスの製造ライン＞
図１は、本発明の成膜装置が適用可能な電子デバイスの製造ラインの構成の一部を示す模式図である。図１の製造ラインは、例えば、スマートフォン用の有機ＥＬ表示装置の表示パネルの製造に用いられるもので、基板１００が成膜ブロック３０１に順次搬送され、基板１００に有機ＥＬ素子の成膜が行われる。
成膜ブロック３０１には、平面視で八角形の形状を有する搬送室３０２の周囲に、基板１００に対する成膜処理が行われる複数の成膜室３０３ａ～３０３ｄと、使用前後のマスクが収納されるマスク格納室３０５とが配置されている。搬送室３０２には、基板１００を搬送する搬送ロボット３０２ａが配置されている。搬送ロボット３０２ａは、基板１００を保持するハンドと、ハンドを水平方向に移動する多関節アームとを含む。換言すれば、成膜ブロック３０１は、搬送ロボット３０２ａの周囲を取り囲むように複数の成膜室３０３ａ～３０３ｄが配置されたクラスタ型の成膜ユニットである。なお、成膜室３０３ａ～３０３ｄを総称する場合、或いは、区別しない場合は成膜室３０３と表記する。
基板１００の搬送方向（矢印方向）で、成膜ブロック３０１の上流側、下流側には、それぞれ、バッファ室３０６、旋回室３０７、受渡室３０８が配置されている。製造過程において、各室は真空状態に維持される。なお、図１においては成膜ブロック３０１を１つしか図示していないが、本実施形態に係る製造ラインは複数の成膜ブロック３０１を有しており、複数の成膜ブロック３０１が、バッファ室３０６、旋回室３０７、受渡室３０８で構成される連結装置で連結された構成を有する。なお、連結装置の構成はこれに限定はされず、例えばバッファ室３０６又は受渡室３０８のみで構成されていてもよい。
搬送ロボット３０２ａは、上流側の受渡室３０８から搬送室３０２への基板１００の搬入、成膜室３０３間での基板１００の搬送、マスク格納室３０５と成膜室３０３との間でのマスクの搬送、及び、搬送室３０２から下流側のバッファ室３０６への基板１００の搬出、を行う。
バッファ室３０６は、製造ラインの稼働状況に応じて基板１００を一時的に格納するための室である。バッファ室３０６には、カセットとも呼ばれる基板収納棚と、昇降機構とが設けられる。基板収納棚は、複数枚の基板１００を基板１００の被処理面（被成膜面）が重力方向下方を向く水平状態を保ったまま収納可能な多段構造を有する。昇降機構は、基板１００が搬入又は搬出される段を搬送位置に合わせるために、基板収納棚を昇降させる。これにより、バッファ室３０６には複数の基板１００を一時的に収容し、滞留させることができる。
旋回室３０７は基板１００の向きを変更する装置を備えている。本実施形態では、旋回室３０７は、旋回室３０７に設けられた搬送ロボットによって基板１００の向きを１８０度回転させる。旋回室３０７に設けられた搬送ロボットが、バッファ室３０６で受け取った基板１００を支持した状態で１８０度旋回し受渡室３０８に引き渡すことで、バッファ室３０６内と受渡室３０８とで基板の前端と後端が入れ替わる。これにより、成膜室３０３に基板１００を搬入する際の向きが、各成膜ブロック３０１で同じ向きになるため、基板１００に対する蒸発源のスキャン方向やマスクの向きを各成膜ブロック３０１において一致させることができる。このような構成とすることで、各成膜ブロック３０１においてマスク格納室３０５にマスクを設置する向きを揃えることができ、マスクの管理が簡易化されユーザビリティを高めることができる。
製造ラインの制御系は、ホストコンピュータとしてライン全体を制御する上位装置３００と、各構成を制御する制御装置１４ａ～１４ｄ、３０９、３１０とを含み、これらは有線又は無線の通信回線３００ａを介して通信可能である。制御装置１４ａ～１４ｄは、成膜室３０３ａ～３０３ｄに対応して設けられ、後述する成膜装置１を制御する。なお、制御装置１４ａ～１４ｄを総称する場合、或いは、区別しない場合は制御装置１４と表記する。
制御装置３０９は搬送ロボット３０２ａを制御する。制御装置３１０は旋回室３０７の装置を制御する。上位装置３００は、基板１００に関する情報や搬送タイミング等の指示を各制御装置１４、３０９、３１０に送信し、各制御装置１４、３０９、３１０は受信した指示に基づき各構成を制御する。
＜成膜装置の概要＞
図２は一実施形態に係る成膜装置１の概略図である。成膜室３０３に設けられる成膜装置１は、基板１００に蒸着物質を成膜する装置であり、マスク１０１を介して所定のパターンの蒸着物質の薄膜を形成する。成膜装置１で成膜が行われる基板１００の材質は、ガラス、樹脂、金属等の材料を適宜選択可能であり、ガラス上にポリイミド等の樹脂層が形成されたものが好適に用いられる。蒸着物質としては、有機材料、無機材料（金属、金属酸化物など）などの物質である。成膜装置１は、例えば表示装置（フラットパネルディスプレイなど）や薄膜太陽電池、有機光電変換素子（有機薄膜撮像素子）等の電子デバイスや、光学部材等を製造する製造装置に適用可能であり、特に、有機ＥＬパネルを製造する製造装置に適用可能である。以下の説明においては成膜装置１が真空蒸着によって基板１００に成膜を行う例について説明するが、本実施形態はこれに限定はされず、スパッタやＣＶＤ等の各種成膜方法にも適用可能である。なお、各図において矢印Ｚは上下方向（重力方向）を示し、矢印Ｘ及び矢印Ｙは互いに直交する水平方向を示す。
成膜装置１は、内部を真空に保持可能な箱型の真空チャンバ３（単にチャンバとも呼ぶ）を有する。真空チャンバ３の内部空間３ａは、真空雰囲気か、窒素ガスなどの不活性ガス雰囲気に維持されている。本実施形態では、真空チャンバ３は不図示の真空ポンプに接続されている。なお、本明細書において「真空」とは、大気圧より低い圧力の気体で満たされた状態、換言すれば減圧状態をいう。真空チャンバ３の内部空間３ａには、基板１００を水平姿勢で支持する基板支持ユニット６、マスク１０１を支持するマスク台５、成膜ユニット４、プレートユニット９、静電チャック１５が配置される。マスク１０１は、基板１００上に形成する薄膜パターンに対応する開口パターンをもつメタルマスクであり、マスク台５の上に載置されている。なお、マスク台５は、マスク１０１を所定の位置に固定する他の形態の手段に置換可能である。マスク１０１としては、枠状のマスクフレームに数μｍ～数十μｍ程度の厚さのマスク箔が溶接固定された構造を有するマスクを用いることができる。マスク１０１の材質は特に限定はされないが、例えばインバー材などの熱膨張係数の小さい金属が用いられてもよい。成膜処理は、基板１００がマスク１０１の上に載置され、基板１００とマスク１０１とが互いに重ね合わされた状態で行われる。
プレートユニット９は、冷却プレート１０と磁石プレート１１とを備える。冷却プレート１０は磁石プレート１１の下に、磁石プレート１１に対してＺ方向に変位可能に吊り下げられている。冷却プレート１０は、成膜時に後述する静電チャック１５と接触することにより、成膜時に静電チャック１５に吸着された基板１００を冷却する機能を有する。冷却プレート１０は水冷機構等を備えて積極的に基板１００を冷却するものに限定はされず、水冷機構等は設けられていないものの静電チャック１５と接触することによって基板１００の熱を奪うような板状の部材であってもよい。磁石プレート１１は、磁力によってマスク１０１を引き寄せるプレートであり、基板１００の上面に載置されて、成膜時に基板１００とマスク１０１の密着性を向上させる。
なお、冷却プレート１０と磁石プレート１１は適宜省略されてもよい。例えば、静電チャック１５に冷却機構が設けられている場合、冷却プレート１０はなくてもよい。また、静電チャック１５がマスク１０１を吸着する場合、磁石プレート１１は省略されてもよい。
成膜ユニット４は、ヒータ、シャッタ、蒸発源の駆動機構、蒸発レートモニタなどから構成され、蒸着物質を基板１００に蒸着する蒸着源である。より具体的には、本実施形態では、成膜ユニット４は複数のノズル（不図示）がＸ方向に並んで配置され、それぞれのノズルから蒸着材料が放出されるリニア蒸発源である。例えば、リニア蒸発源は、蒸発源移動機構（不図示）によってＹ方向（装置の奥行き方向）に往復移動される。本実施形態では、成膜ユニット４が後述するアライメント工程が実行される真空チャンバ３に設けられている。しかしながら、アライメントが行われる真空チャンバ３とは別のチャンバで成膜処理を行う実施形態では、成膜ユニット４は真空チャンバ３には配置されない。
図２に加えて図３を参照して説明する。図３は基板支持ユニット６及び静電チャック１５の説明図であり、これらを下側から見た図である。
基板支持ユニット６は、基板１００の周縁部を支持する。基板支持ユニット６は、その外枠を構成する複数のベース部６１ａ～６１ｄと、ベース部６１ａ～６１ｄから内側へ突出した複数の載置部６２及び６３を備える。なお、載置部６２及び６３は「受け爪」又は「フィンガ」とも呼ばれることがある。ベース部６１ａ～６１ｄは、それぞれ支持軸Ｒ３により支持されている。複数の載置部６２は基板１００の周縁部の長辺側を受けるようにベース部６１ａ～６１ｄに間隔を置いて配置される。また、複数の載置部６３は、基板１００の周縁部の短辺側を受けるようにベース部６１ａ～６１ｄに間隔を置いて配置されている。搬送ロボット３０２ａにより成膜装置１に搬入された基板１００は、複数の載置部６２及び６３によって支持される。以下、ベース部６１ａ～６１ｄを総称する場合、或いは、区別しない場合はベース部６１と表記する。
本実施形態では、複数の載置部６２及び６３は板バネで構成されており、複数の載置部６２及び６３により支持されている基板１００を静電チャック１５に吸着させる際には、板バネの弾性力により基板１００の周縁を静電チャック１５に対して押し付けることができる。
なお、図３の例では４つのベース部６１により部分的に切り欠きがある矩形の枠体が構成されているが、これには限定されず、ベース部６１は矩形状の基板１００の外周を取り囲むような切れ目のない矩形枠体であってもよい。ただし、複数のベース部６１により切り欠きが設けられることで、搬送ロボット３０２ａが載置部６２及び６３へと基板１００を受け渡す際に、搬送ロボット３０２ａがベース部６１を避けて退避することができる。これにより、基板１００の搬送及び受け渡しの効率を向上させることができる。
なお、基板支持ユニット６には、複数の載置部６２及び６３に対応して複数のクランプ部が設けられ、載置部６２及び６３に載置された基板１００の周縁部をクランプ部により挟んで保持する態様が採用されてもよい。
静電チャック１５は、基板１００を吸着する。本実施形態では、静電チャック１５は、基板支持ユニット６とプレートユニット９との間に設けられ、１つまたは複数の支持軸Ｒ１により支持されている。本実施形態では、静電チャック１５は、４つの支持軸Ｒ１により支持されている。一実施形態において、支持軸Ｒ１は円柱形状のシャフトである。
静電チャック１５は、例えば、セラミックス材質のマトリックス（基体とも呼ばれる）の内部に金属電極などの電気回路が埋め込まれた構造を含む。静電チャック１５の表面は、ポリイミド（樹脂）でも良く、アルマイト加工されていても良い。本実施形態では、静電チャック１５は、複数の電極部１５１を有する。電極部１５１は、プラス（＋）の電圧が印加される電極１５１１と、マイナス（－）の電圧が印加される電極１５１２を含む。電極１５１１及び電極１５１２に電圧が印加されると、セラミックスマトリックスを通じて基板１００に分極電荷が誘導され、基板１００と静電チャック１５との間の静電気的な引力（静電気力）により、基板１００が静電チャック１５の吸着面１５０に吸着固定される。
本実施形態では、電極１５１１及び電極１５１２がそれぞれ櫛歯形状の金属部材を有し、これらの櫛歯部分が互いに入り組んだ構成となるように交互に配置されている。しかしながら、電極部１５１の構成は適宜設定可能であり、被吸着物である基板１００との間で静電引力を発生させることができればよい。また、電極部１５１の形状及び個数も適宜変更可能である。例えば、１つの電極部１５１が静電チャック１５の吸着面１５０の略全面に渡って形成されてもよい。
また、静電チャック１５には複数の開口１５２が形成されており、後述する計測ユニット（第１計測ユニット７及び第２計測ユニット８）が複数の開口１５２を介して後述するアライメント用マークを撮像することにより、基板１００とマスク１０１との相対的な位置関係に関する情報を取得する。
位置調整ユニット２０は、基板支持ユニット６により周縁部が支持された基板１００、あるいは、静電チャック１５によって吸着された基板１００と、マスク１０１との相対位置を調整する。位置調整ユニット２０は、基板支持ユニット６又は静電チャック１５をＸ－Ｙ平面上で変位することにより、マスク１０１に対する基板１００の相対位置を調整する。すなわち、位置調整ユニット２０は、マスク１０１と基板１００との水平位置関係を調整するユニットであるとも言える。例えば、位置調整ユニット２０は、基板支持ユニット６をＸ方向及びＹ方向に変位させるとともに、Ｚ方向の軸周りに回転させることができる。本実施形態では、マスク１０１の位置を固定し、基板１００を変位してこれらの相対位置を調整するが、マスク１０１を変位させて調整してもよく、或いは、基板１００とマスク１０１の双方を変位させてもよい。例えば、位置調整ユニット２０は、駆動源であるモータ及びモータの駆動力を直線運動に変換するボールねじ機構等、周知の構成により基板支持ユニット６を変位させてもよい。
距離調整ユニット２２は、静電チャック１５及び基板支持ユニット６を昇降することで、それらとマスク台５との距離を調整し、基板１００とマスク１０１とを基板１００の厚み方向（Ｚ方向）に接近及び離隔（離間）させる。本実施形態では、距離調整ユニット２２は、複数の支持軸Ｒ１を介して静電チャック１５を支持し、複数の支持軸Ｒ３を介して基板支持ユニット６を支持する第１昇降プレート２２０を備える。距離調整ユニット２２は、第１昇降プレート２２０を昇降させることにより、静電チャック１５及び基板支持ユニット６を昇降させる。つまり、距離調整ユニット２２は、基板１００とマスク１０１とを重ね合わせる方向に接近させたり、その逆方向に離隔させたりする。なお、距離調整ユニット２２によって調整する「距離」はいわゆる垂直距離（又は鉛直距離）であり、距離調整ユニットは、マスク１０１と基板１００の垂直位置を調整するユニットであるとも言える。例えば、位置調整ユニット２０は、駆動源であるモータ及びモータの駆動力を直線運動に変換するボールねじ機構等、周知の構成により第１昇降プレート２２０を変位させてもよい。また、距離調整ユニット２２は、第１昇降プレート２２０に対して基板支持ユニット６を相対移動させるアクチュエータ６５を含み、これにより静電チャック１５に対する基板支持ユニット６の相対位置を変化させる。
なお、本実施形態の距離調整ユニット２２は、マスク台５の位置を固定し、基板支持ユニット６及び静電チャック１５を移動してこれらのＺ方向の距離を調整するが、これに限定はされない。基板支持ユニット６又は静電チャック１５の位置を固定し、マスク台５を移動させて調整してもよく、或いは、基板支持ユニット６、静電チャック１５、及びマスク台５のそれぞれを移動させて互いの距離を調整してもよい。
プレートユニット昇降ユニット１３は、真空チャンバ３の外部に配置された第２昇降プレート１２を昇降させることで、第２昇降プレート１２に連結され、真空チャンバ３の内部に配置されたプレートユニット９を昇降する。プレートユニット９は１つまたは複数の支持軸Ｒ２を介して第２昇降プレート１２と連結されている。本実施形態では、プレートユニット９は２つの支持軸Ｒ２により支持されている。支持軸Ｒ２は、磁石プレート１１から上方に延設されており上壁部３０の開口部、固定プレート２０ａ及び可動プレート２０ｂの各開口部、及び、第１昇降プレート２２０の開口部を通過して第２昇降プレート１２に連結されている。例えば、位置調整ユニット２０は、駆動源であるモータ及びモータの駆動力を直線運動に変換するボールねじ機構等、周知の構成により第２昇降プレート１２を変位させてもよい。
前述した各支持軸Ｒ１～Ｒ３が通過する真空チャンバ３の上壁部３０の開口部は、各支持軸Ｒ１～Ｒ３がＸ方向及びＹ方向に変位可能な大きさを有している。真空チャンバ３の気密性を維持するため、各支持軸Ｒ１～Ｒ３が通過する上壁部３０の開口部にはベローズ等が設けられる。
計測ユニット（第１計測ユニット７及び第２計測ユニット８）は、基板支持ユニット６により周縁部が支持された基板１００とマスク１０１の位置ずれを計測する。本実施形態の第１計測ユニット７及び第２計測ユニット８はいずれも画像を撮像する撮像装置（カメラ）である。第１計測ユニット７及び第２計測ユニット８は、上壁部３０の上方に配置され、上壁部３０に形成された窓部（不図示）を介して真空チャンバ３内の画像を撮像可能である。
本実施形態では、基板１００及びマスク１０１には、これらのアライメントに用いられるアライメントマークがそれぞれ形成されている。さらに言えば、基板１００及びマスク１０１には、これらの大まかな位置調整を行うためのラフアライメント用マークと、より高精度な位置調整を行うためのファインアライメント用マークとがそれぞれ設けられている。
第１計測ユニット７は、相対的に視野が広いが低い解像度を有する低倍率ＣＣＤカメラ（ラフカメラ）であり、基板１００とマスク１０１との大まかな位置ずれを計測する。例えば、第１計測ユニット７は、基板１００及びマスク１０１の短辺中央付近にそれぞれ設けられたラフアライメント用マークを、開口１５２を介して撮像するように２つ設けられている。
第２計測ユニット８は、相対的に視野が狭いが高い解像度（例えば数μｍのオーダ）を有する高倍率ＣＣＤカメラ（ファインカメラ）であり、基板１００とマスク１０１との位置ずれを高精度で計測する。第２計測ユニット８は、例えば、基板１００及びマスク１０１の四隅にそれぞれ設けられたファインライメント用マークを、開口１５２を介して撮像するように４つ設けられている。
本実施形態では、第１計測ユニット７の計測結果に基づいて基板１００とマスク１０１との大まかな位置調整を行った後、第２計測ユニット８の計測結果に基づいて基板１００とマスク１０１との精密な位置調整を行う。
＜ハードウェア構成＞
図４は、成膜装置１のハードウェアの構成例を示す図である。なお、図４は、本実施形態の特徴に関係する構成を中心に示した図であり一部の構成を省略して示している。
制御装置１４は、成膜装置１の全体を制御する。制御装置１４は、処理部１４１、記憶部１４２、入出力インタフェース（Ｉ／Ｏ）１４３、及び通信部１４４を備える。処理部１４１は、ＣＰＵに代表されるプロセッサであり、記憶部１４２に記憶されたプログラムを実行して成膜装置１を制御する。記憶部１４２は、ＲＯＭ、ＲＡＭ、ＨＤＤ等の記憶デバイスであり、処理部１４１が実行するプログラムの他、各種の制御情報を記憶する。Ｉ／Ｏ１４３は、処理部１４１と成膜装置１の各構成要素との間の信号を送受信するインタフェースである。通信部１４４は通信回線３００ａを介して上位装置３００又は他の制御装置１４、３０９、３１０等と通信を行う通信デバイスであり、処理部１４１は通信部１４４を介して上位装置３００から情報を受信し、或いは、上位装置３００へ情報を送信する。なお、制御装置１４や上位装置３００の全部又は一部がＰＬＣやＡＳＩＣ、ＦＰＧＡで構成されてもよい。
電源ユニット１７は、交流電源等の外部電源９０から電力を受け取り所定の電力に変換する電源回路である。本実施形態では、電源ユニット１７は、複数の電極部１５１のそれぞれに対応した複数の電源１７１を含む。電源１７１は、処理部１４１の指示に基づいて、所定の直流電圧を電極部１５１に印加する。
検出ユニット１６は、静電チャック１５の電極部１５１の静電容量を検出する。本実施形態では、検出ユニット１６は、複数の電極部１５１のそれぞれに対応した複数の検出器１６１を含む。つまり、本実施形態では、電極部１５１、検出器１６１及び電源１７１の組が複数設けられている。また、本実施形態では、検出ユニット１６は、チャンバ３の外部に設けられる。
本実施形態では、検出ユニット１６は、静電チャック１５の電極部１５１の静電容量を検出するため、静電チャック１５に静電容量検出用の電極等を別途設ける必要がない。これにより、静電チャック１５の電極部１５１の配置領域を広く確保することができ、静電チャック１５の吸着力を向上させることができる。
本実施形態では、処理部１４１は、検出ユニット１６の検出結果に基づいて、静電チャック１５による基板１００の吸着時間を特定する。具体的には、電源１７１が電極部１５１に印加する電圧が一定の場合、電極部１５１と基板１００との間の静電容量は、電極部１５１と基板１００に形成された導電膜パターン（図７（Ａ）等参照）との間の距離により変化する。そのため、電極部１５１と基板１００との間の静電容量は、基板１００の吸着が行われている間はこれらの間の距離が小さくなっていくにしたがって大きくなっていく。一方で、基板１００の吸着が終了し基板１００と電極部１５１との間の距離が変化しなくなると一定の値を取るようになる。つまり、処理部１４１は、電源ユニット１７が電極部１５１に電圧を印加し始めてから検出ユニット１６により検出される静電容量が定常値となるまでの時間を、静電チャック１５による基板１００の吸着時間として特定することができる。
また、本実施形態では、後述するように、処理部１４１は、検出ユニット１６の検出結果に基づいて、電源ユニット１７が複数の電極部１５１に印加する電圧の電圧値又は電源ユニット１７が複数の電極部１５１に電圧を印加するタイミングを制御する。
＜成膜装置の製造工程＞
図５は、成膜装置１の製造工程の例を示すフローチャートである。本フローチャートは、成膜装置１が１枚の基板１００に対して実行する工程の概略を示している。また、図６は、各工程における成膜装置１の状態の説明図である。
ステップＳ１（以下、単にＳ１と表記し、他のステップについても同様とする）は、搬入工程である。本工程では、搬送ロボット３０２ａにより成膜装置１内に基板１００が搬入される。搬入された基板１００は、基板支持ユニット６に支持される（状態ＳＴ１００）。
Ｓ２は、吸着工程である。例えば、処理部１４１は、基板１００を支持している基板支持ユニット６を所定の位置に上昇させる（状態ＳＴ１０１）。ここで、状態ＳＴ１０１では、基板支持ユニット６によって支持されている基板１００の周縁部は、静電チャック１５に接触しているか、或いは、わずかに離間した位置にある。一方、基板１００の中央部は、自重により撓んでいるため、周縁部と比較して静電チャック１５から離間した位置にある。処理部１４１は、状態ＳＴ１０１の状態で、電源ユニット１７により電極部１５１に電圧を印加することで吸着力を発生させ、静電チャック１５に基板１００を吸着させる（状態ＳＴ１０２）。
Ｓ３は、アライメント工程である。処理部１４１は、基板１００を吸着している静電チャック１５を距離調整ユニット２２により下降させて基板１００をマスク１０１に接近させる。そして、位置調整ユニット２０により基板１００とマスク１０１との水平方向の位置調整を行う（状態ＳＴ１０３）。
Ｓ４は、成膜工程である。処理部１４１は、その準備としてアライメントが行われた後の基板１００とマスク１０１とを接触させる。次に、処理部１４１は、プレートユニット９を下降させて磁石プレート１１の磁力により基板１００とマスク１０１とをより密着させる（状態ＳＴ１０４）。その状態で、処理部１４１は、成膜ユニット４により蒸着物質を基板１００に蒸着させる。
Ｓ５は、剥離工程である。処理部１４１は、電極部１５１への電圧の印加を止めることで、静電チャック１５から基板１００を剥離させる（状態ＳＴ１００）。なお、処理部１４１は、電極部１５１への電圧の印加を止めずに、静電チャック１５が基板１００の吸着を維持できない程度に電極部１５１の吸着電圧を減少させてもよい。
Ｓ６は、搬出工程である。本工程では、搬送ロボット３０２ａにより成膜装置から基板１００が装置外部へ搬出される。
＜静電チャックによる基板の吸着＞
図７（Ａ）は、静電チャック１５が基板１００を吸着する際の静電チャック１５及び基板１００の関係を示す模式図である。図７（Ｂ）は、基板１００に形成される導電膜パターンの例を示す図である。
まず、静電チャック１５による基板１００の吸着力について説明する。静電チャック１５の吸着力Ｆは、下記の式（１）で算出される。
Ｆ＝Ｋε０εＶ２／２ｒ２・・・（１）
ここで、Ｋは静電チャック１５の電極パターン及び基板１００の導電膜パターンの重なり率に起因する定数である。また、ε０は真空の誘電率、εは誘電層の誘電率（静電チャック１５の誘電層１５３、静電チャック１５表層から基板吸着面までの真空、基板厚みの合成誘電率）、Ｖは電源１７１による吸着電圧、ｒは誘電層の厚みである。なお、誘電層の厚みｒは、静電チャック１５の誘電層１５３の厚み及び吸着面１５０から基板１００の導電膜１０００までの距離の合計である。
本実施形態では、静電チャック１５側の電極パターンは基本的に一定のため、定数Ｋは基板１００の導電膜パターン密度に応じた値に決定される。具体的には、基板１００の導電膜パターン密度が大きいほど定数Ｋが大きい値となる。例えば、図７（Ａ）に示される基板１００の導電膜１０００は、図７（Ｂ）で示される基板１００の導電膜１０００ａよりも導電膜パターン密度が大きい。よって、図７（Ａ）の基板１００についての定数Ｋは、図７（Ｂ）の基板１００についての定数Ｋよりも大きくなる。
吸着電圧Ｖを一定とした場合、式（１）より、静電チャック１５の吸着力Ｆは、定数Ｋが大きいほど大きくなる。吸着力Ｆが大きいほど、電源１７１が電圧を印加し始めてから基板１００が静電チャック１５に吸着されるまでの吸着時間は短くなる。よって、図７（Ａ）に示される基板１００は、図７（Ｂ）に示される基板よりも吸着時間が短くなる。このように、吸着電圧Ｖが一定の場合、吸着時間は、基板１００の種類、より具体的には基板１００の導電膜パターン密度に応じて変動する。
ところで、成膜装置１での製造工程においては、静電チャック１５による基板１００の吸着の開始を基準として、所定の時間が経過した後に次工程を開始するように工程スケジュールが管理されている場合がある。図５の例で言えば、吸着工程（Ｓ２）において静電チャック１５の電極部１５１に吸着電圧Ｖが印加され始めてから所定の時間の経過後に次工程であるアライメント工程（Ｓ３）が開始されるように工程スケジュールが管理される。このような場合において、基板１００の種類により吸着時間が変動すると、静電チャック１５による基板１００の吸着が不十分な状態で次工程が開始されてしまう場合がある。
静電チャック１５による基板１００の吸着が不十分な状態で次工程が開始されてしまうと、その後の成膜工程（Ｓ４）における成膜精度が低下する場合がある。例えば、次工程がアライメント工程の場合、基板１００に撓みが生じた状態でアライメントが行われることにより、アライメント精度が低下することがある。アライメント精度の低下は、成膜精度に影響を及ぼすことがある。また例えば、静電チャック１５による基板１００の吸着が不十分な状態で成膜処理が実行されると、基板１００の撓みの影響で、マスクに設けられている開口部の形状及び寸法の通りに成膜されない、いわゆる「膜ボケ」が発生する等、成膜精度が低下する場合がある。
そこで、本実施形態では、下記の処理を実行することにより、成膜精度の低下を抑制している。
＜処理例１＞
図８（Ａ）は、処理部１４１の処理例を示すフローチャートである。本フローチャートの概略は、静電チャック１５による基板１００の吸着時間に基づいて、静電チャック１５の電極部１５１への吸着電圧Ｖを設定する、というものである。さらに言えば、ロット単位で基板１００に対して処理を行う場合に、ロットの最初の複数枚の基板１００の吸着時間に基づいて基板吸着時の吸着電圧Ｖを設定する、というものである。本フローチャートは、例えば、複数枚の基板１００で構成されるロットの、１枚目の基板１００に対して静電チャック１５による吸着を行う際に開始される。
Ｓ１０で、処理部１４１は、電極部１５１の吸着電圧Ｖの設定値を基準電圧ＶＳに設定する。本実施形態では、複数の電極部１５１に対して複数の電源１７１がそれぞれ設けられるので、処理部１４１は、例えば各電極部１５１について設定値を電圧ＶＳに設定する。ここでは、吸着電圧Ｖの設定値の初期化を行っているといえる。基準電圧ＶＳの値は適宜設定可能である。
Ｓ１１で、処理部１４１は、測定枚数をｉ＝１に設定する。例えば、処理部１４１は、設定した測定枚数（ｉ＝１）を記憶部１４２に記憶する。本ステップは、制御パラメータの初期化である。
Ｓ１２で、処理部１４１は、測定枚数ｉ≦所定枚数ＰＮであるか否かを確認し、測定枚数ｉが所定枚数ＰＮ以下であればＳ１３に進み、測定枚数ｉが所定枚数ＰＮを超えていればＳ１５に進む。所定枚数ＰＮは、後述するＳ１３のステップを実行する基板１００の枚数として設定されている。所定枚数ＰＮは適宜設定可能であるが、例えば所定枚数ＰＮ＝３～５であってもよい。
Ｓ１３で、処理部１４１は、吸着時間測定処理を実行する。例えば処理部１４１は、前述したように、電極部１５１に吸着電圧Ｖが印加され始めてから検出ユニット１６により検出される静電容量値が定常値になるまでの時間を、吸着時間として測定する。つまり、処理部１４１は、検出ユニット１６の検出結果を取得し、取得した検出結果から吸着時間を特定する。なお、本実施形態では、複数の電極部１５１ごとに検出器１６１が対応して設けられているため、処理部１４１は、検出器１６１ごとに吸着時間を測定する。換言すれば、処理部１４１は、複数の検出器１６１の検出結果に基づいて、静電チャック１５の複数の位置における吸着時間を特定している。
Ｓ１４で、処理部１４１は、測定枚数をｉ＝ｉ＋１とする。すなわち、測定枚数ｉを１増加させる。例えば、処理部１４１は、記憶部１４２に記憶されている測定枚数ｉを更新する。その後、処理部１４１は、Ｓ１２に戻り処理を繰り返す。すなわち、Ｓ１３の吸着時間測定処理が、ＰＮ枚の基板１００に対して実行されることになる。
Ｓ１２の分岐でＮｏに進んだ場合、Ｓ１５で、処理部１４１は、Ｓ１３での測定結果に基づいて電圧設定処理を実行する。その後フローチャートを終了する。
図８（Ｂ）は、処理部１４１の処理例を示すフローチャートであり、Ｓ１５の具体例を示している。なお、本実施形態では複数の検出器１６１の検出結果に基づいて電極部１５１ごとに吸着時間が測定されるため、処理部１４１は、各電極部１５１について本フローチャートの処理を順次、或いは並列に実行し得る。
Ｓ１５１で、処理部１４１は、吸着時間Ｔ≧閾値Ｔｈ１であるか否かを確認し、吸着時間Ｔが閾値Ｔｈ１以上（閾値以上）であればＳ１５２に進み、吸着時間Ｔが閾値Ｔｈ１未満であればＳ１５３に進む。
ここで、吸着時間Ｔは、Ｓ１３の吸着時間測定処理での測定結果に基づく基板１００の吸着時間である。例えば、吸着時間Ｔは、所定枚数ＰＮの基板１００の吸着時間の平均値であり得る。なお、吸着時間Ｔの設定方法は適宜変更可能であり、例えば所定枚数ＰＮの基板１００の吸着時間から外れ値を抜いた値の平均値であってもよいし、所定枚数ＰＮの基板１００の吸着時間の中央値であってもよい。
また、閾値Ｔｈ１は、静電チャック１５による基板１００の吸着時間の基準時間ＴＳに基づいて設定され得る。例えば、吸着時間Ｔの許容範囲ＴＡが基準時間ＴＳと許容される誤差ｔ０で表される場合、閾値Ｔｈ１＝ＴＳ＋ｔ０と設定され得る（図９参照）。なお、基準時間ＴＳは、成膜装置１が基板１００の吸着工程を実行するにあたって予め設定された、静電チャック１５による基板１００の吸着時間の基準値である。例えば、基準時間ＴＳは、所定の導電膜パターン密度を有する基板１００に対して静電チャック１５が所定の吸着電圧Ｖで吸着を行った際の吸着時間であり得る。
Ｓ１５２で、処理部１４１は、電源１７１による電極部１５１への吸着電圧Ｖの設定値を増加させる。吸着時間Ｔ≧閾値Ｔｈ１の場合、吸着時間Ｔが基準時間ＴＳに対して長くなってしまっている。そこで、処理部１４１は、吸着電圧Ｖを増加させることにより、静電チャック１５の吸着力Ｆを増加させて、ロット内の基板１００の吸着時間を短縮する。
Ｓ１５３で、処理部１４１は、吸着時間Ｔ≦閾値Ｔｈ２（≦閾値Ｔｈ１）であるか否かを確認し、吸着時間Ｔが閾値Ｔｈ２以下（閾値以下）であればＳ１５４に進み、吸着時間Ｔが閾値Ｔｈ２を超える場合はフローチャートを終了する。例えば、吸着時間Ｔの許容範囲ＴＡが基準時間ＴＳと許容される誤差ｔ０で表される場合、閾値Ｔｈ２＝ＴＳ－ｔ０と設定され得る。
Ｓ１５４で、処理部１４１は、電源１７１による電極部１５１への吸着電圧Ｖの設定値を減少させる。吸着時間Ｔ≦閾値Ｔｈ２の場合、吸着時間Ｔが基準時間ＴＳに対して短くなってしまっている。そこで、処理部１４１は、吸着電圧Ｖを減少させることにより、静電チャック１５の吸着力Ｆを減少させて、ロット内の基板１００の吸着時間を長くする。
図９は、吸着電圧Ｖと吸着時間Ｔの関係を示す図である。図９では、導電膜パターン密度の異なる３種類の基板１００ａ～１００ｃについて、吸着電圧Ｖと吸着時間Ｔの関係が示されている。なお、各基板の導電膜パターン密度は、１００ａ、１００ｂ、１００ｃの順に大きいものとする。図９の例では、導電膜パターン密度が最も大きい基板１００ａは、吸着電圧Ｖを基準電圧ＶＳとした場合、吸着時間Ｔ１が閾値Ｔｈ２未満となる（Ｓ１５３：Ｙｅｓ）。したがって、処理部１４１は、吸着電圧をＶＳより低いＶ１に設定する（Ｓ１５４））。これにより、吸着時間Ｔを許容範囲ＴＡ内に収めることができる。つぎに、基板１００ｂは、吸着電圧Ｖを基準電圧ＶＳとした場合、吸着時間Ｔ２が許容範囲ＴＡ内に収まっている（Ｓ１５１：ＮｏかつＳ１５３：Ｎｏ）。したがって、処理部１４１は、電圧の設定値を吸着電圧ＶＳから変更しない。最後に、導電膜パターン密度が最も小さい基板１００ｃは、吸着電圧Ｖを基準電圧ＶＳとした場合、吸着時間Ｔ３が閾値Ｔｈ１を超えることとなる（Ｓ１５１：Ｙｅｓ）。したがって、処理部１４１は、吸着電圧をＶＳより高いＶ３に設定する（Ｓ１５２）。これにより、吸着時間Ｔを許容範囲ＴＡ内に収めることができる。
以上説明したように、本処理例によれば、静電チャック１５による基板１００の吸着時間に基づいて、静電チャック１５の吸着電圧を設定する。これにより、静電チャック１５による基板１００の吸着が不十分な状態で後工程の処理が実行されることを抑制でき、基板１００に対する成膜処理における成膜精度の低下を抑制することができる。
また、本処理例によれば、吸着電圧Ｖを基準電圧ＶＳに設定している場合において、吸着時間Ｔが所定範囲外、すなわち閾値Ｔｈ２から閾値Ｔｈ１までの範囲にないときは、その後の基板１００の吸着時の吸着電圧Ｖを基準電圧ＶＳと異なる値に設定する。具体的には、処理部１４１は、吸着時間Ｔが閾値Ｔｈ１以上の場合は吸着電圧Ｖを基準電圧ＶＳよりも高い電圧に設定する。これにより、吸着時間Ｔが所定範囲に収まる方向に吸着時間Ｔを調整できるので、静電チャック１５による基板１００の吸着が不十分な状態で後工程の処理が実行されることを抑制できる。これにより、基板１００に対する成膜処理における成膜精度の低下を抑制することができる。
また、処理部１４１は、吸着時間Ｔが閾値Ｔｈ２以下の場合は吸着電圧Ｖを基準電圧ＶＳよりも低い電圧に設定する。吸着時間Ｔが閾値Ｔｈ２以下の場合は吸着力Ｆが必要以上に高い場合がある。このような場合には、Ｓ５の剥離工程で静電チャック１５から基板１００がうまく剥離されずに剥離不良が発生する場合がある。したがって、吸着時間Ｔが短い場合には吸着電圧Ｖを低く設定し適切な吸着力Ｆを発生させることで、基板１００の剥離不良等を抑制することができる。
また、本処理例によれば、同一ロットの最初の複数枚の吸着時間Ｔに基づいて、その後の基板１００に対する吸着電圧Ｖが設定される。したがって、吸着時間Ｔの実測値に基づいて、同様の基板特性を有する基板１００に対する吸着電圧Ｖを設定することができる。
また、本実施形態では、各電極部１５１に対して吸着電圧Ｖを設定しているため、電極部１５１が配置される位置ごとに静電チャック１５の吸着力を設定することができる。これにより、静電チャック１５の吸着力の調整をより効果的に行うことができる。しかしながら、各電極部１５１の電圧を一律に設定してもよい。例えば、複数の電極部１５１による基板１００の吸着時間の平均時間や最も遅い時間をその基板１００の吸着時間Ｔとし、その吸着時間Ｔに基づいて、複数の電極部１５１の吸着電圧Ｖが一律に設定されてもよい。この場合、電源１７１は複数の電極部１５１に対して１つ設けられてもよい。
また、電極部１５１が複数のグループに区分けされ、グループごとに電源１７１が設けられてもよい。例えば、図３で示すように静電チャック１５に９つの電極部１５１が設けられている場合、長辺方向に並んだ３つの電極部１５１を１つのグループとして、各グループの電極部１５１に電圧を印加することのできる電源１７１がそれぞれ設けられていてもよい。
また、前述の例では、処理部１４１が、電極部１５１に吸着電圧Ｖが印加され始めてから、検出ユニット１６により検出される静電容量値が定常値になるまでの時間を、吸着時間として測定することを説明した。静電容量値が定常値になるまでではなく、静電容量値が一定の閾値に達するまでの時間を、吸着時間としてもよい。この場合、静電容量値が変化していても（つまり、定常とならなくても）、吸着時間は経過したと判断されうる。
＜処理例２＞
図１０（Ａ）は、処理部１４１の処理例を示すフローチャートである。本フローチャートの概略は、静電チャック１５による基板１００の吸着時間に基づいて、その後の基板１００についての、静電チャック１５による基板１００の吸着開始後の工程スケジュールを設定するものである。工程スケジュールの設定は、具体的には、後工程の開始タイミングの設定であってもよい。さらに言えば、ロット単位で基板１００に対して処理を行う場合に、ロットの最初の複数枚の基板１００の吸着時間に基づいて、その後の基板１００についての、静電チャック１５による基板１００の吸着開始後の工程の開始タイミングを設定するものであってもよい。
すなわち、処理例１との比較を述べると、処理例１では、基板１００の吸着時間Ｔが許容範囲ＴＡに収まらない場合に吸着時間Ｔが許容範囲ＴＡに収まるように吸着電圧Ｖを変更する。これにより、基板１００の吸着が不十分な状態で次工程に進んでしまうこと等を抑制し、成膜工程における成膜精度の低下を抑制している。一方、処理例２では、基板１００の吸着時間Ｔが許容範囲ＴＡに収まらない場合に次工程の開始タイミングを変更することにより、基板１００の吸着が不十分な状態で次工程に進んでしまうこと等を抑制し、成膜工程における成膜精度の低下を抑制している。
本フローチャートは、例えば、複数枚の基板１００で構成されるロットの、１枚目の基板１００に対して静電チャック１５による吸着を行う場合に開始される。
以下では、成膜装置１が図５で示す工程を実行する場合に、Ｓ２の吸着工程内で静電チャック１５による吸着の開始後、Ｓ３のアライメント工程が開始されるタイミングを設定する場合について説明する。なお、本実施形態では、Ｓ３のアライメント工程の開始タイミングが変更された場合、それに伴ってその後の工程（Ｓ４～Ｓ６）の開始タイミングも変更されるものとして説明する。
Ｓ２０で、処理部１４１は、静電チャック１５の基板１００の吸着開始後の開始タイミングを基準値に設定する。なお、Ｓ２１～Ｓ２４の処理はＳ１１～Ｓ１４の処理と同様であるため説明を省略する。Ｓ２５で、処理部１４１は、成膜装置１の工程のスケジュール設定として、アライメント工程の開始タイミングを設定し、フローチャートを終了する。
図１０（Ｂ）は、Ｓ２５の処理の具体例を示すフローチャートである。Ｓ２５１及びＳ２５３は、Ｓ１５１及びＳ１５３とそれぞれ同様の処理であるため説明を省略する。
Ｓ２５２で、処理部１４１は、その後の基板１００について後工程であるアライメント工程の開始タイミングを遅く設定する。吸着時間Ｔ≧閾値Ｔｈ１の場合、吸着時間Ｔが基準時間ＴＳに対して長くなってしまっている。そこで、処理部１４１は、後工程の開始タイミングを遅く設定する。
Ｓ２５４で、処理部１４１は、その後の基板１００について後工程であるアライメント工程の開始タイミングを早く設定する。吸着時間Ｔ≦閾値Ｔｈ２の場合、吸着時間Ｔが基準時間ＴＳに対して短くなってしまっている。そこで、処理部１４１は、後工程の開始タイミングを早く設定する。
以上説明したように、本処理例によれば、吸着電圧Ｖを基準電圧ＶＳに設定している場合において、吸着時間Ｔが所定範囲外、すなわち閾値Ｔｈ２から閾値Ｔｈ１までの範囲にないときは、その後の工程の開始タイミングを基準値と異なるタイミングに設定する。具体的には、吸着時間Ｔが閾値Ｔｈ１以上の場合は後工程の開始タイミングを遅く設定し、吸着時間Ｔが閾値Ｔｈ２以下の場合は後工程の開始タイミングを早く設定する。これにより、静電チャック１５による基板１００の吸着が不十分な状態で後工程の処理が実行されることを抑制でき、基板１００に対する成膜処理における成膜精度の低下を抑制することができる。また、吸着時間Ｔが短い場合には後工程の開始タイミングを早めて、基板１００が静電チャック１５に吸着され次第、後工程の処理を実行する。これにより、成膜装置１の１枚の基板１００に対する処理時間を短縮することができる。
なお、開始タイミングの変更は、静電チャック１５による基板１００の吸着の直後の工程の開始タイミングの変更に限定されない。例えば、処理部１４１は、Ｓ３のアライメント工程の開始タイミングは変更せずに、Ｓ４の成膜工程以降の開始タイミングを変更してもよい。
＜電子デバイスの製造方法＞
次に、電子デバイスの製造方法の一例を説明する。以下、電子デバイスの例として有機ＥＬ表示装置の構成及び製造方法を例示する。この例の場合、図１に例示した成膜ブロック３０１が、製造ライン上に、例えば、３か所、設けられる。
まず、製造する有機ＥＬ表示装置について説明する。図１１（Ａ）は有機ＥＬ表示装置５０の全体図、図１１（Ｂ）は１画素の断面構造を示す図である。
図１１（Ａ）に示すように、有機ＥＬ表示装置５０の表示領域５１には、発光素子を複数備える画素５２がマトリクス状に複数配置されている。詳細は後で説明するが、発光素子のそれぞれは、一対の電極に挟まれた有機層を備えた構造を有している。
なお、ここでいう画素とは、表示領域５１において所望の色の表示を可能とする最小単位を指している。カラー有機ＥＬ表示装置の場合、互いに異なる発光を示す第１発光素子５２Ｒ、第２発光素子５２Ｇ、第３発光素子５２Ｂの複数の副画素の組み合わせにより画素５２が構成されている。画素５２は、赤色（Ｒ）発光素子と緑色（Ｇ）発光素子と青色（Ｂ）発光素子の３種類の副画素の組み合わせで構成されることが多いが、これに限定はされない。画素５２は少なくとも１種類の副画素を含めばよく、２種類以上の副画素を含むことが好ましく、３種類以上の副画素を含むことがより好ましい。画素５２を構成する副画素としては、例えば、赤色（Ｒ）発光素子と緑色（Ｇ）発光素子と青色（Ｂ）発光素子と黄色（Ｙ）発光素子の４種類の副画素の組み合わせでもよい。
図１１（Ｂ）は、図１１（Ａ）のＡ－Ｂ線における部分断面模式図である。画素５２は、基板５３上に、第１の電極（陽極）５４と、正孔輸送層５５と、赤色層５６Ｒ・緑色層５６Ｇ・青色層５６Ｂのいずれかと、電子輸送層５７と、第２の電極（陰極）５８と、を備える有機ＥＬ素子で構成される複数の副画素を有している。これらのうち、正孔輸送層５５、赤色層５６Ｒ、緑色層５６Ｇ、青色層５６Ｂ、電子輸送層５７が有機層に当たる。赤色層５６Ｒ、緑色層５６Ｇ、青色層５６Ｂは、それぞれ赤色、緑色、青色を発する発光素子（有機ＥＬ素子と記述する場合もある）に対応するパターンに形成されている。
また、第１の電極５４は、発光素子ごとに分離して形成されている。正孔輸送層５５と電子輸送層５７と第２の電極５８は、複数の発光素子５２Ｒ、５２Ｇ、５２Ｂにわたって共通で形成されていてもよいし、発光素子ごとに形成されていてもよい。すなわち、図１１（Ｂ）に示すように正孔輸送層５５が複数の副画素領域にわたって共通の層として形成された上に赤色層５６Ｒ、緑色層５６Ｇ、青色層５６Ｂが副画素領域ごとに分離して形成され、さらにその上に電子輸送層５７と第２の電極５８が複数の副画素領域にわたって共通の層として形成されていてもよい。
なお、近接した第１の電極５４の間でのショートを防ぐために、第１の電極５４間に絶縁層５９が設けられている。さらに、有機ＥＬ層は水分や酸素によって劣化するため、水分や酸素から有機ＥＬ素子を保護するための保護層６０が設けられている。
図１１（Ｂ）では正孔輸送層５５や電子輸送層５７が一つの層で示されているが、有機ＥＬ表示素子の構造によって、正孔ブロック層や電子ブロック層を有する複数の層で形成されてもよい。また、第１の電極５４と正孔輸送層５５との間には第１の電極５４から正孔輸送層５５への正孔の注入が円滑に行われるようにすることのできるエネルギーバンド構造を有する正孔注入層を形成してもよい。同様に、第２の電極５８と電子輸送層５７の間にも電子注入層を形成してもよい。
赤色層５６Ｒ、緑色層５６Ｇ、青色層５６Ｂのそれぞれは、単一の発光層で形成されていてもよいし、複数の層を積層することで形成されていてもよい。例えば、赤色層５６Ｒを２層で構成し、上側の層を赤色の発光層で形成し、下側の層を正孔輸送層又は電子ブロック層で形成してもよい。あるいは、下側の層を赤色の発光層で形成し、上側の層を電子輸送層又は正孔ブロック層で形成してもよい。このように発光層の下側又は上側に層を設けることで、発光層における発光位置を調整し、光路長を調整することによって、発光素子の色純度を向上させる効果がある。
なお、ここでは赤色層５６Ｒの例を示したが、緑色層５６Ｇや青色層５６Ｂでも同様の構造を採用してもよい。また、積層数は２層以上としてもよい。さらに、発光層と電子ブロック層のように異なる材料の層が積層されてもよいし、例えば発光層を２層以上積層するなど、同じ材料の層が積層されてもよい。
次に、有機ＥＬ表示装置の製造方法の例について具体的に説明する。ここでは、赤色層５６Ｒが下側層５６Ｒ１と上側層５６Ｒ２の２層からなり、緑色層５６Ｇと青色層５６Ｂは単一の発光層からなる場合を想定する。
まず、有機ＥＬ表示装置を駆動するための回路（不図示）及び第１の電極５４が形成された基板５３を準備する。なお、基板５３の材質は特に限定はされず、ガラス、プラスチック、金属などで構成することができる。本実施形態においては、基板５３として、ガラス基板上にポリイミドのフィルムが積層された基板を用いる。
第１の電極５４が形成された基板５３の上にアクリル又はポリイミド等の樹脂層をバーコートやスピンコートでコートし、樹脂層をリソグラフィ法により、第１の電極５４が形成された部分に開口が形成されるようにパターニングし絶縁層５９を形成する。この開口部が、発光素子が実際に発光する発光領域に相当する。
絶縁層５９がパターニングされた基板５３を第１の成膜室３０３に搬入し、正孔輸送層５５を、表示領域の第１の電極５４の上に共通する層として成膜する。正孔輸送層５５は、最終的に１つ１つの有機ＥＬ表示装置のパネル部分となる表示領域５１ごとに開口が形成されたマスクを用いて成膜される。
次に、正孔輸送層５５までが形成された基板５３を第２の成膜室３０３に搬入する。基板５３とマスクとのアライメントを行い、基板をマスクの上に載置し、正孔輸送層５５の上の、基板５３の赤色を発する素子を配置する部分（赤色の副画素を形成する領域）に、赤色層５６Ｒを成膜する。ここで、第２の成膜室で用いるマスクは、有機ＥＬ表示装置の副画素となる基板５３上における複数の領域のうち、赤色の副画素となる複数の領域にのみ開口が形成された高精細マスクである。これにより、赤色発光層を含む赤色層５６Ｒは、基板５３上の複数の副画素となる領域のうちの赤色の副画素となる領域のみに成膜される。換言すれば、赤色層５６Ｒは、基板５３上の複数の副画素となる領域のうちの青色の副画素となる領域や緑色の副画素となる領域には成膜されずに、赤色の副画素となる領域に選択的に成膜される。
赤色層５６Ｒの成膜と同様に、第３の成膜室３０３において緑色層５６Ｇを成膜し、さらに第４の成膜室３０３において青色層５６Ｂを成膜する。赤色層５６Ｒ、緑色層５６Ｇ、青色層５６Ｂの成膜が完了した後、第５の成膜室３０３において表示領域５１の全体に電子輸送層５７を成膜する。電子輸送層５７は、３色の層５６Ｒ、５６Ｇ、５６Ｂに共通の層として形成される。
電子輸送層５７までが形成された基板を第６の成膜室３０３に移動し、第２の電極５８を成膜する。本実施形態では、第１の成膜室３０３～第６の成膜室３０３では真空蒸着によって各層の成膜を行う。しかし、本発明はこれに限定はされず、例えば第６の成膜室３０３における第２の電極５８の成膜はスパッタによって成膜するようにしてもよい。その後、第２の電極５８までが形成された基板を封止装置に移動してプラズマＣＶＤによって保護層６０を成膜して（封止工程）、有機ＥＬ表示装置５０が完成する。なお、ここでは保護層６０をＣＶＤ法によって形成するものとしたが、これに限定はされず、ＡＬＤ法やインクジェット法によって形成してもよい。
ここで、第１の成膜室３０３～第６の成膜室３０３での成膜は、形成されるそれぞれの層のパターンに対応した開口が形成されたマスクを用いて成膜される。成膜の際には、基板５３とマスクとの相対的な位置調整（アライメント）を行った後に、マスクの上に基板５３を載置して成膜が行われる。ここで、各成膜室において行われるアライメント工程は、上述のアライメント工程の通り行われる。
＜他の実施形態＞
上記実施形態では、Ｓ１０又はＳ２０において吸着電圧Ｖの初期化を実行しているが、本ステップは省略可能である。例えば、基板１００をロット単位で処理する場合において、前回のロットにおける吸着電圧Ｖを吸着電圧Ｖの初期値として用いてもよい。
或いは、基板１００をロット単位で処理する場合において、次ロットの基板１００が前ロットの基板１００と同様の導電膜パターン密度を有する場合には前述した＜処理例１＞又は＜処理例２＞の処理自体を省略してもよい。この場合、例えば前ロットに対する処理で設定された吸着電圧Ｖ又は開始タイミングの設定値に基づいて、成膜装置１の処理が実行されてもよい。また例えば、初期ロットから複数ロット（例えば２～５ロット）の設定値の平均値等に基づいて、以降のロットにおける吸着電圧Ｖ又は開始タイミングの設定値が設定されてもよい。そして、次ロットの基板１００が前ロットの基板１００と異なる導電膜パターン密度を有する場合に前述した＜処理例１＞又は＜処理例２＞の処理を実行し、吸着電圧Ｖ又は開始タイミングの設定値が再設定されてもよい。
上記実施形態では、電極部１５１の静電容量を検出する検出ユニット１６の検出結果に基づいて吸着時間Ｔを特定しているが、他の方法で吸着時間Ｔを特定してもよい。例えば、静電チャック１５に、基板１００との接触を検出可能な１又は複数のタッチセンサが設けられてもよい。そして、処理部１４１は、電極部１５１に電圧が印加され始めてからタッチセンサが基板１００との接触を検出するまでの時間を吸着時間として特定してもよい。例えば、タッチセンサは、基板１００の吸着方向に進退可能な接触子を有し、接触子が基板１００に触れることで接触子が変位して所定の電気信号を出力するような、メカニカルなセンサであってもよい。これにより、簡易な構成で吸着時間Ｔを特定することができる。
また例えば、基板１００との距離を光学的に検出可能な測距センサ等の検出結果に基づいて、吸着時間Ｔが特定されてもよい。例えば、静電チャック１５の下方にこのような測距センサが設けられ、静電チャック１５に電圧が印加され始めてから基板１００と測距センサとの距離が定常値になるまでの時間が吸着時間Ｔとして特定されてもよい。
上記実施形態では、成膜装置１の制御装置１４の処理部１４１が前述した＜処理例１＞又は＜処理例２＞の処理を実行している。しかしながら、電子デバイスの製造ラインを統括的に制御する上位装置３００等が前述した＜処理例１＞又は＜処理例２＞の処理を実行してもよい。或いは、制御装置１４と通信可能な他の装置により前述した＜処理例１＞又は＜処理例２＞の処理が実行されてもよい。
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。
１ 成膜装置、５ マスク台、６ 基板支持ユニット、１４１ 処理部、１５ 静電チャック、１５１ 電極部、１６ 検出ユニット、１００ 基板、１０１ マスク

Claims (11)

  1. 基板を吸着する静電チャックと、
    前記静電チャックによる基板の吸着を検出するための検出手段と、
    を備えた成膜装置の制御装置であって、
    前記検出手段は、基板と、前記静電チャックとの間の静電容量を検出し、
    前記検出手段の検出した前記静電容量に基づいて、基板を吸着するための吸着電圧が前記静電チャックに印加されてから前記検出手段の検出した前記静電容量が所定値となるまでの時間を吸着時間に関する情報として特定する特定手段と、
    前記特定手段の特定した前記情報に基づいて、前記静電チャックへ印加する前記吸着電圧の大きさを変更する電圧制御手段と、を備える、
    ことを特徴とする制御装置。
  2. 前記電圧制御手段は、前記吸着電圧を第１電圧に設定している場合において、前記吸着時間が所定範囲外のときは、その後の基板の吸着時の前記吸着電圧を前記第１電圧と異なる第２電圧に設定する、
    ことを特徴とする請求項１に記載の制御装置。
  3. 前記電圧制御手段は、前記吸着電圧を第１電圧に設定している場合において、前記吸着時間が第１閾値以上のときは、その後の基板の吸着時の前記吸着電圧を前記第１電圧よりも高い電圧に設定する、
    ことを特徴とする請求項１に記載の制御装置。
  4. 前記電圧制御手段は、前記吸着電圧を第１電圧に設定している場合において、前記吸着時間が第２閾値以下のときは、その後の基板の吸着時の前記吸着電圧を前記第１電圧よりも低い電圧に設定する、
    ことを特徴とする請求項１に記載の制御装置。
  5. 前記電圧制御手段は、所定枚数の基板の前記吸着時間に基づいて、その後の基板の吸着時の前記吸着電圧を設定する、
    ことを特徴とする請求項１～４のいずれか１項に記載の制御装置。
  6. 前記検出手段は、前記静電チャックの複数の位置における基板の吸着を検出し、
    前記電圧制御手段は、前記複数の位置における基板の吸着の検出結果から特定された前記吸着時間に基づいて、前記吸着電圧を変更する、
    ことを特徴とする請求項１～５のいずれか１項に記載の制御装置。
  7. 前記静電チャックは、複数の電極部を含み、
    前記電圧制御手段は、前記複数の位置における基板の吸着の検出結果から特定された前記吸着時間に基づいて、前記電極部ごとに前記吸着電圧を設定する、
    ことを特徴とする請求項６に記載の制御装置。
  8. 前記静電チャックは、複数の電極部をそれぞれ有する複数のグループを含み、
    前記電圧制御手段は、前記複数の位置における基板の吸着の検出結果から特定された前記吸着時間に基づいて、前記グループごとに前記吸着電圧を設定する、
    ことを特徴とする請求項６に記載の制御装置。
  9. 前記吸着時間として、前記静電チャックに吸着のための電圧が印加され始めてから前記静電容量が定常値になるまでの時間を測定する測定手段をさらに備える、
    ことを特徴とする請求項１～８のいずれか１項に記載の制御装置。
  10. 基板を吸着する静電チャックと、
    前記静電チャックによる基板の吸着を検出するための検出手段と、
    を備えた成膜装置の基板吸着方法であって、
    基板と前記静電チャックとの間の静電容量を検出する検出工程と、
    前記検出工程で検出した前記静電容量に基づいて、基板を吸着するための吸着電圧が前記静電チャックに印加されてから前記検出工程で検出した前記静電容量が所定値となるまでの時間を吸着時間に関する情報として特定する特定工程と、
    前記特定工程で特定された前記情報に基づいて、前記静電チャックへ印加する前記吸着電圧の大きさを変更する電圧制御工程と、を含む、
    ことを特徴とする基板吸着方法。
  11. 請求項１０に記載の基板吸着方法によって基板を前記静電チャックに吸着させる基板吸着工程と、
    前記基板吸着工程で前記静電チャックに吸着された基板と、マスク台に載置されたマスクとのアライメントを行うアライメント工程と、
    前記マスクを介して前記基板上に成膜する成膜工程と、を含む、
    ことを特徴とする電子デバイスの製造方法。
JP2021058453A 2021-03-30 2021-03-30 制御装置、基板吸着方法及び電子デバイスの製造方法 Active JP7390328B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021058453A JP7390328B2 (ja) 2021-03-30 2021-03-30 制御装置、基板吸着方法及び電子デバイスの製造方法
CN202210290302.1A CN115142036A (zh) 2021-03-30 2022-03-23 控制装置、成膜装置、基板吸附方法、计划设定方法及电子器件的制造方法
KR1020220035943A KR20220136157A (ko) 2021-03-30 2022-03-23 제어 장치, 성막 장치, 기판 흡착 방법, 스케줄 설정 방법, 및 전자 디바이스의 제조 방법
JP2023042251A JP2023080107A (ja) 2021-03-30 2023-03-16 制御装置、成膜装置、スケジュール設定方法、及び電子デバイスの製造方法
KR1020240020956A KR20240027640A (ko) 2021-03-30 2024-02-14 제어 장치, 성막 장치, 기판 흡착 방법, 스케줄 설정 방법, 및 전자 디바이스의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021058453A JP7390328B2 (ja) 2021-03-30 2021-03-30 制御装置、基板吸着方法及び電子デバイスの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023042251A Division JP2023080107A (ja) 2021-03-30 2023-03-16 制御装置、成膜装置、スケジュール設定方法、及び電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2022155114A JP2022155114A (ja) 2022-10-13
JP7390328B2 true JP7390328B2 (ja) 2023-12-01

Family

ID=83404793

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021058453A Active JP7390328B2 (ja) 2021-03-30 2021-03-30 制御装置、基板吸着方法及び電子デバイスの製造方法
JP2023042251A Pending JP2023080107A (ja) 2021-03-30 2023-03-16 制御装置、成膜装置、スケジュール設定方法、及び電子デバイスの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023042251A Pending JP2023080107A (ja) 2021-03-30 2023-03-16 制御装置、成膜装置、スケジュール設定方法、及び電子デバイスの製造方法

Country Status (3)

Country Link
JP (2) JP7390328B2 (ja)
KR (2) KR20220136157A (ja)
CN (1) CN115142036A (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222850A (ja) 2001-01-25 2002-08-09 Mitsubishi Electric Corp 静電チャックにおける被吸着物の離脱方法
JP2006202939A (ja) 2005-01-20 2006-08-03 Mitsubishi Heavy Ind Ltd 吸着方法、脱離方法、プラズマ処理方法、静電チャック及びプラズマ処理装置
JP2007251083A (ja) 2006-03-20 2007-09-27 Mitsubishi Heavy Ind Ltd ガラス基板の静電吸着装置及びその吸着離脱方法
JP2009224421A (ja) 2008-03-14 2009-10-01 Mitsubishi Heavy Ind Ltd プラズマ処理装置、プラズマ処理装置における基板吸着力の制御方法
JP2011515856A (ja) 2008-03-20 2011-05-19 ノベラス システムズ インコーポレイテッド 静電容量感知機能を有する静電チャック組立体及びその動作方法
JP2012511831A (ja) 2008-12-10 2012-05-24 アクセリス テクノロジーズ， インコーポレイテッド 静電チャックからのウエハの解放
JP2017195351A (ja) 2016-04-23 2017-10-26 株式会社クリエイティブテクノロジー 静電チャック
JP2019117926A (ja) 2017-12-27 2019-07-18 キヤノントッキ株式会社 静電チャック、成膜装置、基板吸着方法、基板剥離方法、成膜方法、及び電子デバイスの製造方法
JP2019125603A (ja) 2018-01-11 2019-07-25 株式会社アルバック 吸着方法
JP7211768B2 (ja) 2018-11-01 2023-01-24 アズビル株式会社 箱体のヒンジ構造

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2965176B2 (ja) * 1991-07-26 1999-10-18 日本電信電話株式会社 静電チャックの過渡特性評価方法
JPH07211768A (ja) * 1994-01-13 1995-08-11 Hitachi Ltd 静電吸着装置の保持状態確認方法
JP3005461B2 (ja) * 1995-11-24 2000-01-31 日本電気株式会社 静電チャック
JP4615670B2 (ja) 2000-04-19 2011-01-19 アプライド マテリアルズ インコーポレイテッド 静電チャックにおけるチャッキング力を制御する方法及び装置
JP4836900B2 (ja) * 2007-09-03 2011-12-14 ラピスセミコンダクタ株式会社 基板保持機構及びこの基板保持機構を用いる半導体装置の製造方法
JP2016001641A (ja) * 2014-06-11 2016-01-07 住友電気工業株式会社 半導体装置の製造方法および半導体装置の製造装置
JP6219251B2 (ja) 2014-09-17 2017-10-25 東芝メモリ株式会社 半導体製造装置
KR101960194B1 (ko) * 2017-11-29 2019-03-19 캐논 톡키 가부시키가이샤 성막장치, 성막방법, 및 유기 el 표시장치의 제조방법
KR20200049034A (ko) * 2018-10-31 2020-05-08 캐논 톡키 가부시키가이샤 얼라인먼트 시스템, 성막 장치, 얼라인먼트 방법, 성막 방법 및 전자 디바이스의 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222850A (ja) 2001-01-25 2002-08-09 Mitsubishi Electric Corp 静電チャックにおける被吸着物の離脱方法
JP2006202939A (ja) 2005-01-20 2006-08-03 Mitsubishi Heavy Ind Ltd 吸着方法、脱離方法、プラズマ処理方法、静電チャック及びプラズマ処理装置
JP2007251083A (ja) 2006-03-20 2007-09-27 Mitsubishi Heavy Ind Ltd ガラス基板の静電吸着装置及びその吸着離脱方法
JP2009224421A (ja) 2008-03-14 2009-10-01 Mitsubishi Heavy Ind Ltd プラズマ処理装置、プラズマ処理装置における基板吸着力の制御方法
JP2011515856A (ja) 2008-03-20 2011-05-19 ノベラス システムズ インコーポレイテッド 静電容量感知機能を有する静電チャック組立体及びその動作方法
JP2012511831A (ja) 2008-12-10 2012-05-24 アクセリス テクノロジーズ， インコーポレイテッド 静電チャックからのウエハの解放
JP2017195351A (ja) 2016-04-23 2017-10-26 株式会社クリエイティブテクノロジー 静電チャック
JP2019117926A (ja) 2017-12-27 2019-07-18 キヤノントッキ株式会社 静電チャック、成膜装置、基板吸着方法、基板剥離方法、成膜方法、及び電子デバイスの製造方法
JP2019125603A (ja) 2018-01-11 2019-07-25 株式会社アルバック 吸着方法
JP7211768B2 (ja) 2018-11-01 2023-01-24 アズビル株式会社 箱体のヒンジ構造

Also Published As

Publication number Publication date
KR20220136157A (ko) 2022-10-07
JP2023080107A (ja) 2023-06-08
JP2022155114A (ja) 2022-10-13
KR20240027640A (ko) 2024-03-04
CN115142036A (zh) 2022-10-04

Similar Documents

Publication Publication Date Title
JP7203185B2 (ja) 真空装置、成膜方法、及び電子デバイスの製造方法
JP7288336B2 (ja) アライメントシステム、成膜装置、アライメント方法、成膜方法及び電子デバイスの製造方法
JP7271740B2 (ja) 成膜装置、電子デバイスの製造装置、成膜方法、及び電子デバイスの製造方法
JP2022131449A (ja) 成膜装置、成膜方法、及び電子デバイスの製造方法
JP7190997B2 (ja) 吸着及びアライメント方法、吸着システム、成膜方法、成膜装置及び電子デバイスの製造方法
KR102549990B1 (ko) 성막 장치, 검지 장치, 검지 방법 및 전자 디바이스의 제조 방법
CN112680696B (zh) 成膜装置、电子器件的制造装置、成膜方法及电子器件的制造方法
JP7336867B2 (ja) 吸着システム、成膜装置、吸着方法、成膜方法、及び電子デバイスの製造方法
KR102505832B1 (ko) 흡착장치, 위치 조정 방법, 및 성막 방법
JP7390328B2 (ja) 制御装置、基板吸着方法及び電子デバイスの製造方法
KR102625048B1 (ko) 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램, 및 기억 매체
JP7438865B2 (ja) アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体
KR102520050B1 (ko) 흡착 장치, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
JP7419288B2 (ja) 制御装置、成膜装置、制御方法、及び電子デバイスの製造方法
KR102430370B1 (ko) 정전척 시스템, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
KR20210080048A (ko) 성막 장치, 성막 방법, 및 전자 디바이스의 제조방법
JP2020070491A (ja) アライメント装置、成膜装置、アライメント方法、成膜方法、及び電子デバイスの製造方法
WO2024034236A1 (ja) アライメント装置、成膜装置、制御方法、電子デバイスの製造方法、プログラム及び記憶媒体
KR20200014113A (ko) 정전척 시스템, 성막 장치, 흡착 방법, 성막 방법 및 전자 디바이스의 제조방법
CN113088870B (zh) 成膜装置、成膜方法及电子器件的制造方法
JP7361671B2 (ja) 成膜装置、調整装置、調整方法、及び電子デバイスの製造方法
JP2023114739A (ja) 成膜装置、成膜方法、及び電子デバイスの製造方法
KR20200034240A (ko) 정전척 시스템, 성막장치, 흡착 및 분리방법, 성막방법 및 전자 디바이스의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231120

R150 Certificate of patent or registration of utility model

Ref document number: 7390328

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150