KR20220061960A - 전도성 페이스트로부터 리소그래피 방식으로 규정된 전기적 상호접속부 - Google Patents

전도성 페이스트로부터 리소그래피 방식으로 규정된 전기적 상호접속부 Download PDF

Info

Publication number
KR20220061960A
KR20220061960A KR1020227007234A KR20227007234A KR20220061960A KR 20220061960 A KR20220061960 A KR 20220061960A KR 1020227007234 A KR1020227007234 A KR 1020227007234A KR 20227007234 A KR20227007234 A KR 20227007234A KR 20220061960 A KR20220061960 A KR 20220061960A
Authority
KR
South Korea
Prior art keywords
conductive paste
polymer coating
substrate
features
pattern
Prior art date
Application number
KR1020227007234A
Other languages
English (en)
Inventor
캐서린 에이. 시어러
핑-훙 루
춘웨이 첸
Original Assignee
오르멧 서키츠 인코퍼레이티드
메르크 파텐트 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오르멧 서키츠 인코퍼레이티드, 메르크 파텐트 게엠베하 filed Critical 오르멧 서키츠 인코퍼레이티드
Publication of KR20220061960A publication Critical patent/KR20220061960A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 전도성 페이스트와 함께 리소그래피 방식으로 규정된 중합체 코팅으로부터 형성된 전기적 상호접속 구조물 및 이를 형성하기 위한 방법에 관한 것이다.

Description

전도성 페이스트로부터 리소그래피 방식으로 규정된 전기적 상호접속부
본 발명은 전자 모듈 내의 디바이스들의 전기적 상호접속부에 관한 것이다. 보다 구체적으로 이것은 인쇄 회로 기판에 부착하기 전에 패키징되거나 패키징되지 않은, 단일체(singular) 또는 모듈의 일부로서 개별 전자 디바이스 간의 전기적 상호접속부에 관한 것이다. 더욱 구체적으로, 본 발명은 전도성 페이스트 및 리소그래피 방식으로 규정된 몰드로부터 미세 피처(feature)의 전기적 상호접속부의 형성에 관한 것이다.
모바일 전자 산업은 빠르게 성장하고 있다. 새로운 제품 세대를 위한 시장 동인은 배터리 수명이 더 길고 더 저렴하고 더 가벼운 제품에서 더 빠른 성능과 더 높은 기능을 지속적으로 추구하고 있다. 전자 산업의 모든 부문은 이러한 요구 사항을 충족하기 위해 변화하고 있다. 여기에는 개별 전자 디바이스와 이를 상호접속하는 데 사용되는 패키징 방식 및 아키텍처가 포함된다.
전통적으로 능동 반도체 디바이스는 개별적으로 패키징된 다음, 제품이 기능하는 데 필요한 모든 디바이스와 함께 회로 기판의 표면 상에 조립되었다. 이전 세대의 모바일 전자 디바이스에서 크기 감소의 대부분은 능동 반도체 다이의 성능과 단위 면적당 기능의 증가 때문이었다. 개별 다이 패키지를 대략 다이의 크기로 축소한 것은 두 번째 소형화 물결(the second wave of miniaturization)의 제품 수축에 크게 기여했다. 모바일 전자 제품 진화의 현재 물결의 강조점은 능동 및 수동 모두의 여러 디바이스를 단일 패키지에 통합하고 회로 기판 상에 조립하기 전에 속도와 기능을 향상시키는 패키지 조합을 생성하는 것이다.
이 새로운 패키지 통합의 물결은 다양한 새로운 패키징 전략과 아키텍처에 대한 탐구를 촉발했다. 패키지 통합 추세의 주요 양상 중 하나는 2차원 아키텍처에서 3차원 아키텍처로의 전환이다. 3차원 통합 패키지 아키텍처를 지원하기 위해 고려해야 할 수 많은 전기적 성능, 기계적 성능 및 신뢰성 고려 사항이 있다. 이는 단위 면적당 신호 상호접속점이 지속적으로 증가하는 고성능 반도체 디바이스의 패키징에서 특히 시급하다. 이러한 디바이스의 경우, 3차원 아키텍처는 2차원 어레이에서 전기적 상호접속 밀도가 증가하면서 동시에 발전하고 있다.
패키지들 사이의 수직축에서 전기적 상호접속부는 특히 활발한 개발 영역이다. 전기적으로 상호접속하는 2개 이상의 반도체 패키지를 적층하는 것에 대한 업계 용어는 "패키지 온 패키지(package on package)", 즉, "POP"이다. POP 아키텍처에서 패키지들 간의 전기적 상호접속부를 z축 상호접속부라고 한다.
전기적 성능, 기계적 성능 및 신뢰성은 모두 POP 아키텍처에서 z축 상호접속부를 생산하는 데 있어 중요한 문제이다. Z축 상호접속부는 일반적으로 단면적이 작아야 하고 서로 가깝게 배치되는 경우가 많지만 확장(span)될 z축 거리는 상당히 다양할 수 있다. 상호접속부의 z축 높이가 전기 전도체의 폭보다 높은 것이 종종 바람직하다. 또한, z축 전도체는 단면적이 작은 경우가 많지만 패키지 전기 종단(package electrical termination) 간에 견고한 기계적 및 전기적 접속을 또한 제공해야 한다. z축 상호접속부는 또한 상호접속부와 패키지를 기계적으로 함께 결합하는 주변 물질에 의해 부과되는 기계적 변형뿐만 아니라 결합된 패키지의 열 팽창 차이에 의해 부과되는 기계적 변형을 견딜 수 있어야 한다. z축 상호접속부는 또한 회로 기판에 대한 어셈블리와 임의의 잠재적인 재작업이 수용될 수 있는 것을 보장하도록 여러 솔더 리플로우 사이클을 견딜 수 있어야 한다. 마지막으로, 임의의 z축 상호접속 전략의 설계에서, 비용은 POP, 수율 및 신뢰성의 제조에 나타나는 요소이기도 한다.
POP 아키텍처에서 z축 상호접속부를 생성하기 위해 여러 전략이 제안되었다. 주변의 솔더 볼, 오버몰딩된 솔더 볼, 몰드 화합물로 둘러싸인 도금된 범프(구리 기둥이라고도 함), 및 몰드 화합물에 준비된 구멍에 채워진 솔더 볼은 하부 패키지 기판 상호접속 패드로부터 상부 패키지 상의 패드까지 z축 거리를 가로지르도록 모두 제안되었다. 다양한 인터포저 구조물도 제안되고 조사되었다. 이러한 솔루션은 모두 한계가 있으며 개발 분야가 매우 활발히 진행되고 있다.
기존에 제안된 솔루션은 다양한 결함을 가지고 있다. 능동 디바이스 위에 퇴적된 몰드 화합물의 주변 외부에 주변 솔더 볼을 수용하기 위해 하부 패키지 기판의 풋프린트를 확대하는 것은, 전체 제품의 소형화 가능성에 부정적인 영향을 미치고 불균일한 뒤틀림 효과를 생성하기 때문에 바람직하지 않는다. 몰드 화합물의 주변 내에 솔더 볼을 둘러싸면 패키지 수축이 어느 정도 가능하고 뒤틀림 영향이 줄어들지만 솔더 볼 상호접속부의 높이와 근접성은 볼의 형상에 의해 제한된다. 오버몰딩 전에 하부 기판 상의 상호접속 패드 상에 도금된 범프를 성장시키면 단면이 작고 잠재적으로 상당히 높으며 서로 근접하게 배치될 수 있는 상호접속 피처를 허용하지만, 범프는 시간 소모적이고 도금 비용이 많이 들고 상부 상호접속 표면은 기계적으로 견고한 상호접속부를 초래(effect)하기에는 너무 작아질 가능성이 있다. 여러 솔더 볼을 수용하기 위해 몰드 컴파운드에 구멍을 생성하면 원하는 기하구조의 대부분을 얻을 수 있지만, 상부 패키지에 대한 접속은 몰드 화합물에 의해 잘 지지되지 않는, 솔더 볼에 대한 목(neck)에 의해 지지되며 솔더 볼은 후속 솔더 조립 사이클 동안 재용융되기 쉽다. 인터포저는 일반적으로 몰드 주변 외부 솔루션(an outside the mold perimeter solution)이며, 때때로 업계에서 취급에 능숙하지 않은 물질(예컨대, 유리)로 제조되며 값이 비쌀 수 있다.
가장 간단히 말해, 본 발명의 구조물은 기판 상에 리소그래피 방식으로 규정된 중합체 몰드이며, 여기서 상기 몰드 내에 규정된 피처는 기판과의 전기적 접속부를 형성하고 후속 가열 사이클 동안 용융되거나 형태가 변하지 않도록 열경화성 형태로 열처리되는 전기 전도성 조성물로 채워진다.
리소그래피 방식으로 규정된 중합체는 코팅으로서 기판에 도포되고 방사선에 노출되어 몰드의 패턴을 확립하고 화학적으로 현상되어 몰드를 규정한다. 이 중합체는 전기 전도성 조성물과 화학적으로 반응하지 않고 기판에 부착되며, 열화, 진행(advancement) 또는 왜곡 없이 전기 전도성 조성물에서 열경화 상태를 초래하는 열처리를 견딜 수 있으며; 전기 전도성 조성물에서 열경화 상태를 초래하는 열처리 후에 화학적으로 제거될 수 있다.
전기 전도성 조성물은 몰드가 실질적으로 페이스트로 가득 차도록 리소그래피 방식으로 규정된 몰드의 함몰부에 설치될 수 있는 페이스트 형태로 제공된다. 열처리 중에 전기 전도성 페이스트는 기판 상의 전도성 피처에 대한 전기적 상호접속부를 형성하고 후속 가열 사이클 동안 용융되거나 형태가 변경되지 않을 대량의 페이스트를 통해 전기적 상호접속 요소가 된다. 일단 열처리되면, 페이스트는 고정된 형상을 달성하고 예를 들어, 상부 POP 기판 상의 패드와 같은 상부 전기적 상호접속부에 대한 전기적 상호접속부를 초래하기 위해 도금되거나 솔더링될 수 있다.
전기 전도성 z축 상호접속 피처가 중합체 몰드에 리소그래피 방식으로 규정되고, 전기 전도성 페이스트로 채워지고, 열처리되어 하부 기판에 대해 그리고 열경화성 조성물의 나머지 부분을 통해 전기적 상호접속부가 초래되면, 리소그래피 방식으로 규정된 중합체는 최종 제품의 일부로서 남아 있을 수 있거나 화학적으로 제거되어 열경화성 전도성 페이스트 퇴적물을 독립형 피처로서 남길 수 있다.
본 발명은 POP 아키텍처에서 z축 상호접속부의 적용에 특히 매우 적합하지만, 리소그래피 방식으로 규정된 중합체 몰드에서 미세 기하구조 상호접속 패턴이 확립되는 다양한 구현이 고려된다. 이러한 대체 구현 중 일부는 x-y 평면의 재배선 회로, 도금된 범프의 말단에 있는 접촉 패드, 반도체 칩 테스트 카드용 접촉 핑거, 개별 반도체 다이 또는 패키지의 영역 어레이 상호접속부, 인터포저, 솔더 상호접속부를 위한 높이 연장부, 반도체 다이들 간의 직접 상호접속부, 열 전달 어레이 등을 포함하지만, 이들에 제한되지는 않는다.
도 1은 POP 아키텍처의 일반적인 종래 기술 구현을 도시한다. 하부 패키지의 기판은 반도체 다이를 둘러싸는 몰드 화합물의 주변을 넘어 연장되어 상부 패키지와 하부 패키지 사이의 상호접속을 위해 주변 어레이의 솔더 볼이 추가될 수 있음을 주목한다. 일 실시예에서, 본 발명의 구조물은 솔더 볼의 이러한 주변 링을 대체한다. 또 다른 실시예에서, 본 발명의 구조물은 주변 어레이가 몰드 화합물의 주변 영역 내에서 이동되도록 하여 더 작은 풋프린트를 갖는 POP 아키텍처의 생성을 가능하게 한다. 본 발명의 구조물은 매우 다양한 특정 반도체 패키지 유형 및 매우 다양한 POP 아키텍처와 관련하여 유리하게 사용될 수 있다.
도 2는 직사각형 구멍 배열의 패턴으로 몰드를 생성하기 위해 리소그래피 방식으로 규정된 중합체 코팅을 포함(bear)하는 반도체 웨이퍼의 단면도이다. 구멍들의 잘 규정된 형상과 이들이 중합체 코팅의 전체 두께를 가로질러 하부의 웨이퍼를 노출시킨다는 점에 주목한다. 이 피처는 구멍의 노출된 하단에 물리적으로 접촉하고 이 하단으로의 전기적 상호접속을 이룰 수 있는 일관된 형상의 상호접속부를 생성하기 위해 전도성 페이스트의 설치를 용이하게 하기 위한 본 발명 구조물의 핵심이다. 구멍 형상의 특이성과, 특히 직사각형의 z축 높이가 폭보다 상당히 길고 약간 사다리꼴 구성인 것에 주목한다. 몰드의 형성 및 리소그래피 프로세스에 사용되는 리소그래피에 민감한 중합체는 본 발명의 실시에서 조작되어 구현에 가장 적합한 매우 다양한 기하학적 특이성을 갖는 몰드 피처를 생성할 수 있다. 예를 들어, z축 높이 치수는 POP 모듈에서 상대적으로 두꺼운 하부 패키지를 수용하면서 작은 면적 풋프린트 내에서 고밀도의 수직 상호접속부를 유지하기 위해 상당히 크게 제조될 수 있다. 또 다른 예에서, 역 사다리꼴 형상은 상부 패키지에 대한 견고한 기계적 및 전기적 상호접속부를 용이하게 하기 위해 z축 상호접속부의 상부에 더 큰 종단 패드를 생성하도록 과대화(exaggerate)될 수 있다. 본 발명 구조물의 핵심 요소는 선택된 리소그래피에 민감한 중합체가 전기 전도성 상호접속부를 생성하는 데 사용되는 전도성 페이스트의 설치 및 열처리 전반에 걸쳐 리소그래피 방식으로 규정된 피처의 형상을 유지할 수 있다는 것이다.
도 3은 리소그래피 방식으로 규정된 중합체 몰드가 전기 전도성 페이스트로 채워지고 열경화성 전기적 상호접속 피처를 초래하기 위해 열처리된 본 발명의 구조물의 단면도이다. 몰드가 잘 채워져 있고, 몰드에 의해 규정된 피처의 형상의 규칙성의 명백한 저하가 없으며 전도성 페이스트 상호접속부가 형상이 매우 규칙적이며 몰드의 z축 두께를 가로질러 하부 기판과 직접 접촉한다는 것에 주목한다. 또한, 중합체 몰드와 전도성 페이스트 상호접속부 사이의 경계를 따라 뚜렷한 차이가 있으며, 이는 전도성 페이스트 상호접속 피처의 전기적 특성에 해로운 영향을 미칠 수 있는 두 물질 사이에 화학적 간섭이 없음을 시사한다는 것에 주목한다. 또한, 약 180 미크론으로 측정된 z축 높이와 약 80 미크론의 z축 상호접속부의 폭을 가진 전기적 상호접속부의 미세 치수에 주목한다.
도 4는 리소그래피 방식으로 규정된 중합체 몰드가 선택적 프로세스에 의해 제거되어 독립형 요소로서 전도성 페이스트 상호접속 피처를 남겨둔 본 발명의 구조물의 광학 이미지이다.
본 발명은,
· 적어도 하나의 표면 상에 전기 전도성 요소를 포함(bear)하는 기판;
· 상기 기판 상의 중합체 코팅 - 상기 중합체 코팅은 피처의 패턴에서 리소그래피 방식으로 규정되었고, 상기 피처의 패턴은,
ο 상기 표면에 수직인 축에서 상기 중합체 코팅을 가로지르고,
ο 상기 표면 상의 상기 전기 전도성 요소를 노출시키며,
ο 상기 피처의 패턴이, 상기 기판과 접촉하지 않는 상기 코팅의 표면에서 개방됨 -; 및
· 전도성 페이스트 - 상기 전도성 페이스트는,
ο 상기 전도성 페이스트가 실질적으로 상기 피처를 채우고,
ο 상기 전도성 페이스트가 상기 전기 전도성 요소와 물리적 및 전기적 접촉을 하며,
ο 상기 전도성 페이스트가 열경화성 전기적 상호접속부를 초래하게끔 열처리되도록 상기 피처의 패턴에 설치됨 - 를 포함하는 전기적 상호접속 구조물이다.
본 발명의 전기적 상호접속 구조물은 중합체 코팅을 선택적으로 제거하기 위해 후속적으로 프로세싱되거나 프로세싱되지 않을 수 있다.
본 발명의 구조물은 인쇄 회로 기판에 부착하기 전에 패키징되거나 패키징되지 않은, 단일체로서(singularly) 또는 모듈의 일부로서의 개별 전자 디바이스들 간의 전기적 상호접속부를 포함하지만 이에 제한되지는 않는 다양한 전기적 상호접속 애플리케이션에 유리하게 배치될 수 있다. 특히, 본 발명의 구조물은 POP 아키텍처의 z축 상호접속부, x-y 평면의 재배선 회로, 도금된 범프의 종단에 있는 접촉 패드, 반도체 칩 테스트 카드용 접촉 핑거, 개별 반도체 다이 또는 패키지의 영역 어레이 상호접속부, 인터포저, 솔더 상호접속부를 위한 높이 연장부, 반도체 다이들 간의 직접 상호접속부, 열 전달 어레이 등을 포함하지만, 이들에 제한되지는 않는 다양한 전기적 상호접속 응용에 유리하게 전개(deploy)될 수 있다. 현재 선호되는 것은 POP 아키텍처에서 z축 상호접속부로 구현하는 것이다.
특정 구현에 따라, 기판은 전자 모듈에서 일반적으로 발견되는 다양한 구조물 중 임의의 것일 수 있다. 기판으로서 고려되는 구조물은 반도체 다이, 수동 전자 부품, 리드 프레임(lead frames), 패키징된 반도체 컴포넌트, 인쇄 회로 기판, 전자 기판, 적층 다이, 가요성 회로, 태양 전지판, 전자 모듈 및 전기 서브시스템을 포함하지만 이에 제한되지 않는다. 현재 바람직한 것은 반도체 다이의 패키징에 사용되는 기판이다. 일반적으로, 이러한 기판은 한 표면에 기계적으로 부착된 반도체 다이를 포함하고 대향하는(opposing) 주 표면 모두에 있고 기판의 두께를 가로지르는 회로에 전기적으로 상호접속된다. 일반적인 기판 물질은 중합체, 중합체 라미네이트, 세라믹, 중합체 코팅된 금속 시트, 유리 등이다.
본 발명 구조물에서 기판의 표면 상의 전도성 요소는 마찬가지로 특정 구현에 따라 다양한 물질일 수 있다. 본 발명의 실시에 사용하기 위해 고려되는 전도성 요소는 구리 패드, 금속성 표면 마감을 포함하는 구리 패드(예컨대, 니켈 위의 금, 은, 니켈 위의 팔라듐 위의 금), 유기 표면 처리된 구리 패드, 알루미늄 패드, 전도성 페이스트 퇴적물, 금 범프, 솔더 퇴적물, 솔더 볼, 구리 기둥, 구리 범프, 소결 금속, 후막 전도체 등을 포함한다. 가장 일반적으로, 본 발명 구조물의 전도성 요소는 금속 코팅을 포함하거나 포함하지 않을 수 있는 구리 패드이다.
본 발명 구조물의 중합체 코팅은 원하는 기하구조의 피처를 형성하기 위해 리소그래피 방식으로 패터닝될 수 있고, 하부의 전도성 요소를 노출시키며, 전도성 페이스트의 설치 및 열처리를 통해 규정된 피처 기하구조를 실질적으로 유지할 임의의 중합체 코딩일 수 있다.
본 발명 구조물의 중합체 코팅은 당업자에게 일반적으로 공지된 임의의 방법에 의해 기판에 적용될 수 있다. 사용될 수 있는 코팅 기술은 스핀 코팅, 압출, 슬롯 코팅, 커튼 코팅, 닥터 블레이딩(doctor blading), 스프레이, 스크린 인쇄 등을 포함하지만 이에 제한되지는 않는다.
본 발명 구조물에서 고려되는 중합체 코팅은 포토레지스트 물질을 포함한다. 포지티브 톤(예컨대, 중합체 백본(polymer backbone) 내의 결합은 조사(irradiation) 동안 끊어짐) 및 네거티브 톤(예컨대, 조사 동안 중합체 분자들 사이에 가교가 형성됨) 레지스트가 본 발명에 사용되는 것으로 고려된다. 화학적으로 강화된 레지스트는 두꺼운 코팅(예컨대, 50 미크론 내지 500 미크론)을 통해 미세 피처 기하구조의 형성을 용이하게 하기 위해 고려된다. 본 발명의 전기적 상호접속 구조물로부터 중합체 코팅을 후속적으로 선택적으로 제거하는 것이 바람직한 구현에서, 열경화성 전기적 상호접속부의 형성을 초래하기 위해 필요한 열처리 후, 기판으로부터 중합체 코팅을 화학적으로 스트립핑하는 능력도 중요한 선택 요소이다. 전도성 페이스트의 열처리를 통한 중합체 코팅의 열적 안정성은 매우 중요한 요소이다. 예를 들어, 전도성 페이스트를 프로세싱하는 데 필요한 열 노출 동안 녹거나 탄화되거나 상당한 치수 변화를 갖는 중합체 코팅 물질은 본 발명에 적합하지 않을 것이다. 또한, 잘 규정되고 열적으로 안정하며 높은 종횡비의 몰드를 생성하기 위해 두꺼운 코팅을 통해 정확하게 이미징하는 능력은 본 발명의 적용에서 유리한 피처이다. 일부 실시예에서, 최종 구성에서 보유하기에 적합한 중합체 코팅 화학적 성질을 갖는 것이 바람직할 수 있다. 따라서 쉽게 분해되고, 뒤틀림을 일으키고, 다른 패키지 요소에 대한 접착을 방해하는 중합체 코팅은 이러한 실시예에 적합하지 않을 수 있다. 마지막으로, 액체로서 도포되는 중합체 코팅의 사용은 고르지 않은 지형(topography)을 평평하게 하거나 코팅 두께의 다양성을 제공하기 위해 본 발명의 특정 실시예에 유리할 수 있다. 특히 적합한 중합체 코팅은 예를 들어, EMD Performance Materials Corp.에 의해 제공되는 AZ 200nXT 라인과 같이 화학적으로 강화된 네거티브 톤의 후막 레지스트이다.
중합체 코팅에 규정된 피처의 패턴은 당업자에게 공지된 임의의 리소그래피 프로세스에 의해 형성될 수 있다. 패턴을 초래하는데 사용되는 마스크의 특성은 선택된 중합체 코팅의 특성에 따라 다를 것이다. 마찬가지로, 특정 코팅 도포, 베이킹, 노광 및 현상 프로세스는 사용을 위해 선택된 특정 중합체 코팅에 따라 다를 것이다.
임의의 전도성 페이스트는, 피처들을 채우기 위해 적절한 일관성이 있고, 전도성 요소들에 대한 전기적 접속부를 형성하며, 열경화성이고 후속 열 편향에서 형상의 현저한 변화를 겪지 않을 전기적 상호접속부를 생성하기 위해 열처리될 수 있다는 조건하에 본 발명의 구조물들에서 사용될 수 있다. 본 발명의 이 설명에서, 열경화성이라는 용어는 전도성 페이스트의 일부가 열처리 동안 비가역적인 반응을 거쳐야 하므로, 결과적인 전기적 상호접속 피처는, 피처를 규정하는 주변 중합체 코팅이 제거된 경우에도 후속 열 노출에서 그 형태를 유지한다. 금속 채움 열경화성 중합체 페이스트, 소결되는 나노 입자를 갖는 페이스트, 유기물이 분해되어 융합된 금속을 생성하는 유기 금속 페이스트, 및 과도 액상 소결 페이스트가 모두 구체적으로 고려된다. 현재 예를 들어, Ormet Circuits, Inc.에서 제공되는 Ormet 제품 라인과 같은 과도 액상 소결 페이스트가 선호된다. 적합한 전도성 페이스트는 예를 들어, 특허 공개 번호 WO2014/082100, WO2016/174584, WO2018/231612, 및 WO2019/113208에 기재되어 있으며, 이들 각각은 그 전체가 본원에 참조로 포함된다.
과도 액상 소결(transient liquid phase sintering; TLPS) 전기 전도성 페이스트는 열경화성 중합체 시스템보다는 열경화성 금속 시스템을 제공한다. TLPS 전도성 페이스트에서, 융점이 비교적 낮은 합금과 융점이 비교적 높은 금속이 미립자 형태로 혼합되어 있다. 온도가 합금의 융점까지 상승됨에 따라 합금 입자가 용융된다. 상대적으로 저융점 합금 내의 반응성 원소(들)는 수용 가능한 고융점 금속과 반응하여 새로운 합금 조성물 및/또는 금속간 화합물(intermetallics)을 형성한다. 따라서 TLPS 조성물은 페이스트 벌크 내에서 그리고 솔더링 가능한 물질과의 임의의 계면 모두에서 열경화성 반응을 거쳐 모두 초기 솔더 합금 분말 용융 온도보다 실질적으로 더 높은 용융 온도를 갖는 금속간 화합물 제품 및 합금 제품의 혼합물을 형성한다. 이러한 이유로 TLPS 조성물은 산화, 부식 또는 열팽창 및 수축으로 인한 전도도 저하의 기회가 거의 없는 우수한 전기 전도도를 제공한다. TLPS 반응은 비가역적이며 형성된 도금 및 솔더링 가능한 상호접속 피처는 임의의 이후의 고온 노출에서 심각한 용융이나 형태 변화를 겪지 않을 것이다.
전도성 페이스트는 당업자에게 공지된 임의의 수단에 의해 본 발명의 구조물에 설치될 수 있다. 닥터 블레이드, 스퀴지(squeegee), 압력 보조 스퀴지, 압력 헤드, 분배 도구 및 진공 챔버의 사용은 모두 중합체 코팅을 가로지르는 피처에 전도성 페이스트를 설치하는 데 잠재적으로 유용한 도구로서 명시적으로 고려된다. 피처의 패턴을 실질적으로 채우기 위해 전도성 페이스트가 설치될 수 있다. "실질적으로 채운다"라는 용어는 50% 초과로 채워진, 75% 초과로 채워진, 85% 초과로 채워진, 90% 초과로 채워진, 또는 95% 초과로 채워진 피처를 지칭하기 위한 것이다. 특히, 피처의 패턴은 전도성 페이스트가 상기 전기 전도성 요소와 물리적, 전기적 및/또는 열적으로 접촉하도록 채워져야 한다.
전도성 페이스트의 열처리는 당업자에게 공지된 임의의 수단에 의해 달성될 수 있다. 특정 프로세싱 방식은 선택한 특정 물질과, 형성될 전기적 상호접속 구조물의 특성에 따라 달라질 것이다.
원하는 경우 중합체 코팅이 선택적으로 제거될 수 있다. 중합체 코팅의 제거는 당업자에게 공지된 임의의 수단에 의해 달성될 수 있다. 특정 프로세싱 방식은 선택한 특정 물질과, 형성될 전기적 상호접속 구조물의 특성에 따라 달라질 것이다. 전형적으로, 중합체 코팅의 제거는 전도성 페이스트의 열처리 후에 수행될 것이다.
당업자는 본 출원의 발명이 본 개시의 실제 범위 내에 속하는 다양한 구성 및 순열로 실시될 수 있음을 이해할 것이다.
본 발명은 하기의 비제한적인 예에 의해 더 잘 이해될 수 있다.
예시들
이제 본 개시의 보다 특정한 실시예 및 이러한 실시예에 대한 지원을 제공하는 실험 결과가 참조될 것이다. 그러나, 출원인은 아래의 개시가 단지 예시를 위한 것이며 청구된 요지(subject matter)의 범위를 어떤 식으로든 제한하려는 의도가 아님을 주목한다.
본 발명 구조물의 타당성 증명은 다음과 같은 방식으로 준비되었다.
3500 옹스트롬의 구리를 포함하는 실리콘 웨이퍼가 AZ 200nXT 후막 레지스트로 코팅되었다. 코팅은 180 미크론의 총 코팅 두께에 대해 2번의 스핀 코팅 도포로 도포되었다. 코팅은 섭씨 140도에서 960초 동안의 소프트 베이크를 거친 후 마스크를 통해 1800 mJ/cm2의 조사량으로 조사되었다. 사용된 노광 유닛은 40 미크론 근접 갭을 가진 Suss MA200 CC 마스크 정렬기였다.
실리콘 웨이퍼 상의 코팅에서의 패턴은, 화학 현상액 AZ 300 MIF를 사용하여 패턴으로부터 중합체 코팅을 선택적으로 제거하여 현상되어서, 중합체 코팅의 두께를 가로지르고 구리층의 노출 표면(bare surface)에서 종결되는 원하는 기하구조의 개구가 생성되었다.
Mass VHF 300 V 구멍 채움 기계(hole filling machine)를 사용하여 중합체 코팅을 가로지르는 개구가 Ormet 710 전도성 페이스트로 채워졌다. 채움 동작은 압력 보조 스퀴지 헤드를 가진 진공 챔버에서 수행된다.
일단 채워지면, 중합체 코팅의 개구에 있는 Ormet 710이 섭씨 100도에서 건조되어 용매를 증발시킨 다음, 페이스트가 라미네이션 프레스에서 200 psi 및 200℃에서 10분 동안 소결되었다. 소결 프로세스에서, Ormet 710 전도성 페이스트의 금속은 반응하여 열경화성 금속 매트릭스를 형성한다.
소결 반응이 완료된 후 실리콘 웨이퍼가 단면화되어(cross-sectioned) 고배율로 촬영되었다.
도 3에서 볼 수 있듯이, Ormet 710은 중합체 코팅의 두께를 가로지르는 개구를 완전히 채웠고 구리 표면과 접촉한다. Ormet 710은 원래 페이스트(raw paste)의 갈색에서 은색으로 색상이 변경되었으며, 이는 소결 동작이 전기 전도성 피처를 성공적으로 형성하고 중합체 코팅의 화학적 성질이 소결 프로세스를 방해하지 않았음을 나타낸다. 채움 동작 및 소결 동작을 통해 원하는 피처 형상이 유지되었다. 중합체 코팅이 웨이퍼로부터 박리되었을 때, 소결된 전도성 페이스트의 일부가 구리의 표면에 부착된 채로 남아 있었고 그 표면에 야금학적으로 본딩된 것처럼 보였다.
이 실험은 본 발명의 구조물이 성공적으로 생산될 수 있음을 보여주었다.

Claims (4)

  1. 전기적 상호접속 구조물에 있어서,
    a. 적어도 하나의 표면 상에 전기 전도성 요소를 포함(bear)하는 기판;
    b. 상기 기판 상의 중합체 코팅 - 상기 중합체 코팅은 피처(features)의 패턴에서 리소그래피 방식으로 규정되었고, 상기 피처의 패턴은,
    i) 상기 표면에 수직인 축에서 상기 중합체 코팅을 가로지르고,
    ii) 상기 표면 상의 상기 전기 전도성 요소를 노출시키며,
    iii) 상기 피처의 패턴이 상기 기판과 접촉하지 않는 상기 중합체 코팅의 표면에서 개방됨 - ; 및
    c. 전도성 페이스트 - 상기 전도성 페이스트는,
    i) 상기 전도성 페이스트가 실질적으로 상기 피처를 채우고,
    ii) 상기 전도성 페이스트가 상기 전기 전도성 요소와 물리적 및 전기적 접촉을 하며,
    iii) 상기 전도성 페이스트가 열경화성 전기적 상호접속부에 영향을 미치게끔 열처리되도록, 상기 피처의 패턴에 설치(install)됨 -
    를 포함하는, 전기적 상호접속 구조물.
  2. 전기적 상호접속 구조물을 형성하기 위한 프로세스에 있어서,
    a. 기판을 중합체로 코팅하여 상기 기판 상에 중합체 코팅을 형성하는 단계 - 상기 기판은 적어도 하나의 표면 상에 전기 전도성 요소를 포함함 - ;
    b. 상기 중합체 코팅을 리소그래피 방식으로 처리하여 피처의 패턴을 규정하는 단계 - 상기 피처의 패턴은,
    i) 상기 표면에 수직인 축에서 상기 중합체 코팅을 가로지르고,
    ii) 상기 표면 상의 상기 전기 전도성 요소를 노출시키며,
    iii) 상기 피처의 패턴이, 상기 기판과 접촉하지 않는 상기 중합체 코팅의 표면에서 개방됨 - ; 및
    c. 상기 피처의 패턴에 전도성 페이스트를 설치하여,
    i) 상기 전도성 페이스트가 상기 피처를 실질적으로 채우고,
    ii) 상기 전도성 페이스트가 상기 전기 전도성 요소와 물리적 및 전기적 접촉 상태에 있도록 하는 단계
    를 포함하는, 전기적 상호접속 구조물을 형성하기 위한 프로세스.
  3. 제2항에 있어서,
    열경화성 전기적 상호접속부에 영향을 미치도록 상기 전도성 페이스트를 열처리하는 단계를 더 포함하는, 전기적 상호접속 구조물을 형성하기 위한 프로세스.
  4. 제3항에 있어서,
    상기 전도성 페이스트를 열처리하는 단계 후에 상기 중합체 코팅을 선택적으로 제거하는 단계를 더 포함하는, 전기적 상호접속 구조물을 형성하기 위한 프로세스.
KR1020227007234A 2019-09-12 2020-09-09 전도성 페이스트로부터 리소그래피 방식으로 규정된 전기적 상호접속부 KR20220061960A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962899303P 2019-09-12 2019-09-12
US62/899,303 2019-09-12
PCT/US2020/049803 WO2021050453A1 (en) 2019-09-12 2020-09-09 Lithographically defined electrical interconnects from conductive pastes

Publications (1)

Publication Number Publication Date
KR20220061960A true KR20220061960A (ko) 2022-05-13

Family

ID=72614007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227007234A KR20220061960A (ko) 2019-09-12 2020-09-09 전도성 페이스트로부터 리소그래피 방식으로 규정된 전기적 상호접속부

Country Status (6)

Country Link
US (1) US20220336341A1 (ko)
EP (1) EP4029052A1 (ko)
KR (1) KR20220061960A (ko)
CN (1) CN114375496A (ko)
TW (1) TW202118363A (ko)
WO (1) WO2021050453A1 (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024372A (en) * 1989-01-03 1991-06-18 Motorola, Inc. Method of making high density solder bumps and a substrate socket for high density solder bumps
US5948533A (en) * 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
US6190940B1 (en) * 1999-01-21 2001-02-20 Lucent Technologies Inc. Flip chip assembly of semiconductor IC chips
JP3835352B2 (ja) * 2002-06-03 2006-10-18 株式会社デンソー バンプの形成方法及びバンプを有する基板と他の基板との接合方法
US9461008B2 (en) * 2012-08-16 2016-10-04 Qualcomm Incorporated Solder on trace technology for interconnect attachment
US11440142B2 (en) 2012-11-16 2022-09-13 Ormet Circuits, Inc. Alternative compositions for high temperature soldering applications
KR101938949B1 (ko) * 2013-12-23 2019-01-15 인텔 코포레이션 패키지 온 패키지 아키텍처 및 그 제조 방법
EP3288708A1 (en) 2015-04-28 2018-03-07 Ormet Circuits, Inc. Sintering pastes with high metal loading for semiconductor die attach applications
US10115692B2 (en) * 2016-09-14 2018-10-30 International Business Machines Corporation Method of forming solder bumps
CN110636912B (zh) 2017-06-12 2022-09-20 奥梅特电路股份有限公司 具良好工作寿命及热传导性的金属粘合性组合物、其制造方法及其用途
EP3720647A1 (en) 2017-12-07 2020-10-14 Ormet Circuits, Inc. Metallurgical compositions with thermally stable microstructures for assembly in electronic packaging

Also Published As

Publication number Publication date
CN114375496A (zh) 2022-04-19
WO2021050453A1 (en) 2021-03-18
TW202118363A (zh) 2021-05-01
US20220336341A1 (en) 2022-10-20
EP4029052A1 (en) 2022-07-20

Similar Documents

Publication Publication Date Title
US7579684B2 (en) Methods for packing microfeature devices and microfeature devices formed by such methods
JP5605222B2 (ja) ３次元実装半導体装置及びその製造方法
US7517788B2 (en) System, apparatus, and method for advanced solder bumping
US9704842B2 (en) Interposer, manufacturing method thereof, semiconductor package using the same, and method for fabricating the semiconductor package
JP2019512168A (ja) シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造
US20040140549A1 (en) Wiring structure and its manufacturing method
JP2007110117A (ja) イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法
WO2016049649A1 (en) Packaged device with additive substrate surface modification
TW201417196A (zh) 晶片封裝基板和結構及其製作方法
WO2010035509A1 (ja) リードフレーム基板の製造方法と半導体装置
US20050142836A1 (en) Method of forming bump pad of flip chip and structure thereof
US20060030140A1 (en) Method of making bondable leads using positive photoresist and structures made therefrom
CN111599702A (zh) 扇出型芯片封装结构的制作方法
CN111668185A (zh) 电子装置模块以及该电子装置模块的制造方法
KR100765146B1 (ko) 솔더 페이스트 및 이를 이용한 솔더 범프 형성방법
TW201123326A (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
JP6802314B2 (ja) 半導体パッケージ及びその製造方法
KR20220061960A (ko) 전도성 페이스트로부터 리소그래피 방식으로 규정된 전기적 상호접속부
CN105206595B (zh) 封装基板、包含该封装基板的覆晶封装电路及其制作方法
US8084349B2 (en) Method for forming post bump
KR101674536B1 (ko) 리드프레임을 이용한 회로 기판의 제조 방법
KR101683825B1 (ko) 반도체 패키지용 회로 기판의 제조 방법
KR20100112444A (ko) 메탈 잉크를 이용한 회로 기판과, 이의 제조 방법
JP2928755B2 (ja) 電子部品の製造方法
KR20210099860A (ko) 반도체 패키지 및 패키지-온-패키지의 제조 방법