KR20220061645A - 육각형 실리콘 결정을 이용한 반도체 소자 및 그 제조 방법 - Google Patents
육각형 실리콘 결정을 이용한 반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20220061645A KR20220061645A KR1020200147857A KR20200147857A KR20220061645A KR 20220061645 A KR20220061645 A KR 20220061645A KR 1020200147857 A KR1020200147857 A KR 1020200147857A KR 20200147857 A KR20200147857 A KR 20200147857A KR 20220061645 A KR20220061645 A KR 20220061645A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- hexagonal silicon
- semiconductor device
- forming
- silicon semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 178
- 239000010703 silicon Substances 0.000 claims abstract description 178
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 177
- 239000013078 crystal Substances 0.000 claims abstract description 111
- 239000000758 substrate Substances 0.000 claims description 51
- 239000002994 raw material Substances 0.000 claims description 33
- 239000012495 reaction gas Substances 0.000 claims description 29
- 239000007789 gas Substances 0.000 claims description 26
- 238000006243 chemical reaction Methods 0.000 claims description 24
- 229910052782 aluminium Inorganic materials 0.000 claims description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 19
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 18
- 229910052733 gallium Inorganic materials 0.000 claims description 18
- 238000005520 cutting process Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 9
- 229910000077 silane Inorganic materials 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 8
- 229910001510 metal chloride Inorganic materials 0.000 claims description 6
- 239000007787 solid Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 230000008569 process Effects 0.000 description 13
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 10
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 9
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 9
- 230000009977 dual effect Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 238000001228 spectrum Methods 0.000 description 6
- 238000005658 halogenation reaction Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- XOYLJNJLGBYDTH-UHFFFAOYSA-M chlorogallium Chemical compound [Ga]Cl XOYLJNJLGBYDTH-UHFFFAOYSA-M 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000001194 electroluminescence spectrum Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 3
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 3
- 238000005121 nitriding Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000013307 optical fiber Substances 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 238000009396 hybridization Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/16—Controlling or regulating
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명의 육각형 실리콘 반도체 소자는 제1 단면, 제2 단면 및 측면을 포함하는 육각형 실리콘 결정; 육각형 실리콘 결정의 제1 단면 또는 측면에 형성되거나 제1 단면 또는 측면과 접속되는 제1 전극; 제1 전극과 이격되어, 상기 육각형 실리콘 결정의 제2 단면 또는 측면에 형성되거나 제1 단면 또는 측면과 접속되는 제2 전극을 포함하여 이루어진다.
Description
본 발명은 육각형 실리콘(hexagonal Si crystal) 반도체 소자 및 그 제조 방법에 관한 것으로서, 더욱 구체적으로는 육각형 실리콘 결정을 이용한 발광 소자 및 전자 소자를 포함하는 반도체 소자와 그 제조 방법에 관한 것이다.
실리콘은 자연적으로 정육면체 구조로 결정화되고, 실리콘을 이용하여 제조되는 반도체를 포함한 모든 전자기기는 이러한 정육면체 결정 구조 실리콘을 이용해 제작되고 있다. 그러나, 이러한 정육면체 결정 구조의 실리콘은 1.1 eV의 간접 밴드갭(indirect band gap)과 3.2 eV의 직접 밴드갭(direct bandgap)을 가진 간접 천이형 반도체로서, 직접 밴드갭과 간접 밴드갭 사이가 2.1eV로 에너지 차이가 크기 때문에 발광이나 수광에 비효율적인 재료이다.
또한, 표준 실리콘 기반의 초대형 통합 (silicon-based ultra-scaleintegration, ULSI) 기술과 호환될 수 있는 광 방출 소자가 개발될 필요가 있으나, 실리콘 재료의 도입은 일반적으로 기존 ULSI 기술의 엄격한 처리 요구 사항과 호환되지 않는다. 따라서, 다양한 발광량이 가능하면서 효율적인 발광 장치를 얻기 위하여 실리콘계 재료를 연구 개발하는 많은 노력이 이루어지고 있다. 그러나, 현재까지 상업적으로 적용될 수 있는 방법은 없었으며, 이는 기존의 ULSI 기술과의 호환성이 나쁘고, 또한 적외선의 경우에는 높은 열에 의해 실온 효율이 매우 낮기 때문이다.
간접 밴드 갭 실리콘은 기본적으로 빛 방출이 약한 재료이다. 실리콘은 대부분의 마이크로 일렉트로닉스 응용 분야에서 수년 동안 선택되어 온 재료이지만, 빛의 방출이 부족하기 때문에 집적 실리콘 광전자 장치의 개발을 방해하고 있다. 발광 다이오드(LED)와 레이저 등의 효율적인 반도체 전계 발광광원은 효율적이고 신속한 방출 경로를 제공하는 직접 밴드갭 반도체로 만들어져 있다. 현재 기술 수준은 III-V 발광체를 기존의 Si 기술과 하이브리드화 하는 것이나, 하이브리드화 시스템을 Si 집적 회로에 적용하는 것은 기술적으로 어렵고, 생산의 복잡성과 비용을 상당히 증가시킨다.
따라서, 이상적인 해결책은 Si 자체에 기초한 발광 소자를 개발하는 것으로서, 지난 수십 년 사이에 많은 연구자들이 집중적인 관심과 연구 활동을 해오고 있으나 아직 상업적으로 성공한 연구는 없었다.
한편, 실리콘은 단일 고체에서 같은 온도, 같은 압력에서 다른 성질을 갖는 동소체(allotrope, 同素體)이다. 따라서, 성장 조건에 따라 다른 성질의 구조를 얻을 수 있으며 론스달라이트 또는 육각형 결정 구조의 실리콘이 하나의 예이다. 이와 관련하여, 본 출원인은 대한민국 특허 10-2149338호에서 이러한 육각형 실리콘 결정을 성장시키는 장치와 방법을 제안한 바 있다.
[참고 문헌]
[1] Q. Chena, N. D. Marco, Y. Yang, T.-B. Song, C.-C. Chena, H. Zhao, Z. Hong, H. Zhou, Y. Yang, Under the spotlight: The organic-inorganic hybrid halide perovskite for optoelectronic applications, Nano Today, 448. 1-42 (2015).
[2] T.-H. Cheng, Y. Chu-Su, C.-S. Liu, and C.-W. Lin, Phonon-assisted transient electroluminescence in Si, Appl. Phys. Lett. 104, 261102 (2014)
[3] J. Wang and Y. Long, On-chip silicon photonic signaling and processing: a review, Science Bulletin 63, 1267-1310 (2018).
[4] K. P. Homewood and M. A. Louren
o, Light from Si via dislocation loops, Materials Today 8, Pages 34-39 (2005).
본 발명의 목적은 육각형 실리콘 반도체 소자 및 그 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 상온 상압에서 안정적인 결정 구조를 가지는 육각형 실리콘 결정을 이용하여 발광 소자, 전자 소자를 포함하는 반도체 소자와 그 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 별도의 PN 접합 없이 육각형 실리콘 반도체 소자 및 그 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 광 방출 성능이 우수한 육각형 실리콘 발광 소자 및 그 제조 방법을 제공하는 것이다.
이러한 목적 및 기타 목적을 이루기 위하여, 본 발명의 일 특징에 따른 육각형 실리콘 반도체 소자는 제1 단면, 제2 단면 및 측면을 포함하는 육각형 실리콘 결정; 육각형 실리콘 결정의 제1 단면 또는 측면에 형성되거나 제1 단면 또는 측면과 접속되는 제1 전극; 제1 전극과 이격되어, 육각형 실리콘 결정의 제2 단면 또는 측면에 형성되거나 제1 단면 또는 측면과 접속되는 제2 전극을 포함하여 이루어진다.
이때, 제1 전극은 오믹 접촉 또는 쇼트키 접촉이고, 제2 전극은 쇼트키 접촉을 형성할 수 있고, 이러한 소자는 금속 반도체 다이오드 소자일 수 있다.
제1 전극과 제1 전극이 형성된 육각형 실리콘 결정의 제1 단면 또는 측면 사이에 산화막이 형성되고, 제2 전극이 오믹 접촉을 형성할 수 있으며, 이러한 소자는 MOS 다이오드 소자일 수 있다.
한편, 제3 전극이 제1 전극 및 제2 전극과 사이에 이들과 이격되어, 측면에 형성될 수 있다.
제1 전극 및 제2 전극은 오믹 접촉을 형성하고, 제3 전극은 쇼트키 접촉을 형성할 수 있으며, 이러한 소자는 MESFET 소자일 수 있다. 제1 전극 및 제2 전극은 쇼트키 접촉을 형성하고, 제3 전극은 오믹 접촉을 형성할 수 있으며, 이러한 소자는 듀얼 금속 반도체 쇼트키 소자일 수 있다.
측면과 제3 전극 사이에 산화막이 형성되고, 제1 전극 및 제2 전극은 오믹 접촉을 형성할 수 있으며, 이러한 소자는 MOSFET 소자일 수 있다.
제1 산화막이 제1 전극과 제1 단면 또는 측면 사이에 형성되고, 제2 산화막이 제2 전극과 제2 단면 또는 측면 사이에 형성되며, 제3 전극은 오믹 접촉을 형성할 수 있으며, 이러한 소자는 듀얼 MOS 다이오드 소자일 수 있다.
본 발명의 다른 특징에 따른 육각형 실리콘 반도체 소자 제조 방법은 육각형 실리콘 결정을 성장시키는 단계; 성장한 육각형 실리콘 결정을 제1 단면, 제2 단면 및 측면을 포함하는 다면체 형상으로 절삭하는 단계; 및 절삭된 육각형 실리콘 결정에 전극을 형성하거나 전극을 접촉시키는 전극 연결 단계로 이루어진다.
육각형 실리콘 결정을 성장시키는 단계는, 반응관 일측에 고체 상태인 실리콘과, 알루미늄과, 갈륨을 혼합한 혼합 원료를 배치하는 단계; 반응관 타측에, 결정 성장면이 아래쪽을 향하도록 성장용 기판을 배치하는 기판 배치 단계; 반응관을 1100-1300℃ 범위의 온도로 가열하는 단계; 혼합 원료에 할로겐화 반응가스를 공급하는 단계; 성장용 기판에 질화 반응 가스를 공급하는 단계; 혼합 원료와 할로겐화 반응가스가 반응하여 3 염화 실레인 가스 및 금속 염화물 가스를 생성하는 단계; 생성된 3 염화 실레인 가스 및 금속 염화물 가스가 질화 반응 가스와 반응하여 상기 성장용 기판 상에 핵을 생성하는 단계; 및 생성된 핵을 중심으로 육각형 실리콘 결정이 성장하는 단계로 이루어진다.
이때, 혼합 원료의 실리콘: 알루미늄: 갈륨의 혼합비는 1~10 : 1~5 : 1이고, 바람직하기로는 1 : 1~5 : 1이다.
본 발명의 또 다른 특징에 따른 육각형 실리콘 반도체 소자 제조 방법은 육각형 실리콘 결정을 절삭하여 제1 단면, 제2 단면 및 측면을 포함하는 다면체 형상으로 형성하는 단계; 제1 단면, 제2 단면 및 측면 중 적어도 하나의 면에 전극을 형성하거나 전극을 접촉시키는 전극 연결 단계로 이루어진다.
이러한 다면체 형상은 제1 단면과 제2 단면이 서로 대향하고, 측면이 제1 단면과 제2 단면 사이에 연장되는 다각형 기둥 형상인 것이 바람직하다. 이때, 다각형은 원형, 타원형 또는 원형이나 타원형의 일부의 형상을 포함하는 것이고, 기둥 형상에서 길이 방향은 다각형의 최대 직경보다 짧을 수 있다.
전극 연결 단계는 제1 단면 또는 측면에 제1 전극을 형성하는 단계; 및
제1 전극과 이격되어, 제2 단면 또는 측면에 전극을 형성하는 단계로 이루어진다.
또한, 제1 전극 형성 단계 전에, 육각형 실리콘 결정과 상기 제1 전극 사이에 산화막을 형성하는 단계를 포함할 수 있다.
대안적으로, 전극 연결 단계는 제1 단면 또는 측면에 제1 전극을 형성하는 단계; 제1 전극과 이격되어, 제2 단면 또는 측면에 전극을 형성하는 단계; 및 제1 전극 및 제2 전극과 각각 이격되어, 상기 측면에 제3 전극을 형성하는 단계;로 이루어진다.
또한, 제3 전극 형성 단계 전에, 육각형 실리콘 결정과 상기 제3 전극 사이에 산화막을 형성하는 단계를 포함할 수 있다.
한편, 전극 연결 단계는, 상기 제1 전극 형성 단계 전에, 육각형 실리콘 결정과 상기 제1 전극 사이에 제1 산화막을 형성하는 단계; 및 제2 전극 형성 단계 전에, 육각형 실리콘 결정과 상기 제2 전극 사이에 제2 산화막을 형성하는 단계를 포함할 수 있다.
본 발명에 따르면 실리콘, 알루미늄, 갈륨으로 이루어진 혼합 원료를 사용하는 HVPE법으로 제조한 육각형 실리콘 결정을 이용하여 발광 소자 및 전자 소자를 포함하는 반도체 소자를 대량으로 제조할 수 있다. 이러한 반도체 소자는 별도의 PN 접합이 필요 없으므로 제조가 용이하다.
또한, 육각형 실리콘 결정을 성장시킨 후, 양단 또는 측면에 전극 또는 소스/드레인 전극을 형성하거나 전극을 접촉시키는 간단한 공정으로 다이오드, MESFET, MOSFET 등의 각종 반도체 소자를 제조할 수 있다.
본 발명에 따르면, 발광 성능이 우수한 육각형 실리콘 발광 소자를 제조할 수 있고, 이러한 육각형 실리콘 발광 소자는 백열 전구와 유사한 발광체로서 다양한 활용이 가능하다.
본 발명은 혼합 원료의 실리콘, 알루미늄, 갈륨의 혼합비를 조절하여 육각형 실리콘 결정 성장 속도를 조절할 수 있고, 이러한 결정 성장 속도에 따라 결정의 직경 및 길이가 조절되므로, 최종적으로 육각형 실리콘 반도체 소자의 크기를 조절할 수 있다. 또한, 육각형 실리콘 결정을 절삭하고 리소그라피 공정으로 전극을 형성하여 반도체 소자를 만들 수 있어서, 마이크로 포토닉스 분야에서 활용도가 매우 크다.
도 1은 본 발명의 따른 육각형 실리콘 반도체 소자의 제조방법을 보여주는 플로우차트이다.
도 2는 본 발명의 실시예에서 사용할 수 있는 육각형 실리콘 결정 성장 장치를 예시한 도면이다.
도 3a는 도 2의 장치에서 제조된 육각형 실리콘 결정을 도시한 도면이고, 도 3b는 수집용 기판에 육각형 실리콘 결정이 수집된 것을 촬영한 사진이다.
도 4a 내지 도 4d는 육각형 실리콘 결정을 사용하여 금속-반도체(MS) 다이오드 소자를 형성한 예시이다.
도 5는 육각형 실리콘 결정에 금속 패드를 접촉시켜 형성한 소자의 예시이다.
도 6a 내지 도 6c는 본 발명에 따른 다양한 발광 장치의 예시이다.
도 7a 및 도 7b는 각각 도 6a와 도 6b의 발광 장치가 빛을 방출하는 것을 촬영한 사진이다.
도 8은 본 발명에 따른 육각형 실리콘 결정 발광 소자에 의한 광파이버 신호 전달의 예시이다.
도 9a와 도 9b는 본 발명에 따른 육각형 실리콘 발광 소자와 전류 주입기의 예시를 도시한 사진이다.
도 10은 본 발명에 따른 육각형 실리콘 결정을 이용한 발광 소자의 전형적인 전류-전압 곡선이다.
도 11a와 도 11b는 본 발명에 따른 육각형 실리콘 결정 발광 소자의 전계발광 스펙트럼(EL spectrum)을 도시한 그래프이다.
도 12는 본 발명에 따른 육각형 실리콘 결정을 이용한 발광 소자의 색좌표 결과를 도시한 그래프이다.
도 13은 본 발명에 따라서 성장한 육각형 실리콘 결정 광 스펙트럼을 일반 태양광의 스펙트럼과 비교한 그래프이다.
도 14a 내지 도 14d는 본 발명에 따른 MOS 다이오드 소자를 도시한 도면이고,
도 15a 내지 도 15d는 본 발명에 따른 MESFET 소자 또는 듀얼 MS 쇼트키 다이오드 소자를 도시한 도면이고,
도 16a 내지 도 16d는 본 발명에 따른 MOSFET 소자를 도시한 도면이며,
도 17a 내지 도 17d는 본 발명에 따른 듀얼 MOS 다이오드 소자를 도시한 도면이다.
도 2는 본 발명의 실시예에서 사용할 수 있는 육각형 실리콘 결정 성장 장치를 예시한 도면이다.
도 3a는 도 2의 장치에서 제조된 육각형 실리콘 결정을 도시한 도면이고, 도 3b는 수집용 기판에 육각형 실리콘 결정이 수집된 것을 촬영한 사진이다.
도 4a 내지 도 4d는 육각형 실리콘 결정을 사용하여 금속-반도체(MS) 다이오드 소자를 형성한 예시이다.
도 5는 육각형 실리콘 결정에 금속 패드를 접촉시켜 형성한 소자의 예시이다.
도 6a 내지 도 6c는 본 발명에 따른 다양한 발광 장치의 예시이다.
도 7a 및 도 7b는 각각 도 6a와 도 6b의 발광 장치가 빛을 방출하는 것을 촬영한 사진이다.
도 8은 본 발명에 따른 육각형 실리콘 결정 발광 소자에 의한 광파이버 신호 전달의 예시이다.
도 9a와 도 9b는 본 발명에 따른 육각형 실리콘 발광 소자와 전류 주입기의 예시를 도시한 사진이다.
도 10은 본 발명에 따른 육각형 실리콘 결정을 이용한 발광 소자의 전형적인 전류-전압 곡선이다.
도 11a와 도 11b는 본 발명에 따른 육각형 실리콘 결정 발광 소자의 전계발광 스펙트럼(EL spectrum)을 도시한 그래프이다.
도 12는 본 발명에 따른 육각형 실리콘 결정을 이용한 발광 소자의 색좌표 결과를 도시한 그래프이다.
도 13은 본 발명에 따라서 성장한 육각형 실리콘 결정 광 스펙트럼을 일반 태양광의 스펙트럼과 비교한 그래프이다.
도 14a 내지 도 14d는 본 발명에 따른 MOS 다이오드 소자를 도시한 도면이고,
도 15a 내지 도 15d는 본 발명에 따른 MESFET 소자 또는 듀얼 MS 쇼트키 다이오드 소자를 도시한 도면이고,
도 16a 내지 도 16d는 본 발명에 따른 MOSFET 소자를 도시한 도면이며,
도 17a 내지 도 17d는 본 발명에 따른 듀얼 MOS 다이오드 소자를 도시한 도면이다.
이하에서는 첨부한 도면을 참고로 하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명을 상세하게 설명한다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 1은 본 발명의 따른 육각형 실리콘 반도체 소자의 제조방법을 보여준다. 도 1을 참조하면, 본 발명의 육각형 실리콘 반도체 소자의 제조 방법은 육각형 실리콘 결정을 성장시키는 단계(S10), 성장한 육각형 실리콘 결정을 소망하는 형태로 절삭하는 단계(S20), 및 절삭된 육각형 실리콘 결정에 전극을 형성하거나 전극에 접촉시키는 전극 연결 단계(S30)를 포함한다.
S10의 육각형 실리콘 결정 성장 단계는 HVPE 장치를 이용하여 수행될 수 있는 것으로서 도 2를 참조하여 설명한다.
도 2에 도시된 육각형 실리콘 결정 성장 장치는 크게 반응관(100)과, 반응관(100) 내에 배치된 혼합 원료부(210)와 기판 장착부(220), 반응관(100) 내에 각종 반응가스를 공급하는 가스 공급부(300) 및 반응관(100) 내부를 가열시키는 가열부(400)를 구비한다. 혼합 원료부(210)과 기판 장착부는 하나의 반응 보트(200)으로 형성할 수 있다. 이러한 육각형 실리콘 결정 성장 장치는 본 출원인의 대한민국 특허 10-2149338호에 상세히 개시되어 있으며, 상기 특허의 내용은 본 명세서에서 참조되어 일부를 이룬다.
혼합 원료부(210)에는 실리콘(Si)과 알루미늄(Al)과 갈륨(Ga)이 혼합된 혼합 원료(230)가 배치된다. 이때, 실리콘은 육각형 실리콘 결정 (hexagonal Si crystal)을 성장하기 위한 원재료로서, 금속급 실리콘(Metallurgical Grade Silicon)이 사용될 수 있다. 알루미늄은 육각형 실리콘 결정 (hexagonal Si crystal)을 성장하기 위하여 필요한 핵 성장(nucleation)의 촉매로 작용한다. 또한, 갈륨은 원재료인 실리콘을 녹여, 후술하는 할로겐화 반응 가스와 반응을 촉진하는 역할과, 원료의 산화를 방지하여 할로겐화 반응 가스와의 접촉을 쉽게 하는 역할, 및 알루미늄과 같이 기판 위의 핵 성장을 위한 촉매 역할을 한다.
혼합 원료의 실리콘: 알루미늄: 갈륨의 혼합비는 1~10 : 1~5 : 1이고, 바람직하기로는 1 : 1~5 : 1이다.
기판 장착부(220)에는 육각형 실리콘 결정이 성장하는 성장용 기판(250)과, 성장용 기판의 하부에 배치되는 수집용 기판(240)이 배치된다. 성장용 기판(250)은 실리콘 기판을 사용하며, 결정 성장면이 아래쪽을 향하도록 배치한다. 즉, 육각형 실리콘 결정은 성장용 기판(250)의 아래쪽으로 성장한다. 또한, 성장용 기판(250)은 Si(111) 기판 또는 Si (100) 기판 등을 사용할 수 있으며, 면방향에 관계 없이 사용할 수 있다.
수집용 기판(240)은 성장용 기판(250)에서 성장한 육각형 실리콘 결정이 그 자중에 의하여 아래로 떨어질 때, 이를 수집하기 위한 기판이다. 따라서, 수집용 기판(240)은 성장용 기판(250)과 수직 방향으로 이격되어, 성장용 기판(250) 하부에 배치된다.
가스 공급부(300)는 질소와 같은 분위기 가스를 공급하는 분위기 가스 공급부(310)와, 암모니아(NH3)와 같은 질화 반응 가스를 공급하는 질화 반응 가스 공급부(320), 및 염화수소(HCl)와 같은 할로겐화 반응가스를 공급하는 할로겐화 반응 가스 공급부(330)를 구비하고, 각각의 가스 공급부는 공급관(311, 321, 331)을 통해 반응관(100)에 가스를 공급한다.
분위기 가스 공급부(310)는 혼합 원료부(210)의 기판 장착부(220)에 각각에 분위기 가스 공급관(311)을 통하여 분위기 가스, 예를 들어 질소를 공급함으로써, 반응관(100) 내부를 질소 분위기로 만들어 줄 뿐 아니라, 혼합 원료와 할로겐화 반응가스에 의하여 발생된 3 염화 실레인 및 금속 염화물 가스(AlCln , GaCln)를 기판 장착부(220)로 이동시키며 반응관(100) 내의 가스 유동을 안정적으로 유지시킬 수 있다.
할로겐화 반응 가스 공급부(330)에 연결된 할로겐화 반응 가스 공급관(331)은 혼합 원료부(210)에 장착된 혼합 원료에 할로겐화 반응가스를 직접 분출하여, 3 염화 실레인 및 금속 염화물 가스(AlCln, GaCln)를 생성하는 것을 촉진시킨다.
질화 반응 가스 공급부(320)에 연결된 질화 반응가스 공급관(321)은 기판 장착부(220)에 질화 반응가스를 공급한다. 따라서, 질화 반응가스 공급관(321)의 출구는 기판 장착부(220) 근방에 배치되는 것이 바람직하다.
도 2의 육각형 실리콘 결정 성장 장치를 사용하여 육각형 실리콘 결정을 성장시키는 단계는 다음과 같다.
먼저, 혼합 원료부(210)에 고체 상태의 실리콘과, 알루미늄과, 갈륨을 혼합한 혼합 원료를 배치하고, 기판 장착부(220) 상측에 성장용 기판(250)을 장착하고, 하측에 수집용 기판(240)을 장착한다.
다음으로, 가열부(400)를 가동하여 반응관(100)을 1100-1300℃로 가열한다. 이 때, 반응 보트(200)의 온도를 올리기 전부터 분위기 가스인 질소를 흘려주고, 기판 장착부(220)에 질화 반응 가스인 암모니아를 일정량 흘려준다. 이후, 반응관(100)의 온도가 안정화되면 혼합 원료부(210)에 할로겐화 반응 가스인 염화수소를 공급한다. 공급된 염화수소는 혼합 원료인 실리콘, 알루미늄 및 갈륨과 각각 반응한다. 즉, 실리콘은 염화수소와 반응하여 3 염화 실레인(Si+3HCl→SiHCl3+H2)이 발생하고, 알루미늄이 염화수소와 반응하여 AlCl이 발생하며, 갈륨과 염화수소가 반응하여 GaCln(n=1, 2, 3...)이 발생한다.
이때, 갈륨은 혼합된 원료 중 알루미늄과 실리콘의 표면에서 확산되어, 알루미늄과 실리콘 표면에 생긴 산화막 및 질화막을 대부분 제거한다. 즉, 고온의 분위기에서 실리콘과 알루미늄에는 산화와 질화가 발생하게 되나, 이들 표면에 소량의 갈륨이 확산되면서 승온 과정 중에 산화막과 질화막이 제거되어 활성화된다. 따라서, 갈륨은 알루미늄을 활성화시켜 알루미늄이 염화수소와 반응하는 것을 촉진하여 AlCl 생성을 촉진한다. 이에 더하여, 갈륨은 실리콘의 표면에 산화막과 질화막의 생성을 억제하여, 실리콘과 염화수소 가스와 반응을 촉진하여 3염화 실레인(SiHCl3)의 생성을 촉진하게 된다. 혼합 원료에 갈륨을 혼합하지 않을 경우, 실리콘 표면의 산화막과 질화막으로 인하여 염화수소와의 반응이 일어나기 어렵다.
다음으로, 혼합 원료와 염화수소가 반응하여 발생한 SiHCl3, AlCl 및 GaCln은 기판 장착부(220)의 성장용 기판(250)에서 질화 반응 가스인 암모니아와 반응하여 성장용 기판(250)의 표면에 육각형 실리콘 결정용 핵을 형성하게 되고, 기판의 방향과 무관하게 육각형 실리콘이 기둥 형상으로 성장하며, 이후에 실리콘 원료의 소모에 의하여 3 염화 실레인의 분압도 급속도로 감소하게 되어 뾰족한 삼각뿔의 팁 형상의 결정으로 성장이 마무리되어, 육각형 실리콘 결정이 형성된다.
이러한 육각형 실리콘 결정은 성장용 기판(250)에 거꾸로 매달린 형상으로 성장하게 되므로, 소정의 무게가 되면 자중에 의하여 성장용 기판(250)과 분리되어 수집용 기판(240)으로 모이게 된다. 도 3b는 수집용 기판(240)에 육각형 실리콘 결정이 수집된 것을 촬영한 사진이다.
다음으로 도 1의 S20 단계의 절삭 단계를 설명한다.
S20의 절삭 단계는 도 2의 수집용 기판(240)에 수집된 육각형 실리콘 결정을 절삭하여 소망하는 형상으로 만드는 공정이다. 도 3a에 도시된 바와 같이, 수집된 육각형 실리콘 결정(10')은 이미 육각형의 기둥 형상을 하고 있으며, 성장 시 성장용 기판(250) 쪽의 뿌리 부분과 수집용 기판(240) 쪽의 팁 부분을 가지고 있다.
바람직하게 절삭 단계는 이러한 육각형 실리콘 결정(10')의 뿌리 부분과 팁 부분을 절단하여 서로 대향하는 제1 단면(11)과 제2 단면(12)을 가지도록 절삭하는 것이다. 이때, 절삭 공정은 공지의 클리빙 장치(cleaving 장치)를 사용할 수 있고, 칼이나 핀셋 등을 사용할 수 있다.
대안적으로, 절삭 단계에서 육각형 실리콘 결정(10')의 육각 기둥 형상의 일 측면을 연삭하여, 육각형 이외의 사각형, 삼각형, 원형, 반원형, 타원형을 포함하는 단면을 가지는 기둥 형상으로 가공할 수 있다.
본 명세서에서, 다각형은 원형, 타원형인 형상 뿐 아니라 일부가 곡선이고 일부가 직선인 형상(원형 또는 타원형의 일부)까지 모두 포함하는 용어로서 사용한다. 따라서, 이하의 설명에서 기둥 형상의 측면이라는 것은 위의 다각형 형상의 곡선 또는 직선으로 이루어지는 측면을 의미한다. 또한, 도 3에서 기둥 형상은 그 높이가 다각형의 직경보다 크게 도시되었으나 이에 한정되는 것은 아니며, 설계의 필요에 의하여 그 높이가 다각형의 직경보다 짧은 형태도 될 수 있다.
또 다른 대안으로, 절삭 단계에서 육각형 실리콘 결정을 다면체 형상으로 가공할 수도 있다.
다음으로, 도 1의 S30의 전극 연결 단계를 설명한다.
전극 연결 단계는 절삭된 육각형 실리콘 결정에 금속층을 증착시켜 전극을 형성할 수 있고, 대안적으로 같이 별도의 금속 패드를 육각형 실리콘 결정과 접촉하도록 형성할 수 있다. 또한, 소망하는 반도체 소자에 따라서, 전극의 위치나 개수, 재료, 산화막 형성 유무를 달리할 수 있다.
먼저, 도 4a 내지 도 4d는 육각형 실리콘 결정을 사용하여 금속-반도체(MS) 다이오드 소자를 형성한 예시이다.
도 4a의 소자는 육각형 실리콘 결정(10)의 제1 단면(11) 및 제2 단면(12)에 각각 제1 및 제2 전극(21, 22)을 형성한 것이다. 이러한 전극은 리소그라피 공정이나 새도우 마스크(shadow mask) 또는 전용 지그(jig)을 사용하여 형성할 수 있다.
리소그라피 공정을 이용하는 경우, 육각형 실리콘 결정(10)의 표면적 전체에 포토레지스트를 도포 후에 제1 및 제2 단면(11, 12)의 포토레지스트를 제거하고, 먼저, 제1 단면(11)이 위쪽을 향하도록 육각형 실리콘 결정(10)의 배치한 후 금속을 증착하여 제1 전극(21)을 형성하며, 이후 제2 단면(12)이 위쪽을 향하도록 육각형 실리콘 결정(10)을 배치한 후 금속을 증착하여 제2 전극(22)을 형성한다. 금속의 증착은 스퍼터링 장치, 전자빔 증착기, 열증착기를 이용하여 수행할 수 있으며, 이에 한정되지 않는다. 금속의 증착 이후에는 필요에 따라 열처리 공정을 수행할 수 있다.
새도우 마스크 또는 전용 지그를 이용하는 경우, 전극 형성 부위를 노출하는 새도우 마스크 또는 전용 지그를 사용하여 한 번의 공정 시 다수 개의 기둥에 금속층을 증착하여 열처리 할 수 있다.
도 4a의 소자를 MS 다이오드로 만들기 위해서는 제1 전극(21)은 오믹 접촉을 형성하고, 제2 전극(22)은 쇼트키 접촉을 형성하거나, 제1 전극(21)은 쇼트키 접촉을 형성하고 제2 전극(22)은 오믹 접촉을 형성하거나, 제1 전극(21)과 제2 전극이 모두 쇼트키 접촉을 형성하도록 전극을 형성한다
이때, 육각형 실리콘 결정과 오믹 접촉을 형성할 수 있는 금속 재료는 Al, PtSi, TiSi2와 같은 금속 규소 화합물(Silicides)로서, 금속층의 두께는 100 Å ~ 2000 Å이 바람직하다.
또한, 육각 실리콘 결정과 쇼트키 접촉을 형성할 수 있는 금속 재료는 Pt, Ag, Al, Au, Cr, Cu, Hf, In, Mg, Mo, Ni, Pg, Pd, Ta, Ti, W으로 이루어지는 그룹 중에서 선택할 수 있고, 금속층의 두께는 100 Å ~ 1000 Å이 바람직하다.
한편, 도 4b의 소자는 제1 전극(21) 및 제2 전극(22)을 각각 제1 단면(11) 및 제2 단면(12) 쪽의 측면(13)에 형성한 것이고, 도 4c의 소자는 제1 및 제2 전극(21, 22)을 각각 제1 단면(11) 쪽의 측면(13) 및 제2 단면(12)에 형성한 것이며, 도 4d의 소자는 제1 및 제2 전극(21, 22)을 모두 측면(13)에 형성한 것이다. 도 4d에서 제1 전극 및 제2 전극(21, 22)이 소자의 다각형 측면 중 동일한 측면에 형성되어 있는 것으로 도시되어 있으나 이에 한정되지 않는다. 예를 들어, 육각 기둥이라고 할 때 제1 전극(21)과 제2 전극(22)은 서로 다른 측면, 예를 들어 서로 마주보는 측면에 형성될 수 있다.
도 5는 제1 전극 및 제2 전극을 별도의 금속 패드로 형성하여 금속-반도체 소자로 형성하는 예시이다. 육각형 실리콘 결정의 제1 단면에 제1 전극으로 Al 금속 패드를 오믹 접촉으로 형성하고, 제2 단면에 제2 전극으로 Pt 금속 패드를 쇼트키 접촉으로 형성한 것이다.
도 6a 내지 도 6c는 도 5와 같이 금속 패드를 접촉시켜 다양한 발광 장치를 제작하여 촬영한 사진이다. 도 6a는 기판 상에서 육각형 실리콘 결정을 금속 패드와 접촉시킨 것이고, 도 6b는 퓨즈 형태로 제작한 것이고, 도 6c는 소형 전구 소켓형으로 제작한 것이다.
도 7a 및 도 7b는 각각 도 6a와 도 6b의 발광 장치가 빛을 방출하는 것을 촬영한 사진이다. 제1 전극과 제2 전극에 50 V 이하의 전압과 100 mA 이하의 전류를 공급하여 육각형 실리콘이 발광하는 것을 확인할 수 있다.
도 8은 본 발명에 따른 육각형 실리콘 결정 발광 소자에 의한 광파이버 신호 전달의 예시를 도시한 사진으로 중심파장 740 nm의 광은 광파이버를 통하여 방출될 수 있어 실리콘 모노리식 소자 제조에 매우 적합하다.
도 9a와 도 9b는 본 발명에 따른 육각형 실리콘 발광 소자와 전류 주입기의 예시를 도시한 사진이다. 휴대용 AC 변환 직류 변압기는 0 ~50 Volt 직류 전류 주입 0 ~100 mA 조정기로 간단하게 육각형 실리콘 결정 발광 소자에 전원을 공급하여 광을 발광할 수 있다.
도 10은 본 발명에 따른 육각형 실리콘 결정을 이용한 발광 소자(MS 다이오드)의 전류-전압 곡선이다. 전압을 인가함에 따라, 도 10의 점선 부분에서 고전계가 한쪽의 장벽에 걸리게 되면 에너지밴드의 기울기가 양의 바이어스 전압에 의해 급격해져, 소수캐리어인 전자가 에너지를 얻어 열전자가 됨과 동시에 다량의 소수캐리어가 순간적으로 주입됨에 따라 광이 발생된다. 음의 바이어스 전압에서는 공핍영역에 걸리는 전계가 항복전계 이상이 되어 소수캐리어가 충격 이온화(impact ionization) 효과로 증폭되어 광이 방출된다. 도 10에서와 같이 바이어스 전압이 10 ~ 50 volt, 주입 전류가 20 ~ 100 mA인 범위가 바람직하며, 주입 전류를 100 mA이상으로 하는 것도 가능하다.
도 11a와 도 11b는 본 발명에 따른 육각형 실리콘 결정 발광 소자의 전계발광 스펙트럼(EL spectrum)을 도시한 그래프이다. 도 11a는 주입 직류 전류 5 mA에서 48mA, 도 11b는 50 mA에서 100 mA 까지의 스펙트럼 변화를 보여준다. 발광되는 빛의 중심 파장은 740 nm 로서 육각형 실리콘 반도체의 에너지 밴드인 1.7 eV의 값과 완전히 일치한다. 이와는 대조적으로, 입방체 (cubic) 결정 구조의 실리콘은 1.1 eV의 간접 밴드갭(indirect band gap)과 3.2 eV의 직접 밴드갭(direct bandgap)을 가진 간접 천이형 반도체로서, 직접 밴드갭과 간접 밴드갭 차이가 2.1 eV가 되어, 에너지 차이가 크기 때문에 비효율적인 발광 재료이다.
도 12는 본 발명에 따른 육각형 실리콘 결정을 이용한 발광 소자의 색좌표 결과를 도시한 그래프이다. 주입 전류의 변화가 50 mA 일 때까지 색좌표는 (0.5929, 0.3601)에서 100 mA일 경우 (0.5783, 0.3853)으로 미세한 변화를 보였으며, 색온도는 1500 K 근처에 집중되어 있다. 이는 백열전구와 유사한 발광체로서 육각형 실리콘 결정의 고유한 특성을 보여준다.
도 13은 본 발명에 따라서 성장한 육각형 실리콘 결정 광 스펙트럼을 일반 태양광의 스펙트럼과의 비교하였다. 중심 파장이 740 nm인 본 발명의 육각형 실리콘 결정과 일반적인 태양과 스펙트럼 비교하면 중심파장에서부터 적외선 영역까지 본 발명의 육각형 실리콘 결정의 에너지 밴드가 잘 일치하고 있음을 확인할 수 있다.
다음으로, 육각형 실리콘 결정을 사용한 반도체 소자의 다른 예시를 살펴본다.
도 14a 내지 도 14d를 참조하면, 육각형 실리콘 MOS 다이오드 소자는 제1 전극 또는 제2 전극 중 하나가 산화막 위에 형성된 것으로서, 설명의 편의 상 제1 전극(21)이 산화막(31) 위에 형성된 것으로 한다.
도 14a의 소자의 전극 형성 공정은 먼저, 육각형 실리콘 결정(10)의 제2 단면(12)에 금속을 증착시킨 후 열처리를 통해 제2 전극(22)을 오믹 접촉 전극으로 형성한다. 이후, 제1 전극을 형성하기 전에, 육각형 실리콘 결정의 제1 전극 형성 위치에 산화막(31)을 증착한다. 이러한 산화막(31)의 재료는 SiO2 등이며, Si3N4를 포함하는 질화막으로 대체될 수도 있다. 본 명세서에서, 산화막은 산화막 또는 질화막을 모두 지칭하는 용어로 사용된다. 다음으로, 이러한 산화막(31) 위에 금속을 증착시켜 제1 전극(21)을 형성한다. 이러한 제1 및 제2 전극, 산화막은 리소그라피 공정이나 새도우 마스크(shadow mask) 또는 전용 지그(jig)을 사용하여 형성할 수 있다.
도 14b의 소자는 도 14a의 소자에서 제2 전극(22)을 측면(13)에 형성한 것이고, 도 14c의 소자는 육각형 실리콘 결정(10)의 측면(13)에 산화막(31)을 형성하고, 그 위에 제1 전극(21)을 산화막(31) 위에 형성한 것이다. 도 14d의 소자는 도 14c의 소자에서 제2 전극(22)을 측면(13)에 형성한 것이다.
도 15a 내지 도 15d는 MESFET 소자 또는 듀얼 MS 쇼트키 다이오드 소자로 사용할 수 있는 육각형 실리콘 반도체 소자를 도시한 도면이다.
도 15a의 소자는 육각형 실리콘 결정(10)의 제1 단면(11) 및 제2 단면(12)에 각각 제1 전극(21) 및 제2 전극(22)을 형성하고, 제1 전극(21)과 제2 전극(22) 사이의 측면에 제3 전극(23)을 형성한 것이다. 이러한 전극은 리소그라피 공정이나 새도우 마스크(shadow mask) 또는 전용 지그(jig)을 사용하여 형성할 수 있다.
도 15a의 소자를 MESFET 소자로 만들기 위해서는 제1 전극(21)과 제2 전극(22)은 오믹 접촉을 형성하도록 하고, 제3 전극(23)은 쇼트키 접촉을 형성하도록 하여, 제1 전극(21), 제2 전극(22), 제3 전극(23)이 각각 소스, 드레인 및 게이트로서 동작하게 한다.
도 15a의 소자를 듀얼 쇼트키 다이오드 소자로 만들기 위해서는 제1 전극(21)과 제2 전극(22)은 쇼트키 접촉을 형성하도록 하고, 제3 전극(23)은 오믹 접촉을 형성하도록 하여 듀얼 쇼트키 다이오드 소자로 동작하게 한다.
한편, 도 15b의 소자는 도 15a의 소자에서 제2 전극(22)을 측면(13)에 형성한 것이고, 도 15c의 소자는 도 15a의 소자에서 제1 전극(21)을 측면(13)에 형성한 것이다. 도 15d의 소자는 제1 전극(21), 제2 전극(22) 및 제3 전극(23)을 모두 측면(13)에 형성한 것이다.
도 16a 내지 도 16d는 MOSFET 소자로 사용할 수 있는 육각형 실리콘 반도체 소자를 도시한 도면이다.
도 16a 내지 도 16d의 소자는 각각 도 15a 내지 15d의 소자에서 제3 전극(23)을 산화막(31) 위에 형성한 것이다. 도 16a 내지 도 16d의 제1 전극(21)과 제2 전극(22)은 육각형 실리콘 결정(10)과 오믹 접촉을 하고, 제3 전극(23)은 산화막(31) 위에 형성되어 제1 전극(21) 내지 제3 전극(23)이 각각 소스, 드레인 및 게이트로서 동작하게 한다.
도 17a 내지 도 17d는 듀얼 MOS 다이오드 소자로 사용할 수 있는 육각형 실리콘 반도체 소자를 도시한 도면이다.
도 17a 내지 도 17d의 소자는 각각 도 15a 내지 15d의 소자에서 제3 전극(23)을 측면(13)에 형성하고, 제1 전극(21) 및 제2 전극(22)을 산화막 위에 형성한 것이다. 즉, 제1 전극(21)의 형성 전에 제1 전극(21)의 형성 위치에 제1 산화막(31)을 형성하고, 제2 전극(22)의 형성 전에 제2 전극(22)의 형성 위치에 제2 산화막(32)을 형성한다. 이때, 제3 전극(23)은 오믹 접촉을 형성한다.
이러한 도 4a 내지 도 4d, 도 14a 내지 도 17d의 소자는 모두 발광 소자 또는 전자 소자로서 동작할 수 있다.
본 발명에 따르면 실리콘, 알루미늄, 갈륨으로 이루어진 혼합 원료를 사용하는 HVPE법으로 제조한 육각형 실리콘 결정을 이용하여 발광 소자 및 전자 소자를 포함하는 반도체 소자를 대량으로 제조할 수 있다. 이러한 반도체 소자는 별도의 PN 접합이 필요 없으므로 제조가 용이하다.
또한, 육각형 실리콘 결정을 성장시킨 후, 양단 또는 측면에 전극 또는 소스/드레인 전극을 형성하거나 전극을 접촉시키는 간단한 공정으로 다이오드, MESFET, MOSFET 등의 각종 반도체 소자를 제조할 수 있다.
본 발명에 따르면, 발광 성능이 우수한 육각형 실리콘 발광 소자를 제조할 수 있고, 이러한 육각형 실리콘 발광 소자는 백열 전구와 유사한 발광체로서 다양한 활용이 가능하다.
본 발명은 혼합 원료의 실리콘, 알루미늄, 갈륨의 혼합비를 조절하여 육각형 실리콘 결정 성장 속도를 조절할 수 있고, 이러한 결정 성장 속도에 따라 결정의 직경 및 길이가 조절되므로, 최종적으로 육각형 실리콘 반도체 소자의 크기를 조절할 수 있다. 또한, 육각형 실리콘 결정을 절삭하고 리소그라피 공정으로 전극을 형성하여 반도체 소자를 만들 수 있어서, 마이크로 포토닉스 분야에서 활용도가 매우 크다.
이상에서 본원 발명의 기술적 특징을 특정한 실시예를 중심으로 설명하였으나, 본원 발명이 속하는 기술분야에서 통상의 지식을 가진 사람이라면 본 발명에 따른 기술적 사상의 범위 내에서도 여러 가지 변형 및 수정을 가할 수 있음은 명백하다.
100: 반응관
210: 혼합 원료부 230: 혼합 원료
220: 기판 장착부 240: 수집용 기판
250: 성장용 기판
300: 반응 가스 공급부
310: 분위기 가스 공급부 311: 분위기 가스 공급관
320: 질화 반응 가스 공급부 321: 질화 반응 가스 공급관
330: 할로겐화 반응 가스 공급부 331: 할로겐화 가스 공급관
400: 가열부
10, 10': 육각형 실리콘 결정
11: 제1 단면 12: 제2 단면
13: 측면
21: 제2 전극 22: 제2 전극
23: 제3 전극
31, 32: 산화막 또는 질화막
210: 혼합 원료부 230: 혼합 원료
220: 기판 장착부 240: 수집용 기판
250: 성장용 기판
300: 반응 가스 공급부
310: 분위기 가스 공급부 311: 분위기 가스 공급관
320: 질화 반응 가스 공급부 321: 질화 반응 가스 공급관
330: 할로겐화 반응 가스 공급부 331: 할로겐화 가스 공급관
400: 가열부
10, 10': 육각형 실리콘 결정
11: 제1 단면 12: 제2 단면
13: 측면
21: 제2 전극 22: 제2 전극
23: 제3 전극
31, 32: 산화막 또는 질화막
Claims (18)
- 육각형 실리콘 반도체 소자로서,
제1 단면, 제2 단면 및 측면을 포함하는 육각형 실리콘 결정;
상기 육각형 실리콘 결정의 제1 단면 또는 측면에 형성되거나 제1 단면 또는 측면과 접속되는 제1 전극;
상기 제1 전극과 이격되어, 상기 육각형 실리콘 결정의 제2 단면 또는 측면에 형성되거나 제2 단면 또는 측면과 접속되는 된 제2 전극
을 포함하는 육각형 실리콘 반도체 소자. - 제1항에 있어서,
상기 제1 전극은 오믹 접촉 또는 쇼트키 접촉을 형성하고,
상기 제2 전극은 쇼트키 접촉을 형성하는 육각형 실리콘 반도체 소자. - 제1항에 있어서,
상기 제1 전극과, 상기 육각형 실리콘 결정의 제1 단면 또는 측면 사이에 형성된 산화막
을 더 포함하는 육각형 실리콘 반도체 소자. - 제3항에 있어서,
상기 제2 전극은 오믹 접촉을 형성하는 육각형 실리콘 반도체 소자. - 제1항에 있어서,
상기 제1 전극 및 제2 전극과 각각 이격되어, 상기 측면에 형성된 제3 전극
을 더 포함하는 육각형 실리콘 반도체 소자. - 제5항에 있어서,
상기 제1 전극 및 제2 전극은 오믹 접촉이고,
제3 전극은 쇼트키 접촉을 형성하는 육각형 실리콘 반도체 소자. - 제5항에 있어서,
상기 제1 전극 및 제2 전극은 쇼트키 접촉이고
상기 제3 전극은 오믹 접촉을 형성하는 육각형 실리콘 반도체 소자. - 제5항에 있어서,
상기 측면과 제3 전극 사이에 형성된 산화막
을 더 포함하고,
상기 제1 전극 및 제2 전극은 오믹 접촉을 형성하는 육각형 실리콘 반도체 소자. - 제5항에 있어서,
상기 제1 전극과 상기 제1 단면 또는 측면 사이에 형성된 제1 산화막; 및
상기 제2 전극과 상기 제2 단면 또는 측면 사이에 형성된 제2 산화막;
을 더 포함하고,
상기 제3 전극은 오믹 접촉을 형성하는 육각형 실리콘 반도체 소자. - 제1항에 있어서,
상기 육각형 실리콘 반도체 소자는 발광 소자인 육각형 실리콘 반도체 소자. - 육각형 실리콘 반도체 소자를 제조하는 방법으로서,
육각형 실리콘 결정을 성장시키는 단계;
성장한 육각형 실리콘 결정을 제1 단면, 제2 단면 및 측면을 포함하는 다면체 형상으로 절삭하는 단계; 및
절삭된 육각형 실리콘 결정에 전극을 형성하거나 전극을 접촉시키는 전극 연결 단계
를 포함하는 육각형 실리콘 반도체 소자 제조 방법. - 제11항에 있어서,
상기 육각형 실리콘 결정을 성장시키는 단계는
반응관 일측에 고체 상태인 실리콘과, 알루미늄과, 갈륨을 혼합한 혼합 원료를 배치하는 단계;
상기 반응관 타측에, 결정 성장면이 아래쪽을 향하도록 성장용 기판을 배치하는 기판 배치 단계;
상기 반응관을 1100-1300℃ 범위의 온도로 가열하는 단계;
상기 혼합 원료에 할로겐화 반응가스를 공급하는 단계;
상기 성장용 기판에 질화 반응 가스를 공급하는 단계;
상기 혼합 원료와 할로겐화 반응가스가 반응하여 3 염화 실레인 가스 및 금속 염화물 가스를 생성하는 단계;
상기 생성된 3 염화 실레인 가스 및 금속 염화물 가스가 질화 반응 가스와 반응하여 상기 성장용 기판 상에 핵을 생성하는 단계; 및
상기 생성된 핵을 중심으로 육각형 실리콘 결정이 성장하는 단계
를 포함하는 육각형 실리콘 반도체 소자 제조 방법. - 육각형 실리콘 결정을 절삭하여 제1 단면, 제2 단면 및 측면을 포함하는 다각형 기둥을 형성하는 단계; 및
상기 제1 단면, 제2 단면 및 측면 중 적어도 하나의 면에 전극을 형성하거나 전극을 접촉시키는 전극 연결 단계
를 포함하는 육각형 실리콘 반도체 소자 제조 방법. - 제11항 내지 제13항 중 어느 한 항에 있어서,
상기 전극 연결 단계는
상기 제1 단면 또는 측면에 제1 전극을 형성하는 단계; 및
상기 제1 전극과 이격되어, 상기 제2 단면 또는 측면에 제2 전극을 형성하는 단계
를 포함하는 육각형 실리콘 반도체 소자 제조 방법. - 제14항에 있어서,
상기 전극 연결 단계는
상기 제1 전극 형성 단계 전에, 상기 제1 전극 형성 위치에 산화막을 형성하는 단계
를 포함하는 육각형 실리콘 반도체 소자 제조 방법. - 제11항 내지 제13항 중 어느 한 항에 있어서,
상기 전극 연결 단계는
상기 제1 단면 또는 측면에 제1 전극을 형성하는 단계;
상기 제1 전극과 이격되어, 제2 단면 또는 측면에 전극을 형성하는 단계; 및
상기 제1 전극 및 제2 전극과 각각 이격되어, 상기 측면에 제3 전극을 형성하는 단계;
를 더 포함하는 육각형 실리콘 반도체 소자 제조 방법. - 제16항에 있어서,
상기 전극 연결 단계는
상기 제3 전극 형성 단계 전에, 상기 제3 전극의 형성 위치에 산화막을 형성하는 단계
를 더 포함하는 육각형 실리콘 반도체 소자 제조 방법. - 제16항에 있어서,
상기 전극 연결 단계는
상기 제1 전극 형성 단계 전에, 상기 제1 전극의 형성 위치에 산화막을 형성하는 단계; 및
상기 제2 전극 형성 단계 전에, 상기 제2 전극의 형성 위치에 산화막을 형성하는 단계
를 더 포함하는 육각형 실리콘 반도체 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200147857A KR102434258B1 (ko) | 2020-11-06 | 2020-11-06 | 육각형 실리콘 결정을 이용한 반도체 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200147857A KR102434258B1 (ko) | 2020-11-06 | 2020-11-06 | 육각형 실리콘 결정을 이용한 반도체 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220061645A true KR20220061645A (ko) | 2022-05-13 |
| KR102434258B1 KR102434258B1 (ko) | 2022-08-19 |
Family
ID=81583613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200147857A KR102434258B1 (ko) | 2020-11-06 | 2020-11-06 | 육각형 실리콘 결정을 이용한 반도체 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102434258B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220145620A (ko) * | 2021-04-22 | 2022-10-31 | 주식회사 엘앤비에스 | 육각형 실리콘 결정 성장 장치 및 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000228480A (ja) * | 1999-02-09 | 2000-08-15 | Toshiba Corp | 半導体素子および半導体装置 |
| KR102149338B1 (ko) * | 2019-08-02 | 2020-08-28 | 안형수 | 육각형 실리콘 결정 성장 장치 및 방법 |
-
2020
- 2020-11-06 KR KR1020200147857A patent/KR102434258B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000228480A (ja) * | 1999-02-09 | 2000-08-15 | Toshiba Corp | 半導体素子および半導体装置 |
| KR102149338B1 (ko) * | 2019-08-02 | 2020-08-28 | 안형수 | 육각형 실리콘 결정 성장 장치 및 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220145620A (ko) * | 2021-04-22 | 2022-10-31 | 주식회사 엘앤비에스 | 육각형 실리콘 결정 성장 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102434258B1 (ko) | 2022-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8129733B2 (en) | Gallium nitride light emitting devices on diamond | |
| Davis | Thin films and devices of diamond, silicon carbide and gallium nitride | |
| US8563395B2 (en) | Method of growing uniform semiconductor nanowires without foreign metal catalyst and devices thereof | |
| US6544870B2 (en) | Silicon nitride film comprising amorphous silicon quantum dots embedded therein, its fabrication method and light-emitting device using the same | |
| CN1251335C (zh) | 以氮化镓为基底的半导体发光装置及其制造方法 | |
| US7294519B2 (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| KR20110013325A (ko) | 나노 패턴화 기판 및 에피택시 구조체 | |
| CN106783948A (zh) | 生长在Si衬底上的InN纳米柱外延片及其制备方法 | |
| WO2023202331A1 (zh) | 一种基于氮化铝镓材料的发光二极管外延结构及其制造方法 | |
| KR102434258B1 (ko) | 육각형 실리콘 결정을 이용한 반도체 소자 및 그 제조 방법 | |
| KR20060094862A (ko) | 실리콘 나노 와이어, 실리콘 나노 와이어를 포함하는반도체 소자 및 실리콘 나노 와이어 제조 방법 | |
| CN104332545A (zh) | 低电阻率p型铝镓氮材料及其制备方法 | |
| Sankaranarayanan et al. | Catalytic growth of gallium nitride nanowires on wet chemically etched substrates by chemical vapor deposition | |
| CN102214748A (zh) | 一种氮化镓基垂直结构led外延结构及制造方法 | |
| Suo et al. | Synthetic strategies and applications of GaN nanowires | |
| CN1943047A (zh) | 氮化镓基半导体器件 | |
| CN105098001A (zh) | 发光设备及其制造方法 | |
| JP3695416B2 (ja) | リン化硼素系半導体層、その製造方法、及びリン化硼素系半導体素子 | |
| CN103715325B (zh) | 单根ZnO微米线同质结发光二极管的制备方法 | |
| KR100693129B1 (ko) | ｐｎ 접합 ＧａＮ 나노막대 ＬＥＤ 제조방법 | |
| JP2007129271A (ja) | 半導体発光素子及びその製造方法 | |
| JP3090063B2 (ja) | 化合物半導体素子 | |
| CN110323311B (zh) | 一种基于石墨烯/ZnO纳米线/p-GaN薄膜的LED点光源及其制备方法 | |
| KR20040079506A (ko) | 화합물 반도체 발광 소자의 제조 방법 | |
| KR100693130B1 (ko) | ｐｎ 접합 ＧａＮ 나노막대 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |