CN105098001A - 发光设备及其制造方法 - Google Patents

发光设备及其制造方法 Download PDF

Info

Publication number
CN105098001A
CN105098001A CN201510259865.4A CN201510259865A CN105098001A CN 105098001 A CN105098001 A CN 105098001A CN 201510259865 A CN201510259865 A CN 201510259865A CN 105098001 A CN105098001 A CN 105098001A
Authority
CN
China
Prior art keywords
layer
nitride semiconductor
semiconductor layer
temperature
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510259865.4A
Other languages
English (en)
Other versions
CN105098001B (zh
Inventor
金玟奎
郑廷桓
金景海
郭雨澈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140129305A external-priority patent/KR20150133622A/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of CN105098001A publication Critical patent/CN105098001A/zh
Application granted granted Critical
Publication of CN105098001B publication Critical patent/CN105098001B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

实施例提供了一种发光设备及其制造方法。所述方法包括：在生长衬底上生长n型氮化物半导体层；在n型氮化物半导体层上生长活性层；通过在第一温度下向腔室引入III族元素源、V族元素源和p型掺杂物来在生长衬底上生长p型氮化物半导体层；以及将腔室内部从第一温度冷却至第二温度，其中在冷却过程期间保持p型掺杂物的引入。根据所公开的技术，可以防止p型掺杂物从p型氮化物半导体层扩散到腔室中。

Description

发光设备及其制造方法
本专利文件要求2014年5月20日提交的第10-2014-0060231号韩国专利申请、2014年9月26日提交的第10-2014-0129305号韩国专利申请及2014年12月30日提交的第10-2014-0193540号韩国专利申请的优先权及权益，且这些文献的内容以参考方式被结合。
技术领域
本专利文件涉及发光设备及其制造方法。在示例性实施例中，提供了一种生长具有低的表面接触电阻的p型氮化物半导体的方法，并且提供了一种利用所述方法制造的发光设备。
背景技术
诸如GaN的氮化物半导体具有优秀的电磁特性，且被广泛用于诸如发光二极管的发光设备。使用P-N结的氮化物半导体设备(诸如发光二极管)包括p型半导体层和n型半导体层。此时，p型半导体层和n型半导体层中的每一个均掺杂有导电类型确定杂质，诸如Mg和Si。
通常，利用氮化物半导体的发光设备通过在生长衬底上生长n型氮化物半导体层、活性层和p型氮化物半导体层来形成。在生长发光二极管的过程中，通过将III族元素、V族元素及杂质前驱物(诸如Mg)引入生长腔来生长p型氮化物半导体层。此时，Mg替代III族元素的位置，使得氮化物半导体被掺杂为p型。这种p型氮化物半导体层通常在氢气环境下在生长腔室中进行生长。
发明内容
示例性实施例提供了一种制造发光设备的方法，其能够防止在降低氮化物半导体生长腔的内部温度的过程中p型氮化物半导体层的接触电阻的增大。
示例性实施例提供了一种发光设备，其包括具有低接触电阻且因此低的正向电压和高发光效率的p型氮化物半导体层。
根据一个示例性实施例，一种制造发光设备的方法包括：在生长衬底上生长n型氮化物半导体层；在n型氮化物半导体层上生长活性层；通过在第一温度下向腔室引入III族元素源、V族元素源和p型掺杂物来在活性层上生长p型氮化物半导体层；将腔室内部从第一温度冷却至第二温度，其中在冷却过程的至少一部分中将p型掺杂物引入腔室。
相应地，由于Mg的外部扩散可以被阻止，因此能够提供了一种包括具有低接触电阻的p型氮化物半导体层的发光设备。
将腔室内部从第一温度冷却至第二温度可以包括在p型氮化物半导体层上形成包含p型掺杂物的扩散阻挡层。
此外，p型掺杂物可以为Mg，扩散阻挡层可以包括Mg和MgxNy中的至少一个。
在将腔室内部从第一温度冷却至第二温度的过程中，可以停止向腔室引入III族元素源，且可以保持引入V族元素源。
制造发光设备的方法可以进一步包括，在将腔室内部从第一温度冷却至第二温度之后，将腔室内部维持在第二温度预定时间，其中可以在腔室内部维持在第二温度的时期的至少一部分中将p型掺杂物引入腔室，可以在将腔室内部维持在第二温度的同时生长扩散阻挡层。
另外，在将腔室内部从第一温度冷却至第二温度且将腔室内部维持在第二温度期间，可以持续引入V族元素源，且在p型氮化物半导体层的生长过程中引入的V族元素源的流速可以高于或等于扩散阻挡层生长过程中引入的V族元素源的流速。
P型氮化物半导体层生长过程中引入的p型掺杂物的流速可以高于或等于扩散阻挡层生长过程中引入的p型掺杂物的流速。
在扩散阻挡层的形成过程中，p型掺杂物可以在多脉冲模式下被引入到腔室中，扩散阻挡层可以包括其中富Mg的MgxNy层和贫Mg的MgxNy层重复堆叠的结构。
此外，在扩散阻挡层的形成过程中，III族元素源和p型掺杂物可以在多脉冲模式下被引入到腔室中，扩散阻挡层可以包括其中MgxNy层和GaN层重复堆叠的结构。
该方法可以进一步包括，在将腔室内部从第一温度冷却至第二温度的过程中，至少在将p型掺杂物引入腔室这段时期的至少一部分中单调降低III族元素源的流速。
在一些实施例中，在将腔室内部从第一温度冷却至第二温度的过程中，至少在将p型掺杂物引入腔室这段时期的至少一部分中以多脉冲模式将III族元素源引入腔室中，且在该多脉冲模式中，后续的脉冲可以具有比前一脉冲更短的持续时间。
根据另一示例性实施例，发光设备包括：n型氮化物半导体层；设置在n型氮化物半导体层上的活性层；设置在活性层上的p型氮化物半导体层；以及设置在p型氮化物半导体层上的扩散阻挡层。
相应地，可以提供一种包括具有低接触电阻的p型氮化物半导体层的发光设备。
扩散阻挡层可以包括p型掺杂物。
P型掺杂物可以为Mg，扩散阻挡层可以包括Mg和MgxNy中的至少一个。
另外，扩散阻挡层可以包括其中富Mg的MgxNy层和贫Mg的MgxNy层重复堆叠的结构。
作为替换，扩散阻挡层可以包括其中MgxNy层和GaN层重复堆叠的结构。
GaN可以包括Mg以便掺杂成p型。
发光设备可以进一步包括设置在扩散阻挡层上的p型电极，其中该p型电极可以与扩散阻挡层形成欧姆接触。
根据所公开技术的实施例，可以防止p型掺杂物从p型氮化物半导体层向外扩散，从而避免p型氮化物半导体层的接触电阻的升高。
另外，由于可以提供根据所公开技术的p型氮化物半导体层的生长方法及利用该方法制造的发光设备，根据所公开技术的发光设备包括具有低接触电阻的p型氮化物，且由此可以具有低的正向电压和高的发光效率。
附图说明
图1是说明在生长p型氮化物半导体层的典型的工艺中Mg向外扩散的示意图。
图2和图3是说明根据本发明的一些实施例的发光设备的示例性制造方法的剖面图。
图4是说明根据本发明的一个实施例的示例性扩散阻挡层的示意图。
图5是说明根据本发明的一个实施例的p型氮化物半导体层和扩散阻挡层的示例性生长方法的流程图。
图6至图11是说明根据本发明其他实施例的p型氮化物半导体层和扩散阻挡层的示例性生长方法的流程图。
具体实施方式
在下面，将参照附图详细描述所公开技术的示例性实施方式。应认识到，提供下列实施方式旨在帮助理解所公开技术的示例。由此，应当认识到，所公开的技术不限于下列实施方式且可以以不同的方式来提供。另外，应当注意，这些附图不具有精确比例，且某些尺寸(诸如宽度、长度、厚度等)可以出于方便描述的目的而被夸大。应认识到，当元件(诸如层、膜、区域或衬底)被称作形成于、放于或置于另一元件“上方”或“之上”时，它可以直接形成于、放于或置于该另一元件上，也可以存在中间元件。在整个说明书中，类似的部件将被标以相似的附图标记。
当用Mg在具有氢气环境的生长腔室中对p型氮化物半导体层掺杂时，Mg的悬空键与氢元素结合，这会破坏Mg在氮化物半导体层中作为p型杂质的作用。因此，Mg的掺杂浓度不会达到期望水平。为了克服这个问题，公开的第US2007/007465号美国申请描述了一种将氢气排出生长腔室且对p型氮化物半导体层进行退火的方法。
另外，p型氮化物半导体层的表面与p型电极形成欧姆接触，p型氮化物半导体层的表面用p型杂质进行过度掺杂(例如掺杂浓度为p型氮化物半导体内部的掺杂浓度的10倍)。在半导体层的生长完成之后，在冷却腔室的内部或者对p型氮化物半导体层进行退火的期间，由于腔室内部与p型氮化物半导体层之间Mg浓度的差异，Mg发生扩散。换言之，Mg从p型氮化物半导体层扩散到腔室内部，这导致p型氮化物半导体层与p型电极之间的接触电阻变大。
当p型氮化物半导体层与p型电极之间的接触电阻变大时，所制备的发光设备的正向电压变大。另外，接触电阻的增大还会导致发光效率的恶化。因此，需要一种制造方法或新型结构，其能够防止制造过程中p型氮化物半导体层的接触电阻可能的增大。
在本发明的实施例中，氮化物半导体层可以在生长腔室中生长。在一些实施方式中，氮化物半导体层可以在金属有机化学气相沉积(MOCVD)腔室中形成。因此，如下所述的生长条件可以用于利用MOCVD生长氮化物半导体层的情况。然而，应当认识到，本发明并不局限于此，且因此还可以包括利用分子束外延(MBE)、氢化物气相外延(HVPE)或类似方法生长氮化物半导体的情况。
图2和图3是说明根据本发明的一些实施例的发光设备的示例性制造方法的剖面图。
参见图2，在生长衬底110上生长n型氮化物半导体层131、活性层133和p型氮化物半导体层135。另外，在一些实施方式中，可以在生长n型氮化物半导体层131之前在生长衬底110上形成缓冲层120。
生长衬底110不受限制，只要氮化物半导体层能够在该衬底上生长，且可以包括绝缘衬底或导电衬底。生长衬底110可以是或者包括例如蓝宝石衬底、图形化的蓝宝石衬底(PSS)、硅衬底、碳化硅衬底、氮化铝衬底、或者氮化镓衬底。
生长衬底110被加载到生长腔室中，且腔室内部可以被加热至预定温度。腔室内部温度可以根据氮化物半导体层的生长条件而进行各种调节，这将在下面详细描述。
缓冲层120可以在相对低的温度下生长于生长衬底110上。例如，缓冲层120可以在约500℃-约600℃的温度下生长。缓冲层120可以充当核心层，其允许半导体层在后续工艺中生长成单晶体。另外，缓冲层可以用于释放由后续工艺中生长的半导体层与生长衬底110之间的晶格失配造成的压力和应变。
缓冲层120可以包括氮化物半导体，例如，AlGaN、AlN或GaN中的至少一个。
n型氮化物半导体层131可以生长在生长衬底110上。n型氮化物半导体层131可以包括诸如(Al、Ga、In)N的氮化物半导体和n型掺杂物。n型氮化物半导体131可以包括通过在约900℃-约1100℃下将III族元素源、V族元素源及n型掺杂物前驱物引入腔室而生长的层。此时，n型掺杂物可以是或包括Si。
另外，n型氮化物半导体层131可以包括单层或多层，或者可以包括超晶格层。
活性层133可以生长在n型氮化物半导体层131上，且可以包括氮化物半导体，诸如(Al、Ga、In)N。另外，活性层可以具有包括多个阻挡层和多个阱层的多量子阱(MQW)结构。此时，构成多量子阱结构的半导体层形成元素及其组成可以被调节成使半导体层能够发出具有期望峰值波长的光。
p型氮化物半导体层135可以生长在活性层133上，且包括诸如(Al、Ga、In)N的氮化物半导体和p型掺杂物。
p型半导体层135可以通过在第一温度下将III族元素源、V族元素源及p型掺杂物前驱物引入腔室而生长。此时，第一温度可以在约900℃-约1100℃之间；TMGa可以被用作III族元素源；NH3可以被用作V族元素源；Cp2Mg可以被用作p型掺杂物源；N2、H2或其中N2和H2按照预定比例进行混合的气体可以被用作载气。然而，应当认识到，本发明不限于此且可以有其他实施方式。
然后，当p型氮化物半导体层135的生长完成时，腔室内部可以被冷却以完成p型氮化物半导体层135的生长。此时，冷却腔室内部可以包括从第一温度冷却至第二温度，且可以在冷却腔室内部期间保持将p型掺杂物引入腔室。第二温度可以高于或等于使氢与p型掺杂物的键分裂的温度，且可以例如为400℃或更高的温度。换言之，在p型氮化物半导体层135的生长完成之后，冷却腔室内部，同时保持引入p型掺杂物，因此可以防止p型掺杂物从p型氮化物半导体层135中向外扩散。另外，在冷却过程期间，可以在p型氮化物半导体层135的上表面上形成扩散阻挡层140。
在下面，将参照图3至图5详细描述p型氮化物半导体层135和扩散阻挡层140的生长方法。根据该实施例，Mg被用作p型掺杂物，N2气被用作载气。然而，应当认识到，本发明不限于此，除Mg之外的能够给氮化物半导体层赋予p型导电性的任何元素均可以被用作p型掺杂物，且除N2之外的任何惰性气体也均可以被用作载气。
图5说明了p型氮化物半导体层和扩散阻挡层的生长方法。参照图5，在腔室内部温度被设为第一温度之后，III族元素源、V族元素源、Mg和N2气被引入腔室中以生长p型氮化物半导体层135。然后，停止将III族元素源引入腔室，接着将腔室内部冷却至第二温度，同时在预定时间内保持将Mg引入腔室。此时，在N2作为载气单独被引入以破坏Mg和氢的键之后，腔室内部从第二温度上被进一步冷却。在一些实施方式中，腔室内部可以在预定时间内保持在第二温度。另外，可以至少在从第一温度到第二温度的整个冷却过程中保持V族元素源的引入。因此，可以防止Mg从p型氮化物半导体层135扩散到腔室中。
形成扩散阻挡层时Mg源和载气的引入流速可以高于或等于生长p型氮化物半导体层时Mg和载气的引入流速，该引入流速可以在从第一温度到第二温度的冷却开始的时间点开始减小，或者可以在冷却完成之后将腔室内部维持在第二温度期间进行减少。
相应地，如图3中所示，腔室中的Mg和V族元素源被沉积在p型氮化物半导体层135上以形成扩散阻挡层140。因此，扩散阻挡层140可以包括Mg或MgxNy中的至少一个，其取决于是否引入了V族元素源及V族元素源的引入流速。扩散阻挡层140可以在腔室内部从第一温度冷却至第二温度时和/或腔室内部维持在第二温度上时进行生长。
扩散阻挡层140形成在p型氮化物半导体层135上，且由此能够更有效地阻止Mg从p型氮化物半导体层135扩散到腔室中。例如，如图4中所示，包括Mg和/或MgxNy的扩散阻挡层140形成在p型氮化物半导体层135的表面上，因此p型氮化物半导体层135中所包含的Mg可以被有效地防止扩散到腔室210中。
扩散阻挡层140可以具有约0.3nm-约5nm的厚度，使得在扩散阻挡层140上形成p型电极不会导致接触电阻的升高。另外，扩散阻挡层140可以包括为导电金属的Mg，和/或为导电氮化物的MgxNy，以便与p型电极形成欧姆接触。因此，可以防止通过根据本发明实施例的p型氮化物半导体层135的生长方法制造的发光设备的正向电压的升高。
尽管在该实施例中已借助其中p型掺杂物为Mg的示例对该方法进行了描述，但是应当认识到，本发明不限于此，且包括其中使用其他p型掺杂物的情形。
另外，在将腔室内部维持在第二温度预定时间后，腔室内部可以被冷却至室温以完成p型氮化物半导体层135的制造。
在下文中，将参照图6至图11更详细地描述根据本发明实施例的p型氮化物半导体层135的生长方法。
图6说明了根据本发明的一些实施例的p型氮化物半导体层135的示例性生长方法。
参见图6，生长p型氮化物半导体层135可以包括在第一至第五阶段(S1-S5)期间生长p型氮化物半导体层135。此时，第一至第五阶段(S1-S5)可以分别进行第一至第五时间段(T1-T5)。在第一至第五阶段(S1-S5)期间，腔室内部压力可以在200Torr-400Torr之间。
在第一阶段(S1)中，III族元素源、Mg源、V族元素源、及环境气体可以被引入到生长腔室中以在第一温度下在T1时间段内生长p型氮化物半导体层。此时，在一些实施方式中，III族元素源可以包括TMGa或TEGa，Mg源可以包括Cp2Mg，V族元素源可以包括NH3，环境气体可以包括H2和N2。
例如，在第一阶段(S1)，约130sccm至约160sccm的TEGa、约200sccm至约300sccm的Cp2Mg、约40slm至60slm的NH3、约40slm至70slm的N2、以及约150slm至约180slm的H2可以在T1时间段内被引入到生长腔室中，同时将腔室内部维持在约900℃至约1200℃以生长p型氮化物半导体层。相应地，p型氮化物半导体层可以被生长成p-GaN层。在一些实施方式中，当TMGa被用作III族元素源时，TMGa可以在约30sccm至约50sccm的流速下被引入到生长腔室中。可以根据P-GaN层的期望厚度调整T1。
接着，在第二阶段(S2)中，接着第一阶段(S1)将源和环境气体引入到生长腔室中，同时保持生长温度与第一阶段中的大致相同，其中只有Mg源的流速增大以生长P+型氮化物半导体层。换言之，在第二阶段(S2)中，通过增加Mg源的流速，同时将III族元素源、V族元素源及环境气体的流速保持在与第一阶段(S1)中相同的水平，可以生长其掺杂浓度比p型氮化物半导体层更高的p+型氮化物半导体层。因此，可以形成包括p型氮化物半导体层和p+型氮化物半导体层的p型氮化物半导体层135。在p型氮化物半导体层上生长p+型氮化物半导体层可以降低p型电极与p型氮化物半导体层135之间的接触电阻。
例如，在第二阶段(S2)中，约130sccm至约160sccm的TEGa、约400sccm至约600sccm的Cp2Mg、约40slm至60slm的NH3、约40slm至70slm的N2、约150slm至约180slm的H2在3分钟时间内被引入到生长腔室中，同时将腔室内部维持在约900℃至约1200℃，从而生长p+型氮化物半导体层。相应地，p+型氮化物半导体层可以被生长成p+-GaN层。在另一方面，当TMGa被用作III族元素源时，TMGa可以在约30sccm至约50sccm的流速下被引入到生长腔室中。
另外，在其中生长p+型氮化物半导体层的第二阶段(S2)中，In源(诸如TMIn或TEIn)可以进一步被引入到生长腔室中。例如，TMIn可以在约400sccm至约500sccm的流速下被进一步引入到生长腔室中。相应地，p+型氮化物半导体层可以被生长成p+-InGaN层。
接着，在第三阶段(S3)中，可以停止供应III族元素源和V族元素源；环境气体的组成可以发生变化；生长温度可以降低；且Mg源的流速可以减小。与第二阶段(S2)中的Mg源的流速相比，Mg源的流速可以减小约10％-约30％，且第三阶段(S3)可以持续T2时间段。相应地，可以停止p+型氮化物半导体层的生长。
例如，在第三阶段(S3)中，腔室内部在约45秒钟内被冷却至约700℃-约850℃。此时，在第三阶段(S3)开始之前，停止供应III族元素源、V族元素源和H2。另外，在第三阶段(S3)中，Mg源的流速被降低至约300sccm-约500sccm，N2的流速被提升至约160slm-约170slm。相应地，可以停止p+-GaN层的生长。
接着，在第四阶段(S4)，至少在一段时间内将Mg源和N2引入到生长腔室中，同时将腔室维持在已在第三阶段(T3)中下降的温度下T4时间段。在至少一段时间内将Mg源引入到生长腔室中可以阻止Mg从p+型氮化物半导体层向外扩散。另外，含有Mg和/或MgxNy的扩散阻挡层140可以形成在p+型氮化物半导体层上。换言之，扩散阻挡层140可以通过这种原位热处理而形成于p型氮化物半导体层135上。
例如，在第四阶段(S4)中，生长腔室内部被维持在约700℃-约850℃。另外，在第四阶段(S4)中，Mg源的流速被保持在约300sccm-约500sccm，N2的流速保持在约160slm-约170slm。相应地，包含Mg和/或MgxNy的扩散阻挡层140可以被形成。此时，在第四阶段(S4)期间可以连续地引入Mg源。然而，可以认识到，本发明不限于此，且作为替换，可以只在一段时间内引入Mg源。另外，Mg源的流速不限于此，且可以小于或等于第一阶段(S1)中引入的Mg源的流速。
接着，在第五阶段(S5)，在停止引入Mg源之后，腔室内部在N2环境下被冷却至500℃-600℃，且在该温度下保持T5时间段(例如约5分钟)。
图7说明了根据本发明的一些实施例的扩散阻挡层140及p型氮化物半导体层135的示例性生长方法。
尽管基本类似于图6中的实施例，但是图7中的实施例与图6中的实施例的区别在于，在第二阶段(S2)之后并未停止将V族元素源供应到生长腔室中，而是在第三和第四阶段(S3和S4)中持续供应。下面将只描述不同部分且将省略对相同特征的描述。
参见图7，在第二阶段(S2)中，V族元素源在第一流速下被引入到生长腔室中；在第三阶段(S3)中，V族元素源的流速被降低至比第一流速低的第二流速；且在第四阶段(S4)中，V族元素源在第二流速下被引入到生长腔室中。此时，第二流速会比第一流速低约10％-30％。
例如，NH3可以被用作V族元素源；在第二阶段(S2)中，NH3在约40slm-约60slm的流速下被引入到生长腔室中；在第三阶段(S3)中，NH3的流速被降低至约30slm-约50slm；且在第四阶段(S4)中，NH3的流速被保持在约30slm-约50slm。相应地，可以形成含有MgxNy的扩散阻挡层140，且该扩散阻挡层可以具有高于图5中的实施例的氮化镁百分比。
含有MgxNy的扩散阻挡层140可以阻止Mg向外扩散，MgxNy可以形成隧道层，从而降低扩散阻挡层140的接触电阻。
图8说明了根据本发明的一些实施例的扩散阻挡层140及p型氮化物半导体层135的示例性生长方法。
尽管基本类似于图7中的实施例，但是图8中的实施例与图7中的实施例的区别在于，在第四阶段(S4)中，Mg源以脉冲模式进行供应。下面将只描述不同部分且将省略对相同特征的描述。
参见图8，在第四阶段(S4)中，Mg源可以在多脉冲模式下被引入到生长腔室中。具体而言，例如，可以以交替的方式重复在约400sccm-约600sccm的流速下在预定时间(例如约1分钟)内将Cp2Mg引入生长腔室和暂停供应Cp2Mg预定时间(例如约1分钟)。因此，Cp2Mg的引入流速可以呈现为矩形波的形式，正如图8所示那样。此时，其中Cp2Mg的引入和供应暂停重复发生的循环数量可以为3至7。
即使在第四阶段(S4)中暂停引入Cp2Mg时，通过残留于生长腔室中的Mg源可以形成具有相对低Mg浓度的MgxNy层。相应地，在引入Cp2Mg期间，可以生长具有相对高Mg浓度的富Mg的MgxNy层，然而，在暂停供应Cp2Mg期间，可以生长具有相对低Mg浓度的贫Mg的MgxNy层。因此，扩散阻挡层140可以包括其中具有相对高Mg浓度的富Mg的MgxNy层和具有相对低Mg浓度的贫Mg的MgxNy层以交替方式重复堆叠的结构。这种多层结构化的扩散阻挡层140可以进一步有效阻止Mg的向外扩散。
另外，通过重复堆叠富Mg的MgxNy层和贫Mg的MgxNy层，可以因隧道效应防止MgxNy层完全覆盖p型半导体层135及引起欧姆接触特性的恶化，从而避免因扩散阻挡层140引起的接触电阻的升高。
图9说明了根据本发明的一些实施例的扩散阻挡层140和p型氮化物半导体层135的示例性生长方法。
尽管基本类似于图8中的实施例，但是图9中的实施例与图8中的实施例的区别在于，在第四阶段(S4)中，在Mg源的暂停供应期间将III族元素源进一步引入到生长腔室中。下面将只描述不同部分且将省略对相同特征的描述。
参见图9，在第四阶段(S4)中，Mg源和III族元素源可以在多脉冲模式下被引入到生长腔室中。此外，Mg源和III族元素源可以交替地被引入到生长腔室中。
例如，Cp2Mg和TEGa可以分别作为Mg源和III族元素源被引入到生长腔室中。可以重复在约400sccm-约600sccm的流速下在预定时间(例如约1分钟)内将Cp2Mg引入生长腔室和在预定时间(例如约1分钟)内暂停供应Cp2Mg。类似地，可以重复在约130sccm-约160sccm的流速下在预定时间(例如约1分钟)内将TEGa引入生长腔室和在预定时间(例如约1分钟)内暂停供应TEGa。因此，Cp2Mg和TEGa的引入流速可以呈现为矩形波的形式，如图9中所示那样。此时，TEGa的引入可以在Cp2Mg的引入期间暂停，反之亦然。
在该实施例中，尽管已经借助其中在降低作为p型掺杂物源的Cp2Mg和作为V族源气体的NH3的流速之后对生长腔室进行冷却的示例描述了该方法，但是本发明并不限于此，且可以有其他实施方式。作为替换，Cp2Mg和NH3的流速可以与生长p型半导体层时相同，或者可以降低30％或更多。
相应地，可以在引入Cp2Mg期间生长MgxNy层，且可以在引入TEGa期间生长GaN层。因此，扩散阻挡层140可以包括其中MgxNy层和GaN层重复堆叠的结构。此时，MgxNy层和GaN层中的每一个可以包括或由单层构成。另外，GaN层可以进一步包括残留在生长腔室中的Mg以便掺杂成p型。
由于扩散阻挡层140包括上述重复堆叠结构，因此可以进一步有效防止Mg向外扩散。另外，通过重复堆叠MgxNy层和GaN层，可以因隧道效应防止MgxNy层完全覆盖p型半导体层135及由此引起欧姆接触特性(MgxNy层的饱和度)的恶化，从而避免因扩散阻挡层140引起的接触电阻的升高。另外，通过重复堆叠MgxNy层和GaN层，可以增强隧道效应，从而降低p型氮化物半导体层与p型电极之间的接触电阻。
图10说明了根据本发明的一些实施例的扩散阻挡层140和p型氮化物半导体层135的示例性生长方法。
尽管基本类似于图6中的实施例，但是图10中的实施例与图6中的实施例的区别在于，在第三阶段(S3)中不降低Mg源的流速，且III族元素源的供应在第二阶段(S2)之后并不停止，而是随着时间单调或逐渐降低。下面将只描述不同部分且将省略对相同特征的描述。
参见图10，在第二至第四阶段(S2-S4)期间，以基本恒定的流速将Mg源引入到生长腔室中。例如，约400sccm-约600sccm的Cp2Mg可以在预定时间(例如T2-T3时间段)内被引入到生长腔室中。例如，根据该实施例，在第三至第四阶段(S3-S4)期间，III族元素源可以在至少一段时间内被引入到生长腔室中。另外，在第三至第四阶段(S3-S4)期间，引入到生长腔室中的III族元素源的流速可以单调或逐渐降低。例如，如图10中所示，TEGa(和/或TMGa)可以作为III族元素源在第三和第四阶段(S3和S4)中在T2和T3时间段被引入到生长腔室中，其中III族元素源的引入流速可以随时间以恒定的下降速度变小。然而，III族元素源的流速不限于单调或逐渐降低的情形。作为替换，III族元素源的引入流速可以在至少一段时间内按照变化的下降速度下降。
这样，在以基本恒定的流速将Mg源引入生长腔室中的同时降低III族元素源的流速能够导致扩散阻挡层140中MgxNy的形成。相应地，可以减小Mg向外扩散的可能性，以及降低扩散阻挡层140的接触电阻。
图11说明了根据本发明的一些实施例的扩散阻挡层140和p型氮化物半导体层135的示例性生长方法。
尽管基本类似于图10中的实施例，但是图11中的实施例与图10中的实施例的区别在于，III族元素源在多脉冲模式下被引入到生长腔室中。下面将只描述不同部分且将省略对相同特征的描述。
参见图11，在第二至第四阶段(S2-S4)期间，以基本恒定的流速将Mg源引入到生长腔室中。例如，约400sccm-约600sccm的Cp2Mg可以在预定时间(例如T2-T3时间段)内被引入到生长腔室中。根据该实施例，在第三至第四阶段(S3-S4)期间，III族元素源可以在至少一段时间内被引入到生长腔室中。例如，在第三至第四阶段(S3-S4)期间，III族元素源可以在多脉冲模式下进行供应。另外，后续的脉冲可以具有比之前脉冲更短的持续时间。例如，如图11所示，TEGa(和/或TMGa)可以作为III族元素源在多脉冲模式下被引入到生长腔室中，其中后续的脉冲可以具有比之前脉冲更短的持续时间。因此，在多脉冲模式下，各个脉冲的持续时间可以随着时间而变小。脉冲的供给频率不受限制。另外，III族元素源的流速对于每个脉冲而言可以是恒定或变化的。
这样，III族元素源在多脉冲模式下被引入到生长腔室中，其中各个脉冲的持续时间可以变小，同时以基本恒定的流速将Mg源引入到生长腔室中。如上所述那样将这些源供应到生长腔室中，从而引起扩散阻挡层140中MgxNy的形成。例如，供应III族元素源的脉冲持续时间变小，因而MgxNy能够以相对高的密度形成于扩散阻挡层140的上部区域中。相应地，可以减小Mg向外扩散的可能性，以及降低扩散阻挡层140的接触电阻。
再次参见图3，利用p型氮化物半导体层135的这种制造方法可以提供一种包括图3所示结构的发光设备。
该发光设备可以包括n型氮化物半导体层131，活性层133，p型氮化物半导体层135，以及扩散阻挡层140。另外，该发光设备可以进一步包括p型电极(未示出)，其设置在扩散阻挡层140上且与扩散阻挡层140形成欧姆接触。
发光设备在其结构或配置方面不受限制。例如，根据本发明的p型氮化物半导体135和扩散阻挡层140的结构可以应用于各种发光设备上，诸如竖直型、水平型或倒装型发光设备。生长衬底110可以省略，且可以根据需要使用未在此处描述的已知技术。
在根据本发明的p型氮化物半导体层的生长方法及利用其制造的发光设备中，可以防止p型电极与p型氮化物半导体层之间的接触电阻的升高。相应地，可以防止发光设备的正向电压的升高，同时避免因接触电阻升高而引起的发光效率的恶化。
此外，p型氮化物半导体层的生长方法可以仅仅通过在生长过程中维持引入p型掺杂物而无需独立的源气体或额外过程就获得相当大的效果。因此，可以在不对典型的发光设备制造工艺进行实质修改的情况下提供一种具有良好正向电压特性的发光设备。
应当认识到，本发明不限于上述实施例及特征，可以进行各种修改和变化，而不背离由权利要求提出的本发明的范围。

Claims (20)

1.一种制造发光设备的方法，其包括：
在生长衬底上生长n型氮化物半导体层；
在n型氮化物半导体层上生长活性层；
通过在第一温度下向腔室引入III族元素源、V族元素源和p型掺杂物来在活性层上生长p型氮化物半导体层；
将腔室内部从第一温度冷却至第二温度，
其中在腔室内部从第一温度至第二温度的冷却过程的至少一部分中将p型掺杂物引入腔室。
2.如权利要求1所述的方法，其中将腔室内部从第一温度冷却至第二温度包括在p型氮化物半导体层上生长包含p型掺杂物的扩散阻挡层。
3.如权利要求2所述的方法，其中p型掺杂物包括Mg，扩散阻挡层包括Mg和MgxNy中的至少一个。
4.如权利要求2所述的方法，其包括：
在将腔室内部从第一温度冷却至第二温度的过程中停止向腔室引入III族元素源，并且保持引入V族元素源。
5.如权利要求2所述的方法，其进一步包括：
在将腔室内部冷却至第二温度之后，将腔室内部维持在第二温度预定时间，
其中在腔室内部维持在第二温度的预定时间的至少一部分中将p型掺杂物引入腔室，以及
其中，在将腔室内部维持在第二温度的期间继续生长扩散阻挡层。
6.如权利要求5所述的方法，其中在冷却过程和维持过程期间持续引入V族元素源，且
在p型氮化物半导体层的生长过程中引入的V族元素源的流速高于或等于扩散阻挡层生长过程中引入的V族元素源的流速。
7.如权利要求6所述的方法，其中P型氮化物半导体层生长过程中引入的p型掺杂物的流速高于或等于扩散阻挡层生长过程中引入的p型掺杂物的流速。
8.如权利要求6所述的方法，其中在扩散阻挡层的生长过程中，p型掺杂物在多脉冲模式下被引入到腔室中，并且
扩散阻挡层包括其中具有第一浓度的Mg的MgxNy层和具有第二浓度的Mg的MgxNy层多次堆叠的结构，第一浓度大于第二浓度。
9.如权利要求6所述的方法，其中在扩散阻挡层的生长过程中，III族元素源和p型掺杂物在多脉冲模式下被引入到腔室中，并且
扩散阻挡层包括其中MgxNy层和GaN层多次堆叠的结构。
10.如权利要求2所述的方法，其进一步包括：在将腔室内部从第一温度冷却至第二温度的过程中，至少在将p型掺杂物引入腔室这段时期的至少一部分中逐渐降低III族元素源的流速。
11.如权利要求5所述的方法，其中在将腔室内部维持在第二温度期间，至少在将p型掺杂物引入腔室这段时期的至少一部分中以多脉冲模式将III族元素源引入腔室中，且
在该多脉冲模式中，后续的脉冲具有比前一脉冲更短的持续时间。
12.如权利要求2所述的方法，其中在p型氮化物半导体层的生长过程中，提高p型掺杂物的流速，使得p型氮化物半导体层包括p型氮化物半导体层和p+型氮化物半导体层。
13.一种发光设备，其包括：
n型氮化物半导体层；
设置在n型氮化物半导体层上的活性层；
设置在活性层上的p型氮化物半导体层；以及
设置在p型氮化物半导体层上的扩散阻挡层。
14.如权利要求13所述的发光设备，其中扩散阻挡层包括p型掺杂物。
15.如权利要求14所述的发光设备，其中p型掺杂物包括Mg，扩散阻挡层包括Mg和MgxNy中的至少一个。
16.如权利要求15所述的发光设备，其中扩散阻挡层包括其中具有第一浓度的Mg的MgxNy层和具有第二浓度的Mg的MgxNy层重复堆叠的结构，第一浓度大于第二浓度。
17.如权利要求15所述的发光设备，其中扩散阻挡层包括其中MgxNy层和GaN层重复堆叠的结构。
18.如权利要求15所述的发光设备，其中扩散阻挡层具有0.3nm-5nm的厚度。
19.如权利要求17所述的发光设备，其中GaN层包括Mg。
20.如权利要求13所述的发光设备，其进一步包括：
设置在扩散阻挡层上的p型电极，
其中该p型电极与扩散阻挡层形成欧姆接触。
CN201510259865.4A 2014-05-20 2015-05-20 发光设备及其制造方法 Expired - Fee Related CN105098001B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR20140060231 2014-05-20
KR10-2014-0060231 2014-05-20
KR10-2014-0129305 2014-09-26
KR1020140129305A KR20150133622A (ko) 2014-05-20 2014-09-26 발광 소자 및 그 제조 방법
KR1020140193540A KR20150133628A (ko) 2014-05-20 2014-12-30 발광 소자 및 그 제조 방법
KR10-2014-0193540 2014-12-30

Publications (2)

Publication Number Publication Date
CN105098001A true CN105098001A (zh) 2015-11-25
CN105098001B CN105098001B (zh) 2019-02-01

Family

ID=54556682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510259865.4A Expired - Fee Related CN105098001B (zh) 2014-05-20 2015-05-20 发光设备及其制造方法

Country Status (2)

Country Link
US (1) US20150340562A1 (zh)
CN (1) CN105098001B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017092450A1 (zh) * 2015-11-30 2017-06-08 天津三安光电有限公司 一种发光二极管外延片结构及制备方法
CN108987256A (zh) * 2018-07-10 2018-12-11 中山大学 p型AlGaN半导体材料生长方法
WO2020010525A1 (zh) * 2018-07-10 2020-01-16 中山大学 p型AlGaN半导体材料生长方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3442026B1 (en) * 2017-08-11 2023-03-08 IMEC vzw Gate for an enhancement-mode transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1290044A (zh) * 1999-09-28 2001-04-04 晶元光电股份有限公司 半导体的制造方法
US20050167693A1 (en) * 1998-06-05 2005-08-04 Goetz Werner K. Formation of Ohmic contacts in III-nitride light emitting devices
CN204927320U (zh) * 2014-05-20 2015-12-30 首尔伟傲世有限公司 发光设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167693A1 (en) * 1998-06-05 2005-08-04 Goetz Werner K. Formation of Ohmic contacts in III-nitride light emitting devices
CN1290044A (zh) * 1999-09-28 2001-04-04 晶元光电股份有限公司 半导体的制造方法
CN204927320U (zh) * 2014-05-20 2015-12-30 首尔伟傲世有限公司 发光设备

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017092450A1 (zh) * 2015-11-30 2017-06-08 天津三安光电有限公司 一种发光二极管外延片结构及制备方法
CN108987256A (zh) * 2018-07-10 2018-12-11 中山大学 p型AlGaN半导体材料生长方法
WO2020010525A1 (zh) * 2018-07-10 2020-01-16 中山大学 p型AlGaN半导体材料生长方法
CN108987256B (zh) * 2018-07-10 2022-03-29 中山大学 p型AlGaN半导体材料生长方法

Also Published As

Publication number Publication date
CN105098001B (zh) 2019-02-01
US20150340562A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
TWI756540B (zh) 具有埋入式活化p-(Al,In)GaN層的半導體結構、半導體元件及其製造方法
Keller et al. Metalorganic chemical vapor deposition of group III nitrides—a discussion of critical issues
US7646027B2 (en) Group III nitride semiconductor stacked structure
CN105023981B (zh) 发光设备
JP2009054782A (ja) 光半導体素子及びその製造方法
WO2013153729A1 (ja) 紫外発光素子およびその製造方法
CN102208503A (zh) 一种发光二极管外延结构及其制造方法
CN104518062A (zh) 制造半导体发光器件的方法
CN105098001A (zh) 发光设备及其制造方法
CN108878603A (zh) 一种氮化镓led的外延制备方法
JP2009238772A (ja) エピタキシャル基板及びエピタキシャル基板の製造方法
US9755111B2 (en) Active region containing nanodots (also referred to as “quantum dots”) in mother crystal formed of zinc blende-type (also referred to as “cubic crystal-type”) AlyInxGal-y-xN Crystal (y[[□]][≧] 0, x > 0) grown on Si substrate, and light emitting device using the same (LED and LD)
JP2010534933A (ja) 半導体発光素子及びその製造方法
US20190157069A1 (en) Semipolar amd nonpolar light-emitting devices
JP2008235758A (ja) 化合物半導体エピタキシャル基板の製造方法
JP2012204540A (ja) 半導体装置およびその製造方法
US20110133158A1 (en) Method for fabricating ingan-based multi-quantum well layers
CN204927320U (zh) 发光设备
JP2014053411A (ja) エピタキシャルウェハ及びその製造方法
JP2006100518A (ja) 基板表面処理方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法。
JP4705384B2 (ja) 窒化ガリウム系半導体素子
JP2015115343A (ja) 窒化物半導体素子の製造方法
JP2006128653A (ja) ３−５族化合物半導体、その製造方法及びその用途
JP2005210091A (ja) Ｉｉｉ族窒化物半導体素子およびそれを用いた発光素子
CN109473525B (zh) 一种氮化镓基发光二极管外延片及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190201