KR20220044171A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220044171A
KR20220044171A KR1020220035573A KR20220035573A KR20220044171A KR 20220044171 A KR20220044171 A KR 20220044171A KR 1020220035573 A KR1020220035573 A KR 1020220035573A KR 20220035573 A KR20220035573 A KR 20220035573A KR 20220044171 A KR20220044171 A KR 20220044171A
Authority
KR
South Korea
Prior art keywords
wiring
layer
insulating layer
organic insulating
metal
Prior art date
Application number
KR1020220035573A
Other languages
English (en)
Other versions
KR102493484B1 (ko
Inventor
김기현
이진숙
박영길
서현상
안나리
조성찬
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220035573A priority Critical patent/KR102493484B1/ko
Publication of KR20220044171A publication Critical patent/KR20220044171A/ko
Application granted granted Critical
Publication of KR102493484B1 publication Critical patent/KR102493484B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1641—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being formed by a plurality of foldable display components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H01L27/3258—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

표시 장치는 표시 영역에 제공되는 화소, 상기 표시 영역 및 비표시 영역의 적어도 일부에 제공되는 유기 절연막, 상기 유기 절연막 상에 제공되며, 상기 화소에 연결되는 배선, 및 상기 유기 절연막과 상기 배선 사이에 제공되는 배리어층을 포함한다.
상기 배선은 제1 금속을 포함하는 제1 금속막과, 상기 제1 금속막 상에 직접 제공되는 제2 금속을 포함하는 제2 금속막을 포함하며, 상기 배리어층은 상기 제1 금속의 산화물을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명의 실시예들은 표시 장치에 관한 것이다.
유기 발광 표시 장치는 자발광소자인 유기 발광 다이오드를 이용하여 영상을 표시하는 것으로, 휘도 및 색순도가 뛰어나 차세대 표시 장치로 주목받고 있다. 이와 같은 유기 발광 표시 장치는 적색 화소들, 녹색 화소들 및 청색 화소들을 이용하여 다수의 화소들을 구성하며, 이를 통해 다양한 컬러영상을 표시한다.
유기 발광 표시 장치는 기판 상에 제공된 복층의 절연막들과 절연막들 상에 배치된 배선들 및 상기 배선들에 연결된 화소들을 포함한다.
본 발명은 고품질의 표시 장치 및 상기 표시 장치에 채용되는 배선 구조에 관한 것이다.
본 발명의 일 실시예에 따른 표시 장치는 표시 영역에 제공되는 화소; 상기 표시 영역 및 비표시 영역의 적어도 일부에 제공되는 유기 절연막; 상기 유기 절연막 상에 제공되며, 상기 화소에 연결되는 배선; 및 상기 유기 절연막과 상기 배선 사이에 제공되는 배리어층을 포함할 수 있다. 상기 배선은 제1 금속을 포함하는 제1 금속막과, 상기 제1 금속막 상에 직접 제공되는 제2 금속을 포함하는 제2 금속막을 포함하며, 상기 배리어층은 상기 제1 금속의 산화물을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 비표시 영역은 벤딩 영역을 포함하고, 상기 유기 절연막은 상기 절연막은 상기 벤딩 영역 내의 상기 유기 절연막인 벤딩부 절연막을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 배선은 상기 벤딩 영역에서 상기 벤딩부 절연막 상에 제공되고, 상기 배리어층은 상기 배선과 상기 벤딩부 절연막 사이에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 배리어층의 제1 면은 상기 유기 절연막의 표면에 직접 접촉하고, 상기 제1 면에 대향하는 상기 배리어층의 제2 면은 상기 배선의 표면에 직접 접촉할 수 있다.
본 발명의 일 실시예에 있어서, 상기 유기 절연막 및 상기 배선은 상기 유기 절연막과 상기 배선이 상기 배리어층에 접촉하는 부분에서 상호 직접 접촉하지 않을 수 있다.
본 발명의 일 실시예에 있어서, 상기 유기 절연막, 상기 배리어층, 및 상기 배선은 산소 원자들을 포함하며, 상기 산소 원자들은 상기 배리어층에서 가장 높은 농도 피크를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 금속 및 상기 산소 원자들은 1:1 내지 3:1로 상기 배리어층 내에 함유될 수 있다.
본 발명의 일 실시예에 있어서, 상기 배리어층은 10 옹스트롬 내지 200 옹스트롬의 두께를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 금속막은 250옹스트롬 내지 600옹스트롬의 두께를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 유기 절연막은 복수 개로 제공되며, 상기 배선은 상기 복수의 유기 절연막들 중 적어도 하나 상에 제공되고, 상기 배리어층은 각각의 상기 유기 절연막들과 상기 배선 사이에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 배선은 상기 복수의 유기 절연막들 중 하나 상에 제공된 제1 배선과, 상기 복수의 유기 절연막들 중 다른 하나 상에 제공된 제2 배선을 포함할 수 있다. 상기 제1 배선 및 상기 제2 배선은 상기 복수의 유기 절연막들 중 상기 제1 배선과 상기 제2 배선 사이에 제공된 유기 절연막에 정의된 컨택홀을 통해 서로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 컨택홀은 상기 제1 배선 및 상기 제2 배선 사이에 제공된 상기 유기 절연막이 제거되어 형성된 측벽으로 정의될 수 있다. 상기 유기 절연막이 상기 제1 배선 및 상기 제2 배선 사이에 제공된 경우, 상기 배리어층은 상기 측벽상에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 배선과 상기 제2 배선은 상기 컨택홀 내에서 직접 접촉하며, 상기 제1 배선과 상기 제2 배선 사이에는 상기 배리어층이 제공되지 않을 수 있다.
본 발명의 일 실시예에 있어서, 상기 복수의 유기 절연막들은 순차적으로 제공되는 제1 내지 제4 절연막들을 포함할 수 있다.
본 발명의 일 실시예에 따른 배선 구조는 기존 발명에 따른 배선 구조보다 배선의 부식이 방지됨으로써 배선의 결함이 최소화된다. 또한 본 발명의 일 실시예에 따른 배선 구조는 기존 발명에 따른 배선 구조에 비해 패터닝이 용이하므로, 제조가 용이하다.
본 발명의 일 실시예에 따른 표시 장치는 상기한 배선 구조를 채용함으로써 결함이 최소화된다.
도 1은 본 발명의 일 실시예에 따른 배선의 구조를 도시한 단면도이다.
도 2는 제1 금속막의 하부, 배리어층, 및 유기 절연막의 상부 영역에서의 TEM-EDS(Transmission Electron Microscopy-Energy Dispersive Spectroscopy)이다.
도 3은 본 발명의 일 실시예에 따른 배선 구조를 도시한 단면도이다.
도 4a는 본 발명의 일 실시예에 따른 표시 장치를 나타낸 사시도이다.
도 4b는 도 4a의 표시 장치를 도시한 평면도이다.
도 5a는 본 발명의 일 실시예에 따른 화소가 발광 소자인 경우를 도시한 등가회로도이다.
도 5b는 도 5a에 도시한 하나의 화소를 도시한 평면도이다.
도 5c는 도 5b의 II-II' 라인에 따른 단면도이다.
도 6은 도 4b의 I-I'선에 따른 단면도이다.
도 7 내지 도 9는 본 발명의 일 실시예들에 따른 표시 장치의 단면도들로서,도 4b의 I-I'선에 대응하는 단면도들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는 데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
본 발명은 배선의 구조에 관한 것으로, 특히 표시 장치에 사용되는 배선의 구조에 관한 것이며, 도 1은 본 발명의 일 실시예에 따른 배선의 구조를 도시한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 배선 구조는 기판(SUB), 상기 기판(SUB) 상에 제공된 절연막, 상기 절연막 상에 제공된 배리어층(BR), 및 상기 배리어층(BR) 상에 제공된 배선(WR)을 포함한다.
상기 기판(SUB)은 배선(WR)이 실장될 수 있는 것이라면 특별히 한정되는 것은 아니며, 기판(SUB)은 유리, 수지(resin) 등과 같은 절연성 재료로 이루어질 수 있다. 또한, 기판(SUB)은 휘거나 접힘이 가능하도록 가요성(flexibility)을 갖는 재료로 이루어질 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다.
예를 들어, 기판(SUB)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate), 폴리우레탄(polyurethane) 중 적어도 어느 하나를 포함할 수 있다. 다만, 기판(SUB)을 구성하는 재료는 다양하게 변화될 수 있으며, 섬유 강화플라스틱(FRP, Fiber reinforced plastic) 등으로도 이루어질 수 있다.
상기 절연막은 적어도 일부가 유기 절연막으로 제공된다. 본 발명의 일 실시예에 있어서, 상기 절연막 중 일부는 유기 절연막으로, 나머지 일부는 무기 절연막으로 제공될 수 있다. 상기 절연막이 유기 절연막과 무기 절연막을 둘다 포함하는 경우, 어느 한층이 다른 층 상에 배치되는 형태로 복층으로 제공될 수 있다. 또는 상기 유기 절연막과 무기 절연막이 평면 상에서 볼 때 서로 다른 영역에 형성될 수 있으며, 이 경우 단층 또는 복층으로 형성될 수 있다. 도 1은 일 예로서 상기 절연막이 무기 절연막(I-INS)과 유기 절연막(O-INS)을 포함하며, 기판(SUB) 상에 무기 절연막(I-INS)이 배치되고, 무기 절연막(I-INS) 상의 일부 영역에 유기 절연막(O-INS)이 배치된 것을 도시한 것이다.
상기 유기 절연막(O-INS)은 폴리이미드계 화합물, 폴리아크릴계 화합물, 테플론을 포함한 불소계고분자계 화합물, 폴리유기실록산 화합물, 벤조시클로부텐 화합물, 페놀계 화합물, 에폭시계 화합물, 폴리아미드계 화합물, 폴리페닐렌에테르계 화합물, 폴리페닐렌설파이드계 화합물 등과 같은 유기 절연 물질을 포함할 수 있다. 무기 절연막은 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등의 무기 절연 물질을 포함할 수 있다.
상기 유기 절연막(O-INS)은 무기 절연막(I-INS)보다 상대적으로 가요성이 높으므로, 유기 절연막(O-INS)이 제공되는 경우 무기 절연막(I-INS)으로만 이루어진 구조보다 가요성이 증대된다. 이에 따라, 유기 절연막(O-INS) 상에 제공된 배선(WR)은 다양한 가요성 소자에 적용될 수 있다.
상기 배선(WR)은 상기 절연막 상에 제공된다. 상기 배선(WR)은 전도성 물질인 금속을 포함하며, 복층으로 제공된다. 상기 배선은 다양한 전자 소자에 사용되어 전자 신호를 전송하는 데 이용될 수 있다. 예를 들어, 상기 배선은 표시 소자에 사용되는 배선일 수 있으며, 이 경우, 데이터 배선, 스캔 배선, 전원 배선, 그 외 다양한 신호 배선들일 수 있다.
본 발명의 일 실시예에서는 일 예로서, 상기 배선(WR)이 순차적으로 적층된 제1 금속막(M1), 제2 금속막(M2), 및 제3 금속막(M3)으로 이루어진 3중층으로 제공된 것을 도시하였으나 이에 한정되는 것은 아니다. 본 발명의 다른 실시예에서는 순차적으로 적층된 제1 금속막(M1) 및 제2 금속막(M2)으로 이루어진 2중층으로 제공될 수 있으며, 다른 실시예에서는 4중층 이상으로 제공될 수 있다.
제1 금속막(M1)은 제1 금속을 포함하며, 제2 금속막(M2)은 제2 금속을 포함하며, 제3 금속막(M3)은 제3 금속을 포함할 수 있다. 상기 제1 내지 제3 금속은 각각 독립적으로 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu), 백금(Pt), 팔라듐(Pd), 주석(Sn), 코발트(Co), 로듐(Rh), 이리듐(Ir), 루테늄(Ru), 오스뮴(Os), 망간(Mn), 텅스텐(W), 탄탈륨(Ta), 비스무트(Bi), 안티몬(Sb), 납(Pb), 아연(Zn)과 같은 금속 중 적어도 하나, 또는 금속들의 합금으로 이루어질 수 있다.
상기 배선(WR)을 이루는 금속은 금속의 전도도, 유기 절연막(O-INS)이나 무기 절연막(I-INS)과의 반응성 및 접착성, 형성 공정의 용이성, 타층으로의 확산 정도 등을 고려하여 조건에 따라 다양하게 선택될 수 있다. 예를 들어, 상기 제2 금속은 전기 전도도가 상대적으로 높은 금속 중에서 선택될 수 있으며, 상기 제1 및 제2 금속은 인접한 절연막과 상대적으로 반응성이 낮으며, 접착성이 좋으며, 타층으로의 확산이 적은 금속 중에서 선택될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 금속은 티타늄일 수 있고, 상기 제2 금속은 알루미늄일 수 있으며, 상기 제3 금속은 티타늄일 수 있다. 그러나, 상기 제1 내지 제3 금속의 종류는 이에 한정되는 것은 아니며 다른 금속으로 제공될 수 있음은 물론이다.
상기 제1 금속막(M1) 및 상기 제2 금속막(M2)은 같거나 다른 두께로 제공될 수 있다. 상기 제2 금속막(M2)은 상기 제1 금속막(M1)보다 더 두껍게 형성될 수 있다. 예를 들어, 상기 제1 금속막(M1)은 300옹스트롬 내지 600옹스트롬의 두께를 가질 수 있으며, 상기 제2 금속막(M2)은 1000옹스트롬 이상의 두께를 가질 수 있다. 본 발명의 일 실시예에 있어서, 상기 제3 금속막(M3)는 상기 제1 금속막(M1)과 같은 두께를 가질 수 있다. 그러나, 제3 금속막(M3)의 두게는 이에 한정되는 것은 아니며, 다른 실시예에서는 다른 두께로 형성될 수도 있다.
상기 배리어층(BR)은 상기 유기 절연막(O-INS)과 상기 배선(WR) 사이에 제공되며, 상기 유기 절연막(O-INS) 및 상기 배선(WR)과 직접 접촉한다. 즉, 상기 유기 절연막(O-INS), 상기 배리어층(BR), 및 상기 배선(WR)은 순차적으로 적층되며, 상기 유기 절연막(O-INS)과 상기 배리어층(BR) 사이, 및 상기 배리어층(BR)과 상기 배선(WR) 사이에는 다른 막이 개재(介在)되지 않는다. 상기 배리어층(BR)은 실질적으로 상기 배선(WR)의 상기 제1 금속막(M1)과 직접 접촉한다. 상기 유기 절연막(O-INS)이 기판(SUB) 상에서 일부 영역에만 형성되는 경우 유기 절연막(O-INS)의 단부는 측벽 형태로 제공될 수 있으며, 상기 배리어층(BR)은 상기 측벽 상에도 제공된다.
상기 배리어층(BR)은 상기 무기 절연막(I-INS)과 상기 배선(WR) 사이에는 제공되지 않는다. 이에 따라, 상기 무기 절연막(I-INS) 상에 배치된 배선(WR)은 상기 무기 절연막(I-INS)의 상면에 직접 접촉한다. 상기 배선(WR)은 순차적으로 적층된 제1 금속막(M1), 제2 금속막(M2)을 포함는 바, 상기 제1 금속막(M1)은 상기 무기 절연막(I-INS)에 직접 접촉한다.
상기 배리어층(BR)은 상기 제1 금속막(M1)에 포함된 제1 금속의 산화물을 포함한다. 예를 들어, 상기 제1 금속이 티타늄인 경우, 상기 배리어층(BR)에는 티타늄 산화물(TiOx)이 포함된다.
본 발명의 일 실시예에 있어서, 상기 배리어층(BR)은 10 옹스트롬 내지 200 옹스트롬의 두께를 가질 수 있다.
상기 유기 절연막(O-INS), 상기 배리어층(BR), 및 상기 배선들(WR)에는 산소 원자가 포함되어 있다. 상기 산소 원자는 상기 유기 절연막(O-INS), 상기 배리어층(BR), 및 상기 배선들(WR)(특히, 제1 금속막) 중 상기 배리어층(BR)에서 가장 높은 농도 피크를 갖는다. 본 발명의 일 실시예에 있어서, 상기 배리어층(BR)에 있어서, 상기 제1 금속과 산소 원자는 약 1:1 내지 3:1로 상기 배리어층(BR) 내에 함유될 수 있다. 다시 말해, 상기 금속 산화물에 있어서, 상기 산소 원자는 약 25at% 내지 약 50at%로 함유될 수 있으며, 제1 금속 원자는 약 50at% 내지 75at%로 함유될 수 있다.
도 2는 제1 금속막(M1)의 하부, 배리어층(BR), 및 유기 절연막(O-INS)의 상부 영역에서의 TEM-EDS(Transmission Electron Microscopy-Energy Dispersive Spectroscopy)이다. 도 2에 있어서, 제1 금속으로 티타늄이 사용되었으며 유기 절연막의 유기 재료로 폴리이미드 및 폴리실록산이 사용되었다.
도 2를 참조하면, 제1 금속인 티타늄은 제1 금속막(M1)에서 상대적으로 높은 농도로 제공되며, 유기 절연막(O-INS)에는 실질적으로 제공되지 않는다. 티타늄은 배리어층(BR)에서 제1 금속막(M1)에서의 농도보다 낮으면서 유기 절연막(O-INS)에서의 농도보다 높은 농도를 갖는다. 탄소는 제1 금속막(M1)과 배리어(BR) 층에서 상대적으로 낮은 농도를 가지며 유기 절연막(O-INS)에서 약 90at% 가량의 높은 농도를 갖는다. 산소는 제1 금속막(M1)과 유기 절연막(O-INS)에서 약 10at% 내외의 낮은 농도를 가지나, 배리어층(BR)에서 약 40at% 이상의 높은 농도를 갖는다. 티타늄과 산소의 농도를 통해, 배리어층(BR)에 티타늄 산화물이 형성된 것을 확인할 수 있다.
배리어층(BR)은 티타늄, 산소, 및 탄소 이외에도 불소, 질소 등의 성분을 가진다. 본 실시예에 있어서, 상기 배리어층(BR) 및 상기 제1 금속막(M1)은 티타늄 원자, 산소 원자, 및 탄소 원자 이외에도, 다양한 다른 물질이 더 포함될 수 있다. 예를 들어, 도 2에서 확인할 수 있는 바와 같이, 상기 배리어층(BR) 및 상기 제1 금속막(M1)은 질소, 불소 등을 더 포함할 수 있으며, 특히 배리어층(BR)의 경우, 티타늄 산화물(TiOx)이외에도 티타늄의 질화물(TiNx), 불화물(TiFx), 수산화물(Ti(OH)x), 탄화산화불화물(TiCxOyFz) 등을 더 포함할 수 있다. 상기 배리어층(BR) 및 제1 금속막(M1)에 함유된 각 물질은 하부의 유기 절연막(O-INS)에 함유된 물질이나 배리어층(BR) 및 제1 금속막(M1)을 성막하는 과정에서 제공된 물질로부터 유래한 것이다.
본 발명의 일 실시예에 따른 배선 구조는 기존 발명에 따른 배선 구조보다 배선의 부식이 방지됨으로써 배선의 결함이 최소화된다.
기존 발명에 따르면, 유기 절연막 상에 배선이 제공되는 경우 유기 절연막의 흡습 특성으로 인해 배선 내의 금속이 쉽게 부식되는 문제가 있다. 그러나, 본 발명의 일 실시예에 따르면, 유기 절연막과 배선 사이에 금속 산화물로 이루어진 배리어층이 제공되므로 배선 내 금속과 유기 절연막 사이의 반응이 방지됨으로써, 배선 내 금속의 부식이 방지된다.
특히, 상기 배리어층은 제1 금속막과 함께, 제2 금속막 내의 제2 금속이 타층, 예를 들어, 유기 절연막으로 확산을 방지할 수 있다. 이에 따라, 제2 금속의 확산을 방지하기 위해 제1 금속막을 두껍게 형성하지 않아도 된다. 예를 들어, 배리어층이 없을 때에는, 제2 금속막이 알루미늄을 포함하는 경우, 알루미늄의 타층으로의 확산을 방지하기 위해 두꺼운 두께로 제1 금속막을 형성해야 하나, 배리어층이 있을 때에는 배리어층이 추가적으로 알루미늄의 타층으로의 확산을 방지하므로 제1 금속막의 두께가 두꺼울 필요가 없다. 실제로, 배리어층이 없을 경우 알루미늄의 확산을 방지하기 위해 약 700옹스트롬 정도의 두께의 티타늄 제1 금속막이 필요하였으나, 배리어층이 있을 경우, 약 500옹스트롬 이하의 티타늄 제1 금속막으로도 충분히 알루미늄의 확산이 방지되었다.
이에 더해, 본 발명의 일 실시예에 따른 배선 구조는 기존 발명에 따른 배선 구조에 비해 패터닝이 용이하다. 기존 발명에 따르면, 유기 절연막 상에 배선이 제공되는 경우, 배선을 패터닝할 때 잔사를 방지하기 위해 유기 절연막을 과식각하는 경우가 많았다. 그러나, 본 발명의 일 실시예에 따르면, 유기 절연막과 배선 사이의 배리어층이 식각 방지층으로 이용될 수 있으며, 이에 따라, 배선의 패터닝이 용이하다.
도 1에 도시된 본 발명의 일 실시예에 따른 배선 구조는 다음과 같은 방법으로 제조될 수 있다. 이하의 설명은 본 발명의 실시예들 중 일 예에 관한 것으로서, 본 발명의 일 실시예에 따른 배선 구조는 본 발명의 개념에 포함되는 한도 내에서 다양하게 변형될 수 있다. 예를 들어, 무기 절연막은 생략되거나 다른 영역에 형성될 수 있고, 유기 절연막의 위치나 형상 또한 달리 설정될 수 있으며, 배선 또한 2중막이나 4중막 이상으로 형성될 수 있다.
먼저, 기판(SUB)이 준비되고, 상기 기판(SUB) 상에 무기 절연막(I-INS)이 형성된다. 상기 무기 절연막(I-INS)은 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등의 무기 절연 물질을 기판(SUB) 상에 증착함으로써 형성될 수 있다.
상기 무기 절연막(I-INS) 상에는 유기 절연막(O-INS)이 형성된다. 상기 유기 절연막(O-INS)은 폴리이미드계 화합물, 폴리아크릴계 화합물, 테플론을 포함한 불소계고분자계 화합물, 폴리유기실록산 화합물, 벤조시클로부텐 화합물, 페놀계 화합물, 에폭시계 화합물, 폴리아미드계 화합물, 폴리페닐렌에테르계 화합물, 폴리페닐렌설파이드계 화합물 등과 같은 유기 절연 물질을 무기 절연막(I-INS) 상에 도포하거나, 증착하거나, 인쇄하는 등의 방법으로 형성될 수 있다. 상기 유기 절연막(O-INS)은 특정 패턴으로 도포되나 인쇄될 수 있으며, 또는 상기 무기 절연막(I-INS)의 전면 상에 형성한 후 마스크를 이용한 포토리소그래피로 패터닝될 수 있다.
상기 유기 절연막(O-INS) 상에는 배리어층(BR)과 배선(WR)의 제1 금속막(M1)이 형성된다.
상기 배리어층(BR)과 상기 제1 금속막(M1)은 유기 절연막(O-INS) 상에 제1 금속을 이용하여 형성될 수 있다. 본 발명의 일 실시예에 있어서, 상기 배리어층(BR)과 상기 제1 금속막(M1)은 화학적 기상 증착법(chemical vapour deposition), 원자층 증착법(atomic layer deposition), 물리적 기상 증착(physical vapour deposition), 스페이서 패터닝법(spacer patterning technology) 등으로 형성될 수 있다.
상기 배리어층(BR)과 상기 제1 금속막(M1)은 단일 공정에서 형성될 수 있다.
예를 들어, 상기 배리어층(BR)과 상기 제1 금속막(M1)을 스퍼터링과 같은 물리적 기상 증착법으로 형성하는 경우, 제1 금속이 충분히 산화될 수 있는 조건을 유지할 수 있다. 본 발명의 일 실시예에 있어서, 상기 유기 절연막(O-INS)상에 상기 제1 금속을 증착하되, 제1 금속이 산화되어 유기 절연막(O-INS) 상에 막이 형성되도록 제1 금속의 증착 조건을 변경시킴으로써 상기 배리어층(BR)과 상기 제1 금속막(M1)을 단일 공정에서 형성할 수 있다. 예를 들어, 제1 금속을 티타늄으로 하여 스퍼터링을 이용하여 제1 금속막(M1)을 형성하는 경우, 일반적인 티타늄막 형성시의 기준 파워 대비 약 10% 내지 약 50% 정도의 파워를 적용하여 증착을 수행할 수 있으며, 이 경우, 유기 절연막(O-INS)과 직접 접촉하는 부분에서 제1 금속막(M1)의 산화가 일어나 배리어층(BR)이 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 배리어층(BR)과 상기 제1 금속막(M1)은 특정 범위의 두께를 가지도록 형성될 수 있다. 예를 들어, 상기 배리어층(BR)은 약 10 옹스트롬 내지 약 200 옹스트롬의 두께를 가지도록 형성될 수 있다. 상기 배리어층(BR)의 두께가 약 10 옹스트롬 미만으로 형성되는 경우 배리어층(BR) 내의 제1 금속 산화물의 산소 함량이 작아질 수 있으며, 식각 방지막(etch stopper)으로 기능하기 어렵다. 실제로, 상기 배리어층(BR)의 두께가 80옹스트롬이고, 제1 금속이 티타늄인 경우, 배리어층(BR) 내 티타늄 산화물의 티타늄의 함량은 83.0at%이고 산소의 함량은 17.0at%로서, 식각 방지막으로 충분히 기능하지 못하였다. 이와 달리, 상기 배리어층(BR)의 두께가 130옹스트롬이고, 제1 금속이 티타늄인 경우, 배리어층(BR) 내 티타늄 산화물의 티타늄 함량은 65.6at%이고 산소의 함량은 34.4at%로서, 식각 방지막으로 기능하였다.
이후, 제1 금속막(M1) 상에는 제2 금속막(M2)과 제3 금속막(M3)이 순차적으로 형성된다. 제2 금속막(M2) 또한 화학적 기상 증착법(chemical vapour deposition), 원자층 증착법(atomic layer deposition), 물리적 기상 증착(physical vapour deposition), 스페이서 패터닝법(spacer patterning technology) 등으로 형성될 수 있다.
다음으로, 상기 제1 내지 제3 금속막(M1, M2, M3)이 패터닝됨으로써 배선(WR)이 형성된다. 상기 제1 내지 제3 금속막(M1, M2, M3)은 마스크를 이용한 포토리소그래피로 패터닝될 수 있다. 이 때, 상기 배리어층(BR)은 상기 제1 내지 제3 금속막(M1, M2, M3)의 패터닝 시 유기 절연막(O-INS) 상에서 식각 방지막으로서 기능한다. 이에 따라, 제1 내지 제3 금속막(M1, M2, M3)을 효과적으로 패터닝할 수 있으며, 제1 금속막(M1)의 불충분한 식각으로 인한 제1 금속막(M1)의 잔사가 발생을 방지함과 동시에, 유기 절연막(O-INS)의 상부까지 과식각해야 하는 필요가 없어진다.
본 발명의 일 실시예에서는, 필요에 따라, 상기 배선(WR) 상에 추가적인 절연막이 더 제공될 수 있다. 상술한 실시예에서는 한 층의 무기 절연막(I-INS)과 한 층의 유기 절연막(O-INS)을 갖는 배선 구조를 개시하였으나, 이에 한정되는 것은 아니다. 본 발명의 일 실시예에 따른 배선 구조는 단일층의 유기 절연막(O-INS)을 갖는 배선 구조뿐만 아니라, 3층 이상의 절연막을 가지되, 그 중 적어도 하나의 절연막이 유기 절연막(O-INS)인 경우의 배선 구조를 포함한다.
즉, 기판(SUB) 상에 복수의 절연막이 형성된 경우, 상기 복수의 절연막 중 적어도 하나는 상기 유기 절연막(O-INS)으로 제공되고, 상기 배선들은 상기 복수의 절연막 중 적어도 하나의 절연막 상에 제공될 수 있다. 이때, 상기 배리어층(BR)은 상기 유기 절연막(O-INS)과 상기 배선(WR) 사이에만 제공될 수 있다.
도 3은 본 발명의 일 실시예에 따른 배선 구조를 도시한 단면도로서, 서로 다른 두 개의 배선(WR)이 전기적으로 연결될 때의 배선 구조를 도시한 것이다.
도 3을 참조하면, 상기 배선들이 복수 개로 형성될 경우, 배선(WR)은 제1 배선(WR1)과 제2 배선(WR2)을 포함할 수 있다. 도시하지는 않았으나, 제1 배선(WR1)과 제2 배선(WR2)은 평면 상에서 볼 때 서로 교차할 수 있다.
제1 배선(WR1)은 기판(SUB) 상에 배치된다. 제1 배선(WR1)과 기판(SUB) 사이에는 무기 절연막(I-INS)이 개재될 수 있다. 상기 무기 절연막(I-INS)은 무기 절연 물질을 기판(SUB) 상에 증착함으로써 형성될 수 있다.
상기 제1 배선(WR1)은 무기 절연막(I-INS) 상에 화학적 기상 증착법(chemical vapour deposition), 원자층 증착법(atomic layer deposition), 물리적 기상 증착(physical vapour deposition), 스페이서 패터닝법(spacer patterning technology) 등으로 형성될 수 있다. 상기 제1 배선(WR1)은 제1 내지 제3 금속막(M1, M2, M3)을 포함하는 삼중막으로 형성될 수 있으나 이에 한정되는 것은 아니며, 필요에 따라, 단일막, 이중막 또는 사중막 이상으로 형성될 수 있다.
상기 제1 배선(WR1) 상에는 유기 절연막(O-INS)이 형성된다. 상기 유기 절연막(O-INS)은 유기 절연 물질을 무기 절연막(I-INS) 상에 도포하거나, 증착하거나, 인쇄하는 등의 방법으로 형성될 수 있다.
상기 유기 절연막(O-INS)에는 상기 제1 배선(WR1)의 상면의 일부를 노출하는 콘택홀이 제공된다. 본 발명의 일 실시예에 있어서, 상기 콘택홀에 의해 상기 제1 배선(WR1)의 제3 금속막(M3)의 상면이 일부 노출될 수 있다.
상기 유기 절연막(O-INS)은 콘택홀에 대응되는 부분을 제외한 영역에 도포되나 인쇄될 수 있다. 또는 상기 유기 절연막(O-INS)은 상기 무기 절연막(I-INS)의 전면 상에 형성한 후 마스크를 이용한 포토리소그래피로 패터닝될 수 있으며 이로써 콘택홀이 형성될 수 있다. 상기 콘택홀이 형성된 영역에서 유기 절연막(O-INS)의 단부는 측벽(WL)을 갖는다.
다음으로 상기 유기 절연막(O-INS) 상에 배리어층(BR)과 제2 배선(WR2)이 형성된다. 여기서, 제2 배선(WR2)은 제1 내지 제3 금속막(M1, M2, M3)을 포함할 수 있으나, 이에 한정되는 것은 아니며, 필요에 따라, 단일막, 이중막 또는 사중막 이상으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 배선(WR2)은 제1 배선 (WR1)과 다른 금속으로 제공될 수 있다. 예를 들어, 본 발명의 일 실시예에 있어서, 상기 제1 배선(WR1)과 제2 배선(WR2)의 제1 내지 제3 금속막(M1, M2, M3)는 각각 독립적으로 다른 금속으로 제공될 수 있다.
상기 배리어층(BR)과 상기 제2 배선(WR2)의 제1 금속막(M1)은 단일 공정을 이용하여 형성될 수 있다. 예를 들어, 상기 배리어층(BR)과 상기 제2 배선(WR2)의 제1 금속막(M1)은 유기 절연막(O-INS) 상에 화학적 기상 증착법(chemical vapour deposition), 원자층 증착법(atomic layer deposition), 물리적 기상 증착(physical vapour deposition), 스페이서 패터닝법(spacer patterning technology) 등의 단일 공정으로 형성될 수 있다.
상기 배리어층(BR)과 상기 제2 배선(WR2)의 제1 금속막(M1)을 스퍼터링과 같은 물리적 기상 증착법으로 형성하는 경우, 제1 금속이 충분히 산화될 수 있는 조건을 유지할 수 있다. 본 발명의 일 실시예에 있어서, 상기 유기 절연막(O-INS)상에 상기 제1 금속을 증착하되, 제2 배선(WR2)의 제1 금속이 산화되어 유기 절연막(O-INS) 상에 막이 형성되도록 제2 배선(WR2)의 제1 금속의 증착 조건을 변경시킴으로써 상기 배리어층(BR)과 상기 제1 금속막(M1)을 단일 공정에서 형성할 수 있다. 상기 공정에 의해, 상기 배리어층(BR)은 상기 제2 배선(WR2)의 제1 금속막(M1)과 유기 절연막(O-INS) 사이에만 형성되며, 상기 제2 배선(WR2)의 제1 금속막(M1)이 유기 절연막(O-INS)에 접하지 않은 영역에는 형성되지 않는다. 도 3을 참조하면, 배리어층(BR)은 제2 배선(WR2)의 제1 금속막(M1)과 유기 절연막(O-INS)이 접하는 유기 절연막(O-INS)의 상면과 컨택홀(CH)의 측벽(WL)에는 형성되나, 제2 배선(WR2)의 제1 금속막(M1)과 제1 배선(WR1)의 제3 금속막(M3) 사이에는 배리어층(BR)이 형성되지 않는다.
제2 배선(WR2)의 제1 금속막(M1) 내지 제3 금속막(M3)은 포토리소그래피 등으로 패터닝됨으로써 최종적인 제2 배선(WR2)이 형성된다.
본 실시예에 있어서, 상기 제2 배선(WR2)과 제1 배선(WR1)은 직접 접촉한다. 다시 말해, 제2 배선(WR2)의 제1 금속막(M1)과 제1 배선(WR1)의 제3 금속막(M3)을 통해 직접적으로 접촉한다. 이에 따라, 상기 제1 배선(WR1)과 상기 제2 배선(WR2)은 전기적/물리적으로 연결된다. 상기 제1 배선(WR1)과 제2 배선(WR2)이 직접적으로 연결됨으로써 두 배선(WR)의 연결부에서의 저항이 매우 작다.
본 발명의 일 실시예에 따른 배선 구조는 다양한 전자 소자에 채용될 수 있으며, 특히, 표시 장치에 채용될 수 있다. 상기 표시 장치는 화소 및 화소에 연결된 배선부를 포함하며, 상기 배선부의 적어도 일부는 상술한 배선 구조를 가질 수 있다. 이하에서는 상술한 배선 구조가 표시 장치에 채용된 실시예를 설명한다.
도 4a는 본 발명의 일 실시예에 따른 표시 장치를 나타낸 사시도이며, 도 4b는 도 4a의 표시 장치를 도시한 평면도이다.
도 4a 및 도 4b를 참조하면, 본 발명의 표시 장치는 적어도 일부가 가요성(flexibility)을 가질 수 있으며, 가요성을 가지는 부분에서 접힐 수 있다. 즉, 표시 장치는 가요성을 가지며 일 방향으로 접힌 벤딩 영역(BA; bent area)과 벤딩 영역(BA)의 적어도 일측에 제공되며 접히지 않고 편평한 플랫 영역(FA; flat area)을 포함할 수 있다. 플랫 영역(FA)은 가요성을 가지거나 가지지 않을 수 있다.
본 발명의 일 실시예에 있어서는 일 예로서 벤딩 영역(BA)이 부가 영역(ADA)에 제공된 것을 도시하였다. 본 발명의 일 실시예에 따르면, 벤딩 영역(BA)을 사이에 두고 서로 이격된, 제1 플랫 영역(FA1)과 제2 플랫 영역(FA2)이 제공될 수 있으며, 제1 플랫 영역(FA1)은 표시 영역(DA)을 포함할 수 있다. 본 발명의 일 실시예에 있어서, 벤딩 영역(BA)은 표시 영역(DA)으로부터 이격될 수 있다.
벤딩 영역(BA)에 있어서, 표시 장치가 접히는 선을 접이선이라고 할 때, 접이선은 벤딩 영역(BA) 내에 제공된다. 여기서, “접힌다”는 용어는 형태가 고정된 것이 아니라 원래의 형태로부터 다른 형태로 변형될 수 있다는 것으로서, 하나 이상의 특정 배선, 즉 접이선을 따라 접히거나(folded) 휘거나(curved) 두루마리 식으로 말리는(rolled) 것을 포함한다. 따라서, 본 발명의 일 실시예에서는 두 플랫 영역(FA1, FA2)들의 일 면이 서로 평행하게 위치하며 서로 마주보도록 접힌 상태를 도시하였으나, 이에 한정되는 것은 아니며, 벤딩 영역(BA)을 사이에 두고 두 플랫 영역(FA1, FA2)의 면들이 소정 각도(예를 들어 예각, 직각 또는 둔각)를 이루며 접힐 수도 있다.
본 발명의 일 실시예에 있어서, 부가 영역(ADA)은 이후 접이선을 따라 벤딩될 수 있으며, 이 경우, 부가 영역(ADA)이 벤딩됨으로써 베젤의 폭을 감소시킬 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 기판(SUB) 상에 제공된 화소들(PXL), 및 화소들(PXL)에 연결된 배선부(LP)를 포함한다.
기판(SUB)은 표시 영역(DA)과 표시 영역(DA)의 적어도 일측에 제공되는 비표시 영역(NDA)을 포함한다.
기판(SUB)은 대략적으로 사각형 형상, 그 중에서도 직사각 형상을 가질 수 있다. 본 발명의 일 실시예에 있어서, 기판(SUB)은 제1 방향(DR1)으로 서로 평행한 한 쌍의 단변들과 제2 방향(DR2)으로 서로 평행한 한 쌍의 장변들을 포함할 수 있다.
그러나, 기판(SUB)의 형상은 이에 한정되는 것은 아니며, 다양한 형상을 가질 수 있다. 예를 들어 기판(SUB)은 직선의 변을 포함하는 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원, 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원, 등 다양한 형상으로 제공될 수 있다. 본 발명의 일 실시예에 있어서, 기판(SUB)이 직선으로 이루어진 변을 갖는 경우, 각 형상의 모서리 중 적어도 일부는 곡선으로 이루어질 수 있다. 예를 들어, 기판(SUB)이 직사각 형상을 가질 때, 서로 인접한 직선 변들이 만나는 부분이 소정 곡률을 가지는 곡선으로 대체될 수 있다. 즉, 직사각 형상의 꼭지점 부분은 서로 인접한 그 양단이 서로 인접한 두 직선 변들에 연결되고 소정의 곡률을 갖는 곡선 변으로 이루어질 수 있다. 곡률은 위치에 따라 달리 설정될 수 있다. 예를 들어, 곡률은 곡선이 시작되는 위치 및 곡선의 길이 등에 따라 변경될 수 있다.
표시 영역(DA)은 복수의 화소들(PXL)이 제공되어 영상이 표시되는 영역이다. 표시 영역(DA)은 기판(SUB)의 형상에 대응하는 형상으로 제공될 수 있다. 예를 들어, 표시 영역(DA)은 기판(SUB)의 형상과 마찬가지로 직선의 변을 포함하는 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원, 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원, 등 다양한 형상으로 제공될 수 있다. 본 발명의 일 실시예에 있어서, 표시 영역(DA)이 직선으로 이루어진 변을 갖는 경우, 각 형상의 모서리 중 적어도 일부는 곡선으로 이루어질 수 있다.
화소들(PXL)은 기판(SUB)의 표시 영역(DA) 상에 제공된다. 각 화소(PXL)는 영상을 표시하는 최소 단위로서 복수 개로 제공될 수 있다. 화소들(PXL)은 백색광 및/또는 컬러광을 출사할 수 있다. 각 화소(PXL)는 적색, 녹색, 및 청색 중 어느 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니며, 시안, 마젠타, 옐로우 등의 색을 출사할 수 있다.
화소들(PXL)은 유기 발광층을 포함하는 발광 소자일 수 있으나, 이에 한정되는 것은 아니며, 발명의 개념이 유지되는 한도 내에서 액정 소자, 전기 영동 소자, 전기 습윤 소자 등 다양한 형태로 구현될 수 있다.
도 5a는 본 발명의 일 실시예에 따른 화소(PXL)가 발광 소자인 경우를 도시한 등가회로도이다. 도 5b는 도 5a에 도시한 하나의 화소를 도시한 평면도이며, 도 5c는 도 5b의 II-II' 라인에 따른 단면도이다.
먼저 도 5a를 참조하면, 각 화소(PXL)는 배선부 중 대응하는 배선에 연결된 트랜지스터, 트랜지스터에 연결된 발광 소자(EL), 및 커패시터(Cst)를 포함한다.
박막 트랜지스터는 발광 소자(EL)를 제어하기 위한 제2 박막 트랜지스터(TR2)와, 제2 박막 트랜지스터(TR2)를 스위칭 하는 제1 박막 트랜지스터(TR1)를 포함할 수 있다. 본 발명이 일 실시예에서는 한 화소(PXL)가 두 개의 박막 트랜지스터(TR1, TR2)를 포함하는 것을 설명하나, 이에 한정되는 것은 아니며, 하나의 화소(PXL)에 하나의 박막 트랜지스터와 커패시터, 또는 하나의 화소(PXL)에 셋 이상의 박막 트랜지스터와 둘 이상의 커패시터를 구비할 수 있다. 예를 들어, 하나의 화소(PXL)는 7개의 박막 트랜지스터, 발광 소자, 및 스토리지 커패시터를 포함할 수 있다.
제1 박막 트랜지스터(TR1)는 게이트 전극과 소스 전극, 및 드레인 전극을 포함한다. 제1 박막 트랜지스터(TR1)에 있어서, 게이트 전극은 스캔 배선(SL)에 연결되며, 소스 전극은 데이터 배선(DL)에 연결된다. 드레인 전극은 제2 박막 트랜지스터(TR2)의 게이트 전극에 연결된다. 제1 박막 트랜지스터(TR1)는 스캔 배선(SL)에 인가되는 주사 신호에 따라 데이터 배선(DL)에 인가되는 데이터 신호를 제2 박막 트랜지스터(TR2)에 전달한다.
제2 박막 트랜지스터(TR2)는 게이트 전극과, 소스 전극 및 드레인 전극을 포함한다. 제2 박막 트랜지스터(TR2)에 있어서, 게이트 전극은 제1 박막 트랜지스터(TR1)에 연결되고 소스 전극은 제1 전원 배선(PL)에 연결되며, 드레인 전극은 발광 소자(EL)에 연결된다.
발광 소자(EL)는 발광층과, 발광층을 사이에 두고 서로 대향하는 제1 전극 및 제2 전극을 포함한다. 제1 전극은 제2 박막 트랜지스터(TR2)의 드레인 전극과 연결된다. 제2 전극은 제2 전원 배선(ELVSS)이 연결되어 공통 전압이 인가된다. 발광층은 제2 박막 트랜지스터(TR2)의 출력 신호에 따라 발광함으로써 광을 출사하거나 출하하지 않음으로써 영상을 표시한다. 여기서, 발광층으로부터 출사되는 광은 발광층의 재료에 따라 달라질 수 있으며, 컬러광 또는 백색광일 수 있다.
커패시터(Cst)는 제2 박막 트랜지스터(TR2)의 게이트 전극과 소스 전극 사이에 연결되며, 제2 박막 트랜지스터(TR2)의 게이트 전극에 입력되는 데이터 신호를 충전하고 유지한다.
도 5a 내지 도 5c를 참조하면, 본 발명의 일 실시예에 따른 화소(PXL)를 적층 구조에 따라 설명한다.
상기 화소(PXL)은 기판(SUB) 상에 제공된다.
기판(SUB)은 유리, 수지(resin) 등과 같은 절연성 재료로 이루어질 수 있다. 또한, 기판(SUB)은 휘거나 접힘이 가능하도록 가요성(flexibility)을 갖는 재료로 이루어질 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다.
기판(SUB) 상에는 버퍼층(BF)이 형성된다. 버퍼층(BF)은 스위칭 및 구동 트랜지스터들에 불순물이 확산되는 것을 막는다. 버퍼층(BF)은 단일층으로 제공될 수 있으나, 적어도 2중층 이상의 다중층으로 제공될 수도 있다.
버퍼층(BF)은 무기 재료로 이루어진 무기 절연막일 수 있다. 예를 들어, 버퍼층(BF)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등으로 형성될 수 있다. 버퍼층(BF)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 버퍼층(BF)은 기판(SUB)의 재료 및 공정 조건에 따라 생략될 수도 있다.
버퍼층(BF) 상에는 액티브 패턴(ACT)이 제공된다. 액티브 패턴(ACT)은 반도체 소재로 형성된다. 액티브 패턴(ACT)은 각각 소스 영역, 드레인 영역, 및 소스 영역과 드레인 영역 사이에 제공된 채널 영역을 포함할 수 있다. 액티브 패턴(ACT)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 채널 영역는 불순물로 도핑되지 않은 반도체 패턴으로서, 진성 반도체일 수 있다. 소스 영역 및 드레인 영역은 불순물이 도핑된 반도체 패턴일 수 있다. 불순물로는 n형 불순물, p형 불순물, 기타 금속과 같은 불순물이 사용될 수 있다.
기판(SUB) 및 액티브 패턴(ACT) 상에는 액티브 패턴(ACT)을 커버하는 제1 절연막(INS1)이 배치될 수 있다. 제1 절연막(INS1)은 액티브 패턴(ACT) 및 게이트 전극(GE)을 절연시킬 수 있다.
제1 절연막(INS1) 상에는 일방향으로 연장된 스캔 라인(SL), 게이트 전극(GE) 및 캐패시터(Cst)의 제1 캐패시터 전극(C1)이 배치될 수 있다.
제1 절연막(INS1), 스캔 라인(SL), 게이트 전극(GE) 및 제1 캐패시터 전극(C1) 상에는 제2 절연막(INS2) 및 제3 절연막(INS3)이 배치될 수 있다. 제2 절연막(INS2) 및 제3 절연막(INS3)의 일부는 제거되어, 액티브 패턴(ACT)의 소스 영역 및 드레인 영역을 노출시킬 수 있다.
제2 절연막(INS2) 상에는 스캔 라인(SL)과 절연되어 교차하는 데이터 라인(DL), 데이터 라인(DL)과 이격되어 배치되는 전원 공급 라인(PL), 캐패시터(Cst)의 제2 캐패시터 전극(C2), 소스 전극(SE) 및 드레인 전극(DE)이 배치될 수 있다.
소스 전극(SE) 및 드레인 전극(DE)은 제2 절연막(INS2)에 의해 게이트 전극(GE)과 절연될 수 있다. 또한, 소스 전극(SE) 및 드레인 전극(DE)은 소스 영역 및 드레인 영역과 접속될 수 있다.
캐패시터(Cst)는 제1 캐패시터 전극(C1) 및 제2 캐패시터 전극(C2)을 포함할 수 있다. 제1 캐패시터 전극(C1)은 스캔 라인(SL) 및 게이트 전극(GE)과 동일한 물질을 포함할 수 있으며, 동일층 상에 배치될 수 있다.
제2 캐패시터 전극(C2)은 데이터 라인(DL), 전원 공급 라인(PL), 소스 전극(SE) 및 드레인 전극(DE)과 동일한 물질을 포함할 수 있으며, 동일층 상에 배치될 수 있다.
제1 박막 트랜지스터(TR1), 제2 박막 트랜지스터(TR2) 및 캐패시터(Cst)가 배치된 기판(SUB) 상에는 패시베이션층(PSV) 및 제4 절연막(INS4)이 배치될 수 있다. 상기 패시베이션층(PSV) 및 제4 절연막(INS4)은 제2 박막 트랜지스터(TR2)의 드레인 전극(DE)의 일부를 노출시키는 컨택홀을 가질 수 있다. 상기 패시베이션층(PSV)는 실시예에 따라 생략될 수 있다.
상기 제4 절연막(INS4) 상에는 제5 절연막(INS5)이 배치될 수 있다. 상기 제5 절연막(INS5)에는 제4 절연막(INS4)의 컨택홀을 통해 제2 박막 트랜지스터(TR2)의 드레인 전극(DE)에 연결된 연결 배선(CNP)가 형성될 수 있다. 본 발명의 일 실시예에 있어서, 상기 제5 절연막(INS5) 및 상기 연결 배선(CNP)은 필요에 따라 생략될 수 있다.
상기 연결 배선(CNP)에는 발광 소자(EL)가 연결된다.
한편, 본 실시예에서는 제1 박막 트랜지스터(TR1) 및 제2 박막 트랜지스터(TR2) 모두가 탑 게이트(top gate) 구조의 박막 트랜지스터인 경우를 예로서 설명하였으나, 이에 한정되는 것은 아니다. 예를 들면, 제1 박막 트랜지스터(TR1) 및 제2 박막 트랜지스터(TR2) 중 적어도 하나는 바텀 게이트(bottom gate) 구조의 박막 트랜지스터일 수 있다. 또한, 본 발명의 일 실시예에서는 2개의 박막 트랜지스터와 1개의 커패시터가 개시되었으나, 이에 한정되는 것은 아니며, 실시예에 따라 이와 다른 개수의 박막 트랜지스터들 및 커패시터들이 제공될 수 있음은 물론이다.
제5 절연막(INS5) 상에는 제1 전극(EL1)이 제공될 수 있다. 제1 전극(EL1)은 제5 절연막(INS5)을 관통하는 컨택홀을 통해 연결 배선(CNP)에 연결되고, 제4 절연막(INS4) 및 패시베이션층(PSV)을 관통하는 컨택홀을 통해 드레인 전극(DE)에 연결됨으로써 트랜지스터에 연결된다. 여기서, 제1 전극(EL1)은 실시예에 따라 애노드나 캐소드 중 하나로 사용될 수 있다.
제1 전극(EL1)은, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 이들의 합금 등의 금속막 및/또는 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등으로 이루어질 수 있다.
본 발명의 일 실시예에 있어서, 제1 전극(EL1)은 한 종의 금속으로 이루어질 수 있으나, 이에 한정되는 것은 아니며 두 종 이상의 금속, 예를 들어, Ag와 Mg의 합금으로 이루어질 수도 있다.
제1 전극(EL1)은 기판(SUB)의 하부 방향으로 영상을 제공하고자 하는 경우, 투명 도전성막으로 형성될 수 있으며, 기판(SUB)의 상부 방향으로 영상을 제공하고자 하는 경우, 금속 반사막 및/또는 투명 도전막으로 형성될 수 있다.
제1 전극(EL1) 등이 형성된 기판(SUB) 상에는 각 화소(PXL)에 대응하도록 화소(PXL) 영역을 구획하는 화소 정의막(PDL)이 제공된다. 화소 정의막(PDL)은 유기 재료로 이루어진 유기 절연막일 수 있다. 유기 재료로는 폴리이미드계 화합물, 폴리아크릴계 화합물, 테플론을 포함한 불소계고분자계 화합물, 폴리유기실록산 화합물, 벤조시클로부텐 화합물, 페놀계 화합물, 에폭시계 화합물, 폴리아미드계 화합물, 폴리페닐렌에테르계 화합물, 폴리페닐렌설파이드계 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
화소 정의막(PDL)은 제1 전극(EL1)의 상면을 노출하며 화소(PXL)의 둘레를 따라 기판(SUB)으로부터 돌출된다.
화소 정의막(PDL)에 의해 둘러싸인 화소(PXL) 영역에는 유기 발광층(OL) 이 제공될 수 있다.
유기 발광층(OL)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질로는 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 포함할 수 있다. 이러한 물질들은 진공증착의 방법으로 형성될 수 있다. 고분자 물질로는 PEDOT, PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등을 포함할 수 있다.
유기 발광층(OL)은 단일층으로 제공될 수 있으나, 다양한 기능층을 포함하는 다중층으로 제공될 수 있다. 유기 발광층(OL)이 다중층으로 제공되는 경우, 홀 주입층(Hole Injection Layer), 홀 수송층(Hole Transport Layer), 발광층(Emission Layer), 전자 수송층(Electron Transport Layer), 전자 주입층(Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있다. 이러한 유기 발광층(OL)은 증착(evaporation), 스크린 인쇄, 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
물론 유기 발광층(OL)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다. 그리고 유기 발광층(OL)의 적어도 일부는 복수 개의 제1 전극(EL1)들에 걸쳐서 일체로 형성될 수 있으며, 복수 개의 제1 전극(EL1)들 각각에 대응하도록 개별적으로 제공될 수도 있다.
유기 발광층(OL) 상에는 제2 전극(EL2)이 제공된다. 제2 전극(EL2)은 화소(PXL)마다 제공될 수도 있으나, 표시 영역(DA)의 대부분을 커버하도록 제공될 수 있으며 복수 개의 화소들(PXL)에 의해 공유될 수 있다.
제2 전극(EL2)은 실시예에 따라 애노드나 캐소드 중 하나로 사용될 수 있으며, 제1 전극(EL1)이 애노드인 경우 제2 전극(EL2)은 캐소드로, 제1 전극(EL1)이 캐소드인 경우 제2 전극(EL2)은 애노드로 사용될 수 있다.
제2 전극(EL2)은, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 등의 금속막 및/또는 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등의 투명 도전성막으로 이루어질 수 있다. 본 발명의 일 실시예에 있어서, 제2 전극(EL2)은 금속 박막을 포함하는 이중막 이상의 다중막으로 이루어질 수 있으며, 예를 들어, ITO/Ag/ITO 의 삼중막으로 이루어질 수 있다.
제2 전극(EL2)은 기판(SUB)의 하부 방향으로 영상을 제공하고자 하는 경우, 금속 반사막 및/또는 투명 도전성막으로 형성될 수 있으며, 기판(SUB)의 상부 방향으로 영상을 제공하고자 하는 경우, 또는 투명 도전막으로 형성될 수 있다.
제2 전극(EL2) 상에는 봉지막(SL)이 제공된다. 봉지막(SL)은 단일층으로 이루어질 수 있으나, 다중층으로 이루어질 수 있다. 본 발명의 일 실시예에 있어서, 봉지막(SL)은 제1 봉지막(SL1) 내지 제3 봉지막(SL3)으로 이루어질 수 있다. 제1 봉지막(SL1) 내지 제3 봉지막(SL3)은 유기 재료 및/또는 무기 재료로 이루어질 수 있다. 최외곽에 위치한 제3 봉지막(SL3)은 무기 재료로 이루어질 수 있다.
본 발명의 일 실시예에 있어서, 제1 봉지막(SL1)은 무기 재료, 제2 봉지막(SL2)은 유기 재료 또는 무기 재료, 및 제3 봉지막(SL3)은 무기 재료로 이루어질 수 있다. 무기 재료의 경우 성가 유기 재료에 비해 수분이나 산소의 침투는 덜하나 탄성이나 가요성이 작아 크랙에 취약하다. 제1 봉지막(SL1)과 제3 봉지막(SL3)을 무기 재료로 형성하고, 제2 봉지막(SL2)을 유기 재료로 형성함으로써 크랙의 전파가 방지될 수 있다. 여기서, 제2 봉지막(SL2)이 유기 재료로 이루어진 경우 단부가 외부로 노출되지 않도록 제3 봉지막(SL3)에 의해 완전히 커버될 수 있다.
본 발명의 일 실시예에 있어서, 유기 재료로는 폴리이미드계 화합물, 폴리아크릴계 화합물, 테플론을 포함한 불소계고분자계 화합물, 폴리유기실록산 화합물, 벤조시클로부텐 화합물, 페놀계 화합물, 에폭시계 화합물, 폴리아미드계 화합물, 폴리페닐렌에테르계 화합물, 폴리페닐렌설파이드계 화합물 등과 같은 유기 절연 물질이 이용될 수 있다. 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다. 제2 봉지막(SL2)이 유기 재료 대신 무기 재료로 이루어진 경우, 다양한 실리콘계 절연 물질, 예를 들어, 헥사메틸디실록산(hexamethyldisiloxane; HMDSO), 옥타메틸시클로테트라실록산(octamethylcyclotetrasiloxane; OMCTSO), 테트라메틸디실록산(tetramethyldisiloxane; TMDSO), 테트라에틸오르소실리케이트(tetraethyleorthosilicate; TEOS) 등이 사용될 수 있다. 본 발명의 일 실시예에 있어서, 발광 소자를 이루는 유기 발광층(OL)은 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있다. 봉지막(SL)은 유기 발광층(OL)을 커버함으로써 이들을 보호한다. 봉지막(SL)은 표시 영역(DA)을 덮으며, 표시 영역(DA)의 외측까지 연장될 수 있다.
다시, 도 4a 및 도 4b를 참조하면, 본 발명의 일 실시예에 있어서, 비표시 영역(NDA)은 화소들(PXL)이 제공되지 않은 영역으로서 영상이 표시되지 않은 영역이다.
비표시 영역(NDA)은 그 일부로부터 돌출된 부가 영역(ADA)을 더 포함할 수 있다. 부가 영역(ADA)은 비표시 영역(NDA)을 이루는 변들로부터 돌출될 수 있다. 본 발명의 일 실시예에 있어서, 부가 영역(ADA)에는 기판(SUB)의 단변들 중 하나에 대응하는 변으로부터 돌출된 것을 개시하였다. 그러나, 부가 영역(ADA)은 장변들 중 하나의 변으로부터 돌출될 수 있으며, 또는 네 변들 중 두 변 이상으로부터 돌출된 형태로 제공될 수 있다. 본 발명의 일 실시예에 있어서, 부가 영역(ADA)에는 데이터 구동부가 제공되거나 연결될 수 있으나, 이에 한정되는 것은 아니며, 다양한 구성 요소가 배치될 수 있다.
비표시 영역(NDA)은 표시 영역(DA)과 벤딩 영역(BA) 사이에 위치한 팬-아웃 영역(FTA)을 포함할 수 있으며, 이에 따라, 표시 영역(DA), 팬-아웃 영역(FTA), 및 벤딩 영역(BA)이 순차적으로 배치된다.
팬-아웃 영역(FTA)은 표시 영역(DA)의 배선부가 벤딩 영역(BA)으로 연장되는 부분이다. 표시 영역(DA)에서 제1 방향(DR1)을 따라 연장된 배선들은 팬-아웃 영역(FTA)에서 간격이 점점 좁아지는 부채(fan) 형상으로 제공된다.
본 발명의 일 실시예에 있어서, 배선부(LP)는 다양한 종류의 배선들을 포함할 수 있으며, 그 종류는 한정되는 것은 아니다. 예를 들어, 배선부(LP)은 각 화소(PXL)에 신호를 제공하며 스캔 배선, 데이터 배선, 제1 전원 배선, 제2 전원 배선 등을 포함할 수 있으며, 필요에 따라 다른 배선들을 더 포함할 수 있다. 상기 배선부를 이루는 배선들 중 적어도 일부는 상술한 실시예에 따른 배선 구조를 갖는다.
본 발명의 일 실시예에서는, 배선부(LP)의 배선들 중 데이터 배선들(DL)인 경우를 일 예로서 나타내었으나, 이는 설명의 편의를 위한 것이다.
본 발명의 일 실시예에 있어서, 데이터 배선들(DL)은 표시 영역(DA)에서 대체적으로 제2 방향(DR2)으로 연장되며 서로 이격될 수 있다. 데이터 배선들(DL)은 제2 방향(DR2)으로 진행할수록 인접한 데이터 배선들(DL) 사이의 거리가 점점 좁아지거나 넓어질 수 있다. 본 발명의 일 실시예에서 데이터 배선들(DL)은 팬-아웃 영역(FTA)에서 제2 방향(DR2)을 따라 인접한 데이터 배선들(DL) 사이의 거리가 점점 좁아질 수 있다.
비표시 영역(NDA)에는 화소들(PXL)에 연결된 데이터 배선들(DL)과 데이터 배선(DL)에 연결되며 화소들(PXL)을 구동하기 위한 구동부가 제공될 수 있다.
데이터 배선들(DL)은 표시 영역(DA)과 비표시 영역(NDA)에 걸쳐 제공될 수 있다. 데이터 배선들(DL)은 특히 비표시 영역(NDA) 중 팬-아웃 영역(FTA)을 거쳐 제2 플랫 영역(FA2)까지 연장될 수 있다.
데이터 배선들(DL)은 구동부(미도시)에 연결된다. 구동부는 배선부의 단부에 연결될 수 있다. 구동부는 데이터 배선들(DL)을 통해 각 화소(PXL)에 신호를 제공하며, 이에 따라 각 화소(PXL)의 구동을 제어한다.
구동부는 스캔 배선(미도시)을 따라 각 화소(PXL)에 스캔 신호를 제공하는 스캔 구동부(미도시), 데이터 배선들(DL)을 따라 각 화소(PXL)에 데이터 신호를 제공하는 데이터 구동부(미도시), 스캔 구동부와 데이터 구동부를 제어하는 타이밍 제어부(미도시) 등을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 스캔 구동부는 기판(SUB) 상에 직접 실장될 수 있다. 스캔 구동부가 기판(SUB) 상에 직접 실장되는 경우, 화소들(PXL)을 형성하는 공정 시에 함께 형성될 수 있다. 그러나, 스캔 구동부의 제공 위치나 제공 방법은, 이에 한정되는 것은 아니며, 별도의 칩에 형성되어 기판(SUB) 상에 칩 온 글라스 형태로 제공될 수 있으며, 또는 인쇄 회로 기판 상에 실장되어 기판(SUB)에 연결 부재를 통해 연결될 수도 있다.
본 발명의 일 실시예에 있어서, 데이터 구동부는 기판(SUB) 상에 직접 실장될 수 있으나, 이에 한정되는 것은 아니며, 별도의 칩에 형성되어 기판(SUB) 상에 연결될 수 있다. 본 발명의 일 실시예에 있어서, 데이터 구동부가 별도의 칩에 형성되어 기판(SUB) 상에 연결되는 경우 칩 온 글라스나 칩 온 플라스틱 형태로 제공될 수 있다. 또는 인쇄 회로 기판 상에 실장되어 기판(SUB)에 연결 부재를 통해 연결될 수도 있다. 본 발명의 일 실시예에 있어서, 데이터 구동부는 칩-온-필름(Chip On Film; COF)의 형태로 제조되어 기판(SUB)에 연결될 수 있다.
도 6은 도 4b의 I-I'선에 따른 단면도로서, 표시 영역(DA) 화소 일부 및 비표시 영역(NDA)을 도시한 것이다. 도 6는 본 발명의 일 실시예에 따른 표시 장치를 개념적으로 도시한 것으로서, 설명의 편의를 위해 일부 구성 요소가 과장되거나 축소되어 표시되었다.
본 발명의 일 실시예에 따른 표시 장치는 도 4a에 도시된 것과 같이 그 일부가 벤딩된 형상을 가지나, 도 6에서는 설명의 편의를 위해 벤딩되지 않은 상태의 표시 장치를 도시한다. 참고로 후술하는 실시예들에 관한 단면도들이나, 도시의 편의상 표시 장치가 벤딩되지 않은 상태로 도시한다.
이하, 도 4a, 도 4b, 도 5a 내지 도 5c, 및 도 6을 참조하여, 본 발명의 일 실시예에 따른 표시 장치에 대해 상세히 설명한다. 표시 영역(DA)의 화소(PXL)에 대해서는 상술하였으므로, 이후 비표시 영역(NDA)를 중심으로 설명한다. 비표시 영역(NDA)을 설명함에 있어, 설명의 중복을 피하기 위해 이미 설명한 것에 대해서는 설명을 생략하거나 간단히 설명하기로 한다.
본 발명의 일 실시예에 있어서, 비표시 영역(NDA)에는 배선부(LP)가 제공된다. 배선부(LP)는 데이터 배선들(DL)을 포함하며, 구동부와 화소들(PXL)을 연결한다. 본 발명의 일 실시예에 따른 데이터 배선들(DL)은 화소들(PXL)과 구동부를 연결할 수 있으며, 이를 위해 화소들(PXL)로부터 대략적으로 제2 방향(DR2)으로 연장될 수 있다. 데이터 배선들(DL)은 부가 영역(ADA)의 제2 방향(DR2)의 단부까지 연장될 수 있으며, 단부에는 컨택 전극(CTE)들이 제공될 수 있다. 화소들(PXL)은 배선들에 연결된 컨택 전극(CTE)들을 통해 칩 온 필름(COF) 등으로 구현된 구동부에 연결될 수 있다.
비표시 영역(NDA)는 기판(SUB)이 접히는 벤딩 영역(BA)을 갖는다.
데이터 배선들(DL)은 벤딩 영역(BA)에 걸쳐 제공되며, 벤딩 영역(BA)과 표시 영역(DA) 사이에 배치된 제1 데이터 배선(DLa), 벤딩 영역(BA)에 배치된 제2 데이터 배선(DLb), 및 벤딩 영역(BA) 이후에 배치된 제3 데이터 배선(DLc)을 포함할 수 있다.
기판(SUB) 상에는 버퍼층(BF)이 제공된다.
버퍼층(BF) 상에는 제1 절연막(INS1) 내지 제5 절연막(INS5)이 순차적으로 제공된다. 제1 절연막(INS1) 내지 제3 절연막(INS3)은 무기 절연막일 수 있으며, 상기 제4 절연막(INS4) 및 제5 절연막(INS5)는 유기 절연막일 수 있다.
여기서, 벤딩 영역(BA)에 제공된 절연막들에는 제2 개구부(OPN2)가 제공된다. 벤딩 영역(BA)은 기판(SUB)이 구부러지는 영역이다. 즉, 버퍼층(BF), 제1 절연막(INS1), 제2 절연막(INS2), 및 제3 절연막(INS3)에는 벤딩 영역(BA)에 대응하는 부분이 제거되어 제2 개구부(OPN2)를 가질 수 있다. 실시예에 따라, 버퍼층(BF), 제1 절연막(INS1), 제2 절연막(INS2), 및 제3 절연막(INS3) 중 일부는 벤딩 영역(BA)에 대응하는 부분이 제거되지 않을 수 있다. 예를 들어, 버퍼층(BF)은 벤딩 영역(BA)에 대응하는 부분이 제거되지 않을 수 있으며, 나머지 절연막, 즉 제1 절연막(INS1), 제2 절연막(INS2), 및 제3 절연막(INS3)은 벤딩 영역(BA)에 대응하는 부분이 제거되어 제2 개구부(OPN2)를 이룰 수 있다.
제2 개구부(OPN2)가 벤딩 영역(BA)에 대응한다는 것은, 제2 개구부(OPN2)가 벤딩 영역(BA)과 중첩하는 것으로 이해될 수 있다. 개구부(OPN)의 면적은 벤딩 영역(BA)의 면적보다 넓을 수 있다. 본 발명의 일 실시예에서는 제2 개구부(OPN2)의 폭이 벤딩 영역(BA)의 폭보다 더 넓도록 도시되었으나, 이는 설명의 편의를 위한 것으로서, 제2 개구부(OPN2)의 폭은 벤딩 영역(BA)의 폭과 같거나 다른 폭으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 벤딩 영역(BA)은 무기 절연막이 제거된 부분 내에 있도록 도시되었으나, 이는 설명의 편의를 위한 것으로, 벤딩 영역(BA)과 무기 절연막이 제거된 부분이 일치할 수도 있다. 예를 들어, 벤딩 영역(BA)는 대체적으로는 무기 절연막이 제거된 부분에 대응하나, 필요에 따라 무기 절연막이 제거된 부분가 같거나, 더 넓거나, 더 좁을 수도 있다. 또한, 본 발명의 일 실시예에서는 벤딩 영역(BA)이 비표시 영역(NDA)에만 위치한 것을 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 벤딩 영역(BA)는 비표시 영역(NDA)과 표시 영역(DA)에 걸쳐서 제공될 수도 있고, 표시 영역(DA) 내에 제공될 수도 있다.
참고로, 도 5에서는 버퍼층(BF), 제1 절연막(INS1), 제2 절연막(INS2), 및 제3 절연막(INS3)의 내측면들이 모두 일치하여 직선 상에 배치된 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 버퍼층(BF)의 제2 개구부(OPN2)보다 제3 절연막(INS3)의 제2 개구부(OPN2)가 더 넓은 면적으로 제공될 수 있다. 본 발명의 일 실시예에 있어서, 버퍼층(BF)의 제2 개구부(OPN2)는 제1 절연막(INS1)의 제2 개구부(OPN2), 제2 절연막(INS2)의 제2 개구부(OPN2), 및 제3 절연막(INS3)의 제2 개구부(OPN2)들 중 가장 좁은 면적으로 정의될 수 있다.
제2 개구부(OPN2)에는 벤딩부 절연막(INS_B)이 제공된다. 벤딩부 절연막(INS_B)은 제2 개구부(OPN2)의 적어도 일부를 채우며, 본 발명의 도 5에서는 제2 개구부(OPN2)를 모두 충진하는 것으로 도시되었다. 본 발명의 일 실시예에 있어서, 벤딩부 절연막(INS_B)은 제2 개구부(OPN2)를 충진함과 동시에 제2 개구부(OPN2)에 인접한 영역, 예를 들어, 제1 및/또는 제2 플랫 영역들(FA1, FA2)에 대응하는 제3 절연막(INS3)의 상부 일부를 커버할 수 있다.
기판(SUB) 상에는 패시베이션층(PSV)이 제공될 수 있다. 패시베이션층(PSV)은 무기 절연막일 수 있으며, 이 때, 패시베이션층(PSV)은 상술한 무기 절연막들(버퍼층(BF), 제1 절연막(INS1), 제2 절연막(INS2), 및/또는 제3 절연막(INS3))과 같이 벤딩 영역(BA)에 대응하는 영역에는 제공되지 않는다. 또한 패시베이션층(PSV)은 하부 컨택 전극(CTEa)의 상면 일부를 노출한다.
패시베이션층(PSV) 상에는 제4 절연막(INS4)이 제공될 수 있다. 제4 절연막(INS4) 상에는 제5 절연막(INS5)이 제공될 수 있다. 제4 절연막(INS4) 및 제5 절연막(INS5)에는 표시 영역(DA)의 둘레를 따라 그 일부가 제거되어 제1 개구부(OPN1)가 형성된다. 이에 따라 제4 절연막(INS4)과 제5 절연막(INS5)은 표시 영역(DA)으로부터 비표시 영역(NDA)으로 계속 연장되는 것은 아니다.
본 발명의 일 실시예에 있어서, 화소 정의막(PDL)의 상면과, 제1 개구부(OPN1)가 제공된 부분에 의해 노출된 제4 절연막(INS4), 제5 절연막(INS5), 및/또는 화소 정의막(PDL)의 측면은 무기 재료를 포함하는 절연막, 예를 들어, 봉지막(SL)에 의해 봉지됨으로써, 외부로의 노출이 방지된다. 봉지막(SL)의 복층 여부나 재료는 이에 한정되는 것은 아니며, 다양하게 변경될 수 있다. 예를 들어, 봉지막(SL)은 서로 교번하여 적층된 다수의 유기 재료층과 다수의 무기 재료층을 포함할 수 있다. 상술한 바와 같이, 표시 영역(DA)측에 제공된 제4 절연막(INS4) 및 제5 절연막(INS5)의 측면은 봉지막(SL)에 의해 커버된다. 그러나, 비표시 영역(NDA)측에 제공된 제5 절연막(INS5)의 상면, 및 제5 절연막(INS5) 및 제4 절연막(INS4)의 측면은 봉지막(SL)에 의해 전부가 커버될 필요는 없으며 적어도 일부가 외부로 노출될 수 있다.
제3 절연막(INS3) 상에는 하부 컨택 전극(CTEa)가 제공되고, 하부 컨택 전극(CTEa) 상에는 상부 컨택 전극(CTEb)이 제공될 수 있다. 상부 컨택 전극(CTEb)은 표시 영역(DA)의 연결 배선(CNP)과 동일한 재료로 동일한 공정에서 형성할 수 있다. 하부 컨택 전극(CTEa)과 상부 컨택 전극(CTEb)은 컨택 전극(CTE)을 구성하며, 배선들은 컨택 전극(CTE)을 통해 칩 온 필름이나 가요성 인쇄 회로 기판 등으로 구현된 구동부에 연결될 수 있다.
본 발명의 일 실시예에 있어서, 제1 내지 제4 절연막(INS1, INS2, INS3, INS4), 패시베이션막(PSV)은 무기 절연막으로 이루어질 수 있으며, 상기 벤딩부 절연막(INS_B)은 유기 재료로 이루어진 유기 절연막일 수 있다. 여기서, 상기 벤딩부 절연막(INS_B) 상에 제공된 배선은 도 1 및 도 3에서 상술한 배선 구조를 가질 수 있다.
즉, 상기 벤딩부 절연막(INS_B)은 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물, 페놀계 화합물, 에폭시계 화합물, 폴리아미드계 화합물, 폴리페닐렌에테르계 화합물, 폴리페닐렌 설파이드계 화합물, 폴리 아미드계 화합물 등과 같은 유기 절연 물질로 이루어질 수 있으며, 상기 벤딩부 절연막(INS_B) 상에는 제1 배리어층(BR1)을 사이에 두고 제2 데이터 배선(DLb)이 제공된다. 상세하게는, 상기 제2 데이터 배선(DLb)은 제1 금속막 내지 제3 금속막으로 이루어질 수 있으며, 상기 벤딩부 절연막(INS_B)과 제1 금속막과 사이에 제1 배리어층(BR1)이 제공될 수 있다.
상기 벤딩부 절연막(INS_B) 상에 배치된 제2 데이터 배선(DLb)이 본 발명의 일 실시예에 따른 배선 구조를 가짐으로써, 본 발명의 일 실시예에 따른 배선 구조는 기존 발명에 따른 배선 구조보다 배선의 부식이 방지된다. 이에 더해, 본 발명의 일 실시예에 따른 배선 구조는 기존 발명에 따른 배선 구조에 비해 패터닝이 용이하다.
본 발명의 일 실시예에 있어서, 본 발명의 일 실시예에 따른 배선 구조는 다양한 층에 채용될 수 있다. 이하의 실시예들에 있어서, 설명의 중복을 방지하기 위해 상술한 실시예와 다른 점을 위주로 설명하며, 설명되지 않은 부분은 상술한 실시예에 따른다.
도 7 내지 도 9는 본 발명의 일 실시예들에 따른 표시 장치의 단면도들로서, 도 4b의 I-I'선에 대응하는 단면도들이다.
도 7을 참조하면, 본 실시예에서는 벤딩부 절연막(INS_B)과 제3 절연막(INS3)이 유기 절연막으로 제공될 수 있으며, 상기 벤딩부 절연막(INS_B)과 상기 제3 절연막(INS3) 상에 형성된 배선이 본 발명의 일 실시예에 따른 배선 구조로 제공될 수 있다.
예를 들어, 소스 전극(SE), 드레인 전극(DE), 및 데이터 배선은 제1 내지 제3 금속막을 포함하는 형태로 제공될 수 있다. 이때, 비표시 영역(NDA)에서 상기 벤딩부 절연막(INS_B)과 제2 데이터 배선(DLb) 사이에 제1 배리어층(BR1)이 형성되고, 표시 영역(DA)에서 상기 제3 절연막(INS3)과 소스 전극(SE) 사이, 상기 제3 절연막(INS3)과 상기 드레인 전극(DE) 사이, 및 제3 절연막(INS3)과 데이터 배선(미도시) 사이에 제2 배리어층(BR2)이 형성될 수 있다.
도 8을 참조하면, 본 실시예에서는 벤딩부 절연막(INS_B), 제3 절연막(INS3), 제4 절연막(INS4)이 유기 절연막으로 제공될 수 있으며, 상기 벤딩부 절연막(INS_B), 제3 절연막(INS3), 및 제4 절연막(INS4) 상에 형성된 배선이 본 발명의 일 실시예에 따른 배선 구조로 제공될 수 있다. 예를 들어, 소스 전극(SE), 드레인 전극(DE), 데이터 배선, 및 연결 배선(CNP)은 제1 내지 제3 금속막을 포함하는 형태로 제공될 수 있다. 이때, 비표시 영역(NDA)에서 상기 벤딩부 절연막(INS_B)과 제2 데이터 배선(DLb) 사이에 제1 배리어층(BR1)이 형성되고, 표시 영역(DA)에서 상기 제3 절연막(INS3)과 소스 전극(SE) 사이, 상기 제3 절연막(INS3)과 상기 드레인 전극(DE) 사이, 및 제3 절연막(INS3)과 데이터 배선(미도시) 사이에 제2 배리어층(BR2)이 형성되며, 제4 절연막(INS4)과 연결 배선(CNP) 사이에 제3 배리어층(BR3)이 형성될 수 있다.
도 9를 참조하면, 본 발명의 일 실시예에 따른 표시 장치에 있어서, 배선이 상술한 실시예와 다른 층에 배치될 수 있으며, 이러한 경우에도 본 발명의 일 실시예에 따른 배선 구조가 채용될 수 있다.
본 실시예에 있어서, 벤딩 영역(BA)에서 제2 데이터 배선(DLb)이 제3 절연막(INS3)이 아닌 제4 절연막(INS4) 상에 제공될 수 있다. 이 경우, 제2 데이터 배선(DLb)은 제3 절연막(INS3) 상에 배치된 브릿지(BG)를 통해 제1 데이터 배선(DLa) 및 제3 데이터 배선(DLc)에 연결될 수 있다.
본 실시예에서는 벤딩부 절연막(INS_B), 제3 절연막(INS3), 제4 절연막(INS4)이 유기 절연막으로 제공될 수 있으며, 상기 벤딩부 절연막(INS_B), 제3 절연막(INS3), 및 제4 절연막(INS4) 상에 형성된 배선이 본 발명의 일 실시예에 따른 배선 구조로 제공될 수 있다. 예를 들어, 소스 전극(SE), 드레인 전극(DE), 데이터 배선, 및 연결 배선은 제1 내지 제3 금속막을 포함하는 형태로 제공될 수 있다. 이때, 비표시 영역(NDA)에서 상기 제4 절연막(INS4)과 제2 데이터 배선(DLb) 사이에 제3 배리어층(BR3)이 형성될 수 있다. 표시 영역(DA)에서 상기 제3 절연막(INS3)과 소스 전극(SE) 사이, 상기 제3 절연막(INS3)과 상기 드레인 전극(DE) 사이, 및 제3 절연막(INS3)과 데이터 배선(미도시) 사이에 제2 배리어층(BR2)이 형성되며, 제4 절연막(INS4)과 연결 배선(CNP) 사이에 제3 배리어층(BR3)이 형성될 수 있다.
상술한 바와 같이, 표시 장치를 이루는 절연막들은 유기 절연막 또는 무기 절연막으로 제공될 수 있으며, 유기 절연막으로 제공되는 경우, 유기 절연막 상의 배선 형성시 유기 절연막과 배선 사이에 배리어층이 개재될 수 있다.
본 발명의 일 실시예에 있어서, 제1 절연막 및 패시베이션층은 무기 절연막일 수 있으며, 유기 절연막인 경우를 설명하지는 않았으나, 본 발명의 실시예는 이에 한정되는 것은 아니다. 필요에 따라, 상기 제1 절연막 및 패시베이션층 또한 유기 절연막일 수 있으며, 이 경우 게이트 전극이나 스캔 배선들에도 본 발명의 일 실시예에 따른 배선 구조가 채용될 수 있다. 이에 더해, 별도의 실시예로 설명하지는 않았으나, 제5 절연막이나 화소 정의막 상에 형성되는 배선들에도 본 발명의 일 실시예에 따른 배선 구조가 채용될 수 있음은 물론이다.
본 발명의 일 실시예에 따른 표시 장치는 다양한 전자 기기에 채용될 수 있다. 예를 들어, 상기 표시 장치는 텔레비젼, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), 내비게이션, 스마트 워치와 같은 각종 웨어러블 기기, 등에 적용될 수 있다
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 예를 들어, 각각의 실시예로 설명된 부분은 발명의 개념에 벗어나지 않는 이상 하나의 실시예로 서로 조합될 수 있다. 또한, 일 실시예 중 일부와 다른 실시예 중 일부가 서로 바뀔 수 있다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
BA: 벤딩 영역
BR: 배리어층
DA: 표시 영역
DL: 제1 및 제2 데이터 배선
INS1, INS2, INS3, INS4, INS5: 제1 내지 제5 절연막
NDA: 비표시 영역
OPN1, OPN2: 제1 및 제2 개구부

Claims (14)

  1. 표시 영역에 제공되는 화소;
    상기 표시 영역 및 비표시 영역의 적어도 일부에 제공되는 유기 절연막;
    상기 유기 절연막 상에 제공되며, 상기 화소에 연결되는 배선; 및
    상기 유기 절연막과 상기 배선 사이에 제공되는 배리어층을 포함하고,
    상기 배선은 제1 금속을 포함하는 제1 금속막과, 상기 제1 금속막 상에 직접 제공되는 제2 금속을 포함하는 제2 금속막을 포함하며,
    상기 배리어층은 상기 제1 금속의 산화물을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 비표시 영역은 벤딩 영역을 포함하고,
    상기 유기 절연막은 상기 절연막은 상기 벤딩 영역 내의 상기 유기 절연막인 벤딩부 절연막을 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 배선은 상기 벤딩 영역에서 상기 벤딩부 절연막 상에 제공되고,
    상기 배리어층은 상기 배선과 상기 벤딩부 절연막 사이에 제공되는 표시 장치.
  4. 제1 항에 있어서,
    상기 배리어층의 제1 면은 상기 유기 절연막의 표면에 직접 접촉하고,
    상기 제1 면에 대향하는 상기 배리어층의 제2 면은 상기 배선의 표면에 직접 접촉하는 표시 장치.
  5. 제4 항에 있어서,
    상기 유기 절연막 및 상기 배선은 상기 유기 절연막과 상기 배선이 상기 배리어층에 접촉하는 부분에서 상호 직접 접촉하지 않는 표시 장치.
  6. 제1 항에 있어서,
    상기 유기 절연막, 상기 배리어층, 및 상기 배선은 산소 원자들을 포함하며,
    상기 산소 원자들은 상기 배리어층에서 가장 높은 농도 피크를 갖는 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 금속 및 상기 산소 원자들은 1:1 내지 3:1로 상기 배리어층 내에 함유되는 표시 장치.
  8. 제1 항에 있어서,
    상기 배리어층은 10 옹스트롬 내지 200 옹스트롬의 두께를 갖는 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 금속막은 250옹스트롬 내지 600옹스트롬의 두께를 갖는 표시 장치.
  10. 제1 항에 있어서,
    상기 유기 절연막은 복수 개로 제공되며,
    상기 배선은 상기 복수의 유기 절연막들 중 적어도 하나 상에 제공되고,
    상기 배리어층은 각각의 상기 유기 절연막들과 상기 배선 사이에 제공되는 표시 장치.
  11. 제10 항에 있어서,
    상기 배선은 상기 복수의 유기 절연막들 중 하나 상에 제공된 제1 배선과, 상기 복수의 유기 절연막들 중 다른 하나 상에 제공된 제2 배선을 포함하며,
    상기 제1 배선 및 상기 제2 배선은 상기 복수의 유기 절연막들 중 상기 제1 배선과 상기 제2 배선 사이에 제공된 유기 절연막에 정의된 컨택홀을 통해 서로 연결되는 표시 장치.
  12. 제11 항에 있어서,
    상기 컨택홀은 상기 제1 배선 및 상기 제2 배선 사이에 제공된 상기 유기 절연막이 제거되어 형성된 측벽으로 정의되며,
    상기 유기 절연막이 상기 제1 배선 및 상기 제2 배선 사이에 제공된 경우, 상기 배리어층은 상기 측벽상에 제공되는 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 배선과 상기 제2 배선은 상기 컨택홀 내에서 직접 접촉하며,
    상기 제1 배선과 상기 제2 배선 사이에는 상기 배리어층이 제공되지 않은 표시 장치.
  14. 제10 항에 있어서,
    상기 복수의 유기 절연막들은 순차적으로 제공되는 제1 내지 제4 절연막들을 포함하는 표시 장치.
KR1020220035573A 2017-03-10 2022-03-22 표시 장치 KR102493484B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220035573A KR102493484B1 (ko) 2017-03-10 2022-03-22 표시 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170030797A KR102379192B1 (ko) 2017-03-10 2017-03-10 표시 장치
KR1020220035573A KR102493484B1 (ko) 2017-03-10 2022-03-22 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170030797A Division KR102379192B1 (ko) 2017-03-10 2017-03-10 표시 장치

Publications (2)

Publication Number Publication Date
KR20220044171A true KR20220044171A (ko) 2022-04-06
KR102493484B1 KR102493484B1 (ko) 2023-02-01

Family

ID=63445709

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170030797A KR102379192B1 (ko) 2017-03-10 2017-03-10 표시 장치
KR1020220035573A KR102493484B1 (ko) 2017-03-10 2022-03-22 표시 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170030797A KR102379192B1 (ko) 2017-03-10 2017-03-10 표시 장치

Country Status (3)

Country Link
US (2) US10199444B2 (ko)
KR (2) KR102379192B1 (ko)
CN (1) CN108573920B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019215863A1 (ja) * 2018-05-10 2019-11-14 シャープ株式会社 表示装置
JP7062528B2 (ja) * 2018-06-14 2022-05-06 株式会社ジャパンディスプレイ 半導体装置
KR102623838B1 (ko) * 2018-08-20 2024-01-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN109326634B (zh) 2018-09-30 2020-11-06 云谷（固安）科技有限公司 显示面板及其制备方法、显示装置
CN109585511A (zh) 2018-12-03 2019-04-05 武汉华星光电半导体显示技术有限公司 显示面板及其制造方法
KR20200110490A (ko) * 2019-03-13 2020-09-24 삼성디스플레이 주식회사 표시 장치
KR20200117098A (ko) * 2019-04-02 2020-10-14 삼성디스플레이 주식회사 표시 장치
US11232943B2 (en) * 2019-04-24 2022-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for semiconductor interconnect
KR20200130571A (ko) * 2019-05-09 2020-11-19 삼성디스플레이 주식회사 표시 장치
CN110211971B (zh) * 2019-05-16 2021-11-02 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
US11355527B2 (en) 2019-05-16 2022-06-07 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and preparation method thereof, and display device
CN110164933B (zh) * 2019-05-24 2021-05-18 苏州清越光电科技股份有限公司 显示面板及显示装置
KR20210033120A (ko) * 2019-09-17 2021-03-26 삼성디스플레이 주식회사 표시 장치
JP2022074751A (ja) * 2020-11-05 2022-05-18 株式会社ジャパンディスプレイ 表示装置
US20220310778A1 (en) * 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method of making
CN114300486A (zh) * 2021-12-29 2022-04-08 厦门天马微电子有限公司 显示母板、显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810640B1 (ko) * 2007-03-07 2008-03-06 삼성에스디아이 주식회사 유기전계발광표시장치
KR20100062566A (ko) * 2008-12-02 2010-06-10 엘지디스플레이 주식회사 상부발광 방식 유기전계 발광소자 및 이의 제조 방법
KR20140129647A (ko) * 2013-04-30 2014-11-07 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR20160056390A (ko) * 2014-11-10 2016-05-20 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR20170024200A (ko) * 2015-08-24 2017-03-07 삼성디스플레이 주식회사 가요성 표시 장치와 이의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626007B1 (ko) * 2004-06-30 2006-09-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터의 제조방법, 이박막 트랜지스터를 구비한 평판표시장치, 및 이평판표시장치의 제조방법
KR20060035164A (ko) * 2004-10-21 2006-04-26 삼성전자주식회사 금속 배선과 이의 제조 방법과, 이를 구비한 어레이 기판및 이의 제조 방법과, 이를 구비한 표시 패널
KR101716471B1 (ko) 2010-06-07 2017-03-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102222680B1 (ko) * 2013-02-01 2021-03-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR102161600B1 (ko) * 2013-12-17 2020-10-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102169013B1 (ko) * 2013-12-17 2020-10-23 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR102354377B1 (ko) * 2014-11-24 2022-01-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102490881B1 (ko) * 2014-12-26 2023-01-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810640B1 (ko) * 2007-03-07 2008-03-06 삼성에스디아이 주식회사 유기전계발광표시장치
KR20100062566A (ko) * 2008-12-02 2010-06-10 엘지디스플레이 주식회사 상부발광 방식 유기전계 발광소자 및 이의 제조 방법
KR20140129647A (ko) * 2013-04-30 2014-11-07 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR20160056390A (ko) * 2014-11-10 2016-05-20 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR20170024200A (ko) * 2015-08-24 2017-03-07 삼성디스플레이 주식회사 가요성 표시 장치와 이의 제조 방법

Also Published As

Publication number Publication date
US10199444B2 (en) 2019-02-05
US20180261657A1 (en) 2018-09-13
CN108573920A (zh) 2018-09-25
US20190131367A1 (en) 2019-05-02
KR102379192B1 (ko) 2022-03-29
KR102493484B1 (ko) 2023-02-01
KR20180104252A (ko) 2018-09-20
CN108573920B (zh) 2023-08-29
US10686024B2 (en) 2020-06-16

Similar Documents

Publication Publication Date Title
KR102493484B1 (ko) 표시 장치
KR102650168B1 (ko) 표시 장치
US20210296405A1 (en) Display device
EP3333896B1 (en) Display device
KR20180082688A (ko) 표시 장치
US10542621B2 (en) Conductive pattern and display device having the same
KR20180051739A (ko) 표시 장치
KR102383745B1 (ko) 표시 장치
CN112018153A (zh) 显示设备
KR20180005097A (ko) 표시 장치
US10609829B2 (en) Display device
JP6726973B2 (ja) 表示装置
KR20210078650A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
CN111430408A (zh) 在显示装置的显示区域内包括连接布线的显示装置
US20210376019A1 (en) Organic light-emitting display apparatus
US20210257433A1 (en) Display device
KR20210090779A (ko) 표시 장치 및 그 제조 방법
US10892343B2 (en) Display device including capping layer covered source and drain electrodes
KR20220065135A (ko) 표시 장치 및 그 제조 방법
KR102675575B1 (ko) 표시 장치
US11652109B2 (en) High-resolution display apparatus with low-resistance wiring
KR20220106261A (ko) 표시 장치 및 그 제조 방법
WO2019102834A1 (ja) 表示装置、および表示装置の作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant