KR20220037043A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220037043A
KR20220037043A KR1020200119405A KR20200119405A KR20220037043A KR 20220037043 A KR20220037043 A KR 20220037043A KR 1020200119405 A KR1020200119405 A KR 1020200119405A KR 20200119405 A KR20200119405 A KR 20200119405A KR 20220037043 A KR20220037043 A KR 20220037043A
Authority
KR
South Korea
Prior art keywords
signal
scan
output signal
sub
lines
Prior art date
Application number
KR1020200119405A
Other languages
English (en)
Inventor
편기현
곽장훈
서원진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200119405A priority Critical patent/KR20220037043A/ko
Priority to US17/318,289 priority patent/US11514860B2/en
Priority to EP21195146.2A priority patent/EP3971875A1/en
Priority to CN202111045155.3A priority patent/CN114267275A/zh
Publication of KR20220037043A publication Critical patent/KR20220037043A/ko
Priority to US18/050,286 priority patent/US20230084383A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

표시 장치는, 화소들을 포함하는 제1 내지 제3 화소 블록들을 포함하고, 상기 화소들에 접속되는 주사선들, 제1 화소 블록에서 상기 주사선들에 각각 접속되는 제1 신호선들, 제2 화소 블록에서 상기 주사선들에 각각 접속되는 제2 신호선들, 및 제3 화소 블록에서 상기 주사선들에 각각 접속되는 제3 신호선들을 더 포함하는 화소부; 메인 클럭 신호 및 제1 서브 클럭 신호에 기초하여 주사 신호로서 제1 출력 신호를 제1 신호선들에 공급하는 제1 주사 구동부; 메인 클럭 신호 및 제2 서브 클럭 신호에 기초하여 주사 신호로서 제2 출력 신호를 제2 신호선들에 공급하는 제2 주사 구동부; 메인 클럭 신호 및 제2 서브 클럭 신호에 기초하여 주사 신호로서 제3 출력 신호를 제3 신호선들에 공급하는 제3 주사 구동부; 및 주사 개시 신호, 메인 클럭 신호, 제1 서브 클럭 신호, 제2 서브 클럭 신호, 및 제3 서브 클럭 신호를 생성하는 타이밍 제어부를 포함한다. 한 프레임 기간에서 제1 출력 신호의 펄스 폭의 변화, 제2 출력 신호의 펄스 폭의 변화, 및 제3 우측 출력 신호의 펄스 폭의 변화가 서로 다르다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 전자 기기에 관한 것으로서, 더욱 상세하게는 표시 장치에 관한 것이다.
일반적으로, 표시장치는 화소부의 일 측변에 주사 구동부가 배치되고, 다른 측변에 데이터 구동부가 배치되는 구조를 갖는다. 최근, 표시 장치의 양 측 사이드의 비표시 영역이 최소화된 내로우 베젤(narrow bezel)을 구현하기 위한 표시 장치의 구조가 개발 중이다. 예를 들어, 내로우 베젤을 구현하기 위해, 주사 구동부와 데이터 구동부를 일 측변에 함께 배치시키는 단변 구동(single side driving) 구조의 패널이 연구되고 있다.
이러한 단변 구동 방식의 표시장치는 주사선들의 길이가 서로 다르게 형성되며, 이러한 배선 구조로 인해 화소부의 위치 별로 대응하는 RC 로드(Load) 불균일이 발생하고, 화소들 각각에 주사 신호 및 데이터 신호가 공급되는 타이밍이 동기화되지 않아 데이터 충전률 편차가 발생하여 표시 품질이 저하될 수 있다.
본 발명의 일 목적은 동일 주사선에 주사 신호를 공급하기 위한 출력 신호들을 화소 블록에 따라 적응적으로 출력하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 화소들을 포함하는 제1 내지 제3 화소 블록들을 포함하고, 상기 화소들에 접속되는 주사선들, 상기 제1 화소 블록에서 상기 주사선들에 각각 접속되는 제1 신호선들, 상기 제2 화소 블록에서 상기 주사선들에 각각 접속되는 제2 신호선들, 및 상기 제3 화소 블록에서 상기 주사선들에 각각 접속되는 제3 신호선들을 더 포함하는 화소부; 메인 클럭 신호 및 제1 서브 클럭 신호에 기초하여 주사 신호로서 제1 출력 신호를 상기 제1 신호선들에 공급하는 제1 주사 구동부; 상기 메인 클럭 신호 및 제2 서브 클럭 신호에 기초하여 상기 주사 신호로서 제2 출력 신호를 상기 제2 신호선들에 공급하는 제2 주사 구동부; 상기 메인 클럭 신호 및 제2 서브 클럭 신호에 기초하여 상기 주사 신호로서 제3 출력 신호를 상기 제3 신호선들에 공급하는 제3 주사 구동부; 및 주사 개시 신호, 상기 메인 클럭 신호, 상기 제1 서브 클럭 신호, 상기 제2 서브 클럭 신호, 및 제3 서브 클럭 신호를 생성하는 타이밍 제어부를 포함할 수 있다. 한 프레임 기간에서 상기 제1 출력 신호의 펄스 폭의 변화, 상기 제2 출력 신호의 펄스 폭의 변화, 및 제3 출력 신호의 펄스 폭의 변화가 서로 다를 수 있다.
일 실시예에 의하면, 상기 제1 내지 제3 화소 블록들은 제1 방향으로 연속되고, 상기 주사선들은 상기 제1 방향으로 연장되며, 상기 제1 신호선들, 상기 제2 신호선들, 및 상기 제3 신호선들은 상기 제1 방향과 교차하는 제2 방향으로 연장될 수 있다.
일 실시예에 의하면, 상기 제1 출력 신호, 상기 제2 출력 신호, 및 상기 제3 출력 신호는 선충전(pre-charge) 기간 및 주충전(main-charge) 기간을 포함할 수 있다.
일 실시예에 의하면, 상기 제1 신호선들, 상기 제2 신호선들, 및 상기 제3 신호선들은 상기 화소부에서 제1 방향으로 갈수록 그 길이가 점차적으로 길어질 수 있다.
일 실시예에 의하면, 상기 화소부는 제1 영역 및 상기 제1 영역보다 상기 주사 구동부로부터 더 가까운 제2 영역으로 구분되고, 상기 제1 영역 및 상기 제2 영역에는 상기 주사선들 중 서로 다른 2개 이상의 주사선들이 각각 배치될 수 있다.
일 실시예에 의하면, 상기 제1 출력 신호의 상기 펄스 폭, 상기 제2 출력 신호의 상기 펄스 폭, 및 상기 제3 출력 신호의 상기 펄스 폭은 상기 한 프레임 기간 동안 서로 다른 비율로 증가할 수 있다.
일 실시예에 의하면, 첫 번째 제1 신호선, 첫 번째 제2 신호선, 및 첫 번째 제3 신호선은 상기 제1 영역에 배치되는 제1 주사선에 접속될 수 있다. 상기 첫 번째 제1 신호선에 공급되는 첫 번째 제1 출력 신호의 폭은, 상기 첫 번째 제2 신호선에 공급되는 첫 번째 제2 출력 신호의 폭보다 작을 수 있다. 상기 첫 번째 제2 출력 신호의 상기 폭은, 상기 첫 번째 제3 신호선에 공급되는 첫 번째 제3 출력 신호의 폭보다 작을 수 있다.
일 실시예에 의하면, 상기 첫 번째 제1 출력 신호, 상기 첫 번째 제2 출력 신호, 및 상기 첫 번째 제3 출력 신호는 상기 메인 클럭 신호에 동기하여 게이트-온 레벨로 동시에 천이될 수 있다.
일 실시예에 의하면, 상기 제1 주사선으로 출력되는 상기 주사 신호에 대응하는 상기 제1 내지 제3 서브 클럭 신호들의 공급 시점은 서로 상이할 수 있다.
일 실시예에 의하면, 두 번째 제1 신호선, 두 번째 제2 신호선, 및 두 번째 제3 신호선은 상기 화소부의 제2 영역에 배치되는 제2 주사선에 접속될 수 있다. 상기 두 번째 제1 신호선에 공급되는 두 번째 제1 출력 신호의 폭은, 상기 두 번째 제2 신호선에 공급되는 두 번째 제2 출력 신호의 폭보다 크고, 상기 두 번째 제2 출력 신호의 상기 폭은, 상기 두 번째 제3 신호선에 공급되는 두 번째 제3 출력 신호의 폭보다 클 수 있다.
일 실시예에 의하면, 상기 제2 주사선으로 출력되는 상기 주사 신호에 대응하는 상기 제1 내지 제3 서브 클럭 신호들의 공급 시점은 서로 상이할 수 있다.
일 실시예에 의하면, 상기 첫 번째 제1 출력 신호의 상기 펄스 폭과 상기 두 번째 제1 출력 신호의 상기 펄스 폭 사이의 차이는, 상기 첫 번째 제2 출력 신호의 상기 펄스 폭과 상기 두 번째 제2 출력 신호의 상기 펄스 폭 사이의 차이보다 클 수 있다.
일 실시예에 의하면, 상기 첫 번째 제2 출력 신호의 상기 펄스 폭과 상기 두 번째 제2 출력 신호의 상기 펄스 폭 사이의 차이는, 상기 첫 번째 제3 출력 신호의 상기 펄스 폭과 상기 두 번째 제3 출력 신호의 상기 펄스 폭 사이의 차이보다 클 수 있다.
일 실시예에 의하면, 상기 주충전 기간은, 게이트-온 레벨을 유지하는 제1 기간 및 상기 게이트-온 레벨로부터 킥백 보상이 적용되는 제2 기간을 포함할 수 있다.
일 실시예에 의하면, 상기 첫 번째 제1 출력 신호의 상기 제2 기간은 상기 첫 번째 제2 출력 신호의 상기 제2 기간보다 짧고, 상기 첫 번째 제2 출력 신호의 상기 제2 기간은 상기 첫 번째 제3 출력 신호의 상기 제2 기간보다 짧을 수 있다.
일 실시예에 의하면, 상기 두 번째 제1 출력 신호의 상기 제2 기간은 상기 두 번째 제2 출력 신호의 상기 제2 기간보다 길고, 상기 두 번째 제2 출력 신호의 상기 제2 기간은 상기 두 번째 제3 출력 신호의 상기 제2 기간보다 길 수 있다.
일 실시예에 의하면, 상기 제1 내지 제3 주사 구동부들은 상기 제1 내지 제3 서브 클럭 신호들의 펄스 폭에 기초하여 상기 제2 기간을 결정할 수 있다.
일 실시예에 의하면, 상기 타이밍 제어부는 상기 한 프레임 기간 동안 상기 제1 서브 클럭 신호의 펄스 폭을 점진적으로 증가시키고, 상기 제3 서브 클럭 신호의 펄스 폭을 점진적으로 감소시킬 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 화소부로부터 상기 제1 내지 제3 주사 구동부들과 동일한 측에 배치되고, 상기 화소들에 접속된 데이터선들로 데이터 신호를 공급하는 데이터 구동부를 더 포함할 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 화소들을 포함하는 제1 내지 제3 화소 블록들을 포함하고, 상기 화소들에 접속되는 주사선들, 상기 제1 화소 블록에서 상기 주사선들에 각각 접속되는 좌측 신호선들, 제2 화소 블록에서 상기 주사선들에 각각 접속되는 중앙 신호선들, 및 제3 화소 블록에서 상기 주사선들에 각각 접속되는 우측 신호선들을 더 포함하는 화소부; 메인 클럭 신호 및 제1 서브 클럭 신호에 기초하여 주사 신호로서 좌측 출력 신호를 상기 좌측 신호선들에 공급하는 제1 주사 구동부; 상기 메인 클럭 신호 및 제2 서브 클럭 신호에 기초하여 상기 주사 신호로서 중앙 출력 신호를 상기 중앙 신호선들에 공급하는 제2 주사 구동부; 상기 메인 클럭 신호 및 제2 서브 클럭 신호에 기초하여 상기 주사 신호로서 우측 출력 신호를 상기 우측 신호선들에 공급하는 제3 주사 구동부; 및 주사 개시 신호, 상기 메인 클럭 신호, 상기 제1 서브 클럭 신호, 상기 제2 서브 클럭 신호, 및 제3 서브 클럭 신호를 생성하는 타이밍 제어부를 포함할 수 있다. 상기 화소부의 제1 영역에 배치되는 제1 주사선으로 제1 좌측 출력 신호, 제1 중앙 출력 신호, 및 제1 우측 출력 신호가 공급될 때, 상기 타이밍 제어부는 상기 제1 서브 클럭 신호, 상기 제2 서브 클럭 신호, 및 상기 제3 서브 클럭 신호를 순차적으로 출력할 수 있다. 상기 화소부의 제2 영역에 배치되는 제2 주사선으로 제2 좌측 출력 신호, 제2 중앙 출력 신호, 및 제2 우측 출력 신호가 공급될 때, 상기 타이밍 제어부는 상기 제3 서브 클럭 신호, 상기 제2 서브 클럭 신호, 및 상기 제1 서브 클럭 신호를 순차적으로 출력할 수 있다. 상기 제2 영역은 상기 제1 영역보다 상기 주사 구동부로부터 더 가까울 수 있다.
본 발명의 실시예들에 따른 표시 장치는 단변 구동 구조에 의한 화소부 내의 컨택들의 배치에 따른 주사 신호의 RC 지연 편차를 보상할 수 있다. 특히, 화소 블록 별로 주사 신호를 위한 출력 신호들(좌측 출력 신호(또는, 제1 출력 신호), 중앙 출력 신호(또는, 제2 출력 신호), 우측 출력 신호(또는, 제3 출력 신호))의 한 프레임 기간 내에서의 펄스 폭 변화량이 서로 다르게 적응적으로 제어될 수 있다. 따라서, 단변 구동 구조의 주사선들의 화소부 내 컨택 배치 구조의 특성에 기인한 화소의 위치에 따른 데이터 신호 노이즈의 편차 및 데이터 신호의 충전률 편차가 개선될 수 있다.
또한, 본 발명의 실시예들에 따른 표시 장치는 단변 구동 구조의 주사선들의 화소부 내 컨택 배치 구조의 특성에 기인한 위치 별 킥백 편차까지 추가 반영하여 한 프레임 기간 내에서 좌측 출력 신호들 및 우측 출력 신호들의 제2 기간(킥백 보상 기간)을 적응적으로 제어할 수 있다. 따라서, 킥백 편차에 의한 데이터 충전 불량이 개선될 수 있다. 이에 따라, 단변 구동 구조의 표시 장치의 영상 품질이 개선될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2a 내지 도 2c는 도 1의 표시 장치에 포함되는 화소부의 일 예를 설명하기 위한 도면이다.
도 3은 도 1의 표시 장치에 포함되는 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 4는 도 1의 표시 장치에 포함되는 주사 구동부 및 데이터 구동부의 일 예를 나타내는 도면이다.
도 5a는 도 4의 제1 주사 구동부의 일 예를 나타내는 블록도이다.
도 5b는 도 4의 제2 주사 구동부의 일 예를 나타내는 블록도이다.
도 5c는 도 4의 제3 주사 구동부의 일 예를 나타내는 블록도이다.
도 6은 도 5a 내지 도 5c의 주사 구동부들의 동작의 일 예를 나타내는 타이밍도이다.
도 7은 도 5a의 제1 주사 구동부의 동작의 일 예를 나타내는 타이밍도이다.
도 8은 도 5a 내지 도 5c의 주사 구동부들의 동작의 일 예를 나타내는 타이밍도이다.
도 9는 도 5a의 제1 주사 구동부의 동작의 일 예를 나타내는 타이밍도이다.
도 10은 도 5c의 제3 주사 구동부의 동작의 일 예를 나타내는 타이밍도이다.
도 11은 도 5a 내지 도 5c의 주사 구동부들의 동작의 일 예를 나타내는 타이밍도이다.
도 12는 도 1의 표시 장치에 포함되는 화소부의 일 예를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 화소부(100), 제1 주사 구동부(200), 제2 주사 구동부(300), 제3 주사 구동부(400), 데이터 구동부(500), 및 타이밍 제어부(600)를 포함할 수 있다.
표시 장치(1000)는 복수의 자발광 소자들을 포함하는 자발광 표시 장치로 구현될 수 있다. 예를 들어, 표시 장치(1000)는 유기 발광 소자들을 포함하는 유기 발광 표시 장치, 또는 무기 발광 소자들을 포함하는 표시 장치일 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치(1000)는 액정 표시 장치, 플라즈마 표시 장치, 퀀텀닷 표시 장치 등으로 구현될 수도 있다.
표시 장치(1000)는 평면 표시 장치, 플렉서블(flexible) 표시 장치, 커브드(curved) 표시 장치, 폴더블(foldable) 표시 장치, 벤더블(bendable) 표시 장치일 수 있다. 또한, 표시 장치는 투명 표시 장치, 헤드 마운트(head-mounted) 표시 장치, 웨어러블(wearable) 표시 장치 등에 적용될 수 있다.
화소부(100)는 주사선(SL)들 및 데이터선(DL)들에 접속되는 복수의 화소(PX)들을 포함할 수 있다. 본 실시예의 표시 장치(1000)는 데이터 구동부(500)와 주사 구동부들(200, 300, 400)이 화소부(100)의 일 측에 함께 배치된 단변 구동(single side driving) 구조의 표시 장치(1000)이다. 일 실시예에서, 단변 구동을 적용하기 위해, 주사선(SL)들 각각은 소정의 컨택(contact)들(CP1, CP2, CP3) 각각에서 제1 신호선(LOL, 이하 좌측 신호선과 동일함), 제2 신호선(COL, 이하, 중앙 신호선과 동일함), 및 제3 신호선(ROL, 이하, 우측 신호선과 동일함)에 접속될 수 있다.
화소부(100)는 좌측 신호선(LOL), 중앙 신호선(COL), 및 우측 신호선(ROL)이 배치되는 영역을 기준으로 제1 화소 블록, 제2 화소 블록, 및 제3 화소 블록으로 구분될 수 있다. 도 1에는 주사선(SL)이 3개의 신호선들(LOL, COL, ROL)에 접속되는 것으로 도시되었으나, 이에 한정되는 것은 아니다.
주사선(SL)은 제1 방향(DR1, 예를 들러, 화소행 방향 또는 수평 방향)으로 연장되며, 이에 대응하는 화소행의 화소(PX)들에 접속될 수 있다. 주사선(SL)을 통해 화소(PX)들로 주사 신호가 공급될 수 있다. 즉, 주사선(SL) 각각은 화소행을 정의할 수 있다.
좌측 신호선(LOL)은 제2 방향(DR2)으로 연장되며 제1 컨택(CP1)에서 주사선(SL)과 접속될 수 있다. 좌측 신호선(LOL)은 제1 주사 구동부(200)와 주사선(SL)을 전기적으로 연결할 수 있다. 예를 들어, 제2 방향(DR2)은 화소열 방향에 대응할 수 있다.
단일 신호선이 주사선(SL)에 접속되는 경우, 컨택(예를 들어, CP1)에 가까운 부분과 컨택(예를 들어, CP1)으로부터 먼 부분 사이의 RC 로드(RC 지연) 편차가 커질 수 있다. 이러한 RC 로드 편차를 줄이기 위해 주사선(SL)은 서로 이격된 복수의 신호선들(LOL, COL, ROL)에 접속될 수 있다.
중앙 신호선(COL)은 제2 방향(DR2)으로 연장되며 제2 컨택(CP2)에서 주사선(SL)과 접속될 수 있다. 중앙 신호선(COL)은 제2 주사 구동부(300)와 주사선(SL)을 전기적으로 연결할 수 있다.
우측 신호선(ROL)은 제2 방향(DR2)으로 연장되며, 제3 컨택(CP3)에서 주사선(SL)과 접속될 수 있다. 우측 신호선(ROL)은 제3 주사 구동부(400)와 주사선(SL)을 전기적으로 연결할 수 있다.
일 실시예에서, 좌측 신호선(LOL)들은 주사선(SL)들에 일대일 접속되며, 중앙 신호선(COL)들 또한 주사선(SL)들에 일대일 접속될 수 있다. 우측 신호선(ROL)들 또한 주사선(SL)들에 일대일 접속될 수 있다. 도 1에 도시된 바와 같이, 좌측 신호선(LOL)들, 중앙 신호선(COL)들, 및 우측 신호선(ROL)들은 제1 방향(DR1)으로 갈수록 그 길이가 점차적으로 길어지도록 배열될 수 있다.
여기서, 좌측 신호선, 중앙 신호선, 우측 신호선의 기재는 상대적인 위치를 구분하기 위한 기재에 불과하며, 신호선들의 명칭, 위치 관계 등이 이에 한정되는 것은 아니다.
데이터선(DL)들은 화소열 단위로 화소(PX)들에 접속될 수 있다.
제1 주사 구동부(200)는 타이밍 제어부(600)로부터 제1 제어 신호(SCS1)를 수신할 수 있다. 제1 주사 구동부(200)는 제1 제어 신호(SCS1)에 응답하여 주사선(SL)들로 주사 신호를 공급할 수 있다. 예를 들어, 제1 주사 구동부(200)는 주사선(SL)들로 주사 신호를 공급하기 위한 제1 출력 신호(좌측 출력 신호)를 좌측 신호선(LOL)들로 순차적으로 공급할 수 있다. 제1 제어 신호(SCS1)는 제1 출력 신호(이하, 좌측 출력 신호와 동일함)를 위한 주사 개시 신호 및 클럭 신호들을 포함할 수 있다.
제2 주사 구동부(300)는 타이밍 제어부(600)로부터 제2 제어 신호(SCS2)를 수신할 수 있다. 제2 주사 구동부(300)는 제2 제어 신호(SCS2)에 응답하여 주사선(SL)들로 주사 신호를 공급할 수 있다. 예를 들어, 제2 주사 구동부(300)는 주사선(SL)들로 주사 신호를 공급하기 위한 제2 출력 신호(중앙 출력 신호)를 중앙 신호선(COL)들로 순차적으로 공급할 수 있다. 제2 제어 신호(SCS2)는 제2 출력 신호(이하, 중앙 출력 신호와 동일함)를 위한 주사 개시 신호 및 클럭 신호들을 포함할 수 있다.
제3 주사 구동부(400)는 타이밍 제어부(600)로부터 제3 제어 신호(SCS3)를 수신할 수 있다. 제3 주사 구동부(400)는 제3 제어 신호(SCS3)에 응답하여 주사선(SL)들로 주사 신호를 공급할 수 있다. 예를 들어, 제3 주사 구동부(400)는 주사선(SL)들로 주사 신호를 공급하기 위한 제3 출력 신호(우측 출력 신호)를 우측 신호선(ROL)들로 순차적으로 공급할 수 있다. 제3 제어 신호(SCS3)는 제3 출력 신호(이하, 우측 출력 신호와 동일함)를 위한 주사 개시 신호 및 클럭 신호들을 포함할 수 있다.
제1 내지 제3 출력 신호들(예를 들어, 좌측 출력 신호, 중앙 출력 신호, 및 우측 출력 신호)는 주사 신호가 공급되는 트랜지스터의 타입에 상응하는 게이트-온 레벨(로우 전압 또는 하이 전압)으로 설정될 수 있다. 즉, 좌측 출력 신호, 중앙 출력 신호, 및 우측 출력 신호는 주사 신호로서 생성 및 공급될 수 있다. 주사선(SL)을 구동하기 위해 좌측 출력 신호, 중앙 출력 신호, 및 우측 출력 신호는 각각 좌측 신호선(LOL), 중앙 신호선(COL), 및 우측 신호선(ROL)으로 실질적으로 동시에 공급될 수 있다.
일 실시예에서, 타이밍 제어부(600)의 제어에 의해 제1 내지 제3 주사 구동부들(200, 300, 400)로부터 출력되는 좌측 출력 신호, 중앙 출력 신호, 및 우측 출력 신호의 펄스 폭은 화소 블록 별 충전률 특성에 따라 서로 다른 형태로 변화될 수 있다.
데이터 구동부(500)는 타이밍 제어부(600)로부터 제4 제어 신호(DCS)를 수신할 수 있다. 데이터 구동부(500)는 제4 제어 신호(DCS)에 응답하여 영상 데이터(RGB)를 아날로그 데이터 신호(데이터 전압)로 변환하고, 데이터 신호를 데이터선(DL)들로 공급할 수 있다.
타이밍 제어부(600)는 외부의 그래픽 기기와 같은 화상 소스로부터 입력 영상 데이터(IDATA)를 수신할 수 있다. 타이밍 제어부(600)는 입력 영상 데이터(IDATA)에 기초하여 화소부(100)의 동작 조건에 맞는 영상 데이터(RGB)를 생성하여 데이터 구동부(500)에 제공할 수 있다.
타이밍 제어부(600)는 제1 내지 제4 제어 신호들(SCS1, SCS2, SCS3, SCS4)을 생성할 수 있다. 일 실시예에서, 제1 제어 신호(SCS1)는 주사 개시 신호, 메인 클럭 신호, 및 제1 서브 클럭 신호를 포함하고, 제2 제어 신호(SCS2)는 주사 개시 신호, 메인 클럭 신호, 및 제2 서브 클럭 신호를 포함하며, 제3 제어 신호(SCS3)는 주사 개시 신호, 메인 클럭 신호, 및 제3 서브 클럭 신호를 포함할 수 있다.
메인 클럭 신호는 출력 신호들 각각이 게이트-온 레벨로 천이되는 시점 및 출력 신호들이 시프트되는 타이밍을 결정할 수 있다. 제1 서브 클럭 신호는 좌측 출력 신호의 펄스 폭을 결정할 수 있다. 제2 서브 클럭 신호는 중앙 출력 신호의 펄스 폭을 결정할 수 있다. 제3 서브 클럭 신호는 우측 출력 신호의 펄스 폭을 결정할 수 있다.
일 실시예에서, 타이밍 제어부(600)는 제1 서브 클럭 신호, 제2 서브 클럭 신호, 및 제3 서브 클럭 신호를 독립적으로 조절할 수 있다. 따라서, 한 프레임 기간에서 좌측 출력 신호의 펄스 폭의 변화, 중앙 출력 신호의 펄스 폭의 변화, 및 우측 출력 신호의 펄스 폭의 변화가 서로 다를 수 있다.
예를 들어, 출력 신호들의 펄스 폭은 해당되는 위치의 주사 신호 지연과 데이터 신호 지연의 관계에 따라 조절될 수 있다.
도 2a 내지 도 2c는 도 1의 표시 장치에 포함되는 화소부의 일 예를 설명하기 위한 도면이고, 도 3은 도 1의 표시 장치에 포함되는 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 1 내지 도 3을 참조하면, 단변 구동 구조의 표시 장치(1000)의 화소부(100)는 신호선들(LOL1, LOL2, COL1, COL2, ROL1, ROL2) 및 컨택들(CP1 내지 CP6)의 배치에 따라 복수의 화소 블록들(BL1, BL2, BL3)로 구분될 수 있다.
제1 주사 구동부(200)로부터 연장되는 좌측 신호선들(LOL1, LOL2)은 제1 화소 블록(BL1)에 배치될 수 있다. 제1 좌측 신호선(LOL1, 또는, 첫 번째 제1 신호선)은 제1 컨택(CP1)을 통해 제1 주사선(SL1)에 접속될 수 있다. 제2 좌측 신호선(LOL2, 또는, 두 번째 제1 신호선)은 제4 컨택(CP4)을 통해 제2 주사선(SL2)에 접속될 수 있다.
도 2a에는 제1 주사선(SL1)이 제1 영역(AA1)에 배치되고, 제2 주사선(SL2)이 제2 영역(AA2)에 배치된 것으로 도시되어 있다. 여기서, 제2 영역(AA2)은 제1 영역(AA1)에 대하여 상대적으로 주사 구동부들(200, 300, 400) 및 데이터 구동부(500)에 더 가까운 영역인 것으로 정의될 수 있다.
좌측 신호선들(LOL1, LOL2)은 서로 접촉하거나 전기적으로 연결되지 않아야 한다. 따라서, 제1 화소 블록(BL1)의 컨택들(CP1, CP4)은 제1 방향(DR1)에 대하여 사선 형태와 유사하게 배열될 수 있다. 예를 들어, 도 2a에 도시된 바와 같이, 제1 화소 블록(BL1)의 컨택들(CP1, CP4)의 배열은 제1 방향(DR1)에 대하여 사선 형태로 제1 컨택 그룹(CG1)을 형성할 수 있다.
이와 유사하게, 제2 주사 구동부(300)로부터 연장되는 중앙 신호선들(COL1, COL2)은 제2 화소 블록(BL2)에 배치될 수 있다. 제1 중앙 신호선(COL1, 또는, 첫 번째 제2 신호선)은 제2 컨택(CP2)을 통해 제1 주사선(SL1)에 접속될 수 있다. 제2 중앙 신호선(COL2, 또는, 두 번째 제2 신호선)은 제5 컨택(CP5)을 통해 제2 주사선(SL2)에 접속될 수 있다. 제2 화소 블록(BL2)의 컨택들(CP2, CP5)의 배열은 제1 방향(DR1)에 대하여 사선 형태로 제2 컨택 그룹(CG2)을 형성할 수 있다.
제3 주사 구동부(400)로부터 연장되는 우측 신호선들(ROL1, ROL2)은 제3 화소 블록(BL3)에 배치될 수 있다. 제1 우측 신호선(ROL1, 또는, 첫 번째 제3 신호선)은 제3 컨택(CP3)을 통해 제1 주사선(SL1)에 접속될 수 있다. 제2 우측 신호선(ROL2, 또는, 두 번째 제3 신호선)은 제6 컨택(CP6)을 통해 제2 주사선(SL2)에 접속될 수 있다. 제3 화소 블록(BL3)의 컨택들(CP3, CP6)의 배열은 제1 방향(DR1)에 대하여 사선 형태로 제3 컨택 그룹(CG3)을 형성할 수 있다.
한편, 도 2b에 도시된 바와 같이, 제1 주사선(SL1)에 복수의 화소(PX)들이 접속되어 하나의 화소행이 정의될 수 있다. 제1 주사선(SL1)을 통해 화소(PX)들에 공급되는 주사 신호는 제1 좌측 신호선(LOL1), 제1 중앙 신호선(COL1), 및 제1 우측 신호선(ROL1)으로부터 제공될 수 있다.
즉, 제1 주사선(SL1)에 접속된 화소(PX)들로 공급되는 주사 신호의 RC 지연 편차를 줄이기 위해 주사 신호가 제1 좌측 신호선(LOL1), 제1 중앙 신호선(COL1), 및 제1 우측 신호선(ROL1)으로부터 실질적으로 동시에 공급될 수 있다. 다른 주사선들 및 화소행들도 도 2b에 도시된 구성과 유사한 구성을 가질 수 있다.
배선의 길이가 길수록 출력 신호의 RC 지연이 증가될 수 있다. 예를 들어, 제1 좌측 신호선(LOL1)의 등가 저항(또는, 등가 임피던스)은 제1 컨택(CP1)의 좌측으로 제1 저항 성분(R1)을 포함하고, 제1 컨택(CP1)의 우측으로 제2 저항 성분(R2)을 포함할 수 있다. 제1 주사선(SL1)의 제1 컨택(CP1)과 제2 컨택(CP2) 사이의 부분은 좌측 출력 신호와 중앙 출력 신호의 영향을 모두 받으므로, 제1 컨택(CP1)과 제2 컨택(CP2) 사이에서는 제1 컨택(CP1)과 제2 컨택(CP2)의 중간 부분의 저항 성분(RC 지연)이 가장 크다고 볼 수 있다.
유사하게, 제1 중앙 신호선(COL1)의 등가 저항은 제2 컨택(CP2)의 양측으로 각각 제2 저항 성분(R2)을 포함할 수 있다. 제1 우측 신호선(ROL1)의 등가 저항은 제3 컨택(CP3)의 좌측으로 제2 저항 성분(R2)을 포함하고, 제3 컨택(CP3)의 우측으로 제3 저항 성분(R3)을 포함할 수 있다.
여기서, 주사선의 해당 부분의 길이에 따르면, 제1 저항 성분(R1)이 가장 크고, 제3 저항 성분(R3)이 가장 작을 수 있다.
이에 따르면, 제1 영역(AA1)에 포함되는 제1 주사선(SL1)에 있어서, 제1 좌측 신호선(LOL1)의 영향이 가장 큰 제1 화소 블록(BL1)에서의 주사 신호의 RC 지연이 가장 크고, 제1 우측 신호선(ROL1)의 영향이 가장 큰 제3 화소 블록(BL3)에서의 주사 신호의 RC 지연이 가장 작을 수 있다. 즉, 제1 화소 블록(BL1)에서 제3 블록(BL3)으로 갈수록 RC 지연이 감소될 수 있다.
예를 들어, 제1 좌측 신호선(LOL1)으로 공급되는 좌측 출력 신호의 RC 지연이 제1 중앙 신호선(COL1)으로 공급되는 중앙 출력 신호 및 제1 우측 신호선(ROL1)으로 공급되는 우측 출력 신호의 RC 지연보다 클 수 있다.
이러한 추세는 제1 저항 성분(R1)이 제2 저항 성분(R2)이하로 작아질 때까지 유지될 수 있다.
상술한 바에 따라, 제2 영역(AA2)은 제1 영역(AA1)과 반대의 RC 지연 추세를 가질 수 있다. 제2 영역(AA2)에 포함되는 제2 주사선(SL2)에 있어서, 제1 화소 블록(BL1)에서의 주사 신호의 RC 지연이 가장 작고, 제3 화소 블록(BL3)에서의 주사 신호의 RC 지연이 가장 클 수 있다. 즉, 제1 화소 블록(BL1)에서 제3 화소 블록(BL3)으로 갈수록 RC 지연이 증가될 수 있다.
예를 들어, 제2 좌측 신호선(LOL2)으로 공급되는 좌측 출력 신호의 RC 지연이 제2 중앙 신호선(COL2)으로 공급되는 중앙 출력 신호 및 제2 우측 신호선(ROL2)으로 공급되는 우측 출력 신호의 RC 지연보다 클 수 있다.
한편, 데이터선(DL)들을 통해 공급되는 데이터 신호의 RC 지연은 데이터 구동부(500)로부터 멀어질수록 증가될 수 있다. 따라서, 제1 영역(AA1)의 화소(PX)들로 공급되는 데이터 신호의 RC 지연은 제2 영역(AA2)의 화소(PX)들로 공급되는 데이터 신호의 RC 지연보다 클 수 있다.
도 2c는 주사 신호의 지연과 데이터 신호의 지연 편차 등에 의해 영상 불량이 발현되는 부분들(BA1 내지 BA4)을 보여준다. 도 3의 타이밍도와 같이 표시 장치가 구동되는 경우, 제i(단, i는 1보다 큰 정수) 주사선(SLi)으로 2수평기간(1수평기간(1H)의 2배임)로 주사 신호가 공급될 수 있다. 예를 들어, 120Hz 이상으로 고속 구동되는 고해상도의 표시장치에서, 데이터 신호의 충전 시간 확보를 위해 주사 신호는 2수평기간 동안 공급될 수 있다.
주사 신호는 선충전(pre-chrage) 기간(PCP)과 주충전(main-charge) 기간을(MCP) 포함할 수 있다. 선충전 기간(PCP)에는 제i-1 화소행에 대응하는 제i-1 데이터 신호(Di-1)가 제j(단, j는 자연수) 데이터선(DLj)으로 공급되고, 주충전 기간(MCP)에 제i 화소행에 대응하는 제i 데이터 신호(Di)가 공급될 수 있다. 제i 주사선(SLi) 및 제j 데이터선(DLj)에 대응하는 화소(이하, 대응 화소라 함)는 공급된 제i 데이터 신호(Di)에 기초하여 발광할 수 있다.
한편, RC 지연에 의해 주사 신호의 슬루율이 변할 수 있다. 예를 들어, 제i 주사선(SLi)에서의 RC 지연에 의해 주사 신호의 천이 시간이 증가할 수 있다. 주사 신호의 라이징(rising) 시간이 길어지는 경우, 제i 데이터 신호(Di)의 공급 시간이 짧아져 화소의 데이터 충전률이 낮아질 수 있다. 또한, 주사 신호의 폴링 시간이 길어지는 경우, 제i+1 데이터 신호(Di+1)가 대응 화소에 공급되는 데이터 신호 노이즈가 발생될 수 있다. 이러한 충전률 저하 및 노이즈는 영상 불량의 원인이 될 수 있다.
도 2c에서, 제1 부분(BA1) 및 제4 부분(BA4)에서 주사 신호의 지연이 가장 크기 때문에 데이터 신호 노이즈가 가장 나쁠 수 있다. 따라서, 제1 부분(BA1) 및 제4 부분(BA4)에서는 주사 신호의 폴링 시간(또는, 펄스 폭)을 짧게 하여 데이터 신호 노이즈가 보상(또는, 감소)될 수 있다.
한편, 제2 부분(BA2)은 제1 영역(AA1)에서 주사 신호의 지연이 가장 작고, 제3 부분(BA3)은 제2 영역(AA2)에서 주사 신호의 지연이 가장 작다. 제2 부분(BA2)에서는 데이터 신호의 지연이 가장 크기 때문에 데이터 신호의 충전률이 가장 나쁠 수 있다. 또한, 제2 부분(BA2) 및 제3 부분(BA3)에서는 주사 신호의 폴링 시간이 짧으므로, 데이터 신호의 전압 레벨이 떨어지는 킥백(kickback)이 크게 발생될 수 있다. 이러한, 충전률 저하 및 킥백을 보상하기 위해 주사 신호의 폭을 상대적으로 크게 하거나 주사 신호가 폴링되는 시간을 다른 부분보다 상대적으로 증가(예를 들어, 킥백 슬라이스 또는 킥백 보상이라 함)시킬 수 있다.
이러한 단변 구동 구조의 표지 장치(1000)에서의 데이터 신호 노이즈, 충전률, 및 킥백에 의한 데이터 신호의 충전 불량을 보상하는 방식은 도 5a 이하를 참조하여 자세히 설명하기로 한다.
도 4는 도 1의 표시 장치에 포함되는 주사 구동부 및 데이터 구동부의 일 예를 나타내는 도면이다.
도 1, 도 2a, 및 도 4를 참조하면, 화소부(100)의 일 측에 주사 구동부들(200, 300, 400)을 구성하는 주사 구동 회로들(SC1, SC2, SC3) 및 데이터 구동부(500)를 구성하는 데이터 구동 회로(DIC)들이 배치될 수 있다.
일 실시예에서, 주사 구동 회로들(SC1, SC2, SC3) 및 데이터 구동 회로(DIC)들은 가요성을 갖는 필름 상에 칩 온 필름(COF; chip on film) 형태로 배치될 수 있다.
제1 화소 블록(BL1)에 대응하는 좌측 주사 구동 회로(SC1)들은 제1 주사 구동부(200)를 구성하며, 좌측 신호선(LOL)들에 접속될 수 있다.
제1 좌측 주사 구동 회로(210)로 주사 개시 신호(STV)가 공급될 수 있다. 좌측 주사 구동 회로(SC1)들은 제1 방향(DR1)의 반대 방향으로 캐리 신호(CR)를 전달하며 순차적으로 좌측 신호선(LOL)들로 좌측 출력 신호를 출력할 수 있다.
제2 화소 블록(BL2)에 대응하는 중앙 주사 구동 회로(SC2)들은 제2 주사 구동부(300)를 구성하며, 중앙 신호선(COL)들에 접속될 수 있다.
제1 중앙 주사 구동 회로(310)로 주사 개시 신호(STV)가 공급될 수 있다. 중앙 주사 구동 회로(SC2)들은 제1 방향(DR1)의 반대 방향으로 캐리 신호(CR)를 전달하며 순차적으로 중앙 신호선(COL)들로 중앙 출력 신호를 출력할 수 있다.
제3 화소 블록(BL3)에 대응하는 우측 주사 구동 회로(SC3)들은 제3 주사 구동부(400)를 구성하며, 우측 신호선(ROL)들에 접속될 수 있다.
제1 우측 주사 구동 회로(410)로 주사 개시 신호(STV)가 공급될 수 있다. 우측 주사 구동 회로(SC3)들은 제1 방향(DR1)의 반대 방향으로 캐리 신호(CR)를 전달하며 순차적으로 우측 신호선(ROL)들로 우측 출력 신호를 출력할 수 있다.
도 5a는 도 4의 제1 주사 구동부의 일 예를 나타내는 블록도이다.
도 1, 도 4, 및 도 5a를 참조하면, 제1 주사 구동부(200)에 포함되는 제1 좌측 주사 구동 회로(210)는 캐스케이드(cascade) 구조로 연결된 복수의 스테이지들(ST1, ST2, ST3, ST4, ...)을 포함할 수 있다.
제1 주사 구동부(200)에 포함되는 나머지 주사 구동 회로(SIC1)들도 도 5a에 도시된 구성과 실질적으로 동일 또는 유사한 구성을 가질 수 있다. 제1 좌측 주사 구동 회로(210)의 마지막 캐리 신호는 인접한 좌측 주사 구동 회로의 첫 번째 스테이지에 공급될 수 있다.
스테이지들(ST1, ST2, ST3, ST4, ...)은 주사 개시 신호(STV) 및 메인 클럭 신호(MCLK)에 기초하여 좌측 출력 신호들(LO1, LO2, LO3, LO4, ...) 및 캐리 신호들(CR1, CR2, CR3, CR4, ...)을 순차적으로 출력할 수 있다. 예를 들어, 제1 내지 제4 좌측 출력 신호들(LO1, LO2, LO3, LO4)은 각각 제1 내지 제4 좌측 신호선들(LOL1, LOL2, LOL3, LOL4)로 순차적으로 공급될 수 있다. 제1 내지 제4 좌측 출력 신호들(LO1, LO2, LO3, LO4)은 각각 주사 신호로서 주사선들로 공급될 수 있다.
제1 캐리 신호(CR1)는 제2 스테이지(ST2)의 입력으로 공급되고, 제2 캐리 신호(CR2)는 제3 스테이지(ST3)의 입력으로 공급될 수 있다. 즉, 제k(단, k는 자연수) 캐리 신호는 제k+1 스테이지의 입력으로 공급될 수 있다.
스테이지들(ST1, ST2, ST3, ST4, ...)은 공지된 다양한 형태의 시프트 레지스터로 구성될 수 있다. 예를 들어, 스테이지들(ST1, ST2, ST3, ST4, ...) 각각은 소정의 입력 신호를 시프트하여 출력하는 D-플립플롭 형식의 회로를 포함할 수 있다.
일 실시예에서, 좌측 출력 신호들(LO1, LO2, LO3, LO4, ...) 및 캐리 신호들(CR1, CR2, CR3, CR4, ...)은 메인 클럭 신호(MCLK)의 주기에 따라 일정한 크기만큼 시프트될 수 있다. 특히, 주사 개시 신호(STV)로부터 시프트되는 캐리 신호들(CR1, CR2, CR3, CR4, ...)의 펄스 폭은 메인 클럭 신호(MCLK)의 주기에 의해 결정될 수 있다.
도 5a에는 하나의 메인 클럭 신호(MCLK)가 스테이지들(ST1, ST2, ST3, ST4, ...)로 공급되는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들어, 홀수 번째 스테이지들(ST1, ST3)에는 제1 메인 클럭 신호가 공급되고, 짝수 번째 스테이지들(ST2, ST4)에는 제1 메인 클럭 신호가 반주기만큼 시프트된 제2 메인 클럭신호가 공급될 수 있다. 이러한 메인 클럭 신호들의 공급에 따라 캐리 신호들(CR1, CR2, CR3, CR4, ...)이 출력되는 타이밍 등이 제어될 수 있다.
제1 서브 클럭 신호(SCLK1)는 제1 좌측 주사 구동 회로(210)를 포함하는 제1 주사 구동부(200)의 스테이지들(ST1, ST2, ST3, ST4, ...)에 공급될 수 있다. 제1 서브 클럭 신호(SCLK1)는 좌측 출력 신호들(LO1, LO2, LO3, LO4, ...) 각각의 펄스 폭을 결정할 수 있다. 또한, 제1 서브 클럭 신호(SCLK1)는 좌측 출력 신호 들(LO1, LO2, LO3, LO4, ...) 각각이 게이트-오프 레벨로 천이되는 시점 및 좌측 출력 신호들(LO1, LO2, LO3, LO4, ...) 각각이 게이트-온 레벨로부터 소정의 전압 레벨로 천이되는 시간(예를 들어, 킥백 보상 기간)을 결정할 수 있다. 따라서, 좌측 출력 신호들(LO1, LO2, LO3, LO4, ...)의 파형은 캐리 신호들(CR1, CR2, CR3, CR4, ...)과 상이할 수 있다.
예를 들어, 스테이지들(ST1, ST2, ST3, ST4, ...) 각각은 제1 서브 클럭 신호(SCLK1)에 응답하여 커패시터의 충전을 제어하는 차지쉐어(charge share) 회로를 포함할 수 있다. 차지쉐어 회로의 동작에 의해 좌측 출력 신호들(LO1, LO2, LO3, LO4, ...)의 파형이 결정될 수 있다.
도 5b는 도 4의 제2 주사 구동부의 일 예를 나타내는 블록도이고, 도 5c는 도 4의 제3 주사 구동부의 일 예를 나타내는 블록도이다.
도 5b 및 도 5c에서는 도 5a를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 5a 및 도 5c의 주사 구동 회로들은 서로 다른 서브 클럭 신호들이 공급되는 점을 제외하면, 도 5a의 제1 우측 주사 구동 회로(210)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 1, 도 4, 도 5b, 및 도 5c를 참조하면, 제1 중앙 주사 구동 회로(310) 및 제1 우측 주사 구동 회로(410)는 각각 캐스케이드 구조로 연결된 복수의 스테이지들(ST1, ST2, ST3, ST4, ...)을 포함할 수 있다.
제1 내지 제3 주사 구동부들(200, 300, 400)에서의 캐리 신호들(CR1, CR2, CR3, CR4, ...)의 파형 및 출력 타이밍은 실질적으로 동일할 수 있다.
제1 내지 제4 중앙 출력 신호들(CO1, CO2, CO3, CO4)은 각각 제1 내지 제4 중앙 신호선들(COL1, COL2, COL3, COL4)로 순차적으로 공급될 수 있다. 제1 내지 제4 중앙 출력 신호들(CO1, CO2, CO3, CO4)은 각각 주사 신호로서 주사선들로 공급될 수 있다.
제1 내지 제4 우측 출력 신호들(RO1, RO2, RO3, RO4)은 각각 제1 내지 제4 우측 신호선들(ROL1, ROL2, ROL3, ROL4)로 순차적으로 공급될 수 있다. 제1 내지 제4 우측 출력 신호들(RO1, RO2, RO3, RO4)은 각각 주사 신호로서 주사선들로 공급될 수 있다.
제1 서브 클럭 신호(SCLK1), 제2 서브 클럭 신호(SCLK2), 및 제3 서브 클럭 신호(SCLK3)의 차이에 의해 좌측 출력 신호들(LO1, LO2, LO3, LO4, ...), 중앙 출력 신호들(CO1, CO2, CO3, CO4, ...), 및 우측 출력 신호들(RO1, RO2, RO3, RO4, ...)의 파형이 서로 다를 수 있다.
도 6은 도 5a 내지 도 5c의 주사 구동부들의 동작의 일 예를 나타내는 타이밍도이다.
도 1, 도 3, 및 도 6을 참조하면, 출력 신호(OUT)의 파형은 서브 클럭 신호(CLK)에 응답하여 결정될 수 있다.
제1 내지 제3 주사 구동부(200, 300, 400)들의 스테이지들 각각은 실질적으로 동일한 방식으로 캐리 신호(CR) 및 출력 신호(OUT)를 출력할 수 있다. 서브 클럭 신호(SCLK1)는 제1 서브 클럭 신호(SCLK1), 제2 서브 클럭 신호(SCLK2), 및 제3 서브 클럭 신호(SCLK3) 중 하나일 수 있고, 이에 대응하는 출력 신호(OUT)는 좌측 출력 신호(LO), 중앙 출력 신호(CO), 및 우측 출력 신호(RO) 중 하나일 수 있다.
도 6에서는 주사 개시 신호(STV)를 수신하는 제1 스테이지의 동작을 중심으로 설명하기로 한다. 따라서, 출력 신호(OUT1)는 제1 주사선으로 공급될 수 있다.
또한, 도 6에서는 신호들의 하이 레벨이 게이트-온 레벨이고, 로우 레벨이 게이트-오프 레벨인 것을 전제로 스테이지의 구동을 설명하기로 한다. 다만, 이는 예시적인 것으로서, 로우 레벨이 게이트-온 레벨로 설정될 수도 있다.
일 실시예예서, 메인 클럭 신호(MCLK)는 1수평기간(1H)을 주기로 공급될 수 있다. 제j 데이터선(DLj)으로 공급되는 데이터 신호(D0, D1, D2)는 1수평기간(1H) 간격으로 공급될 수 있다. 제1 주사선으로 공급되는 출력 신호(OUT)에 의해 제1 주사선에 대응하는 화소로 제1 데이터 신호(D1)가 기입되어야 한다.
게이트-온 레벨의 주사 개시 신호(STV)가 공급된 후, 메인 클럭 신호(MCLK)가 게이트-온 레벨로 천이되는 제1 시점(t1)에 캐리 신호(CR) 및 출력 신호(OUT)가 게이트-온 레벨로 천이될 수 있다.
주사 개시 신호(STV)가 게이트-오프 레벨로 천이되면(주사 개시 신호(STV)의 공급이 중단되면), 메인 클럭 신호(MCLK)가 게이트-온 레벨로 천이되는 제5 시점(t5)에 캐리 신호(CR)는 게이트-오프 레벨로 천이될 수 있다. 예를 들어, 주사 개시 신호(STV)와 메인 클럭 신호(MCLK)와의 출력 타이밍에 의해 캐리 신호(CR)의 폭은 2수평기간(2H)으로 결정될 수 있다. 캐리 신호(CR)는 다음 스테이지로 공급될 수 있다.
일 실시예에서, 스테이지는 생성된 캐리 신호(CR)를 서브 클럭 신호(SCLK)를 이용하여 컷팅함으로써 출력 신호(OUT)를 출력할 수 있다. 출력 신호(OUT)는 선충전 기간(PCP)과 주충전 기간(MCP)을 포함할 수 있다.
이전 데이터 신호(D0)가 공급되는 제1 시점(t1)과 제2 시점(t2) 사이의 기간은 선충전 기간(PCP)일 수 있다. 즉, 선충전 기간(PCP)에는 화소에 기입되어야 하는 제1 데이터 신호(D1)와 관계 없는 이전 데이터 신호(D0) 등이 공급될 수 있다. 선충전 기간(PCP)이 포함됨으로써 제1 데이터 신호(D1)가 공급될 때 주사 신호(출력 신호(OUT))는 게이트-온 레벨까지 상승될 수 있다. 제2 시점(t2)부터 제1 데이터 신호(D1)가 공급될 수 있다.
제3 시점(t3)에 서브 클럭 신호(SCLK)가 게이트-온 레벨로 천이되고, 제4 시점(t4)에 서브 클럭 신호(SCLK)가 게이트-오프 레벨로 천이될 수 있다. 일 실시예에서, 서브 클럭 신호(SCLK)에 응답하여 출력 신호(OUT)에 킥백 보상이 적용될 수 있다. 예를 들어, 제3 시점(t3)부터 제4 시점(t4)까지 출력 신호(OUT)는 소정의 기울기로 하강할 수 있다. 제4 시점(t4)에서 출력 신호(OUT)는 서브 클럭 신호(SCLK)의 폴링 엣지에 동기하여 게이트-오프 레벨로 천이될 수 있다.
일 실시예에서, 제1 데이터 신호(D1)가 공급되는 제2 시점(t2)부터 출력 신호(OUT)의 공급이 중단되는(예를 들어, 출력 신호(OUT)가 게이트-오프 레벨로 천이되는) 제4 시점(t4)까지의 기간은 주충전 기간(MCP)으로 정의될 수 있다. 주충전 기간(MCP)에 화소로 이에 대응하는 제1 데이터 신호(D1)가 기입될 수 있다.
주충전 기간(MCP)은 제1 기간(P1) 및 제2 기간(P2)을 포함할 수 있다. 제1 기간(P1)은 출력 신호(OUT)가 게이트-온 레벨을 유지하는 기간이며, 제1 데이터 신호(D1)가 기입된다.
제2 기간(P2)은 킥백 보상 기간일 수 있다. 즉, 출력 신호(OUT)의 급격한 변화(폴링)가 방지되고, 출력 신호(OUT 및/또는 주사 신호)의 변화에 따른 킥백 영향으로 제1 데이터 신호(D1)의 전압 레벨이 의도치 않게 떨어지는 것이 방지될 수 있다.
일 실시예에서, 서브 클럭 신호(SCLK)가 게이트-온 레벨로 천이되는 시점인 서브 클럭 신호(SCLK)의 출력 시점과 서브 클럭 신호(SCLK)의 펄스 폭에 기초하여 출력 신호(OUT)의 펄스 폭, 제1 기간(P1)의 길이, 및 제2 기간(P2)의 길이가 결정될 수 있다.
타이밍 제어부(600)는 화소부(100) 상에서의 화소(PX)들의 위치에 따라 서브 클럭 신호(SCLK)의 출력 시점 및 펄스 폭을 적응적으로 조절할 수 있다.
도 7은 도 5a의 제1 주사 구동부의 동작의 일 예를 나타내는 타이밍도이다.
도 1, 도 2a, 도 6, 및 도 7을 참조하면, 제1 주사 구동부(200)는 좌측 신호선(LOL)들로 좌측 출력 신호들(LO1, ..., LOp, ..., LOq)을 순차적으로 출력할 수 있다.
제1 좌측 출력 신호(LO1)는 제1 영역(AA1)에 포함되는 주사선에 공급될 수 있다. 제q 좌측 출력 신호(LOq)는 제2 영역(AA2)에 포함되는 주사선에 공급될 수 있다. 제p 좌측 출력 신호(LOp)는 제1 영역(AA1)과 제2 영역(AA2) 사이의 주사선에 공급될 수 있다.
도 2a 등을 참조하여 설명된 바와 같이, 제1 화소 블록(BL1)에 있어서, 제1 영역(AA1)에서 주사 신호(좌측 출력 신호)의 RC 지연이 가장 크고, 화소부(100)의 하단부(즉, 제2 방향(DR2)의 반대 방향)로 갈수록 주사 신호의 RC 지연이 감소한다.
주사 신호의 RC 지연이 증가하는 경우, 데이터 신호 노이즈를 방지하기 위해 주충전 기간(MCP) 및 제1 기간(P1)을 더 짧게 할 수 있다. 즉, 도 7에 도시된 바와 같이, 제1 좌측 출력 신호(LO1)의 펄스 폭 및 주충전 기간은 제p 좌측 출력 신호(LOp)의 펄스 폭 및 주충전 기간보다 짧을 수 있다. 마찬가지로, 제p 좌측 출력 신호(LOp)의 펄스 폭 및 주충전 기간은 제q 좌측 출력 신호(LOq)의 펄스 폭 및 주충전 기간보다 짧을 수 있다.
한편, 선충전 기간(PCP)은 출력 신호들이 공급되는 위치에 관계 없이 모두 동일한 폭을 가질 수 있다.
일 실시예에서, 주충전 기간(MCP)은 제1 서브 클럭 신호(SCLK1)에 응답하여 결정될 수 있다. 제1 서브 클럭 신호(SCLK1)의 공급 주기는 주사선들에 대한 스캔이 진행됨에 따라 적응적으로 조절될 수 있다. 예를 들어, 제1 서브 클럭 신호(SCLK1)의 공급 시점(즉, 라이징 시점)과 직전 메인 클럭 신호(MCLK)의 공급 시점 사이의 공급 간격(L1, L2, L3)은 출력 신호에 대응하여 변할 수 있다. 이러한 공급 간격(L1, L2, L3)은 주충전 기간(MCP)에 포함되는 제1 기간(P1)에 상응할 수 있다.
일 실시예에서, 제1 서브 클럭 신호(SCLK1)의 펄스 폭(즉, 게이트-온 기간의 길이)은 실질적으로 균일할 수 있다. 이 경우, 출력 신호들(LO1, ..., LOp, ..., LOq)의 제2 기간들(즉, 킥백 보상 기간들)의 폭은 실질적으로 균일할 수 있다.
도 8은 도 5a 내지 도 5c의 주사 구동부들의 동작의 일 예를 나타내는 타이밍도이다.
도 1, 도 2a, 도 7, 및 도 8을 참조하면, 좌측 출력 신호들(LO1, LOk)의 펄스 폭의 변화, 중앙 출력 신호들(CO1, COk)의 펄스 폭의 변화, 및 우측 출력 신호들(RO1, ROk)의 펄스 폭의 변화는 서로 다를 수 있다.
제1 좌측 출력 신호(LO1), 제1 중앙 출력 신호(CO1), 및 제1 우측 출력 신호(RO1)는 제1 영역(AA1)에 배치되는 동일한 주사선(예를 들어, 제1 주사선)으로 실질적으로 동시에 공급될 수 있다. 제k(단, k는 1보다 큰 정수) 좌측 출력 신호(LOk), 제k 중앙 출력 신호(COk), 및 제k 우측 출력 신호(ROk)는 제2 영역(AA2)에 배치되는 동일한 주사선(예를 들어, 제k 주사선)으로 실질적으로 동시에 공급될 수 있다.
제1 주사선에서 제1 내지 제3 화소 블록들(BL1, BL2, BL3)의 주사 신호의 RC 지연 편차를 보상하기 위해 제1 좌측 출력 신호(LO1), 제1 중앙 출력 신호(CO1), 및 제1 우측 출력 신호(RO1)는 서로 다른 펄스 폭들(W1, W2, W3로 도시됨)로 출력될 수 있다. 일 실시예에서, 제1 폭(W1)은 제2 폭(W2)보다 작고, 제2 폭(W2)은 제3 폭(W3)보다 작을 수 있다. 즉, 제1 영역(AA1)에서 RC 지연이 가장 큰 제1 화소 블록(BL1)에 대응하는 제1 좌측 출력 신호(LO1)의 펄스 폭(즉, 제1 폭(W1))이 가장 작을 수 있다.
마찬가지로, 제k 주사선에서 제1 내지 제3 화소 블록들(BL1, BL2, BL3)의 주사 신호의 RC 지연 편차를 보상하기 위해 제k 좌측 출력 신호(LOk), 제k 중앙 출력 신호(COk), 및 제k 우측 출력 신호(ROk)는 서로 다른 펄스 폭들(W4, W5, W6로 도시됨)로 출력될 수 있다. 일 실시예에서, 제4 폭(W4)은 제5 폭(W5)보다 크고, 제5 폭(W5)은 제6 폭(W6)보다 클 수 있다. 즉, 제2 영역(AA2)에서 RC 지연이 가장 큰 제3 화소 블록(BL3)에 대응하는 제k 우측 출력 신호(ROk)의 펄스 폭(즉, 제6 폭(W6))이 가장 작을 수 있다.
한편, 화소부(100)의 하단부로 갈수록 데이터 신호의 지연이 감소하므로, 화소부(100)의 하단부로 갈수록 좌측 출력 신호, 중앙 출력 신호, 및 우측 출력 신호의 펄스 폭들은 모두 증가할 수 있다. 예를 들어, 제4 폭(W4)은 제1 폭(W1)보다 크고, 제5 폭(W5)은 제2 폭(W2)보다 크며, 제6 폭(W6)은 제3 폭(W3)보다 클 수 있다.
좌측 출력 신호들(LO1, LO2)의 펄스 폭들(W1, W4) 및 제1 기간의 길이는 제1 서브 클럭 신호(SCLK1)에 의해 결정될 수 있다. 중앙 출력 신호들(CO1, COk)의 펄스 폭들(W2, W5) 및 제1 기간의 길이는 제2 서브 클럭 신호(SCLK2)에 의해 결정될 수 있다. 우측 출력 신호들(RO1, ROk)의 펄스 폭들(W3, W6) 및 제1 기간의 길이는 제3 서브 클럭 신호(SCLK3)에 의해 결정될 수 있다.
일 실시예에서, 제1 좌측 출력 신호(LO1), 제1 중앙 출력 신호(CO1), 및 제1 우측 출력 신호(RO1)에 각각 대응하는 제1 내지 제3 서브 클럭 신호들(SCLK1, SCLK2, SCLK3)의 공급 시점은 서로 상이할 수 있다. 예를 들어, 제1 주사선으로 공급되는 주사 신호에 대응하여 제1 서브 클럭 신호(SCLK1), 제2 서브 클럭 신호(SCLK2), 및 제3 서브 클럭 신호(SCLK3)의 순서로 서브 클럭 신호들이 출력될 수 있다.
마찬가지로, 제k 좌측 출력 신호(LOk), 제k 중앙 출력 신호(COk), 및 제k 우측 출력 신호(ROk)에 각각 대응하는 제1 내지 제3 서브 클럭 신호들(SCLK1, SCLK2, SCLK3)의 공급 시점은 서로 상이할 수 있다. 예를 들어, 제k 주사선으로 공급되는 주사 신호에 대응하여 제3 서브 클럭 신호(SCLK3), 제2 서브 클럭 신호(SCLK2), 및 제1 서브 클럭 신호(SCLK1)의 순서로 서브 클럭 신호들이 출력될 수 있다.
한편, 도 2a를 참조하여 설명된 화소부(100)의 구조에 의하면, 제1 화소 블록(BL1), 제2 화소 블록(BL2), 및 제3 화소 블록(BL3) 각각의 영역 별 주사 신호의 RC 지연 편차가 상이할 수 있다. 따라서, 한 프레임 기간 내에서 좌측 출력 신호, 중앙 출력 신호, 및 우측 출력 신호의 펄스 폭의 증가량은 서로 상이할 수 있다. 예를 들어, 제1 폭(W1)과 제4 폭(W2) 사이의 변화량(펄스 폭 차이)은 제2 폭(W2)과 제5 폭(W5) 사이의 변화량(펄스 폭 차이)보다 크고, 제2 폭(W2)과 제5 폭(W5) 사이의 변화량(펄스 폭 차이)은 제3 폭(W3)과 제6 폭(W6) 사이의 변화량보다 클 수 있다. 다만, 출력 신호들의 펄스 폭 변화량의 관계가 이에 한정되는 것은 아니며, 화소부의 구조 및 신호들의 지연 관계에 의해 다르게 결정될 수 있다.
일 실시예에서, 한프레임 기간에서 좌측 출력 신호들(LO1, LOk), 중앙 출력 신호들(CO1, COk), 및 우측 출력 신호들(RO1, ROk)의 펄스 폭들은 점진적으로 증가할 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치(1000)는 단변 구동 구조에 의한 화소부(100)의 화소 블록 및 위치 별 주사 신호 지연의 변화 및 데이터 신호 지연의 변화를 반영하여 화소 블록(BL1, BL2, BL3) 별로 주사 신호를 위한 출력 신호들의 펄스 폭 변화량을 서로 다르게 제어할 수 있다. 따라서, 단변 구동 구조의 주사선들의 화소부 내 컨택 배치 구조의 특성에 기인한 화소(PX)의 위치에 따른 데이터 신호 노이즈의 편차 및 데이터 신호의 충전률 편차가 개선될 수 있다.
도 9는 도 5a의 제1 주사 구동부의 동작의 일 예를 나타내는 타이밍도이다.
도 1, 도 2a, 도 7, 및 도 9를 참조하면, 제1 주사 구동부(200)는 좌측 신호선(LOL)들로 좌측 출력 신호들(LO1, ..., LOp, ..., LOq)을 순차적으로 출력할 수 있다.
주사 신호의 RC 지연이 작은 영역에서는 데이터 신호의 킥백 문제가 발생될 수 있다. 제1 화소 블록(BL1)에서 제2 영역(AA2)은 주사 신호의 RC 지연이 제1 영역(AA1)보다 상대적으로 작으므로, 제2 영역(AA2)에 대응하는 화소에 대하여 상대적으로 긴 시간 동안 킥백 보상이 진행될 수 있다. 예를 들어, 제1 영역(AA1)으로부터 제2 영역(AA2)으로 데이터 신호 기입이 진행됨에 따라 킥백 보상 기간(예를 들어, 도 6의 제2 기간(P2))이 점진적으로 증가될 수 있다.
즉, 도 7을 참조하여 설명된 바와 같이, 제1 영역(AA1)으로부터 제2 영역(AA2)으로 데이터 신호 기입이 진행됨에 따라 좌측 출력 신호의 펄스 폭이 증가함과 함께 좌측 출력 신호의 제2 기간(P2)의 길이가 증가할 수 있다.
일 실시예에서, 좌측 출력 신호들(LO1, ..., LOp, ..., LOq)의 제2 기간(P2)은 제1 서브 클럭 신호(SCLK1)의 펄스 폭에 따라 조절될 수 있다. 예를 들어, 제1 좌측 출력 신호(LO1)의 제2 기간(P2)은 제1 서브 클럭 신호(SCLK1)의 제1 펄스 폭(PW1)에 대응할 수 있다. 제p 좌측 출력 신호(LOp)의 제2 기간(P2)은 제1 서브 클럭 신호(SCLK1)의 제2 펄스 폭(PW2)에 대응할 수 있다. 제q 좌측 출력 신호(LOq)의 제2 기간(P2)은 제1 서브 클럭 신호(SCLK1)의 제3 펄스 폭(PW3)에 대응할 수 있다. 제1 펄스 폭(PW1)은 제2 펄스 폭(PW2)보다 작고, 제2 펄스 폭(PW2)은 제3 펄스 폭(PW3)보다 작을 수 있다. 즉, 한 프레임 기간 동안 제1 서브 클럭 신호(SCLK1)의 펄스 폭은 점진적으로 증가될 수 있다.
이에 따라, 제1 화소 블록(BL1)에서의 영역 별 킥백 편차에 따른 영상 품질 저하가 개선될 수 있다.
도 10은 도 5c의 제3 주사 구동부의 동작의 일 예를 나타내는 타이밍도이다.
도 1, 도 2a, 도 7, 및 도 10을 참조하면, 제3 주사 구동부(400)는 우측 신호선(ROL)들로 우측 출력 신호들(RO1, ..., ROp, ..., ROq)을 순차적으로 출력할 수 있다.
제3 화소 블록(BL3)에서 제2 영역(AA2)은 주사 신호의 RC 지연이 제1 영역(AA1)보다 상대적으로 크므로, 제1 영역(AA1)으로부터 제2 영역(AA2)으로 데이터 신호 기입이 진행됨에 따라 킥백 보상 기간(예를 들어, 도 6의 제2 기간(P2))이 점진적으로 감소될 수 있다. 다만, 화소부(100)의 하단부로 갈수록 데이터 신호의 지연이 감소하므로, 화소부(100)의 하단부로 갈수록 우측 출력 신호의 전체 펄스 폭은 증가할 수 있다.
일 실시예에서, 우측 출력 신호들(RO1, ..., ROp, ..., ROq)의 제2 기간(P2)은 제3 서브 클럭 신호(SCLK3)의 펄스 폭에 따라 조절될 수 있다. 예를 들어, 제1 우측 출력 신호(RO1)의 제2 기간(P2)은 제3 서브 클럭 신호(SCLK3)의 제4 펄스 폭(PW4)에 대응할 수 있다. 제p 우측 출력 신호(ROp)의 제2 기간(P2)은 제3 서브 클럭 신호(SCLK3)의 제5 펄스 폭(PW5)에 대응할 수 있다. 제q 우측 출력 신호(ROq)의 제2 기간(P2)은 제3 서브 클럭 신호(SCLK3)의 제6 펄스 폭(PW6)에 대응할 수 있다. 제4 펄스 폭(PW4)은 제5 펄스 폭(PW5)보다 크고, 제5 펄스 폭(PW5)은 제6 펄스 폭(PW6)보다 클 수 있다. 즉, 한 프레임 기간 동안 제3 서브 클럭 신호(SCLK3)의 펄스 폭은 점진적으로 감소될 수 있다.
따라서, 제1 영역(AA1)으로부터 제2 영역(AA2)으로 데이터 신호 기입이 진행됨에 따라 우측 출력 신호의 펄스 폭은 증가되나, 우측 출력 신호의 제2 기간(P2)의 길이는 감소할 수 있다.
이에 따라, 제3 화소 블록(BL3)에서의 영역 별 킥백 편차에 따른 영상 품질 저하가 개선될 수 있다.
도 11은 도 5a 내지 도 5c의 주사 구동부들의 동작의 일 예를 나타내는 타이밍도이다.
도 1, 도 2a, 도 9, 도 10, 및 도 11을 참조하면, 좌측 출력 신호들(LO1, LOk)의 펄스 폭의 변화, 중앙 출력 신호들(CO1, COk)의 펄스 폭의 변화, 및 우측 출력 신호들(RO1, ROk)의 펄스 폭의 변화는 서로 다를 수 있다.
일 실시예에서, 타이밍 제어부(600)는 한 프레임 기간 동안 제1 서브 클럭 신호(SCLK1)의 펄스 폭을 점진적으로 증가시키고, 제3 서브 클럭 신호(SCLK3)의 펄스 폭을 점진적으로 감소시킬 수 있다.
일 실시예에서, 위치 별 주사 신호의 RC 지연이 상대적으로 균일한 제2 화소 블록(BL2)에 대응하는 제2 서브 클럭 신호(SCLK2)의 펄스 폭은 균일할 수 있다.
다시 말하면, 도 8을 참조하여 설명된 출력 신호들(LO1, LOk, CO1, COk, RO1, ROk)에 추가하여 주사선의 위치 별 제2 기간(즉, 킥백 보상 기간)의 길이가 조절될 수 있다. 따라서, 한 프레임 기간에서 화소부(100)의 위치 별 킥백 편차까지 고려되어 좌측 출력 신호들(LO1, LOk) 및 우측 출력 신호들(RO1, ROk)이 제어됨으로써 킥백 편차에 의한 데이터 충전 불량이 개선될 수 있다. 이에 따라, 단변 구동 구조의 표시 장치(1000)의 영상 품질이 개선될 수 있다.
도 12는 도 1의 표시 장치에 포함되는 화소부의 일 예를 나타내는 블록도이다.
도 1, 도 2a, 및 도 12를 참조하면, 부화소들(SPX1, SPX2, SPX3)은 각각 데이터선들(DL1 내지 DL18) 중 하나 및 주사선들(SLi 내지 SLi+3, 단, i는 자연수) 중 하나에 접속될 수 있다. 도 12는 화소부(100A)의 제1 화소 블록(BL1)의 일부의 일 예를 보여준다.
일 실시예에서, 제1 부화소(SPX1), 제2 부화소(SPX2), 및 제3 부화소(SPX3)는 서로 다른 색으로 발광하며, 하나의 화소(PX)를 형성할 수 있다. 예를 들어, 제1 부화소(SPX1), 제2 부화소(SPX2), 및 제3 부화소(SPX3)는 각각 적색광, 녹색광, 및 청색광 중 하나를 방출할 수 있다.
단변 구동 구조에서는 주사 구동부들(200, 300, 400)과 데이터 구동부(500)가 화소부(100A)의 동일한 측면에 배치되므로, 데이터선들(DL1 내지 DL18) 및 좌측 신호선들(LOLk, LOLk+1, 단, k는 자연수)은 동일한 방향(즉, 제2 방향(DR2))으로 연장될 수 있다.
일 실시예에서, 제k 좌측 신호선(LOLk)은 제i 주사선(SLi) 및 제i+1 주사선(SLi+1)에 공통으로 접속될 수 있다. 예를 들어, 제k 좌측 신호선(LOLk)은 제1 컨택(CP11)을 통해 제i 주사선(SLi) 에 접속되고, 제2 컨택(CP12)을 제i+1 주사선(SLi+1)에 접속될 수 있다. 따라서, 제i 주사선(SLi) 및 제i+1 주사선(SLi+1)으로 주사 신호가 동시에 공급될 수 있다.
표시 장치(1000)의 고해상도화, 고속 구동화에 의해 화소(PX)에 데이터 기입을 위한 기간이 감소될 수 있다. 즉, 하나의 화소행을 구동하기 위한 1수평기간이 짧아질 수 있다. 이러한 문제점을 개선하기 위해, 도 4a에 도시된 바와 같이, 복수의 화소행들로 주사 신호가 동시에 공급되도록 하나의 좌측 신호선(중앙 신호선 및 우측 신호선도 마찬가지임)이 복수의 주사선들에 접속될 수 있다.
일 실시예에서, 복수의 화소행들에 동일한 주사 신호가 공급됨에 따른 데이터 신호 기입의 충돌을 피하기 위해 데이터선들(DL1 내지 DL18)은 서로 인접한 화소행의 부화소들에 연결되지 않는다. 예를 들어, 제1 데이터선(DL1)은 첫 번째 화소열의 짝수 번째 화소행들의 제1 부화소(SPX1)들에 접속되고, 제2 데이터선(DL2)은 첫 번째 화소열의 홀수 번째 화소행들의 제1 부화소(SPX1)들에 접속될 수 있다. 제3 데이터선(DL3)은 두 번째 화소열의 짝수 번째 화소행들의 제2 부화소(SPX2)들에 접속되고, 제4 데이터선(DL4)은 두 번째 화소열의 홀수 번째 화소행들의 제2 부화소(SPX2)들에 접속될 수 있다. 제5 데이터선(DL5)은 세 번째 화소열의 짝수 번째 화소행들의 제3 부화소(SPX3)들에 접속되고, 제6 데이터선(DL6)은 세 번째 화소열의 홀수 번째 화소행들의 제3 부화소(SPX3)들에 접속될 수 있다.
이 때, 제1 내지 제18 데이터선들(DL1 내지 DL18)로 제i 화소행 및 제i+1 화소행에 대응하는 데이터 신호들이 동시에 공급될 수 있다. 다만, 이는 예시적인 것으로서, 제i 및 제i+1 주사선들(SLi, SLi+1)로 주사 신호가 공급되는 기간 중 일부 기간에는 제i 화소행에 대응하는 데이터 신호들이 공급되고, 상기 주사 신호가 공급되는 다른 일부 기간에는 제i+1 화소행에 대응하는 데이터 신호들이 공급될 수도 있다.
마찬가지로, 제k+1 좌측 신호선(LOLk+1)은 제i+2 주사선(SLi+2) 및 제i+3 주사선(SLi+3)에 공통으로 접속될 수 있다. 예를 들어, 제k+1 좌측 신호선(LOLK+1)은 제3 컨택(CP13)을 통해 제i+2 주사선(SLi+2)에 접속되고, 제4 컨택(CP14)을 통해 제i+3 주사선(SLi+3)에 접속될 수 있다. 따라서, 제i+2 주사선(SLi+2)과 제i+3 주사선(SLi+3)으로 주사 신호가 동시에 공급될 수 있다.
일 실시예에서, 도 4a에 도시된 바와 같이, 제k 좌측 신호선(LOLk)과 제k+1 좌측 신호선(LOLk) 사이에 하나의 화소(PX)가 위치할 수 있다. 이러한 추세로 컨택들(도 2a의 제1 컨택 그룹(CG1)) 및 좌측 신호선(LOL)들이 소정의 간격으로 배치될 수 있다. 유사하게, 중앙 신호선(COL)들 및 우측 신호선(ROL)들이 제2 화소 블록(BL2) 및 제3 화소 블록(BL3)에 각각 배치될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치는 단변 구동 구조에 의한 화소부 내의 컨택들의 배치에 따른 주사 신호의 RC 지연 편차를 보상할 수 있다. 특히, 화소 블록 별로 주사 신호를 위한 출력 신호들(좌측 출력 신호, 중앙 출력 신호, 우측 출력 신호)의 한 프레임 기간 내에서의 펄스 폭 변화량이 서로 다르게 독립적으로 제어될 수 있다. 따라서, 단변 구동 구조의 주사선들의 화소부 내 컨택 배치 구조의 특성에 기인한 화소의 위치에 따른 데이터 신호 노이즈의 편차 및 데이터 신호의 충전률 편차가 개선될 수 있다.
또한, 본 발명의 실시예들에 따른 표시 장치는 단변 구동 구조의 주사선들의 화소부 내 컨택 배치 구조의 특성에 기인한 위치 별 킥백 편차까지 추가 반영하여 한 프레임 기간 내에서 좌측 출력 신호들 및 우측 출력 신호들의 제2 기간(킥백 보상 기간)을 적응적으로 제어할 수 있다. 따라서, 킥백 편차에 의한 데이터 충전 불량이 개선될 수 있다. 이에 따라, 단변 구동 구조의 표시 장치의 영상 품질이 개선될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 100A, 100B: 화소부 200: 제1 주사 구동부
300: 제2 주사 구동부 400: 제3 주사 구동부
500: 데이터 구동부 600: 타이밍 제어부
SL: 주사선 DL: 데이터선
LOL: 제1 신호선 COL: 제2 신호선
ROL: 제3 신호선 CP1-CP6: 컨택
BL1, BL2, BL3: 화소 블록 AA1: 제1 영역
AA2: 제2 영역 MCLK: 메인 클럭 신호
SCLK, SCLK1, SCLK2, SCLK3: 서브 클럭 신호
PX: 화소

Claims (20)

  1. 화소들을 포함하는 제1 내지 제3 화소 블록들을 포함하고, 상기 화소들에 접속되는 주사선들, 상기 제1 화소 블록에서 상기 주사선들에 각각 접속되는 제1 신호선들, 상기 제2 화소 블록에서 상기 주사선들에 각각 접속되는 제2 신호선들, 및 상기 제3 화소 블록에서 상기 주사선들에 각각 접속되는 제3 신호선들을 더 포함하는 화소부;
    메인 클럭 신호 및 제1 서브 클럭 신호에 기초하여 주사 신호로서 제1 출력 신호를 상기 제1 신호선들에 공급하는 제1 주사 구동부;
    상기 메인 클럭 신호 및 제2 서브 클럭 신호에 기초하여 상기 주사 신호로서 제2 출력 신호를 상기 제2 신호선들에 공급하는 제2 주사 구동부;
    상기 메인 클럭 신호 및 제2 서브 클럭 신호에 기초하여 상기 주사 신호로서 제3 출력 신호를 상기 제3 신호선들에 공급하는 제3 주사 구동부; 및
    주사 개시 신호, 상기 메인 클럭 신호, 상기 제1 서브 클럭 신호, 상기 제2 서브 클럭 신호, 및 제3 서브 클럭 신호를 생성하는 타이밍 제어부를 포함하고,
    한 프레임 기간에서 상기 제1 출력 신호의 펄스 폭의 변화, 상기 제2 출력 신호의 펄스 폭의 변화, 및 제3 출력 신호의 펄스 폭의 변화가 서로 다른, 표시 장치.
  2. 제 1 항에 있어서, 상기 제1 내지 제3 화소 블록들은 제1 방향으로 연속되고, 상기 주사선들은 상기 제1 방향으로 연장되며, 상기 제1 신호선들, 상기 제2 신호선들, 및 상기 제3 신호선들은 상기 제1 방향과 교차하는 제2 방향으로 연장되는, 표시 장치.
  3. 제 1 항에 있어서, 상기 제1 출력 신호, 상기 제2 출력 신호, 및 상기 제3 출력 신호는 선충전(pre-charge) 기간 및 주충전(main-charge) 기간을 포함하는, 표시 장치.
  4. 제 3 항에 있어서, 상기 제1 신호선들, 상기 제2 신호선들, 및 상기 제3 신호선들은 상기 화소부에서 제1 방향으로 갈수록 그 길이가 점차적으로 길어지는, 표시 장치.
  5. 제 4 항에 있어서, 상기 화소부는 제1 영역 및 상기 제1 영역보다 상기 주사 구동부로부터 더 가까운 제2 영역으로 구분되고,
    상기 제1 영역 및 상기 제2 영역에는 상기 주사선들 중 서로 다른 2개 이상의 주사선들이 각각 배치되는, 표시 장치.
  6. 제 5 항에 있어서, 상기 제1 출력 신호의 상기 펄스 폭, 상기 제2 출력 신호의 상기 펄스 폭, 및 상기 제3 출력 신호의 상기 펄스 폭은 상기 한 프레임 기간 동안 서로 다른 비율로 증가하는, 표시 장치.
  7. 제 5 항에 있어서, 첫 번째 제1 신호선, 첫 번째 제2 신호선, 및 첫 번째 제3 신호선은 상기 제1 영역에 배치되는 제1 주사선에 접속되고,
    상기 첫 번째 제1 신호선에 공급되는 첫 번째 제1 출력 신호의 폭은, 상기 첫 번째 제2 신호선에 공급되는 첫 번째 제2 출력 신호의 폭보다 작고,
    상기 첫 번째 제2 출력 신호의 상기 폭은, 상기 첫 번째 제3 신호선에 공급되는 첫 번째 제3 출력 신호의 폭보다 작은, 표시 장치.
  8. 제 7 항에 있어서, 상기 첫 번째 제1 출력 신호, 상기 첫 번째 제2 출력 신호, 및 상기 첫 번째 제3 출력 신호는 상기 메인 클럭 신호에 동기하여 게이트-온 레벨로 동시에 천이되는, 표시 장치.
  9. 제 7 항에 있어서, 상기 제1 주사선으로 출력되는 상기 주사 신호에 대응하는 상기 제1 내지 제3 서브 클럭 신호들의 공급 시점은 서로 상이한, 표시 장치.
  10. 제 7 항에 있어서, 두 번째 제1 신호선, 두 번째 제2 신호선, 및 두 번째 제3 신호선은 상기 화소부의 제2 영역에 배치되는 제2 주사선에 접속되고,
    상기 두 번째 제1 신호선에 공급되는 두 번째 제1 출력 신호의 폭은, 상기 두 번째 제2 신호선에 공급되는 두 번째 제2 출력 신호의 폭보다 크고,
    상기 두 번째 제2 출력 신호의 상기 폭은, 상기 두 번째 제3 신호선에 공급되는 두 번째 제3 출력 신호의 폭보다 큰, 표시 장치.
  11. 제 10 항에 있어서, 상기 제2 주사선으로 출력되는 상기 주사 신호에 대응하는 상기 제1 내지 제3 서브 클럭 신호들의 공급 시점은 서로 상이한, 표시 장치.
  12. 제 10 항에 있어서, 상기 첫 번째 제1 출력 신호의 상기 펄스 폭과 상기 두 번째 제1 출력 신호의 상기 펄스 폭 사이의 차이는, 상기 첫 번째 제2 출력 신호의 상기 펄스 폭과 상기 두 번째 제2 출력 신호의 상기 펄스 폭 사이의 차이보다 큰, 표시 장치.
  13. 제 12 항에 있어서, 상기 첫 번째 제2 출력 신호의 상기 펄스 폭과 상기 두 번째 제2 출력 신호의 상기 펄스 폭 사이의 차이는, 상기 첫 번째 제3 출력 신호의 상기 펄스 폭과 상기 두 번째 제3 출력 신호의 상기 펄스 폭 사이의 차이보다 큰, 표시 장치.
  14. 제 10 항에 있어서, 상기 주충전 기간은, 게이트-온 레벨을 유지하는 제1 기간 및 상기 게이트-온 레벨로부터 킥백 보상이 적용되는 제2 기간을 포함하는, 표시 장치.
  15. 제 14 항에 있어서, 상기 첫 번째 제1 출력 신호의 상기 제2 기간은 상기 첫 번째 제2 출력 신호의 상기 제2 기간보다 짧고,
    상기 첫 번째 제2 출력 신호의 상기 제2 기간은 상기 첫 번째 제3 출력 신호의 상기 제2 기간보다 짧은, 표시 장치.
  16. 제 15 항에 있어서, 상기 두 번째 제1 출력 신호의 상기 제2 기간은 상기 두 번째 제2 출력 신호의 상기 제2 기간보다 길고,
    상기 두 번째 제2 출력 신호의 상기 제2 기간은 상기 두 번째 제3 출력 신호의 상기 제2 기간보다 긴, 표시 장치.
  17. 제 14 항에 있어서, 상기 제1 내지 제3 주사 구동부들은 상기 제1 내지 제3 서브 클럭 신호들의 펄스 폭에 기초하여 상기 제2 기간을 결정하는, 표시 장치.
  18. 제 17 항에 있어서, 상기 타이밍 제어부는 상기 한 프레임 기간 동안 상기 제1 서브 클럭 신호의 펄스 폭을 점진적으로 증가시키고, 상기 제3 서브 클럭 신호의 펄스 폭을 점진적으로 감소시키는, 표시 장치.
  19. 제 2 항에 있어서,
    상기 화소부로부터 상기 제1 내지 제3 주사 구동부들과 동일한 측에 배치되고, 상기 화소들에 접속된 데이터선들로 데이터 신호를 공급하는 데이터 구동부를 더 포함하는, 표시 장치.
  20. 화소들을 포함하는 제1 내지 제3 화소 블록들을 포함하고, 상기 화소들에 접속되는 주사선들, 상기 제1 화소 블록에서 상기 주사선들에 각각 접속되는 좌측 신호선들, 제2 화소 블록에서 상기 주사선들에 각각 접속되는 중앙 신호선들, 및 제3 화소 블록에서 상기 주사선들에 각각 접속되는 우측 신호선들을 더 포함하는 화소부;
    메인 클럭 신호 및 제1 서브 클럭 신호에 기초하여 주사 신호로서 좌측 출력 신호를 상기 좌측 신호선들에 공급하는 제1 주사 구동부;
    상기 메인 클럭 신호 및 제2 서브 클럭 신호에 기초하여 상기 주사 신호로서 중앙 출력 신호를 상기 중앙 신호선들에 공급하는 제2 주사 구동부;
    상기 메인 클럭 신호 및 제2 서브 클럭 신호에 기초하여 상기 주사 신호로서 우측 출력 신호를 상기 우측 신호선들에 공급하는 제3 주사 구동부; 및
    주사 개시 신호, 상기 메인 클럭 신호, 상기 제1 서브 클럭 신호, 상기 제2 서브 클럭 신호, 및 제3 서브 클럭 신호를 생성하는 타이밍 제어부를 포함하고,
    상기 화소부의 제1 영역에 배치되는 제1 주사선으로 제1 좌측 출력 신호, 제1 중앙 출력 신호, 및 제1 우측 출력 신호가 공급될 때, 상기 타이밍 제어부는 상기 제1 서브 클럭 신호, 상기 제2 서브 클럭 신호, 및 상기 제3 서브 클럭 신호를 순차적으로 출력하며,
    상기 화소부의 제2 영역에 배치되는 제2 주사선으로 제2 좌측 출력 신호, 제2 중앙 출력 신호, 및 제2 우측 출력 신호가 공급될 때, 상기 타이밍 제어부는 상기 제3 서브 클럭 신호, 상기 제2 서브 클럭 신호, 및 상기 제1 서브 클럭 신호를 순차적으로 출력하고,
    상기 제2 영역은 상기 제1 영역보다 상기 주사 구동부로부터 더 가까운, 표시 장치.
KR1020200119405A 2020-09-16 2020-09-16 표시 장치 KR20220037043A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200119405A KR20220037043A (ko) 2020-09-16 2020-09-16 표시 장치
US17/318,289 US11514860B2 (en) 2020-09-16 2021-05-12 Display device having scan signals with adjustable pulse widths
EP21195146.2A EP3971875A1 (en) 2020-09-16 2021-09-06 Display device having scan signals with adjustable pulse widths
CN202111045155.3A CN114267275A (zh) 2020-09-16 2021-09-07 具有脉冲宽度可调的扫描信号的显示装置
US18/050,286 US20230084383A1 (en) 2020-09-16 2022-10-27 Display device having scan signals with adjustable pulse widths

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200119405A KR20220037043A (ko) 2020-09-16 2020-09-16 표시 장치

Publications (1)

Publication Number Publication Date
KR20220037043A true KR20220037043A (ko) 2022-03-24

Family

ID=77640634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200119405A KR20220037043A (ko) 2020-09-16 2020-09-16 표시 장치

Country Status (4)

Country Link
US (2) US11514860B2 (ko)
EP (1) EP3971875A1 (ko)
KR (1) KR20220037043A (ko)
CN (1) CN114267275A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024000228A1 (zh) * 2022-06-29 2024-01-04 京东方科技集团股份有限公司 显示装置及其信号同步方法、像素电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101097353B1 (ko) * 2010-05-07 2011-12-23 삼성모바일디스플레이주식회사 게이트 구동회로 및 이를 이용한 유기전계발광표시장치
KR102284296B1 (ko) 2015-01-13 2021-08-03 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102256962B1 (ko) 2015-01-28 2021-05-28 삼성디스플레이 주식회사 전계발광 디스플레이 장치 및 전계발광 디스플레이 장치의 단변 구동 방법
KR102513988B1 (ko) * 2016-06-01 2023-03-28 삼성디스플레이 주식회사 표시 장치
KR102525205B1 (ko) * 2016-06-08 2023-04-25 삼성디스플레이 주식회사 표시 장치
KR20180066330A (ko) 2016-12-07 2018-06-19 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
CN110428784A (zh) 2018-04-27 2019-11-08 群创光电股份有限公司 显示面板
JP7253332B2 (ja) 2018-06-26 2023-04-06 ラピスセミコンダクタ株式会社 表示装置及び表示コントローラ
KR20210085236A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 게이트 구동 회로, 및 이를 포함하는 영상 표시 장치

Also Published As

Publication number Publication date
US11514860B2 (en) 2022-11-29
US20230084383A1 (en) 2023-03-16
EP3971875A1 (en) 2022-03-23
US20220084469A1 (en) 2022-03-17
CN114267275A (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
US10529298B1 (en) Electro-optical device and electronic device
EP3438960B1 (en) Organic light emitting display device
EP3327716B1 (en) Display device
TWI716757B (zh) 有機發光二極體顯示面板及包含該顯示面板的有機發光二極體顯示裝置
KR20190062679A (ko) 유기 발광 표시 장치
KR102626066B1 (ko) 반전 신호를 이용한 표시장치와 그 구동 방법
KR20210045169A (ko) 발광표시장치 및 이의 구동방법
KR20220063870A (ko) 데이터 구동 회로 및 이를 포함하는 표시 장치
KR20210045171A (ko) 스캔 구동부 및 이를 포함하는 표시장치
KR20220037043A (ko) 표시 장치
JP4511218B2 (ja) ディスプレイパネル駆動方法，ドライバ，及びディスプレイパネル駆動用プログラム
KR20180095774A (ko) 게이트 구동회로와 이를 이용한 표시장치
KR20180138473A (ko) 게이트 구동부와 이를 이용한 표시장치
KR102262407B1 (ko) 제어회로장치 및 이를 포함한 표시장치
KR102444313B1 (ko) 유기 발광 표시 장치
US10199002B2 (en) Electrooptical device, electronic apparatus, and method for driving electrooptical device
US11393406B2 (en) Semiconductor integrated circuit for driving display device
KR20230000531A (ko) 표시 장치
CN111223446A (zh) 显示设备
KR20210049618A (ko) 스캔 구동부 및 이를 포함하는 표시장치
US11922891B2 (en) Data driver that sets data output orders of channels based on data output order information and a display device including the same
KR102605975B1 (ko) 표시장치
US20240221600A1 (en) Level Shifter and Display Device Including the Same
KR20240020613A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR20210085343A (ko) 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal