KR20220036421A - 표시 장치 및 이의 구동 방법 - Google Patents

표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR20220036421A
KR20220036421A KR1020200117971A KR20200117971A KR20220036421A KR 20220036421 A KR20220036421 A KR 20220036421A KR 1020200117971 A KR1020200117971 A KR 1020200117971A KR 20200117971 A KR20200117971 A KR 20200117971A KR 20220036421 A KR20220036421 A KR 20220036421A
Authority
KR
South Korea
Prior art keywords
data
pixel
data signal
line
display device
Prior art date
Application number
KR1020200117971A
Other languages
English (en)
Inventor
편기현
박민영
최은진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200117971A priority Critical patent/KR20220036421A/ko
Priority to US17/235,202 priority patent/US11302236B2/en
Priority to CN202111044395.1A priority patent/CN114267286A/zh
Publication of KR20220036421A publication Critical patent/KR20220036421A/ko
Priority to US17/717,471 priority patent/US11636798B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는, 데이터선들 및 주사선들에 접속되는 화소들 및 컨택을 통해 상기 주사선들 각각에 접속되는 적어도 하나의 신호 출력선을 포함하는 화소부; 상기 화소부의 일 측에 배치되어 상기 데이터선들을 구동하는 데이터 구동부; 상기 화소부의 상기 일 측에 상기 데이터 구동부와 함께 배치되어 상기 주사선들을 구동하는 주사 구동부; 및 상기 데이터 구동부 및 상기 주사 구동부를 제어하는 타이밍 제어부를 포함할 수 있다. 상기 데이터 구동부는, 상기 데이터선들로 데이터 신호를 각각 출력하는 출력 버퍼들; 및 상기 화소들의 위치 및 상기 데이터 신호의 변화에 기초하여 화소행 단위로 상기 출력 버퍼들로 공급되는 바이어스 값을 제어함으로써 상기 데이터 신호의 슬루율(slew rate)을 조절하는 슬루율 제어부를 포함할 수 있다.

Description

표시 장치 및 이의 구동 방법{DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}
본 발명은 전자 기기에 관한 것으로서, 더욱 상세하게는 표시 장치에 관한 것이다.
일반적으로, 표시장치는 화소부의 일 측변에 주사 구동부가 배치되고, 다른 측변에 데이터 구동부가 배치되는 구조를 갖는다. 최근, 표시 장치의 양 측 사이드의 비표시 영역이 최소화된 내로우 베젤(narrow bezel)을 구현하기 위한 표시 장치의 구조가 개발 중이다. 예를 들어, 내로우 베젤을 구현하기 위해, 주사 구동부와 데이터 구동부를 일 측변에 함께 배치시키는 단변 구동(single side driving) 구조의 패널이 연구되고 있다.
이러한 단변 구동 방식의 표시장치는 주사선들의 길이가 서로 다르게 형성되며, 이러한 배선 구조로 인해 화소부의 위치 별로 대응하는 RC 로드(Load) 불균일이 발생하고, 화소들 각각에 주사 신호 및 데이터 신호가 공급되는 타이밍이 동기화되지 않아 데이터 충전률 편차가 발생하여 표시 품질이 저하될 수 있다.
본 발명의 일 목적은 단변 구동 구조의 표시 장치의 화소의 위치 및 데이터 신호의 변화에 기초하여 데이터 신호의 슬루율을 조절하는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 구동 방법을 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 데이터선들 및 주사선들에 접속되는 화소들 및 컨택을 통해 상기 주사선들 각각에 접속되는 적어도 하나의 신호 출력선을 포함하는 화소부; 상기 화소부의 일 측에 배치되어 상기 데이터선들을 구동하는 데이터 구동부; 상기 화소부의 상기 일 측에 상기 데이터 구동부와 함께 배치되어 상기 주사선들을 구동하는 주사 구동부; 및 상기 데이터 구동부 및 상기 주사 구동부를 제어하는 타이밍 제어부를 포함할 수 있다. 상기 데이터 구동부는, 상기 데이터선들로 데이터 신호를 각각 출력하는 출력 버퍼들; 및 상기 화소들의 위치 및 상기 데이터 신호의 변화에 기초하여 화소행 단위로 상기 출력 버퍼들로 공급되는 바이어스 값을 제어함으로써 상기 데이터 신호의 슬루율(slew rate)을 조절하는 슬루율 제어부를 포함할 수 있다.
일 실시예에 의하면, 상기 타이밍 제어부는 영상 프레임 기간의 액티브 기간에 클럭 데이터선을 통해 상기 데이터 구동부에 화소행 단위로 라인 시작 패킷, 라인 설정 패킷, 및 영상 데이터 패킷, 및 수평 블랭크 기간 패킷을 순차적으로 공급하고, 상기 라인 설정 패킷은 상기 화소들의 위치 정보를 포함할 수 있다.
일 실시예에 의하면, 상기 슬루율 제어부는, 상기 라인 설정 패킷에 포함되는 상기 위치 정보를 이용하여 제1 가중치를 결정하는 제1 가중치 결정부; 상기 데이터선들 중 대응하는 데이터선으로 공급되는 이전 데이터 신호와 현재 데이터 신호의 차이에 기초하여 제2 가중치를 결정하는 제2 가중치 결정부; 및 상기 제1 가중치 및 상기 제2 가중치에 기초하여 상기 바이어스 값을 결정하고, 상기 바이어스 값에 대응하는 바이어스 전류를 상기 출력 버퍼들에 공급하는 바이어스 제어부를 포함할 수 있다.
일 실시예에 의하면, 상기 라인 설정 패킷은 제1 위치 정보 필드, 제2 위치 정보 필드, 및 제3 위치 정보 필드를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 위치 정보 필드는 상기 화소부를 복수의 화소 블록들로 구분하며, 상기 구분된 화소 블록들 중 하나를 지시할 수 있다. 상기 제2 위치 정보 필드는 상기 화소 블록들 각각을 복수의 수직 블록들로 구분하며, 상기 구분된 수직 블록들 중 하나를 지시할 수 있다. 상기 제3 위치 정보 필드는 상기 화소 블록들 각각을 복수의 수평 블록들로 구분하며, 상기 구분된 수평 블록들 중 하나를 지시할 수 있다.
일 실시예에 의하면, 이전 화소행의 화소들로 제1 데이터 신호가 공급된 후 현재 화소행의 화소들로 제2 데이터 신호가 공급될 때, 상기 현재 화소행에 대하여 상기 화소들의 위치에 따라 상기 출력 버퍼들로 공급되는 상기 바이어스 전류가 상이할 수 있다.
일 실시예에 의하면, 상기 제1 가중치는 상기 화소부의 대상 블록 별 주사 신호의 지연 및 상기 데이터 신호의 지연에 따른 데이터 충전률에 기초하여 설정될 수 있다.
일 실시예에 의하면, 상기 제2 가중치 결정부는 상기 이전 데이터 신호와 상기 현재 데이터 신호의 상기 차이로서 상기 이전 데이터 신호로부터 상기 현재 데이터 신호로의 변화량 및 천이 방향을 산출할 수 있다.
일 실시예에 의하면, 상기 데이터 신호의 동일한 변화량 조건에서, 상기 천이 방향에 따라 상기 바이어스 전류가 상이할 수 있다.
일 실시예에 의하면, 상기 천이 방향이 양의 방향일 때 결정되는 제1 바이어스 전류는 상기 천이 방향이 음의 방향일 때 결정되는 제2 바이어스 전류보다 클 수 있다.
일 실시예에 의하면, 상기 이전 데이터 신호 및 상기 현재 데이터 신호는 각각 상기 데이터선에서 선택된 일부로 공급되는 데이터 신호들의 평균 값일 수 있다.
일 실시예에 의하면, 상기 화소부 내의 동일한 위치 조건에서, 제1 계조로부터 제2 계조로 변하는 상기 천이 방향에 대응하는 제1 바이어스 전류는 상기 제2 계조로부터 상기 제1 계조로 변하는 상기 천이 방향에 대응하는 제2 바이어스 전류와 상이할 수 있다.
일 실시예에 의하면, 상기 제1 계조에 대응하는 전압이 상기 제2 계조에 대응하는 전압보다 작 경우, 상기 제1 바이어스 전류가 상기 제2 바이어스 전류보다 클 수 있다.
일 실시예에 의하면, 상기 화소부는 제1 방향으로 연속되는 제1 내지 제3 화소 블록들을 포함할 수 있다. 상기 적어도 하나의 신호 출력선은, 상기 제1 화소 블록에서 상기 주사선들 각각에 접속되는 제1 출력선들; 상기 제2 화소 블록에서 상기 주사선들 각각에 접속되는 제2 출력선들; 및 상기 제3 화소 블록에서 상기 주사선들 각각에 접속되는 제3 출력선들을 포함할 수 있다.
일 실시예에 의하면, 상기 주사선들은 상기 제1 방향으로 연장되며, 상기 제1 내지 제3 출력선들은 상기 제1 방향과 교차하는 제2 방향으로 연장될 수 있다.
일 실시예에 의하면, 상기 제1 내지 제3 출력선들은 상기 화소부에서 상기 제1 방향으로 갈수록 그 길이가 점차적으로 길어질 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치의 구동 방법은, 클럭 데이터선을 통해 데이터 구동부에 라인 설정 패킷 및 영상 데이터 패킷을 포함하는 디지털 데이터를 공급하는 단계; 상기 라인 설정 패킷에 포함되는 화소의 위치 정보를 이용하여 제1 가중치를 결정하는 단계; 데이터선으로 공급되는 이전 데이터 신호와 현재 데이터 신호의 차이에 기초하여 제2 가중치를 결정하는 단계; 및 상기 제1 가중치 및 상기 제2 가중치에 기초하여 바이어스 전류를 조절하고, 상기 조절된 바이어스 전류를 상기 데이터 구동부의 출력 버퍼들에 공급하는 단계를 포함할 수 있다.
일 실시예에 의하면, 상기 라인 설정 패킷은, 화소부를 복수의 화소 블록들로 구분하며, 상기 구분된 화소 블록들 중 하나를 지시하는 제1 위치 정보 필드; 상기 화소 블록들 각각을 복수의 수직 블록들로 구분하며, 상기 구분된 수직 블록들 중 하나를 지시하는 제2 위치 정보 필드; 및 상기 화소 블록들 각각을 복수의 수평 블록들로 구분하며, 상기 구분된 수평 블록들 중 하나를 지시하는 제3 위치 정보 필드를 포함할 수 있다.
일 실시예에 의하면, 이전 화소행의 화소들로 제1 데이터 신호가 공급된 후 현재 화소행의 화소들로 제2 데이터 신호가 공급될 때, 상기 현재 화소행에 대하여 상기 화소들의 위치에 따라 상기 출력 버퍼들로 공급되는 상기 바이어스 전류가 상이할 수 있다.
일 실시예에 의하면, 상기 제2 가중치를 결정하는 단계는, 상기 이전 데이터 신호로부터 상기 현재 데이터 신호로의 변화량 및 천이 방향을 산출할 수 있다. 상기 데이터 신호의 동일한 변화량에 대하여 상기 천이 방향에 따라 상기 바이어스 전류가 상이할 수 있다.
발명의 실시예들에 따른 표시 장치 및 이의 구동 방법은 단변 구동 구조의 화소부의 컨택들과 관련된 화소들의 위치 및 인접한 화소행들 간의 데이터 신호의 변화(계조 변화)에 기초하여 데이터 구동부의 출력 버퍼들로 공급되는 바이어스 값(예를 들어, 바이어스 전류)을 제어할 수 있다. 이에 따라, 화소들의 위치 및 인접한 화소행들 간의 계조 변화에 따라 데이터 신호들의 슬루율이 적응적으로 제어됨으로써 화소부의 데이터 충전률 편차가 개선될 수 있다. 따라서, 단변 구동 구조의 표시 장치의 영상 품질이 개선될 수 있다.
또한, 데이터 충전률이 충분한 영역에서의 바이어스 값 및 데이터 슬루율이 감소됨으로써 소비 전력이 저감될 수 있다.
나아가, 타이밍 제어부에 연결되는 인터페이스의 라인 설정 패킷을 통해 화소 위치 정보가 전달됨으로써 비용 및 복잡한 물리 회로 구성의 추가 없이 위치 검출이 수행될 수 있다. 따라서, 단변 구동 구조의 표시 장치의 화소부 내부의 화소 행 및 화소 열 위치에 따른 데이터 신호의 슬루율 제어가 용이해질 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2a는 도 1의 표시 장치에 포함되는 화소부의 일 예를 설명하기 위한 도면이다.
도 2b는 도 2a의 화소부의 위치 별 충전률 편차의 일 예를 설명하기 위한 도면이다.
도 3은 도 1의 표시 장치에 포함되는 데이터 구동부의 일 예를 나타내는 블록도이다.
도 4는 도 3의 데이터 구동부에 포함되는 구동 IC의 일 예를 나타내는 블록도이다.
도 5는 타이밍 제어부로부터 데이터 구동부로 공급되는 신호의 일 예를 나타내는 도면이다.
도 6a 내지 도 6c는 도 5의 라인 설정 패킷에 포함되는 위치 정보를 설명하기 위한 도면들이다.
도 7은 도 4의 구동 IC에 포함되는 데이터 신호 생성부의 일 예를 나타내는 블록도이다.
도 8은 도 4의 구동 IC에 포함되는 슬루율 제어부의 일 예를 나타내는 블록도이다.
도 9는 도 8의 바이어스 제어부의 일부 구성의 일 예를 나타내는 도면이다.
도 10은 데이터 신호의 변화에 따라 결정되는 바이어스 전류의 일 예를 나타내는 도면이다.
도 11a 및 도 11b는 화소부의 영역 및 데이터 신호의 변화에 따라 결정되는 바이어스 전류의 일 예를 나타내는 도면들이다.
도 12는 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 화소부(100), 주사 구동부(200), 데이터 구동부(300), 및 타이밍 제어부(400)를 포함할 수 있다.
표시 장치(1000)는 복수의 자발광 소자들을 포함하는 자발광 표시 장치로 구현될 수 있다. 예를 들어, 표시 장치(1000)는 유기 발광 소자들을 포함하는 유기 발광 표시 장치, 무기 발광 소자들을 포함하는 표시 장치, 또는 무기 물질 및 유기 물질이 복합적으로 구성된 발광 소자들을 포함하는 표시 장치일 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치(1000)는 액정 표시 장치, 플라즈마 표시 장치, 퀀텀닷 표시 장치 등으로 구현될 수도 있다.
표시 장치(1000)는 평면 표시 장치, 플렉서블(flexible) 표시 장치, 커브드(curved) 표시 장치, 폴더블(foldable) 표시 장치, 벤더블(bendable) 표시 장치일 수 있다. 또한, 표시 장치는 투명 표시 장치, 헤드 마운트(head-mounted) 표시 장치, 웨어러블(wearable) 표시 장치 등에 적용될 수 있다.
화소부(100)는 주사선(SL)들 및 데이터선(DL)들에 접속되는 복수의 화소(PX)들을 포함할 수 있다. 본 실시예의 표시 장치(1000)는 데이터 구동부(300)와 주사 구동부(200)가 화소부(100)의 일 측에 함께 배치된 단변 구동(single side driving) 구조의 표시 장치(1000)이다. 일 실시예에서, 단변 구동을 적용하기 위해, 주사선(SL)들 각각은 소정의 컨택(contact)들(CNT1, CNT2, CNT3) 각각에서 제1 출력선(OL1), 제2 출력선(OL2), 및 제3 출력선(OL3)에 접속될 수 있다.
화소부(100)는 제1 출력선(OL1), 제2 출력선(OL2), 및 제3 출력선(OL3)이 배치되는 영역을 기준으로 제1 화소 블록, 제2 화소 블록, 및 제3 화소 블록으로 구분될 수 있다. 도 1에는 주사선(SL)이 3개의 출력선들(OL1, OL2, OL3)에 접속되는 것으로 도시되었으나, 이에 한정되는 것은 아니다.
주사선(SL)은 제1 방향(DR1, 예를 들어, 화소행 방향 또는 수평 방향)으로 연장되며, 이에 대응하는 화소행의 화소(PX)들에 접속될 수 있다. 주사선(SL)을 통해 화소(PX)들로 주사 신호가 공급될 수 있다. 즉, 주사선(SL) 각각은 화소행을 정의할 수 있다.
제1 출력선(OL1)은 제2 방향(DR2)으로 연장되며 제1 컨택(CNT1)에서 주사선(SL)과 접속될 수 있다. 예를 들어, 제2 방향(DR2)은 화소열 방향에 대응할 수 있다. 제1 출력선(OL1)은 주사 구동부(200)와 주사선(SL)을 전기적으로 연결할 수 있다.
단일 출력선이 주사선(SL)에 접속되는 경우, 컨택(예를 들어, CNT1)에 가까운 부분과 컨택(예를 들어, CNT2)으로부터 먼 부분 사이의 RC 로드(RC 지연) 편차가 커질 수 있다. 이러한 RC 로드 편차를 줄이기 위해 주사선(SL)은 서로 이격된 복수의 출력선들(OL1, OL2, OL3)에 접속될 수 있다.
제2 출력선(OL2)은 제2 방향(DR2)으로 연장되며 제2 컨택(CNT2)에서 주사선(SL)과 접속될 수 있다. 제2 출력선(OL2)은 주사 구동부(200)와 주사선(SL)을 전기적으로 연결할 수 있다.
제3 출력선(OL3)은 제2 방향(DR2)으로 연장되며, 제3 컨택(CNT3)에서 주사선(SL)과 접속될 수 있다. 제3 출력선(OL3)은 주사 구동부(200)와 주사선(SL)을 전기적으로 연결할 수 있다.
일 실시예에서, 제1 내지 제3 출력선들(OL1, OL2, OL3) 각각은 주사선(SL)들에 일대일 접속될 수 있다. 도 1에 도시된 바와 같이, 제1 내지 제3 출력선들(OL1, OL2, OL3)은 제1 방향(DR1)으로 갈수록 그 길이가 점차적으로 길어지도록 배열될 수 있다.
데이터선(DL)들은 화소열 단위로 화소(PX)들에 접속될 수 있다.
주사 구동부(200)는 타이밍 제어부(400)로부터 클럭 신호, 주사 개시 신호 등을 수신하여, 주사선(SL)들에 주사 신호를 공급할 수 있다. 예를 들어, 주사 구동부(200)는 주사선(SL)들로 주사 신호를 공급하기 위한 출력 제1 출력 신호를 제1 출력선(OL1)들로 순차적으로 공급할 수 있다. 주사 구동부(200)는 주사선(SL)들로 주사 신호를 공급하기 위한 출력 제2 출력 신호를 제2 출력선(OL2)들로 순차적으로 공급할 수 있다. 주사 구동부(200)는 주사선(SL)들로 주사 신호를 공급하기 위한 출력 제3 출력 신호를 제3 출력선(OL3)들로 순차적으로 공급할 수 있다.
제1 내지 제3 출력 신호들은 주사 신호가 공급되는 트랜지스터의 타입에 상응하는 게이트-온 레벨(로우 전압 또는 하이 전압)으로 설정될 수 있다. 즉, 제1 내지 제3 출력 신호들은 주사 신호로서 생성 및 공급될 수 있다. 주사선(SL)을 구동하기 위해 제1 내지 제3 출력 신호들은 각각 제1 내지 제3 출력선들(OL1, OL2, OL3)로 실질적으로 동시에 공급될 수 있다.
일 실시예에서, 주사 구동부(200)는 제1 출력선(OL1)들을 구동하기 위한 구성, 제2 출력선(OL2)들을 구동하기 위한 구성, 및 제3 출력선(OL3)들을 구동하기 위한 구성을 독립적으로 포함할 수 있다.
데이터 구동부(300)는 타이밍 제어부(400)로부터 공급되는 영상 데이터에 기초하여 데이터 신호를 생성하고, 데이터 신호를 데이터선(DL)들로 공급할 수 있다. 데이터 구동부(300)는 디지털 형식의 영상 데이터에 대응하는 아날로그 데이터 신호들(데이터 전압들)을 화소행 단위로 데이터선(DL)들에 인가할 수 있다.
타이밍 제어부(400)는 외부의 그래픽 기기와 같은 화상 소스로부터 입력 영상 데이터를 수신할 수 있다. 타이밍 제어부(400)는 입력 영상 데이터에 기초하여 화소부(100)의 동작 조건에 맞는 영상 데이터를 생성하여 데이터 구동부(300)에 제공할 수 있다.
도 2a는 도 1의 표시 장치에 포함되는 화소부의 일 예를 설명하기 위한 도면이고, 도 2b는 도 2a의 화소부의 위치 별 충전률 편차의 일 예를 설명하기 위한 도면이다.
도 1 내지 도 2b를 참조하면, 단변 구동 구조의 표시 장치(1000)의 화소부(100)는 출력선들(LOL1, LOL2, COL1, COL2, ROL1, ROL2) 및 컨택들(CNT1 내지 CNT6)의 배치에 따라 복수의 화소 블록들(BL1, BL2, BL3)로 구분될 수 있다.
좌측 출력선들(LOL1, LOL2)은 제1 화소 블록(BL1)에 배치될 수 있다. 제1 좌측 출력선(LOL1)은 제1 컨택(CNT1)을 통해 제1 주사선(SL1)에 접속될 수 있다. 제2 좌측 출력선(LOL2)은 제4 컨택(CNT4)을 통해 제2 주사선(SL2)에 접속될 수 있다. 제2 주사선(SL2)은 제1 주사선(SL1)에 대하여 상대적으로 주사 구동부(200) 및 데이터 구동부(300)에 더 가까이 배치된다.
좌측 출력선들(LOL1, LOL2)은 서로 접촉하거나 전기적으로 연결되지 않아야 한다. 따라서, 제1 화소 블록(BL1)의 컨택들(CNT1, CNT4)은 제1 방향(DR1)에 대하여 사선 형태와 유사하게 배열될 수 있다. 예를 들어, 도 2a에 도시된 바와 같이, 제1 화소 블록(BL1)의 컨택들(CNT1, CNT4)의 배열은 제1 방향(DR1)에 대하여 사선 형태로 제1 컨택 그룹(CG1)을 형성할 수 있다.
이와 유사하게, 중앙 출력선들(COL1, COL2)은 제2 화소 블록(BL2)에 배치될 수 있다. 제1 중앙 출력선(COL1)은 제2 컨택(CNT2)을 통해 제1 주사선(SL1)에 접속될 수 있다. 제2 중앙 출력선(COL2)은 제5 컨택(CNT5)을 통해 제2 주사선(SL2)에 접속될 수 있다. 제2 화소 블록(BL2)의 컨택들(CNT2, CNT5)의 배열은 제1 방향(DR1)에 대하여 사선 형태로 제2 컨택 그룹(CG2)을 형성할 수 있다.
우측 출력선들(ROL1, ROL2)은 제3 화소 블록(BL3)에 배치될 수 있다. 제1 우측 출력선(ROL1)은 제3 컨택(CNT3)을 통해 제1 주사선(SL1)에 접속될 수 있다. 제2 우측 출력선(ROL2)은 제6 컨택(CNT6)을 통해 제2 주사선(SL2)에 접속될 수 있다. 제3 화소 블록(BL3)의 컨택들(CNT3, CNT6)의 배열은 제1 방향(DR1)에 대하여 사선 형태로 제3 컨택 그룹(CG3)을 형성할 수 있다.
일 실시예에서, 제1 주사선(SL1)에 복수의 화소(PX)들이 접속되어 하나의 화소행이 정의될 수 있다. 제1 주사선(SL1)을 통해 화소(PX)들에 공급되는 주사 신호는 제1 좌측 출력선(LOL1), 제1 중앙 출력선(COL1), 및 제1 우측 출력선(ROL1)으로부터 제공될 수 있다.
즉, 제1 주사선(SL1)에 접속된 화소(PX)들로 공급되는 주사 신호의 RC 지연 편차를 줄이기 위해 주사 신호가 제1 좌측 출력선(LOL1), 제1 중앙 출력선(COL1), 및 제1 우측 출력선(ROL1)으로부터 실질적으로 동시에 공급될 수 있다. 다른 주사선들 및 화소행들도 이와 유사한 구성을 가질 수 있다.
신호를 전달하는 배선의 길이가 길수록 출력 신호의 RC 지연이 증가될 수 있다. 예를 들어, 제1 좌측 출력선(LOL1)의 등가 저항(또는, 등가 임피던스)은 제1 컨택(CNT1)의 좌측으로 제1 저항 성분(R1)을 포함하고, 제1 컨택(CNT1)의 우측으로 제2 저항 성분(R2)을 포함할 수 있다. 제1 주사선(SL1)의 제1 컨택(CNT1)과 제2 컨택(CNT2) 사이의 부분은 제1 좌측 출력선(LOL1)으로부터 공급되는 신호와 제1 중앙 출력선(COL1)으로부터 공급되는 신호의 영향을 모두 받으므로, 제1 컨택(CNT1)과 제2 컨택(CNT2) 사이에서는 제1 컨택(CNT1)과 제2 컨택(CNT2)의 중간 부분의 저항 성분(RC 지연)이 가장 크다고 볼 수 있다.
유사하게, 제1 중앙 출력선(COL1)의 등가 저항은 제2 컨택(CNT2)의 양측으로 각각 제2 저항 성분(R2)을 포함할 수 있다. 제1 우측 출력선(ROL1)의 등가 저항은 제3 컨택(CNT3)의 좌측으로 제2 저항 성분(R2)을 포함하고, 제3 컨택(CNT3)의 우측으로 제3 저항 성분(R3)을 포함할 수 있다.
여기서, 주사선의 해당 부분의 길이에 따르면, 제1 저항 성분(R1)이 가장 크고, 제3 저항 성분(R3)이 가장 작을 수 있다.
이에 따르면, 제1 주사선(SL1)에 있어서, 제1 좌측 출력선(LOL1)의 영향이 가장 큰 제1 화소 블록(BL1)에서의 주사 신호의 RC 지연이 가장 크고, 제1 우측 출력선(ROL1)의 영향이 가장 큰 제3 화소 블록(BL3)에서의 주사 신호의 RC 지연이 가장 작을 수 있다. 즉, 제1 주사선(SL1)을 포함하는 화소부(100)의 상단부의 소정의 주사선들에서는 제1 화소 블록(BL1)에서 제3 블록(BL3)으로 갈수록 주사 신호의 RC 지연이 대체로 감소될 수 있다. 이러한 추세는 제1 저항 성분(R1)이 제2 저항 성분(R2)이하로 작아질 때까지 유지될 수 있다.
한편, 제2 방향(DR2)으로 연장되는 데이터선(DL)에 있어서, 데이터 구동부(300)로부터 멀어지는 제2 방향(DR2)으로 갈수록 데이터 신호의 RC 지연이 증가할 수 있다. 수평 방향(예를 들어, 제1 방향(DR1))에 대한 데이터 신호의 RC 지연 추세는 실질적으로 균일할 수 있다.
이에 따라, 도 2b에 도시된 바와 같이, 동일한 계조 입력에 대한 제1 영역(A1)에서의 데이터 충전률(이하, 데이터 충전률이라 함)은 제6 영역(A6)에서의 데이터 충전률보다 클 수 있다. 예를 들어, 제6 영역(A6)에서는, 데이터 신호의 RC 지연이 가장 크고, 제3 컨택(CNT3)의 위치에 의해 제1 내지 제6 영역들(A1 내지 A6) 중 주사 신호의 RC 지연이 작을 수 있다. 따라서, 화소부(100) 전체에서 제6 영역(A6)의 데이터 충전률이 가장 낮을 수 있다.
주사 신호의 RC 신호의 지연이 유사한 제2 영역(A2)과 제3 영역(A3)의 데이터 충전률들은 상호 유사하며, 제4 영역(A4)과 제5 영역(A5)의 데이터 충전률들은 상호 유사할 수 있다.
주사 신호의 수평 방향으로의 RC 지연이 상대적으로 균일한 화소부(100)의 중단부에 포함되는 제7 내지 제12 영역(A7 내지 A12)의 데이터 충전률들은 유사할 수 있다.
상술한 바에 따라, 제2 주사선(SL2)은 제1 주사선(SL1)과 반대의 주사 신호 RC 지연 추세를 가질 수 있다. 제2 주사선(SL2)에 있어서, 제1 화소 블록(BL1)에서의 주사 신호의 RC 지연이 가장 작고, 제3 화소 블록(BL3)에서의 주사 신호의 RC 지연이 가장 클 수 있다. 즉, 제1 화소 블록(BL1)에서 제3 화소 블록(BL3)으로 갈수록 주사 신호의 RC 지연이 증가될 수 있다.
제1 주사선(SL1)에 대응하는 화소행과 비교하여 제2 주사선(SL2)에 대응하는 화소행으로 공급되는 데이터 신호들의 RC 지연이 훨씬 낮으므로, 제13 내지 제18 영역들(A13 내지 A18)의 데이터 충전률들은 제1 내지 제12 영역들(A1 내지 A12)의 데이터 충전률들보다 높을 수 있다.
다시 말하면, 화소부(100) 내에서의 데이터 충전률은 컨택들(CNT1 내지 CNT18)의 위치에 따라 달라질 수 있다. 이러한 충전률의 편차에 의해 영상 얼룩 등이 시인될 수 있으며, 영상 품질이 저하될 수 있다.
본 발명의 실시예들에 따른 표시 장치(1000)는 단변 구동 구조에서의 화소의 위치 및 데이터 신호의 변화에 따른 충전률 편차를 균일하게 보상하기 위해 데이터 구동부(300)의 출력 버퍼를 제어하는 바이어스 값(바이어스 전류 또는 바이어스 전압)을 조절함으로써 데이터 신호의 슬루율을 제어할 수 있다.
도 3은 도 1의 표시 장치에 포함되는 데이터 구동부의 일 예를 나타내는 블록도이다.
도 3을 참조하면, 데이터 구동부(300)는 복수의 구동 IC(320)들을 포함할 수 있다. 데이터 구동부(300)가 복수의 구동 IC(320)들을 포함하는 경우, 데이터선들(DL1 내지 DLn)은 그룹화될 수 있고, 각각의 데이터선 그룹은 대응하는 구동 IC (320)에 연결될 수 있다.
구동 IC(320)는 하나의 클럭 트레이닝선(clock training line, SFC)을 공통 버스선(common bus line)으로 이용할 수 있다. 예를 들어, 타이밍 제어부(400)는 클럭 트레이닝 패턴을 공급한다는 알림 신호를 하나의 클럭 트레이닝선(SFC)을 통해서 전체 구동 IC(320)들에 동시에 전달할 수 있다.
구동 IC(320)는 전용의 클럭 데이터선(DCSL)으로 타이밍 제어부(400)와 연결될 수 있다. 예를 들어, 구동 IC(320)들은 각각의 클럭 데이터선(DCSL)을 통해서 타이밍 제어부(400)와 연결될 수 있다.
클럭 데이터선(DCSL)은 최소한 한 개 이상일 수 있다. 예를 들어, 하나의 클럭 데이터선(DCSL)만으로는 전송 신호의 목적하는 대역폭 달성이 부족한 경우에 이를 보충하기 위하여 각 구동 IC(320)에 복수의 클럭 데이터선(DCSL)들이 연결될 수 있다. 또한, 공통 모드 노이즈 제거를 위해 클럭 데이터선(DCSL)을 차동 신호선으로 구성하는 경우에도, 각 구동 IC(320)는 복수의 클럭 데이터선들(DCSL)이 필요할 수 있다.
도 4는 도 3의 데이터 구동부에 포함되는 구동 IC의 일 예를 나타내는 블록도이다.
도 1, 도 3, 및 도 4를 참조하면, 구동 IC(320)는 인터페이스(322), 데이터 신호 생성부(324), 및 슬루율 제어부(326)를 포함할 수 있다.
인터페이스(322)는 타이밍 제어부(400)로부터 클럭 데이터선(DCSL)을 통해서 클럭 데이터 신호를 수신할 수 있다. 인터페이스(322)는 타이밍 제어부(400)로부터 클럭 트레이닝선(SFC)을 통해서 클럭 트레이닝 신호를 수신할 수 있다.
인터페이스(322)는 소정의 인터페이스 표준 및 디-파이 표준에 부합할 수 있다. 예를 들어, 타이밍 제어부(400)와 구동 IC(320) 사이의 데이터 송수신을 매개하는 인터페이스(322)는 USI-T(Unified Standard Interface for TV)의 인트라 패널 인터페이스일 수 있다. 다만, 이는 예시적인 것으로서 인터페이스(322)의 형식이 이에 한정되는 것은 아니다.
인터페이스(322)는 클럭 트레이닝 신호 및 클럭 데이터 신호를 이용하여 클럭 신호를 생성하고, 생성된 클럭 신호를 이용하여 클럭 데이터 신호로부터 영상 데이터(DCD)를 샘플링할 수 있다. 인터페이스(322)는 샘플링된 영상 데이터(DCD)를 데이터 신호 생성부(324)로 제공할 수 있다. 또한, 인터페이스(322)는 소스 시프트 클럭(source shift clock, SSC)을 데이터 신호 생성부(324)로 제공할 수 있다.
일 실시예에서, 클럭 데이터 신호는 화소(PX)들의 위치 정보를 포함하는 라인 설정 패킷을 포함할 수 있다. 인터페이스(322)는 라인 설정 패킷으로부터 위치 정보 데이터(POS)를 추출할 수 있다. 위치 정보 데이터(POS)는 슬루율 제어부(326)로 공급될 수 있다.
데이터 신호 생성부(324)는 인터페이스(322)로부터 데이터 신호(DCD) 및 소스 시프트 클럭(SSC)을 수신할 수 있다. 데이터 신호 생성부(324)는 소스 시프트 클럭(SSC) 및 영상 데이터(DCD)를 이용하여 데이터 신호들(데이터 전압들)을 생성할 수 있다.
데이터 신호 생성부(324)는 주사선에 턴-온 레벨의 주사 신호가 인가되는 기간과 동기화되어, 해당 주사선에 연결된 화소들의 계조 값들에 대응하는 데이터 신호들을 데이터선들(DLj 내지 DLn)에 인가할 수 있다. 일 실시예에서, 데이터 신호 생성부(324)는 영상 데이터(DCD)로부터 변환된 데이터 신호들을 데이터선들(DLj 내지 DLn) 각각으로 출력하는 출력 버퍼들을 포함할 수 있다.
슬루율 제어부(326)는 인터페이스(322)로부터 화소(PX)들의 위치 정보 데이터(POS)를 공급받을 수 있다. 슬루율 제어부(326)는 위치 정보 데이터(POS) 및 데이터 신호의 변화에 기초하여 화소행 단위로 출력 버퍼들로 공급되는 바이어스 값(BV)을 제어함으로써 상기 출력되는 데이터 신호의 슬루율(slew rate)을 조절할 수 있다.
일 실시예에서, 데이터 신호의 변화는 데이터선들(DLj 내지 DLn)을 통해 이전 화소행으로 공급되는 데이터 신호들의 평균과 현재 화소행으로 공급되는 데이터 신호들의 평균의 차이일 수 있다. 이 경우, 바이어스 값(BV)은 데이터선들(DLj 내지 DLn)에 대응하는 출력 버퍼들에 공통으로 인가될 수 있다.
다른 실시예에서, 데이터 신호의 변화는 데이터선들(DLj 내지 DLn)의 일부 또는 데이터선들(DLj 내지 DLn) 각각의 이전 화소행의 데이터 신호와 현재 화소행의 데이터 신호의 차이일 수 있다. 이 경우, 바이어스 값(BV)은 개별 데이터선 또는 소정의 그룹으로 묶인 데이터선 그룹 단위로 산출 및 공급될 수 있다.
도 5는 타이밍 제어부로부터 데이터 구동부로 공급되는 신호의 일 예를 나타내는 도면이고, 도 6a 내지 도 6c는 도 5의 라인 설정 패킷에 포함되는 위치 정보를 설명하기 위한 도면들이다.
도 4 내지 도 6c를 참조하면, 각각의 영상 프레임에 대한 프레임 기간은 수직 블랭크 기간과 액티브 데이터 기간을 포함할 수 있다. 예를 들어, n번째 프레임 기간(FRPn)은 n번째 수직 블랭크 기간(VBPn) 및 n번째 액티브 데이터 기간(ADPn)을 포함할 수 있다.
액티브 데이터 기간들(ADP(n-1), ADPn)은 화소부(100)가 표시할 영상 프레임을 구성하는 계조 값들의 공급 기간일 수 있다. 계조 값들은 픽셀 데이터(PXD, 또는, 영상 데이터)에 포함될 수 있다.
수직 블랭크 기간(VBPn)은 이전 프레임의 액티브 데이터 기간(ADP(n-1))과 현재 프레임의 액티브 데이터 기간(ADPn) 사이에 위치할 수 있다. 수직 블랭크 기간(VBPn) 동안에 클럭 트레이닝, 프레임 설정, 더미 데이터 공급이 수행될 수 있다. 수직 블랭크 기간(VBPn)은 더미 데이터(DMD)의 공급 기간, 클럭 트레이닝 패턴(CTP)의 공급 기간, 프레임 데이터(FRD)의 공급 기간, 및 더미 데이터(DMD)의 공급 기간을 순차적으로 포함할 수 있다.
타이밍 제어부(400)는 수직 블랭크 기간(VBPn) 중 클럭 트레이닝선(SFC)에 로우 로직 레벨(low logic level, L)의 클럭 트레이닝 신호를 인가함으로써, 클럭 데이터선(DCSL)에 클럭 트레이닝 패턴(CTP)이 공급되고 있음을 데이터 구동부(300)에 알릴 수 있다. 타이밍 제어부(400)는 클럭 트레이닝 패턴(CTP)이 공급되지 않을 때는 클럭 트레이닝선(SFC)에 하이 로직 레벨(high logic level, H)의 클럭 트레이닝 신호를 인가할 수 있다.
액티브 데이터 기간들(ADP(n-1), ADPn)에는 라인 시작 패킷(start of line, SOL), 라인 설정 패킷(CONF), 영상 데이터 패킷(예를 들어, 픽셀 데이터(PXD), 프레임 데이터(FRD), 또는 더미 데이터(DMD)), 수평 블랭크 기간 패킷(horizontal blank period, HBP)이 화소행 단위로 순차적으로 공급될 수 있다.
라인 시작 패킷(SOL)은 변경된 화소 행에 대한 신호의 공급이 시작됨을 구동 IC(320)에 알릴 수 있다.
수평 블랭크 기간 패킷(HBP)은 픽셀 데이터(PXD) 등의 영상 데이터 패킷에 대응하는 화소 행(예를 들어, 동일한 주사선에 연결된 화소들)이 변경됨을 구동 IC(320)에 알릴 수 있다.
라인 설정 패킷(CONF)은 구동 IC(320)의 동작 옵션(option)을 포함할 수 있다. 예를 들어, 라인 설정 패킷(CONF)은 후속하는 데이터가 픽셀 데이터(PXD) 또는 더미 데이터(DMD)임을 가리킬 수 있다.
라인 설정 패킷(CONF)은 화소(PX)들의 위치 정보를 포함할 수 있다. 일 실시예에서, 라인 설정 패킷(CONF)은 제1 위치 정보 필드(POS1[0:1]), 제2 위치 정보 필드(POS2[0:2]), 및 제3 위치 정보 필드(POS3[0:3])를 포함할 수 있다.
도 6a에 도시된 바와 같이, 제1 위치 정보 필드(POS1[0:1])는 화소부(100)를 복수의 화소 블록들(예를 들어, 도 2a의 제1 내지 제3 화소 블록들(BL1, BL2, BL3))로 구분하며, 구분된 화소 블록들 중 하나를 지시할 수 있다. 예를 들어, 제1 위치 정보 필드(POS1[0:1])는 2비트(bit)로 구성되며, 제1 내지 제3 화소 블록들(BL1, BL2, BL3) 중 하나를 지시할 수 있다.
도 6b에 도시된 바와 같이, 제2 위치 정보 필드(POS2[0:2])는 화소 블록들(BL1, BL2, BL3) 각각을 복수의 수직 블록들(VBL1 내지 VBLp, 단, p는 1보다 큰 정수)로 구분하며, 구분된 수직 블록들(VBL1 내지 VBLp) 중 하나를 지시할 수 있다. 예를 들어, 제2 위치 정보 필드(POS1[0:2])는 3비트로 구성되며, 8개의 수직 블록들(VBL1 내지 VBLp) 중 하나를 지시할 수 있다. 도 6b는 제1 위치 정보 필드(POS1[0:1])가 가리키는 제3 화소 블록(BL3)이 제2 위치 정보 필드(POS2[0:2])에 의해 구분되는 일 예를 보여준다.
일 실시예에서, 수직 블록들(VBL1 내지 VBLp) 각각은 도 3의 구동 IC(320)에 대응할 수 있다. 예를 들어, 수직 블록들(VBL1 내지 VBLp) 중 하나는 하나의 구동 IC(320)에 의해 구동되는 화소 열들에 대응할 수 있다. 다만, 이는 예시적인 것으로서 수직 블록들(VBL1 내지 VBLp)에 대응하는 화소 열들이 이에 한정되는 것은 아니다.
도 6c에 도시된 바와 같이, 제3 위치 정보 필드(POS3[0:3])는 화소 블록들(BL1, BL2, BL3) 각각을 복수의 수평 블록들(HBL1 내지 HBLq, 단, q는 1보다 큰 정수)로 구분하며, 구분된 수평 블록들(HBL1 내지 HBLq) 중 하나를 지시할 수 있다. 예를 들어, 제3 위치 정보 필드(POS3[0:3])는 4비트로 구성되며, 10개 이상의 수평 블록들(HBL1 내지 HBLq) 중 하나를 지시할 수 있다. 도 6c는 제1 위치 정보 필드(POS1[0:1])가 가리키는 제3 화소 블록(BL3)이 제3 위치 정보 필드(POS3[0:3])에 의해 구분되는 일 예를 보여준다.
인터페이스(322)는 제1 위치 정보 필드(POS1[0:1]), 제2 위치 정보 필드(POS2[0:2]), 및 제3 위치 정보 필드(POS3[0:3])로부터 위치 정보 데이터(POS)를 추출할 수 있다. 예를 들어, 도 6a 내지 도 6c에 도시된 바와 같이, 인터페이스(322)로부터 제1 위치 정보 필드(POS1[0:1]), 제2 위치 정보 필드(POS2[0:2]), 및 제3 위치 정보 필드(POS3[0:3])에 모두 부합하는 소정의 대상 블록의 위치 정보 데이터(POS)가 생성될 수 있다.
위치 정보 데이터(POS)는 i by j(단, i 및 j는 자연수) 개의 화소(PX)들을 포함할 수 있다.
슬루율 제어부(326)는 위치 정보 데이터(POS)에 대응하는 제1 가중치를 출력할 수 있다.
이와 같이, 표시 장치(1000)는 인터페이스(322)를 통해 전달되는 라인 설정 패킷(CONF)의 이용되지 않는(N/A) 필드에 위치 정보 필드들(POS1[0:1], POS2[0:2], POS3[0:3])의 비트 정보를 적용함으로써, 추가적인 물리 회로 구성 없이 화소부(100)의 위치 정보가 데이터 구동부(300, 및 구동 IC(320))에 정확히 제공될 수 있다. 따라서, 단변 구동 구조의 표시 장치(1000)의 화소부(100) 내부의 화소 행 및 화소 열 위치에 따른 데이터 신호의 슬루율 제어가 용이해질 수 있다.
도 7은 도 4의 구동 IC에 포함되는 데이터 신호 생성부의 일 예를 나타내는 블록도이다.
도 4 및 도 7을 참조하면, 데이터 신호 생성부(324)는 시프트 레지스터(SHR), 샘플링 래치(SLU), 홀딩 래치(HL), 디지털-아날로그 컨버터(DAC), 및 출력 버퍼들(BUFj 내지 BUFn, 단 j는 양의 정수이고, n은 j보다 큰 정수)을 포함할 수 있다.
시프트 레지스터(SHR)는 소스 시프트 클록(SSC)의 1 주기마다 소스 스타트 펄스(SSP)를 시프트시키면서 샘플링 신호들을 순차적으로 생성할 수 있다. 샘플링 신호들의 개수는 데이터선들(DLj 내지 DLn)의 개수와 대응할 수 있다. 예를 들어, 샘플링 신호들의 개수는 데이터선들(DLj 내지 DLn)의 개수와 동일할 수 있다. 다른 예를 들어, 표시 장치(1000)가 데이터 구동부(300)와 데이터선들(DLj 내지 DLn) 사이에 디멀티플렉서를 더 포함한다면, 샘플링 신호들의 개수는 데이터선들(DLj 내지 DLn)의 개수보다 작을 수도 있다.
샘플링 래치(SLU)는 데이터선들(DLj 내지 DLn)의 개수에 대응하는 샘플링 래치 유닛들을 포함할 수 있다. 샘플링 래치(SLU)는 타이밍 제어부(400)로부터 영상 프레임에 대한 계조 값들(GD, 예를 들어, 영상 데이터)을 순차적으로 제공받을 수 있다. 샘플링 래치(SLU)는 시프트 레지스터(SHR)로부터 순차적으로 공급받은 샘플링 신호들에 응답하여, 타이밍 제어부(400)로부터 순차적으로 제공받은 계조 값들(GD)을 저장할 수 있다.
홀딩 래치(HL)는 데이터선들(DLj 내지 DLn)의 개수와 대응하는 개수의 홀딩 래치 유닛들을 포함할 수 있다. 홀딩 래치(HL)는 소스 출력 인에이블 신호(SOE)가 입력될 때, 샘플링 래치에 저장된 계조 값들(GD)을 전달받아 저장할 수 있다.
디지털-아날로그 컨버터(DAC)는 데이터선들(DLj 내지 DLn)의 개수와 대응하는 개수의 디지털-아날로그 변환 유닛들을 포함할 수 있다. 디지털-아날로그 컨버터(DAC)는 각각의 디지털-아날로그 변환 유닛들은 대응하는 홀딩 래치에 저장된 계조 값(GD)에 대응하는 계조 전압(GV, 데이터 신호에 대응함)을 이에 대응하는 출력 버퍼들(BUFj 내지 BUFn)로 공급할 수 있다.
일 실시예에서, 디지털-아날로그 컨버터(DAC)의 출력은 슬루율 제어부(326)로도 공급될 수 있다. 슬루율 제어부(326)로 공급되는 계조 전압(GV)은 해당 화소행 및 해당 데이터선의 데이터 신호로 이해될 수 있다.
계조 전압(GV)은 계조 전압 생성부(미도시)로부터 제공될 수 있다. 계조 전압 생성부는 적색 계조 전압 생성부, 녹색 계조 전압 생성부, 및 청색 계조 전압 생성부를 포함할 수 있다. 이때, 각 계조에 대응하는 휘도가 감마 곡선을 따르도록, 계조 전압(GV)이 설정될 수 있다.
출력 버퍼들(BUFj 내지 BUFn)은 디지털-아날로그 컨버터(DAC)의 출력들을 데이터 신호들로서 각각 대응하는 데이터선들(DLj 내지 DLn)로 공급할 수 있다. 일 실시예에서, 출력 버퍼들(BUFj 내지 BUFn)은 연산 증폭기(operational amplifier)를 포함할 수 있다. 예를 들어, 출력 버퍼들(BUFj 내지 BUFn) 각각은 공지된 전류 모드 로직(current mode logic; CML) 구조 또는 CMOS 구조의 버퍼일 수 있다. 다만, 이는 예시적인 것으로서, 출력 버퍼들(BUFj 내지 BUFn)의 구조가 이에 한정되는 것은 아니다.
출력 버퍼들(BUFj 내지 BUFn)로 공급되는 바이어스 값(BV)에 의해 출력 버퍼들(BUFj 내지 BUFn)의 출력의 슬루율이 제어될 수 있다. 바이어스 값(BV)은 바이어스 전류 또는 바이어스 전압을 의미하며, 출력 버퍼들(BUFj 내지 BUFn)의 형태에 따라 이에 적합한 형태로 생성 및 공급될 수 있다.
이하, 본 발명에서는 바이어스 값(BV)이 바이어스 전류인 것을 전제로 설명하기로 한다. 그러나, 바이어스 값(BV)은 전압 값으로 이해될 수도 있다.
슬루율 제어부(326)는 출력 버퍼들(BUFj 내지 BUFn)에 제공되는 바이어스 값(BV)의 크기를 제어할 수 있다. 도 7에는 출력 버퍼들(BUFj 내지 BUFn)로 바이어스 값(BV)이 공통으로 공급되는 것으로 도시되었으나, 이에 한정되는 것은 아니다.
예를 들어, 슬루율 제어부(326)는 출력 버퍼들(BUFj 내지 BUFn)을 복수의 그룹으로 구분하여 각 그룹에 대한 바이어스 값(BV)을 별개로 생성할 수 있다. 각 그룹은 하나 또는 그 이상의 출력 버퍼에 대응할 수 있다.
도 8은 도 4의 구동 IC에 포함되는 슬루율 제어부의 일 예를 나타내는 블록도이다.
도 2a, 도 2b, 도 4, 도 5, 도 7, 및 도 8을 참조하면, 슬루율 제어부(326)는 제1 가중치 결정부(3261), 제2 가중치 결정부(3262), 및 바이어스 제어부(3263)를 포함할 수 있다.
제1 가중치 결정부(326)는 라인 설정 패킷(CONF)으로부터 도출된 위치 정보 데이터(POS)를 이용하여 제1 가중치(W1)를 결정할 수 있다. 위치 정보 데이터(POS)는 화소부(100)를 복수의 대상 블록들로 구분하고, 이로부터 하나의 대상 블록을 지시할 수 있다. 예를 들어, 대상 블록들은 도 2a 및 도 2b에 도시된 영역들(A1 내지 A18)에 기초하여 구분될 수 있다.
제1 가중치(W1)는 대상 블록 별 데이터 충전률에 기초하여 결정될 수 있다. 데이터 충전률이 상대적으로 큰 영역에 대응하는 제1 가중치(W1)는 상대적으로 작은 값을 가지며, 데이터 충전률이 상대적으로 작은 영역에 대응하는 제1 가중치(W1)는 상대적으로 큰 값을 가질 수 있다.
예를 들어, 도 2a 및 도 2b의 제6 영역(A6)에 포함되는 소정의 대상 블록에 적용되는 제1 가중치(W1)는 나머지 영역들에 포함되는 대상 블록들에 적용되는 제1 가중치(W1)보다 클 수 있다. 또한, 제7 내지 제12 영역들(A7 내지 A12)에 포함되는 대상 블록들의 제1 가중치(W1)는 실질적으로 동일할 수 있다.
제1 가중치(W1)는 바이어스 값(BV)을 제어할 수 있다. 예를 들어, 제1 가중치(W1)가 클수록 바이어스 값(BV)이 클 수 있다. 바이어스 값(BV)이 크면 출력 버퍼의 출력 신호(즉, 데이터 신호)의 슬루율이 증가할 수 있다. 바이어스 값이(BV)이 감소할수록 데이터 신호의 슬루율이 감소할 수 있다.
일 실시예에서, 이전 화소행의 화소들로 제1 데이터 신호가 공급된 후 현재 화소행의 화소들로 제2 데이터 신호가 공급될 때(즉, 동일한 계조 변화 조건에서), 현재 화소행에 대하여 화소들의 위치에 따라 출력 버퍼들로 공급되는 바이어스 값(BV)이 상이할 수 있다. 예를 들어, 제1 주사선(SL1)에 대응하는 화소들에 있어서, 제1 영역(A1)에 포함되는 화소들에 대응하는 출력 버퍼들로 공급되는 바이어스 값(BV)은 제6 영역(A6)에 포함되는 화소들에 대응하는 출력 버퍼들로 공급되는 바이어스 값(BV)보다 작을 수 있다.
또한, 동일한 계조 변화(즉, 데이터 신호의 변화) 조건에서, 제18 영역(A18)에서 출력되는 데이터 신호의 슬루율은 제1 가중치(W1)가 반영되지 않은 경우의 슬루율보다 작을 수 있다. 다시 말하면, 데이터 충전률이 충분한 부분에서는 제1 가중치(W1)에 의해 데이터 신호의 슬루율이 낮아지고, 소비 전력이 저감될 수 있다.
한편, 동일한 계조 변화(즉, 데이터 신호의 변화) 조건에서, 제6 영역(A6)에서 출력되는 데이터 신호의 슬루율은 1 가중치(W1)가 반영되지 않은 경우의 슬루율보다 클 수 있다. 따라서, 제6 영역(A6)에서의 부족한 데이터 충전률이 보상될 수 있다.
제2 가중치 결정부(3262)는 대응하는 데이터선으로 공급되는 이전 데이터 신호(DVk-1, 단, k는 자연수)와 현재 데이터 신호(DVk)의 차이에 기초하여 제2 가중치(W2)를 결정할 수 있다. 이전 데이터 신호(DVk-1)는 이전 화소행(예를 들어, 제k-1 화소행)의 대응하는 화소로 공급되는 데이터 신호이고, 현재 데이터 신호(DVk)는 현재 화소행(예를 들어, 제k 화소행)의 대응하는 화소로 공급되는 데이터 신호일 수 있다. 여기서, 제0 데이터 신호(DV0)는 더미 데이터 신호일 수 있다.
이전 데이터 신호(DVk-1) 및 현재 데이터 신호(DVk)는 하나의 데이터선에 대응할 수 있다. 다만, 도 7에 도시된 바와 같이, 바이어스 값(BV)이 데이터선들(DLj 내지 DLn)에 공통으로 제공되는 경우, 이전 데이터 신호(DVk-1)는 데이터선들(DLj 내지 DLn)을 통해 이전 화소행으로 공급되는 데이터 신호들의 평균 값(또는, 중앙값)일 수 있고, 현재 데이터 신호(DVk)는 데이터선들(DLj 내지 DLn)을 통해 현재 화소행으로 공급되는 데이터 신호들의 평균 값(또는, 중앙값)일 수 있다.
이전 데이터 신호(DVk-1)와 현재 데이터 신호(DVk)의 차이는 이전 데이터 신호(DVk-1)로부터 현재 데이터 신호(DVk)로의 변화량 및 천이 방향을 포함할 수 있다. 상기 변화량은 데이터 신호의 전압 레벨의 변화량의 절대 값일 수 있다. 상기 변화량이 클수록 제2 가중치(W2) 및 바이어스 값(BV)이 증가할 수 있다.
일 실시예에서, 전압 레벨이 증가하면 천이 방향은 양의 방향으로 결정될 수 있다. 전압 레벨이 감소하면 천이 방향은 음의 방향으로 결정될 수 있다.
다만, 이는 예시적인 것으로서, 상기 변화량 및 천이 방향은 디지털 형식의 계조 값에 기초하여 산출될 수도 있다.
일 실시예에서, 데이터 신호의 동일한 변화량 조건에서, 천이 방향에 따라 제2 가중치(W2) 및 바이어스 값(BV)이 상이할 수 있다. 화소에 포함되는 트랜지스터의 특성 상 전압 변화 방향에 따라 게이트-소스 전압의 변화량이 달라지기 때문이다. 예를 들어, 데이터 신호가 양의 방향으로 천이될 때 결정되는 제2 가중치(W2) 및 제1 바이어스 값(또는, 제1 바이어스 전류)은 데이터 신호가 음의 방향으로 천이될 때 결정되는 제2 가중치(W2) 및 제2 바이어스 값(또는, 제2 바이어스 전류)보다 클 수 있다.
바이어스 제어부(3263)는 제1 가중치(W1) 및 제2 가중치(W2)에 기초하여 바이어스 값(BV)을 결정할 수 있다. 바이어스 제어부(3263)는 바이어스 값(BV)에 대응하는 바이어스 전류를 출력 버퍼들(BUFj 내지 BUFn)에 공급할 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 단변 구동 구조의 표시 장치(1000)는 컨택들과 관련된 화소들의 위치 및 인접한 화소행들 간의 데이터 신호의 변화(계조 변화)에 기초하여 데이터 구동부(300)의 출력 버퍼들(BUFj 내지 BUFn)로 공급되는 바이어스 값(BV, 예를 들어, 바이어스 전류)을 제어할 수 있다. 이에 따라, 화소들의 위치 및 인접한 화소행들 간의 계조 변화에 따라 데이터 신호들의 슬루율이 적응적으로 제어됨으로써 화소부(100)의 데이터 충전률 편차가 개선될 수 있다. 따라서, 단변 구동 구조의 표시 장치(1000)의 영상 품질이 개선될 수 있다.
또한, 데이터 충전률이 충분한 영역에서의 바이어스 값(BV) 및 데이터 슬루율이 감소됨으로써 소비 전력이 저감될 수 있다.
나아가, 타이밍 제어부(400)에 연결되는 인터페이스(322)의 라인 설정 패킷(CONF)을 통해 화소 위치 정보가 전달됨으로써 비용 및 복잡한 물리 회로 구성의 추가 없이 위치 검출이 수행될 수 있다. 따라서, 단변 구동 구조의 표시 장치(1000)의 화소부(100) 내부의 화소 행 및 화소 열 위치에 따른 데이터 신호의 슬루율 제어가 용이해질 수 있다.
도 9는 도 8의 바이어스 제어부의 일부 구성의 일 예를 나타내는 도면이다.
도 7, 도 8, 및 도 9를 참조하면, 바이어스 제어부(3263)는 제1 가중치(W1) 및 제2 가중치(W2)에 기초하여 바이어스 전류(BI)를 출력할 수 있다.
다만, 이는 예시적인 것으로서, 바이어스 값은 전압 도메인으로 제어될 수도 있다.
일 실시예에서, 바이어스 제어부(3263)는 병렬로 연결되는 복수의 전류원들 및 이들의 연결을 제어하는 스위치들을 포함할 수 있다. 바이어스 제어부(3263)는 제1 가중치(W1) 및 제2 가중치(W2)에 기초하여 스위치들을 제어하는 제어 신호(CON)를 생성할 수 있다. 제어 신호(CON)에 의해 스위치들의 동작이 개별적으로 제어될 수 있다.
예를 들어, 화소에 대한 데이터 신호(Dj)의 충전률이 감소할수록 데이터 신호(Dj)의 슬루율을 증가시키기 위해 데이터 신호(Dj)의 턴-온되는 스위치들이 증가하여 바이어스 전류(BI)가 증가할 수 있다.
제j 출력 버퍼(BUFj)는 바이어스 전류(BI)에 기초하여 제j 데이터선(DLj)으로 공급되는 데이터 신호(Dj)의 슬루율을 조절할 수 있다.
도 10은 데이터 신호의 변화에 따라 결정되는 바이어스 전류의 일 예를 나타내는 도면이다.
도 8 및 도 10을 참조하면, 대상 화소 또는 대상 블록에서 이전 데이터 신호(DVk-1)와 현재 데이터 신호(DVk) 사이의 차이에 따라 바이어스 전류(BI) 및 현재 데이터 신호(DVk) 출력의 슬루율이 조절될 수 있다.
이전 데이터 신호(DVk-1)와 현재 데이터 신호(DVk) 사이의 변화량인 전압 변화량(△V)은 전압 차이의 절대값일 수 있다. 전압 변화량(△V)이 증가할수록 데이터 신호가 빠르게 천이되어야 하므로 바이어스 전류(BI)가 증가할 수 있다.
또한, 앞서 설명된 바와 같이, 데이터 신호의 양의 방향 천이(PT)에 대응하는 바이어스 전류(BI)가 데이터 신호의 음의 방향 천이(NT)에 대응하는 바이어스 전류(BI)보다 클 수 있다. 예를 들어, 1V의 이전 데이터 신호(DVk-1)로부터 3V의 현재 데이터 신호(DVk)로 천이되는 경우의 바이어스 전류(BI)는 3V의 이전 데이터 신호(DVk-1)로부터 1V의 현재 데이터 신호(DVk)로 천이되는 경우의 바이어스 전류(BI)보다 클 수 있다.
도 11a 및 도 11b는 화소부의 영역 및 데이터 신호의 변화에 따라 결정되는 바이어스 전류의 일 예를 나타내는 도면들이다.
도 2a, 도 2b, 도 8, 도 10, 도 11a, 및 도 11b를 참조하면, 화소부(100)의 대상 블록(또는 영역), 전압 변화량(△V), 및 데이터 신호의 천이 방향(예를 들어, PT, NT)에 따라 바이어스 전류(BI) 및 현재 데이터 신호(DVk) 출력의 슬루율이 조절될 수 있다.
도 11a 및 도 11b에서는 도 10을 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다.
도 11a 및 도 11b는 대표적으로 제3 영역(A3), 제8 영역(A8), 및 제18 영역(A18)에 각각 대응하는 제2 가중치(W2)들을 보여준다. 앞서 설명된 바와 같이, 제3 영역(A3)의 데이터 충전률은 제8 영역(A8)의 데이터 충전률보다 작고, 제8 영역(A8)의 데이터 충전률은 제18 영역(A18)의 데이터 충전률보다 작을 수 있다.
도 11a는 데이터 신호의 양의 방향 천이(PT) 조건에서의 제2 가중치(W2)의 변화를 보여주며, 도 11b는 데이터 신호의 음의 방향 천이(NT) 조건에서의 제2 가중치(W2)의 변화를 보여준다.
일 실시예에서, 전압 변화량(△V)이 0인 경우, 데이터 신호 자체의 변화가 없으므로, 대상 블록의 위치와 무관하게 바이어스 전류(BI)는 동일할 수 있다.
도 11a에 도시된 바와 같이, 전압 변화량(△V)이 0인 경우를 제외한 동일한 전압 변화량(△V) 조건에서, 데이터 충전률이 낮은 영역(예를 들어, 제3 영역(A3))에 대응하는 바이어스 전류(BI)가 데이터 충전률이 높은 영역(예를 들어, 제18 영역(A18))에 대응하는 바이어스 전류(BI)보다 클 수 있다. 따라서, 전체 영역들 및 대상 블록들에 대한 데이터 충전률의 편차가 개선될 수 있다.
도 11b에 도시된 바와 같이, 동일한 대상 블록 및 전압 변화량(△V) 조건에서, 데이터 신호의 변화가 음의 방향 천이(NT)인 경우의 바이어스 전류(BI)는 데이터 신호의 변화가 양의 방향 천이(PT)인 경우의 바이어스 전류(BI)보다 작을 수 있다. 이와 같이, 음의 방향 천이(NT)인 경우의 바이어스 전류(BI)를 더 낮게 함으로써, 데이터 충전률이 개선과 함께 소비 전력이 저감될 수 있다.
도 12는 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
도 12를 참조하면, 표시 장치의 구동 방법은, 클럭 데이터선을 통해 데이터 구동부에 라인 설정 패킷 및 영상 데이터 패킷을 포함하는 디지털 데이터를 공급(S100)하고, 라인 설정 패킷에 포함되는 화소의 위치 정보를 이용하여 제1 가중치를 결정(S200)하며, 데이터선으로 공급되는 이전 데이터 신호와 현재 데이터 신호의 차이에 기초하여 제2 가중치를 결정(S300)하고, 제1 가중치 및 상기 제2 가중치에 기초하여 바이어스 전류를 조절하고, 상기 조절된 바이어스 전류를 상기 데이터 구동부의 출력 버퍼들에 공급(S400)하는 것을 포함할 수 있다.
일 실시예에서, 라인 설정 패킷은 상술한 제1 내지 제3 위치 정보 필드들을 포함할 수 있다. 데이터 신호 변화가 동일한 조건에서, 동일 화소행의 화소들의 위치에 따라 출력 버퍼들로 공급되는 바이어스 전류가 상이할 수 있다. 또한, 동일한 화소 조건에서, 이전 데이터 신호로부터 현재 데이터 신호로의 변화량 및 천이 방향에 따라 바이어스 전류가 제어될 수 있다.
다만, S100 내지 S400에 의한 표시 장치의 구동 방법은 도 1 내지 도 11b를 참조하여 자세히 설명되었으므로, 중복되는 내용의 설명은 생략하기로 한다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치 및 이의 구동 방법은 단변 구동 구조의 화소부의 컨택들과 관련된 화소들의 위치 및 인접한 화소행들 간의 데이터 신호의 변화(계조 변화)에 기초하여 데이터 구동부의 출력 버퍼들로 공급되는 바이어스 값(예를 들어, 바이어스 전류)을 제어할 수 있다. 이에 따라, 화소들의 위치 및 인접한 화소행들 간의 계조 변화에 따라 데이터 신호들의 슬루율이 적응적으로 제어됨으로써 화소부의 데이터 충전률 편차가 개선될 수 있다. 따라서, 단변 구동 구조의 표시 장치의 영상 품질이 개선될 수 있다.
또한, 데이터 충전률이 충분한 영역에서의 바이어스 값 및 데이터 슬루율이 감소됨으로써 소비 전력이 저감될 수 있다.
나아가, 타이밍 제어부에 연결되는 인터페이스의 라인 설정 패킷을 통해 화소 위치 정보가 전달됨으로써 비용 및 복잡한 물리 회로 구성의 추가 없이 위치 검출이 수행될 수 있다. 따라서, 단변 구동 구조의 표시 장치의 화소부 내부의 화소 행 및 화소 열 위치에 따른 데이터 신호의 슬루율 제어가 용이해질 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 화소부 200: 주사 구동부
300: 데이터 구동부 400: 타이밍 제어부
1000: 표시 장치 320: 구동 IC
322: 인터페이스 324: 데이터 신호 생성부
326: 슬루율 제어부 3261: 제1 가중치 결정부
3262: 제2 가중치 결정부 3263: 바이어스 제어부
SL: 주사선 DL: 데이터선
OL1, OL2, OL3: 출력선 CNT1~CNT6: 컨택
BL1~BL3: 화소 블록 DCSL: 클럭 데이터선
BV: 바이어스 값 CONF: 라인 설정 패킷
BUFj~BUFn: 출력 버퍼 W1: 제1 가중치
W2: 제2 가중치

Claims (20)

  1. 데이터선들 및 주사선들에 접속되는 화소들 및 컨택을 통해 상기 주사선들 각각에 접속되는 적어도 하나의 신호 출력선을 포함하는 화소부;
    상기 화소부의 일 측에 배치되어 상기 데이터선들을 구동하는 데이터 구동부;
    상기 화소부의 상기 일 측에 상기 데이터 구동부와 함께 배치되어 상기 주사선들을 구동하는 주사 구동부; 및
    상기 데이터 구동부 및 상기 주사 구동부를 제어하는 타이밍 제어부를 포함하고,
    상기 데이터 구동부는,
    상기 데이터선들로 데이터 신호를 각각 출력하는 출력 버퍼들; 및
    상기 화소들의 위치 및 상기 데이터 신호의 변화에 기초하여 화소행 단위로 상기 출력 버퍼들로 공급되는 바이어스 값을 제어함으로써 상기 데이터 신호의 슬루율(slew rate)을 조절하는 슬루율 제어부를 포함하는, 표시 장치.
  2. 제 1 항에 있어서, 상기 타이밍 제어부는 영상 프레임 기간의 액티브 기간에 클럭 데이터선을 통해 상기 데이터 구동부에 화소행 단위로 라인 시작 패킷, 라인 설정 패킷, 및 영상 데이터 패킷, 및 수평 블랭크 기간 패킷을 순차적으로 공급하고,
    상기 라인 설정 패킷은 상기 화소들의 위치 정보를 포함하는, 표시 장치.
  3. 제 2 항에 있어서, 상기 슬루율 제어부는,
    상기 라인 설정 패킷에 포함되는 상기 위치 정보를 이용하여 제1 가중치를 결정하는 제1 가중치 결정부;
    상기 데이터선들 중 대응하는 데이터선으로 공급되는 이전 데이터 신호와 현재 데이터 신호의 차이에 기초하여 제2 가중치를 결정하는 제2 가중치 결정부; 및
    상기 제1 가중치 및 상기 제2 가중치에 기초하여 상기 바이어스 값을 결정하고, 상기 바이어스 값에 대응하는 바이어스 전류를 상기 출력 버퍼들에 공급하는 바이어스 제어부를 포함하는, 표시 장치.
  4. 제 3 항에 있어서, 상기 라인 설정 패킷은 제1 위치 정보 필드, 제2 위치 정보 필드, 및 제3 위치 정보 필드를 포함하는, 표시 장치.
  5. 제 4 항에 있어서, 상기 제1 위치 정보 필드는 상기 화소부를 복수의 화소 블록들로 구분하며, 상기 구분된 화소 블록들 중 하나를 지시하고,
    상기 제2 위치 정보 필드는 상기 화소 블록들 각각을 복수의 수직 블록들로 구분하며, 상기 구분된 수직 블록들 중 하나를 지시하고,
    상기 제3 위치 정보 필드는 상기 화소 블록들 각각을 복수의 수평 블록들로 구분하며, 상기 구분된 수평 블록들 중 하나를 지시하는, 표시 장치.
  6. 제 3 항에 있어서, 이전 화소행의 화소들로 제1 데이터 신호가 공급된 후 현재 화소행의 화소들로 제2 데이터 신호가 공급될 때, 상기 현재 화소행에 대하여 상기 화소들의 위치에 따라 상기 출력 버퍼들로 공급되는 상기 바이어스 전류가 상이한, 표시 장치.
  7. 제 3 항에 있어서, 상기 제1 가중치는 상기 화소부의 대상 블록 별 주사 신호의 지연 및 상기 데이터 신호의 지연에 따른 데이터 충전률에 기초하여 설정되는, 표시 장치.
  8. 제 3 항에 있어서, 상기 제2 가중치 결정부는 상기 이전 데이터 신호와 상기 현재 데이터 신호의 상기 차이로서 상기 이전 데이터 신호로부터 상기 현재 데이터 신호로의 변화량 및 천이 방향을 산출하는, 표시 장치.
  9. 제 8 항에 있어서, 상기 데이터 신호의 동일한 변화량 조건에서, 상기 천이 방향에 따라 상기 바이어스 전류가 상이한, 표시 장치.
  10. 제 9 항에 있어서, 상기 천이 방향이 양의 방향일 때 결정되는 제1 바이어스 전류는 상기 천이 방향이 음의 방향일 때 결정되는 제2 바이어스 전류보다 큰, 표시 장치.
  11. 제 8 항에 있어서, 상기 이전 데이터 신호 및 상기 현재 데이터 신호는 각각 상기 데이터선에서 선택된 일부로 공급되는 데이터 신호들의 평균 값인, 표시 장치.
  12. 제 8 항에 있어서, 상기 화소부 내의 동일한 위치 조건에서, 제1 계조로부터 제2 계조로 변하는 상기 천이 방향에 대응하는 제1 바이어스 전류는 상기 제2 계조로부터 상기 제1 계조로 변하는 상기 천이 방향에 대응하는 제2 바이어스 전류와 상이한, 표시 장치.
  13. 제 12 항에 있어서, 상기 제1 계조에 대응하는 전압이 상기 제2 계조에 대응하는 전압보다 작 경우, 상기 제1 바이어스 전류가 상기 제2 바이어스 전류보다 큰, 표시 장치.
  14. 제 3 항에 있어서, 상기 화소부는 제1 방향으로 연속되는 제1 내지 제3 화소 블록들을 포함하고,
    상기 적어도 하나의 신호 출력선은,
    상기 제1 화소 블록에서 상기 주사선들 각각에 접속되는 제1 출력선들;
    상기 제2 화소 블록에서 상기 주사선들 각각에 접속되는 제2 출력선들; 및
    상기 제3 화소 블록에서 상기 주사선들 각각에 접속되는 제3 출력선들을 포함하는, 표시 장치.
  15. 제 14 항에 있어서, 상기 주사선들은 상기 제1 방향으로 연장되며, 상기 제1 내지 제3 출력선들은 상기 제1 방향과 교차하는 제2 방향으로 연장되는, 표시 장치.
  16. 제 15 항에 있어서, 상기 제1 내지 제3 출력선들은 상기 화소부에서 상기 제1 방향으로 갈수록 그 길이가 점차적으로 길어지는, 표시 장치.
  17. 클럭 데이터선을 통해 데이터 구동부에 라인 설정 패킷 및 영상 데이터 패킷을 포함하는 디지털 데이터를 공급하는 단계;
    상기 라인 설정 패킷에 포함되는 화소의 위치 정보를 이용하여 제1 가중치를 결정하는 단계;
    데이터선으로 공급되는 이전 데이터 신호와 현재 데이터 신호의 차이에 기초하여 제2 가중치를 결정하는 단계; 및
    상기 제1 가중치 및 상기 제2 가중치에 기초하여 바이어스 전류를 조절하고, 상기 조절된 바이어스 전류를 상기 데이터 구동부의 출력 버퍼들에 공급하는 단계를 포함하는, 표시 장치의 구동 방법.
  18. 제 17 항에 있어서, 상기 라인 설정 패킷은
    화소부를 복수의 화소 블록들로 구분하며, 상기 구분된 화소 블록들 중 하나를 지시하는 제1 위치 정보 필드;
    상기 화소 블록들 각각을 복수의 수직 블록들로 구분하며, 상기 구분된 수직 블록들 중 하나를 지시하는 제2 위치 정보 필드; 및
    상기 화소 블록들 각각을 복수의 수평 블록들로 구분하며, 상기 구분된 수평 블록들 중 하나를 지시하는 제3 위치 정보 필드를 포함하는, 표시 장치의 구동 방법.
  19. 제 17 항에 있어서, 이전 화소행의 화소들로 제1 데이터 신호가 공급된 후 현재 화소행의 화소들로 제2 데이터 신호가 공급될 때, 상기 현재 화소행에 대하여 상기 화소들의 위치에 따라 상기 출력 버퍼들로 공급되는 상기 바이어스 전류가 상이한, 표시 장치의 구동 방법.
  20. 제 19 항에 있어서, 상기 제2 가중치를 결정하는 단계는, 상기 이전 데이터 신호로부터 상기 현재 데이터 신호로의 변화량 및 천이 방향을 산출하고,
    상기 데이터 신호의 동일한 변화량에 대하여 상기 천이 방향에 따라 상기 바이어스 전류가 상이한, 표시 장치의 구동 방법.
KR1020200117971A 2020-09-14 2020-09-14 표시 장치 및 이의 구동 방법 KR20220036421A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200117971A KR20220036421A (ko) 2020-09-14 2020-09-14 표시 장치 및 이의 구동 방법
US17/235,202 US11302236B2 (en) 2020-09-14 2021-04-20 Display device and method for driving the same
CN202111044395.1A CN114267286A (zh) 2020-09-14 2021-09-07 显示装置
US17/717,471 US11636798B2 (en) 2020-09-14 2022-04-11 Display device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200117971A KR20220036421A (ko) 2020-09-14 2020-09-14 표시 장치 및 이의 구동 방법

Publications (1)

Publication Number Publication Date
KR20220036421A true KR20220036421A (ko) 2022-03-23

Family

ID=80627901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200117971A KR20220036421A (ko) 2020-09-14 2020-09-14 표시 장치 및 이의 구동 방법

Country Status (3)

Country Link
US (2) US11302236B2 (ko)
KR (1) KR20220036421A (ko)
CN (1) CN114267286A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024025248A1 (ko) * 2022-07-28 2024-02-01 주식회사 엘엑스세미콘 디스플레이 구동장치 및 이를 포함하는 디스플레이 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220093787A (ko) * 2020-12-28 2022-07-05 엘지디스플레이 주식회사 저전력 구동 표시 장치 및 이의 구동 방법
KR20220147767A (ko) * 2021-04-27 2022-11-04 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
KR20230001623A (ko) * 2021-06-28 2023-01-05 삼성디스플레이 주식회사 데이터 구동부 및 이를 포함하는 표시 장치
KR20230092487A (ko) * 2021-12-17 2023-06-26 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법
US20230387937A1 (en) * 2022-05-30 2023-11-30 Novatek Microelectronics Corp. Digital-to-analog conversion device and operation method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4371006B2 (ja) * 2004-08-17 2009-11-25 セイコーエプソン株式会社 ソースドライバ及び電気光学装置
KR101990111B1 (ko) 2012-10-29 2019-06-19 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR20150089342A (ko) * 2014-01-27 2015-08-05 삼성전자주식회사 디스플레이 구동 장치 그리고 이의 구동 방법
KR102245640B1 (ko) 2014-09-29 2021-04-29 삼성디스플레이 주식회사 데이터 구동 회로 및 이를 포함하는 표시 장치
KR102256962B1 (ko) 2015-01-28 2021-05-28 삼성디스플레이 주식회사 전계발광 디스플레이 장치 및 전계발광 디스플레이 장치의 단변 구동 방법
KR102528560B1 (ko) 2018-05-04 2023-05-04 삼성전자주식회사 디스플레이 드라이버, 디스플레이 시스템 및 디스플레이 드라이버의 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024025248A1 (ko) * 2022-07-28 2024-02-01 주식회사 엘엑스세미콘 디스플레이 구동장치 및 이를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
US11302236B2 (en) 2022-04-12
US11636798B2 (en) 2023-04-25
CN114267286A (zh) 2022-04-01
US20220230578A1 (en) 2022-07-21
US20220084453A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
KR20220036421A (ko) 표시 장치 및 이의 구동 방법
US10078980B2 (en) Data driver, display driving circuit, and operating method of display driving circuit
KR101952936B1 (ko) 표시 장치 및 그 구동 방법
KR102049228B1 (ko) 전력 소모를 줄일 수 있는 전하 공유 방법과 상기 방법을 수행할 수 있는 장치들
KR101219044B1 (ko) 구동 장치, 표시 장치 및 그의 구동 방법
KR102116554B1 (ko) 표시장치 및 그의 제어방법
US9460681B2 (en) Display device and driving circuit thereof for improving the accuracy of gamma tuning
KR101806407B1 (ko) 감마전압 제어기, 계조 전압 생성기 및 이를 포함하는 표시 장치
KR102621980B1 (ko) 데이터 구동 회로 및 이를 포함하는 표시 장치
EP3996079A1 (en) Data driving circuit and a display device including the same
KR20190124841A (ko) 표시 장치
KR20210045573A (ko) 표시 장치 및 그의 구동 방법
KR20150094872A (ko) 표시 장치 및 그 구동 방법
KR20070027860A (ko) 블록 딤을 감소시키기 위한 장치와 방법, 상기 장치를구비하는 디스플레이 장치
KR20200115935A (ko) 감마 전압 생성 장치 및 이를 포함하는 표시 장치
CN114078409A (zh) 显示装置
JP2018041001A (ja) 表示ドライバー、電気光学装置、電子機器及び表示ドライバーの制御方法
CN113570993A (zh) 数据驱动器、包括该数据驱动器的显示设备
KR102135635B1 (ko) 데이터 구동 집적 회로 및 이를 포함하는 액정 표시 장치
US20220383823A1 (en) Buffer circuit including offset blocking circuit and display device including the same
JP2018017802A (ja) 電気光学装置、電子機器、および電気光学装置の駆動方法
CN112669746A (zh) 用于驱动显示装置的半导体集成电路
KR20220037043A (ko) 표시 장치
KR20190027538A (ko) 액정표시장치 및 그 구동방법
KR20200018753A (ko) 디스플레이 구동 장치 및 이를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination