KR20210045573A - 표시 장치 및 그의 구동 방법 - Google Patents

Abstract

표시 장치 및 그의 구동 방법이 제공된다. 일 실시예에 따른 표시 장치는 구동 전압에 기초하여 영상을 표시하는 복수의 화소들을 포함하는 표시부, 복수의 화소들에 데이터 신호들을 제공하는 데이터 구동부, 데이터 구동부에 복수의 계조 전압들을 제공하는 감마 전압 생성부, 감마 전압 생성부에 제1 기준 전압 및 제2 기준 전압을 제공하는 기준 전압 생성부를 포함하되, 감마 전압 생성부는 제1 기준 전압 및 제2 기준 전압을 분압하여 복수의 계조 전압들을 생성하고, 기준 전압 생성부는 표시부로부터 구동 전압을 측정하여 센싱 구동 전압을 생성하고, 센싱 구동 전압 및 기 설정된 참조 구동 전압을 이용하여 제1 기준 전압 및 제2 기준 전압을 생성한다.

Description

표시 장치 및 그의 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}

본 발명은 표시 장치 및 표시 장치의 구동 방법에 관한 것이다.

표시 장치는 멀티미디어의 발달과 함께 그 중요성이 점차 커지고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device, LCD), 유기 발광 표시 장치(Organic Light Emitting diode Display Device, OLED) 등과 같은 다양한 표시 장치가 개발되고 있다.

표시 장치는 표시부 및 구동부를 포함한다. 표시부는 복수의 화소들을 포함한다. 구동부는 화소들에 스캔 출력 신호를 공급하는 스캔 구동부 및 화소들에 데이터 전압을 공급하는 데이터 구동부를 포함한다. 데이터 구동부는 계조 전압들에 기초하여 타이밍 제어부로부터 입력되는 디지털 형식의 영상 데이터를 아날로그 형식의 데이터 신호로 변환한다.

표시 장치에는 화소들을 구동하기 위한 구동 전압이 제공될 수 있다. 구동 전압이 변화할 경우 구동 전류가 변화하여 표시 화면에 원치 않은 패턴(예컨대, 크로스토크 패턴)이 시인될 수 있다. 이러한 구동 전압은 배선의 저항 및 배선들 간의 커패시턴스 등에 의해 변화할 수 있으며, 인접한 화소들에 제공되는 데이터 전압들의 차이로 인해 변화할 수도 있다.

이에 본 발명이 해결하려는 과제는, 기준 전압의 제어를 통해 구동 전압의 변화량을 보상하는 표시 장치를 제공하고자 하는 것이다.

본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는 구동 전압에 기초하여 영상을 표시하는 복수의 화소들을 포함하는 표시부, 상기 복수의 화소들에 데이터 신호들을 제공하는 데이터 구동부, 상기 데이터 구동부에 복수의 계조 전압들을 제공하는 감마 전압 생성부, 상기 감마 전압 생성부에 제1 기준 전압 및 제2 기준 전압을 제공하는 기준 전압 생성부를 포함하되, 상기 감마 전압 생성부는 상기 제1 기준 전압 및 상기 제2 기준 전압을 분압하여 상기 복수의 계조 전압들을 생성하고, 상기 기준 전압 생성부는 상기 표시부로부터 상기 구동 전압을 측정하여 센싱 구동 전압을 생성하고, 상기 센싱 구동 전압 및 기 설정된 참조 구동 전압을 이용하여 상기 제1 기준 전압 및 상기 제2 기준 전압을 생성한다.

상기 표시 장치는 상기 기준 전압 생성부에 데이터 오프셋 정보를 제공하는 타이밍 제어부를 더 포함하되, 상기 타이밍 제어부는 서로 인접한 화소행들의 데이터 전압 정보들을 비교하여 상기 데이터 오프셋 정보를 생성하고, 상기 기준 전압 생성부는 상기 데이터 오프셋 정보, 상기 센싱 구동 전압, 및 상기 참조 구동 전압에 기초하여 상기 제1 기준 전압 및 상기 제2 기준 전압을 제어할 수 있다.

상기 타이밍 제어부는, 외부로부터 수신된 제1 영상 데이터를 제2 영상 데이터로 변환하는 영상 처리부, 상기 영상 처리부로부터 상기 제2 영상 데이터를 수신하고, 상기 제2 영상 데이터를 저장하는 메모리부, 및 상기 메모리부로부터 상기 제2 영상 데이터 중 제1 화소행의 제1 데이터 전압 정보 및 상기 제2 영상 데이터 중 상기 제1 화소행에 인접한 제2 화소행의 제2 데이터 전압 정보를 수신하는 비교부를 포함하되, 상기 비교부는 상기 제1 데이터 전압 정보 및 상기 제2 데이터 전압 정보의 차이에 기초하여 상기 데이터 오프셋 정보를 출력할 수 있다.

상기 비교부는, 상기 제1 데이터 전압 정보를 복수의 제1 데이터 전압 블록들로 구분하고, 상기 복수의 제1 데이터 전압 블록들 각각의 평균을 산출하여 제1 평균 데이터 전압 정보들을 산출하는 제1 데이터 평균부, 상기 제2 데이터 전압 정보를 복수의 제2 데이터 전압 블록들로 구분하고, 상기 복수의 제2 데이터 전압 블록들 각각의 평균을 산출하여 제2 평균 데이터 전압 정보들을 산출하는 제2 데이터 평균부, 상기 제1 평균 데이터 전압 정보들을 합산하여 제1 합산 데이터 전압 정보를 산출하는 제1 합산부, 상기 제2 평균 데이터 전압 정보들을 합산하여 제2 합산 데이터 전압 정보를 산출하는 제2 합산부, 및 상기 제1 합산 데이터 전압 정보 및 상기 제2 합산 데이터 전압 정보의 차이에 기초하여 상기 데이터 오프셋 정보를 생성하는 오프셋 제공부를 포함할 수 있다.

상기 메모리부가 상기 비교부에 상기 제1 데이터 전압 정보를 제공하는 시점은, 상기 메모리부가 상기 데이터 구동부에 상기 제1 데이터 전압 정보를 제공하는 시점보다 빠를 수 있다.

상기 메모리부가 상기 데이터 구동부에 상기 제1 화소행의 상기 제1 데이터 전압 정보를 제공하는 시점에, 상기 메모리부가 상기 비교부에 상기 제2 화소행의 상기 제2 데이터 전압 정보를 제공하고, 상기 제2 화소행은 상기 제1 화소행의 다음 화소행일 수 있다.

상기 기준 전압 생성부는 상기 데이터 오프셋 정보의 오프셋 수준에 따라 상기 제1 기준 전압 및 상기 제2 기준 전압의 시간 지연(time delay), 슬루율(slew rate), 및 이득(gain) 중 적어도 하나를 제어하되, 상기 데이터 오프셋 정보의 상기 오프셋 수준은 서로 인접한 화소행들의 상기 데이터 전압 정보들의 차이가 클수록 높고, 서로 인접한 화소행들의 상기 데이터 전압 정보들의 차이가 작을수록 낮을 수 있다.

상기 기준 전압 생성부는 상기 오프셋 수준이 높을수록 상기 제1 기준 전압 및 상기 제2 기준 전압의 전압 변경 시점이 빨라지도록 조절할 수 있다.

상기 기준 전압 생성부는 상기 오프셋 수준이 높을수록 상기 제1 기준 전압 및 상기 제2 기준 전압의 슬루율이 증가하도록 조절할 수 있다.

상기 기준 전압 생성부는 상기 오프셋 수준이 높을수록 상기 제1 기준 전압 및 상기 제2 기준 전압의 이득이 증가하도록 조절할 수 있다.

상기 타이밍 제어부는 상기 기준 전압 생성부에 거리 오프셋 정보를 더 제공하되, 상기 타이밍 제어부는 상기 복수의 화소들과 상기 데이터 구동부 사이의 이격 거리에 따라 상기 거리 오프셋 정보를 생성하고, 상기 기준 전압 생성부는 상기 데이터 오프셋 정보, 상기 거리 오프셋 정보, 상기 센싱 구동 전압, 및 상기 참조 구동 전압에 기초하여 상기 제1 기준 전압 및 상기 제2 기준 전압을 제어할 수 있다.

상기 기준 전압 생성부는 상기 거리 오프셋 정보의 오프셋 수준에 따라, 상기 제1 기준 전압 및 상기 제2 기준 전압의 시간 지연(time delay), 슬루율(slew rate), 및 이득(gain) 중 적어도 하나를 제어하되, 상기 거리 오프셋 정보의 상기 오프셋 수준은 상기 이격 거리가 클수록 높고, 상기 이격 거리가 작을수록 낮을 수 있다.

상기 기준 전압 생성부는, 상기 센싱 구동 전압과 상기 참조 구동 전압의 차이에 기초하여 상기 제1 기준 전압을 출력하는 제1 차동 증폭기, 및 상기 센싱 구동 전압과 상기 참조 구동 전압의 차이에 기초하여 상기 제2 기준 전압을 출력하는 제2 차동 증폭기를 포함할 수 있다.

상기 참조 구동 전압은 상기 복수의 화소들을 정상적으로 구동하기 위한 목표 구동 전압일 수 있다.

상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치의 구동 방법은 복수의 화소들을 포함하는 표시부에 공급된 구동 전압을 측정하여 센싱 구동 전압을 생성하는 단계, 서로 인접한 화소행들의 데이터 전압 정보들을 비교하여 데이터 오프셋 정보를 생성하는 단계, 상기 센싱 구동 전압, 기 설정된 참조 구동 전압, 및 상기 데이터 오프셋 정보를 기초로 제1 기준 전압 및 제2 기준 전압을 생성하는 단계, 및 상기 제1 기준 전압 및 상기 제2 기준 전압을 분압하여 복수의 계조 전압들을 생성하는 단계를 포함한다.

상기 제1 기준 전압 및 상기 제2 기준 전압을 생성하는 단계는, 상기 데이터 오프셋 정보의 오프셋 수준에 따라 상기 제1 기준 전압 및 상기 제2 기준 전압의 시간 지연(time delay), 슬루율(slew rate), 및 이득(gain) 중 적어도 하나를 제어하되, 상기 오프셋 수준은 서로 인접한 화소행들의 상기 데이터 전압 정보들의 차이가 클수록 높고, 서로 인접한 화소행들의 상기 데이터 전압 정보들의 차이가 작을수록 낮을 수 있다.

상기 오프셋 수준이 높을수록 상기 제1 기준 전압 및 상기 제2 기준 전압의 제어 시점이 빨라지도록 조절할 수 있다.

상기 오프셋 수준이 높을수록 상기 제1 기준 전압 및 상기 제2 기준 전압의 슬루율이 증가하도록 조절할 수 있다.

상기 오프셋 수준이 높을수록 상기 제1 기준 전압 및 상기 제2 기준 전압의 이득이 증가하도록 조절할 수 있다.

상기 데이터 오프셋 정보를 생성하는 단계는, 제1 화소행의 제1 데이터 전압 정보를 복수의 제1 데이터 전압 블록들로 분할하고, 상기 제1 화소행에 인접한 제2 화소행의 제2 데이터 전압 정보를 복수의 제2 데이터 전압 블록들로 분할하는 단계, 상기 제1 데이터 전압 블록들 각각의 제1 평균 데이터 전압 정보들을 산출하고, 상기 제2 데이터 전압 블록들 각각의 제2 평균 데이터 전압 정보들을 산출하는 단계, 상기 제1 평균 데이터 전압 정보들을 합산하여 제1 합산 데이터 전압 정보를 산출하고, 상기 제2 평균 데이터 전압 정보들을 합산하여 제2 합산 데이터 전압 정보를 산출하는 단계, 및 상기 제1 합산 데이터 전압 정보 및 상기 제2 합산 데이터 전압 정보를 기초로 상기 데이터 오프셋 정보를 생성하는 단계를 포함할 수 있다.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 실시예들에 의하면, 표시 장치는 각 화소들에 제공된 구동 전압을 측정하고, 측정된 센싱 구동 전압 및 기 저장된 참조 구동 전압을 기초로 기준 전압들을 생성하여 구동 전압의 변화량을 보상할 수 있다. 이에 따라, 표시 장치의 표시 품질이 향상될 수 있다.

또한, 본 발명의 실시예들에 의하면, 표시 장치는 인접한 화소행에 대응하는 데이터 전압들을 비교하여 데이터 오프셋 정보를 생성하고, 이를 기초로 기준 전압들을 생성하여 구동 전압의 변화량을 효과적으로 보상할 수 있다.

또한, 본 발명의 실시예들에 의하면, 각 화소와 데이터 구동부와의 거리에 따라 거리 오프셋 정보를 생성하고, 이를 기초로 기준 전압들을 생성하여 구동 전압의 변화량을 효과적으로 보상할 수 있다.

실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 일 실시예에 따른 표시 장치를 나타내는 도면이다,
도 2a는 도 1의 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다.
도 2b는 도 2a의 화소의 예시적인 구동 방법을 설명하기 위한 도면이다.
도 3은 도 1의 표시 장치에 포함된 데이터 구동부를 설명하기 위한 도면이다.
도 4는 도 1의 표시 장치에 포함된 감마 전압 생성부를 설명하기 위한 도면이다.
도 5는 도 1의 표시 장치에 포함된 기준 전압 생성부의 일 예를 설명하기 위한 도면이다.
도 6은 도 5의 기준 전압 생성부에 포함된 기준 전압 보상부의 일 예를 설명하기 위한 도면이다.
도 7은 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 도면이다.
도 8은 도 7의 표시 장치에 포함된 타이밍 제어부를 설명하기 위한 도면이다.
도 9는 도 8의 타이밍 제어부에 포함된 비교부를 설명하기 위한 도면이다.
도 10은 도 7의 표시 장치에 포함된 기준 전압 생성부를 설명하기 위한 도면이다.
도 11은 도 10의 기준 전압 생성부에 포함된 오프셋 보상부를 설명하기 위한 도면이다.
도 12는 도 11의 제1 보상부에 의한 시간 지연 보상의 일 예를 설명하기 위한 도면이다.
도 13은 도 11의 제2 보상부에 의한 슬루율 보상의 일 예를 설명하기 위한 도면이다.
도 14는 도 11의 제3 보상부에 의한 게인 보상의 일 예를 설명하기 위한 도면이다.
도 15는 또 다른 실시예에 따른 표시 장치를 나타내는 도면이다.
도 16은 도 15의 표시 장치에 포함된 기준 전압 생성부를 설명하기 위한 도면이다.
도 17은 도 16의 기준 전압 생성부에 포함된 오프셋 보상부를 설명하기 위한 도면이다.
도 18 및 도 19는 일 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 순서도들이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 도면상의 동일한 구성 요소에 대해서는 동일하거나 유사한 참조 부호를 사용한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.

도 1은 일 실시예에 따른 표시 장치를 나타내는 도면이다,

도 1을 참조하면, 일 실시예에 따른 표시 장치(10)는 표시부(100), 게이트 구동부(200), 데이터 구동부(300), 타이밍 제어부(400), 전원 공급부(500), 감마 전압 생성부(600), 및 기준 전압 생성부(700)를 포함할 수 있다.

표시부(100)는 영상을 표시할 수 있다. 표시부(100)는 표시 패널로 구현될 수 있다. 표시부(100)는 유기발광소자(organic light-emitting device, OLED)와 같은 다양한 디스플레이 소자를 구비할 수 있다. 이하에서는 편의상 디스플레이 소자로서 유기발광소자를 구비하는 표시 장치(10)에 대해 설명한다. 하지만, 본 발명이 이에 한정되는 것은 아니며, 액정 표시 장치(Liquid crystal display device, LCD), 전기 영동 표시 장치(Electrophoretic display, EPD), 무기 발광 표시 장치 등 다양한 방식의 디스플레이 장치에 적용될 수 있다.

표시부(100)는 데이터 라인들(D1 내지 Dm, 단, m은 양의 정수), 스캔 라인들(S1 내지 Sn, 단, n는 양의 정수)(또는, 게이트 라인들), 및 화소(PX)를 포함할 수 있다. 화소(PX)는 데이터 라인들(D1 내지 Dm) 및 스캔 라인들(S1 내지 Sn)에 의해 구획된 영역에 배치될 수 있다. 화소(PX)는 데이터 라인들(D1 내지 Dm) 및 스캔 라인들(S1 내지 Sn)에 전기적으로 연결될 수 있다.

예를 들어, 제1 행 및 제1 열에 위치하는 화소(PX)는 제1 데이터 라인(D1) 및 제1 스캔 라인(S1)에 연결될 수 있다. 다른 예를 들어, 제n 행 및 제m 열에 위치하는 화소(PX)는 제m 데이터 라인(Dm) 및 제n 스캔 라인(Sn)에 연결될 수 있다.

다만, 화소(PX)가 이에 제한되는 것은 아니며, 예를 들어, 화소(PX)는 인접한 행들에 대응하는 스캔 라인들(예를 들어, 화소(PX)가 포함된 행의 이전 행에 대응하는 스캔 라인 및 이후 행에 대응하는 스캔 라인)과 전기적으로 연결될 수 있다. 또한, 도시되지 않았으나, 화소(PX)는 제1 전원선 및 제2 전원선과 전기적으로 연결되어, 제1 구동 전압(VDD) 및 제2 구동 전압(VSS)을 수신할 수 있다. 여기서, 제1 구동 전압(VDD) 및 제2 구동 전압(VSS)은 화소(PX)의 구동에 필요한 전압들일 수 있다. 이하에서, 화소(PX)의 구동에 필요한 구동 전압은 제1 구동 전압(VDD)을 지칭할 수 있다.

화소(PX)는 해당 스캔 라인을 통해 제공되는 스캔 신호에 응답하여, 해당 데이터 라인을 통해 제공되는 데이터 신호에 대응하는 휘도로 발광할 수 있다. 화소(PX)의 구체적인 구성 및 동작에 대해서는 도 2a 및 도 2b를 참조하여 후술하기로 한다.

게이트 구동부(200)(또는, 스캔 구동부)는 게이트 제어 신호(GCS)에 기초하여 스캔 신호(또는, 게이트 신호)를 생성하고, 스캔 신호를 스캔 라인들(S1 내지 Sn)에 제공할 수 있다. 여기서, 게이트 제어 신호(GCS)는 게이트 구동부(200)의 동작을 제어하는 신호이며, 개시 신호, 클럭 신호들 등을 포함할 수 있다. 예를 들어, 게이트 구동부(200)는 클럭 신호들을 이용하여 개시 신호에 대응하는 스캔 신호(예를 들어, 개시 신호와 동일하거나 유사한 파형을 가지는 스캔 신호)를 순차적으로 생성 및 출력할 수 있다. 게이트 구동부(200)는 시프트 레지스터(shift register)로 구현될 수 있으나 이에 한정되는 것은 아니다. 게이트 구동부(200)는 표시부(100)의 일 영역(또는, 표시 패널의 일 영역) 상에 형성되거나, 집적 회로로 구현되고 연성 회로 기판에 실장되어 표시부(100)와 연결될 수도 있다.

데이터 구동부(300)는 IC(Integrated Circuit)(예를 들어, 구동 IC)로 구현될 수 있고, 연성 회로 기판에 실장되어 표시부(100)와 연결될 수도 있다. 데이터 구동부(300)는 영상 데이터(DATA2), 데이터 제어 신호(DCS), 계조 전압들(V0 내지 V255)(또는, 감마 전압들)에 기초하여 데이터 신호를 생성하고, 데이터 신호를 화소행 단위로 데이터 라인들(D1 내지 Dm)에 제공할 수 있다. 여기서, 데이터 제어 신호(DCS)는 데이터 구동부(300)의 동작을 제어하는 신호이며, 로드 신호, 개시 신호, 클럭 신호들 등을 포함할 수 있다.

타이밍 제어부(400)는 외부(예를 들어, 그래픽 프로세서)로부터 입력 영상 데이터(DATA1)(예를 들어, RGB 데이터) 및 입력 제어 신호들을 수신할 수 있다. 입력 영상 데이터(DATA1)는 각 화소(PX)들에 대응하는 계조 값들을 포함할 수 있다. 입력 제어 신호들은 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클럭 신호(MCLK), 데이터 인에이블 신호(DE) 등을 포함할 수 있다.

타이밍 제어부(400)는 입력 영상 데이터(DATA1)에 기초하여 영상 데이터(DATA2)를 생성하고, 입력 제어 신호들에 기초하여 게이트 제어 신호(GCS) 및 데이터 제어 신호(DCS)를 생성할 수 있다. 타이밍 제어부(400)는 게이트 제어 신호(GCS)를 게이트 구동부(200)에 제공할 수 있고, 데이터 제어 신호(DCS) 및 영상 데이터(DATA2)를 데이터 구동부(300)에 제공할 수 있다.

전원 공급부(500)는 표시부(100)에 제1 구동 전압(VDD) 및 제2 구동 전압(VSS)을 공급할 수 있다. 제1 구동 전압(VDD)은 제2 구동 전압(VSS)보다 높은 값을 가질 수 있다. 제1 구동 전압(VDD)은 표시부(100)의 일 측으로 제공될 수 있다. 표시부(100)의 일 측으로 제공된 제1 구동 전압(VDD)은, 표시부(100)의 내부 배선의 저항 및 배선들 간에 발생한 커패시턴스(capacitance)에 의해, 표시부(100)의 일 측에 배향하는 타 측에 인접한 영역에서는 일 측에서보다 강하된 값을 가질 수 있다. 도면상 도시되진 않았으나, 전원 공급부(500)는 표시부(100)에 초기화 전압 등을 더 공급할 수도 있다.

감마 전압 생성부(600)(또는, 계조 전압 생성부)는 제1 기준 전압(VG1), 제2 기준 전압(VG2), 및 입력 최대 휘도 값(DBVI)을 수신하고, 이를 기초로 복수의 계조들에 대한 복수의 계조 전압들(V0 내지 V255)을 생성하여 데이터 구동부(300)에 제공할 수 있다.

감마 전압 생성부(600)에서 생성된 복수의 계조 전압들(V0 내지 V255)은 제1 기준 전압(VG1) 및 제2 기준 전압(VG2) 사이의 중간 전압들일 수 있다. 복수의 계조 전압들(V0 내지 V255)은 제공된 제1 및 제2 기준 전압들(VG1, VG2)에 대응하여 변동될 수 있다. 예를 들어, 제1 및 제2 기준 전압들(VG1, VG2)이 일정 비율로 증가할 경우, 복수의 계조 전압들(V0 내지 V255)도 이와 동일한 비율로 증가할 수 있다.

또한, 감마 전압 생성부(600)는 입력 최대 휘도 값(DBVI)을 수신하고, 입력 최대 휘도 값(DBVI)에 대응하는 계조 전압들(V0 내지 V255)을 제공할 수 있다. 이하에서 설명의 편의를 위해 0 계조(최소 계조)부터 255 계조(최대 계조)까지 총 256개 계조들이 존재하는 것으로 설명하나, 8 비트를 초과하여 계조 값들을 표현하는 경우 더 많은 계조가 존재할 수도 있다. 여기서 최소 계조는 가장 어두운 계조이며, 최대 계조는 가장 밝은 계조일 수 있다.

최대 휘도 값은 최대 계조에 대응하여 화소들에서 방출되는 광의 휘도 값일 수 있다. 예를 들어, 최대 휘도 값은 하나의 도트(dot)를 이루는 화소가 255 계조에 대응하여 발광함으로써 생성되는 백색 광의 휘도 값일 수 있다. 휘도 값의 단위는 니트(nit)일 수 있다. 이러한 최대 휘도 값은 표시 장치(10)에 대한 사용자의 조작에 의해 수동적으로 설정되거나, 조도 센서 등과 연계된 알고리즘에 의해 자동적으로 설정될 수 있다. 이때, 설정되는 최대 휘도 값을 입력 최대 휘도 값(DBVI)이라고 표현한다.

기준 전압 생성부(700)는 참조 구동 전압(VDD_R), 보상 선택 신호(VCS), 참조 전압(VRF), 및 센싱 구동 전압(VDD_S) 등을 수신하고, 이를 기초로 제1 기준 전압(VG1) 및 제2 기준 전압(VG2)을 생성 또는 제어하여, 감마 전압 생성부(600)에 제1 기준 전압(VG1) 및 제2 기준 전압(VG2)을 제공할 수 있다. 제1 기준 전압(VG1)은 제1 구동 전압(VDD) 보다 높은 값이고, 제2 기준 전압(VG2)은 제1 구동 전압(VDD) 보다 낮은 값일 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 기준 전압(VG1) 및 제2 기준 전압(VG2)은 모두 제1 구동 전압(VDD) 보다 낮은 값일 수도 있다.

여기서, 참조 구동 전압(VDD_R)은 표시부(100)의 화소(PX)들을 정상적으로 구동하기 위한 목표 구동 전압 값일 수 있고, 센싱 구동 전압(VDD_S)은 표시부(100)에 실질적으로 제공된 제1 구동 전압(VDD)을 측정한 전압 값일 수 있다.

상술한 바와 같이, 전원 공급부(500)에서 생성되어 표시부(100)에 제공된 제1 구동 전압(VDD)은 각 화소(PX)들에 제1 구동 전압(VDD)을 전달하는 배선들의 저항 및 다른 배선들 사이에 발생한 커패시턴스로 인해 지연될 수 있으며, 전압 강하가 발생할 수 있다. 즉, 각 화소(PX)들에 실질적으로 제공되는 구동 전압은 제1 구동 전압(VDD)과 차이가 있을 수 있다.

이에 따라, 기준 전압 생성부(700)는 각 화소(PX)들로부터 검출되는 구동 전압을 센싱 구동 전압(VDD_S)으로 결정할 수 있고, 각 화소(PX)들을 정상적으로 구동하기 위한 참조 구동 전압(VDD_R)과 센싱 구동 전압(VDD_S)을 비교하여 제1 기준 전압(VG1) 및 제2 기준 전압(VG2)을 생성할 수 있다. 즉, 기준 전압 생성부(700)에서 생성된 제1 기준 전압(VG1) 및 제2 기준 전압(VG2)은 표시부(100)에서의 제1 구동 전압(VDD)의 변화량을 보상하여 각 화소(PX)들이 정상적으로 구동하도록 할 수 있다.

기준 전압 생성부(700)의 구체적인 구성들 및 동작 방법에 대해 도 5를 참조하여 자세히 후술하기로 한다.

한편, 도 1에서 타이밍 제어부(400)는 데이터 구동부(300)에 독립적으로 구현된 것으로 도시되어 있으나, 이에 한정되는 것은 아니다. 예를 들어, 타이밍 제어부(400)는 데이터 구동부(300)와 함께 하나의 집적 회로(예컨대, 타이밍 컨트롤러 내장 구동부(Timing controller Embedded Driver, TED))로 구현될 수 있다.

또한, 도 1에서 감마 전압 생성부(600) 및 기준 전압 생성부(700)는 데이터 구동부(300) 또는 타이밍 제어부(400)에 독립적으로 구현된 것으로 도시되어 있으나, 이에 한정되는 것은 아니다. 예를 들어, 감마 전압 생성부(600) 및 기준 전압 생성부(700)는 데이터 구동부(300) 또는 타이밍 제어부(400)와 함께 하나의 집적 회로로 구현되거나, 데이터 구동부(300) 또는 타이밍 제어부(400)에 포함되어 일부 또는 전부가 소프트웨어적으로 구현될 수도 있다.

도 2a는 도 1의 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다. 도 2b는 도 2a의 화소의 예시적인 구동 방법을 설명하기 위한 도면이다.

도 2a 및 도 2b를 참조하면, 화소(PXij)는 스캔 라인(Si) 및 데이터 라인(Dj)에 연결될 수 있다. 스캔 라인(Si)은 도 1의 스캔 라인들(S1 내지 Sn) 중 어느 하나이고, 데이터 라인(Dj)은 도 1의 데이터 라인들(D1 내지 Dm) 중 어느 하나일 수 있다.

화소(PXij)는 발광 소자(LD), 복수의 트랜지스터들(T1, T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.

본 실시예에서 트랜지스터들은 P형 트랜지스터, 예를 들어 PMOS로 도시되었지만, 당업자라면 N형 트랜지스터, 예를 들어 NMOS로 동일한 기능을 하는 화소 회로를 구성할 수 있을 것이다.

발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)은 제1 트랜지스터(T1)를 경유하여 제1 구동 전압 라인(VDDL)에 연결될 수 있고, 발광 소자(LD)의 제2 전극(예컨대, 캐소드 전극)은 제2 구동 전압 라인(VSSL)에 연결될 수 있다. 제1 구동 전압 라인(VDDL)은 제1 구동 전압(도 1의 VDD)을 제공하는 라인이고, 제2 구동 전압 라인(VSSL)은 제2 구동 전압(도 1의 VSS)을 제공하는 라인일 수 있다.

제1 트랜지스터(T1, 구동 트랜지스터)의 제1 전극은 제1 구동 전압 라인(VDDL)에 연결될 수 있고, 제2 전극은 발광 소자(DL)의 제1 전극에 연결될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 연결될 수 있다. 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 발광 소자(LD)로 공급되는 구동 전류의 양을 제어할 수 있다.

제2 트랜지스터(T2, 스위칭 트랜지스터)의 제1 전극은 데이터 라인(Dj)에 연결될 수 있고, 제2 전극은 제1 노드(N1)에 연결될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(Si)에 연결될 수 있다.

스토리지 커패시터(Cst)의 일 전극은 제1 노드(N1)에 연결될 수 있고, 다른 전극은 제1 구동 전압 라인(VDDL)에 연결될 수 있다. 스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 한 프레임의 데이터 신호에 대응하는 전압으로 충전될 수 있고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지할 수 있다.

제2 트랜지스터(T2)의 게이트 전극에 스캔 라인(Si)을 통해서 턴-온 레벨(로우 레벨)의 스캔 신호가 공급되면, 제2 트랜지스터(T2)는 데이터 라인(Dj)과 스토리지 커패시터(Cst)의 일 전극을 연결시킬 수 있다. 이에 따라, 스토리지 커패시터(Cst)에는 데이터 라인(Dj)을 통해 인가된 데이터 전압(DATAij)과 제1 구동 전압 라인(VDDL)의 제1 구동 전압(도 1의 VDD)의 차이에 따른 전압 값이 기입될 수 있다. 이 때, 데이터 전압(DATAij)은 계조 전압들(도 1의 V0 내지 V255) 중 하나에 대응할 수 있다.

제1 트랜지스터(T1)는 스토리지 커패시터(Cst)에 기입된 전압에 따라 결정된 구동 전류를 제1 구동 전압 라인(VDDL)으로부터 제2 구동 전압 라인(VSSL)으로 흐르게 할 수 있다. 발광 소자(LD)는 구동 전류 량에 따른 휘도로 발광할 수 있다.

설명의 편의상, 도 2a에서는 데이터 신호를 화소(PXij)의 내부로 전달하기 위한 제2 트랜지스터(T2)와, 데이터 신호의 저장을 위한 스토리지 커패시터(Cst)와, 데이터 신호에 대응하는 구동 전류를 발광 소자(LD)로 공급하기 위한 제1 트랜지스터(T1)를 포함한 비교적 단순한 구조의 화소 회로를 도시하였다.

다만, 본 발명이 이에 한정되는 것은 아니며, 화소 회로의 구조는 다양하게 변경 실시될 수 있다. 일 예로, 화소 회로는 제1 트랜지스터(T1)의 문턱 전압을 보상하기 위한 보상 트랜지스터, 제1 노드(N1) 또는 발광 소자(LD)의 애노드 전극을 초기화하기 위한 초기화 트랜지스터, 및/또는 발광 소자(LD)의 발광 시간을 제어하기 위한 발광 제어 트랜지스터 등과 같은 각종 트랜지스터들을 추가적으로 더 포함할 수도 있다.

도 3은 도 1의 표시 장치에 포함된 데이터 구동부를 설명하기 위한 도면이다.

도 3을 참조하면, 데이터 구동부(300)는 시프트 레지스터(310), 래치부(320), 디지털-아날로그 컨버터(330), 및 출력 버퍼부(340)를 포함할 수 있다.

시프트 레지스터(310)는 타이밍 제어부(400)로부터 수평 개시 신호(STH) 및 데이터 클럭 신호(DCLK)를 수신할 수 있다. 수평 개시 신호(STH) 및 데이터 클럭 신호(DCLK)는 타이밍 제어부(400)가 제공한 데이터 제어 신호(도 1의 DCS)에 포함된 신호일 수 있다. 시프트 레지스터(310)는 데이터 클럭 신호(DCLK)에 동기하여 수평 개시 신호(STH)를 시프트 시킴으로써 샘플링 신호를 생성할 수 있다.

래치부(320)는 샘플링 신호에 응답하여 영상 데이터(DATA2)를 래치할 수 있다. 래치부(320)는 래치된 영상 데이터(DATA2)를 로드 신호(LOAD)에 응답하여 출력할 수 있다.

디지털-아날로그 컨버터(Digital-Analog Converter, DAC)(330)는 계조 전압들(V0 내지 V255)에 기초하여 래치된 디지털 형식의 영상 데이터(DATA2)를 상응하는 아날로그 형식의 데이터 신호로 변환할 수 있다.

출력 버퍼부(340)는 데이터 신호들을 데이터 라인들(D1 내지 Dm)로 출력할 수 있다. 일 실시예로, 출력 버퍼부(340)는 전압 팔로워(voltage follower)를 포함할 수 있으며, 전달된 데이터 신호를 그대로 출력할 수 있다. 다른 실시예로, 출력 버퍼부(340)는 증폭기를 포함할 수 있으며, 전달된 데이터 신호들을 증폭하여 출력할 수 있다.

한편, 도 3에서는 데이터 구동부(300)가 시프트 레지스터(310), 래치부(320), 디지털-아날로그 컨버터(330), 및 출력 버퍼부(340)를 포함하는 것으로 설명하였으나, 데이터 구동부(300)의 구조는 이에 한정되는 것은 아니고, 다른 구성들을 더 포함할 수 있다.

도 4는 도 1의 표시 장치에 포함된 감마 전압 생성부를 설명하기 위한 도면이다.

도 4를 참조하면, 감마 전압 생성부(600)는 선택 값 제공부(610), 감마 전압 출력부(620), 저항 스트링들(RS1~RS11), 멀티플렉서들(MX1~MX12), 및 저항들(R1~R10)을 포함할 수 있다.

선택 값 제공부(610)는 입력 최대 휘도 값(DBVI)에 따라 멀티플렉서들(MX1~MX12)에 대한 선택 값들을 제공할 수 있다. 입력 최대 휘도 값(DBVI)에 따른 선택 값들은 메모리 소자, 예를 들어 레지스터 등의 소자에 미리 저장될 수 있다.

저항 스트링(RS1)은 제1 기준 전압(VG1) 및 제2 기준 전압(VG2)의 중간 전압들을 생성할 수 있다. 멀티플렉서(MX1)는 선택 값에 따라 저항 스트링(RS1)으로부터 제공된 중간 전압들 중 하나를 선택하여, 제3 기준 전압(VT)을 출력할 수 있다. 멀티플렉서(MX2)는 선택 값에 따라 저항 스트링(RS1)으로부터 제공된 중간 전압들 중 하나를 선택하여, 255 계조 전압(V255)을 출력할 수 있다.

저항 스트링(RS11)은 제3 기준 전압(VT) 및 255 계조 전압(V255)의 중간 전압들을 생성할 수 있다. 멀티플렉서(MX12)는 선택 값에 따라 저항 스트링(RS11)으로부터 제공된 중간 전압들 중 하나를 선택하여, 203 계조 전압(V203)을 출력할 수 있다.

저항 스트링(RS10)은 제3 기준 전압(VT) 및 203 계조 전압(V203)의 중간 전압들을 생성할 수 있다. 멀티플렉서(MX11)는 선택 값에 따라 저항 스트링(RS10)으로부터 제공된 중간 전압들 중 하나를 선택하여, 151 계조 전압(V151)을 출력할 수 있다.

저항 스트링(RS9)은 제3 기준 전압(VT) 및 151 계조 전압(V151)의 중간 전압들을 생성할 수 있다. 멀티플렉서(MX10)는 선택 값에 따라 저항 스트링(RS9)으로부터 제공된 중간 전압들 중 하나를 선택하여, 87 계조 전압(V87)을 출력할 수 있다.

저항 스트링(RS8)은 제3 기준 전압(VT) 및 87 계조 전압(V87)의 중간 전압들을 생성할 수 있다. 멀티플렉서(MX9)는 선택 값에 따라 저항 스트링(RS8)으로부터 제공된 중간 전압들 중 하나를 선택하여, 51 계조 전압(V51)을 출력할 수 있다.

저항 스트링(RS7)은 제3 기준 전압(VT) 및 51 계조 전압(V51)의 중간 전압들을 생성할 수 있다. 멀티플렉서(MX8)는 선택 값에 따라 저항 스트링(RS7)으로부터 제공된 중간 전압들 중 하나를 선택하여, 35 계조 전압(V35)을 출력할 수 있다.

저항 스트링(RS6)은 제3 기준 전압(VT) 및 35 계조 전압(V35)의 중간 전압들을 생성할 수 있다. 멀티플렉서(MX7)는 선택 값에 따라 저항 스트링(RS6)으로부터 제공된 중간 전압들 중 하나를 선택하여, 23 계조 전압(V23)을 출력할 수 있다.

저항 스트링(RS5)은 제3 기준 전압(VT) 및 23 계조 전압(V23)의 중간 전압들을 생성할 수 있다. 멀티플렉서(MX6)는 선택 값에 따라 저항 스트링(RS5)으로부터 제공된 중간 전압들 중 하나를 선택하여, 11 계조 전압(V11)을 출력할 수 있다.

저항 스트링(RS4)은 제1 기준 전압(VG1) 및 11 계조 전압(V11)의 중간 전압들을 생성할 수 있다. 멀티플렉서(MX5)는 선택 값에 따라 저항 스트링(RS4)으로부터 제공된 중간 전압들 중 하나를 선택하여, 7 계조 전압(V7)을 출력할 수 있다.

저항 스트링(RS3)은 제1 기준 전압(VG1) 및 7 계조 전압(V7)의 중간 전압들을 생성할 수 있다. 멀티플렉서(MX4)는 선택 값에 따라 저항 스트링(RS3)으로부터 제공된 중간 전압들 중 하나를 선택하여, 1 계조 전압(V1)을 출력할 수 있다.

저항 스트링(RS2)은 제1 기준 전압(VG1) 및 1 계조 전압(V1)의 중간 전압들을 생성할 수 있다. 멀티플렉서(MX3)는 선택 값에 따라 저항 스트링(RS2)으로부터 제공된 중간 전압들 중 하나를 선택하여, 0 계조 전압(V0)을 출력할 수 있다.

상술한 0, 1, 7, 11, 23, 35, 51, 87, 600, 203, 및 255 계조들은 기준 계조들로 명명될 수 있다. 또한, 멀티플렉서들(MX2~MX12)로부터 생성된 계조 전압들(V0, V1, V7, V11, V23, V35, V51, V87, V151, RV203, V255)은 기준 계조 전압들로 명명될 수 있다. 기준 계조들의 개수 및 기준 계조들에 해당하는 계조 번호는 제품에 따라 달리 설정될 수 있다.

감마 전압 출력부(620)는 기준 계조 전압들(V0, V1, V7, V11, V23, V35, V51, V87, V151, RV203, V255)을 분압하여, 전체 계조 전압들(V0~V255)을 생성할 수 있다. 예를 들어, 감마 전압 출력부(620)는 기준 계조 전압들(V1, V7)을 분압하여 계조 전압들(V2~V6)을 생성할 수 있다.

도 5는 도 1의 표시 장치에 포함된 기준 전압 생성부의 일 예를 설명하기 위한 도면이다.

도 1 및 도 5를 참조하면, 기준 전압 생성부(700)는 초기 전압 생성부(710) 및 기준 전압 보상부(720)를 포함할 수 있다.

초기 전압 생성부(710)는 참조 전압(VRF)을 기초로 제1 초기 기준 전압(VIG1) 및 제2 초기 기준 전압(VIG2)을 생성할 수 있다. 일 실시예로, 참조 전압(VRF)은 제1 구동 전압(VDD)과 실질적으로 동일한 전압일 수 있으나, 이에 한정되는 것은 아니다.

제1 초기 기준 전압(VIG1) 및 제2 초기 기준 전압(VIG2)은 제품 생산 시 수행되는 감마 전압 설정 공정에서 결정되는 전압 값들일 수 있다. 감마 전압 설정 공정에서 표시 장치(10)는 전원 공급부(500)가 아닌 별도의 테스트 장치에 연결될 수 있고, 테스트 장치로부터 테스트 구동 전압을 제공받을 수 있다. 표시 장치(10)는 테스트 구동 전압에 대응하여 제1 초기 기준 전압(VIG1) 및 제2 초기 기준 전압(VIG2)을 결정할 수 있고, 이를 기초로 초기 계조 전압들을 설정할 수 있다. 예컨대, 감마 전압 설정 공정에서 표시 장치(10)는 제1 초기 기준 전압(VIG1) 및 제2 초기 기준 전압(VIG2)을 기초로 화소(PX)들의 각 계조들에 의한 휘도가 소정의 감마 곡선(예컨대, 2.2 감마 곡선)이 되도록 초기 계조 전압들을 설정할 수 있다.

제품 생산 후 전원 공급부(500)는 표시 장치(10)에 연결되어 제1 구동 전압(VDD)을 제공할 수 있다. 전원 공급부(500)로부터 제공된 제1 구동 전압(VDD)은 감마 전압 설정 공정 시 테스트 장치의 테스트 구동 전압과 편차가 발생할 수 있다. 예컨대, 감마 전압 설정 공정 시에 표시 장치(10)와 테스트 장치를 연결하기 위한 커넥터의 저항과 제품 생산 후 표시 장치(10)와 전원 공급부(500)를 연결하기 위한 커넥터의 저항이 서로 상이할 수 있다.

기준 전압 보상부(720)는 제품 생산 후의 구동 전압에 편차가 발생함에 따라, 참조 구동 전압(VDD_R)과 센싱 구동 전압(VDD_S)을 수신하고, 이를 기초로 제1 초기 기준 전압(VIG1) 및 제2 초기 기준 전압(VIG2)을 보상할 수 있다. 기준 전압 보상부(720)는 제1 초기 기준 전압(VIG1) 및 제2 초기 기준 전압(VIG2)을 보상하여 제1 기준 전압(VG1) 및 제2 기준 전압(VG2)을 생성할 수 있다.

도 6을 더 참조하여 기준 전압 보상부(720)에 대해 구체적으로 설명한다.

도 6은 도 5의 기준 전압 생성부에 포함된 기준 전압 보상부의 일 예를 설명하기 위한 도면이다.

도 6을 참조하면, 기준 전압 보상부(720)는 제1 기준 전압 보상부(720a) 및 제2 기준 전압 보상부(720b)를 포함할 수 있다.

제1 기준 전압 보상부(720a)는 제1 초기 기준 전압(VIG1)을 보상하여 제1 기준 전압(VG1)을 출력할 수 있다.

제1 기준 전압 보상부(720a)는 제1 차동 증폭기(7201), 및 복수의 저항들(Ra, Rb, Rc, Rd)를 포함할 수 있다.

제1 차동 증폭기(7201)의 제1 입력단(+)에는 저항(Rc)을 경유하여 제1 초기 기준 전압(VIG1)이 인가되고, 저항(Rd)을 경유하여 센싱 구동 전압(VDD_S)이 인가될 수 있다. 또한, 제1 차동 증폭기(7201)의 제2 입력단(-)에는 저항(Ra)을 경유하여 참조 구동 전압(VDD_R)이 인가되고, 저항(Rb)을 경유하여 제1 기준 전압(VG1)이 인가될 수 있다.

제1 기준 전압(VG1)은 제1 차동 증폭기(7201)의 제1 입력단(+)의 전압과 제2 입력단(-)의 전압의 차이에 비례하는 값으로 출력될 수 있다. 즉, 제1 기준 전압(VG1)은 제1 초기 기준 전압(VIG1)에 센싱 구동 전압(VDD_S)과 참조 구동 전압(VDD_R)의 차이가 더해진 값에 비례한 전압으로 출력될 수 있다.

한편, 제1 기준 전압 보상부(720a)의 저항들(Ra, Rb, Rc, Rd)은 모두 동일한 값을 가질 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 저항들(Ra, Rb, Rc, Rd)의 저항 값들이 서로 상이할 수 있고, 이에 따라 제1 차동 증폭기(7201)를 통해 출력되는 제1 기준 전압(VG1)의 전압 값이 조정될 수 있다.

제2 기준 전압 보상부(720b)는 제2 초기 기준 전압(VIG2)을 보상하여 제2 기준 전압(VG2)을 출력할 수 있다.

제2 기준 전압 보상부(720b)는 제2 차동 증폭기(7202), 및 복수의 저항들(Re, Rf, Rg, Rh)를 포함할 수 있다.

제2 차동 증폭기(7202)의 제1 입력단(+)에는 저항(Rg)을 경유하여 제2 초기 기준 전압(VIG2)이 인가되고, 저항(Rh)을 경유하여 센싱 구동 전압(VDD_S)이 인가될 수 있다. 또한, 제2 차동 증폭기(7202)의 제2 입력단(-)에는 저항(Re)을 경유하여 참조 구동 전압(VDD_R)이 인가되고, 저항(Rf)을 경유하여 제2 기준 전압(VG2)이 인가될 수 있다.

이에 따라, 제2 기준 전압(VG2)은 제2 차동 증폭기(7202)의 제1 입력단(+)의 전압과 제2 입력단(-)의 전압의 차이에 비례하는 값으로 출력될 수 있다. 즉, 제2 기준 전압(VG2)은 제2 초기 기준 전압(VIG2)에 센싱 구동 전압(VDD_S)과 참조 구동 전압(VDD_R)의 차이가 더해진 값에 비례한 전압으로 출력될 수 있다.

제2 기준 전압 보상부(720a)의 저항들(Re, Rf, Rg, Rh)은 모두 동일한 값을 가질 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 저항들(Re, Rf, Rg, Rh)의 저항 값들이 서로 상이할 수 있고, 이에 따라 제2 차동 증폭기(7202)를 통해 출력되는 제2 기준 전압(VG2)의 전압 값이 조정될 수 있다.

제1 기준 전압 보상부(720a) 및 제2 기준 전압 보상부(720b)는 각각 제1 선택기(7203) 및 제2 선택기(7204)를 더 포함할 수 있다. 보상 선택 신호(VCS)에 따라, 제1 선택기(7203)는 제1 초기 기준 전압(VIG1) 및 제1 기준 전압(VG1) 중 하나를 선택하여 출력할 수 있고, 제2 선택기(7204)는 제2 초기 기준 전압(VIG2) 및 제2 기준 전압(VG2) 중 하나를 선택하여 출력할 수 있다. 제1 선택기(7203) 및 제2 선택기(7204)에 제공되는 보상 선택 신호(VCS)는 서로 동일할 수 있다. 이에 따라, 기준 전압 보상부(720)에서는 제1 기준 전압(VG1) 및 제2 기준 전압(VG2)이 함께 출력되거나, 제1 초기 기준 전압(VIG1) 및 제2 초기 기준 전압(VIG2)이 함께 출력될 수 있다.

도 6에 도시된 기준 전압 보상부(720)의 구조는 다양한 구조들 중 일 예를 나타내고 있을 뿐, 기준 전압 보상부(720)는 더욱 다양한 구조를 가질 수 있다.

도 2a에 예시된 바와 같이, 발광 소자(LD)에 흐르는 구동 전류 량은 제1 트랜지스터(T1)의 일 전극에 연결된 제1 구동 전압(VDD) 및 제2 트랜지스터(T2)를 통해 게이트 전극에 연결된 데이터 라인(Dj)에 의해 결정될 수 있다. 배선 저항 및 배선 간 커패시턴스 등 다양한 원인에 의해 제1 구동 전압(VDD)이 변화할 경우, 발광 소자(LD)에는 의도한 구동 전류가 흐르지 않을 수 있고, 이에 따라 표시 장치에는 원치 않는 패턴이 시인될 수 있다.

표시 장치(10)의 기준 전압 생성부(700)는 각 화소(PX)들에 제공된 제1 구동 전압(VDD)을 측정한 센싱 구동 전압(VDD_S)과 각 화소(PX)들의 정상적인 동작을 위한 참조 구동 전압(VDD_R) 간의 차이를 반영하여 제1 기준 전압(VG1) 및 제2 기준 전압(VG2)을 생성할 수 있다. 이러한 제1 기준 전압(VG1) 및 제2 기준 전압(VG2)을 기초로 계조 전압들(V0 내지 V255)이 생성될 수 있으며, 계조 전압들(V0 내지 V255)을 기초로 데이터 신호들이 생성될 수 있다. 즉, 제1 기준 전압(VG1) 및 제2 기준 전압(VG2)을 통해 제1 구동 전압(VDD)의 변화량이 보상될 수 있고, 표시 장치의 표시 품질이 향상될 수 있다.

이하, 표시 장치의 다른 실시예에 대해 설명한다. 이하의 실시예에서 이전에 설명한 실시예와 동일한 구성에 대해서는 동일한 참조 부호로 지칭하고, 그 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.

도 7 내지 도 14의 실시예는 상술한 실시예와 비교하여 기준 전압 생성부가 타이밍 제어부로부터 데이터 오프셋 정보를 더 수신하고, 이를 기초로 제1 및 제2 기준 전압들을 생성하는 점에서 차이가 있다.

도 7은 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 도면이다.

도 7을 참조하면, 표시 장치(11)의 타이밍 제어부(401)는 기준 전압 생성부(701)에 데이터 오프셋 정보(OS)를 더 제공할 수 있다. 데이터 오프셋 정보(OS)는 인접한 화소행의 데이터 전압 값들을 비교한 정보일 수 있다.

기준 전압 생성부(701)는 데이터 오프셋 정보(OS)를 수신하여, 이를 기초로 제1 기준 전압(VG1') 및 제2 기준 전압(VG2')을 생성할 수 있다.

감마 전압 생성부(600)는 제1 기준 전압(VG1') 및 제2 기준 전압(VG2')을 기초로 계조 전압들(V0' 내지 V255')을 생성할 수 있고, 데이터 구동부(300)는 계조 전압들(V0' 내지 V255')을 기초로 데이터 신호들을 생성하여, 데이터 라인들(D1 내지 Dm)에 화소행 단위로 데이터 신호들을 제공할 수 있다.

도 8은 도 7의 표시 장치에 포함된 타이밍 제어부를 설명하기 위한 도면이다.

도 7 및 도 8을 참조하면, 타이밍 제어부(401)는 영상 처리부(410), 메모리부(420) 및 비교부(430)를 포함할 수 있다.

영상 처리부(410)는 입력 영상 데이터(DATA1)를 영상 데이터(DATA2)로 변환할 수 있다. 영상 데이터(DATA2)는 입력 영상 데이터(DATA1)를 표시부(100)의 화소 배열에 대응하도록 변환한 데이터일 수 있다. 영상 데이터(DATA2)는 복수의 데이터 전압 정보들을 포함할 수 있다. 데이터 전압 정보는 화소행 단위로 데이터 라인들(D1 내지 Dm)에 제공되는 데이터 신호들 각각의 계조 정보를 포함할 수 있다. 예를 들어, 데이터 전압 정보는 화소행들 각각의 계조 정보일 수 있다.

메모리부(420)는 영상 처리부(410)로부터 영상 데이터(DAT2)를 수신하고, 일시적으로 영상 데이터(DATA2)를 저장할 수 있다. 일 실시예로, 메모리부(420)는 영상 처리부(410)로부터 화소행의 순서에 맞게 복수의 데이터 전압 정보들을 순차적으로 제공받을 수 있다.

메모리부(420)는 데이터 구동부(300)에 저장된 영상 데이터(DATA2)를 제공할 수 있다. 예를 들어, 메모리부(420)는 복수의 데이터 전압 정보들을 데이터 구동부(300)에 순차적으로 제공할 수 있다.

또한, 메모리부(420)는 비교부(430)에도 저장된 영상 데이터(DATA2)를 제공할 수 있으며, 순차적으로 화소행들의 데이터 전압 정보들을 제공할 수 있다. 예를 들어, 메모리부(420)가 비교부(430)에 제공하는 영상 데이터(DATA2)는 제1 데이터 전압 정보(DVa) 및 제2 데이터 전압 정보(DVb)를 포함할 수 있다. 제1 데이터 전압 정보(DVa)는 표시부(100)에 배열된 화소(PX)들 중 제1 화소행에 대응하는 데이터 전압 정보일 수 있고, 제2 데이터 전압 정보(DVb)는 제1 화소행에 인접한 제2 화소행에 대응하는 데이터 전압 정보일 수 있다. 즉, 제1 데이터 전압 정보(DVa) 및 제2 데이터 전압 정보(DVb)는 서로 인접한 화소행에 대응하는 데이터들일 수 있다. 여기서 제1 화소행은 표시부의 화소행들 중 임의의 화소행이고, 제2 화소행은 제1 화소행의 다음 화소행에 위치하는 화소행일 수 있으나, 이에 한정되지 않는다.

한편, 메모리부(420)는 데이터 구동부(300) 및 비교부(430)에 영상 데이터(DATA2)를 화소행 단위로 제공할 수 있다. 또한 메모리부(420)는 복수의 데이터 전압 정보들을 순차적으로 제공할 수 있다. 동일 시점에 메모리부(420)가 비교부(430)에 제공하는 데이터 전압 정보와 메모리부(420)가 데이터 구동부(300)에 제공하는 데이터 전압 정보는 서로 다른 화소행의 데이터 전압 정보일 수 있다. 예를 들어, 동일 시점에 메모리부(420)가 비교부(430)에 제공하는 데이터 전압 정보(예컨대, 제2 데이터 전압 정보(DVb))의 화소행은, 메모리부(420)가 데이터 구동부(300)에 제공하는 데이터 전압 정보(예컨대, 제1 데이터 전압 정보(DVa))에 대응하는 화소행의 다음 화소행에 대응하는 데이터 전압 정보일 수 있다.

상술한 바와 같이, 제1 데이터 전압 정보(DVa)는 제1 화소행의 계조들에 대응하고, 제2 데이터 전압 정보(DVb)는 제1 화소행의 다음 화소행인 제2 화소행의 계조들에 대응할 경우, 비교부(430)에 제1 데이터 전압 정보(DVa)를 제공하는 시점은 데이터 구동부(300)에 제1 데이터 전압 정보(DVa)를 제공하는 시점보다 빠를 수 있다. 또한, 메모리부(420)는 데이터 구동부(300)에 제1 데이터 전압 정보(DVa)를 제공하는 시점에, 비교부(430)에 제2 데이터 전압 정보(DVb)를 제공할 수 있다.

비교부(430)는 제1 데이터 전압 정보(DVa) 및 제2 데이터 전압 정보(DVb)의 차이에 기초하여 데이터 오프셋 정보(OS)를 생성할 수 있다. 상술한 바와 같이, 데이터 오프셋 정보(OS)는 제1 데이터 전압 정보(DVa) 및 제2 데이터 전압 정보(DVb)를 비교한 정보일 수 있다. 비교부(430)의 데이터 오프셋 정보(OS) 생성 과정과 관련하여 도 9를 더 참조하여, 비교부(430)에 대해 구체적으로 설명한다.

도 9는 도 8의 타이밍 제어부에 포함된 비교부를 설명하기 위한 도면이다.

도 9를 참조하면, 비교부(430)는 제1 및 제2 데이터 평균부들(4301, 4302), 제1 및 제2 합산부들(4303, 4304), 및 오프셋 제공부(4305)를 포함할 수 있다.

제1 데이터 평균부(4301)에는 제1 데이터 전압 정보(DVa)가 입력되고, 제2 데이터 평균부(4302)에는 제2 데이터 전압 정보(DVb)가 입력될 수 있다.

제1 데이터 평균부(4301)는 입력된 제1 데이터 전압 정보(DVa)를 p 개(p는 1 이상의 자연수)의 제1 데이터 전압 블록들(DVa[1] 내지 DVa[p])(또는, 제1 블록들)로 분할할 수 있다. 제1 데이터 전압 블록들(DVa[1] 내지 DVa[p])은 서로 동일한 크기를 가질 수 있으나, 이에 한정되는 것은 아니다.

예를 들어, 처음 위치한 제1 데이터 전압 블록(DVa[1])은 제1 화소행 중 제1 내지 제k 데이터 라인들(k는 1 이상의 자연수)에 연결된 k개의 화소들 각각의 계조 값들을 포함하는 블록일 수 있고, 그 다음으로 위치한 제1 데이터 전압 블록(DVa[2])은 제1 화소행 중 제k+1 내지 2k 데이터 라인들에 연결된 k개의 화소들 각각의 계조 값들을 포함하는 블록일 수 있다.

일 실시예로, 제1 데이터 전압 정보(DVa)는 3개 내지 64개의 블록들로 분할될 수 있고, 특히, 제1 데이터 전압 정보(DVa)는 7개 이상의 블록들로 분할될 수 있으나, 이에 한정되는 것은 아니다.

제1 데이터 평균부(4301)는 각각의 제1 데이터 전압 블록들(DVa[1] 내지 DVa[p])이 포함하는 데이터 전압 정보들의 평균 값을 산출할 수 있다. 예를 들어, 제1 데이터 평균부(4301)는 제1 데이터 전압 블록들(DVa[1] 내지 DVa[p])의 데이터 전압 정보들의 평균 값을 각각 산출하여 제1 평균 데이터 전압 정보들(AVa[1] 내지 AVa[p])(또는, 제1 평균 계조 정보들)을 산출할 수 있다.

제1 데이터 평균부(4301)는 산출된 제1 평균 데이터 전압 정보들(AVa[1] 내지 AVa[p])을 제1 합산부(4303)에 제공할 수 있다.

제1 합산부(4303)는 제공된 제1 평균 데이터 전압 정보들(AVa[1] 내지 AVa[p])을 합산하여 제1 합산 데이터 전압 정보(AVa_S)(또는, 제1 합산 계조 정보)를 산출하고, 제1 합산 데이터 전압 정보(AVa_S)를 오프셋 제공부(4305)에 전달할 수 있다.

한편, 제2 데이터 평균부(4302)는 입력된 제2 데이터 전압 정보(DVb)를 제1 데이터 전압 정보(DVa)와 동일한 수로 분할되며, 동일한 크기를 가질 수 있다. 즉, 제2 데이터 전압 정보(DVb)는 p 개의 제2 데이터 전압 블록들(DVb[1] 내지 DVb[p])(또는, 제2 블록들)로 분할될 수 있다.

제2 데이터 평균부(4302)는 각각의 제2 데이터 전압 블록들(DVb[1] 내지 DVb[p])이 포함하는 데이터 전압 정보들의 평균 값을 산출할 수 있다. 예를 들어, 제2 데이터 평균부(4302)는 제2 데이터 전압 블록들(DVb[1] 내지 DVb[p])의 데이터 전압 정보들의 평균 값을 각각 산출하여 제2 평균 데이터 전압 정보들(AVb[1] 내지 AVb[p])(제2 평균 계조 정보들)을 산출할 수 있다.

제2 데이터 평균부(4302)는 산출된 제2 평균 데이터 전압 정보들(AVb[1] 내지 AVb[p])을 제2 합산부(4304)에 제공할 수 있다.

제2 합산부(4304)는 제공된 제2 평균 데이터 전압 정보들(AVb[1] 내지 AVb[p])을 합산하여 제2 합산 데이터 전압 정보(AVb_S)(또는, 제2 합산 계조 정보)를 산출하고, 제2 합산 데이터 전압 정보(AVb_S)를 오프셋 제공부(4305)에 전달할 수 있다.

오프셋 제공부(4305)는 제1 합산 데이터 전압 정보(AVa_S) 및 제2 합산 데이터 전압 정보(AVb_S)를 비교하여 데이터 오프셋 정보(OS)를 생성할 수 있다. 예를 들어, 오프셋 제공부(4305)는 제1 합산 데이터 전압 정보(AVa_S) 및 제2 합산 데이터 전압 정보(AVb_S)의 차이에 기초하여 데이터 오프셋 정보(OS)를 생성할 수 있다.

제1 합산 데이터 전압 정보(AVa_S) 및 제2 합산 데이터 전압 정보(AVb_S)의 차이에 따라 데이터 오프셋 정보(OS)의 오프셋 수준(Offset Level, 또는 오프셋 레벨)이 정해질 수 있다. 예컨대, 제1 합산 데이터 전압 정보(AVa_S) 및 제2 합산 데이터 전압 정보(AVb_S)의 차이가 클수록 데이터 오프셋 정보(OS)의 오프셋 수준은 높을 수 있고, 차이가 작을수록 데이터 오프셋 정보(OS)의 오프셋 수준은 낮을 수 있다.

구체적으로, 오프셋 제공부(4305)에는 최대 휘도 발광 시 데이터 전압과 미발광 시 데이터 전압의 차이 값인 제1 차이 값이 저장될 수 있다. 제1 차이 값은 표시 장치의 생산 공정 시 설정되는 값일 수 있다. 또한, 오프셋 제공부(4305)는 제1 합산 데이터 전압 정보(AVa_S)에 따른 데이터 전압과 제2 합산 데이터 전압 정보(AVb_S)에 따른 데이터 전압의 차이 값인 제2 차이 값을 산출할 수 있다. 오프셋 제공부(4305)는 기 저장된 제1 차이 값과 제1 합산 데이터 전압 정보(AVa_S) 및 제2 합산 데이터 전압 정보(AVb_S)의 차이에 기초하여 산출된 제2 차이 값을 비교하여 데이터 오프셋 정보(OS)를 생성할 수 있다.

즉, 오프셋 제공부(4305)는 제1 차이 값과 제2 차이 값의 차이가 클수록 데이터 전압의 변동이 작은 것으로 판단하여 데이터 오프셋 정보(OS)의 오프셋 수준을 낮게 설정하고, 제1 차이 값과 제2 차이 값의 차이가 작을수록 데이터 전압의 변동이 큰 것으로 판단하여 데이터 오프셋 정보(OS)의 오프셋 수준을 높게 설정할 수 있다.

인접한 화소행 사이의 데이터 전압들의 변동이 클수록 구동 전압이 변동이 클 수 있고, 기준 전압들에 더 많은 보상이 필요할 수 있다. 즉, 오프셋 제공부(4305)는 인접한 화소행 사이의 데이터 전압들의 변동이 클수록 오프셋 수준을 높게 설정하여 기준 전압들의 보상이 적절히 이루어지도록 할 수 있다.

데이터 오프셋 정보(OS)의 오프셋 수준은 필요에 따라 정해질 수 있으나, 8개의 오프셋 수준으로 구분되어 3비트의 데이터로 표현될 수 있다. 이에 한정되는 것은 아니고, 8개 초과의 수준으로 구분되어 4비트 이상의 데이터로 표현될 수도 있다.

도 10은 도 7의 표시 장치에 포함된 기준 전압 생성부를 설명하기 위한 도면이다.

도 10을 참조하면, 기준 전압 생성부(701)는 초기 전압 생성부(710), 기준 전압 보상부(721) 및 오프셋 보상부(730)를 포함할 수 있다.

도 10의 기준 전압 생성부(701)는 도 5의 기준 전압 생성부(700)와 비교하여 오프셋 보상부(730)를 더 포함하는 점에서 차이가 있다. 즉, 도 10의 초기 전압 생성부(710) 및 기준 전압 보상부(721)는 도 5와 실질적으로 동일하거나 유사한 바, 구체적인 설명은 생략한다.

오프셋 보상부(730)는 데이터 오프셋 정보(OS)를 수신하고, 이를 기초로 오프셋 보상 데이터(OSCD)를 생성할 수 있다. 오프셋 보상 데이터(OSCD)는 데이터 오프셋 정보(OS)에 따라 결정된 보상 값들에 대한 정보를 포함할 수 있다. 오프셋 보상부(730)는 복수의 보상기들을 포함하고, 각각의 보상기들을 통해 보상 값들을 결정할 수 있다.

기준 전압 보상부(721)는 오프셋 보상부(730)로부터 오프셋 보상 정보(OSCD)를 더 수신하고, 제1 및 제2 초기 기준 전압들(VIG1, VIG2), 참조 구동 전압(VDD_R), 센싱 구동 전압(VDD_S), 및 오프셋 보상 데이터(OSCD)를 기초로 제1 기준 전압(VG1') 및 제2 기준 전압(VG2')을 생성할 수 있다.

이하, 도 11 내지 도 14를 참조하여 기준 전압 생성부(701)가 포함하는 오프셋 보상부(730)에 대해 구체적으로 설명한다.

도 11은 도 10의 기준 전압 생성부에 포함된 오프셋 보상부를 설명하기 위한 도면이다. 도 12는 도 11의 제1 보상부에 의한 시간 지연 보상의 일 예를 설명하기 위한 도면이다. 도 13은 도 11의 제2 보상부에 의한 슬루율 보상의 일 예를 설명하기 위한 도면이다. 도 14는 도 11의 제3 보상부에 의한 게인 보상의 일 예를 설명하기 위한 도면이다.

도 11 내지 도 14를 참조하면, 오프셋 보상부(730)는 복수의 보상기들(730a, 730b, 730c)을 포함할 수 있다. 예컨대, 복수의 보상기들(730a, 730b, 730c)은 제1 보상기(730a), 제2 보상기(730b), 및 제3 보상기(730c)를 포함할 수 있다. 보상기들(730a, 730b, 730c)은 데이터 오프셋 정보(OS)의 오프셋 수준에 따라 보상 정도를 결정할 수 있다.

제1 보상기(730a)는 기준 전압들(VG1', VG2')의 시간 지연(time delay)을 보상할 수 있다. 예컨대, 제1 보상기(730a)는 시간 지연 보상기일 수 있다.

제1 보상기(730a)는 데이터 오프셋 정보(OS)를 수신하여 이에 대응하는 제1 보상 데이터(CD1)(또는, 시간 지연 보상 데이터)를 생성할 수 있다. 예를 들어, 제1 보상기(730a)는 데이터 오프셋 정보(OS)의 오프셋 수준에 각각 대응하여 시간 지연 보상 값이 결정된 룩-업 테이블(Look-up table)을 참조하여 제1 보상 데이터(CD1)를 생성할 수 있다. 데이터 오프셋 정보(OS)의 오프셋 수준에 대응하여 제1 보상 데이터(CD1)의 시간 지연 보상 수준이 결정될 수 있다.

예를 들어, 도 12에 도시된 바와 같이, 시간 지연 보상 전 기준 전압(VG_REF)은 시간 지연 보상 후 기준 전압들(VG_C1a, VG_C2a)과 제어 시점(또는, 전압 변경 시점)이 상이할 수 있다. 여기서, 제1 보상된 기준 전압(VG_C1a)은 보상 전 기준 전압(VG_REF)과 비교하여 더 느린 시점에 제어가 이루어진 기준 전압일 수 있다. 또한, 제2 보상된 기준 전압(VG_C2a)은 보상 전 기준 전압(VG_REF)과 비교하여 더 빠른 시점에 제어가 이루어진 기준 전압일 수 있다.

상술한 데이터 오프셋 정보(OS)의 오프셋 수준이 낮을수록 기준 전압은 제1 보상된 기준 전압(VG_C1a) 측으로 보상되어 제어 시점이 늦어질 수 있고, 데이터 오프셋 정보(OS)의 오프셋 수준이 높을수록 기준 전압은 제2 보상된 기준 전압(VG_C2a) 측으로 보상되어 제어 시점이 빨라질 수 있으나, 이에 한정되는 것은 아니다.

제2 보상기(730b)는 기준 전압들(VG1', VG2')의 슬루율(slew rate)을 보상할 수 있다. 예컨대, 제2 보상기(730b)는 슬루율 보상기일 수 있다.

제2 보상기(730b)는 데이터 오프셋 정보(OS)를 수신하여 이에 대응하는 제2 보상 데이터(CD2)(또는, 슬루율 보상 데이터)를 생성할 수 있다. 예를 들어, 제2 보상기(730b)는 데이터 오프셋 정보(OS)의 오프셋 수준에 각각 대응하여 슬루율 보상 값이 결정된 룩-업 테이블을 참조하여 제2 보상 데이터(CD2)를 생성할 수 있다. 데이터 오프셋 정보(OS)의 오프셋 수준에 대응하여 제2 보상 데이터(CD2)의 슬루율 보상 수준이 결정될 수 있다.

예를 들어, 도 13에 도시된 바와 같이, 슬루율 보상 전 기준 전압(VG_REF)은 슬루율 보상 후 기준 전압들(VG_C1b, VG_C2b)과 슬루율(예컨대, 상승 슬루율)이 상이할 수 있다. 여기서, 제1 보상된 기준 전압(VG_C1b)은 보상 전 기준 전압(VG_REF)과 비교하여 더 작은 슬루율을 갖는 기준 전압일 수 있다. 또한, 제2 보상된 기준 전압(VG_C2b)은 보상 전 기준 전압(VG_REF)과 비교하여 더 큰 슬루율을 갖는 기준 전압일 수 있다.

상술한 데이터 오프셋 정보(OS)의 오프셋 수준이 낮을수록 기준 전압은 슬루율이 작은 제1 보상된 기준 전압(VG_C1b) 측으로 보상될 수 있고, 데이터 오프셋 정보(OS)의 오프셋 수준이 높을수록 기준 전압은 슬루율이 큰 제2 보상된 기준 전압(VG_C2b) 측으로 보상될 수 있으나, 이에 한정되는 것은 아니다.

제3 보상기(730c)는 기준 전압들(VG1', VG2')의 이득(gain)을 보상할 수 있다. 예컨대, 제3 보상기(730c)는 이득 보상기일 수 있다.

제3 보상기(730c)는 데이터 오프셋 정보(OS)를 수신하여 이에 대응하는 제3 보상 데이터(CD3)(또는, 이득 보상 데이터)를 생성할 수 있다. 예를 들어, 제3 보상기(730c)는 데이터 오프셋 정보(OS)의 오프셋 수준에 각각 대응하여 이득 보상 값이 결정된 룩-업 테이블을 참조하여 제3 보상 데이터(CD3)를 생성할 수 있다. 데이터 오프셋 정보(OS)의 오프셋 수준에 대응하여 제3 보상 데이터(CD3)의 이득 보상 수준이 결정될 수 있다.

예를 들어, 도 14에 도시된 바와 같이, 이득 보상 전 기준 전압(VG_REF)은 이득 보상 후 기준 전압들(VG_C1c, VG_C2c)과 이득(gain)이 상이할 수 있다. 여기서, 제1 보상된 기준 전압(VG_C1c)은 보상 전 기준 전압(VG_REF)과 비교하여 더 작은 이득을 갖는 기준 전압일 수 있다. 또한, 제2 보상된 기준 전압(VG_C2c)은 보상 전 기준 전압(VG_REF)과 비교하여 더 큰 이득을 갖는 기준 전압일 수 있다.

상술한 데이터 오프셋 정보(OS)의 오프셋 수준이 낮을수록 기준 전압은 이득이 작은 제1 보상된 기준 전압(VG_C1c) 측으로 보상될 수 있고, 데이터 오프셋 정보(OS)의 오프셋 수준이 높을수록 기준 전압은 이득이 큰 제2 보상된 기준 전압(VG_C2c) 측으로 보상될 수 있으나, 이에 한정되는 것은 아니다.

상술한 바와 같이, 보상기들(730a, 730b, 730c)은 데이터 오프셋 정보(OS)의 오프셋 수준에 대응하는 룩업 테이블을 이용하여 제1 내지 제3 보상 데이터들(CD1, CD2, CD3)을 생성할 수 있으나, 제1 내지 제3 보상 데이터들(CD1, CD2, CD3)을 생성하는 방법은 이에 한정되지 않으며, 별도의 연산 장치를 포함하여 제1 내지 제3 보상 데이터들(CD1, CD2, CD3)을 생성할 수도 있다.

보상기들(730a, 730b, 730c)에서 각각 출력된 제1 내지 제3 보상 데이터들(CD1, CD2, CD3)은 오프셋 보상 데이터(OSCD)로서 출력될 수 있다.

상술한 바와 같이, 각 화소(PX)들에 인가되는 제1 구동 전압(VDD)은 서로 인접한 화소행 간의 데이터 전압들의 차이에 따라 크게 변동할 수 있다. 따라서, 본 실시예에 따른 표시 장치(11)는 인접 화소행들의 데이터 전압들 간의 차이를 데이터 오프셋 정보(OS)로 생성하고, 이를 더 반영하여 기준 전압들(VG1', VG2')을 생성할 수 있다. 기준 전압들(VG1', VG2')의 보상에 따라, 각 화소(PX)들에 제공되는 데이터 신호(또는, 데이터 전압)도 보상될 수 있다. 이에 따라, 각 화소(PX)에 제공되는 제1 구동 전압(VDD)이 변화하더라도, 발광 소자(도 2a의 LD)에 흐르는 구동 전류 량은 의도한대로 유지될 수 있고, 표시 장치(11)의 표시 품질이 더욱 향상될 수 있다.

이하, 표시 장치의 또 다른 실시예에 대해 설명한다. 이하의 실시예에서 이전에 설명한 실시예와 동일한 구성에 대해서는 동일한 참조 부호로 지칭하고, 그 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.

도 15 내지 도 17의 실시예는 도 7 내지 도 14의 실시예와 비교하여 기준 전압 생성부가 거리 오프셋 정보를 더 수신하고, 이를 기초로 제1 및 제2 기준 전압들을 생성하는 점에서 차이가 있다.

도 15는 또 다른 실시예에 따른 표시 장치를 나타내는 도면이다. 도 16은 도 15의 표시 장치에 포함된 기준 전압 생성부를 설명하기 위한 도면이다. 도 17은 도 16의 기준 전압 생성부에 포함된 오프셋 보상부를 설명하기 위한 도면이다.

도 15 내지 도 17을 참조하면, 표시 장치(12)의 타이밍 제어부(402)는 기준 전압 생성부(702)에 거리 오프셋 정보(OSD)를 더 제공할 수 있다. 거리 오프셋 정보(OSD)는 표시부(100)의 각 화소들이 데이터 구동부(300)로부터 이격된 거리에 따라 설정되는 정보일 수 있다.

구체적으로, 표시부(100)는 복수의 영역들(DT1 내지 DT8)로 구분될 수 있다. 각 영역들(DT1 내지 DT8)은 제1 방향(DR1)을 따라 연장되고, 제2 방향(DR2)을 따라 배열되는 영역들일 수 있다. 도 15는 표시부(100)가 8개의 영역들(DT1 내지 DT8)을 포함하는 것을 예시하고 있으나, 이에 한정되는 것은 아니다. 제1 내지 제8 영역들(DT1 내지 DT8)은 데이터 구동부(300)와의 거리에 따라 순차적으로 배열될 수 있다.

표시부(100)의 영역들(DT1 내지 DT8)과 데이터 구동부(300)의 거리에 따라 거리 오프셋 정보(OSD)가 정해질 수 있다. 데이터 구동부(300)와 가장 인접한 제1 영역(DT1)의 거리 오프셋 정보(OSD)는 가장 낮은 오프셋 수준을 가질 수 있고, 데이터 구동부(300)와 가장 먼 제8 영역(DT8)의 거리 오프셋 정보(OSD)는 가장 높은 오프셋 수준을 가질 수 있다. 제2 내지 제7 영역들(DT2 내지 DT7)의 거리 오프셋 정보(OSD)는 제1 영역(DT1)의 오프셋 수준 및 제8 영역(DT8)의 오프셋 수준의 사이 값으로 정해질 수 있다.

데이터 라인들(D1 내지 Dm)을 통해 전달되는 데이터 신호들은 데이터 구동부(300)로부터 먼 거리로 전달될수록 변화할 수 있다. 예를 들어, 데이터 신호들은 데이터 라인들(D1 내지 Dm)의 배선 저항 및 배선들 간에 발생한 커패시턴스에 의해, 데이터 구동부(300)로부터 멀어질수록 시간 지연 및 전압 강하 등이 발생할 수 있다.

이에 따라, 타이밍 제어부(402)는 거리 오프셋 정보(OSD)를 설정하고 이를 기준 전압 생성부(702)에 제공할 수 있다.

기준 전압 생성부(702)는 제공된 거리 오프셋 정보(OSD)를 기초로 하여 제1 기준 전압(VG1") 및 제2 기준 전압(VG2")을 생성할 수 있다. 구체적으로, 기준 전압 생성부(702)는 오프셋 보상부(732)를 포함할 수 있으며, 오프셋 보상부(732)는 제4 보상기(730d)를 포함할 수 있다.

제4 보상기(730d)는 거리 오프셋 정보(OSD)를 수신하여 이에 대응하는 제4 보상 데이터(CD4)(또는, 거리 보상 데이터)를 생성할 수 있다. 예를 들어, 제4 보상기(730d)는 거리 오프셋 정보(OSD)의 오프셋 수준에 따라 거리 보상 값이 결정된 룩-업 테이블을 참조하여 제4 보상 데이터(CD4)를 생성할 수 있다. 제4 보상 데이터(CD4)는 기준 전압들의 시간 지연(time deley), 슬루율(slew rate), 및 이득(gain) 보상 데이터들 중 적어도 하나의 보상 데이터를 포함할 수 있다. 거리 오프셋 정보(OSD)의 오프셋 수준(예컨대, 데이터 구동부(300)와의 거리)에 대응하여 제4 보상 데이터(CD4)의 보상 수준이 결정될 수 있다.

서로 다른 화소행의 데이터 오프셋 정보(OS)가 동일한 경우, 데이터 구동부(300)와의 거리에 따라 결정된 거리 오프셋 정보(OSD)에 따라 보상되는 시간 지연, 슬루율, 및 이득이 상이할 수 있다. 예를 들어, 서로 다른 화소행들의 데이터 오프셋 정보(OS)가 서로 동일한 경우, 거리 오프셋 수준이 더 높은 화소행의 제어 시점이 더 빠를 수 있다. 또한, 거리 오프셋 수준이 더 높은 화소행에서 기준 전압들의 슬루율이 더 크게 조절될 수 있으며, 게인이 더 크게 조절될 수 있다.

기준 전압 보상부(722)는 거리 오프셋 정보(OSD)에 따른 제4 보상 데이터(CD4)가 더 포함된 오프셋 보상 데이터(OSCDd)를 수신할 수 있고, 제1 및 제2 초기 기준 전압들(VIG1, VIG2), 참조 구동 전압(VDD_R), 센싱 구동 전압(VDD_S), 및 오프셋 보상 데이터(OSCDd)를 기초로 제1 기준 전압(VG1") 및 제2 기준 전압(VG2")을 생성할 수 있다.

감마 전압 생성부(600)는 제1 기준 전압(VG1") 및 제2 기준 전압(VG2")을 기초로 계조 전압들(V0" 내지 V255")을 생성할 수 있고, 데이터 구동부(300)는 계조 전압들(V0" 내지 V255")을 기초로 데이터 신호들을 생성하여, 데이터 라인들(D1 내지 Dm)에 화소행 단위로 데이터 신호들을 제공할 수 있다.

상술한 바와 같이, 데이터 신호들에는 배선 저항 및 배선들 간의 커패시턴스 등에 의해, 데이터 구동부(300)로부터 멀어질수록 시간 지연 및 전압 강하 등이 발생할 수 있다. 따라서, 본 실시예에 따른 표시 장치(12)는 데이터 구동부(300)로부터의 거리에 따른 거리 오프셋 정보(OSD)를 더 설정하여 기준 전압 생성부(702)에 제공할 수 있다. 이에 따라, 기준 전압들(VG1", VG2")은 더욱 세밀하게 보상될 수 있으며 표시 장치(12)의 표시 품질은 더욱 향상될 수 있다.

도 18 및 도 19는 일 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 순서도들이다.

도 1 내지 도 19를 참조하면, 본 실시예 따른 표시 장치의 구동 방법은, 복수의 화소(PX)들을 포함하는 표시부(100)에 공급된 구동 전압(VDD)을 측정하여 센싱 구동 전압(VDD_S)을 생성할 수 있다(S100).

상술한 바와 같이, 전원 공급부(500)에서 생성되어 표시부(100)에 제공된 제1 구동 전압(VDD)은 각 화소(PX)들에 제1 구동 전압(VDD)을 전달하는 배선들의 저항 및 다른 배선들 사이에 발생한 커패시턴스로 인해 지연될 수 있으며, 전압 강하가 발생할 수 있다. 즉, 각 화소(PX)들에 실질적으로 제공되는 구동 전압은 센싱 구동 전압(VDD_S)으로 이는 전원 공급부(500)가 생성한 제1 구동 전압(VDD)과 차이가 있을 수 있다.

이에 따라, 도 18의 구동 방법은 각 화소(PX)들에 실질적으로 제공되는 구동 전압을 측정하여 센싱 구동 전압(VDD_S)을 생성할 수 있다.

이후, 도 18의 구동 방법은 서로 인접한 화소행들의 데이터 전압 정보들을 비교하여 데이터 오프셋 정보를 생성할 수 있다(S200).

도 8을 참조하여 설명한 바와 같이, 도 18의 구동 방법은 타이밍 제어부(401)의 비교부(430)를 통해 서로 인접한 화소행들의 데이터 전압 정보들(DVa, DVb)을 비교할 수 있고, 이를 기초로 데이터 오프셋 정보(OS)를 생성할 수 있다.

도 19를 더 참조하면, 데이터 오프셋 정보(OS)를 생성하는 단계(S200)는, 도 9를 참조하여 설명한 바와 같이, 제1 화소행에 인가되는 제1 데이터 전압 정보(DVa)를 복수의 제1 데이터 전압 블록들(DVa[1] 내지 DVa[p])로 분할하고, 제1 화소행에 인접한 화소행에 인가되는 제2 데이터 전압 정보(DVb)를 복수의 제2 데이터 전압 블록들(DVb[1] 내지 DVb[p])로 분할하는 단계(S210), 제1 데이터 전압 블록들(DVa[1] 내지 DVa[p]) 각각의 제1 평균 데이터 전압 정보들(AVa[1] 내지 AVa[p])을 산출하고, 제2 데이터 전압 블록들(DVb[1] 내지 DVb[p]) 각각의 제2 평균 데이터 전압 정보들(AVb[1] 내지 AVb[p])을 산출하는 단계(S220), 제1 평균 데이터 전압 정보들(AVa[1] 내지 AVa[p])을 합산하여 제1 합산 데이터 전압 정보(AVa_S)를 산출하고, 제2 평균 데이터 전압 정보들(AVb[1] 내지 AVb[p])을 합산하여 제2 합산 데이터 전압 정보(AVb_S)를 산출하는 단계(S230), 및 제1 합산 데이터 전압 정보(AVa_S) 및 제2 합산 데이터 전압 정보(AVb_S)를 기초로 데이터 오프셋 정보(OS)를 생성하는 단계(S240)를 포함할 수 있다.

제1 합산 데이터 전압 정보(AVa_S) 및 제2 합산 데이터 전압 정보(AVb_S)의 차이에 따라 데이터 오프셋 정보(OS)의 오프셋 수준(Offset Level, 또는 오프셋 레벨)이 정해질 수 있으며, 제1 합산 데이터 전압 정보(AVa_S) 및 제2 합산 데이터 전압 정보(AVb_S)의 차이가 클수록 데이터 오프셋 정보(OS)의 오프셋 수준은 높을 수 있고, 차이가 작을수록 데이터 오프셋 정보(OS)의 오프셋 수준은 낮을 수 있다. 즉, 서로 인접한 화소행들의 데이터 전압 정보들(DVa, DVb)의 차이에 따라, 데이터 오프셋 정보(OS)의 오프셋 수준이 결정될 수 있다.

이후, 도 18의 구동 방법은, 센싱 구동 전압(VDD_S), 참조 구동 전압(VDD_R), 및 오프셋 데이터 정보(OS)를 기초로 제1 기준 전압(VG1) 및 제2 기준 전압(VG2)을 생성할 수 있고(S300), 제1 기준 전압(VG1) 및 제2 기준 전압(VG2)을 분압하여 복수의 계조 전압들(V0 내지 V255)을 생성할 수 있다(S400).

상술한 바와 같이, 오프셋 데이터 정보(OS)의 오프셋 수준은 서로 인접한 화소행들의 데이터 전압 정보들(DVa, DVb)의 차이에 따라 결정될 수 있다. 이에 따라, 도 11 내지 도 14를 참조하여 설명한 바와 같이, 오프셋 데이터 정보(OS)의 오프셋 수준에 따라 제1 기준 전압 및 제2 기준 전압의 시간 지연(time delay), 슬루율(slew rate), 및 이득(gain)이 제어(또는, 보상)될 수 있다.

예를 들어, 데이터 오프셋 정보(OS)의 오프셋 수준이 높을수록 기준 전압들은 제어 시점(또는, 전압 제어 시점)이 빨리지도록 조절될 수 있다. 또한, 오프셋 수준이 높을수록 기준 전압들의 슬루율(Slew rate) 및 이득(gain)이 증가하도록 조절될 수 있다.

상술한 바와 같이, 도 18의 구동 방법은 참조 구동 전압(VDD_R)과 센싱 구동 전압(VDD_S)의 차이를 제1 기준 전압(VG1) 및 제2 기준 전압(VG2) 생성 시 반영할 수 있다. 또한, 도 18의 구동 방법은 인접한 화소행에 인가되는 데이터 전압의 차이를 반영한 데이터 오프셋 정보(OS)를 기초로 제1 기준 전압(VG1) 및 제2 기준 전압(VG2)을 제어하므로, 제1 기준 전압(VG1) 및 제2 기준 전압(VG2)을 통해 제1 구동 전압(VDD)의 변화를 효과적으로 보상할 수 있으며, 표시 장치의 표시 품질을 향상시킬 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

100: 표시부 200: 게이트 구동부
300: 데이터 구동부 310: 시프트 레지스터
320: 래치부 330: 디지털-아날로그 컨버터
340: 출력 버퍼 400: 타이밍 제어부
410: 영상 처리부 420: 메모리부
430: 비교부 4301: 제1 데이터 평균부
4302: 제2 데이터 평균부 4303: 제1 합산부
4304: 제2 합산부 4305: 오프셋 제공부
500: 전원 공급부 600: 감마 전압 생성부
610: 선택 값 제공부 620: 감마 전압 출력부
700: 기준 전압 생성부 710: 초기 전압 생성부
720: 기준 전압 보상부 730: 오프셋 보상부

Claims (20)

1. 구동 전압에 기초하여 영상을 표시하는 복수의 화소들을 포함하는 표시부;
   상기 복수의 화소들에 데이터 신호들을 제공하는 데이터 구동부;
   상기 데이터 구동부에 복수의 계조 전압들을 제공하는 감마 전압 생성부;
   상기 감마 전압 생성부에 제1 기준 전압 및 제2 기준 전압을 제공하는 기준 전압 생성부를 포함하되,
   상기 감마 전압 생성부는 상기 제1 기준 전압 및 상기 제2 기준 전압을 분압하여 상기 복수의 계조 전압들을 생성하고,
   상기 기준 전압 생성부는 상기 표시부로부터 상기 구동 전압을 측정하여 센싱 구동 전압을 생성하고, 상기 센싱 구동 전압 및 기 설정된 참조 구동 전압을 이용하여 상기 제1 기준 전압 및 상기 제2 기준 전압을 생성하는 표시 장치.
2. 제1 항에 있어서,
   상기 기준 전압 생성부에 데이터 오프셋 정보를 제공하는 타이밍 제어부를 더 포함하되,
   상기 타이밍 제어부는 서로 인접한 화소행들의 데이터 전압 정보들을 비교하여 상기 데이터 오프셋 정보를 생성하고,
   상기 기준 전압 생성부는 상기 데이터 오프셋 정보, 상기 센싱 구동 전압, 및 상기 참조 구동 전압에 기초하여 상기 제1 기준 전압 및 상기 제2 기준 전압을 제어하는 표시 장치.
3. 제2 항에 있어서,
   상기 타이밍 제어부는,
   외부로부터 수신된 제1 영상 데이터를 제2 영상 데이터로 변환하는 영상 처리부;
   상기 영상 처리부로부터 상기 제2 영상 데이터를 수신하고, 상기 제2 영상 데이터를 저장하는 메모리부; 및
   상기 메모리부로부터 상기 제2 영상 데이터 중 제1 화소행의 제1 데이터 전압 정보 및 상기 제2 영상 데이터 중 상기 제1 화소행에 인접한 제2 화소행의 제2 데이터 전압 정보를 수신하는 비교부를 포함하되,
   상기 비교부는 상기 제1 데이터 전압 정보 및 상기 제2 데이터 전압 정보의 차이에 기초하여 상기 데이터 오프셋 정보를 출력하는 표시 장치.
4. 제3 항에 있어서,
   상기 비교부는,
   상기 제1 데이터 전압 정보를 복수의 제1 데이터 전압 블록들로 구분하고, 상기 복수의 제1 데이터 전압 블록들 각각의 평균을 산출하여 제1 평균 데이터 전압 정보들을 산출하는 제1 데이터 평균부;
   상기 제2 데이터 전압 정보를 복수의 제2 데이터 전압 블록들로 구분하고, 상기 복수의 제2 데이터 전압 블록들 각각의 평균을 산출하여 제2 평균 데이터 전압 정보들을 산출하는 제2 데이터 평균부;
   상기 제1 평균 데이터 전압 정보들을 합산하여 제1 합산 데이터 전압 정보를 산출하는 제1 합산부;
   상기 제2 평균 데이터 전압 정보들을 합산하여 제2 합산 데이터 전압 정보를 산출하는 제2 합산부; 및
   상기 제1 합산 데이터 전압 정보 및 상기 제2 합산 데이터 전압 정보의 차이에 기초하여 상기 데이터 오프셋 정보를 생성하는 오프셋 제공부를 포함하는 표시 장치.
5. 제3 항에 있어서,
   상기 메모리부가 상기 비교부에 상기 제1 데이터 전압 정보를 제공하는 시점은,
   상기 메모리부가 상기 데이터 구동부에 상기 제1 데이터 전압 정보를 제공하는 시점보다 빠른 표시 장치.
6. 제5 항에 있어서,
   상기 메모리부가 상기 데이터 구동부에 상기 제1 화소행의 상기 제1 데이터 전압 정보를 제공하는 시점에, 상기 메모리부가 상기 비교부에 상기 제2 화소행의 상기 제2 데이터 전압 정보를 제공하고,
   상기 제2 화소행은 상기 제1 화소행의 다음 화소행인 표시 장치.
7. 제2 항에 있어서,
   상기 기준 전압 생성부는 상기 데이터 오프셋 정보의 오프셋 수준에 따라 상기 제1 기준 전압 및 상기 제2 기준 전압의 시간 지연(time delay), 슬루율(slew rate), 및 이득(gain) 중 적어도 하나를 제어하되,
   상기 데이터 오프셋 정보의 상기 오프셋 수준은 서로 인접한 화소행들의 상기 데이터 전압 정보들의 차이가 클수록 높고, 서로 인접한 화소행들의 상기 데이터 전압 정보들의 차이가 작을수록 낮은 표시 장치.
8. 제7 항에 있어서,
   상기 기준 전압 생성부는 상기 오프셋 수준이 높을수록 상기 제1 기준 전압 및 상기 제2 기준 전압의 전압 변경 시점이 빨라지도록 조절하는 표시 장치.
9. 제7 항에 있어서,
   상기 기준 전압 생성부는 상기 오프셋 수준이 높을수록 상기 제1 기준 전압 및 상기 제2 기준 전압의 슬루율이 증가하도록 조절하는 표시 장치.
10. 제7 항에 있어서,
    상기 기준 전압 생성부는 상기 오프셋 수준이 높을수록 상기 제1 기준 전압 및 상기 제2 기준 전압의 이득이 증가하도록 조절하는 표시 장치.
11. 제2 항에 있어서,
    상기 타이밍 제어부는 상기 기준 전압 생성부에 거리 오프셋 정보를 더 제공하되,
    상기 타이밍 제어부는 상기 복수의 화소들과 상기 데이터 구동부 사이의 이격 거리에 따라 상기 거리 오프셋 정보를 생성하고,
    상기 기준 전압 생성부는 상기 데이터 오프셋 정보, 상기 거리 오프셋 정보, 상기 센싱 구동 전압, 및 상기 참조 구동 전압에 기초하여 상기 제1 기준 전압 및 상기 제2 기준 전압을 제어하는 표시 장치.
12. 제11 항에 있어서,
    상기 기준 전압 생성부는 상기 거리 오프셋 정보의 오프셋 수준에 따라, 상기 제1 기준 전압 및 상기 제2 기준 전압의 시간 지연(time delay), 슬루율(slew rate), 및 이득(gain) 중 적어도 하나를 제어하되,
    상기 거리 오프셋 정보의 상기 오프셋 수준은 상기 이격 거리가 클수록 높고, 상기 이격 거리가 작을수록 낮은 표시 장치.
13. 제1 항에 있어서,
    상기 기준 전압 생성부는,
    상기 센싱 구동 전압과 상기 참조 구동 전압의 차이에 기초하여 상기 제1 기준 전압을 출력하는 제1 차동 증폭기; 및
    상기 센싱 구동 전압과 상기 참조 구동 전압의 차이에 기초하여 상기 제2 기준 전압을 출력하는 제2 차동 증폭기를 포함하는 표시 장치.
14. 제1 항에 있어서,
    상기 참조 구동 전압은 상기 복수의 화소들을 정상적으로 구동하기 위한 목표 구동 전압인 표시 장치.
15. 복수의 화소들을 포함하는 표시부에 공급된 구동 전압을 측정하여 센싱 구동 전압을 생성하는 단계;
    서로 인접한 화소행들의 데이터 전압 정보들을 비교하여 데이터 오프셋 정보를 생성하는 단계;
    상기 센싱 구동 전압, 기 설정된 참조 구동 전압, 및 상기 데이터 오프셋 정보를 기초로 제1 기준 전압 및 제2 기준 전압을 생성하는 단계; 및
    상기 제1 기준 전압 및 상기 제2 기준 전압을 분압하여 복수의 계조 전압들을 생성하는 단계를 포함하는 표시 장치의 구동 방법.
16. 제15 항에 있어서,
    상기 제1 기준 전압 및 상기 제2 기준 전압을 생성하는 단계는,
    상기 데이터 오프셋 정보의 오프셋 수준에 따라 상기 제1 기준 전압 및 상기 제2 기준 전압의 시간 지연(time delay), 슬루율(slew rate), 및 이득(gain) 중 적어도 하나를 제어하되,
    상기 오프셋 수준은 서로 인접한 화소행들의 상기 데이터 전압 정보들의 차이가 클수록 높고, 서로 인접한 화소행들의 상기 데이터 전압 정보들의 차이가 작을수록 낮은 표시 장치의 구동 방법.
17. 제16 항에 있어서,
    상기 오프셋 수준이 높을수록 상기 제1 기준 전압 및 상기 제2 기준 전압의 제어 시점이 빨라지도록 조절하는 표시 장치의 구동 방법.
18. 제16 항에 있어서,
    상기 오프셋 수준이 높을수록 상기 제1 기준 전압 및 상기 제2 기준 전압의 슬루율이 증가하도록 조절하는 표시 장치의 구동 방법.
19. 제16 항에 있어서,
    상기 오프셋 수준이 높을수록 상기 제1 기준 전압 및 상기 제2 기준 전압의 이득이 증가하도록 조절하는 표시 장치의 구동 방법.
20. 제15 항에 있어서,
    상기 데이터 오프셋 정보를 생성하는 단계는,
    제1 화소행의 제1 데이터 전압 정보를 복수의 제1 데이터 전압 블록들로 분할하고, 상기 제1 화소행에 인접한 제2 화소행의 제2 데이터 전압 정보를 복수의 제2 데이터 전압 블록들로 분할하는 단계;
    상기 제1 데이터 전압 블록들 각각의 제1 평균 데이터 전압 정보들을 산출하고, 상기 제2 데이터 전압 블록들 각각의 제2 평균 데이터 전압 정보들을 산출하는 단계;
    상기 제1 평균 데이터 전압 정보들을 합산하여 제1 합산 데이터 전압 정보를 산출하고, 상기 제2 평균 데이터 전압 정보들을 합산하여 제2 합산 데이터 전압 정보를 산출하는 단계; 및
    상기 제1 합산 데이터 전압 정보 및 상기 제2 합산 데이터 전압 정보를 기초로 상기 데이터 오프셋 정보를 생성하는 단계를 포함하는 표시 장치의 구동 방법.

Images