KR102387346B1 - 표시장치와 이의 구동방법 - Google Patents

표시장치와 이의 구동방법 Download PDF

Info

Publication number
KR102387346B1
KR102387346B1 KR1020170110217A KR20170110217A KR102387346B1 KR 102387346 B1 KR102387346 B1 KR 102387346B1 KR 1020170110217 A KR1020170110217 A KR 1020170110217A KR 20170110217 A KR20170110217 A KR 20170110217A KR 102387346 B1 KR102387346 B1 KR 102387346B1
Authority
KR
South Korea
Prior art keywords
vdd
apl
compensation information
display panel
calculated
Prior art date
Application number
KR1020170110217A
Other languages
English (en)
Other versions
KR20190023863A (ko
Inventor
심동섭
김병준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170110217A priority Critical patent/KR102387346B1/ko
Publication of KR20190023863A publication Critical patent/KR20190023863A/ko
Application granted granted Critical
Publication of KR102387346B1 publication Critical patent/KR102387346B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 명세서에 의한 표시장치는 고전위전원(VDD)을 공급받아 발광하는 다수의 화소들을 포함하는 표시패널; 표시패널에 VDD를 공급하는 전원 공급부; 및 입력되는 프레임의 APL(Average Picture Level)을 산출하고 산출된 APL에 따라 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 전원 공급부에 제공하는 데이터 구동부를 포함한다.

Description

표시장치와 이의 구동방법{Display Device and Driving Method thereof}
본 발명은 표시장치와 이의 구동방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 다양한 표시장치 중 전계발광표시장치(Organic Light Emitting Diode Display: OLED)는 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있어 널리 사용되고 있다.
전계발광표시장치는 전계발광소자를 각각 포함한 화소들을 매트릭스 형태로 배열하고 비디오 데이터의 계조에 따라 화소들의 휘도를 조절한다. 화소들 각각은 전계발광소자에 흐르는 전류를 제어하기 위한 구동 TFT(Thin Film Transistor)와, 구동 TFT에 접속된 스위치 TFT 및 스토리지 커패시터 등을 포함할 수 있다. 구동 TFT는 스토리지 커패시터에 의해 유지되는 게이트-소스 간 전압에 따라 OLED에 공급되는 구동전류를 제어한다. OLED는 구동전류의 변화에 따라 발광량이 조절될 수 있다.
이러한 전계발광표시장치는 입력 영상의 휘도에 따라 구동 TFT에 인가되는 고전위전원(VDD)을 제어하여 구동시킬 수 있다. 그런데, 실제 전계발광표시장치에 고전위전원(VDD)을 공급하면 표시패널의 저항 성분으로 인해 입력하고자 했던 VDD와는 다른 VDD가 공급될 수 있다.
즉, 종래의 전계발광표시장치는 VDD 인입부의 배선 저항으로 인해, 공급하고자 하는 VDD와 실제 화소에 공급되는 VDD 간에 차이가 발생할 수 있으며, 이로 인해 화질이 저하되는 문제가 있어 이에 대한 개선이 요구된다.
따라서, 본 명세서의 실시예에 따른 해결과제는 VDD 전원의 전압 강하로 인해 발생하는 휘도의 오차를 보상할 수 있는 표시장치를 제공하는 것이다.
또한, 본 명세서의 일 실시예에 따른 해결과제는 각 화소 별 내부 보상이 불가능한 화소 구조를 갖는 표시장치에 대해, VDD 변동으로 인한 화질 열화 문제를 해결할 수 있는 표시장치를 제공하는 것이다.
본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 실시예에 따른 표시장치는, 고전위전원(VDD)을 공급받아 발광하는 다수의 화소들을 포함하는 표시패널; 표시패널에 VDD를 공급하는 전원 공급부; 및 입력되는 프레임의 APL(Average Picture Level)을 산출하고 산출된 APL에 따라 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 전원 공급부에 제공하는 데이터 구동부를 포함한다.
본 명세서의 실시예에 따른 표시장치의 구동방법은, 고전위전원(VDD)을 공급받아 발광하는 다수의 화소들을 포함하는 표시패널 및 상기 표시패널에 VDD를 공급하는 전원 공급부를 포함하는 표시장치의 구동방법에 있어서, 입력되는 프레임의 APL(Average Picture Level)을 산출하는 단계; 산출된 APL에 따라 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 결정하는 단계; 및 VDD 보상정보에 따라 표시패널에 보상된 VDD를 공급하는 단계;를 포함한다.
본 명세서에 따른 표시장치와 이의 구동방법은, 표시패널로 입력되는 APL(Average Picture Level)에 따라 보상해야 할 VDD 값을 미리 저장하고, 이후, 패널 구동 시 입력되는 각 프레임의 APL을 계산하여 패널로 공급되는 VDD를 보상한다. 이에 의해, 표시패널의 내부 저항으로 인해 VDD가 변동되어 발생하는 휘도 오차와 색감차를 개선할 수 있다.
그리고, 본 명세서에 따른 표시장치와 이의 구동방법은, 화소 단위 보상이 아닌 표시패널로 입력되는 VDD 전압을 보상함으로써, 화소 단위의 내부 보상이 불가능한 화소 구조를 갖는 표시장치에서도 화질 개선을 위한 보상을 가능하게 하는 효과가 있다.
도 1은 본 명세서의 실시예에 따른 표시장치의 블록도이다.
도 2는 본 명세서의 일 화소 구조를 보여주는 등가 회로도이다.
도 3은 도 2의 화소에 인가되는 데이터신호와 게이트신호를 보여주는 파형도이다.
도 4는 전원 배선 저항을 고려한 표시장치의 등가 회로를 보여주는 도면이다.
도 5는 구동 TFT의 전류-전압 특성 곡선을 보여주는 도면이다.
도 6은 본 명세서의 실시예에 따른 VDD 보상 회로의 구성을 도시한 블럭도이다.
도 7은 본 명세서의 실시예에 따른 VDD 보상 방법을 도시한 흐름도이다.
도 8 및 도 9는 본 명세서의 실시예에 따른 VDD 보상 방법을 시뮬레이션한 결과 그래프이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들 은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 본 명세서에 따른 실시예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 명세서와 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1은 본 명세서의 실시예에 따른 표시장치의 블록도이다.
도 1에 도시된 바와 같이, 표시장치는 영상 공급부(110), 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140), 표시패널(150) 및 전원 공급부(180)를 포함한다.
표시패널(150)은 스캔 구동부(130) 및 데이터 구동부(140)를 포함하는 구동부로부터 출력된 스캔신호와 데이터신호(DATA)에 대응하여 영상을 표시한다. 표시패널(150)은 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식으로 구현된다.
표시패널(150)은 기판의 재료에 따라 평판 형, 곡면 형 또는 연성을 갖는 형태 등으로 구현된다. 표시패널(150)에 위치하는 서브 픽셀들(SP)이 구동전류에 대응하여 빛을 발광한다.
영상 공급부(110)는 데이터신호를 영상처리하고 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호 및 클럭신호 등과 함께 출력한다. 영상 공급부(110)는 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호, 클럭신호 및 데이터신호 등을 타이밍 제어부(120)에 공급한다. 영상 공급부(110)는 시스템 또는 메인 제어부 등으로 명명되기도 한다.
타이밍 제어부(120)는 영상 공급부(110)로부터 데이터신호 등을 공급받고, 스캔 구동부(130)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(140)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다. 타이밍 제어부(120)는 데이터 타이밍 제어신호(DDC)와 함께 데이터신호(DATA)를 데이터 구동부(140)에 공급한다.
스캔 구동부(130)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 게이트전압의 레벨을 시프트시키면서 스캔신호를 출력한다. 스캔 구동부(130)에는 레벨 시프터와 시프트 레지스터가 포함된다. 스캔 구동부(130)는 스캔라인들(GL1 ~ GLm)을 통해 표시패널(150)에 포함된 서브 픽셀들(SP)에 스캔신호를 공급한다. 스캔 구동부(130)는 표시패널(150)에 게이트인패널(Gate In Panel) 방식이나 집적회로(Integrated Circuit; IC) 형태로 형성될 수 있다. 스캔 구동부(130)에서 게이트인패널 방식으로 형성되는 부분은 시프트 레지스터이다.
데이터 구동부(140)은 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 데이터신호(DATA)를 샘플링하고 래치하며 감마 기준전압에 대응하여 디지털신호를 아날로그신호로 변환하여 출력한다. 데이터 구동부(140)는 데이터라인들(DL1 ~ DLn)을 통해 표시패널(150)에 포함된 서브 픽셀들(SP)에 데이터신호(DATA)를 공급한다. 데이터 구동부(140)는 집적회로(IC) 형태로 형성될 수 있다.
전원 공급부(180)는 표시패널(150)에 공급할 제1전원(VDD)과 제2전원(VSS)을 생성한다. 제1전원(VDD)은 고전위전원에 해당하고 제2전원(VSS)은 저전위전원에 해당한다. 전원 공급부(180)는 외부로부터 공급된 입력전원을 기반으로 표시패널(150)에 공급할 전원(VDD, VSS)은 물론 스캔 구동부(130)나 데이터 구동부(140) 등에 공급할 전원을 생성하기도 한다.
위와 같은 표시장치는 전원 공급부(180)로부터 출력된 전원(VDD, VSS)과 스캔구동부(130) 및 데이터구동부(140)로부터 출력된 스캔신호 및 데이터신호(DATA)를 기반으로 표시패널(150)을 발광시키게 됨에 따라 특정 영상을 표시하게 된다.
도 2는 본 명세서의 일 화소 구조를 보여주는 등가 회로도이고, 도 3은 도 2의 화소에 인가되는 데이터신호와 게이트신호를 보여주는 파형도이다.
도 2를 참조하면, n(n은 자연수)번째 화소 행에 배치된 서브 픽셀(SP)은 유기발광소자(OLED), 구동트랜지스터(DT), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 커패시터(Cstg)를 포함한다.
유기발광소자(OLED)는 구동트랜지스터(DT)로부터 공급되는 구동 전류에 의해 발광한다. 유기발광소자(OLED)의 애노드전극은 노드 C에 접속되고, 유기발광소자의 캐소드전극은 저전위전원(VSS)의 입력단에 접속된다.
구동트랜지스터(DT)는 자신의 소스-게이트 간 전압(Vsg)에 따라 유기발광소자(OLED)에 인가되는 구동전류를 제어한다. 구동트랜지스터(DT)의 게이트전극은 노드 A에 접속되고, 소스전극은 노드 D에 접속되며, 드레인전극은 노드 B에 접속된다.
제1 트랜지스터(T1)는 데이터라인(14)과 노드 D 사이에 접속되고, 제n 게이트신호(GCLK(n))에 따라온/오프 된다. 제1 트랜지스터(T1)의 게이트전극은 제n 게이트신호(GCLK(n))가 인가되는 n번째 제1 게이트라인에 접속되고, 제1 트랜지스터(T1)의 소스전극은 데이터라인(14)에 접속되며, 제1 트랜지스터(T1)의 드레인전극은 노드 D에 접속된다.
제2 트랜지스터(T2)는 노드 D와 고전위전원(VDD)의 입력단 사이에 접속되고, 제n 에미션신호(EM(n))에 따라온/오프 된다. 제2 트랜지스터(T2)의 게이트전극은 제n 에미션신호(EM(n))가 인가되는 n번째 제1 에미션라인에 접속되고, 제2 트랜지스터(T2)의 소스전극은 고전위전원(VDD)의 입력단에 접속되며, 제2 트랜지스터(T2)의 드레인전극은 노드 D에 접속된다.
제3 트랜지스터(T3)는 노드 A와 노드 B 사이에 접속되고, 제n 게이트신호(GCLK(n))에 따라온/오프 된다. 제3 트랜지스터(T3)의 게이트전극은 제n 게이트신호(GCLK(n))가 인가되는 n번째 제1 게이트라인에 접속되고, 제3 트랜지스터(T3)의 소스전극은 노드 A에 접속되며, 제3 트랜지스터(T3)의 드레인전극은 노드 B에 접속된다. 여기서, 제3 트랜지스터(T3)는 샘플링 트랜지스터라고 지칭할 수도 있다.
제4 트랜지스터(T4)는 노드 B와 노드 C 사이에 접속되고, 제n 에미션신호(EM(n))에 따라온/오프 된다. 제4 트랜지스터(T4)의 게이트전극은 제n 에미션신호(EM(n))가 인가되는 n번째 제1 에미션라인에 접속되고, 제4 트랜지스터(T4)의 소스전극은 노드 B에 접속되며, 제4 트랜지스터(T4)의 드레인전극은 노드 C에 접속된다. 여기서 제4 트랜지스터(T4)는 에미션 트랜지스터라고 지칭할 수도 있다.
제5 트랜지스터(T5)는 노드 A와 초기전압(Vini)의 입력단 사이에 접속되고, 제n-1 게이트신호(GCLK(n-1))에 따라온/오프 된다. 제5 트랜지스터(T5)의 게이트전극은 제n-1 게이트신호(GCLK(n-1))가 인가되는 n-1번째 제1 게이트라인에 접속되고, 제5 트랜지스터(T5)의 소스전극은 노드 A에 접속되며, 제5 트랜지스터(T5)의 드레인전극은 초기전압(Vini)의 입력단에 접속된다. 여기서, 제5 트랜지스터(T5)는 제1 이니셜 트랜지스터라고 지칭할 수도 있다.
제6 트랜지스터(T6)는 초기전압(Vini)의 입력단과 노드 C 사이에 접속된다. 제6 트랜지스터(T6)의 게이트전극은 제n-1 게이트신호(GCLK(n-1))가 인가되는 n-1번째 제1 게이트라인에 접속되고, 제6 트랜지스터(T6)의 소스전극은 노드 C에 접속되며, 제6 트랜지스터(T6)의 드레인전극은 초기전압(Vini)의 입력단에 접속된다. 여기서, 제6 트랜지스터(T6)는 제2 이니셜 트랜지스터라고 지칭할 수도 있다.
커패시터(Cstg)는 노드 A와 초기전압(Vini)의 입력단 사이에 접속된다.
도 3은 도 2의 화소에 인가되는 데이터신호와 게이트신호를 보여주는 파형도이다. 도 3에 도시한 바와 같이, 한 프레임기간은, 노드 A와 노드 C를 초기화하는 이니셜 기간(Pi), 구동트랜지스터(DT)의 문턱전압을 샘플링하여 노드 A에 저장하는 샘플링 기간(Ps), 및 샘플링된 문턱전압을 포함하여 구동트랜지스터(DT)의 소스-게이트 간 전압을 프로그래밍하고, 상기 프로그래밍된 소스-게이트 간 전압에 따른 구동전류로 유기발광소자(OLED)를 발광시키는 에미션 기간(Pe)으로 나뉘어질 수 있다.
에미션 기간(Pe)에서 유기발광소자(OLED)에 흐르는 구동전류(Ioled)에 대한 관계식은 하기 수학식 2와 같이 된다. 유기발광소자(OLED)는 구동전류에 의해 발광함으로써 원하는 표시 계조를 구현하게 된다.
[수학식]
IOLED = k/2(VDD-Vdata)2
상기 수학식에서, k/2는 구동트랜지스터(DT)의 전자 이동도, 기생 커패시턴스 및 채널 용량 등에 의해 결정되는 비례 상수를 의미한다.
구동전류(Ioled) 수식은 k/2(Vsg-Vth)2인데, 에미션 기간(Pe)을 통해 프로그래밍 된 Vsg에는 구동트랜지스터(DT)의 문턱전압(Vth) 성분이 이미 포함되어 있으므로, 수학식 1과 같이 구동전류(Ioled) 관계식에서 구동트랜지스터(DT)의 문턱전압(Vth) 성분은 소거된다. 따라서, 문턱전압(Vth) 변화가 구동전류(Ioled)에 미치는 영향이 감소되어 구동전류(Ioled)가 Vdd와 Vdata의 값에 의해 결정된다. 이와 같이 7개의 TR로 구성된 화소 구조(7T1C 구조)에서는 구동전류(Ioled)가 Vdd와 Vdata의 값에 의해 결정되기 때문에 기존의 문턱전압(Vth) 보상방법으로는 구동전류를 보상하는 것이 사실상 불가능하다.
도 4는 전원 배선 저항을 고려한 표시장치의 등가 회로를 보여주는 도면이다.
통상적으로 전원 공급부(180)에서 출력된 고전위전원(VDD)은 연성회로기판(FPC)을 통해 표시패널(150)에 전달되도록 배선된다. 따라서, 전원 공급부(180)에서 출력된 고전위전원(VDD)은 배선의 인입부 저항(Rinput), 연성회로기판의 벤딩으로 인한 저항(RBending), 표시패널(150)과의 접속으로 인한 저항(RLink) 등으로 인해 전압 강하가 발생한다. 또한, 표시패널(150)이 고전위전원(VDD)의 인입부를 기준으로 픽셀들이 배열된 액티브 영역(A/A)의 상(Top) 영역, 중(Middle) 영역, 하(Bottom) 영역으로 분할된다고 가정할 때, 상(Top) 영역의 구동전압 V4보다 하(Bottom) 영역의 구동전압 V6은 표시패널(150) 내의 배선에 의한 전압 강하로 인해 더 작은 전압을 갖게 된다.
도 4의 각 위치 별 전압은 표시패널(150) 구동 시 각 위치에서의 고전위전원(VDD)을 측정한 결과로서, 전원 공급부(180)에서 출력된 고전위전원(VDD)은 각 전원 배선을 거치면서 V1에서 V6에 걸쳐 점차적으로 감소되는 것을 확인할 수 있다. 고전위전원(VDD)의 감소 시 표시패널(150)에서의 구동전류(Id)도 감소되므로 표시패널(150)에서 요구되는 값보다 작은 고전위전원(VDD)이 공급되는 경우 휘도 저하가 발생한다.
즉, 도 5와 같이 표시패널(150)에서의 구동전류(Id)는 VDD의 변동 여부에 따라 제1 값(Id)에서 제2 값(Id')으로 변할 수 있다.
VDD가 변동되지 아니하는 경우 구동전류(Id)는 계속해서 세츄레이션 구간에 존재하기 때문에 A 상태에 대응되는 제1 값(Id)이 된다. 하지만, 전압 강하가 발생하는 경우, 표시패널(150)에서의 구동전류(Id)는 B 상태가 되어 요구되는 값보다 작은 제2 값(Id')이 되므로, 휘도 저하가 발생한다. 또한, VDD를 통해 흐르는 전류량, 즉 APL(Average Picture Level)이 증가함에 따라 배선 저항의 영향으로 패널에는 더 낮은 VDD가 공급된다. 이로 인해, APL에 따라 휘도 및 색좌표가 크게 틀어지는 문제가 발생하며 크로스토크(Crosstalk) 및 RGB 크로스토크에 의한 다양한 화질 불량이 유발된다.
이에, 본 명세서의 실시예에서는 VDD를 보상함으로써 구동전류(Ioled)를 보상하는 기술을 제시한다. 본 발명은 입력 영상의 APL을 산출하고 영상의 APL에 따라 보상해야 VDD 보상정보를 시뮬레이션하여 메모리(144)에 저장한다. 이후, 패널 구동 시 입력되는 영상의 APL을 프레임 단위로 계산하여 패널로 공급되는 VDD를 보상한다. 이러한 구성에 의해, 표시패널(10) 내의 저항으로 인해 VDD가 변동되어 발생하는 화질 저하를 개선할 수 있다.
도 6은 본 명세서의 실시예에 따른 표시장치에서 VDD를 보상하는 구성을 도시한 블럭도이다.
도 6을 참조하면, 표시장치는 고전위전원(VDD)을 공급받아 발광하는 다수의 화소들을 포함하는 표시패널(150), 표시패널(150)에 VDD를 공급하는 전원 공급부(180) 및 입력되는 프레임의 APL을 산출하고 산출된 APL에 따라 VDD의 전압을 보상하는 VDD 보상정보를 전원 공급부(180)에 제공하는 데이터 구동부(140)를 포함한다.
데이터 구동부(140)는 집적회로(IC) 형태로 구현되어 영상 데이터신호를 표시패널(150)의 서브 픽셀에 인가할 수 있다. 또한, 본 명세서의 데이터 구동부(140)는 입력 프레임의 APL에 따른 VDD 보상정보를 전원 공급부(180)에 제공한다. 이러한 기능을 위해, 데이터 구동부(140)는 입력되는 영상 데이터의 APL을 프레임 단위로 산출하는 APL 산출부(142)와, APL에 따른 VDD 보상정보가 저장된 메모리(144) 및 APL 산출부(142)의 산출 결과에 따라 메모리(144)로부터 VDD 보상정보를 검색하여 전원 공급부(180)에 제공하는 VDD 보상부(146)를 포함한다.
APL 산출부(142)는 입력되는 영상 데이터의 각 프레임의 APL을 산출한다.
메모리(144)에는 APL에 따른 VDD 보상정보가 저장되어 있다. VDD 보상정보는 표시장치의 설계 시 APL 변화에 따른 VDD 변동량을 시뮬레이션하여 설정될 수 있다. 현재 광학보상 진행할 때 사용하는 레퍼런스 APL 패턴은 65%이다. 광학보상 이후에 APL이 65%보다 클 경우 전류량이 증가함에 따라 VDD가 감소하여 휘도가 감소된다. 반대로 APL이 65%미만일 경우 전류량이 감소함에 따라 VDD가 적게 감소하여 오히려 기준 보다 높은 휘도가 출력된다. 따라서, 메모리(144)에는 현재 패널에서 사용되는 APL이 레퍼런스 이상일 경우 VDD를 증가시키는 VDD 보상정보가 저장되고, APL이 레퍼런스 미만일 경우 VDD를 감소시키는 VDD 보상정보가 저장된다. 현재 패널에서 사용되는 APL이 레퍼런스와 일치하는 경우에는 별도로 보상할 필요가 없으므로, VDD 보상정보가 0으로 저장될 수 있다. 이러한 VDD 보상정보는 룩업 테이블(LUT)의 형태로 메모리(144)에 저장될 수 있다.
VDD 보상부(146)는 APL 산출부(142)에서 산출된 APL에 따른 VDD 보상정보를 메모리(144)로부터 검색하여 전원 공급부(180)에 제공한다.
전원 공급부(180)는 데이터 구동부(140)로부터 수신된 VDD 보상정보에 따라 VDD를 조정하여 표시패널(150)에 공급한다.
한편, 상술한 설명에서는 VDD 보상을 각 프레임 단위로 실시간으로 진행하는 경우를 예시하였으나, 임의의 개수의 프레임을 단위로 보상을 수행하거나, 기 설정된 실행 조건일 경우에 한해 VDD 보상을 수행하도록 하는 것도 가능하다. 또한, 단일 프레임의 APL값을 기준으로 하거나, 혹은 복수개의 프레임의 APL에 기초하여 보상하는 것도 가능하다.
메모리(144)에 저장되는 VDD 보상정보는 제품 생산 시 미리 저장될 수 있으나, 표시장치 내에서 스스로 VDD 변동을 감지 하여 APL에 따른 VDD 보상정보를 저장하여 사용하거나, 외부로부터 수신하여 적용하도록 설계될 수 있으며, 혹은 별도의 룩업 테이블 없이 APL에 따른 VDD 보상값을 실시간 산출하여 적용하도록 설계하는 것도 가능하다.
도 7은 본 명세서의 실시예에 따른 VDD 보상 방법을 도시한 흐름도이다.
표시장치가 턴온되어 구동을 시작하면, 데이터 구동부(140)는 입력되는 프레임의 APL을 산출한다(S110).
산출된 APL에 기초하여 VDD 보상정보를 결정한다(S120). 데이터 구동부(140)는 메모리(144)에 저장된 정보에 기초하여 산출된 APL에 대응되는 VDD 보상정보를 결정할 수 있다.
결정된 VDD 보상정보에 따라 표시패널(150)에 공급되는 VDD가 조정되도록 전원 공급부(180)에 VDD 보상정보를 제공한다(S130).
이와 같이, 본 명세서의 실시예에 따른 표시장치는 패널 구동 시 입력되는 영상의 APL을 프레임 단위로 계산하여 패널로 공급되는 VDD를 보상한다.
도 8 및 도 9는 본 명세서의 실시예에 따른 VDD 보상 방법을 시뮬레이션한 결과 그래프로서, 도 8은 본 명세서의 실시예에 따른 VDD 보상방법을 적용하기 전과 적용한 후의 CIE 색도도(Chromaticity Diagram)의 차이를 시뮬레이션한 그래프이고, 도 9는 휘도(Luminance)를 시뮬레이션한 그래프이다.
보상을 수행하지 않는 레퍼런스 APL은 65%로 설정하고, 레퍼런스 APL보다 증가할 경우 휘도가 감소하므로 VDD가 증가되도록 보상하여 휘도를 향상시킬 수 있다. 반대로 APL이 감소되는 경우 휘도가 증가하므로 VDD가 감소되도록 VDD를 보상할 수 있다.
이러한 구동방법에 의해, 배선 저항으로 인해 VDD가 변동되어 APL이 증가하거나 감소하는 문제를 해결함으로써, APL이 변동하더라도 일정 범위 내의 휘도가 구현되도록 제어할 수 있다. 결과적으로 입력 프레임의 APL 변화에 따른 휘도 증감 문제와 색감차 문제를 개선할 수 있다.
또한, 본 명세서에 따른 표시장치와 이의 구동방법은 화소 단위 보상이 아닌 패널 전체에 대한 VDD 보상을 수행함으로, 화소 단위의 내부 보상이 불가능한 화소 구조를 갖는 표시장치에서도 화질 보상을 가능하게 하는 효과가 있다.
본 명세서의 실시예에 따른 표시장치는, 고전위전원(VDD)을 공급받아 발광하는 다수의 화소들을 포함하는 표시패널; 표시패널에 VDD를 공급하는 전원 공급부; 및 입력되는 프레임의 APL(Average Picture Level)을 산출하고 산출된 APL에 따라 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 전원 공급부에 제공하는 데이터 구동부를 포함한다.
데이터 구동부는, APL을 산출하는 APL 산출부; APL에 따른 VDD 보상정보가 저장된 메모리; 및 APL 산출부의 산출 결과에 따라 메모리로부터 VDD 보상정보를 검색하여 전원 공급부에 제공하는 VDD 보상부;를 포함할 수 있다.
데이터 구동부는, 산출된 APL이 기 설정된 레퍼런스 APL일 경우 VDD 보상정보를 0으로 제공하고, 산출된 APL이 레퍼런스 APL보다 큰 경우 VDD가 증가하도록 VDD 보상정보를 제공할 수 있다.
데이터 구동부는, 산출된 APL이 기 설정된 레퍼런스 APL일 경우 VDD 보상정보를 0으로 제공하고, 산출된 APL이 레퍼런스 APL보다 작은 경우 VDD가 감소하도록 VDD 보상정보를 제공할 수 있다.
상기 표시패널로 입력되는 프레임의 APL에 따라 표시패널에서 변동되는 VDD 보상값을 시뮬레이션한 결과를 포함하는 VDD 보상정보가 저장된 메모리를 더 포함할 수 있다.
메모리는, 표시패널로 입력되는 프레임의 APL이 65%일 경우 VDD 보상정보를 0으로 설정하고, 산출된 APL이 65% 이상일 경우 VDD를 증가시키는 VDD 보상정보를 포함 할 수 있다.
메모리는, 표시패널로 입력되는 프레임의 APL이 65%일 경우 VDD 보상정보를 0으로 설정하고, 산출된 APL이 65% 미만일 경우 VDD를 감소시키는 VDD 보상정보를 포함할 수 있다.
본 명세서의 실시예에 따른 표시장치의 구동방법은, 고전위전원(VDD)을 공급받아 발광하는 다수의 화소들을 포함하는 표시패널 및 상기 표시패널에 VDD를 공급하는 전원 공급부를 포함하는 표시장치의 구동방법에 있어서, 입력되는 프레임의 APL(Average Picture Level)을 산출하는 단계; 산출된 APL에 따라 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 결정하는 단계; 및 VDD 보상정보에 따라 표시패널에 보상된 VDD를 공급하는 단계;를 포함한다.
산출된 APL에 따라 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 결정하는 단계는, 기저장된 APL에 따른 VDD 보상정보를 검색하여 결정하는 단계;를 포함할 수 있다.
산출된 APL에 따라 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 결정하는 단계는, 산출된 APL이 기 설정된 레퍼런스 APL일 경우 VDD 보상정보를 0으로 결정하고, 산출된 APL이 레퍼런스 APL보다 큰 경우 VDD가 증가하도록 VDD 보상정보를 결정하는 단계를 포함할 수 있다.
산출된 APL에 따라 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 결정하는 단계는, 산출된 APL이 기 설정된 레퍼런스 APL일 경우 VDD 보상정보를 0으로 결정하고, 산출된 APL이 레퍼런스 APL보다 작은 경우 VDD가 감소하도록 VDD 보상정보를 결정하는 단계;를 포함할 수 있다.
표시패널로 입력되는 프레임의 APL에 따라 표시패널에서 변동되는 VDD 보상값을 시뮬레이션한 결과가 저장된 룩업 테이블을 저장하는 단계;를 더 포함할 수 있다.
메모리는, 표시패널로 입력되는 프레임의 APL이 65%일 경우 VDD 보상정보를 0으로 설정하고, 산출된 APL이 65% 이상일 경우 VDD를 증가시키는 VDD 보상정보를 포함할 수 있다.
메모리는, 표시패널로 입력되는 프레임의 APL이 65%일 경우 VDD 보상정보를 0으로 설정하고, 산출된 APL이 65% 미만일 경우 VDD를 감소시키는 VDD 보상정보를 포함할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 명세서의 기술 사상을 일탈하지 아니하는 범위에서 다양하게 변경 및 수정할 수 있을 것이다. 따라서, 본 명세서의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야만 할 것이다.
110 : 영상 공급부 120 : 타이밍 제어부
130 : 스캔 구동부 140 : 데이터 구동부
142 : APL 산출부 144 : 메모리
146 : VDD 보상부 150 : 표시패널
180 : 전원 공급부

Claims (14)

  1. 고전위전원(VDD)을 공급받아 발광하는 다수의 화소들을 포함하는 표시패널;
    상기 표시패널에 상기 VDD를 공급하는 전원 공급부; 및
    입력되는 프레임의 APL(Average Picture Level)을 산출하고 산출된 APL에 따라 상기 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 상기 전원 공급부에 제공하는 데이터 구동부;
    를 포함하되,
    상기 데이터 구동부는,
    상기 APL을 산출하는 APL 산출부;
    상기 APL에 따른 VDD 보상정보가 저장된 메모리; 및
    상기 APL 산출부의 산출 결과에 따라 상기 메모리로부터 VDD 보상정보를 검색하여 상기 전원 공급부에 제공하는 VDD 보상부;
    를 포함하는, 표시장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 데이터 구동부는,
    상기 산출된 APL이 기 설정된 레퍼런스 APL일 경우 상기 VDD 보상정보를 0으로 제공하고, 상기 산출된 APL이 상기 레퍼런스 APL보다 큰 경우 상기 VDD가 증가하도록 상기 VDD 보상정보를 제공하는, 표시장치.
  4. 제1항에 있어서,
    상기 데이터 구동부는,
    상기 산출된 APL이 기 설정된 레퍼런스 APL일 경우 상기 VDD 보상정보를 0으로 제공하고, 상기 산출된 APL이 상기 레퍼런스 APL보다 작은 경우 상기 VDD가 감소하도록 상기 VDD 보상정보를 제공하는, 표시장치.
  5. 제1항에 있어서,
    상기 표시패널로 입력되는 프레임의 APL에 따라 표시패널에서 변동되는 VDD 보상값을 시뮬레이션한 결과를 포함하는 VDD 보상정보가 저장된 메모리를 더 포함하는, 표시장치.
  6. 제5항에 있어서,
    상기 메모리는,
    상기 표시패널로 입력되는 프레임의 APL이 65%일 경우 상기 VDD 보상정보를 0으로 설정하고, 상기 산출된 APL이 65% 이상일 경우 상기 VDD를 증가시키는 VDD 보상정보를 포함하는, 표시장치.
  7. 제5항에 있어서,
    상기 메모리는,
    상기 표시패널로 입력되는 프레임의 APL이 65%일 경우 상기 VDD 보상정보를 0으로 설정하고, 상기 산출된 APL이 65% 미만일 경우 상기 VDD를 감소시키는 VDD 보상정보를 포함하는, 표시장치.
  8. 고전위전원(VDD)을 공급받아 발광하는 다수의 화소들을 포함하는 표시패널 및 상기 표시패널에 상기 VDD를 공급하는 전원 공급부를 포함하는 표시장치의 구동방법에 있어서,
    입력되는 프레임의 APL(Average Picture Level)을 산출하는 단계;
    산출된 APL에 따라 상기 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 결정하는 단계; 및
    상기 VDD 보상정보에 따라 상기 표시패널에 보상된 VDD를 공급하는 단계;
    를 포함하되,
    상기 산출된 APL에 따라 상기 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 결정하는 단계는,
    상기 APL에 대응하여 기저장된 VDD 보상정보를 검색하여 결정하는 단계;
    를 포함하는, 표시장치의 구동방법.
  9. 삭제
  10. 제8항에 있어서,
    상기 산출된 APL에 따라 상기 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 결정하는 단계는,
    상기 산출된 APL이 기 설정된 레퍼런스 APL일 경우 상기 VDD 보상정보를 0으로 결정하고, 상기 산출된 APL이 상기 레퍼런스 APL보다 큰 경우 상기 VDD가 증가하도록 상기 VDD 보상정보를 결정하는 단계;
    를 포함하는, 표시장치의 구동방법.
  11. 제8항에 있어서,
    상기 산출된 APL에 따라 상기 표시패널의 저항으로 인해 변동되는 VDD의 전압을 보상하는 VDD 보상정보를 결정하는 단계는,
    상기 산출된 APL이 기 설정된 레퍼런스 APL일 경우 상기 VDD 보상정보를 0으로 결정하고, 상기 산출된 APL이 상기 레퍼런스 APL보다 작은 경우 상기 VDD가 감소하도록 상기 VDD 보상정보를 결정하는 단계;
    를 포함하는, 표시장치의 구동방법.
  12. 제8항에 있어서,
    상기 표시패널로 입력되는 프레임의 APL에 따라 상기 표시패널에서 변동되는 VDD 보상값을 시뮬레이션한 결과가 저장된 룩업 테이블을 저장하는 단계;
    를 더 포함하는, 표시장치의 구동방법.
  13. 제12항에 있어서,
    상기 룩업 테이블은,
    상기 표시패널로 입력되는 프레임의 APL이 65%일 경우 상기 VDD 보상정보를 0으로 설정하고, 상기 산출된 APL이 65% 이상일 경우 상기 VDD를 증가시키는 VDD 보상정보를 포함하는, 표시장치의 구동방법.
  14. 제12항에 있어서,
    상기 룩업 테이블은,
    상기 표시패널로 입력되는 프레임의 APL이 65%일 경우 상기 VDD 보상정보를 0으로 설정하고, 상기 산출된 APL이 65% 미만일 경우 상기 VDD를 감소시키는 VDD 보상정보를 포함하는, 표시장치의 구동방법.
KR1020170110217A 2017-08-30 2017-08-30 표시장치와 이의 구동방법 KR102387346B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170110217A KR102387346B1 (ko) 2017-08-30 2017-08-30 표시장치와 이의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170110217A KR102387346B1 (ko) 2017-08-30 2017-08-30 표시장치와 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20190023863A KR20190023863A (ko) 2019-03-08
KR102387346B1 true KR102387346B1 (ko) 2022-04-15

Family

ID=65800886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170110217A KR102387346B1 (ko) 2017-08-30 2017-08-30 표시장치와 이의 구동방법

Country Status (1)

Country Link
KR (1) KR102387346B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085174B (zh) * 2019-04-23 2021-04-02 深圳市华星光电半导体显示技术有限公司 降低显示器功耗的方法及装置
KR102626531B1 (ko) * 2020-08-07 2024-01-18 엘지디스플레이 주식회사 픽셀 회로와 이를 이용한 표시장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101572270B1 (ko) * 2009-10-08 2015-11-27 엘지디스플레이 주식회사 유기 발광다이오드 표시장치 및 그 구동방법
KR101492712B1 (ko) * 2013-04-30 2015-02-12 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
KR102042533B1 (ko) * 2013-09-30 2019-11-27 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 피크 휘도 제어 방법 및 장치
KR102338946B1 (ko) * 2014-10-21 2021-12-14 엘지디스플레이 주식회사 유기발광 표시장치와 그 구동방법

Also Published As

Publication number Publication date
KR20190023863A (ko) 2019-03-08

Similar Documents

Publication Publication Date Title
KR101961424B1 (ko) 표시 장치 및 그 구동 방법
TWI628821B (zh) 像素、顯示面板、顯示裝置及其控制方法
US11087698B2 (en) Display device
US9911374B2 (en) Display device and self-calibration method for digital data driven subframes
KR102141581B1 (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR20160078749A (ko) 유기 발광 다이오드 표시장치와 그 소자 특성 센싱 방법
KR20140071600A (ko) 화소 회로와 그 구동 방법 및 이를 이용한 유기발광표시장치
US11114034B2 (en) Display device
KR20160074780A (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR102024852B1 (ko) 유기 발광 표시 장치 및 그 구동 방법
KR102417424B1 (ko) 타일드 디스플레이와 그 휘도 보상 방법
US9747836B2 (en) Signal processing method, display device, and electronic apparatus
KR102546309B1 (ko) 표시장치의 화질 보상 장치 및 방법
KR20140147269A (ko) 유기전계발광 표시장치 및 그의 구동방법
KR102588103B1 (ko) 표시 장치
KR20150075605A (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR20180130207A (ko) 유기 발광 다이오드 표시 장치 및 그 센싱 방법
KR20150040447A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR102387346B1 (ko) 표시장치와 이의 구동방법
US20210264832A1 (en) Display device and method of driving the same
KR102282171B1 (ko) 유기 발광 다이오드 표시 장치 및 그의 센싱 방법
KR102217170B1 (ko) 유기 발광 다이오드 표시 장치
KR20140120544A (ko) 표시 장치 및 표시 장치의 색 보상 방법
KR101993747B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
KR102281008B1 (ko) 유기 발광 다이오드 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant