KR20220032866A - 표시 장치 및 다중 패널 표시 장치 - Google Patents

표시 장치 및 다중 패널 표시 장치 Download PDF

Info

Publication number
KR20220032866A
KR20220032866A KR1020200114718A KR20200114718A KR20220032866A KR 20220032866 A KR20220032866 A KR 20220032866A KR 1020200114718 A KR1020200114718 A KR 1020200114718A KR 20200114718 A KR20200114718 A KR 20200114718A KR 20220032866 A KR20220032866 A KR 20220032866A
Authority
KR
South Korea
Prior art keywords
conductive layer
substrate
conductive
disposed
conductive particles
Prior art date
Application number
KR1020200114718A
Other languages
English (en)
Inventor
정원규
이중하
심우진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200114718A priority Critical patent/KR20220032866A/ko
Priority to US17/411,810 priority patent/US11805687B2/en
Priority to CN202111011559.0A priority patent/CN114156316A/zh
Publication of KR20220032866A publication Critical patent/KR20220032866A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L27/3293—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 표시 장치 및 다중 패널 표시 장치에 관한 발명으로, 본 발명의 일 실시예에 따른 표시 장치는 제1 기판의 상면에 배치된 유기 발광 소자를 포함하는 표시부, 제1 기판의 상면에 배치되고, 표시부와 전기적으로 연결된 복수의 신호 배선, 제1 기판의 하부에 배치된 복수의 링크 배선, 및 제1 기판의 측면에 배치되고, 복수의 신호 배선 및 복수의 링크 배선을 연결하는 복수의 사이드 배선을 포함하고, 복수의 사이드 배선은 제1 기판의 측면에 배치되고, 제1 도전성 입자를 포함하는 제1 도전층 및 제1 도전층을 덮으며, 제1 도전성 입자보다 입경이 큰 제2 도전성 입자를 포함하는 제2 도전층을 포함한다. 본 발명의 일 실시예에 따르면 베젤 영역을 최소화하면서, 사이드 배선의 접촉 저항을 낮추는 동시에 기계적 물성을 향상시킬 수 있다. 이에 따라 표시 장치의 전력 효율 및 신뢰성이 향상되는 효과를 제공한다.

Description

표시 장치 및 다중 패널 표시 장치{DISPLAY DEVICE AND MULTI-PANEL DISPLAY DEVICE}
본 발명은 표시 장치 및 다중 패널 표시 장치에 관한 것으로서, 보다 상세하게는 전력 효율이 우수하고 신뢰성이 높으면서도 내로우 베젤(narrow bezel)을 구현할 수 있는 표시 장치 및 다중 패널 표시 장치에 관한 것이다.
최근 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저전력화 등의 우수한 성능을 지닌 여러 가지 다양한 표시 장치(Display Device)가 개발되고 있다. 이러한 표시 장치의 구체적인 예로 액정 표시 장치(Liquid Crystal Display; LCD), 플라즈마 표시장치(Plasma Display Panel device: PDP), 전계 방출 표시장치(Field Emission Display device: FED), 유기 발광 표시장치(Organic Light Emitting Display Device: OLED) 등을 들 수 있다.
일반적으로 표시 장치들은 화상을 표시하는 표시 영역과 이의 둘레를 따라 정의되는 비표시 영역을 갖는 표시 패널, 비표시 영역에 배치되는 복수의 구동 회로 및 복수의 구동 회로에 제어 신호들을 공급하는 인쇄 회로 기판(PCB)을 포함하고, 표시 패널과 구동 회로를 연결하는 복수의 링크 배선이 비표시 영역에 다수 배치된다. 비표시 영역은 표시 패널의 블랙 매트릭스나 케이스 등에 의해 가려져 실질적으로 영상이 표시되지 않으며, 이 영역을 통상적으로 베젤 영역이라 한다. 동일 면적에서 유효 표시 화면 크기를 증가시키기 위해 구동 회로 및 링크 배선은 비표시 영역에 대응되는 표시 패널의 하부에 배치하고, 표시 패널과 구동 회로를 전기적으로 연결하기 위해 측면에 사이드 배선을 배치한다.
한편, 디스플레이의 크기나 형태가 점차 다양화되고 있으며, 최근에는 초대형 디스플레이가 주목받고 있다. 초대형 디스플레이의 경우 하나의 패널로서 초대형 화면을 구현하는 것은 불가능하므로, 복수개의 표시 패널을 연결한 다중 표시 패널 표시 장치가 사용되고 있다. 이러한 다중 패널 표시 장치는 복수의 표시 패널을 타일(tile) 형태로 배치하여 초대형 화면을 구현할 수 있다. 이러한 다중 패널 표시 장치는 서로 인접하는 표시 패널 각각의 베젤 영역으로 인하여 서로 연결된 표시 패널들 사이에 심(seam)을 형성한다. 이러한 심은 사용자에게 시인되어 전체 화면에 하나의 영상을 표시할 때 단절감 및 이질감을 준다. 이에 따라 각 표시 패널의 베젤 영역은 최소화되어야 한다. 이와 동시에 다중 패널 표시 장치는 휘도 및 회로 집적도가 고도화됨에 따라 전력 소모량이 상당하여 전력 효율을 향상시킬 수 있도록 설계되어야 한다.
이에 본 발명이 해결하고자 하는 과제는 내로우 배젤 구현이 가능하면서도 전력 효율이 우수하고 신뢰성이 높은 표시 장치 및 다중 패널 표시 장치를 제공하는 것을 목적으로 한다.
본 발명은 사이드 배선의 선저항 및 접촉 저항을 낮추면서 기계적 물성을 향상시킬 수 있는 구조를 제공하는 것을 목적으로 한다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 표시 장치는 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 포함하는 제1 기판, 제1 기판의 상면에 배치된 유기 발광 소자를 포함하는 표시부, 제1 기판의 상면에 배치되고, 표시부와 전기적으로 연결된 복수의 신호 배선, 제1 기판의 하부에 배치된 복수의 링크 배선, 및 제1 기판의 측면에 배치되고, 복수의 신호 배선 및 복수의 링크 배선을 연결하는 복수의 사이드 배선을 포함하고, 복수의 사이드 배선은 제1 기판의 측면에 배치되고, 제1 도전성 입자를 포함하는 제1 도전층 및 제1 도전층을 덮으며, 제1 도전성 입자 보다 입경이 큰 제2 도전성 입자를 포함하는 제2 도전층을 포함한다.
본 발명의 일 실시예에 따른 다중 패널 표시 장치는 서로 인접하도록 배치된 복수의 표시 장치를 포함하고, 복수의 표시 장치 각각은 표시 영역 및 표시 영역을 감싸는 비표시 영역을 포함하는 제1 기판, 제1 기판의 상면에 배치된 유기 발광 소자를 포함하는 표시부, 제1 기판의 상면에 배치되고, 표시부와 전기적으로 연결된 복수의 신호 배선, 제1 기판의 하부에 배치된 복수의 링크 배선, 제1 기판의 측면에 배치되고, 복수의 신호 배선 및 복수의 링크 배선을 연결하는 복수의 사이드 배선, 및 복수의 사이드 배선을 덮으며, 블랙 물질을 포함하는 보호층을 포함하고, 복수의 사이드 배선 각각은 제1 기판의 측면에 배치되고, 제1 도전성 입자로 형성된 제1 도전층 및 제1 도전층을 덮으며, 제1 도전성 입자보다 입경이 큰 제2 도전성 입자로 형성된 제2 도전층을 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 표시 장치에서 사이드 배선의 접촉 저항을 낮추면서 기계적 물성을 향상시킬 수 있다. 이에 따라 표시 장치의 전력 효율 및 신뢰성이 향상되는 효과를 제공한다.
본 발명은 베젤 영역을 축소시켜 영상의 품질이 향상되고, 전력 소모가 감소된 다중 패널 표시 장치를 제공할 수 있다.
본 발명은 사이드 배선의 마이그레이션을 억제하고, 접착력을 향상시켜 신뢰성이 우수한 효과를 제공한다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치에 있어서 제1 기판의 상면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 측면도이다.
도 4a는 본 발명의 다른 실시예에 따른 표시 장치에 있어서, 제1 도전층 및 제2 도전층을 형성하는 공정에서 열처리 전을 도시한 도면이다.
도 4b는 본 발명의 다른 실시예에 따른 표시 장치에 있어서, 제1 도전층 및 제2 도전층을 열처리한 후를 설명하기 위한 도면이다.
도 5는 본 발명의 또 다른 실시예에 따른 표시 장치에 있어서 제1 기판의 상면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 측면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 측면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 장치에서 제1 기판의 상면도이다.
도 10은 본 발명의 일 실시예에 따른 다중 패널 표시 장치의 평면도이다.
도 11은 도 10의 X 영역을 확대한 평면도이다.
도 12는 도 11의 I-I'에 따른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 도면을 참조하여 본 발명에 대해 설명하기로 한다.
명세서 전체에 걸쳐 특별한 언급이 없는 한 입경은 누적 입경 분포에서 부피 누계가 50%가 되는 지점(D50)의 입경이다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 도면들이다. 도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략적인 단면도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치에 있어서 제1 기판의 개략적인 상면도이다. 도 3은 본 발명의 일 실시예에 따른 표시 장치의 측면도이다.
도 1 내지 3을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 제1 기판(110), 표시부(120), 실런트(170), 제2 기판(130), 복수의 신호 배선(140), 복수의 링크 배선(150), 복수의 사이드 배선(160) 및 보호층(180)을 포함하고, 사이드 배선(160)은 제1 도전층(161) 및 제2 도전층(162)을 포함한다.
제1 기판(110)은 표시부의 여러 구성요소들을 지지하기 위한 베이스 기판이다. 제1 기판(110)은 절연 물질로 형성될 수 있다. 예를 들어, 제1 기판(110)은 글래스 또는 플라스틱 재질일 수 있다. 제1 기판(110)은 필요시 벤딩이 가능하도록 플렉서빌리티를 갖는 플라스틱 필름일 수도 있다.
제1 기판(110)에는 표시 영역(DA) 및 표시 영역(DA)을 둘러싸는 비표시 영역(NDA)이 정의될 수 있다. 표시 영역(DA)은 표시 장치(100)에서 실제로 영상이 표시되는 영역으로, 표시 영역(DA)에는 후술하는 표시부(120)가 배치된다. 비표시 영역(NDA)은 실질적으로 영상이 표시되지 않는 영역으로, 표시 영역(DA)을 둘러싸는 제1 기판(110)의 가장자리 영역으로 정의될 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)에 배치된 표시부(120)의 박막 트랜지스터와 연결된 게이트 배선 및 데이터 배선 등과 같은 다양한 배선이 배치될 수 있다. 또한, 비표시 영역(NDA)에는 구동 회로, 예를 들어 데이터 구동 집적 회로 칩 또는 게이트 구동 집적 회로 칩이 배치될 수 있으며, 복수의 패드가 배치될 수 있으나, 이에 제한되지 않는다.
제1 기판(110)의 표시 영역(DA)에는 복수의 화소(PX)가 정의된다. 복수의 화소(PX) 각각은 빛을 발광하는 개별 단위로서, 적색, 녹색 및 청색 화소를 포함할 수 있고 필요에 따라 백색 화소를 포함할 수도 있다. 복수의 화소(PX) 각각에는 표시부(120)가 형성된다.
표시부(120)는 영상을 표시한다. 예를 들어, 표시부(120)는 유기 발광 소자 및 이를 구동하기 위한 회로부를 포함한다. 구체적으로 유기 발광 소자는 전자와 정공이 결합하여 광을 발광할 수 있도록 애노드, 적어도 하나의 유기층 및 캐소드를 포함한다. 유기층은 유기 발광층을 포함하며, 추가적으로 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 등을 포함할 수 있으나, 이에 제한되지 않는다. 예를 들어 회로부는 유기 발광 소자를 구동하도록 복수의 박막 트랜지스터, 캐패시터, 복수의 배선 등을 포함할 수 있다.
표시 장치(100)가 탑 에미션 방식으로 구동되는 경우, 제1 기판(110) 상에 회로부가 배치되고, 회로부 상에 유기 발광 소자가 배치될 수 있다. 구체적으로 제1 기판(110) 상에 박막 트랜지스터가 배치되고, 박막 트랜지스터 상에 평탄화층이 배치되고, 평탄화층 상에 애노드, 유기 발광층을 포함하는 복수의 유기층 및 캐소드가 순차적으로 적층되어 표시부(120)를 구성할 수 있다.
제2 기판(130)은 제1 기판(110)에 대향되도록 표시부(120) 상에 배치된다. 제2 기판(130)은 외부에서 침투하는 수분, 공기 또는 물리적인 충격으로부터 표시부(120)를 보호하는 봉지 기판이다. 예를 들어 제2 기판(130)은 글래스, 메탈 호일 및 플라스틱 기판 중에서 선택될 수 있다. 다만 이에 제한되지 않고, 유기물 및/또는 무기물을 코팅하여 형성된 봉지층일 수도 있다.
실런트(170)는 비표시 영역(NDA)에서 제1 기판(110) 및 제2 기판(130) 사이에 배치된다. 실런트(170)는 표시부(120)의 외곽을 둘러싸도록 배치되고, 제1 기판(110)과 제2 기판(130)을 접착시킨다. 실런트(170)는 표시부(120)의 측면으로부터 침투하는 수분 및 산소를 차단하며, 댐으로 지칭될 수 있다. 제2 기판(130)이 글래스, 메탈 호일, 플라스틱 기판과 같은 플레이트 형상이 아니라 유기물 및/또는 무기물이 코팅되어 형성된 봉지층일 경우 실런트(170)는 생략될 수도 있다.
제1 기판(110)의 상면에는 복수의 신호 배선(140)이 배치되고, 제1 기판(110)의 배면에는 복수의 링크 배선(150)이 배치된다. 복수의 신호 배선(140)은 표시부(120)의 구성 요소와 전기적으로 연결되어 표시부(120)로 신호를 전달한다. 복수의 링크 배선(150)은 제1 기판(110)의 상면에 형성된 복수의 신호 배선(140)과 구동회로를 연결시키기 위한 배선이다.
구체적으로 도 1 및 2를 함께 참조하면, 제1 기판(110)의 상면에 배치된 복수의 신호 배선(140)은 복수의 게이트 배선(GL) 및 복수의 데이터 배선(DL)일 수 있다. 복수의 게이트 배선(GL) 및 복수의 데이터 배선(DL)은 표시 영역(DA)에 배치된 표시부(120)의 박막 트랜지스터와 전기적으로 연결되어 게이트 신호 및 데이터 신호를 전달한다.
한편, 제1 기판(110)의 배면에 배치된 복수의 링크 배선(150)은 복수의 게이트 링크 배선 및 복수의 데이터 링크 배선일 수 있다. 복수의 게이트 링크 배선은 제1 기판(110)의 상면에 형성된 복수의 게이트 배선(GL)과 게이트 구동 회로를 연결시키기 위한 배선이고, 복수의 데이터 링크 배선은 제1 기판(110)의 상면에 형성된 복수의 데이터 배선(DL)과 데이터 구동 회로를 연결시키기 위한 배선이다. 복수의 게이트 링크 배선 및 복수의 데이터 링크 배선은 제1 기판(110)의 배면의 끝단에서 제1 기판(110)의 배면의 중앙을 향해 연장될 수 있다.
또한, 제1 기판(110)의 배면에는 복수의 게이트 링크 배선과 전기적으로 연결되도록 게이트 구동 회로가 배치되고, 복수의 데이터 링크 배선과 전기적으로 연결되도록 데이터 구동 회로가 배치될 수 있다. 이때, 게이트 구동 회로 및 데이터 구동 회로는 제1 기판(110)의 배면에 직접 배치될 수 있고, 칩 온 필름(Chip On Film) 방식으로 제1 기판(110)의 배면에 배치될 수도 있다. 다른 예로 게이트 구동 회로 및 데이터 구동 회로는 인쇄 회로 기판(Printed Circuit Board)과 연결될 수도 있다. 인쇄 회로 기판은 제1 기판(110) 상에 형성된 복수의 신호 배선(140) 및 표시부(120)에 다양한 신호를 전달할 수 있다.
다시 도 1을 참조하면, 복수의 신호 배선(140)은 각각 제1 패드부(PAD1)를 포함할 수 있고, 복수의 링크 배선(150)은 각각 제2 패드부(PAD2)를 포함할 수 있다. 제1 패드부(PAD1) 및 제2 패드부(PAD2)는 사이드 배선(160)과 접촉하는 영역이다. 제1 패드부(PAD1)는 복수의 신호 배선(140)으로부터 연장된 도전층일 수 있고, 제2 패드부(PAD2)는 복수의 링크 배선(150)으로부터 연장된 도전층일 수 있다. 제1 기판(110)은 제2 기판(130) 보다 외측으로 돌출된다. 제1 기판(110) 상면에 배치된 복수의 신호 배선(140) 각각의 끝단 즉 제1 패드부(PAD1)의 상면이 노출된다. 이에 따라 복수의 신호 배선(140)과 복수의 링크 배선(150)을 전기적으로 연결하는 사이드 배선(160)이 신호 배선(140)의 측면은 물론 상면과도 접촉할 수 있다. 이와 같이 사이드 배선(160)이 신호 배선(140)과 접촉하는 면적이 증가하면 사이드 배선(160)을 통해 신호 배선(140)으로 전달되는 전류가 크게 증가한다. 따라서, 대형 표시 장치를 구현하기 용이한 이점이 있다.
도 1을 계속 참조하면, 복수의 사이드 배선(160)은 제1 기판(110)의 측면에 배치된다. 복수의 사이드 배선(160)은 제1 기판(110)의 상면에 배치된 복수의 신호 배선(140)과 제1 기판(110)의 배면에 배치된 복수의 링크 배선(150)을 전기적으로 연결한다.
복수의 사이드 배선(160)은 제1 기판(110)의 상면에 배치된 복수의 신호 배선(140)의 끝단, 제1 기판(110)의 측면 및 제1 기판(110)의 배면에 배치된 복수의 링크 배선(150)의 끝단을 덮도록 배치된다. 즉, 복수의 사이드 배선(160)은 복수의 신호 배선(140)의 제1 패드부(PAD1), 제1 기판(110)의 측면 및 복수의 링크 배선(150)의 제2 패드부(PAD2)를 연속하여 덮도록 배치되고, 제1 패드부(PAD1), 제1 기판(110)의 측면 및 제2 패드부(PAD2)와 직접 접촉한다.
구체적으로 복수의 사이드 배선(160)은 제1 기판(110)의 상면에 형성된 게이트 배선(GL)과 제1 기판(110)의 배면에 형성된 게이트 링크 배선을 연결하는 제1 사이드 배선 및 제1 기판(110)의 상면에 형성된 데이터 배선(DL)과 제1 기판(110)의 배면에 형성된 데이터 링크 배선을 연결하는 제2 사이드 배선을 포함할 수 있다.
복수의 사이드 배선(160) 각각은 제1 도전층(161) 및 제2 도전층(162)을 포함한다.
제1 도전층(161)은 제1 기판(110)의 상면에 형성된 신호 배선(140)의 끝단, 제1 기판(110)의 측면 및 제1 기판(110)의 배면에 형성된 링크 배선(150)의 끝단을 연속하여 덮도록 배치된다. 즉, 제1 도전층(161)은 제1 패드부(PAD1)의 상면 및 측면, 제1 기판(110)의 측면 및 제2 패드부(PAD2)의 하면 및 측면에 직접 접촉하도록 배치된다.
제2 도전층(162)은 제1 도전층(161)을 덮도록 배치된다. 제2 도전층(162)은 제1 패드부(PAD1)의 상면, 제1 도전층(161) 및 제2 패드부(PAD2)의 하면을 연속하여 덮도록 배치된다. 제2 도전층(162)은 제1 도전층(161)으로 덮이지 않고 노출된 제1 패드부(PAD1)의 상면, 제1 도전층(161) 및 제2 패드부(PAD2)의 하면에 직접 접촉하도록 배치된다. 즉, 제2 도전층(162)은 제1 도전층(161)이 노출되지 않도록 완전히 덮는다.
사이드 배선(160)은 서로 대응하는 복수의 신호 배선(140) 및 복수의 링크 배선(150) 각각이 연결되도록 패터닝된다. 즉, 제1 도전층(161)은 서로 대응하는 복수의 신호 배선(140) 및 복수의 링크 배선(150) 각각이 연결되도록 패터닝된다. 또한, 제2 도전층(162)은 제1 도전층(161)과 동일하게 서로 대응하는 복수의 신호 배선(140) 및 복수의 링크 배선(150)이 연결될 수 있도록 패터닝된다. 예를 들어, 제1 도전층(161) 및 제2 도전층(162) 각각은 패드 프린팅 방법으로 형성될 수 있으나, 이에 제한되지 않는다. 제1 도전층(161) 및 제2 도전층(162)이 형성되는 제1 기판(110)의 측면에는 단차가 존재하는데, 패드 프린팅 방식은 PDMS와 같은 탄성을 갖는 실리콘 고무 패드를 이용하기 때문에 단차가 존재하는 표면에 도전층을 용이하게 형성할 수 있다.
제1 도전층(161) 및 제2 도전층(162)은 도전성 입자를 포함할 수 있다. 제1 도전층은 제1 도전성 입자를 포함하고, 제2 도전층은 제2 도전성 입자를 포함할 수 있다. 예를 들어 제1 도전성 입자 및 제2 도전성 입자 각각은 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd) 및 구리(Cu) 중 선택된 1종 이상의 금속을 포함할 수 있다. 예를 들면, 제1 도전성 입자 및 제2 도전성 입자는 은(Ag) 또는 이의 합금일 수 있으며, 이는 산화가 잘 되지 않고, 전기적인 특성이 특히 우수한 이점이 있다.
제1 도전층(161)에 포함되는 제1 도전성 입자는 제2 도전층(162)에 포함되는 제2 도전성 입자 보다 작은 입자 크기를 가진다. 예를 들어 제1 도전성 입자의 입경은 10nm 내지 400nm, 10nm 내지 300nm, 10nm 내지 150nm, 10nm 내지 100nm, 20nm 내지 100nm 또는 100nm 내지 300nm일 수 있고, 제2 도전성 입자의 입경은 1㎛ 내지 5㎛, 1.5㎛ 내지 4㎛, 1㎛ 내지 3.5㎛ 또는 3㎛ 내지 5㎛일 수 있다.
제2 도전성 입자는 제1 도전성 입자 대비 입경이 5배 내지 20배, 10배 내지 20배 또는 5배 내지 15배일 수 있다. 이 범위 내에서 사이드 배선(160)의 전기적인 특성 및 기계적인 물성이 모두 우수한 이점이 있다.
사이드 배선(160)은 제1 도전성 입자로 형성된 제1 도전층(161)과 제1 도전성 입자 보다 입경이 큰 제2 도전성 입자로 형성된 제2 도전층(162)이 적층된 구조를 가져 접촉 저항을 낮추고, 전기적인 특성을 향상시키는 동시에 기계적인 물성을 향상시킬 수 있다. 이에 따라 전력 소모는 감소되고, 기계적인 물성은 크게 향상되어 신뢰성이 높으면서도 표시 품질이 우수한 표시 장치를 제공할 수 있다.
제1 도전층(161) 및 제2 도전층(162) 각각은 수지를 더 포함할 수 있다. 수지는 계면간의 접착력을 제공한다. 예를 들어 수지는 에폭시계 수지일 수 있다. 에폭시계 수지는 계면간의 밀착성을 향상시킬 수 있고, 경화 후 응력 변화에 대한 저항력이 강하며, 물리적인 충격으로부터 제1 도전층(161) 및 제2 도전층(162)을 보호한다. 예를 들어, 제1 도전층(161)은 제1 도전성 입자 및 수지의 합을 기준으로 10 중량% 내지 30 중량%의 수지를 포함할 수 있다. 예를 들어, 제2 도전층(162)은 제2 도전성 입자 및 수지의 합을 기준으로 20 중량% 내지 40중량%의 수지를 포함할 수 있다. 그러나, 수지의 함량 비율은 이에 제한되지 않고 제1 도전성 입자 및 제2 도전성 입자의 입경 및 도전층을 패터닝하는 방법 등에 따라 달라질 수 있다.
제1 도전층(161)은 제1 도전성 입자 및 경화성 수지를 포함하는 제1 페이스트로부터 형성될 수 있다. 또한, 제2 도전층(162)은 제1 도전성 입자 및 경화성 수지를 포함하는 제2 페이스트로부터 형성될 수 있다. 예를 들어, 제1 도전층(161)은 제1 페이스트를 패드 프린팅하여 형성될 수 있고, 제2 도전층(162)은 제2 페이스트를 패드 프린팅하여 형성될 수 있다. 제1 페이스트를 패드 프린팅하여 제1 기판의 측면에 제1 페이스트층을 형성하고, 제2 페이스트를 패드 프린팅하여 제1 페이스트층을 덮도록 제2 페이스트층을 적층한 뒤 일괄 열처리하여 제1 도전층 및 제2 도전층을 형성할 수 있다. 이에 대한 구체적인 설명은 도 4a 및 4b를 참조하여 후술하기로 한다.
제1 페이스트층 및 제2 페이스트층을 적층한 뒤 열처리하면 제1 페이스트층에 포함된 제1 도전성 입자는 소결되고, 경화성 수지는 경화되어 제1 도전층이 형성된다. 또한, 제2 페이스트층에 포함된 제2 도전성 입자는 소결되고, 경화성 수지는 경화되어 제2 도전층을 형성한다. 이때, 제1 도전성 입자와 제2 도전성 입자는 입경 차이로 인해 동일한 열처리 조건에서 소결도가 다를 수 있다. 상대적으로 입경이 작은 제1 도전성 입자는 소결도가 크고, 상대적으로 입경이 큰 제2 도전성 입자는 소결도가 작다. 이에 따라 상대적으로 입경이 작은 제1 도전성 입자는 열처리 시 빠르게 점도가 낮아져 즉 용융되기 때문에 계면에서 접촉 면적을 넓힐 수 있다. 이에 따라 제1 도전성 입자의 소결로 형성된 제1 도전층(161)은 신호 배선(140) 및 링크 배선(150)과의 접촉 면적이 넓어 접촉 저항(계면 저항)이 낮고 접착력이 우수한 이점을 제공한다. 또한, 제1 도전성 입자는 열처리시 빠르게 용융되어 단일한 덩어리로 소결되기 때문에 제1 도전층(161)의 선 저항을 낮출 수 있다. 이와 같이 제1 도전층(161)의 접촉 저항 및 선 저항이 낮아짐에 따라 사이드 배선(160)을 통해 신호 배선(140) 및 링크 배선(150)으로 전달되는 전류가 크게 증가될 수 있다.
한편, 제2 도전층(162)은 제1 도전층(161) 보다 상대적으로 큰 입경을 갖는 제2 도전성 입자의 소결로 형성된다. 상대적으로 입경이 크기 때문에 제2 도전성 입자는 동일한 열처리 공정에서 상대적으로 느리게 점도가 낮아져 제1 도전층(161) 대비 치밀도가 낮게 소결될 수 있다. 이에 따라 치밀도가 상대적으로 낮은 제2 도전층(162)는 제1 도전층(161) 보다 높은 표면 경도(hardness)를 갖는다. 따라서 제1 도전층(161)을 보호하고, 사이드 배선(160)의 강성을 향상시킬 수 있다.
제1 도전층(161) 및 제2 도전층(162)을 포함하는 사이드 배선(160)의 총 두께(t1 + t2)는 4㎛ 내지 10㎛, 4.5㎛ 내지 7㎛ 또는 4㎛ 내지 6㎛로 매우 얇다. 따라서 베젤 영역을 축소시킬 수 있으면서도 전력 효율 및 신뢰성이 높은 내로우 베젤 표시 장치를 구형할 수 있다.
제1 도전층(161)의 두께(t1)를 얇게 설계할수록 제1 도전층(161)을 형성할 때 제1 도전성 입자의 소결도가 증가하여 전기 전도성이 향상될 수 있다. 그러나, 제1 도전층(161)의 두께(t1)가 얇아질 수록 제1 도전층(161)에 포함되는 수지의 함량 또한 줄어들기 때문에 제1 도전층(161)의 접착력이 저하될 수 있다. 이로 인해, 제1 도전층(161)이 제1 기판(110)의 측면으로부터 박리될 수 있다. 또한, 제1 도전층(161) 내 수지의 함량이 적으면 수분 투습이 증가하고, 수분으로 인해 도전성 입자의 이온화가 촉진될 수 있다. 이온화된 입자는 마이그레이션을 일으켜 배선의 불량을 야기할 수 있다. 이에 제1 도전층(161)의 두께(t1)는 1㎛ 이상으로 형성하는 것이 바람직하다.
예를 들어, 제1 도전층(161)의 두께(t1)는 1㎛ 내지 6㎛, 1.5㎛ 내지 5㎛, 1.5㎛ 내지 3㎛ 또는 1.5㎛ 내지 2㎛일 수 있고, 이 범위 내에서 접착력이 우수하면서도 접촉 저항이 낮고 배선 불량을 최소화할 수 있다.
한편, 제2 도전층(162)의 두께(t2)는 2㎛ 내지 8㎛, 2.5㎛ 내지 6㎛ 또는 3㎛ 내지 5㎛일 수 있다. 이 범위 내에서 사이드 배선(160)의 전기적인 물성을 높게 유지하면서도 표면 경도가 향상되는 이점이 있다.
또한, 제2 도전층(162)의 두께(t2)는 제1 도전층(161)의 두께(t1)와 동일하거나 더 두꺼울 수 있다. 예를 들어, 제2 도전층(162)의 두께(t2) 대 제1 도전층(161)의 두께(t1) 비는 1:0.3 내지 1:1일 수 있다. 상술한 바와 같이 제1 도전층(161)은 얇을수록 접촉 저항이 더욱 감소되어 전기적 특성이 향상되나 접착력이 감소하거나 마이그레이션이 촉진될 수 있다. 따라서, 전기적인 특성 및 접착력을 높게 유지하면서도 마이그레이션 발생을 최소화하기 위한 측면에서 제2 도전층(162)의 두께(t2) 대 제1 도전층(161)의 두께(t1) 비 1:0.4 내지 1:0.7의 범위로 형성하는 것이 바람직하다.
제1 도전층(161) 및 제2 도전층(162) 각각의 폭은 특별히 제한되지 않으나, 배선 간의 접촉 면적을 넓히기 위해 신호 배선(140) 및 링크 배선(150)의 폭 보다 큰 것이 바람직하다.
보호층(180)은 복수의 사이드 배선(160)을 덮도록 형성된다. 보호층(180)은 사이드 배선(160)이 외부에서 시인되지 않도록 블랙 물질을 포함한다. 복수의 사이드 배선(160)은 은(Ag)와 같이 광택성을 갖는 금속 물질로 형성되기 때문에 외광이나 표시부(120)에서 발광된 광이 반사되어 사용자에게 시인될 수 있다. 이에 블랙 물질을 포함하는 절연성 재료로 보호층(180)을 형성한다. 즉, 보호층(180)은 블랙 물질을 포함하는 절연층일 수 있다.
예를 들어, 제1 도전층(161)의 두께(t1), 제2 도전층(162)의 두께(t2) 및 보호층(180)의 두께(t3)의 합은 15㎛ 이하 또는 5㎛ 내지 15㎛일 수 있다. 이 경우 베젤 영역을 최소화하여 내로우 베젤 표시 장치를 구현할 수 있다.
본 발명의 일 실시예에 따른 표시 장치(100)는 제1 기판(110) 상면에 배치된 복수의 신호 배선(140)과 제1 기판(110)의 하면에 배치된 복수의 링크 배선(150)을 전기적으로 연결하는 복수의 사이드 배선(160)을 포함하며, 이때 복수의 사이드 배선(160) 각각은 제1 도전성 입자를 포함하는 제1 도전층(161) 및 제1 도전층(161)을 덮도록 배치되고 제1 도전성 입자보다 입경이 큰 제2 도전성 입자로 형성된 제2 도전층(162)을 포함한다. 제1 도전층(161)은 입경이 작은 제1 도전성 입자를 포함하여 선 저항이 낮고, 신호 배선(140) 및 링크 배선(150)과의 접촉 저항 또한 낮으며, 제2 도전층(162)은 제1 도전층(161)의 표면 경도를 보완하여 사이드 배선(160)의 전기적인 특성 및 기계적인 물성을 동시에 향상시킬 수 있다. 이에 따라 표시 장치(100)의 전력 효율 및 신뢰성이 향상되는 효과를 제공한다. 또한, 사이드 배선(160)의 두께를 증가시키지 않으면서 입경이 상이한 도전성 입자로 형성된 제1 도전층(161) 및 제2 도전층(162)을 적층하여 내로우 베젤 표시 장치를 구현할 수 있다.
도 4a 및 도 4b는 본 발명의 다른 실시예에 따른 표시 장치를 설명하기 위한 도면이다. 도 4a는 본 발명의 다른 실시예에 따른 표시 장치의 제1 도전층 및 제2 도전층을 형성하는 공정에서 열처리 전의 상태를 도시한 도면이고, 도 4b는 열처리 후 표시 장치의 단면도이다. 도 4a 및 4b에 도시한 실시예는 도 1 내지 3에 도시한 실시예와 제1 및 제2 도전층의 구조가 상이하며 다른 구성요소들은 실질적으로 동일하다. 따라서 중복 설명을 생략한다.
도 4a에서는 제1 도전성 입자(261a) 및 제2 도전성 입자(262a)의 형상이 구형인 것으로 도시하였으나, 이에 제한되지 않는다.
상술한 바와 같이, 제1 도전층(261) 및 제2 도전층(262)은 패드 프린팅 방법으로 패터닝될 수 있다. 구체적으로, 제1 도전층(261) 및 제2 도전층(262)은 다음과 같은 단계를 포함하는 패드 프린팅 방식으로 형성될 수 있다. i) 음각 패턴부가 형성된 금속 플레이트에 제1 도전성 입자(261a) 및 경화성 수지(261b)를 포함하는 제1 페이스트를 도포하고, 음각 패턴부를 제외한 부분에 도포된 제1 페이스트를 제거한다. ii) 음각 패턴부에 충진된 제1 페이스트의 패턴을 실리콘 패드에 묻힌 뒤, 이를 제1 기판(110)의 신호 배선(140), 제1 기판(110)의 측면 및 링크 배선(150)에 접촉하도록 배치하여 제1 페이스트층(265)을 형성한다. iii) 다음으로 간이 건조(또는 간이 경화)를 진행한다. 목적하는 두께에 따라서 단계 i) 내지 iii)을 반복할 수 있다. iv) 제2 도전성 입자(262a) 및 경화성 수지(262b)를 포함하는 제2 페이스트를 사용하여 단계 i) 내지 iii)과 동일한 공정으로 제1 페이스트층(265)을 덮도록 제2 페이스트층(266)을 형성한다. 마찬가지로 목적하는 두께에 따라서 제2 페이스트층(266)을 추가로 형성할 수 있다. v) 적층된 제1 페이스트층(265) 및 제2 페이스트층(266)을 열처리하여 제1 도전층(261) 및 제2 도전층(262)을 형성한다. 이러한 패드 프린팅 방식은 예시적인 것이며, 이에 제한되지 않는다.
도 4a 및 4b를 참조하면, 제1 페이스트층(265)은 열처리 시 입경이 상대적으로 작은 제1 도전성 입자(261a)들이 빠르게 용융된다. 이에 따라 제1 도전층(261)은 제1 도전성 입자(261a)들이 구 형상을 유지하지 못하고 용융된 후 단일한 덩어리로 고착되어 제1 도전부(261a')를 형성한다. 제1 페이스트층(265)의 경화성 수지(261b)는 열처리 공정 시 경화되어 제1 경화 수지부(261b')를 형성한다.
반면에 입경이 상대적으로 큰 제2 도전성 입자(262a)들은 동일한 열처리 조건에서 쉽게 용융되지 않을 수 있다. 이에 따라, 제2 도전층(262)은 제2 도전성 입자(262a)가 구 형상을 어느정도 유지한 채, 일부가 서로 접촉하며 응집되어 복수의 제2 도전부(262a')를 형성한다. 복수의 제2 도전부(262a')는 통전이 가능하도록 인접한 제2 도전부(262a')와 접촉한다.
복수의 제2 도전부(262a') 각각은 제2 도전성 입자(262b)들이 접촉하는 부분에서 제2 도전성 입자(262b)가 일부 용융된 후, 고착되어 넥(neck) 구조를 갖는다.
또한, 제2 도전층(262)에는 일부 제2 도전성 입자(262b)들이 용융되지 않고 입자 간의 거리를 가깝게 유지한 채 존재할 수 있다. 이와 같이 용융되지 않은 일부 제2 도전성 입자(262b)들은 제2 경화 수지부(262b')에 둘러싸여 서로 접촉하지 않는다.
제1 도전층(261)은 대부분의 제1 도전성 입자(261a)들이 용융된 후 큰 덩어리로 융착(고착)되어 제1 도전부(261a')를 형성하여, 선 저항을 낮추고 신호 배선(140) 및 링크 배선(150)과의 접촉 저항을 낮출 수 있고, 이에 따라 신호 배선(140) 및 링크 배선(150)으로 전달되는 전류량이 크게 증가될 수 있다. 제2 도전층(262)은 제2 도전성 입자(262a)들이 구 형상을 어느 정도 유지하며 일부가 접촉하고, 접촉하는 부분이 융착된 넥 구조의를 갖는 복수의 제2 도전부(262a')를 포함한다. 이는 사이드 배선(260) 표면에 요철 구조를 형성하여 표면 경도를 향상시킨다. 결과적으로 표시 장치(200B)의 전력 효율이 개선되고, 기계적인 물성이 향상되는 효과를 제공한다.
도 5는 본 발명의 또 다른 실시예에 따른 표시 장치에 있어서, 제1 기판의 상면도이다. 도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 측면도이다. 도 5 및 도 6에 도시된 실시예는 도 1 내지 도 3에 도시된 표시 장치와 비교하여, 보호층이 배치 구조가 상이한 것을 제외하고 다른 구성요소들은 실질적으로 동일하다. 따라서 중복 설명은 생략한다.
도 5 및 도 6을 참조하면, 본 발명의 다른 실시예에 따른 표시 장치(300)에서 보호층(380)은 서로 대응하는 각각의 신호 배선(140)과 링크 배선(150)을 연결하도록 패턴된 복수의 사이드 배선(160)을 각각 덮도록 패턴된 구조일 수 있다. 즉, 복수의 사이드 배선(160) 모두를 덮도록 제1 기판(110)의 모서리를 따라 연속된 하나의 층으로 형성된 도 3의 보호층(180)과 달리, 도 5 및 도 6에 도시된 보호층(380)은 복수의 사이드 배선(160) 각각에 대응하도록 패턴된 구조를 갖는다.
구체적으로 보호층(380)은 제1 기판(110)의 상면에 형성된 게이트 배선(GL)과 제1 기판(110)의 배면에 형성된 게이트 링크 배선을 연결하는 사이드 배선(160)을 덮는 제1 보호 패턴 및 제1 기판(110)의 상면에 형성된 데이터 배선(DL)과 제1 기판(110)의 배면에 형성된 데이터 링크 배선을 연결하는 사이드 배선(160)을 덮는 제2 보호 패턴을 포함할 수 있다.
예를 들어, 보호층(380)은 레이저 전사 프린팅을 통해 제1 기판(110)의 측면에 배치된 사이드 배선(160) 상에 패터닝된 구조로 형성될 수 있으나, 이에 제한되지 않는다.
도 7 내지 도 9는 본 발명의 또 다른 실시예에 따른 표시 장치를 설명하기 위한 도면들이다. 도 7은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이고, 도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 측면도이며, 도 9는 본 발명의 또 다른 실시예에 따른 표시 장치에서 제1 기판의 상면도이다.
도 7 내지 도 9에 도시된 실시예는 도 1 내지 3에 도시된 표시 장치와 비교하여, 제1 기판의 배면에 제3 기판을 더 포함하고, 복수의 링크 배선, 복수의 사이드 배선 및 보호층의 구조가 상이한 것을 제외하고는 다른 구성요소들은 실질적으로 동일하다. 따라서 중복 설명은 생략한다.
도 7 내지 9를 함께 참조하면, 제1 기판(110)의 배면에 제3 기판(490)이 배치된다. 제3 기판(490)은 표시 장치(400) 하부에서 구성요소들을 지지하는 보조 기판이다. 제3 기판(490)은 절연 물질로 형성될 수 있다. 예를 들어, 제3 기판(490)은 글래스 또는 플라스틱 재질일 수 있다. 제3 기판(490)은 제1 기판(110)과 동일한 물질로 이루어질 수 있다.
제1 기판(110)과 제3 기판(490)의 사이에는 접착층(495)이 배치된다. 접착층(495)은 제1 기판(110)과 제3 기판(490)을 합착시킨다. 접착층(495)은 제1 기판(110)의 비표시 영역(NDA)에 대응하도록 제1 기판(110) 또는 제3 기판(490) 상에 배치될 수 있다. 그러나, 이에 제한되지 않고 접착층(495)은 제1 기판(110) 또는 제3 기판(490) 사이에서 전체 영역에 배치될 수도 있다.
도 1 내지 3에 도시된 표시 장치(100)의 경우, 제1 기판(110)의 상면에는 표시부(120)와 복수의 신호 배선(140)이 배치되고, 제1 기판(110)의 배면에는 링크 배선(150)과 구동회로가 배치된다. 이와 같이 하나의 기판의 양면에 구성요소들을 배치시키는 경우, 일면에 일부 구성요소를 배치한 뒤, 타면에 다른 구성요소를 배치하는 과정에서 공정의 안정성을 확보하는데 어려움이 있다.
이에, 제1 기판(110) 상에 표시부(120)와 신호 배선(140)을 배치하고, 제3 기판(490) 상에 링크 배선(450)과 구동 회로를 배치한 다음 제1 기판(110)과 제3 기판(490)을 합착시키는 공정으로 용이하게 표시 장치(400)를 제조할 수 있고, 공정의 안정성 및 제품의 신뢰도에 있어 유리한 효과가 있다.
도 7 및 도 8을 함께 참조하면, 제3 기판(490)의 배면에 복수의 링크 배선(450)이 형성된다. 구체적으로 제3 기판(490)의 배면에는 복수의 게이트 링크 배선 및 복수의 데이터 링크 배선이 형성될 수 있다. 또한, 제3 기판(490)의 배면에는 복수의 게이트 링크 배선과 전기적으로 연결되도록 게이트 구동 회로가 배치되고, 복수의 데이터 링크 배선과 전기적으로 연결되도록 데이터 구동 회로가 배치될 수 있다.
복수의 사이드 배선(460)은 제1 기판(110) 및 제3 기판(490)의 측면에 배치된다. 복수의 사이드 배선(460)은 제1 기판(110)의 상면에 배치된 복수의 신호 배선(140)의 끝단, 제1 기판(110) 및 제3 기판(490)의 측면, 그리고 제3 기판(490)의 배면에 배치된 복수의 링크 배선(450)의 끝단을 덮도록 배치된다.
구체적으로 제1 도전층(461)은 제1 기판(110)의 상면에 배치된 복수의 신호 배선(140), 제1 기판(110)의 측면, 제3 기판(490)의 측면 및 제3 기판(490)의 배면에 배치된 복수의 링크 배선(450)과 직접 접촉하도록 배치되고, 제2 도전층(462)은 제1 도전층(461)에 의해 덮이지 않고 노출된 복수의 신호 배선(140)의 상면, 제1 도전층(461) 및 제3 기판(490)의 배면에 배치된 복수의 링크 배선(450)에 직접 접촉하도록 배치된다.
도 7 내지 9를 함께 참조하면, 보호층(480)은 제2 도전층(462)의 일측 끝단으로부터 제2 도전층(462)의 타측 끝단까지 완전히 덮도록 연속적으로 배치된다.
도 10 내지 도 12는 본 발명의 일 실시예에 따른 다중 패널 표시 장치를 설명하기 위한 면들이다. 도 10은 본 발명의 일 실시예에 따른 다중 패널 표시 장치의 평면도이고, 도 11은 도 10의 X 영역을 확대한 평면도이고, 도 12는 도 11의 I-I'에 따른 단면도이다.
도 10을 참조하면, 본 발명의 일 실시예에 따른 다중 패널 표시 장치(1000)는 복수의 표시 장치(400A, 400B, 400C, 400D)를 포함하고, 복수의 표시 장치(400A, 400B, 400C, 400D)는 m x n의 타일(tile) 형태로 배치되어 하나의 다중 패널 표시 장치(1000)로 구현될 수 있다. 도 10에서는 설명의 편의를 위해, 20개의 표시 장치가 5 X 4의 타일 형태로 배치된 것으로 도시하였으나, 이에 제한되지 않고, 필요에 따라 적절한 수의 표시 장치가 배열될 수 있다.
도 10의 X 영역을 확대한 도 11을 참조하면, 복수의 표시 장치는 상하 또는 좌우로 접촉하여 배치될 수 있다. 예를 들어, 복수의 표시 장치(400A, 400B, 400C, 400D)는 제1 표시 장치(400A), 제2 표시 장치(400B), 제3 표시 장치(400C) 및 제4 표시 장치(400D)를 포함하고, 제1 표시 장치(400A)와 제2 표시 장치(400B)는 좌우로 접촉하도록 배치되고, 제1 표시 장치(400A)와 제3 표시 장치(400C)는 상하로 접촉하도록 배치된다.
도 12는 도 11의 I-I'에 따른 단면도이다. 도 12를 참조하면, 본 발명의 일 실시예에 따른 다중 패널 표시 장치(1000)에서 제1 표시 장치(400A) 및 제2 표시 장치(400B)는 2개의 표시 장치가 좌우로 접촉하여 배치된 것으로, 각각의 표시 장치(400A, 400B)는 도 7에 도시된 표시 장치(400)와 실질적으로 동일하므로 중복되는 설명은 생략한다.
도 12를 참조하면, 제1 표시 장치(400A) 및 제2 표시 장치(400B)는 각각 제1 도전층(461) 및 제2 도전층(462)을 포함하는 사이드 배선(460)을 포함한다. 이때 제1 도전층(461)은 상대적으로 입경이 작은 제1 도전성 입자를 포함하고, 제2 도전층(462)은 제1 도전성 입자 보다 입경이 큰 제2 도전성 입자를 포함한다.
제1 도전층(461)은 상대적으로 입경이 작은 제1 도전성 입자의 소결을 통해 형성되어 선 저항을 낮추고, 신호 배선(140) 및 링크 배선(450)과의 접촉 저항을 낮추어 제1 도전층(461)을 통해 신호 배선(140) 및 링크 배선(450)으로 전달되는 전류량을 크게 향상시킬 수 있다.
제2 도전층(462)은 제1 도전층(461)을 덮도록 배치되어 제1 도전층(461)을 보호한다. 또한, 제2 도전층(462)은 입경이 상대적으로 큰 제2 도전성 입자의 소결을 통해 형성되어 제1 도전층(461)의 낮은 표면 경도를 보완하여 사이드 배선(460)의 기계적인 물성을 향상시킬 수 있다.
다중 패널 표시 장치는 복수의 표시 장치를 포함하여 휘도 및 회로 집적도가 고도화됨에 따라 전력 소모량이 상당할 수밖에 없다. 그러나, 본 발명의 다중 패널 표시 장치(1000)는 제1 도전층(461) 및 제2 도전층(462)이 적층된 사이드 배선(460) 구조를 적용하여 사이드 배선(460)을 통해 신호 배선(140) 및 링크 배선(150)으로 전달되는 전류가 크게 증가한다. 이에 따라 전력 효율이 향상되는 이점을 제공한다.
또한, 본 발명의 다중 패널 표시 장치(1000)는 사이드 배선(460)의 두께를 증가시키지 않으면서 전기적 특성을 향상시키는 제1 도전층(461)과 사이드 배선의 기계적 물성을 향상시키는 제2 도전층(462)을 적층하기 때문에 베젤 영역(B)을 증가시키지 않는다. 따라서 심(S) 또한 최소화되기 때문에 심(S)으로 인한 단절감 및 이질감없이 다중 패널 표시 장치(1000)에 하나의 영상을 표시할 수 있으며, 전력 효율 및 신뢰성이 향상된 고품질의 다중 패널 표시 장치(1000)를 제공한다.
이하에서는 실시예를 통하여 상술한 본 발명의 효과를 보다 구체적으로 설명한다. 그러나, 이하의 실시예는 본 발명의 예시를 위한 것이며, 하기 실시예에 의해 본 발명의 범위가 한정되는 것은 아니다.
실시예 1
입경(D50)이 200nm 내지 300nm인 은 나노입자 80 중량% 및 에폭시계 경화성 수지 20 중량%를 포함하는 제1 페이스트를 준비하였다. 제1 페이스트를 ITO(500Å) 글래스 상에 도포하고 간이 건조하였다. 다음으로 입경(D50)이 2㎛ 내지 3㎛인 은 마이크로 입자 70 중량% 및 에폭시계 경화성 수지 30 중량%를 포함하는 제2 페이스트를 준비하였다. ITO 글래스 상에 적층된 제1 페이스트층 상에 제2 페이스트를 도포하였다. 다음으로 200℃에서 30분 내지 180분간 열처리하여 제1 도전층(2.5㎛) 및 제2 도전층(2.5㎛)이 적층된 배선을 제조하였다.
실시예 2
상기 실시예 1와 제1 페이스트와 제2 페이스트의 도포 두께를 달리하는 것을 제외하고는 동일한 방법으로 제1 도전층(2.0㎛) 및 제2 도전층(3.0㎛)이 적층된 배선을 제조하였다.
실시예 3
상기 실시예 1에서 제1 페이스트와 제2 페이스트의 도포 두께를 달리하는 것을 제외하고는 동일한 방법으로 제1 도전층(1.5㎛) 및 제2 도전층(3.5㎛)이 적층된 배선을 제조하였다.
비교예 1
상기 실시예 1에서 제1 페이스트의 도포를 생략하고, 제2 페이스트의 도포 두께를 달리하는 것을 제외하고는 동일한 방법으로 제2 도전층(5.0㎛) 단일층으로 구성된 배선을 제조하였다.
비교예 2
상기 실시예 1에서 제1 페이스트를 도포하고, 이의 상부에 제2 페이스트를 도포하는 것 대신 제1 페이스트와 제2 페이스트를 50:50의 중량비로 혼합하여 혼합형 페이스트를 준비하였다. 혼합형 페이스트를 ITO(500Å) 글래스 상에 도포하고, 200℃에서 30분 내지 180분간 열처리하여 단일층의 도전층(5.0㎛)으로 구성된 배선을 제조하였다.
비교예 3
입경(D50)이 200nm 내지 300nm인 은 나노입자 80 중량% 및 에폭시계 경화성 수지 20 중량%를 포함하는 제1 페이스트를 준비하였다. 제1 페이스트를 ITO(500Å) 글래스 상에 도포하였다. 다음으로, 200℃에서 30분 내지 180분간 열처리하여 제1 도전층(5.0㎛) 단일층으로 구성된 배선을 제조하였다.
비교예 4
상기 실시예 1에서 제1 페이스트와 제2 페이스트의 적층 순서를 달리한 것을 제외하고는 동일한 방법으로 제2 도전층(2.5㎛) 및 제1 도전층(2.5㎛) 순서로 적층된 배선을 제조하였다.
실험예
하기와 같은 방법으로 상기 실시예, 참조예 및 비교예에 따른 배선의 선 저항, 접촉 저항 및 표면 경도를 측정하였고, 마이그레이션 테스트를 통해 신뢰성을 평가하였다.
1. 선 저항 및 접촉 저항
4-포인트 프로브 방식의 표면 저항 측정기를 사용하여 상온에서 선 저항(두께 2.5㎛, 면적 40mm2) 및 접촉 저항을 각각 측정하였다. 열처리 온도는 200℃로 동일하게 하고, 열처리 시간이 30분, 60분, 180분인 경우 각각에 대해 선 저항 및 접촉 저항을 측정하였다. 이에 따른 결과는 하기 표 1에 나타내었다.
2. 표면 경도
시편에 500g의 하중을 가하면서 시편 표면을 연필로 긁은 뒤, 육안으로 표면의 스크래치 여부를 관찰하였다. 열처리 온도는 200℃로 동일하게 하고, 열처리 시간이 30분, 60분, 180분인 경우 각각에 대해 표면 경도를 측정하였다. 이에 따른 결과는 하기 표 1에 나타내었다.
3. 신뢰성 (마이그레이션 테스트)
고온(85℃) 및 고습(상대습도 85%)의 챔버에서 시편에 일정한 전압을 인가하면서 은(Ag) 마이그레이션에 의해 전극에 쇼트(short)가 발생하는 시간을 측정하였다. 이에 따른 결과를 하기 표 1에 나타내었다.
구분 실시예 1 실시예 2 실시예 3 비교예 1 비교예 2 비교예 3 비교예 4
배선 구조 NPs(2.5㎛)/MPs(2.5㎛) NPs(2.0㎛)/MPs(3.0㎛) NPs(1.5㎛)/MPs(3.5㎛) MPs(5㎛) NPs+MPs(5㎛) NPs(5㎛) MPs(2.5㎛)/NPs(2.5㎛)
선저항 (Ω) 30min 6.6 6.6 6.4 8.9 7.9 1.9 6.5
60min 5.8 5.8 5.4 7.2 7.6 1.4 5.9
180min 5.1 5.1 4.9 7.6 7.1 1.3 5.2
접촉 저항
(Ω) 		30min 18.2 18.1 16.6 31.9 29.2 19.2 31.2
60min 17.1 17.3 16.3 31.1 29.1 17.2 30.4
180min 16.9 16.8 16.1 31.0 29.4 16.9 30.0
연필 경도 30min 3H 3H 3H 3H 1H <1H <1H
60min 3H 3H 3H 3H 2H <1H 1H
180min 3H 3H 3H 3H 2H <1H 1H
신뢰성(시간) 1010 1290 1280 1380 860 660 1010
(상기 표 1에서 NPs는 200nm 내지 300nm 크기의 은 나노 입자를 포함하는 제1 페이스트로 형성된 도전층, MPs는 2㎛ 내지 3㎛ 크기의 마이크로 입자를 포함하는 제2 페이스트로 형성된 도전층, NPs+MPs는 은 나노 입자 및 은 마이크로 입자를 포함하는 혼합 페이스트로 형성된 도전층을 의미한다.)
상기 표 1을 참조하면, 제1 도전층과 제2 도전층이 적층된 실시예 1 내지 3의 배선은 선 저항 및 접촉 저항이 모두 낮고, 연필 경도가 높으며 신뢰성이 우수한 것을 확인할 수 있다. 특히 상대적으로 입경이 큰 은 마이크로 입자로 형성된 제2 도전층의 두께가 더 두꺼운 실시예 2 및 3의 경우, 실시예 1과 전기적인 특성 및 표면 경도 특성은 동등하면서도 신뢰성은 더욱 우수한 것을 확인할 수 있다.
비교예 1의 배선은 상대적으로 입경이 큰 은 마이크로 입자로 형성된 도전층의 단일층으로 이루어지며, 이는 상대적으로 입경이 큰 입자를 포함하기 때문에 동일한 소결 조건에서 입자들이 서로 융착하는 정도가 작으며, 이에 따라, 선 저항 및 접촉 저항이 크며, 특히 접촉 저항이 실시예 대비 상당히 높은 것을 알 수 있다.
또한, 은 나노 입자와 은 마이크로 입자를 모두 포함하는 혼합 페이스트로 형성된 비교예 2의 배선은 열처리 시 빠르게 용융되는 은 나노 입자를 포함하여 이들의 선 저항 및 접촉 저항이 비교예 1 대비 감소된 것을 확인할 수 있다. 그러나, 여전히 실시예 1 내지 3 대비 선 저항 및 접촉 저항이 상당히 높고, 표면 경도가 상당히 낮으며 은(Ag) 마이그레이션이 쉽게 발생하는 것을 확인할 수 있다.
또한, 비교예 3의 경우, 제1 페이스트로 형성된 단일층의 배선으로 은 나노 입자로 형성되어 접촉 면적이 넓기 때문에 선 저항이 가장 낮고 접촉 저항은 실시예와 동등 수준인 것을 확인할 수 있다. 그러나, 표면 경도가 1H 이하로 매우 낮으며, 수분 투습에 취약하여 은 마이그레이션이 가장 빨리 발생하는 것을 확인할 수 있었다.
또한, 실시예 1과 적층 순서만 다른 비교예 4의 경우, 전기적인 특성이 우수한 제1 페이스트로 형성된 도전층이 상부에 위치하여 선 저항은 낮은 것을 확인할 수 있으나, 접촉 저항이 매우 낮은 것을 확인할 수 있고, 표면 경도가 상당히 열악한 것을 확인할 수 있다.
상기 실험 결과를 종합하면, 입경(D50)이 200nm 내지 300nm인 은 나노입자를 포함하는 페이스트로 제1 도전층을 형성하고, 이 위에 입경(D50)이 2㎛ 내지 3㎛인 은 마이크로 입자를 포함하는 페이스트로 제2 도전층을 적층함으로써 배선의 선 저항 및 접촉 저항을 모두 낮출 수 있으면서도 표면 경도는 향상되고, 은 마이그레이션을 억제할 수 있는 것을 확인할 수 있다.
이에 따라 이러한 제1 도전층 및 제2 도전층의 적층 구조를 표시 장치의 사이드 전극에 적용하면 사이드 전극의 전류량이 향상되어 표시 장치의 전력 효율이 개선되며, 사이드 배선의 표면 경도가 향상되며 마이그레이션의 억제로 전극의 단락을 방지함으로써 신뢰성이 향상된 표시 장치를 제공할 수 있다. 또한, 제1 도전층 및 제2 도전층이 적층된 배선은 종래 배선 대비 두께를 증가시키지 않으면서 전기적인 특성 및 표면 경도를 동시에 향상시킬 수 있으며, 이에 내로우 베젤 표시 장치를 구현할 수 있으며, 다중 패널 표시 장치에 적용될 수도 있다.
본 발명의 다양한 실시예들에 따른 표시 장치 및 다중 패널 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는, 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 포함하는 제1 기판, 제1 기판의 상면에 배치된 유기 발광 소자를 포함하는 표시부, 제1 기판의 상면에 배치되고, 표시부와 전기적으로 연결된 복수의 신호 배선, 제1 기판의 하부에 배치된 복수의 링크 배선, 및 제1 기판의 측면에 배치되고, 복수의 신호 배선 및 복수의 링크 배선을 연결하는 복수의 사이드 배선을 포함하고, 복수의 사이드 배선은 제1 기판의 측면에 배치되고, 제1 도전성 입자를 포함하는 제1 도전층 및 제1 도전층을 덮으며, 제1 도전성 입자 보다 입경이 큰 제2 도전성 입자를 포함하는 제2 도전층을 포함한다.
본 발명의 다른 특징에 따르면, 제1 도전성 입자는 입경이 10nm 내지 400nm이고, 제2 도전성 입자는 입경이 1㎛ 내지 5㎛일 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 도전층 및 제2 도전층의 두께의 합은 4㎛ 내지 10㎛이고, 제1 도전층의 두께는 1㎛ 내지 6㎛일 수 있다.
본 발명의 또 다른 특징에 따르면, 제2 도전층의 두께 대 제1 도전층의 두께 비는 1:0.3 내지 1:1일 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 도전층은 제1 도전성 입자의 소결을 통해 형성된 제1 도전부를 포함하고, 제2 도전층은 제2 도전성 입자의 소결을 통해 형성된 제2 도전부를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제2 도전부는 제2 도전성 입자들이 서로 접촉하며 응집된 구조를 가질 수 있다.
본 발명의 또 다른 특징에 따르면, 제2 도전부는 제2 도전성 입자들이 서로 접촉하는 부분에 넥(neck) 구조를 가질 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 도전층은 제1 도전성 입자 및 수지를 포함하고, 제2 도전층은 제2 도전성 입자 및 수지를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 도전층은 제1 도전성 입자 및 수지의 합을 기준으로 10 중량% 내지 30 중량%의 수지를 포함하고, 제2 도전층은 제2 도전성 입자 및 수지의 합을 기준으로 20 중량% 내지 40 중량%의 수지를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 도전층은 복수의 신호 배선, 제1 기판의 측면 및 복수의 링크 배선과 직접 접촉하고, 제2 도전층은 제1 도전층을 덮으며, 복수의 신호 배선 및 복수의 링크 배선과 직접 접촉할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 사이드 배선을 덮으며, 블랙 물질을 포함하는 보호층을 더 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 보호층은 제1 기판의 측면을 모두 둘러싸고, 복수의 사이드 배선을 모두 덮도록 하나의 층으로 형성되거나, 복수의 사이드 배선 각각에 대응하도록 패턴될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 기판에 대향하도록 표시부 상에 배치된 제2 기판을 더 포함하고, 제1 기판은 제2 기판 보다 외측으로 돌출되고, 복수의 신호 배선은 돌출된 제1 기판 상에 배치되며, 복수의 사이드 배선은 복수의 신호 배선의 노출된 상면 및 측면과 접촉하도록 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 기판의 하부에 배치되는 제3 기판을 더 포함하고, 복수의 링크 배선은 제3 기판의 하면에 배치되고, 복수의 사이드 배선은 복수의 신호 배선, 제1 기판, 제3 기판 및 복수의 링크 배선의 측면을 덮도록 배치될 수 있다.
본 발명의 일 실시예에 따른 다중 패널 표시 장치는 서로 인접하도록 배치된 복수의 표시 장치를 포함하고, 복수의 표시 장치 각각은 표시 영역 및 표시 영역을 감싸는 비표시 영역을 포함하는 제1 기판, 제1 기판의 상면에 배치된 유기 발광 소자를 포함하는 표시부, 제1 기판의 상면에 배치되고, 표시부와 전기적으로 연결된 복수의 신호 배선, 제1 기판의 하부에 배치된 복수의 링크 배선, 제1 기판의 측면에 배치되고, 복수의 신호 배선 및 복수의 링크 배선을 연결하는 복수의 사이드 배선, 및 복수의 사이드 배선을 덮으며, 블랙 물질을 포함하는 보호층을 포함하고, 복수의 사이드 배선 각각은 제1 기판의 측면에 배치되고, 제1 도전성 입자로 형성된 제1 도전층 및 제1 도전층을 덮으며, 제1 도전성 입자보다 입경이 큰 제2 도전성 입자로 형성된 제2 도전층을 포함한다.
본 발명의 다른 특징에 따르면, 제1 도전성 입자는 입경이 10nm 내지 400nm이고, 제2 도전성 입자는 입경이 1㎛ 내지 5㎛일 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 도전층 및 제2 도전층의 두께의 합은 4㎛ 내지 10㎛이고, 제1 도전층의 두께는 1㎛ 이상일 수 있다.
본 발명의 또 다른 특징에 따르면, 제2 도전층의 두께 대 제1 도전층의 두께 비는 1:0.3 내지 1:1일 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 도전층은 제1 도전성 입자의 소결을 통해 형성된 제1 도전부를 포함하고, 제2 도전층은 제2 도전성 입자의 소결을 통해 형성된 제2 도전부를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 제2 도전부는 제2 도전성 입자들이 서로 접촉하며 응집된 구조를 가질 수 있다.
본 발명의 또 다른 특징에 따르면, 제2 도전부는 제2 도전성 입자들이 서로 접촉하는 부분에 넥(neck) 구조를 갖는 다중 패널 표시 장치.
본 발명의 또 다른 특징에 따르면, 제1 도전층 및 제2 도전층 각각은 수지를 더 포함하고, 제1 도전층은 제1 도전성 입자 및 수지의 합을 기준으로 10 중량% 내지 30 중량%의 수지를 포함하고, 제2 도전층은 제2 도전성 입자 및 수지의 합을 기준으로 20 중량% 내지 40 중량%의 수지를 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
1000: 다중 패널 표시 장치
100, 200B, 300, 400, 400A, 400B, 400C, 400D: 표시 장치
110: 제1 기판
120: 표시부
130: 제2 기판
140: 신호 배선
150, 450: 링크 배선
160, 260, 460: 사이드 배선
161, 261, 461: 제1 도전층
162, 262, 462: 제2 도전층
170: 실런트
180, 380, 480: 보호층
261a: 제1 도전성 입자
261b, 262b: 경화성 수지
262a: 제2 도전성 입자
265: 제1 페이스트층
266: 제2 페이스트층
261a': 제1 도전부
262a': 제2 도전부
261b', 262b': 경화 수지부
490: 제3 기판
495: 접착층
DA: 표시 영역
NDA: 비표시 영역
PAD1: 제1 패드부
PAD2: 제2 패드부
GL: 게이트 배선
DL: 데이터 배선
B: 베젤 영역
S: 심(seam)

Claims (22)

  1. 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 제1 기판;
    상기 제1 기판의 상면에 배치된 유기 발광 소자를 포함하는 표시부;
    상기 제1 기판의 상면에 배치되고, 상기 표시부와 전기적으로 연결된 복수의 신호 배선;
    상기 제1 기판의 하부에 배치된 복수의 링크 배선; 및
    상기 제1 기판의 측면에 배치되고, 상기 복수의 신호 배선 및 상기 복수의 링크 배선을 연결하는 복수의 사이드 배선을 포함하고,
    상기 복수의 사이드 배선은 상기 제1 기판의 측면에 배치되고, 제1 도전성 입자를 포함하는 제1 도전층 및 상기 제1 도전층을 덮으며, 상기 제1 도전성 입자 보다 입경이 큰 제2 도전성 입자를 포함하는 제2 도전층을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 도전성 입자의 입경은 10nm 내지 400nm이고, 상기 제2 도전성 입자의 입경은 1㎛ 내지 5㎛인 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 도전층 및 상기 제2 도전층의 두께의 합은 4㎛ 내지 10㎛이고, 상기 제1 도전층의 두께는 1㎛ 내지 6㎛인 표시 장치.
  4. 제1 항에 있어서,
    상기 제2 도전층의 두께 대 상기 제1 도전층의 두께 비는 1:0.3 내지 1:1인 표시 장치.
  5. 제1 항에 있어서,
    상기 제1 도전층은 상기 제1 도전성 입자의 소결을 통해 형성된 제1 도전부를 포함하고,
    상기 제2 도전층은 상기 제2 도전성 입자의 소결을 통해 형성된 제2 도전부를 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제2 도전부는 상기 제2 도전성 입자들이 서로 접촉하며 응집된 구조를 갖는 표시 장치.
  7. 제6 항에 있어서,
    상기 제2 도전부는 상기 제2 도전성 입자들이 서로 접촉하는 부분에 넥(neck) 구조를 갖는 표시 장치.
  8. 제1 항에 있어서,
    상기 제1 도전층은 상기 제1 도전성 입자 및 수지를 포함하고, 상기 제2 도전층은 상기 제2 도전성 입자 및 수지를 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 도전층은 상기 제1 도전성 입자 및 상기 수지의 합을 기준으로 10 중량% 내지 30 중량%의 상기 수지를 포함하고,
    상기 제2 도전층은 상기 제2 도전성 입자 및 상기 수지의 합을 기준으로 20 중량% 내지 40 중량%의 상기 수지를 포함하는 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 도전층은 상기 복수의 신호 배선, 상기 제1 기판의 측면 및 상기 복수의 링크 배선과 직접 접촉하고,
    상기 제2 도전층은 상기 제1 도전층을 덮으며, 상기 복수의 신호 배선 및 상기 복수의 링크 배선과 직접 접촉하는 표시 장치.
  11. 제1 항에 있어서,
    상기 복수의 사이드 배선을 덮으며, 블랙 물질을 포함하는 보호층을 더 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 보호층은 상기 제1 기판의 측면을 모두 둘러싸고, 상기 복수의 사이드 배선을 모두 덮도록 하나의 층으로 형성되거나, 상기 복수의 사이드 배선 각각에 대응하도록 패턴된 표시 장치.
  13. 제1 항에 있어서,
    상기 제1 기판에 대향하도록 상기 표시부 상에 배치된 제2 기판을 더 포함하고,
    상기 제1 기판은 상기 제2 기판 보다 외측으로 돌출되고, 상기 복수의 신호 배선은 상기 돌출된 제1 기판 상에 배치되며,
    상기 복수의 사이드 배선은 상기 복수의 신호 배선의 노출된 상면 및 측면과 접촉하도록 배치된 표시 장치.
  14. 제1 항에 있어서,
    상기 제1 기판의 하부에 배치되는 제3 기판을 더 포함하고,
    상기 복수의 링크 배선은 상기 제3 기판의 하면에 배치되고,
    상기 복수의 사이드 배선은 상기 복수의 신호 배선, 상기 제1 기판, 상기 제3 기판 및 상기 복수의 링크 배선의 측면을 덮도록 배치된 표시 장치.
  15. 서로 인접하도록 배치된 복수의 표시 장치를 포함하고,
    상기 복수의 표시 장치 각각은;
    표시 영역 및 상기 표시 영역을 감싸는 비표시 영역을 포함하는 제1 기판;
    상기 제1 기판의 상면에 배치된 유기 발광 소자를 포함하는 표시부;
    상기 제1 기판의 상면에 배치되고, 상기 표시부와 전기적으로 연결된 복수의 신호 배선;
    상기 제1 기판의 하부에 배치된 복수의 링크 배선;
    상기 제1 기판의 측면에 배치되고, 상기 복수의 신호 배선 및 상기 복수의 링크 배선을 연결하는 복수의 사이드 배선; 및
    상기 복수의 사이드 배선을 덮으며, 블랙 물질을 포함하는 보호층을 포함하고,
    상기 복수의 사이드 배선 각각은 상기 제1 기판의 측면에 배치되고, 제1 도전성 입자로 형성된 제1 도전층 및 상기 제1 도전층을 덮으며, 제1 도전성 입자보다 입경이 큰 제2 도전성 입자로 형성된 제2 도전층을 포함하는 다중 패널 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 도전성 입자의 입경은 10nm 내지 400nm이고, 상기 제2 도전성 입자의 입경은 1㎛ 내지 5㎛인 다중 패널 표시 장치.
  17. 제15 항에 있어서,
    상기 제1 도전층 및 상기 제2 도전층의 두께의 합은 4㎛ 내지 10㎛이고, 상기 제1 도전층의 두께는 1㎛ 이상인 다중 패널 표시 장치.
  18. 제15 항에 있어서,
    상기 제2 도전층의 두께 대 상기 제1 도전층의 두께 비는 1:0.3 내지 1:1인 다중 패널 표시 장치.
  19. 제15 항에 있어서,
    상기 제1 도전층은 상기 제1 도전성 입자의 소결을 통해 형성된 제1 도전부를 포함하고,
    상기 제2 도전층은 상기 제2 도전성 입자의 소결을 통해 형성된 제2 도전부를 포함하는 다중 패널 표시 장치.
  20. 제19 항에 있어서,
    상기 제2 도전부는 상기 제2 도전성 입자들이 서로 접촉하며 응집된 구조를 갖는 다중 패널 표시 장치.
  21. 제20 항에 있어서,
    상기 제2 도전부는 상기 제2 도전성 입자들이 서로 접촉하는 부분에 넥(neck) 구조를 갖는 다중 패널 표시 장치.
  22. 제15 항에 있어서,
    상기 제1 도전층 및 상기 제2 도전층 각각은 수지를 더 포함하고,
    상기 제1 도전층은 상기 제1 도전성 입자 및 상기 수지의 합을 기준으로 10 중량% 내지 30 중량%의 상기 수지를 포함하고,
    상기 제2 도전층은 상기 제2 도전성 입자 및 상기 수지의 합을 기준으로 20 중량% 내지 40 중량%의 수지를 포함하는 다중 패널 표시 장치.
KR1020200114718A 2020-09-08 2020-09-08 표시 장치 및 다중 패널 표시 장치 KR20220032866A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200114718A KR20220032866A (ko) 2020-09-08 2020-09-08 표시 장치 및 다중 패널 표시 장치
US17/411,810 US11805687B2 (en) 2020-09-08 2021-08-25 Display device and multi-panel display device
CN202111011559.0A CN114156316A (zh) 2020-09-08 2021-08-31 显示装置和多面板显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200114718A KR20220032866A (ko) 2020-09-08 2020-09-08 표시 장치 및 다중 패널 표시 장치

Publications (1)

Publication Number Publication Date
KR20220032866A true KR20220032866A (ko) 2022-03-15

Family

ID=80462421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200114718A KR20220032866A (ko) 2020-09-08 2020-09-08 표시 장치 및 다중 패널 표시 장치

Country Status (3)

Country Link
US (1) US11805687B2 (ko)
KR (1) KR20220032866A (ko)
CN (1) CN114156316A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593897B1 (ko) 2004-02-27 2006-06-28 삼성전기주식회사 다층구조의 외부전극을 갖는 저온 동시 소성세라믹(ｌｔｃｃ) 패키지
KR20150052188A (ko) 2012-08-31 2015-05-13 헤레우스 프레셔스 메탈스 게엠베하 운트 코. 카게 전극 제조에서 Ag 나노-입자 및 구형 Ag 마이크로-입자를 포함하는 전기-전도성 페이스트
KR102578423B1 (ko) * 2018-07-03 2023-09-13 엘지디스플레이 주식회사 다중패널 유기발광 표시장치
KR102668561B1 (ko) 2018-11-27 2024-05-22 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR20230116154A (ko) * 2022-01-27 2023-08-04 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치

Also Published As

Publication number Publication date
US20220077272A1 (en) 2022-03-10
CN114156316A (zh) 2022-03-08
US11805687B2 (en) 2023-10-31

Similar Documents

Publication Publication Date Title
US20210296394A1 (en) Array substrate and preparation method therefor, and display panel and display device
US8836204B2 (en) Organic EL illumination device
CN105551435B (zh) 具有盖型电源的显示装置
KR102045733B1 (ko) 유기전계발광표시장치 및 그 제조 방법
CN108550617A (zh) 一种显示面板及显示装置
CN104518002A (zh) 显示装置和显示装置的制造方法
CN201590281U (zh) 扇形导线结构及其应用的显示面板
KR101860036B1 (ko) 씨오지 타입 플렉서블 유기발광소자
CN102208432B (zh) 透射式彩色有机el显示装置
US20030197475A1 (en) Flat-panel display, manufacturing method thereof, and portable terminal
CN107579092A (zh) 显示装置
KR101503775B1 (ko) 대면적 유기전계발광 표시장치
US6803718B2 (en) Organic electroluminescent display device and method for packaging the same
US7052285B2 (en) Electrode mounting structure and flat panel display employing the same
KR20160032405A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR20220032866A (ko) 표시 장치 및 다중 패널 표시 장치
KR20220042562A (ko) 표시 장치 및 다중 패널 표시 장치
KR20230102306A (ko) 표시 장치 및 다중 패널 표시 장치
KR20210029474A (ko) 표시 장치
JP2012113216A (ja) 表示装置及びその製造方法並びにディスプレイ
CN100416624C (zh) 键合电极与电路板电极的键合结构及平面显示装置
KR20200080617A (ko) 표시 장치 및 이의 제조 방법
US20240128280A1 (en) Display device and method for manufacturing the same
CN110634923A (zh) 一种双面amoled显示面板及其制备方法
JP2001125499A (ja) Ｅｌ表示装置